[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2798321B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2798321B2
JP2798321B2 JP4079319A JP7931992A JP2798321B2 JP 2798321 B2 JP2798321 B2 JP 2798321B2 JP 4079319 A JP4079319 A JP 4079319A JP 7931992 A JP7931992 A JP 7931992A JP 2798321 B2 JP2798321 B2 JP 2798321B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
contact
oxide
silicide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4079319A
Other languages
English (en)
Other versions
JPH05102076A (ja
Inventor
幸二郎 杠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4079319A priority Critical patent/JP2798321B2/ja
Publication of JPH05102076A publication Critical patent/JPH05102076A/ja
Application granted granted Critical
Publication of JP2798321B2 publication Critical patent/JP2798321B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特にコンタクトの形成方法に関するものであ
る。
【0002】
【従来の技術】図4は従来の半導体装置の製造方法を示
し、シリコン基板上の、チタンによりシリサイド化した
活性領域に直接コンタクトをあけ、多結晶シリコン膜に
より配線を行うものである。図4(a) に示す様にP型シ
リコン基板又はシリコン基板内に形成されたPウエル領
域1内にいわゆるLOCOS法(Local Oxidation of S
ilicon法)により、例えば厚さ600nmの厚いシリコ
ン酸化膜2を1000℃の水蒸気雰囲気において形成
し、活性領域を分離する。同時に厚いシリコン酸化膜2
の下に、酸化前にイオン注入されたボロンによりP型チ
ャネルカット層3を自己整合的に形成する。
【0003】続いてこの厚いシリコン酸化膜2によって
分離された活性領域にヒ素イオンを、例えば50keV
のエネルギーで3×1015cm-2の量を注入した後、酸素
雰囲気中で950℃,30分の熱処理を行うことによ
り、Pウエル領域1の結晶性の回復及びヒ素イオンを活
性化するとともに、ヒ素イオンが拡散することによりn
型不純物活性層4を形成する。
【0004】次に図4(b) に示すように、基板全面にチ
タンをスパッタ法により堆積することにより、例えば厚
さ100nmのチタン膜5を形成する。
【0005】この後、例えば700℃窒素雰囲気中で3
0秒間ランプアニール法により熱処理すると、上記チタ
ン膜5はシリコン基板面が露出しているn型不純物活性
層4と反応して自己整合的にチタンシリサイド膜6がそ
の表面に形成される。一方厚いシリコン酸化膜2上では
チタン膜5の反応はおこらない。次に例えば硫酸と過酸
化水素水との混合溶液により、上記厚いシリコン酸化膜
2上の未反応のチタン膜5を除去することにより、図4
(c) に示す様にn型不純物活性層4上にのみ約150n
mのチタンシリサイド膜6が形成される。
【0006】次に図4(d) に示す様に、例えば減圧下に
おける化学的気相成長法、いわゆる減圧CVD法によ
り、例えば厚さ200nmのシリコン酸化膜7を層間絶
縁膜として形成する。次に周知のフォトリソグラフィー
法にてレジストをパターニングし、次にフレオン系のガ
ス、例えば三フッ化メタン(CHF3 )を使ったドライ
エッチング法により所望の部分をエッチングすることに
より直接コンタクト8を形成する。なお6aはこのドラ
イエッチング後にチタンシリサイド膜6が空気に晒され
てできた酸化物である。
【0007】次に図4(e) に示す様に硫酸等による前処
理を行った後、減圧CVD法により、n型不純物として
リンが導入された多結晶シリコン膜、いわゆるリンドー
プト多結晶シリコン膜を例えば100nm堆積した後、
フォトリソグラフィー法およびフレオン系のガス、例え
ば四フッ化炭素(CF4 )を使ったドライエッチング法
により所望の部分のみにリンドープト多結晶シリコン膜
9を形成し配線層とする。
【0008】このとき直接コンタクト8内のチタンシリ
サイド膜6には表面が酸化された部分6aがあり、この
ためオーミック特性がとれない。そこでリンドープト多
結晶シリコン膜9による配線層の形成後にシリコンイオ
ンまたはヒ素イオンを、例えば1×1016cm-2以上の高
注入量の注入を行い、チタンシリサイド膜6の表面が酸
化された部分6aを破壊し、リンドープト多結晶シリコ
ン膜9とチタンシリサイド膜6の界面のミキシングを行
うことによりオーミック特性を得ていた『参考文献:第
37回応用物理学関係連合講演会 講演予稿集 第2分
冊 P58829a−SB−20「TiSi2 膜上への
poly−Siダイレクトコンタクト特性」(向井
他)』。例えばリンドープト多結晶シリコン膜9の膜厚
が100nmの場合、ヒ素イオンの射影飛程が、リンド
ープト多結晶シリコン膜9とn型不純物活性層4との界
面にまで達するように注入エネルギー180keV、注
入量2×1016cm-2で注入を行っていた。なおこのと
き、加速されたヒ素イオンが層間絶縁膜であるシリコン
酸化膜7をつきぬけてn型不純物拡散層4や他の不純物
拡散層に達しないようにリンドープト多結晶シリコン膜
9やシリコン酸化膜7の膜厚、及びミキシングのための
イオンの注入エネルギー,注入量を最適化しなければな
らない。なおミキシングのためのイオン注入はリンドー
プトポリシリコン膜9の成膜後に行なわれる場合もあ
る。
【0009】また同様な他の半導体装置の製造方法とし
て図5(a) に示す様に、シリサイド層を第1の配線層と
し、その上に絶縁層を介してコンタクトを設け、第2の
配線層を配置する場合、シリコン基板1上に第1の層間
絶縁膜として第1のシリコン酸化膜10を形成した後、
例えば厚さ200nmのn型不純物が導入された多結晶
シリコン膜11を減圧CVD法により堆積した後、フォ
トリソグラフィー法及びドライエッチング法により所望
の部分のみを配線層として残した後、先の実施例と同様
にしてシリサイド反応によりチタンシリサイド膜12を
多結晶シリコン膜11上のみに形成し第1の配線層とす
る。
【0010】次に第5図(b) に示す様に第2の層間絶縁
膜として第2のシリコン酸化膜13を減圧CVD法によ
り、例えば厚さ200nm形成した後、第1の多結晶シ
リコン膜11上に直接コンタクト14を形成した後、第
2の配線層となる第2の多結晶シリコン膜15を形成
し、ヒ素イオンまたはシリコンイオンを高エネルギーで
高注入量注入することによって、第2多結晶シリコン膜
15とチタンシリサイド膜12の界面のミキシングを行
うことにより、オーミック特性を得ていた。
【0011】また、さらなる他の半導体装置の製造方法
として図6(a) に示す様に、シリサイド化された活性領
域上または多結晶シリコン膜上にコンタクトをとり金属
配線を施す場合、図4の従来例で示したのと同様にし
て、シリコン基板1上に素子分離のための厚いシリコン
酸化膜2,P型チャネルカット層3,n型不純物拡散層
4,チタンシリサイド膜6,シリコン酸化膜7による層
間絶縁膜を形成し、フォトリソグラフィー法により所望
の部分のフォトレジスト膜を除去した後、希フッ酸溶液
により、例えばシリコン酸化膜7の約1/3の膜厚を等
方的にエッチングした後、残りの膜厚をフレオン系のガ
ス、例えば三フッ化メタン(CHF3 )によるドライエ
ッチング法により垂直なエッチングを行うことによりテ
ーパー形状のついたコンタクト16を形成する。この状
態で短時間でも空気中に放置しておくと前述の直接コン
タクトの形成の場合と同様に、コンタクト16の底に露
出したチタンシリサイド膜6の表面が酸化され酸化物6
aができてしまう。そしてこの酸化物6aがコンタクト
のオーミック性を阻害することとなる。
【0012】次に図6(b) に示す様に、1×10-5Pa
以下の圧力の真空中においてアルゴンイオンを用いて、
シリコン酸化膜相当で例えば10nmのスパッタエッチ
ングを行った後、同じ真空雰囲気中の連続処理でアルミ
合金膜、例えばアルミに0.5重量%のシリコンを含む
膜をスパッタ法により堆積させる。このときチタンシリ
サイド層6の表面には上記コンタクト形成時に空気に晒
されてできた酸化物6aは存在したままである。
【0013】次に図6(c) に示す様に、フォトリソグラ
フィー法および塩素系のガス、例えば4塩化炭素(CC
l4 )を使ったドライエッチングにより所望の部分のみ
にアルミ配線層17を形成する。
【0014】なおこの従来例ではコンタクト16に直接
アルミ合金膜17を配線したが、コンタクト16内でア
ルミ合金中のシリコンが析出することを防ぐ目的でチタ
ンナイトライド(TiN)膜,チタンタングステン(T
iW)膜,モリブデンシリサイド(MoSi2 )膜等の
いわゆるバリアメタル膜を形成した後にアルミ合金膜を
形成する例もある。またシリサイド膜上にコンタクトを
とる場合を示したが、多結晶シリコン膜上にコンタクト
をとりアルミ配線を形成する場合にも同様にしてバリヤ
メタルを用いて行う方法もある。
【0015】
【発明が解決しようとする課題】従来の半導体装置は以
上のようにして製造されていたので、活性領域あるいは
配線層としてのチタンシリサイド膜上にポリシリコン膜
を用いて直接コンタクトを形成する際には、ヒ素又はシ
リコンイオンを高エネルギーで高注入量注入してシリサ
イド膜と配線層であるポリシリコン膜との界面をミキシ
ングする必要があり、イオン注入装置に制約があった
り、注入に多くの時間を要するという問題点があった。
【0016】またミキシングのためのイオン注入の際、
注入イオンは配線層である多結晶シリコン膜を透過して
シリサイド膜との界面をミキシングするが、層間絶縁膜
を透過してシリコン基板に形成された活性領域等の他の
領域に混入してはならないという条件があるため、層間
絶縁膜や配線層の厚さに制約があり、このため半導体装
置の構造に制約が生じることとなっていた。
【0017】さらにイオン注入による方法では、上記参
考文献に示されているように、配線層としての多結晶シ
リコン膜とチタンシリサイド膜との界面のミキシングが
充分おこなわれず不良が存在し、安定なオーミック特性
を持った直接コンタクトを形成するのは難しいという問
題があった。同様にチタンシリサイド膜上にコンタクト
を形成し、金属配線を配置する際も、製造方法が複雑で
あり、先に示した方法ではチタンシリサイド膜表面の酸
化されて絶縁性をもった部分を完全に除去することが難
しいため、安定なオーミック特性を持ったコンタクトを
再現性よく得るのは難しかった。
【0018】なおイオン注入によりオーミック特性を得
る他に、フッ酸溶液によりチタンシリサイド膜6上の酸
化物6aを除去する方法もあるが、この方法では溶液中
にチタンが溶け込み、溶液や次に処理される半導体装置
を汚染してしまう、また場合によってはフッ酸によりシ
リサイド膜が溶解してしまうという問題点があった。
【0019】この発明は上記のような問題点を解消する
ためになされたもので、製造方法が簡便で、半導体装置
に対する構造上の制約も小さく、さらに安定なオーミッ
ク特性を再現性よく得ることができる半導体装置の製造
方法を提供することを目的とする。
【0020】
【課題を解決するための手段】この発明(請求項1)
係る半導体装置の製造方法は、シリコン基板上にシリサ
イド反応によりシリサイド膜を形成したのち層間絶縁膜
を形成し、該層間絶縁膜の所定位置にコンタクトホール
を形成する工程と、その後配線層を上記層間絶縁膜上
に、上記コンタクトホールを介して上記基板表面と接触
するように形成する工程とを含む半導体装置の製造方法
において、上記コンタクトホール底面上に生じた酸化物
とシリサイド膜とを、ハロゲン系のガスを用いたエッチ
ングにより除去する工程を含むものである。
【0021】この発明(請求項2)は、請求項1記載の
半導体装置の製造方法において、上記ハロゲン系のガス
として、フルオロカーボンポリマーを形成するガスを用
い、上記コンタクトホール底面上に生じた酸化物のみを
選択的に除去した後、所定のハロゲン系ガスを用いてコ
ンタクトホール底面のシリサイド膜を除去する工程を含
ものである。
【0022】この発明(請求項3)は、請求項1記載の
半導体装置の製造方法において、上記コンタクトホール
底面上に生じた酸化物とシリサイド膜とを除去した後、
上記シリコン基板を大気開放することなく不活性ガス雰
囲気または真空状態に保った状態で上記配線層を形成す
ものである。
【0023】
【作用】この発明においては、シリコン基板上の層間絶
縁膜に形成されるコンタクトホール底面上に生じた酸化
物とシリサイド膜とを、ハロゲン系のガスを用いたエッ
チングにより除去することにより、配線層と接触するコ
ンタクトホール底面に生じた酸化物が完全に除去され
る。これにより、簡便な製造方法で、安定なオーミック
特性を有するコンタクトを備えた半導体装置を再現性よ
く容易に得ることができる。
【0024】また、上記酸化物とシリサイド膜とを除去
した後、大気開放することなくコンタクトホールに接触
する配線層を形成することにより、配線層形成時にコン
タクトホール底面が再び酸化されることがない。これに
より、より安定なオーミック特性を有するコンタクトを
備えた半導体装置を再現性よく容易に得ることができ
る。
【0025】
【実施例】以下、この発明の一実施例を図について説明
する。図4ないし図6と同一符号は同一または相当部分
を示し、まず図1(a) に示す様に、P型シリコン基板又
はシリコン基板上のPウエル領域1内に素子分離のため
の、例えば600nmの厚いシリコン酸化膜2,酸化前
にイオン注入されたボロンによって形成されたP型チャ
ネルカット層3,ヒ素イオンを注入後900℃で30分
の熱処理により形成したn型不純物拡散層4をそれぞれ
形成し、チタンシリサイド膜6をランプアニール法によ
り自己整合的にn型不純物拡散層4上に形成し、層間絶
縁膜として、例えば厚さ200nmの減圧CVD法によ
るシリコン酸化膜7を形成し、さらにフォトリソグラフ
ィー法およびフレオン系のエッチングガスを用いたドラ
イエッチング法により直接コンタクト8を形成するまで
は図4(d) に示した従来例の場合と同一である。
【0026】次にこの状態で、図1(b) に示す様に、フ
ルオロカーボンポリマーを形成するようなガス、例えば
三フッ化メタンを用いたエッチングを行なうことでコン
タクト8内のチタンシリサイド膜6の表面の酸化物6a
を選択的に除去してチタンシリサイド膜6の表面を露呈
させる。
【0027】この後、従来例と同様に、硫酸等による前
処理を行った後、不純物としてリンイオンが導入された
リンドープト多結晶膜を例えば減圧CVD法により10
0nm堆積させた後、フォトリソグラフィー法およびド
ライエッチング法により所望の部分のみにリンドープト
多結晶シリコン膜9を形成し配線層とする(図1(c)参
照)。この時、リンドープト多結晶シリコン膜9とシリ
コン基板1表面のn型不純物拡散層4との界面にはチタ
ンシリサイド膜6が酸化してできた酸化物6aは存在し
ないので、容易に良好なオーミック特性を持ったコンタ
クトを再現性よく得ることができる。
【0028】また図2は本発明の第2の実施例を示すも
のであり、シリサイド化した第1の配線層上にコンタク
トをとり、ポリシリコンからなる第2の配線層を配置す
る場合を示す。図2に示すように従来例と同様に、シリ
コン基板1上にシリコン酸化膜10による層間絶縁膜,
配線層としての第1の多結晶シリコン膜11,シリサイ
ド化反応によるチタンシリサイド膜12を形成した後、
直接コンタクト14を設け、上記第1の実施例と同様
に、三フッ化メタン等のガスを用い直接コンタクト14
内のチタンシリサイド膜12上の酸化物を選択的に除去
した後、第2の多結晶シリコン膜15を第2の配線層と
して形成したものである。
【0029】さらに図3は本発明の第3の実施例を示す
ものであり、図6に示した従来例と同様に、シリコン基
板1上にn型不純物拡散層4,チタンシリサイド膜6を
形成した後、層間の絶縁膜7を堆積し、テーパー形状の
ついたコンタクト16を形成した後、コンタクト16内
のチタンシリサイド膜6の表面にできた酸化物を三フッ
化メタン等のガスを用い選択的に除去した後、アルミ合
金膜によるアルミ配線層17を形成するようにしたもの
である。
【0030】このように上記第1ないし第3の実施例で
は、シリサイド膜上にコンタクトを設け、ポリシリコン
あるいは金属からなる配線層を設ける際に、シリサイド
膜のコンタクト内に露呈した部分に生じる酸化物を三フ
ッ化メタン等のフルオロカーボンポリマーを形成するよ
うなガスを用いて選択的に除去するようにしたから、安
定なオーミック特性を有するコンタクトを再現性よく得
ることができ、またこの方法では配線層とオーミックを
とる部分にシリサイド膜が残存するためより低抵抗なオ
ーミック特性を得ることができる。
【0031】
【0032】なお上記第1ないし第3の実施例ではフル
オロカーボンポリマーを形成するガスとして三フッ化メ
タンを用いたが、これ以外に例えば、四フッ化炭素と水
素の混合ガス等を用いても同様の効果を得ることができ
る。
【0033】次に本発明の第4の実施例について説明す
る。この実施例ではコンタクト底部のシリサイド膜上に
生じた酸化物を選択的に除去した後、酸化物下方のシリ
サイド膜も除去するようにしたものであり、図7に示す
ように、図7(a) までの工程は上記第1の実施例である
図1(b) までと同一であり、次に図7(b) に示すよう
に、この半導体基板全面においてフレオン系のガス、例
えば四フッ化炭素(CF4 )と酸素(O2 )の混合ガス
を使ったエッチングを行なうことにより、直接コンタク
ト8内のチタンシリサイド膜6を除去してシリコン基板
1の表面を露呈させる。
【0034】この後は上記第1の実施例と同様にして、
硫酸等による前処理を行った後、不純物としてリンイオ
ンが導入されたリンドープト多結晶膜を例えば減圧CV
D法により100nm堆積させた後、フォトリソグラフ
ィー法およびドライエッチング法により所望の部分のみ
にリンドープト多結晶シリコン膜9を形成し配線層とす
る(図7(c) 参照)。この時、リンドープト多結晶シリ
コン膜9とシリコン基板1表面のn型不純物拡散層4と
の界面にはチタンシリサイド膜6は存在しないので、シ
リサイド膜6上の酸化物6aが完全に除去されるととも
にシリサイド化を行わない活性領域上に直接コンタクト
をとることと全く同一のオーミック状態となるため、容
易に良好なオーミック特性を持った直接コンタクトを再
現性よく得ることができる。
【0035】次に本発明の第5の実施例として、図8に
示すように、図2に示した第2の実施例と同様にして、
シリコン基板1上にシリコン酸化膜10による層間絶縁
膜,配線層としての第1の多結晶シリコン膜11,シリ
サイド化反応によるチタンシリサイド膜12をそれぞれ
形成した後、直接コンタクト14を設け、三フッ化メタ
ン等のガスを用い直接コンタクト14内のチタンシリサ
イド膜12上の酸化物を選択的に除去した後、四フッ化
炭素(CF4 )と酸素(O2 )の混合ガスを使って直接
コンタクト14内のチタンシリサイド膜12を除去した
後、第2の多結晶シリコン膜15を第2の配線層として
形成する。
【0036】また第6の実施例として図9に示すよう
に、シリコン基板上の活性領域上にコンタクトをとり、
金属配線を形成する場合、図3に示した第3の実施例と
同様にして、シリコン基板1上にn型不純物拡散層4,
チタンシリサイド膜6をそれぞれ形成した後、層間絶縁
膜としてシリコン酸化膜7を堆積し、テーパー形状のつ
いたコンタクト16を形成した後、コンタクト16内の
チタンシリサイド膜6の表面にできた酸化物を三フッ化
メタン等のガスを用い選択的に除去した後、四フッ化炭
素(CF4 )と酸素(O2 )の混合ガスを使ってコンタ
クト16内のチタンシリサイド膜6を除去した後、アル
ミ合金膜によるアルミ配線層17を形成する。
【0037】なお上記第4ないし第6の実施例では上記
第1ないし第3の実施例の手法でもってコンタクト内の
シリサイド膜6上の酸化物6aを選択的に除去した後、
所定のガスを用いてコンタクト内のシリサイド膜6を除
去するようにしたが、三塩化ホウ素(BCl3 )のガス
を用いることで酸化物6aとシリサイド膜6とを同時に
除去することが可能なため、酸化物6aを除去する工程
を省くこともできる。
【0038】また上記実施例ではエッチングガスとし
て、四フッ化炭素を用いたが、他のフッ素系のガス、例
えば六フッ化イオウ(SF6 ),三フッ化窒素(NF3
)のガス、あるいは塩素系のガス、例えば塩素(Cl2
),三塩化ホウ素(BCl3 ),四塩化炭素(CCl4
)などのガスを用いてもよく、これらのエッチングガ
スはシリコン基板1もエッチングする能力があるが、ド
ライエッチング法では制御性がよいため、実際にはシリ
コン基板1がエッチングされる量はわずかであり、n型
不純物拡散層4とシリコン基板1の接合等を破壊するこ
とはない。
【0039】次に本発明の第7の実施例について説明す
る。シリサイド膜上の酸化物を選択的に除去する他の方
法として、酸化物を還元する方法がある。例えば数10
Torrから数Torrの圧力下において水素(H2)ま
たは水素と微量のシラン(SiH4)との混合ガス、ある
いは水素と微量のジシラン(Si2 H6)との混合ガス中
で700〜1100℃のベークを、例えば赤外ランプ等
による輻射加熱により行うと酸化物は還元され、シリサ
イド膜表面が露出される。なお、図は図1と準じるため
ここでは省略する。
【0040】また、シリサイド膜上の酸化膜を除去す
る、あるいは酸化物を除去したときシリサイド膜も除去
する他の方法として、いわゆる気相エッチング法があ
る。以下にこれを第8の実施例として説明する。この実
施例は、例えば数10Torrから数Torrの圧力下
において、フッ酸(HF)と水蒸気の混合ガス、あるい
はフッ酸(HF)と無水メチルアルコール(CH3 O
H)またはイソプロピルアルコールの混合ガス、あるい
は無水フッ酸(HF)による気相エッチングを行うこと
により、シリサイド膜表面の酸化物を除去することがで
きる。あるいは水素(H2)と微量のフッ酸(HF)の混
合ガス中に半導体装置を置き、波長が数100nm、例
えば200nmから300nmの紫外線を照射すること
により酸化物を除去する方法もある。
【0041】特にニッケルシリサイド膜(NiSi2 ,
NiSi)上の酸化物(NiOx)はこれらのフッ酸
(HF)系の気相エッチングにより選択的に除去され、
ニッケルシリサイド膜(NiSi2 ,NiSi)はエッ
チングされない。他のシリサイド膜、例えばチタンシリ
サイド膜(TiSi2)の場合はエッチング量を最適化す
ることにより、酸化物(TiOx)を除去してその下の
シリサイド膜 (TiSi2)を露呈させる、あるいはさら
にシリサイド膜(TiSi2)を全部除去して下地のシリ
コン基板を露呈させることができる。なお、ニッケルシ
リサイド膜( NiSi2 ,NiSi) を除去しようとす
る場合には、塩化水素(HCl)と過酸化水素(H2 O
2)と水蒸気(H2 O)の混合ガスによる気相エッチング
により除去できる。
【0042】このようなガスとベークによる酸化物の還
元法、あるいは気相エッチングによるシリサイド膜自身
あるいは表面の酸化物の除去法はパーティルの発生が極
めて少ないという利点がある。
【0043】以上の説明では基板表面のシリサイド膜自
身あるいはシリサイド膜表面の酸化物を選択的に除去す
る方法について述べてきたが、実際の半導体装置の製造
においては製造装置,空気あるいは人体などからの有機
物、特に炭素(C)の汚染があるので、オーミック性の
低抵抗のコンタクトをさらに安定に得るためにこの炭素
(C)を除去する工程を、上記配線層形成前に追加する
必要がある。以下にこれを本発明の第9の実施例として
説明する。
【0044】この実施例は、常圧(760Torr)か
ら数Torrのオゾン(O3)中に半導体装置を置き、例
えば水銀ランプを使って波長数百nm、例えは200n
mから300nmの紫外線を照射するという方法、ある
いは同様の雰囲気中に半導体装置を置き、赤外線ランプ
等を使った輻射加熱を行うという方法であり、いずれも
シリサイド膜あるいは酸化膜表面の炭素(C)の汚染を
除去することができる。
【0045】なお水素(H2)などを使った還元法による
酸化膜の除去、気相エッチングによる酸化膜,シリサイ
ド膜自身の除去については文献 LowTemperature Silic
onSurface Cleaning by HF Etching/Ultraviolet Ozone
Cleaning (HF/UVOC)Method(I) −Optimizati
on of the HF Treatment−Maki SUEMITSU,et al.,(Japa
nese Journal of Applied Physics Vol.28, No.12,Dece
mber,1989,pp.2421-2424) に、シリコン酸化膜を例にと
って詳しく説明されており、またオゾン(O3)と紫外線
による炭素(C)の汚染の除去についてもシリコン表面
の場合について、文献 Low Temperature Silicon Surf
ace Cleaning by HF Etching/Ultraviolet Ozone Clean
ing (HF/UVOC)Methd(II) −in situ UVOC
−Tetsuya KANEKO, et al., (同上pp.2425-2429) にメ
カニズムなどが詳しく述べられている。
【0046】さらに上記エッチングまたは還元後による
シリサイド膜表面の酸化物やシリサイド膜自体の除去、
さらにはその後の配線層形成前の基板表面の炭素(C)
の除去についてそれぞれ個別に説明したが、これらのも
のを除去した後の半導体基板を一旦大気中に出すと、程
度の差はあるものの再び炭素(C)の汚染,シリサイド
膜表面の酸化膜の形成が起こってしるい、本発明の期待
する効果が損なわれる恐れがある。
【0047】そこでさらに期待される効果を高めるた
め、図10のような装置を用いて上記各工程を連続して
行うことが考えられる。以下、これを第11の実施例と
して説明する。すなわち図10の装置では、コンタクト
ホールが形成された後のシリコンウエハ20が搬入口2
1より搬入され、炭素(C)の除去のための反応室22
で処理をされた後、搬送系26を通ってシリサイド膜表
面の酸化膜あるいはシリサイド膜自身を除去する反応室
23で処理された後、さらに搬送系27を通って成膜室
24において多結晶シリコン膜,バリアメタル膜あるい
はアルミ合金膜を成膜した後、搬出口25より搬出され
るものである。
【0048】このとき、搬出系26,27内は、半導体
装置表面を反応室22,23で処理されたままの状態を
維持するために、例えば窒素(N2)等の不活性ガスに置
換されているか、また例えば数100mm Torrの
真空に保たれている。
【0049】シリサイド膜表面の酸化膜あるいはシリサ
イド膜自身の除去を炭素(C)を含むガスで行う場合に
は、上記搬出系27の途中にさらに炭素(C)除去の反
応室が配置されることとなる。
【0050】なお上記各実施例では、配線層としての多
結晶シリコン膜にリンイオンが膜形成時に導入されるリ
ンドープト多結晶シリコン膜9を用いたが、配線層の形
成方法としては不純物が何も導入されていない多結晶シ
リコン膜を堆積した後、イオン注入法によってリンイオ
ンやヒ素イオン等を膜中に導入する方法をとっても本発
明の効果を何ら損なうことなく同様な効果を奏する。
【0051】また、上記各実施例において、シリコン基
板上のn型不純物拡散層、あるいはn型多結晶シリコン
膜上にコンタクトをとる例について述べたが、p型不純
物拡散層あるいはp型多結晶シリコン膜上にコンタクト
をとる場合でも同様に本発明を適用することができ、同
様な効果を得ることが可能である。
【0052】また、上記各実施例においおて、従来例で
述べた様なチタンナイトライド(TiN)膜,チタンタ
ングステン(TiW)膜,モリブデンシリサイド(Mo
Si2 )膜等のいわゆるバリアメタル膜を使う場合でも
本発明の効果を何ら損なうことがないことは言うまでも
ない。
【0053】
【発明の効果】以上のように、この発明に係る半導体装
置の製造方法によれば、シリコン基板上にシリサイド膜
を形成したのち層間絶縁膜を形成し、該層間絶縁膜に形
成するコンタクトホールを介して上記基板表面と接触す
る配線層を形成する半導体装置の製造方法において、上
記コンタクトホール底面上に生じた酸化物とシリサイド
膜とを、ハロゲン系のガスを用いたエッチングにより除
去することにより、上記コンタクトホール底面上に生じ
た酸化物をシリサイド膜とともに完全に除去されるの
で、安定なオーミック特性を有するコンタクトを備えた
半導体装置を再現性よく容易に得ることができるという
効果がある。
【0054】さらに、上記コンタクトホール底面上に生
じた酸化物とシリサイド膜とを除去した後、上記シリコ
ン基板を大気開放することなく不活性ガス雰囲気または
真空状態に保った状態で上記配線層を形成することによ
り、配線層形成時にコンタクトホール底面が再び酸化さ
れることがないので、より安定なオーミック特性を有す
るコンタクトを備えた半導体装置を再現性よく容易に
ることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例による半導体装置の製造
方法を説明するための図である。
【図2】本発明の第2の実施例による半導体装置の製造
方法を説明するための図である。
【図3】本発明の第3の実施例による半導体装置の製造
方法を説明するための図である。
【図4】従来の半導体装置の製造方法を説明するための
図である。
【図5】従来の他の半導体装置の製造方法を説明するた
めの図である。
【図6】従来のさらに他の半導体装置の製造方法を説明
するための図である。
【図7】本発明の第4の実施例による半導体装置の製造
方法を説明するための図である。
【図8】本発明の第5の実施例による半導体装置の製造
方法を説明するための図である。
【図9】本発明の第6の実施例による半導体装置の製造
方法を説明するための図である。
【図10】この発明の第11の実施例による半導体装置
を製造する際に適した処理装置を示す図である。
【符号の説明】 1 シリコン基板またはシリコン基板内に形成され
たウエル領域 2 素子分離のための厚いシリコン酸化膜 4 n型不純物拡散層 6 チタンシリサイド膜 6a 絶縁性を持った酸化物 12 チタンシリサイド膜 12a 絶縁性を持った酸化物 8 直接コンタクト 14 コンタクト 20 コンタクトホールが形成されたシリコン基板 21 搬入口 22 炭素除去のための反応室 23 酸化物またはシリサイド膜を除去するための反
応室 24 配線層形成のための反応室 25 搬出口 26 搬送系 27 搬送系

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコン基板上にシリサイド反応により
    シリサイド膜を形成したのち層間絶縁膜を形成し、該層
    間絶縁膜の所定位置にコンタクトホールを形成する工程
    と、その後配線層を上記層間絶縁膜上に、上記コンタク
    トホールを介して上記基板表面と接触するように形成す
    る工程とを含む半導体装置の製造方法において、 上記コンタクトホール底面上に生じた酸化物とシリサイ
    ド膜とを、ハロゲン系のガスを用いたエッチングにより
    除去する工程を含むことを特徴とする半導体装置の製造
    方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 上記ハロゲン系のガスとして、フルオロカーボンポリマ
    ーを形成するガスを用い、上記コンタクトホール底面上
    に生じた酸化物のみを選択的に除去した後、所定のハロ
    ゲン系ガスを用いてコンタクトホール底面のシリサイド
    膜を除去する 工程を含むことを特徴とする半導体装置の
    製造方法。
  3. 【請求項3】 請求項1記載の半導体装置の製造方法に
    おいて、上記コンタクトホール底面上に生じた酸化物とシリサイ
    ド膜とを除去した後、上記シリコン基板を大気開放する
    ことなく不活性ガス雰囲気または真空状態に保った状態
    で上記配線層を形成 することを特徴とする半導体装置の
    製造方法
JP4079319A 1991-03-06 1992-02-27 半導体装置の製造方法 Expired - Fee Related JP2798321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4079319A JP2798321B2 (ja) 1991-03-06 1992-02-27 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-68980 1991-03-06
JP6898091 1991-03-06
JP4079319A JP2798321B2 (ja) 1991-03-06 1992-02-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05102076A JPH05102076A (ja) 1993-04-23
JP2798321B2 true JP2798321B2 (ja) 1998-09-17

Family

ID=26410164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4079319A Expired - Fee Related JP2798321B2 (ja) 1991-03-06 1992-02-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2798321B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184119B1 (en) * 1999-03-15 2001-02-06 Vlsi Technology, Inc. Methods for reducing semiconductor contact resistance
JP4566599B2 (ja) * 2004-03-29 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP7154055B2 (ja) * 2018-07-25 2022-10-17 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627132A (ja) * 1985-07-03 1987-01-14 Sharp Corp 半導体装置製造プロセスに於けるメタル密着性強化方法
JPH0611038B2 (ja) * 1987-08-07 1994-02-09 日本電気株式会社 表面処理方法
JPH0232537A (ja) * 1988-07-22 1990-02-02 Sony Corp 半導体装置の製造方法
JP2966418B2 (ja) * 1988-09-06 1999-10-25 ソニー株式会社 配線コンタクトの形成方法
JPH0279446A (ja) * 1988-09-16 1990-03-20 Hitachi Ltd スルーホールへの金属穴埋め方法
JPH02260535A (ja) * 1989-03-31 1990-10-23 Seiko Epson Corp 半導体装置の製造方法
JP2822460B2 (ja) * 1989-07-13 1998-11-11 ソニー株式会社 多層配線形成方法

Also Published As

Publication number Publication date
JPH05102076A (ja) 1993-04-23

Similar Documents

Publication Publication Date Title
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
US6162741A (en) Semiconductor device and manufacturing method therefor
JP4653949B2 (ja) 半導体装置の製造方法および半導体装置
US6074960A (en) Method and composition for selectively etching against cobalt silicide
US6040606A (en) Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture
US5130266A (en) Polycide gate MOSFET process for integrated circuits
US5214305A (en) Polycide gate MOSFET for integrated circuits
US5434096A (en) Method to prevent silicide bubble in the VLSI process
JPH11238736A (ja) 半導体デバイスの製造方法
JPH10173179A (ja) 半導体装置及び半導体装置の製造方法
JPH0729986A (ja) 半導体装置およびその製造方法
US6635938B1 (en) Semiconductor device and manufacturing method thereof
JP2798321B2 (ja) 半導体装置の製造方法
US6211054B1 (en) Method of forming a conductive line and method of forming a local interconnect
JP3259535B2 (ja) Nmosトランジスタとpmosトランジスタとを有する半導体装置の製造方法
JP2000216241A (ja) 半導体装置の製造方法
JP2705621B2 (ja) 半導体装置の製造方法
US6156632A (en) Method of forming polycide structures
JP3589801B2 (ja) 半導体基板表面の酸化膜の形成方法
US20050130418A1 (en) Semiconductor device and manufacturing method therefor
JPH02172218A (ja) 半導体装置の製造方法
JPH11145078A (ja) 半導体装置の製造方法
KR20020091393A (ko) 반도체 소자의 형성 방법
JPH02181918A (ja) 半導体装置の製造方法
JP2000294536A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080703

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080703

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090703

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100703

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110703

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110703

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110703

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees