JP2798321B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2798321B2 JP2798321B2 JP4079319A JP7931992A JP2798321B2 JP 2798321 B2 JP2798321 B2 JP 2798321B2 JP 4079319 A JP4079319 A JP 4079319A JP 7931992 A JP7931992 A JP 7931992A JP 2798321 B2 JP2798321 B2 JP 2798321B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- contact
- oxide
- silicide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特にコンタクトの形成方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a contact.
【0002】[0002]
【従来の技術】図4は従来の半導体装置の製造方法を示
し、シリコン基板上の、チタンによりシリサイド化した
活性領域に直接コンタクトをあけ、多結晶シリコン膜に
より配線を行うものである。図4(a) に示す様にP型シ
リコン基板又はシリコン基板内に形成されたPウエル領
域1内にいわゆるLOCOS法(Local Oxidation of S
ilicon法)により、例えば厚さ600nmの厚いシリコ
ン酸化膜2を1000℃の水蒸気雰囲気において形成
し、活性領域を分離する。同時に厚いシリコン酸化膜2
の下に、酸化前にイオン注入されたボロンによりP型チ
ャネルカット層3を自己整合的に形成する。2. Description of the Related Art FIG. 4 shows a conventional method of manufacturing a semiconductor device, in which a contact is made directly with an active region silicided with titanium on a silicon substrate, and wiring is performed with a polycrystalline silicon film. As shown in FIG. 4A, a P-type silicon substrate or a so-called LOCOS method (Local Oxidation of S) is formed in a P well region 1 formed in the silicon substrate.
A thick silicon oxide film 2 having a thickness of, for example, 600 nm is formed in a water vapor atmosphere at 1000 ° C. to separate the active regions. Simultaneously thick silicon oxide film 2
Under this, a P-type channel cut layer 3 is formed in a self-aligned manner by boron ion-implanted before oxidation.
【0003】続いてこの厚いシリコン酸化膜2によって
分離された活性領域にヒ素イオンを、例えば50keV
のエネルギーで3×1015cm-2の量を注入した後、酸素
雰囲気中で950℃,30分の熱処理を行うことによ
り、Pウエル領域1の結晶性の回復及びヒ素イオンを活
性化するとともに、ヒ素イオンが拡散することによりn
型不純物活性層4を形成する。Then, arsenic ions are applied to the active region separated by the thick silicon oxide film 2, for example, at 50 keV.
After implanting an amount of 3 × 10 15 cm −2 at an energy of 950 ° C. for 30 minutes in an oxygen atmosphere, the crystallinity of the P-well region 1 is restored and arsenic ions are activated. , By diffusion of arsenic ions
A type impurity active layer 4 is formed.
【0004】次に図4(b) に示すように、基板全面にチ
タンをスパッタ法により堆積することにより、例えば厚
さ100nmのチタン膜5を形成する。Next, as shown in FIG. 4B, a titanium film 5 having a thickness of, for example, 100 nm is formed by depositing titanium on the entire surface of the substrate by sputtering.
【0005】この後、例えば700℃窒素雰囲気中で3
0秒間ランプアニール法により熱処理すると、上記チタ
ン膜5はシリコン基板面が露出しているn型不純物活性
層4と反応して自己整合的にチタンシリサイド膜6がそ
の表面に形成される。一方厚いシリコン酸化膜2上では
チタン膜5の反応はおこらない。次に例えば硫酸と過酸
化水素水との混合溶液により、上記厚いシリコン酸化膜
2上の未反応のチタン膜5を除去することにより、図4
(c) に示す様にn型不純物活性層4上にのみ約150n
mのチタンシリサイド膜6が形成される。After that, for example, at 700 ° C. in a nitrogen atmosphere,
When a heat treatment is performed by a lamp annealing method for 0 second, the titanium film 5 reacts with the n-type impurity active layer 4 where the silicon substrate surface is exposed, and a titanium silicide film 6 is formed on the surface in a self-aligned manner. On the other hand, the titanium film 5 does not react on the thick silicon oxide film 2. Next, the unreacted titanium film 5 on the thick silicon oxide film 2 is removed by, for example, a mixed solution of sulfuric acid and a hydrogen peroxide solution, to thereby obtain FIG.
As shown in (c), only about 150 n is formed on the n-type impurity active layer 4.
m of titanium silicide film 6 is formed.
【0006】次に図4(d) に示す様に、例えば減圧下に
おける化学的気相成長法、いわゆる減圧CVD法によ
り、例えば厚さ200nmのシリコン酸化膜7を層間絶
縁膜として形成する。次に周知のフォトリソグラフィー
法にてレジストをパターニングし、次にフレオン系のガ
ス、例えば三フッ化メタン(CHF3 )を使ったドライ
エッチング法により所望の部分をエッチングすることに
より直接コンタクト8を形成する。なお6aはこのドラ
イエッチング後にチタンシリサイド膜6が空気に晒され
てできた酸化物である。Next, as shown in FIG. 4D, a silicon oxide film 7 having a thickness of, for example, 200 nm is formed as an interlayer insulating film by, for example, a chemical vapor deposition method under reduced pressure, a so-called reduced pressure CVD method. Next, the resist is patterned by a known photolithography method, and then a desired portion is directly formed by etching a desired portion by a dry etching method using a Freon-based gas, for example, methane trifluoride (CHF3). . Reference numeral 6a denotes an oxide formed by exposing the titanium silicide film 6 to air after the dry etching.
【0007】次に図4(e) に示す様に硫酸等による前処
理を行った後、減圧CVD法により、n型不純物として
リンが導入された多結晶シリコン膜、いわゆるリンドー
プト多結晶シリコン膜を例えば100nm堆積した後、
フォトリソグラフィー法およびフレオン系のガス、例え
ば四フッ化炭素(CF4 )を使ったドライエッチング法
により所望の部分のみにリンドープト多結晶シリコン膜
9を形成し配線層とする。Next, as shown in FIG. 4E, after performing a pretreatment with sulfuric acid or the like, a polycrystalline silicon film into which phosphorus is introduced as an n-type impurity, that is, a so-called phosphorus-doped polycrystalline silicon film is formed by a low pressure CVD method. For example, after depositing 100 nm,
A phosphorus-doped polycrystalline silicon film 9 is formed only at a desired portion by a photolithography method and a dry etching method using a Freon-based gas, for example, carbon tetrafluoride (CF4), to form a wiring layer.
【0008】このとき直接コンタクト8内のチタンシリ
サイド膜6には表面が酸化された部分6aがあり、この
ためオーミック特性がとれない。そこでリンドープト多
結晶シリコン膜9による配線層の形成後にシリコンイオ
ンまたはヒ素イオンを、例えば1×1016cm-2以上の高
注入量の注入を行い、チタンシリサイド膜6の表面が酸
化された部分6aを破壊し、リンドープト多結晶シリコ
ン膜9とチタンシリサイド膜6の界面のミキシングを行
うことによりオーミック特性を得ていた『参考文献:第
37回応用物理学関係連合講演会 講演予稿集 第2分
冊 P58829a−SB−20「TiSi2 膜上への
poly−Siダイレクトコンタクト特性」(向井
他)』。例えばリンドープト多結晶シリコン膜9の膜厚
が100nmの場合、ヒ素イオンの射影飛程が、リンド
ープト多結晶シリコン膜9とn型不純物活性層4との界
面にまで達するように注入エネルギー180keV、注
入量2×1016cm-2で注入を行っていた。なおこのと
き、加速されたヒ素イオンが層間絶縁膜であるシリコン
酸化膜7をつきぬけてn型不純物拡散層4や他の不純物
拡散層に達しないようにリンドープト多結晶シリコン膜
9やシリコン酸化膜7の膜厚、及びミキシングのための
イオンの注入エネルギー,注入量を最適化しなければな
らない。なおミキシングのためのイオン注入はリンドー
プトポリシリコン膜9の成膜後に行なわれる場合もあ
る。At this time, the surface of the titanium silicide film 6 in the direct contact 8 has an oxidized portion 6a, so that ohmic characteristics cannot be obtained. Therefore, after the wiring layer is formed by the phosphorus-doped polycrystalline silicon film 9, silicon ions or arsenic ions are implanted at a high implantation amount of, for example, 1 × 10 16 cm −2 or more, and the surface 6a of the titanium silicide film 6 where the surface is oxidized is Was obtained and the ohmic characteristics were obtained by mixing the interface between the phosphorus-doped polycrystalline silicon film 9 and the titanium silicide film 6 [Ref. -SB-20 "Poly-Si direct contact characteristics on TiSi2 film" (Mukai et al.) ". For example, when the thickness of the phosphorus-doped polycrystalline silicon film 9 is 100 nm, the implantation energy is 180 keV and the implantation amount is set so that the projected range of arsenic ions reaches the interface between the phosphorus-doped polycrystalline silicon film 9 and the n-type impurity active layer 4. The injection was performed at 2 × 10 16 cm −2 . At this time, the phosphorus-doped polycrystalline silicon film 9 and the silicon oxide film 7 are formed so that the accelerated arsenic ions do not pass through the silicon oxide film 7 as an interlayer insulating film and reach the n-type impurity diffusion layer 4 and other impurity diffusion layers. It is necessary to optimize the thickness of the film, the ion implantation energy for mixing, and the amount of ion implantation. The ion implantation for mixing may be performed after the formation of the phosphorus-doped polysilicon film 9.
【0009】また同様な他の半導体装置の製造方法とし
て図5(a) に示す様に、シリサイド層を第1の配線層と
し、その上に絶縁層を介してコンタクトを設け、第2の
配線層を配置する場合、シリコン基板1上に第1の層間
絶縁膜として第1のシリコン酸化膜10を形成した後、
例えば厚さ200nmのn型不純物が導入された多結晶
シリコン膜11を減圧CVD法により堆積した後、フォ
トリソグラフィー法及びドライエッチング法により所望
の部分のみを配線層として残した後、先の実施例と同様
にしてシリサイド反応によりチタンシリサイド膜12を
多結晶シリコン膜11上のみに形成し第1の配線層とす
る。As another method for manufacturing a semiconductor device, as shown in FIG. 5A, a silicide layer is used as a first wiring layer, a contact is provided thereon via an insulating layer, and a second wiring layer is formed. When arranging layers, after forming a first silicon oxide film 10 as a first interlayer insulating film on the silicon substrate 1,
For example, after depositing a polycrystalline silicon film 11 having a thickness of 200 nm into which an n-type impurity is introduced by a low-pressure CVD method, only a desired portion is left as a wiring layer by a photolithography method and a dry etching method. In the same manner as described above, a titanium silicide film 12 is formed only on the polycrystalline silicon film 11 by a silicide reaction to form a first wiring layer.
【0010】次に第5図(b) に示す様に第2の層間絶縁
膜として第2のシリコン酸化膜13を減圧CVD法によ
り、例えば厚さ200nm形成した後、第1の多結晶シ
リコン膜11上に直接コンタクト14を形成した後、第
2の配線層となる第2の多結晶シリコン膜15を形成
し、ヒ素イオンまたはシリコンイオンを高エネルギーで
高注入量注入することによって、第2多結晶シリコン膜
15とチタンシリサイド膜12の界面のミキシングを行
うことにより、オーミック特性を得ていた。Next, as shown in FIG. 5 (b), a second silicon oxide film 13 is formed as a second interlayer insulating film by a low pressure CVD method, for example, to a thickness of 200 nm, and then a first polycrystalline silicon film is formed. After a contact 14 is formed directly on the substrate 11, a second polycrystalline silicon film 15 serving as a second wiring layer is formed, and arsenic ions or silicon ions are implanted at a high energy and in a high implantation amount. By mixing the interface between the crystalline silicon film 15 and the titanium silicide film 12, ohmic characteristics have been obtained.
【0011】また、さらなる他の半導体装置の製造方法
として図6(a) に示す様に、シリサイド化された活性領
域上または多結晶シリコン膜上にコンタクトをとり金属
配線を施す場合、図4の従来例で示したのと同様にし
て、シリコン基板1上に素子分離のための厚いシリコン
酸化膜2,P型チャネルカット層3,n型不純物拡散層
4,チタンシリサイド膜6,シリコン酸化膜7による層
間絶縁膜を形成し、フォトリソグラフィー法により所望
の部分のフォトレジスト膜を除去した後、希フッ酸溶液
により、例えばシリコン酸化膜7の約1/3の膜厚を等
方的にエッチングした後、残りの膜厚をフレオン系のガ
ス、例えば三フッ化メタン(CHF3 )によるドライエ
ッチング法により垂直なエッチングを行うことによりテ
ーパー形状のついたコンタクト16を形成する。この状
態で短時間でも空気中に放置しておくと前述の直接コン
タクトの形成の場合と同様に、コンタクト16の底に露
出したチタンシリサイド膜6の表面が酸化され酸化物6
aができてしまう。そしてこの酸化物6aがコンタクト
のオーミック性を阻害することとなる。Further, as another method of manufacturing a semiconductor device, as shown in FIG. 6A, when a metal interconnection is formed by making contact on a silicided active region or on a polycrystalline silicon film, as shown in FIG. In the same manner as in the conventional example, a thick silicon oxide film 2, a P-type channel cut layer 3, an n-type impurity diffusion layer 4, a titanium silicide film 6, a silicon oxide film 7 Is formed, a desired portion of the photoresist film is removed by photolithography, and then, for example, about の of the silicon oxide film 7 is isotropically etched with a diluted hydrofluoric acid solution. Thereafter, the remaining film thickness is vertically etched by a dry etching method using a Freon-based gas, for example, methane trifluoride (CHF3) to form a tapered core. To form a tact 16. In this state, if left in the air for a short time, the surface of the titanium silicide film 6 exposed at the bottom of the contact 16 is oxidized and the oxide
a is created. This oxide 6a inhibits ohmic contact.
【0012】次に図6(b) に示す様に、1×10-5Pa
以下の圧力の真空中においてアルゴンイオンを用いて、
シリコン酸化膜相当で例えば10nmのスパッタエッチ
ングを行った後、同じ真空雰囲気中の連続処理でアルミ
合金膜、例えばアルミに0.5重量%のシリコンを含む
膜をスパッタ法により堆積させる。このときチタンシリ
サイド層6の表面には上記コンタクト形成時に空気に晒
されてできた酸化物6aは存在したままである。Next, as shown in FIG. 6B, 1 × 10 −5 Pa
Using argon ions in a vacuum at the following pressure,
After performing a sputter etching of, for example, 10 nm corresponding to a silicon oxide film, an aluminum alloy film, for example, a film containing 0.5% by weight of silicon in aluminum is deposited by a sputtering method in a continuous process in the same vacuum atmosphere. At this time, on the surface of the titanium silicide layer 6, the oxide 6a formed by exposure to air at the time of forming the contact remains.
【0013】次に図6(c) に示す様に、フォトリソグラ
フィー法および塩素系のガス、例えば4塩化炭素(CC
l4 )を使ったドライエッチングにより所望の部分のみ
にアルミ配線層17を形成する。Next, as shown in FIG. 6C, a photolithography method and a chlorine-based gas such as carbon tetrachloride (CC
An aluminum wiring layer 17 is formed only on a desired portion by dry etching using l4).
【0014】なおこの従来例ではコンタクト16に直接
アルミ合金膜17を配線したが、コンタクト16内でア
ルミ合金中のシリコンが析出することを防ぐ目的でチタ
ンナイトライド(TiN)膜,チタンタングステン(T
iW)膜,モリブデンシリサイド(MoSi2 )膜等の
いわゆるバリアメタル膜を形成した後にアルミ合金膜を
形成する例もある。またシリサイド膜上にコンタクトを
とる場合を示したが、多結晶シリコン膜上にコンタクト
をとりアルミ配線を形成する場合にも同様にしてバリヤ
メタルを用いて行う方法もある。In this conventional example, the aluminum alloy film 17 was directly wired to the contact 16, but in order to prevent silicon in the aluminum alloy from being deposited in the contact 16, a titanium nitride (TiN) film and a titanium tungsten (T
There is also an example in which an aluminum alloy film is formed after forming a so-called barrier metal film such as an iW) film or a molybdenum silicide (MoSi2) film. Although the case where a contact is formed on the silicide film has been described, a method of similarly forming a contact on the polycrystalline silicon film and forming an aluminum wiring by using a barrier metal is also available.
【0015】[0015]
【発明が解決しようとする課題】従来の半導体装置は以
上のようにして製造されていたので、活性領域あるいは
配線層としてのチタンシリサイド膜上にポリシリコン膜
を用いて直接コンタクトを形成する際には、ヒ素又はシ
リコンイオンを高エネルギーで高注入量注入してシリサ
イド膜と配線層であるポリシリコン膜との界面をミキシ
ングする必要があり、イオン注入装置に制約があった
り、注入に多くの時間を要するという問題点があった。Since a conventional semiconductor device is manufactured as described above, it is difficult to form a contact directly using a polysilicon film on a titanium silicide film as an active region or a wiring layer. It is necessary to implant an arsenic or silicon ion at a high energy and a high implantation amount to mix the interface between the silicide film and the polysilicon film serving as the wiring layer. Is required.
【0016】またミキシングのためのイオン注入の際、
注入イオンは配線層である多結晶シリコン膜を透過して
シリサイド膜との界面をミキシングするが、層間絶縁膜
を透過してシリコン基板に形成された活性領域等の他の
領域に混入してはならないという条件があるため、層間
絶縁膜や配線層の厚さに制約があり、このため半導体装
置の構造に制約が生じることとなっていた。In addition, during ion implantation for mixing,
The implanted ions permeate the polycrystalline silicon film, which is the wiring layer, and mix the interface with the silicide film, but do not enter the other regions such as the active region formed on the silicon substrate through the interlayer insulating film. Since there is a condition that the thickness of the interlayer insulating film and the wiring layer is not restricted, the thickness of the interlayer insulating film and the wiring layer is restricted, and thus the structure of the semiconductor device is restricted.
【0017】さらにイオン注入による方法では、上記参
考文献に示されているように、配線層としての多結晶シ
リコン膜とチタンシリサイド膜との界面のミキシングが
充分おこなわれず不良が存在し、安定なオーミック特性
を持った直接コンタクトを形成するのは難しいという問
題があった。同様にチタンシリサイド膜上にコンタクト
を形成し、金属配線を配置する際も、製造方法が複雑で
あり、先に示した方法ではチタンシリサイド膜表面の酸
化されて絶縁性をもった部分を完全に除去することが難
しいため、安定なオーミック特性を持ったコンタクトを
再現性よく得るのは難しかった。Further, in the method by ion implantation, as shown in the above-mentioned reference, mixing at the interface between the polycrystalline silicon film as the wiring layer and the titanium silicide film is not sufficiently performed, and there is a defect. There is a problem that it is difficult to form a direct contact having characteristics. Similarly, when a contact is formed on a titanium silicide film and a metal wiring is arranged, the manufacturing method is complicated, and the oxidized and insulating portion of the surface of the titanium silicide film is completely removed by the method described above. Since it is difficult to remove, it has been difficult to obtain a contact having stable ohmic characteristics with good reproducibility.
【0018】なおイオン注入によりオーミック特性を得
る他に、フッ酸溶液によりチタンシリサイド膜6上の酸
化物6aを除去する方法もあるが、この方法では溶液中
にチタンが溶け込み、溶液や次に処理される半導体装置
を汚染してしまう、また場合によってはフッ酸によりシ
リサイド膜が溶解してしまうという問題点があった。In addition to the method of obtaining ohmic characteristics by ion implantation, there is also a method of removing the oxide 6a on the titanium silicide film 6 with a hydrofluoric acid solution. In this method, titanium dissolves in the solution, and the solution and the subsequent processing are performed. However, there is a problem in that the resulting semiconductor device is contaminated, and in some cases, the silicide film is dissolved by hydrofluoric acid.
【0019】この発明は上記のような問題点を解消する
ためになされたもので、製造方法が簡便で、半導体装置
に対する構造上の制約も小さく、さらに安定なオーミッ
ク特性を再現性よく得ることができる半導体装置の製造
方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and has a simple manufacturing method, small structural restrictions on a semiconductor device, and a stable ohmic characteristic with good reproducibility. It is an object of the present invention to provide a method of manufacturing a semiconductor device which can be performed.
【0020】[0020]
【課題を解決するための手段】この発明(請求項1)に
係る半導体装置の製造方法は、シリコン基板上にシリサ
イド反応によりシリサイド膜を形成したのち層間絶縁膜
を形成し、該層間絶縁膜の所定位置にコンタクトホール
を形成する工程と、その後配線層を上記層間絶縁膜上
に、上記コンタクトホールを介して上記基板表面と接触
するように形成する工程とを含む半導体装置の製造方法
において、上記コンタクトホール底面上に生じた酸化物
とシリサイド膜とを、ハロゲン系のガスを用いたエッチ
ングにより除去する工程を含むものである。According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device , comprising the steps of:
After forming silicide film by Idid reaction, interlayer insulating film
A contact hole is formed at a predetermined position of the interlayer insulating film.
Forming a wiring layer and then forming a wiring layer on the interlayer insulating film.
Contact with the substrate surface through the contact hole
For manufacturing a semiconductor device, the method including:
The oxide formed on the bottom surface of the contact hole
And the silicide film are etched using a halogen-based gas.
This includes a step of removing the film by polishing.
【0021】この発明(請求項2)は、請求項1記載の
半導体装置の製造方法において、上記ハロゲン系のガス
として、フルオロカーボンポリマーを形成するガスを用
い、上記コンタクトホール底面上に生じた酸化物のみを
選択的に除去した後、所定のハロゲン系ガスを用いてコ
ンタクトホール底面のシリサイド膜を除去する工程を含
むものである。The present invention (Claim 2) is characterized in that:
In the method for manufacturing a semiconductor device, the halogen-based gas
Gas that forms a fluorocarbon polymer
Only the oxide generated on the bottom of the contact hole
After selective removal, use a predetermined halogen-based gas to remove
Including the step of removing the silicide film on the bottom of the contact hole.
It is no thing.
【0022】この発明(請求項3)は、請求項1記載の
半導体装置の製造方法において、上記コンタクトホール
底面上に生じた酸化物とシリサイド膜とを除去した後、
上記シリコン基板を大気開放することなく不活性ガス雰
囲気または真空状態に保った状態で上記配線層を形成す
るものである。The present invention (Claim 3) is characterized in that:
In the method for manufacturing a semiconductor device, the contact hole
After removing the oxide and silicide film generated on the bottom surface,
Inert gas atmosphere without exposing the silicon substrate
Form the above wiring layer while maintaining the atmosphere or vacuum
It is those that.
【0023】[0023]
【作用】この発明においては、シリコン基板上の層間絶
縁膜に形成されるコンタクトホール底面上に生じた酸化
物とシリサイド膜とを、ハロゲン系のガスを用いたエッ
チングにより除去することにより、配線層と接触するコ
ンタクトホール底面に生じた酸化物が完全に除去され
る。これにより、簡便な製造方法で、安定なオーミック
特性を有するコンタクトを備えた半導体装置を再現性よ
く容易に得ることができる。According to the present invention, interlayer insulation on a silicon substrate is provided.
Oxidation on the bottom of the contact hole formed in the edge film
The material and the silicide film are etched using a halogen-based gas.
By removing the contact, the core contacting the wiring layer
The oxide generated on the bottom of the contact hole is completely removed.
You. This makes it possible to obtain a stable ohmic
Reproducibility of semiconductor devices with contacts with characteristic
Can be easily obtained.
【0024】また、上記酸化物とシリサイド膜とを除去
した後、大気開放することなくコンタクトホールに接触
する配線層を形成することにより、配線層形成時にコン
タクトホール底面が再び酸化されることがない。これに
より、より安定なオーミック特性を有するコンタクトを
備えた半導体装置を再現性よく容易に得ることができ
る。Further, the oxide and the silicide film are removed.
Contact with the contact hole without opening to the atmosphere
By forming a wiring layer to be formed,
The bottom surface of the tact hole is not oxidized again. to this
More stable ohmic contact
The semiconductor device provided can be easily obtained with good reproducibility .
【0025】[0025]
【実施例】以下、この発明の一実施例を図について説明
する。図4ないし図6と同一符号は同一または相当部分
を示し、まず図1(a) に示す様に、P型シリコン基板又
はシリコン基板上のPウエル領域1内に素子分離のため
の、例えば600nmの厚いシリコン酸化膜2,酸化前
にイオン注入されたボロンによって形成されたP型チャ
ネルカット層3,ヒ素イオンを注入後900℃で30分
の熱処理により形成したn型不純物拡散層4をそれぞれ
形成し、チタンシリサイド膜6をランプアニール法によ
り自己整合的にn型不純物拡散層4上に形成し、層間絶
縁膜として、例えば厚さ200nmの減圧CVD法によ
るシリコン酸化膜7を形成し、さらにフォトリソグラフ
ィー法およびフレオン系のエッチングガスを用いたドラ
イエッチング法により直接コンタクト8を形成するまで
は図4(d) に示した従来例の場合と同一である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. 4 to FIG. 6 indicate the same or corresponding portions. First, as shown in FIG. 1A, a P-type silicon substrate or a P-well region 1 on the silicon substrate is provided with, for example, 600 nm for element isolation. A thick silicon oxide film 2, a P-type channel cut layer formed by boron ion-implanted before oxidation, and an n-type impurity diffusion layer 4 formed by heat treatment at 900 ° C. for 30 minutes after arsenic ion implantation. Then, a titanium silicide film 6 is formed on the n-type impurity diffusion layer 4 in a self-aligned manner by a lamp annealing method, and a silicon oxide film 7 is formed as an interlayer insulating film by, for example, a 200-nm-thick low-pressure CVD method. Until the direct contact 8 is formed by lithography and dry etching using a freon-based etching gas, the conventional example shown in FIG. If it is the same as.
【0026】次にこの状態で、図1(b) に示す様に、フ
ルオロカーボンポリマーを形成するようなガス、例えば
三フッ化メタンを用いたエッチングを行なうことでコン
タクト8内のチタンシリサイド膜6の表面の酸化物6a
を選択的に除去してチタンシリサイド膜6の表面を露呈
させる。Next, in this state, the titanium silicide film 6 in the contact 8 is etched by performing etching using a gas for forming a fluorocarbon polymer, for example, methane trifluoride, as shown in FIG. Surface oxide 6a
Is selectively removed to expose the surface of the titanium silicide film 6.
【0027】この後、従来例と同様に、硫酸等による前
処理を行った後、不純物としてリンイオンが導入された
リンドープト多結晶膜を例えば減圧CVD法により10
0nm堆積させた後、フォトリソグラフィー法およびド
ライエッチング法により所望の部分のみにリンドープト
多結晶シリコン膜9を形成し配線層とする(図1(c)参
照)。この時、リンドープト多結晶シリコン膜9とシリ
コン基板1表面のn型不純物拡散層4との界面にはチタ
ンシリサイド膜6が酸化してできた酸化物6aは存在し
ないので、容易に良好なオーミック特性を持ったコンタ
クトを再現性よく得ることができる。Thereafter, similarly to the conventional example, after performing a pretreatment with sulfuric acid or the like, a phosphorus-doped polycrystalline film into which phosphorus ions are introduced as impurities is removed by, for example, a low pressure CVD method.
After depositing 0 nm, a phosphorus-doped polycrystalline silicon film 9 is formed only in a desired portion by a photolithography method and a dry etching method to form a wiring layer (see FIG. 1C). At this time, since the oxide 6a formed by oxidizing the titanium silicide film 6 does not exist at the interface between the phosphorus-doped polycrystalline silicon film 9 and the n-type impurity diffusion layer 4 on the surface of the silicon substrate 1, good ohmic characteristics can be easily obtained. Can be obtained with good reproducibility.
【0028】また図2は本発明の第2の実施例を示すも
のであり、シリサイド化した第1の配線層上にコンタク
トをとり、ポリシリコンからなる第2の配線層を配置す
る場合を示す。図2に示すように従来例と同様に、シリ
コン基板1上にシリコン酸化膜10による層間絶縁膜,
配線層としての第1の多結晶シリコン膜11,シリサイ
ド化反応によるチタンシリサイド膜12を形成した後、
直接コンタクト14を設け、上記第1の実施例と同様
に、三フッ化メタン等のガスを用い直接コンタクト14
内のチタンシリサイド膜12上の酸化物を選択的に除去
した後、第2の多結晶シリコン膜15を第2の配線層と
して形成したものである。FIG. 2 shows a second embodiment of the present invention, in which a contact is made on a silicided first wiring layer and a second wiring layer made of polysilicon is arranged. . As shown in FIG. 2, an interlayer insulating film made of a silicon oxide film 10
After forming a first polycrystalline silicon film 11 as a wiring layer and a titanium silicide film 12 by a silicidation reaction,
A direct contact 14 is provided, and a gas such as methane trifluoride is used as in the first embodiment.
After selectively removing the oxide on the titanium silicide film 12 therein, a second polycrystalline silicon film 15 is formed as a second wiring layer.
【0029】さらに図3は本発明の第3の実施例を示す
ものであり、図6に示した従来例と同様に、シリコン基
板1上にn型不純物拡散層4,チタンシリサイド膜6を
形成した後、層間の絶縁膜7を堆積し、テーパー形状の
ついたコンタクト16を形成した後、コンタクト16内
のチタンシリサイド膜6の表面にできた酸化物を三フッ
化メタン等のガスを用い選択的に除去した後、アルミ合
金膜によるアルミ配線層17を形成するようにしたもの
である。FIG. 3 shows a third embodiment of the present invention. Similar to the conventional example shown in FIG. 6, an n-type impurity diffusion layer 4 and a titanium silicide film 6 are formed on a silicon substrate 1. After that, an interlayer insulating film 7 is deposited, a contact 16 having a tapered shape is formed, and an oxide formed on the surface of the titanium silicide film 6 in the contact 16 is selected using a gas such as methane trifluoride. After the removal, the aluminum wiring layer 17 of an aluminum alloy film is formed.
【0030】このように上記第1ないし第3の実施例で
は、シリサイド膜上にコンタクトを設け、ポリシリコン
あるいは金属からなる配線層を設ける際に、シリサイド
膜のコンタクト内に露呈した部分に生じる酸化物を三フ
ッ化メタン等のフルオロカーボンポリマーを形成するよ
うなガスを用いて選択的に除去するようにしたから、安
定なオーミック特性を有するコンタクトを再現性よく得
ることができ、またこの方法では配線層とオーミックを
とる部分にシリサイド膜が残存するためより低抵抗なオ
ーミック特性を得ることができる。As described above, in the first to third embodiments, when the contact is provided on the silicide film and the wiring layer made of polysilicon or metal is provided, the oxidation generated in the portion of the silicide film exposed in the contact is provided. Since the material is selectively removed using a gas that forms a fluorocarbon polymer such as methane trifluoride, a contact having a stable ohmic characteristic can be obtained with good reproducibility. Since the silicide film remains in a portion where the layer takes ohmic contact, lower ohmic characteristics can be obtained.
【0031】[0031]
【0032】なお上記第1ないし第3の実施例ではフル
オロカーボンポリマーを形成するガスとして三フッ化メ
タンを用いたが、これ以外に例えば、四フッ化炭素と水
素の混合ガス等を用いても同様の効果を得ることができ
る。In the first to third embodiments, methane trifluoride is used as the gas for forming the fluorocarbon polymer. However, other than this, for example, a mixed gas of carbon tetrafluoride and hydrogen may be used. The effect of can be obtained.
【0033】次に本発明の第4の実施例について説明す
る。この実施例ではコンタクト底部のシリサイド膜上に
生じた酸化物を選択的に除去した後、酸化物下方のシリ
サイド膜も除去するようにしたものであり、図7に示す
ように、図7(a) までの工程は上記第1の実施例である
図1(b) までと同一であり、次に図7(b) に示すよう
に、この半導体基板全面においてフレオン系のガス、例
えば四フッ化炭素(CF4 )と酸素(O2 )の混合ガス
を使ったエッチングを行なうことにより、直接コンタク
ト8内のチタンシリサイド膜6を除去してシリコン基板
1の表面を露呈させる。Next, a fourth embodiment of the present invention will be described. In this embodiment, after the oxide formed on the silicide film at the bottom of the contact is selectively removed, the silicide film below the oxide is also removed, as shown in FIG. The steps up to) are the same as those shown in FIG. 1 (b) of the first embodiment. Next, as shown in FIG. 7 (b), a freon-based gas such as By performing etching using a mixed gas of carbon (CF4) and oxygen (O2), the titanium silicide film 6 in the contact 8 is directly removed to expose the surface of the silicon substrate 1.
【0034】この後は上記第1の実施例と同様にして、
硫酸等による前処理を行った後、不純物としてリンイオ
ンが導入されたリンドープト多結晶膜を例えば減圧CV
D法により100nm堆積させた後、フォトリソグラフ
ィー法およびドライエッチング法により所望の部分のみ
にリンドープト多結晶シリコン膜9を形成し配線層とす
る(図7(c) 参照)。この時、リンドープト多結晶シリ
コン膜9とシリコン基板1表面のn型不純物拡散層4と
の界面にはチタンシリサイド膜6は存在しないので、シ
リサイド膜6上の酸化物6aが完全に除去されるととも
にシリサイド化を行わない活性領域上に直接コンタクト
をとることと全く同一のオーミック状態となるため、容
易に良好なオーミック特性を持った直接コンタクトを再
現性よく得ることができる。Thereafter, in the same manner as in the first embodiment,
After performing a pretreatment with sulfuric acid or the like, the phosphorus-doped polycrystalline film into which phosphorus ions are introduced as impurities is removed, for example, under reduced pressure CV.
After depositing 100 nm by the method D, a phosphorus-doped polycrystalline silicon film 9 is formed only at a desired portion by a photolithography method and a dry etching method to form a wiring layer (see FIG. 7C). At this time, since the titanium silicide film 6 does not exist at the interface between the phosphorus-doped polycrystalline silicon film 9 and the n-type impurity diffusion layer 4 on the surface of the silicon substrate 1, the oxide 6a on the silicide film 6 is completely removed. Since the ohmic state is exactly the same as when a direct contact is made on the active region where silicidation is not performed, a direct contact having good ohmic characteristics can be easily obtained with good reproducibility.
【0035】次に本発明の第5の実施例として、図8に
示すように、図2に示した第2の実施例と同様にして、
シリコン基板1上にシリコン酸化膜10による層間絶縁
膜,配線層としての第1の多結晶シリコン膜11,シリ
サイド化反応によるチタンシリサイド膜12をそれぞれ
形成した後、直接コンタクト14を設け、三フッ化メタ
ン等のガスを用い直接コンタクト14内のチタンシリサ
イド膜12上の酸化物を選択的に除去した後、四フッ化
炭素(CF4 )と酸素(O2 )の混合ガスを使って直接
コンタクト14内のチタンシリサイド膜12を除去した
後、第2の多結晶シリコン膜15を第2の配線層として
形成する。Next, as a fifth embodiment of the present invention, as shown in FIG. 8, similar to the second embodiment shown in FIG.
After forming an interlayer insulating film of a silicon oxide film 10, a first polycrystalline silicon film 11 as a wiring layer, and a titanium silicide film 12 by a silicidation reaction on the silicon substrate 1, a direct contact 14 is provided to form a trifluoride. After the oxide on the titanium silicide film 12 in the direct contact 14 is selectively removed by using a gas such as methane, the mixed gas of carbon tetrafluoride (CF4) and oxygen (O2) is used. After removing the titanium silicide film 12, a second polycrystalline silicon film 15 is formed as a second wiring layer.
【0036】また第6の実施例として図9に示すよう
に、シリコン基板上の活性領域上にコンタクトをとり、
金属配線を形成する場合、図3に示した第3の実施例と
同様にして、シリコン基板1上にn型不純物拡散層4,
チタンシリサイド膜6をそれぞれ形成した後、層間絶縁
膜としてシリコン酸化膜7を堆積し、テーパー形状のつ
いたコンタクト16を形成した後、コンタクト16内の
チタンシリサイド膜6の表面にできた酸化物を三フッ化
メタン等のガスを用い選択的に除去した後、四フッ化炭
素(CF4 )と酸素(O2 )の混合ガスを使ってコンタ
クト16内のチタンシリサイド膜6を除去した後、アル
ミ合金膜によるアルミ配線層17を形成する。As a sixth embodiment, as shown in FIG. 9, a contact is made on an active region on a silicon substrate.
In the case of forming the metal wiring, the n-type impurity diffusion layers 4 and 4 are formed on the silicon substrate 1 in the same manner as in the third embodiment shown in FIG.
After each of the titanium silicide films 6 is formed, a silicon oxide film 7 is deposited as an interlayer insulating film, a tapered contact 16 is formed, and an oxide formed on the surface of the titanium silicide film 6 in the contact 16 is removed. After selective removal using a gas such as methane trifluoride, the titanium silicide film 6 in the contact 16 is removed using a mixed gas of carbon tetrafluoride (CF4) and oxygen (O2), and then an aluminum alloy film To form an aluminum wiring layer 17.
【0037】なお上記第4ないし第6の実施例では上記
第1ないし第3の実施例の手法でもってコンタクト内の
シリサイド膜6上の酸化物6aを選択的に除去した後、
所定のガスを用いてコンタクト内のシリサイド膜6を除
去するようにしたが、三塩化ホウ素(BCl3 )のガス
を用いることで酸化物6aとシリサイド膜6とを同時に
除去することが可能なため、酸化物6aを除去する工程
を省くこともできる。In the fourth to sixth embodiments, after the oxide 6a on the silicide film 6 in the contact is selectively removed by the method of the first to third embodiments,
Although the silicide film 6 in the contact is removed using a predetermined gas, the oxide 6a and the silicide film 6 can be removed simultaneously by using boron trichloride (BCl3) gas. The step of removing the oxide 6a can be omitted.
【0038】また上記実施例ではエッチングガスとし
て、四フッ化炭素を用いたが、他のフッ素系のガス、例
えば六フッ化イオウ(SF6 ),三フッ化窒素(NF3
)のガス、あるいは塩素系のガス、例えば塩素(Cl2
),三塩化ホウ素(BCl3 ),四塩化炭素(CCl4
)などのガスを用いてもよく、これらのエッチングガ
スはシリコン基板1もエッチングする能力があるが、ド
ライエッチング法では制御性がよいため、実際にはシリ
コン基板1がエッチングされる量はわずかであり、n型
不純物拡散層4とシリコン基板1の接合等を破壊するこ
とはない。In the above embodiment, carbon tetrafluoride was used as an etching gas. However, other fluorine-based gases such as sulfur hexafluoride (SF6) and nitrogen trifluoride (NF3) were used.
) Gas or chlorine-based gas, for example, chlorine (Cl2
), Boron trichloride (BCl3), carbon tetrachloride (CCl4)
) May be used, and these etching gases have the ability to etch the silicon substrate 1 as well. However, the dry etching method has good controllability, so that the amount of the silicon substrate 1 actually etched is small. In this case, the junction between the n-type impurity diffusion layer 4 and the silicon substrate 1 is not broken.
【0039】次に本発明の第7の実施例について説明す
る。シリサイド膜上の酸化物を選択的に除去する他の方
法として、酸化物を還元する方法がある。例えば数10
Torrから数Torrの圧力下において水素(H2)ま
たは水素と微量のシラン(SiH4)との混合ガス、ある
いは水素と微量のジシラン(Si2 H6)との混合ガス中
で700〜1100℃のベークを、例えば赤外ランプ等
による輻射加熱により行うと酸化物は還元され、シリサ
イド膜表面が露出される。なお、図は図1と準じるため
ここでは省略する。Next, a seventh embodiment of the present invention will be described. As another method for selectively removing the oxide on the silicide film, there is a method for reducing the oxide. For example, number 10
Baking at 700 to 1100 ° C. in a mixed gas of hydrogen (H 2) or a mixed gas of hydrogen and a small amount of silane (SiH 4) or a mixed gas of hydrogen and a small amount of disilane (Si 2 H 6) under a pressure of Torr to several Torr; For example, when the irradiation is performed by radiant heating using an infrared lamp or the like, the oxide is reduced, and the silicide film surface is exposed. The figure is the same as FIG.
【0040】また、シリサイド膜上の酸化膜を除去す
る、あるいは酸化物を除去したときシリサイド膜も除去
する他の方法として、いわゆる気相エッチング法があ
る。以下にこれを第8の実施例として説明する。この実
施例は、例えば数10Torrから数Torrの圧力下
において、フッ酸(HF)と水蒸気の混合ガス、あるい
はフッ酸(HF)と無水メチルアルコール(CH3 O
H)またはイソプロピルアルコールの混合ガス、あるい
は無水フッ酸(HF)による気相エッチングを行うこと
により、シリサイド膜表面の酸化物を除去することがで
きる。あるいは水素(H2)と微量のフッ酸(HF)の混
合ガス中に半導体装置を置き、波長が数100nm、例
えば200nmから300nmの紫外線を照射すること
により酸化物を除去する方法もある。As another method for removing the oxide film on the silicide film or removing the silicide film when the oxide is removed, there is a so-called vapor phase etching method. This will be described below as an eighth embodiment. In this embodiment, for example, a mixed gas of hydrofluoric acid (HF) and steam, or hydrofluoric acid (HF) and anhydrous methyl alcohol (CH3 O) under a pressure of several tens Torr to several Torr.
Oxide on the surface of the silicide film can be removed by performing gas phase etching using a mixed gas of H) or isopropyl alcohol, or hydrofluoric anhydride (HF). Alternatively, there is a method in which a semiconductor device is placed in a mixed gas of hydrogen (H2) and a small amount of hydrofluoric acid (HF) and irradiated with ultraviolet light having a wavelength of several 100 nm, for example, 200 to 300 nm to remove oxides.
【0041】特にニッケルシリサイド膜(NiSi2 ,
NiSi)上の酸化物(NiOx)はこれらのフッ酸
(HF)系の気相エッチングにより選択的に除去され、
ニッケルシリサイド膜(NiSi2 ,NiSi)はエッ
チングされない。他のシリサイド膜、例えばチタンシリ
サイド膜(TiSi2)の場合はエッチング量を最適化す
ることにより、酸化物(TiOx)を除去してその下の
シリサイド膜 (TiSi2)を露呈させる、あるいはさら
にシリサイド膜(TiSi2)を全部除去して下地のシリ
コン基板を露呈させることができる。なお、ニッケルシ
リサイド膜( NiSi2 ,NiSi) を除去しようとす
る場合には、塩化水素(HCl)と過酸化水素(H2 O
2)と水蒸気(H2 O)の混合ガスによる気相エッチング
により除去できる。In particular, a nickel silicide film (NiSi 2,
The oxide (NiOx) on NiSi) is selectively removed by these hydrofluoric acid (HF) -based gas phase etching,
The nickel silicide film (NiSi2, NiSi) is not etched. In the case of another silicide film, for example, in the case of a titanium silicide film (TiSi2), by optimizing the etching amount, the oxide (TiOx) is removed to expose the underlying silicide film (TiSi2), or the silicide film (TiSi2) is further removed. TiSi2) can be entirely removed to expose the underlying silicon substrate. When the nickel silicide film (NiSi2, NiSi) is to be removed, hydrogen chloride (HCl) and hydrogen peroxide (H2 O
It can be removed by gas phase etching using a mixed gas of 2) and water vapor (H2 O).
【0042】このようなガスとベークによる酸化物の還
元法、あるいは気相エッチングによるシリサイド膜自身
あるいは表面の酸化物の除去法はパーティルの発生が極
めて少ないという利点がある。Such a method of reducing oxides by gas and baking, or a method of removing oxides on the silicide film itself or the surface by vapor phase etching has an advantage that generation of particles is extremely small.
【0043】以上の説明では基板表面のシリサイド膜自
身あるいはシリサイド膜表面の酸化物を選択的に除去す
る方法について述べてきたが、実際の半導体装置の製造
においては製造装置,空気あるいは人体などからの有機
物、特に炭素(C)の汚染があるので、オーミック性の
低抵抗のコンタクトをさらに安定に得るためにこの炭素
(C)を除去する工程を、上記配線層形成前に追加する
必要がある。以下にこれを本発明の第9の実施例として
説明する。In the above description, the method of selectively removing the silicide film itself on the substrate surface or the oxide on the silicide film surface has been described. However, in the actual manufacture of a semiconductor device, a manufacturing apparatus, air or a human body may be used. Since there is contamination of organic matter, particularly carbon (C), it is necessary to add a step of removing carbon (C) before forming the wiring layer in order to more stably obtain an ohmic low-resistance contact. This will be described below as a ninth embodiment of the present invention.
【0044】この実施例は、常圧(760Torr)か
ら数Torrのオゾン(O3)中に半導体装置を置き、例
えば水銀ランプを使って波長数百nm、例えは200n
mから300nmの紫外線を照射するという方法、ある
いは同様の雰囲気中に半導体装置を置き、赤外線ランプ
等を使った輻射加熱を行うという方法であり、いずれも
シリサイド膜あるいは酸化膜表面の炭素(C)の汚染を
除去することができる。In this embodiment, the semiconductor device is placed in ozone (O 3) at normal pressure (760 Torr) to several Torr, and a wavelength of several hundred nm, for example, 200 n using a mercury lamp.
A method of irradiating ultraviolet rays from m to 300 nm, or a method of placing a semiconductor device in a similar atmosphere and performing radiant heating using an infrared lamp or the like, both methods employ carbon (C) on the surface of a silicide film or an oxide film. Contamination can be removed.
【0045】なお水素(H2)などを使った還元法による
酸化膜の除去、気相エッチングによる酸化膜,シリサイ
ド膜自身の除去については文献 LowTemperature Silic
onSurface Cleaning by HF Etching/Ultraviolet Ozone
Cleaning (HF/UVOC)Method(I) −Optimizati
on of the HF Treatment−Maki SUEMITSU,et al.,(Japa
nese Journal of Applied Physics Vol.28, No.12,Dece
mber,1989,pp.2421-2424) に、シリコン酸化膜を例にと
って詳しく説明されており、またオゾン(O3)と紫外線
による炭素(C)の汚染の除去についてもシリコン表面
の場合について、文献 Low Temperature Silicon Surf
ace Cleaning by HF Etching/Ultraviolet Ozone Clean
ing (HF/UVOC)Methd(II) −in situ UVOC
−Tetsuya KANEKO, et al., (同上pp.2425-2429) にメ
カニズムなどが詳しく述べられている。The removal of an oxide film by a reduction method using hydrogen (H 2) or the like, and the removal of an oxide film and a silicide film itself by vapor phase etching are described in Low Temperature Silicate.
onSurface Cleaning by HF Etching / Ultraviolet Ozone
Cleaning (HF / UVOC) Method (I) -Optimizati
on of the HF Treatment-Maki SUEMITSU, et al., (Japa
nese Journal of Applied Physics Vol.28, No.12, Dece
mber, 1989, pp. 2421-2424), a silicon oxide film is described in detail as an example, and ozone (O3) and removal of carbon (C) contamination by ultraviolet rays are described in the literature on the case of a silicon surface. Temperature Silicon Surf
ace Cleaning by HF Etching / Ultraviolet Ozone Clean
ing (HF / UVOC) Methd (II) -in situ UVOC
−Tetsuya KANEKO, et al., (Ibid., Pp.2425-2429) describes the mechanism in detail.
【0046】さらに上記エッチングまたは還元後による
シリサイド膜表面の酸化物やシリサイド膜自体の除去、
さらにはその後の配線層形成前の基板表面の炭素(C)
の除去についてそれぞれ個別に説明したが、これらのも
のを除去した後の半導体基板を一旦大気中に出すと、程
度の差はあるものの再び炭素(C)の汚染,シリサイド
膜表面の酸化膜の形成が起こってしるい、本発明の期待
する効果が損なわれる恐れがある。Further, removal of the oxide and the silicide film itself from the surface of the silicide film after the etching or reduction,
Further, carbon (C) on the substrate surface before the subsequent formation of the wiring layer
Each of the above is described separately, but once the semiconductor substrate after removing these is once exposed to the air, the carbon (C) contamination and the formation of an oxide film on the surface of the silicide film, though to varying degrees, are again caused. May occur and the expected effect of the present invention may be impaired.
【0047】そこでさらに期待される効果を高めるた
め、図10のような装置を用いて上記各工程を連続して
行うことが考えられる。以下、これを第11の実施例と
して説明する。すなわち図10の装置では、コンタクト
ホールが形成された後のシリコンウエハ20が搬入口2
1より搬入され、炭素(C)の除去のための反応室22
で処理をされた後、搬送系26を通ってシリサイド膜表
面の酸化膜あるいはシリサイド膜自身を除去する反応室
23で処理された後、さらに搬送系27を通って成膜室
24において多結晶シリコン膜,バリアメタル膜あるい
はアルミ合金膜を成膜した後、搬出口25より搬出され
るものである。Therefore, in order to further enhance the expected effect, it is conceivable that the above-described steps are continuously performed using an apparatus as shown in FIG. Hereinafter, this will be described as an eleventh embodiment. That is, in the apparatus of FIG. 10, the silicon wafer 20 after the contact hole is formed
Reaction chamber 22 for removing carbon (C)
After passing through the transfer system 26, it is processed in the reaction chamber 23 for removing the oxide film or the silicide film itself on the surface of the silicide film through the transfer system 26, and further passed through the transfer system 27 in the film formation chamber 24. After forming a film, a barrier metal film or an aluminum alloy film, the film is carried out from the carry-out port 25.
【0048】このとき、搬出系26,27内は、半導体
装置表面を反応室22,23で処理されたままの状態を
維持するために、例えば窒素(N2)等の不活性ガスに置
換されているか、また例えば数100mm Torrの
真空に保たれている。At this time, the inside of the carry-out systems 26 and 27 is replaced with an inert gas such as nitrogen (N 2) in order to maintain the surface of the semiconductor device as it is in the reaction chambers 22 and 23. Or maintained at a vacuum of, for example, several hundred mm Torr.
【0049】シリサイド膜表面の酸化膜あるいはシリサ
イド膜自身の除去を炭素(C)を含むガスで行う場合に
は、上記搬出系27の途中にさらに炭素(C)除去の反
応室が配置されることとなる。When the oxide film on the surface of the silicide film or the silicide film itself is removed by using a gas containing carbon (C), a reaction chamber for removing carbon (C) is further arranged in the carrying-out system 27. Becomes
【0050】なお上記各実施例では、配線層としての多
結晶シリコン膜にリンイオンが膜形成時に導入されるリ
ンドープト多結晶シリコン膜9を用いたが、配線層の形
成方法としては不純物が何も導入されていない多結晶シ
リコン膜を堆積した後、イオン注入法によってリンイオ
ンやヒ素イオン等を膜中に導入する方法をとっても本発
明の効果を何ら損なうことなく同様な効果を奏する。In each of the above embodiments, the phosphorus-doped polycrystalline silicon film 9 in which phosphorus ions are introduced into the polycrystalline silicon film as a wiring layer when the film is formed is used. A similar effect can be obtained without impairing the effect of the present invention by adopting a method of introducing phosphorus ions, arsenic ions, or the like into the film by depositing a polycrystalline silicon film that has not been subjected to ion implantation.
【0051】また、上記各実施例において、シリコン基
板上のn型不純物拡散層、あるいはn型多結晶シリコン
膜上にコンタクトをとる例について述べたが、p型不純
物拡散層あるいはp型多結晶シリコン膜上にコンタクト
をとる場合でも同様に本発明を適用することができ、同
様な効果を得ることが可能である。In each of the above embodiments, an example is described in which a contact is made on an n-type impurity diffusion layer on a silicon substrate or an n-type polycrystalline silicon film. The present invention can be similarly applied to a case where a contact is made on a film, and a similar effect can be obtained.
【0052】また、上記各実施例においおて、従来例で
述べた様なチタンナイトライド(TiN)膜,チタンタ
ングステン(TiW)膜,モリブデンシリサイド(Mo
Si2 )膜等のいわゆるバリアメタル膜を使う場合でも
本発明の効果を何ら損なうことがないことは言うまでも
ない。In each of the above embodiments, a titanium nitride (TiN) film, a titanium tungsten (TiW) film, a molybdenum silicide (Mo)
Needless to say, even when a so-called barrier metal film such as a Si2) film is used, the effect of the present invention is not impaired at all.
【0053】[0053]
【発明の効果】以上のように、この発明に係る半導体装
置の製造方法によれば、シリコン基板上にシリサイド膜
を形成したのち層間絶縁膜を形成し、該層間絶縁膜に形
成するコンタクトホールを介して上記基板表面と接触す
る配線層を形成する半導体装置の製造方法において、上
記コンタクトホール底面上に生じた酸化物とシリサイド
膜とを、ハロゲン系のガスを用いたエッチングにより除
去することにより、上記コンタクトホール底面上に生じ
た酸化物をシリサイド膜とともに完全に除去されるの
で、安定なオーミック特性を有するコンタクトを備えた
半導体装置を再現性よく容易に得ることができるという
効果がある。As described above, according to the method of manufacturing a semiconductor device according to the present invention , a silicide film is formed on a silicon substrate.
After the formation of an interlayer insulating film, the interlayer insulating film is formed
Contact the above substrate surface through the contact hole
In the method of manufacturing a semiconductor device for forming a wiring layer,
Oxide and silicide formed on the bottom of the contact hole
The film is removed by etching using a halogen-based gas.
Is left on the bottom of the contact hole.
Oxide and the silicide film are completely removed.
With contacts with stable ohmic properties
There is an effect that a semiconductor device can be easily obtained with good reproducibility .
【0054】さらに、上記コンタクトホール底面上に生
じた酸化物とシリサイド膜とを除去した後、上記シリコ
ン基板を大気開放することなく不活性ガス雰囲気または
真空状態に保った状態で上記配線層を形成することによ
り、配線層形成時にコンタクトホール底面が再び酸化さ
れることがないので、より安定なオーミック特性を有す
るコンタクトを備えた半導体装置を再現性よく容易に得
ることができるという効果がある。Further, the contact hole is formed on the bottom of the contact hole.
After removing the residual oxide and the silicide film,
Inert gas atmosphere without exposing the substrate
By forming the wiring layer while maintaining the vacuum state,
When the wiring layer is formed, the bottom of the contact hole is oxidized again.
Have more stable ohmic characteristics
There is an effect that a semiconductor device provided with a contact can be easily obtained with good reproducibility .
【図1】本発明の第1の実施例による半導体装置の製造
方法を説明するための図である。FIG. 1 is a view illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の第2の実施例による半導体装置の製造
方法を説明するための図である。FIG. 2 is a view illustrating a method of manufacturing a semiconductor device according to a second embodiment of the present invention.
【図3】本発明の第3の実施例による半導体装置の製造
方法を説明するための図である。FIG. 3 is a view illustrating a method of manufacturing a semiconductor device according to a third embodiment of the present invention.
【図4】従来の半導体装置の製造方法を説明するための
図である。FIG. 4 is a view for explaining a conventional method for manufacturing a semiconductor device.
【図5】従来の他の半導体装置の製造方法を説明するた
めの図である。FIG. 5 is a view for explaining another conventional method for manufacturing a semiconductor device.
【図6】従来のさらに他の半導体装置の製造方法を説明
するための図である。FIG. 6 is a view for explaining still another conventional method for manufacturing a semiconductor device.
【図7】本発明の第4の実施例による半導体装置の製造
方法を説明するための図である。FIG. 7 is a view illustrating a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention.
【図8】本発明の第5の実施例による半導体装置の製造
方法を説明するための図である。FIG. 8 is a view illustrating a method of manufacturing a semiconductor device according to a fifth embodiment of the present invention.
【図9】本発明の第6の実施例による半導体装置の製造
方法を説明するための図である。FIG. 9 is a view illustrating a method of manufacturing a semiconductor device according to a sixth embodiment of the present invention.
【図10】この発明の第11の実施例による半導体装置
を製造する際に適した処理装置を示す図である。FIG. 10 is a view showing a processing apparatus suitable for manufacturing a semiconductor device according to an eleventh embodiment of the present invention.
【符号の説明】 1 シリコン基板またはシリコン基板内に形成され
たウエル領域 2 素子分離のための厚いシリコン酸化膜 4 n型不純物拡散層 6 チタンシリサイド膜 6a 絶縁性を持った酸化物 12 チタンシリサイド膜 12a 絶縁性を持った酸化物 8 直接コンタクト 14 コンタクト 20 コンタクトホールが形成されたシリコン基板 21 搬入口 22 炭素除去のための反応室 23 酸化物またはシリサイド膜を除去するための反
応室 24 配線層形成のための反応室 25 搬出口 26 搬送系 27 搬送系[Description of Signs] 1 silicon substrate or well region formed in silicon substrate 2 thick silicon oxide film for element isolation 4 n-type impurity diffusion layer 6 titanium silicide film 6a insulating oxide 12 titanium silicide film Reference Signs List 12a Oxide having insulation 8 Direct contact 14 Contact 20 Silicon substrate with contact hole formed 21 Carry-in port 22 Reaction chamber for removing carbon 23 Reaction chamber for removing oxide or silicide film 24 Wiring layer formation Chamber for transport 25 Loading port 26 Transport system 27 Transport system
Claims (3)
シリサイド膜を形成したのち層間絶縁膜を形成し、該層
間絶縁膜の所定位置にコンタクトホールを形成する工程
と、その後配線層を上記層間絶縁膜上に、上記コンタク
トホールを介して上記基板表面と接触するように形成す
る工程とを含む半導体装置の製造方法において、 上記コンタクトホール底面上に生じた酸化物とシリサイ
ド膜とを、ハロゲン系のガスを用いたエッチングにより
除去する工程を含むことを特徴とする半導体装置の製造
方法。A step of forming a silicide film on a silicon substrate by a silicide reaction, forming an interlayer insulating film, forming a contact hole at a predetermined position in the interlayer insulating film, and thereafter, forming a wiring layer on the interlayer insulating film. , the method of manufacturing a semiconductor device including the step of forming in contact with the substrate surface through the contact hole, oxides generated on the contact hole bottom surface and Shirisai
A method of manufacturing a semiconductor device, comprising: removing a silicon nitride film by etching using a halogen-based gas.
おいて、 上記ハロゲン系のガスとして、フルオロカーボンポリマ
ーを形成するガスを用い、上記コンタクトホール底面上
に生じた酸化物のみを選択的に除去した後、所定のハロ
ゲン系ガスを用いてコンタクトホール底面のシリサイド
膜を除去する 工程を含むことを特徴とする半導体装置の
製造方法。2. A method for manufacturing a semiconductor device according to claim 1, wherein
Oite, as the halogen-based gas, fluorocarbon polymer
On the bottom of the contact hole using a gas that forms
After selectively removing only the oxides generated in
Silicide on the bottom of contact hole using gen-based gas
A method for manufacturing a semiconductor device, comprising a step of removing a film .
おいて、上記コンタクトホール底面上に生じた酸化物とシリサイ
ド膜とを除去した後、上記シリコン基板を大気開放する
ことなく不活性ガス雰囲気または真空状態に保った状態
で上記配線層を形成 することを特徴とする半導体装置の
製造方法。 3. The method of manufacturing a semiconductor device according to claim 1 , wherein the oxide formed on the bottom surface of the contact hole and the silicide are formed.
After removing the silicon oxide film, the silicon substrate is opened to the atmosphere.
Without inert gas or vacuum
Forming a wiring layer by using the method described above .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4079319A JP2798321B2 (en) | 1991-03-06 | 1992-02-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3-68980 | 1991-03-06 | ||
JP6898091 | 1991-03-06 | ||
JP4079319A JP2798321B2 (en) | 1991-03-06 | 1992-02-27 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05102076A JPH05102076A (en) | 1993-04-23 |
JP2798321B2 true JP2798321B2 (en) | 1998-09-17 |
Family
ID=26410164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4079319A Expired - Fee Related JP2798321B2 (en) | 1991-03-06 | 1992-02-27 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2798321B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6184119B1 (en) * | 1999-03-15 | 2001-02-06 | Vlsi Technology, Inc. | Methods for reducing semiconductor contact resistance |
JP4566599B2 (en) * | 2004-03-29 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
JP7154055B2 (en) * | 2018-07-25 | 2022-10-17 | 東京エレクトロン株式会社 | Film forming method and film forming apparatus |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS627132A (en) * | 1985-07-03 | 1987-01-14 | Sharp Corp | Enhancement of close adhesiveness of metal in semiconductor device manufacture process |
JPH0611038B2 (en) * | 1987-08-07 | 1994-02-09 | 日本電気株式会社 | Surface treatment method |
JPH0232537A (en) * | 1988-07-22 | 1990-02-02 | Sony Corp | Manufacture of semiconductor device |
JP2966418B2 (en) * | 1988-09-06 | 1999-10-25 | ソニー株式会社 | Method of forming wiring contact |
JPH0279446A (en) * | 1988-09-16 | 1990-03-20 | Hitachi Ltd | Method of filling through-hole with metal |
JPH02260535A (en) * | 1989-03-31 | 1990-10-23 | Seiko Epson Corp | Manufacture of semiconductor device |
JP2822460B2 (en) * | 1989-07-13 | 1998-11-11 | ソニー株式会社 | Multi-layer wiring formation method |
-
1992
- 1992-02-27 JP JP4079319A patent/JP2798321B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05102076A (en) | 1993-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2937817B2 (en) | Method of forming oxide film on semiconductor substrate surface and method of manufacturing MOS semiconductor device | |
US6162741A (en) | Semiconductor device and manufacturing method therefor | |
JP4653949B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US6074960A (en) | Method and composition for selectively etching against cobalt silicide | |
US6040606A (en) | Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture | |
US5130266A (en) | Polycide gate MOSFET process for integrated circuits | |
US5214305A (en) | Polycide gate MOSFET for integrated circuits | |
US5434096A (en) | Method to prevent silicide bubble in the VLSI process | |
JPH11238736A (en) | Manufacture of semiconductor device | |
JPH10173179A (en) | Semiconductor device and its manufacture | |
JPH0729986A (en) | Semiconductor device and manufacture thereof | |
US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
JP2798321B2 (en) | Method for manufacturing semiconductor device | |
US6211054B1 (en) | Method of forming a conductive line and method of forming a local interconnect | |
JP3259535B2 (en) | Method for manufacturing semiconductor device having NMOS transistor and PMOS transistor | |
JP2000216241A (en) | Manufacture of semiconductor device | |
JP2705621B2 (en) | Method for manufacturing semiconductor device | |
US6156632A (en) | Method of forming polycide structures | |
JP3589801B2 (en) | Method of forming oxide film on semiconductor substrate surface | |
US20050130418A1 (en) | Semiconductor device and manufacturing method therefor | |
JPH02172218A (en) | Manufacture of semiconductor device | |
JPH11145078A (en) | Manufacture of semiconductor device | |
KR20020091393A (en) | Method for forming semiconductor device | |
JPH02181918A (en) | Manufacture of semiconductor device | |
JP2000294536A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |