JP2785324B2 - マルチチップパッケージ構造 - Google Patents
マルチチップパッケージ構造Info
- Publication number
- JP2785324B2 JP2785324B2 JP11455989A JP11455989A JP2785324B2 JP 2785324 B2 JP2785324 B2 JP 2785324B2 JP 11455989 A JP11455989 A JP 11455989A JP 11455989 A JP11455989 A JP 11455989A JP 2785324 B2 JP2785324 B2 JP 2785324B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- chips
- chip
- relay
- chip package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、複数のLSIや個別半導体素子等のチップを
リードフレームに実装し、一つにパッケージングしたマ
ルチチップパッケージ構造に関する。
リードフレームに実装し、一つにパッケージングしたマ
ルチチップパッケージ構造に関する。
従来、マルチチップパッケージ構造は、第３図に示し
たように、複数のLSIや個別半導体素子等のチップ21,22
を同一パッケージに収納している。そして、このパッケ
ージ中においてチップ21とチップ22との接続が必要であ
る。このチップ21とチップ22とを接続するために、先
ず、チップ21,22をハイブリッドIC用基板（例えば、Al2
Ｏ3基板）23に接着する。次に、チップ21,22とハイブリ
ッドIC用基板23の配線パターン24とをワイヤ25で接続す
る。そして、チップ21,22が搭載されたハイブリッドIC
用基板23をリードフレーム26に接着し、ハイブリッドIC
用基板23の配線パターン24とリードフレーム26とをワイ
ヤ25で接続する。その後、モールド樹脂27にてパッケー
ジングしてマルチチップパッケージ構造としている。
たように、複数のLSIや個別半導体素子等のチップ21,22
を同一パッケージに収納している。そして、このパッケ
ージ中においてチップ21とチップ22との接続が必要であ
る。このチップ21とチップ22とを接続するために、先
ず、チップ21,22をハイブリッドIC用基板（例えば、Al2
Ｏ3基板）23に接着する。次に、チップ21,22とハイブリ
ッドIC用基板23の配線パターン24とをワイヤ25で接続す
る。そして、チップ21,22が搭載されたハイブリッドIC
用基板23をリードフレーム26に接着し、ハイブリッドIC
用基板23の配線パターン24とリードフレーム26とをワイ
ヤ25で接続する。その後、モールド樹脂27にてパッケー
ジングしてマルチチップパッケージ構造としている。
上記ハイブリッドIC用基板を用いたマルチチップパッ
ケージ構造においてはモノリシックIC製造技術とハイブ
リッドIC製造技術との組み合わせとなるためモノリシッ
クICのみに比べてハイブリッドIC分が材料及び製造工程
の両面においてコストアップの要因となっていた。 本発明は、上記の課題を解決するために成されたもの
であり、その目的とするところは、複数のチップを同一
パッケージに収納するためにハイブリッドIC用基板等の
別の基板を用いることなく、構造を簡素化して低コスト
なマルチチップパッケージ構造を提供することである。
ケージ構造においてはモノリシックIC製造技術とハイブ
リッドIC製造技術との組み合わせとなるためモノリシッ
クICのみに比べてハイブリッドIC分が材料及び製造工程
の両面においてコストアップの要因となっていた。 本発明は、上記の課題を解決するために成されたもの
であり、その目的とするところは、複数のチップを同一
パッケージに収納するためにハイブリッドIC用基板等の
別の基板を用いることなく、構造を簡素化して低コスト
なマルチチップパッケージ構造を提供することである。
上記課題を解決するための発明の構成は、複数のLSI
や個別半導体素子等のチップをリードフレームに実装
し、一つの樹脂モールドパッケージとしたマルチチップ
パッケージ構造において、前記複数のチップを直接搭載
した前記リードフレームと、前記リードフレームを構成
するフレームから形成され、前記チップとワイヤボンデ
ィングして該チップ間を接続するために一つ一つ島形状
に独立して配設された中継用リードフレームと、前記中
継用リードフレームを前記リードフレームと接着固定す
る樹脂より成る補強フィルムとを有することを特徴とす
る。
や個別半導体素子等のチップをリードフレームに実装
し、一つの樹脂モールドパッケージとしたマルチチップ
パッケージ構造において、前記複数のチップを直接搭載
した前記リードフレームと、前記リードフレームを構成
するフレームから形成され、前記チップとワイヤボンデ
ィングして該チップ間を接続するために一つ一つ島形状
に独立して配設された中継用リードフレームと、前記中
継用リードフレームを前記リードフレームと接着固定す
る樹脂より成る補強フィルムとを有することを特徴とす
る。
リードフレームに複数のチップを直接搭載する。そし
て、そのリードフレームを構成するフレームから形成さ
れた中継用リードフレームを配設して中継させチップ間
の接続が行われる。ここで、リードフレームと中継用リ
ードフレームとは樹脂より成る補強フィルムにより接着
固定されている。従って、チップ間に別に中継用基板等
を設けることなく、各々のチップと中継用リードフレー
ムを接続して利用することによりチップとチップとが接
続できる。
て、そのリードフレームを構成するフレームから形成さ
れた中継用リードフレームを配設して中継させチップ間
の接続が行われる。ここで、リードフレームと中継用リ
ードフレームとは樹脂より成る補強フィルムにより接着
固定されている。従って、チップ間に別に中継用基板等
を設けることなく、各々のチップと中継用リードフレー
ムを接続して利用することによりチップとチップとが接
続できる。
以下、本発明を具体的な実施例に基づいて説明する。 第１図は本発明のマルチチップパッケージ構造で、リ
ードフレームより上にてパッケージングしているモール
ド樹脂を除いた状態を示している。又、第２図は第１図
の中央縦断面図である。 11,12は複数のLSIや個別半導体素子等のチップであ
り、チップ11,12はシリコン、ガリウム砒素、インジウ
ムリン等から成る。又、13はリードフレームで、リード
フレーム13は42アロイ或いはCu系合金より成る。そし
て、14はチップ11,12とリードフレームとを接続してい
る導電性接着剤或いは半田より成る接続層である。又、
15はチップ11,12とリードフレーム13とを接続しているA
u或いはAlから成るワイヤである。更に、16は上記リー
ドフレーム13を構成するフレームから形成された中継用
リードフレームであり、中継用リードフレーム16はチッ
プ11とチップ12との間に位置して各々島形状に独立して
いる。そして、17はリードフレーム13と中継用リードフ
レームとを接着固定しているポリイミド樹脂から成る補
強フィルムである。 ここで、中継用リードフレーム16部分の形成について
述べる。 先ず、リードフレーム13がエッチングやプレス型によ
り形成される。この時、中継用リードフレーム16部分も
同時に形成されるが他のリードフレーム13部分と繋がっ
た状態であり島形状に独立はしていない。次に、この状
態の中継用リードフレーム16を含むリードフレーム13に
補強フィルム17を接着した後、リードフレーム13の中継
用リードフレーム16となるべき部分を島形状の独立した
形状となるように切り離す。すると、第１図及び第２図
に示したように、最終的なリードフレーム13及び中継用
リードフレーム16が形成される。従って、中継用リード
フレーム16はリードフレーム13の一部分であると共に他
の周辺のリードフレーム13と電気的に分離した状態を実
現でき、樹脂モールドパッケージとする前のリードフレ
ーム13と中継用リードフレーム16とは一体的構成に維持
される。従って、中継用リードフレーム16をチップ11と
チップ12との配線として使用することが可能となる。 そして、このように形成されたリードフレーム13上に
チップ11,12が接続層14を介して接続される。次に、チ
ップ11,12とリードフレーム13とはAu或いはAlから成る
ワイヤ15により各回路間が接続される。又、チップ11と
チップ12間との接続においては、上述のように全ての中
継用リードフレーム16がリードフレーム13と前以って補
強フィルム17により接着され固定され独立した島形状と
なっているので、その一つ一つを利用して上記ワイヤ15
により接続される。この後、モールド樹脂18にてパッケ
ージングされてマルチチップパッケージとなる。 尚、補強フィルム17としてはポリエステル樹脂から成
るフィルムでも可能である。 上述のように、従来のリードフレームを構成するフレ
ームから形成され、補強フィルムで接着されて一体的と
なった中継用リードフレームを利用するので、チップと
チップとを接続するのに中継用基板を必要としない。つ
まり、モノリシックIC製造技術に補強フィルムを加えた
技術の組み合わせのみでマルチチップパッケージ構造が
達成できることになる。 従って、マルチチップパッケージ構造が簡素化され製
造技術的に容易となるので、低コストにてマルチチップ
パッケージを提供できる。
ードフレームより上にてパッケージングしているモール
ド樹脂を除いた状態を示している。又、第２図は第１図
の中央縦断面図である。 11,12は複数のLSIや個別半導体素子等のチップであ
り、チップ11,12はシリコン、ガリウム砒素、インジウ
ムリン等から成る。又、13はリードフレームで、リード
フレーム13は42アロイ或いはCu系合金より成る。そし
て、14はチップ11,12とリードフレームとを接続してい
る導電性接着剤或いは半田より成る接続層である。又、
15はチップ11,12とリードフレーム13とを接続しているA
u或いはAlから成るワイヤである。更に、16は上記リー
ドフレーム13を構成するフレームから形成された中継用
リードフレームであり、中継用リードフレーム16はチッ
プ11とチップ12との間に位置して各々島形状に独立して
いる。そして、17はリードフレーム13と中継用リードフ
レームとを接着固定しているポリイミド樹脂から成る補
強フィルムである。 ここで、中継用リードフレーム16部分の形成について
述べる。 先ず、リードフレーム13がエッチングやプレス型によ
り形成される。この時、中継用リードフレーム16部分も
同時に形成されるが他のリードフレーム13部分と繋がっ
た状態であり島形状に独立はしていない。次に、この状
態の中継用リードフレーム16を含むリードフレーム13に
補強フィルム17を接着した後、リードフレーム13の中継
用リードフレーム16となるべき部分を島形状の独立した
形状となるように切り離す。すると、第１図及び第２図
に示したように、最終的なリードフレーム13及び中継用
リードフレーム16が形成される。従って、中継用リード
フレーム16はリードフレーム13の一部分であると共に他
の周辺のリードフレーム13と電気的に分離した状態を実
現でき、樹脂モールドパッケージとする前のリードフレ
ーム13と中継用リードフレーム16とは一体的構成に維持
される。従って、中継用リードフレーム16をチップ11と
チップ12との配線として使用することが可能となる。 そして、このように形成されたリードフレーム13上に
チップ11,12が接続層14を介して接続される。次に、チ
ップ11,12とリードフレーム13とはAu或いはAlから成る
ワイヤ15により各回路間が接続される。又、チップ11と
チップ12間との接続においては、上述のように全ての中
継用リードフレーム16がリードフレーム13と前以って補
強フィルム17により接着され固定され独立した島形状と
なっているので、その一つ一つを利用して上記ワイヤ15
により接続される。この後、モールド樹脂18にてパッケ
ージングされてマルチチップパッケージとなる。 尚、補強フィルム17としてはポリエステル樹脂から成
るフィルムでも可能である。 上述のように、従来のリードフレームを構成するフレ
ームから形成され、補強フィルムで接着されて一体的と
なった中継用リードフレームを利用するので、チップと
チップとを接続するのに中継用基板を必要としない。つ
まり、モノリシックIC製造技術に補強フィルムを加えた
技術の組み合わせのみでマルチチップパッケージ構造が
達成できることになる。 従って、マルチチップパッケージ構造が簡素化され製
造技術的に容易となるので、低コストにてマルチチップ
パッケージを提供できる。
本発明は、複数のチップを直接搭載したリードフレー
ムと、そのリードフレームを構成するフレームから形成
され、上記チップとワイヤボンディングしてチップ間を
接続するために配設された中継用リードフレームと、そ
の中継用リードフレームを上記リードフレームと接着固
定する樹脂フィルムより成る補強樹脂とを有するマルチ
チップパッケージ構造である。従って、別の中継用基板
を設ける必要が無く、替わりに従来のリードフレームの
一部から成る中継用リードフレームが、そのリードフレ
ームと補強樹脂フィルムにて接着固定され、その中継用
リードフレームを使用してチップ間が接続されるので、
製造工程が簡素化されコストが最小限に抑えられる。
ムと、そのリードフレームを構成するフレームから形成
され、上記チップとワイヤボンディングしてチップ間を
接続するために配設された中継用リードフレームと、そ
の中継用リードフレームを上記リードフレームと接着固
定する樹脂フィルムより成る補強樹脂とを有するマルチ
チップパッケージ構造である。従って、別の中継用基板
を設ける必要が無く、替わりに従来のリードフレームの
一部から成る中継用リードフレームが、そのリードフレ
ームと補強樹脂フィルムにて接着固定され、その中継用
リードフレームを使用してチップ間が接続されるので、
製造工程が簡素化されコストが最小限に抑えられる。
【図面の簡単な説明】 第１図は本発明の具体的な一実施例に係るマルチチップ
パッケージ構造を示した説明図。第２図は同実施例に係
るマルチチップパッケージ構造を示した縦断面図。第３
図は従来のマルチチップパッケージ構造を示した縦断面
図である。 11,12……チップ、13……リードフレーム 14……接続層、15……ワイヤ 16……中継用リードフレーム 17……補強フィルム
パッケージ構造を示した説明図。第２図は同実施例に係
るマルチチップパッケージ構造を示した縦断面図。第３
図は従来のマルチチップパッケージ構造を示した縦断面
図である。 11,12……チップ、13……リードフレーム 14……接続層、15……ワイヤ 16……中継用リードフレーム 17……補強フィルム
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 25/538,25/04
Claims (1)
- 【請求項１】複数のLSIや個別半導体素子等のチップを
リードフレームに実装し、一つの樹脂モールドパッケー
ジとしたマルチチップパッケージ構造において、 前記複数のチップを直接搭載した前記リードフレーム
と、 前記リードフレームを構成するフレームから形成され、
前記チップとワイヤボンディングして該チップ間を接続
するために一つ一つ島形状に独立して配設された中継用
リードフレームと、 前記中継用リードフレームを前記リードフレームと接着
固定する樹脂より成る補強フィルムと を有することを特徴とするマルチチップパッケージ構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11455989A JP2785324B2 (ja) | 1989-05-08 | 1989-05-08 | マルチチップパッケージ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11455989A JP2785324B2 (ja) | 1989-05-08 | 1989-05-08 | マルチチップパッケージ構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02294061A JPH02294061A (ja) | 1990-12-05 |
| JP2785324B2 true JP2785324B2 (ja) | 1998-08-13 |
Family
ID=14640840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11455989A Expired - Lifetime JP2785324B2 (ja) | 1989-05-08 | 1989-05-08 | マルチチップパッケージ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785324B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100470783C (zh) * | 2006-08-15 | 2009-03-18 | 力成科技股份有限公司 | 导线架基底球格阵列封装构造及其晶片载体 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3011510B2 (ja) * | 1990-12-20 | 2000-02-21 | 株式会社東芝 | 相互連結回路基板を有する半導体装置およびその製造方法 |
| US5444600A (en) * | 1992-12-03 | 1995-08-22 | Linear Technology Corporation | Lead frame capacitor and capacitively-coupled isolator circuit using the same |
| US6777785B1 (en) * | 1999-08-25 | 2004-08-17 | Winbond Electronics Corp. | Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip |
| TWI226122B (en) * | 2003-05-08 | 2005-01-01 | Advanced Semiconductor Eng | Multi-chip package with electrical interconnection |
-
1989
- 1989-05-08 JP JP11455989A patent/JP2785324B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100470783C (zh) * | 2006-08-15 | 2009-03-18 | 力成科技股份有限公司 | 导线架基底球格阵列封装构造及其晶片载体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02294061A (ja) | 1990-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5814881A (en) | Stacked integrated chip package and method of making same | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JPH0831560B2 (ja) | 回路パツケージ・アセンブリ | |
| JPS6290953A (ja) | 樹脂封止型半導体装置 | |
| JPH09252014A (ja) | 半導体素子の製造方法 | |
| US6774479B2 (en) | Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device | |
| JP2785324B2 (ja) | マルチチップパッケージ構造 | |
| US5719748A (en) | Semiconductor package with a bridge for chip area connection | |
| JPH0384958A (ja) | マルチチップパッケージの製造方法 | |
| JP3476186B2 (ja) | 半導体装置の製造方法 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JPS62226636A (ja) | プラスチツクチツプキヤリア | |
| JPH05114693A (ja) | 半導体装置 | |
| JP2001007277A (ja) | マルチチップパッケージおよびマルチチップパッケージのアセンブリ方法 | |
| JPH02143449A (ja) | 半導体封止容器 | |
| JPS62219531A (ja) | 半導体集積回路装置 | |
| JPH0547995A (ja) | マルチチツプモジユール | |
| JP3330694B2 (ja) | 半導体装置 | |
| EP0375217B1 (en) | Semiconductor package having an outwardly arced die cavity | |
| KR100337456B1 (ko) | 반도체패키지용 프레임 및 이를 이용한 반도체패키지의 제조 방법 | |
| JPH0750384A (ja) | マルチチップ半導体装置およびその製造方法 | |
| JPH11111910A (ja) | マルチチップマウント半導体装置及びその製造方法 | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH0555452A (ja) | 半導体集積回路装置 | |
| JP2000269376A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |