[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2781247B2 - Method for manufacturing connection substrate with micro-projection electrode - Google Patents

Method for manufacturing connection substrate with micro-projection electrode

Info

Publication number
JP2781247B2
JP2781247B2 JP4594290A JP4594290A JP2781247B2 JP 2781247 B2 JP2781247 B2 JP 2781247B2 JP 4594290 A JP4594290 A JP 4594290A JP 4594290 A JP4594290 A JP 4594290A JP 2781247 B2 JP2781247 B2 JP 2781247B2
Authority
JP
Japan
Prior art keywords
plating
resist
substrate
film
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4594290A
Other languages
Japanese (ja)
Other versions
JPH03250639A (en
Inventor
直也 川口
進 宮部
Original Assignee
旭化成工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭化成工業株式会社 filed Critical 旭化成工業株式会社
Priority to JP4594290A priority Critical patent/JP2781247B2/en
Publication of JPH03250639A publication Critical patent/JPH03250639A/en
Application granted granted Critical
Publication of JP2781247B2 publication Critical patent/JP2781247B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、コネクターとして用いられる、微小突起電
極付接続基板の製造方法に関する。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a connection substrate with minute projection electrodes used as a connector.

このようなコネクターは、LSIチップなどに形成され
たバンプないしは直接その端子と加圧接着などの方法に
より、全端子が同時に接続される。
In such a connector, all terminals are simultaneously connected to bumps formed on an LSI chip or the like or directly to the terminals by pressure bonding or the like.

[従来の技術] 従来のワイヤーボンディングやTAB(テープオートメ
イテッドボンディング)といった接続方法においてはチ
ップの周辺からしか端子が取り出せないのに対し、微小
突起電極付接続基板による接着方式を用いるとチップ全
面から端子を取り出すことが可能であるので、高密度化
に有利であり、近年特に注目されている。
[Prior art] In a conventional connection method such as wire bonding or TAB (tape automated bonding), terminals can be taken out only from the periphery of a chip. Since the terminals can be taken out, it is advantageous for increasing the density and has been receiving particular attention in recent years.

第4図に従来の微小突起電極付接続基板の製造方法の
例を示す。この製造方法は、製造工程(1)ないし
(5)に示すように、銅箔7を貼り付けた絶縁基板4a上
にレジスト2を施した後、エッチングにより配線導体パ
ターン3を形成し、レジストを除去する。その上に、突
起電極6を形成するためのめっき用レジスト2bを施し、
めっき法により突起電極を形成する、というような方法
であった。
FIG. 4 shows an example of a method for manufacturing a conventional connection substrate with minute projection electrodes. In this manufacturing method, as shown in manufacturing steps (1) to (5), after a resist 2 is applied on an insulating substrate 4a to which a copper foil 7 is attached, a wiring conductor pattern 3 is formed by etching, and the resist is formed. Remove. A plating resist 2b for forming the protruding electrode 6 is applied thereon,
In this method, a protruding electrode is formed by plating.

[発明が解決しようとする課題] 上述のような製造方法により作製された微小突起電極
付接続基板は、突起電極形成めっき用のレジストを施す
面が平面となっていないためにレジスト位置精度が低
い、レジスト内にエアー溜りが発生しやすい、という問
題点があった。
[Problems to be Solved by the Invention] The connection substrate with micro-projection electrodes manufactured by the above-described manufacturing method has low resist position accuracy because the surface on which the resist for plating for forming the projection electrodes is not flat. In addition, there is a problem that air accumulation easily occurs in the resist.

本発明の目的は、上述の問題点を解決した微小突起電
極付接続基板の製造方法を提供することにある。
An object of the present invention is to provide a method for manufacturing a connection substrate with minute projection electrodes that solves the above-mentioned problems.

[課題を解決するための手段] このような目的を達成するために、本発明は、担体基
板上に所定の配線導体パターンをめっき法により形成す
る工程と、前記配線導体パターンの上に絶縁層を形成す
る工程と、前記担体基板を除去する工程と、この担体基
板を除去した側にめっき用レジストを施し、めっき法に
より前記配線導体パターン上の所定の箇所に微小突起電
極を形成する工程とを含むことを特徴とする。
[Means for Solving the Problems] In order to achieve such an object, the present invention provides a process for forming a predetermined wiring conductor pattern on a carrier substrate by plating, and an insulating layer on the wiring conductor pattern. Forming a, a step of removing the carrier substrate, a step of applying a plating resist on the side from which the carrier substrate has been removed, and forming a micro-projection electrode at a predetermined location on the wiring conductor pattern by plating. It is characterized by including.

[作 用] 以下、図面に従って本発明を詳述する。[Operation] Hereinafter, the present invention will be described in detail with reference to the drawings.

工程(1)において、1は担体基板であり、アルミニ
ウム,亜鉛,スズ,鉄およびステンレス等の金属薄板を
用いることができる。この金属導板としては、機械的剥
離あるいはエッチングにより除去できるものであれば良
いが、特に配線導体パターンを形成する金属に対して選
択的なエッチングによる除去が可能である金属が好まし
く、その中でも特に低コストで加工性に優れたアルミニ
ウムが好ましい。
In the step (1), reference numeral 1 denotes a carrier substrate, and a thin metal plate such as aluminum, zinc, tin, iron, and stainless steel can be used. The metal conductive plate is not particularly limited as long as it can be removed by mechanical peeling or etching. Particularly, a metal that can be removed by selective etching with respect to the metal forming the wiring conductor pattern is preferable. Aluminum which is low in cost and excellent in workability is preferred.

担体基板1上に、液状レジストあるいはDFR(ドラム
フィルムレジスト)等を用いる写真法あるいはスクリー
ン印刷法によりレジストパターン2を形成する。スクリ
ーン印刷法では、レジストインクのにじみのため微細な
パターンが正確に表われないので、写真法によってレジ
ストパターンを形成することが好ましい。
A resist pattern 2 is formed on a carrier substrate 1 by a photographic method using liquid resist or DFR (drum film resist) or a screen printing method. In the screen printing method, since a fine pattern cannot be accurately represented due to bleeding of the resist ink, it is preferable to form the resist pattern by a photographic method.

次いで担体基板1をカソードとして、電気めっきによ
り銅あるいはニッケル等の金属を、レジスト2で覆われ
ている部分以外の担体基板1の表面に析出させて配線導
体パターン3を形成する。このめっき金属としては銅,
ニッケル,銀および金等を用いることができるが、低コ
ストで導通性に優れた銅が好ましい。配線導体パターン
3を形成後めっき用のレジストパターン2は剥離しても
しなくてもかまわない。
Next, using the carrier substrate 1 as a cathode, a metal such as copper or nickel is deposited on the surface of the carrier substrate 1 other than the portion covered with the resist 2 by electroplating to form a wiring conductor pattern 3. The plating metal is copper,
Nickel, silver, gold and the like can be used, but copper which is low in cost and excellent in conductivity is preferable. After the wiring conductor pattern 3 is formed, the plating resist pattern 2 may or may not be peeled off.

工程(2)および(3)において、配線導体パターン
3を覆うように、ポリイミドフィルム,ポリエーテルイ
ミドフィルム,ポリエーテルエーテルケトンフィルム,
ポリエーテルサルホンフィルムおよびポリエチレンテレ
フタレートフィルム等のような各種フィルムを絶縁基板
4aとして、装着シート5aにより接着するか、接着剤によ
り貼り合わせる。または絶縁体(ソルダーレジストタイ
プのもの)を塗布することによって絶縁層を形成した後
に、エッチングあるいは機械的剥離により担体基板1を
除去する。担体基板1を除去するには、機械的剥離では
基板4aに強い応力がかかるので、エッチングによって除
去することが好ましい。
In steps (2) and (3), a polyimide film, a polyetherimide film, a polyetheretherketone film,
Various films such as polyethersulfone film and polyethylene terephthalate film are used as insulating substrates
As 4a, it is adhered with the mounting sheet 5a or bonded with an adhesive. Alternatively, after forming an insulating layer by applying an insulator (solder resist type), the carrier substrate 1 is removed by etching or mechanical peeling. In order to remove the carrier substrate 1, strong stress is applied to the substrate 4a by mechanical peeling, so that it is preferable to remove the carrier 4 by etching.

次に工程(4)において、絶縁基板4aの反対面側の配
線導体パターン3上に、スクリーン印刷法,写真法ある
いはめっきレジスト用フィルムを接着する等の方法によ
り、突起電極を形成するために必要なめっき用のレジス
トを施す。ここでいうめっきレジスト用フィルムとは、
突起電極6に対応する部分に予め穴あけをした絶縁フィ
ルム4aのことであり、接着シート5bを用いて絶縁フィル
ム4bをレジストパターン2に接着する。
Next, in the step (4), it is necessary to form a projection electrode on the wiring conductor pattern 3 on the opposite side of the insulating substrate 4a by a screen printing method, a photographic method, or a method of bonding a film for plating resist. Apply a plating resist. Here, the film for plating resist is
This is an insulating film 4a in which a portion corresponding to the protruding electrode 6 is pre-drilled, and the insulating film 4b is bonded to the resist pattern 2 using an adhesive sheet 5b.

スクリーン印刷法においては微小な突起電極に対する
位置精度が低く、写真法においてはレジスト表面が平面
でないためやはり突起電極部の位置精度が低い。そこ
で、めっきレジスト用フィルム(絶縁フィルム4b)を接
着してめっきレジストを形成することが好ましい。
In the screen printing method, the positional accuracy with respect to minute projection electrodes is low. In the photographic method, the positional accuracy of the projection electrode portions is also low because the resist surface is not flat. Therefore, it is preferable to form a plating resist by bonding a plating resist film (insulating film 4b).

めっきレジスト用フィルムとしては前述した絶縁基板
4aと同様に、ポリイミドフィルム,ポリエーテルイミド
フィルム,ポリエーテルエーテルケトンフィルム,ポリ
エーテルサルホンフィルムおよびポリエチレンテレフタ
レートフィルム等の各種フィルム類を使用することがで
きるが、ここでは微小突起電極形成めっき用のレジスト
として用いるので、寸法安定性に優れたポリイミドフィ
ルムがより好ましい。
The above-mentioned insulating substrate is used as a plating resist film
Similar to 4a, various films such as a polyimide film, a polyetherimide film, a polyetheretherketone film, a polyethersulfone film, and a polyethylene terephthalate film can be used. Since it is used as a resist, a polyimide film having excellent dimensional stability is more preferable.

絶縁フィルム4bへの穴あけは、ドリルあるいはパンチ
ングによる機械的方法あるいは絶縁層のエッチングによ
る方法を用いることができるが、生産性に優れた数値制
御型のドリルあるいは金型を用いて穴あけする方法がよ
り好ましい。穴あけの際の穴径xは、突起電極間距離を
縮めるためには小さい程好ましく、接着剤のにじみを考
慮すると大きい程有利である。穴径X(μm)は、突起
電極6(工程(5)参照)の直径A(μm)に対して50
≦x≦A+100さらに100≦x≦A+50とすることが好ま
しい。これは配線導体幅が広い、後述する第3図に示し
た実施例の場合にもあてはまる。
Drilling or punching in the insulating film 4b can be performed by a mechanical method by drilling or punching or by etching of the insulating layer.However, a method of drilling with a numerically controlled drill or mold having excellent productivity is more preferable. preferable. The hole diameter x at the time of drilling is preferably smaller in order to reduce the distance between the protruding electrodes, and it is more advantageous in view of the bleeding of the adhesive. The hole diameter X (μm) is 50 times larger than the diameter A (μm) of the bump electrode 6 (see step (5)).
.Ltoreq.x.ltoreq.A + 100, and preferably 100.ltoreq.x.ltoreq.A + 50. This is also the case in the embodiment shown in FIG.

めっきレジスト用フィルムの位置合わせ方法として
は、基準穴と基準ピンとによるピン合わせ方式、あるい
は位置合わせマークを設けての光学的な位置合わせおよ
び仮接着方式等がある。ピン合わせ方式においては基準
穴の破損によって位置ずれを生じる場合があるので、光
学的位置合わせ方式がより好ましい。
Examples of a method of aligning the plating resist film include a pin alignment method using a reference hole and a reference pin, or an optical alignment using a positioning mark and a temporary bonding method. In the pin alignment method, an optical alignment method is more preferable because a position shift may occur due to breakage of the reference hole.

絶縁フィルム4bの接着は通常の加熱加圧プレスによっ
て行われるが、特にめっきレジスト用フィルムを接着す
る際にはプレス圧が高過ぎると接着剤の拡がりにより穴
がふさがってしまう場合があるので、プレスの時の条件
は、温度120〜250℃,圧力0.5〜30kgcm-2であることが
好ましい。
The bonding of the insulating film 4b is performed by a normal heat-pressing press.However, when bonding a plating resist film in particular, if the pressing pressure is too high, the hole may be blocked by the spread of the adhesive, so the pressing is performed. The conditions at this time are preferably a temperature of 120 to 250 ° C. and a pressure of 0.5 to 30 kgcm −2 .

工程5において、突起電極6をめっきにより形成する
際には、基板面積に対するめっき部分の面積が非常に小
さいために、電荷が集中して樹枝状のめっきが成長する
場合があるので、本基板とは別に突起電極密集部分を避
けた形状すなわち、電極密集部分よりもやや大きい窓を
設けた形状のダミー基板を設けてめっきを行うことが好
ましい。
In step 5, when the protruding electrode 6 is formed by plating, the area of the plating portion with respect to the substrate area is very small, so that charges may concentrate and dendritic plating may grow. Separately, it is preferable to perform plating by providing a dummy substrate having a shape avoiding the protruding electrode dense portion, that is, a shape having a window slightly larger than the electrode dense portion.

このダミーの基板の突起電極群に対する面積比は100
倍以上が好ましく、さらには500倍以上が好ましい。突
起電極6を形成するめっき金属としては、配線導体パタ
ーン3を形成する金属と同様に、銅,ニッケル,銀およ
び金等を用いることができるが、低コストで導通性に優
れた銅が好ましく、その中でも特に横方向に対する縦方
向へのめっきの成長速度が速く突起電極間距離を小さく
することができる硫酸銅めっきあるいはピロリン酸銅め
っきが好ましい。
The area ratio of this dummy substrate to the bump electrode group is 100
It is preferably at least 500 times, more preferably at least 500 times. Copper, nickel, silver, gold and the like can be used as the plating metal for forming the protruding electrode 6, similarly to the metal for forming the wiring conductor pattern 3, but copper having low conductivity and excellent conductivity is preferable. Among them, particularly preferred is copper sulfate plating or copper pyrophosphate plating in which the growth rate of plating in the vertical direction with respect to the horizontal direction is high and the distance between the protruding electrodes can be reduced.

めっきを通常の連続通電により行うと平滑な表面を得
ることが難しいので、断続的パルスによりめっきをより
行う。一般的な酸銅めっきを例に取ると、パルス電流の
ピークの電流密度iP=1〜6Ad-2,パルスの周期T=10〜
100msec,パルス電流が流れる時間的割合(Duty Cycle)
を20〜80%、より好ましくはiP=2〜4Adm-2,T=20〜50
msecおよびDuty Cycle=50〜70%の断続的パルスめっき
でめっきを行うことが好ましい。
Since it is difficult to obtain a smooth surface if plating is performed by ordinary continuous energization, plating is performed with intermittent pulses. Taking general acid copper plating as an example, the peak current density i P = 1 to 6 Ad −2 of the pulse current, and the pulse period T = 10 to
100 msec, time ratio of pulse current flow (Duty Cycle)
From 20 to 80%, more preferably i P = 2 to 4 Adm −2 , T = 20 to 50
It is preferable to perform plating by intermittent pulse plating of msec and Duty Cycle = 50 to 70%.

接続抵抗を減らすために、突起電極6の表面には無電
解めっき等により金めっきを施すことが好ましい。
In order to reduce the connection resistance, it is preferable to apply gold plating to the surface of the bump electrode 6 by electroless plating or the like.

第2図は本発明の他の実施例の製造工程を示す図であ
る。第2図において第1図と同様の箇所には同一の符号
を付す。まず、工程(1)において、第1図の工程
(1)において作製されたものを2枚、配線導体パター
ン3側を対向させ接着剤を用いて貼り合わせる。工程
(2)においては、第1図に示した工程(2)ないし
(5)と同様にして基板4を両側に突起電極6を形成す
る。
FIG. 2 is a view showing a manufacturing process of another embodiment of the present invention. In FIG. 2, the same parts as those in FIG. 1 are denoted by the same reference numerals. First, in the step (1), two sheets produced in the step (1) in FIG. 1 are bonded together with an adhesive with the wiring conductor pattern 3 side facing each other. In step (2), the protruding electrodes 6 are formed on both sides of the substrate 4 in the same manner as in steps (2) to (5) shown in FIG.

第3図も本発明の他の実施例を示すが、この接続基板
は突起電極6が絶縁フィルム4bの表面の一部を覆ってい
るところが、第1図および第2図に示した接続基板とは
異なる。第3図に示す接続基板を2枚、第2図に示す工
程と同様にして貼り合せてもよい。
FIG. 3 also shows another embodiment of the present invention. In this connection board, the protruding electrode 6 covers a part of the surface of the insulating film 4b, but is different from the connection board shown in FIG. 1 and FIG. Is different. Two connection substrates shown in FIG. 3 may be bonded in the same manner as in the process shown in FIG.

[実施例] 以下、第1図に示す製造工程に従って作製した微小突
起付接続基板について説明するが、本発明はこれに限定
されるものではない。この製造工程によって作製され
た、第1図(5)に示す構造をもつ微小突起付接続基板
と同様に第2図(2)および第3図に示す接続基板、お
よび第3図に示す接続基板を2枚貼り合わせた構造をも
つ微小突起付接続基板を作製することができる。また、
レジスト等のような薬品あるいはめっきの条件等は前述
したすべてが有効であることはいうまでもない。
Example Hereinafter, a connection substrate with fine projections manufactured according to the manufacturing process shown in FIG. 1 will be described, but the present invention is not limited thereto. The connection substrate shown in FIGS. 2 (2) and 3 and the connection substrate shown in FIG. 3 as well as the connection substrate with micro-projections having the structure shown in FIG. 1 (5) manufactured by this manufacturing process. Can be manufactured. Also,
It goes without saying that all of the above are effective for the chemicals such as the resist and the plating conditions.

まず、工程(1)において、厚さ80μmのアルミニウ
ム製の担体基板1上に液状ネガレジスト(コダック社
製:KMR747)を塗布し、プリベークを行った後にフォト
マスクを通して露光を行い、続いて現像およびリンスを
行い、最後にポストベークを行い、厚さ4μmのレジス
トパターン2を形成した。なお、坦体基板1の厚さは10
〜200μmであればよい。レジストパターン2の厚さは1
0μm以下とする。
First, in step (1), a liquid negative resist (KMR747: manufactured by Kodak Co.) is applied onto an aluminum carrier substrate 1 having a thickness of 80 μm, prebaked, and then exposed through a photomask. Rinsing was performed, and finally post-baking was performed to form a resist pattern 2 having a thickness of 4 μm. The thickness of the carrier substrate 1 is 10
It should just be -200 micrometers. The thickness of resist pattern 2 is 1
0 μm or less.

次いで、アルミニウム担体基板1をカソードとして、
ピロリン酸銅めっき浴中で、55℃,2.7Adm-2の定電流電
解により配線導体パターン3を形成した後、レジスト剥
離液(ナガセ産業社製:N−530)を用いてレジストの剥
離を行った。
Next, using the aluminum carrier substrate 1 as a cathode,
After forming the wiring conductor pattern 3 by constant current electrolysis at 55 ° C. and 2.7 Adm −2 in a copper pyrophosphate plating bath, the resist is stripped using a resist stripper (N-530, manufactured by Nagase & Co., Ltd.). Was.

工程(2)および(3)において、配線導体パターン
3上に、厚さ50μm,接着剤層50μmのポリイミドフィル
ム(デュポン社製パイララックス)を温度180℃、圧力3
kgcm-2で1時間の加熱加圧プレスを行うことにより接着
した後に、7%塩酸中でアルミニウム担体基板1をエッ
チングにより除去した。
In steps (2) and (3), a polyimide film (Pilalux, manufactured by DuPont) having a thickness of 50 μm and an adhesive layer of 50 μm was placed on the wiring conductor pattern 3 at a temperature of 180 ° C. and a pressure of 3 μm.
After bonding by heating and pressing at kgcm -2 for 1 hour, the aluminum carrier substrate 1 was removed by etching in 7% hydrochloric acid.

工程(4)において、厚さ25μm,接着剤層25μmのポ
リイミドフィルム(デュポン社製パイララックス)の突
起電極6に対応する部分に、数値制御のドリラーにより
直径250μmの穴をあけ、光学的方法により位置合わせ
を行い、温度180℃、圧力1kgcm-2で1時間の加熱加圧プ
レスを行い、穴あきポリイミドフィルムを配線導体パタ
ーン上に接着した。
In step (4), a hole having a diameter of 250 μm is formed by a numerically controlled driller in a portion corresponding to the protruding electrode 6 of a polyimide film (Pilalux manufactured by DuPont) having a thickness of 25 μm and an adhesive layer of 25 μm. Alignment was performed, and a heat and pressure press was performed for 1 hour at a temperature of 180 ° C. and a pressure of 1 kgcm −2 to bond a perforated polyimide film onto the wiring conductor pattern.

(5)以上のように準備した基板の被めっき部の密集
した以外の部分を、本基板とは別のめっきダミー用銅板
で覆い、本基板と通電するようにした上で突起電極形成
めっきを行った。
(5) A portion of the substrate prepared as described above other than the dense portion to be plated is covered with a plating dummy copper plate different from the present substrate, and the plate is formed so as to be electrically connected to the present substrate. went.

ダミー用銅板の突起電極群に対する面積比は800倍と
し、加熱加圧プレス時に配線導体パターン表面に強固な
酸化皮膜を生じるので、突起電極形成めっき前処理液と
して40%硝酸を用い、平滑な突起電極表面を得るために
めっき用光沢剤としてCP−2(ハーショウ村田社製)1.
5cc-1を添加し、ip=2.5Adm-2,T=30msec,Duty Cycle
=66%の断続的パルスめっきにより突起電極6を形成し
た。
The area ratio of the dummy copper plate to the protruding electrode group was 800 times, and a strong oxide film was formed on the surface of the wiring conductor pattern at the time of pressing under heat and pressure. CP-2 (Harshaw Murata) as a brightener for plating to obtain an electrode surface 1.
Add 5cc - 1 and ip = 2.5Adm- 2 , T = 30msec, Duty Cycle
= Protruding electrode 6 was formed by intermittent pulse plating of 66%.

最後に、無電解金めっき液中で突起電極表面に厚さ約
1μmの金の薄層を形成した。
Finally, a thin layer of gold having a thickness of about 1 μm was formed on the surface of the bump electrode in an electroless gold plating solution.

このようにして得られた突起電極は高さが30μm,直径
が200μmの真円状であり、その表面の粗さ(表面の凸
凹の山と谷の距離)は1μm以下であった。
The protruding electrode thus obtained was a perfect circle having a height of 30 μm and a diameter of 200 μm, and the surface roughness (distance between the peaks and valleys of the surface irregularities) was 1 μm or less.

[発明の効果] 以上説明したように、本発明によれば、配線導体パタ
ーンの担体基板側に突起電極をめっき法によって形成す
るようにしたので、突起電極形成めっきレジストを施す
表面が平滑であるためにレジスト位置精度が±5μm以
下と高く、また突起電極形成めっき開始面が平滑である
ため突起電極表面の粗さが1μm以内の極めて平滑な表
面を得ることができ、さらに、突起電極の高さを希望に
応じて自由に変化させることができるという効果があ
る。
[Effects of the Invention] As described above, according to the present invention, the projecting electrodes are formed on the carrier substrate side of the wiring conductor pattern by the plating method, so that the surface on which the projecting electrode forming plating resist is applied is smooth. Therefore, the resist position accuracy is as high as ± 5 μm or less, and since the plating starting surface for forming the bump electrode is smooth, an extremely smooth surface having a bump electrode surface roughness of 1 μm or less can be obtained. There is an effect that the degree can be freely changed as desired.

そこで、本発明によれば、接続電極ピッチを小さくす
るために直径が200μm以下で、充分な接続信頼性が得
られ、高さが自由に変えられ、表面粗さが1μm以下の
微小突起電極を有する微小突起電極付接続基板を製造す
ることができるという効果がある。
Therefore, according to the present invention, in order to reduce the connection electrode pitch, a diameter of 200 μm or less, sufficient connection reliability can be obtained, the height can be freely changed, and a fine projection electrode with a surface roughness of 1 μm or less can be used. There is an effect that a connection substrate with minute projection electrodes can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明実施例の製造工程の説明図、 第2図および第3図は本発明の他の実施例を示す図、 第4図は従来の微小突起電極付接続基板の製造方法を示
す図である。 1……担体基板、 2……レジストパターン、 3……配線導体パターン、 4a……絶縁基板、 4b……絶縁フィルム、 5a,5b……接着シート、 6……突起電極。
1 is an explanatory view of a manufacturing process of an embodiment of the present invention, FIGS. 2 and 3 are views showing another embodiment of the present invention, and FIG. 4 is a diagram showing a conventional method of manufacturing a connection substrate with minute projection electrodes. FIG. DESCRIPTION OF SYMBOLS 1 ... Carrier board, 2 ... Resist pattern, 3 ... Wiring conductor pattern, 4a ... Insulating substrate, 4b ... Insulating film, 5a, 5b ... Adhesive sheet, 6 ... Protruding electrode.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 311 H05K 3/24──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/60 311 H05K 3/24

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】担体基板上に所定の配線導体パターンをめ
っき法により形成する工程と、前記配線導体パターンの
上に絶縁層を形成する工程と、前記担体基板を除去する
工程と、この担体基板を除去した側にめっき用レジスト
を施し、めっき法により前記配線導体パターン上の所定
の箇所に微小突起電極を形成する工程とを含むことを特
徴とする微小突起電極付接続基板の製造方法。
1. A step of forming a predetermined wiring conductor pattern on a carrier substrate by plating, a step of forming an insulating layer on the wiring conductor pattern, a step of removing the carrier substrate, and a step of removing the carrier substrate. Applying a plating resist on the side from which the fine protrusion electrodes have been removed, and forming fine protrusion electrodes at predetermined positions on the wiring conductor pattern by a plating method.
JP4594290A 1990-02-28 1990-02-28 Method for manufacturing connection substrate with micro-projection electrode Expired - Lifetime JP2781247B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4594290A JP2781247B2 (en) 1990-02-28 1990-02-28 Method for manufacturing connection substrate with micro-projection electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4594290A JP2781247B2 (en) 1990-02-28 1990-02-28 Method for manufacturing connection substrate with micro-projection electrode

Publications (2)

Publication Number Publication Date
JPH03250639A JPH03250639A (en) 1991-11-08
JP2781247B2 true JP2781247B2 (en) 1998-07-30

Family

ID=12733333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4594290A Expired - Lifetime JP2781247B2 (en) 1990-02-28 1990-02-28 Method for manufacturing connection substrate with micro-projection electrode

Country Status (1)

Country Link
JP (1) JP2781247B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399210B1 (en) * 1994-11-15 2003-09-26 폼팩터, 인크. Probe card assembly
JP4706690B2 (en) * 2007-11-05 2011-06-22 パナソニック電工株式会社 Circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
JPH03250639A (en) 1991-11-08

Similar Documents

Publication Publication Date Title
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
JP2002009196A (en) Manufacturing method of semiconductor device
JPS5826828B2 (en) Manufacturing method of tape carrier
KR850001363B1 (en) Method for manufacturing a fine patterned thick film conductor structure
JPH0642503B2 (en) High density integrated circuit support and manufacturing method thereof
JP2781247B2 (en) Method for manufacturing connection substrate with micro-projection electrode
JP3075484B2 (en) Manufacturing method of printed wiring board
US5223321A (en) Tape-automated bonding of integrated circuits
JP3555502B2 (en) Method of manufacturing TAB tape carrier for COF
JP2000513152A (en) Method of forming a metal conductor track pattern on an electrically insulating support
JP3661343B2 (en) Semiconductor device substrate and method of manufacturing the same
JPH0888305A (en) Manufacture of lead frame
EP0070691B1 (en) Tape for tape-automated-bonding of integrated circuits and method of producing the tape
JP2784569B2 (en) Plating circuit body, plating circuit laminate, printed circuit body, and methods of manufacturing the same
JP2921557B2 (en) Electronic component mounting board and method of manufacturing the same
JP2705263B2 (en) Method for manufacturing TAB tape carrier
JP3656590B2 (en) Manufacturing method of tape carrier for semiconductor device
JPH0443418B2 (en)
JPH11345840A (en) Film carrier tape for mounting electronic parts
JP2004072027A (en) Method of manufacturing wiring board with bump electrode
JPH0828404B2 (en) TAB tape carrier and method of manufacturing the same
JPH11261225A (en) Manufacture of multilayered wiring board
JPH1168271A (en) High purity copper wiring board
CN114883292A (en) IC carrier plate for chip packaging, preparation method thereof and chip packaging structure
JPH031832B2 (en)

Legal Events

Date Code Title Description
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080515

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100515

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20100515