JP2764579B2 - 高速追従形ｐｌｌ装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、高速追従形PLL装置に関するものである。 ［従来の技術］ 第２図は、従来のPLL装置の一例を示す図で、第２図
において、71は入力端子で、入力端子71に供給された入
力信号は位相比較器72の一方の入力端子に供給される。 位相比較器72の他方の入力端子には、後述する分周器
75からの信号が供給されており、位相比較器72は一方の
入力端子に入力された信号の位相と他方の入力端子に入
力された信号の位相とを位相比較して、両信号間の位相
差に対応した位相誤差信号をローパスフィルタ（以下、
LPFと記す）73に出力する。LPF73で高域成分が除去され
た位相誤差信号は電圧制御発振器（以下、VCOと記す）7
4に制御信号として供給される。VCO74は位相誤差信号に
対応した周波数の信号を分周器75及び出力端子76へ出力
する。分周器75はVCO74から出力される信号を分周し
て、この分周した信号を上述したように位相位相比較器
72に供給する。 ［発明が解決しようとする問題点］ しかし、従来のPLL装置は、ジッタ等の時間軸変動の
大きい信号、すなわち周波数変動は少ないにもかかわら
ず、位相変動の大きい信号に対しては、位相同期（ロッ
ク）が困難であった。その理由の一つとしては、たとえ
周波数は同一であったとしても、位相同期をとるために
は、一度周波数をずらすことにより相対的な位相を近づ
け、さらに再度周波数を一致させるという作業を行わな
ければならないからである。 本発明は、上記問題点を解決することを目的とするも
のである。 ［問題点を解決するための手段］ 本発明の第１発明は、制御信号により発振周波数が制
御さてかつ必要とする補正出力信号の周波数のｍ倍（ｍ
は２以上の整数）の発振周波数の信号を出力する電圧制
御発振器と；この電圧制御発振器の出力信号を基準信号
として受け、受けた基準信号の位相をずらせることによ
り２以上の位相の異なる副基準信号をつくる遅延回路
と、トリガ入力端子からトリガ信号を受け、該トリガ信
号を受けた時からこれらの副基準信号をｍ分の１に分周
し始める分周器と、この分周後の信号の論理出力を取出
す論理回路とで構成した同期信号選択回路と；この同期
信号選択回路の出力信号を分周する第２の分周器と；こ
の第２の分周器の出力信号を第１入力端子に受けると共
に第２入力端子に外部入力信号を受け、この第２の分周
器の出力信号と外部入力信号との位相差を検出して両信
号の位相差に対応する位相誤差信号を出力する位相比較
器と；この位相比較器より供給される位相誤差信号の高
域成分を除去して前記電圧制御発振器の制御信号として
出力する低域ろ波器とからなる高速追従形PLL装置であ
る。 第２発明は、制御信号により発振周波数が制御されか
つ必要とする補正出力信号の周波数のｍ倍（ｍは１以上
の整数）の発振周波数の信号を出力する電圧制御発振器
と；この電圧制御発振器の出力信号を基準信号として受
け、受けた基準信号の位相をずらせることにより２以上
の位相の異なる副基準信号をつくる遅延回路と、トリガ
入力端子からトリガ信号を受け、該トリガ信号を受けた
時からこれらの副基準信号を2m分の１に分周し始める分
周器と、この分周後の各信号の反転信号の論理和又は論
理積を出力する第１の論理回路と、分周後の各信号の非
反転信号の論理和又は論理積を出力する第２の論理回路
と、該第１及び第２の論理回路の論理和出力を受ける論
理積回路又は第１及び第２の論理回路の論理積出力を受
ける論理和回路とで構成した同期信号選択回路と；この
同期信号選択回路の出力信号を分周する第２の分周器
と；この第２の分周器の出力信号を第１入力端子に受け
ると共に第２入力端子に外部入力信号を受け、この第２
の分周器の出力信号と外部入力信号との位相差を検出し
て両信号の位相差に対応する位相誤差信号を出力する位
相比較器と；この位相比較器より供給される位相誤差信
号の高域成分を除去して前記電圧制御発振器の制御信号
として出力する低域ろ波器とからなる高速追従形PLL装
置。 ［実施例］ 以下、図示の実施例について本発明を説明する。 第１図に示す高速追従形PLL装置の回路は、入力端子
１に加えられる入力信号S1に対し、周波数と位相の精度
を高く保ちながら、しかし周波数を大幅に変えることな
く、最短の引込み時間で、入力信号S1に対し周波数及び
位相が一定関係にある出力信号を得るように構成されて
いる。 具体的には、第１図に示すように、高速追従形PLL装
置は、電圧制御発振器（VCO）６と、同期信号選択回路
７と、移相器８と、分周器９と、位相比較器２と、フロ
ーティング回路3Aを前置したアナログスイッチ3Bと、電
圧保持回路としての機能を兼ねるローパスフィルタ（LP
F）４、５と、タイミング抽出回路10とを有し、必要と
する補正出力信号S15を出力端子15に得る構成である。 VCO6は、アナログスイッチ3Bからの制御信号S34をLPF
4を通して高域成分を除去した後の信号S4を受け、この
信号S4により発振周波数が制御され、かつ、必要とする
補正出力信号S15の周波数ｆのｍ倍（ｍは２以上の整
数）の発振周波数mfの信号S6を、同期信号選択回路７に
与える回路である。 同期信号選択回路７は、このVCO6の出力信号S6を受け
る一方、トリガ入力端子12からトリガ信号S12に同期し
て、信号S6（周波数mf）のｍ分の１の周波数の信号S7
（周波数ｆ）を出力する回路である。尚、トリガ信号S1
2は、タイミング抽出回路10により、入力信号S1から抽
出される。 同期信号選択回路７からの出力信号S7は補正出力端子
15に現れるが、実際にこの同期信号選択回路７から取出
される信号S7は、外部条件の如何により本来あるべき位
相から若干ずれたものとなる。移相器８は、このずれを
補償するためのもので、出力信号S7の位相が入力信号S1
に対する本来あるべき一定の位相関係からずれた場合に
は、これを正しい位相関係に戻す働きをする。従って、
移相器８は、移相精度をあまり要求としない場合にはこ
れを省くことができる。 いずれにせよ同期信号選択回路７からの出力信号S7
は、移相器８を通って、補正出力信号S15として正しい
位相関係で出力端子15に現れる。 分周器９は、トリガ信号S12に同期して、補正出力信
号S15の分周を開始し、その分周後の信号は、位相比較
器２に入力される。分周器９は、主として、補正出力信
号S15の周波数ｆに対し入力信号S1の周波数が（1/n）ｆ
と両者が異なって位相比較ができない場合に備えたもの
である。従って、周波数が同一であれば、分周器９は１
対１の分周比とすることができるものである。ここでは
周波数が異なっていることを前提として説明する。 次に、位相比較器２は、分周器９の出力と入力信号S1
との位相を比較し、位相差を検出して両信号の位相差に
対応する位相誤差信号S2を出力する。 フローティング回路3Aは、入力信号S1若しくは分周器
９からの信号S9が消失した場合に、フローティング回路
3Aと接続されたアナログスイッチ3Bの入力端子をフロー
ティングし、結果的にLPF4、５の入力端子をフローティ
ング状態にする役目をする。このことは、LPF4、５がCR
回路で構成されている場合、その構成要素であるコンデ
ンサにより入力値が保持されることを意味する。この意
味において、LPF4、５は電圧保持回路としての機能を兼
ねる。 アナログスイッチ3Bは、フローティング回路3Aを介し
て位相比較器２からの位相誤差信号S2を受け、この位相
誤差信号S2を二者択一的にLPF4、５の一方に供給する選
択機能を有する。この切換えの順序は、位相誤差信号S2
を、まず位相補正のためのLPF5側に供給し、次に周波数
補正のためのLPF4側に供給するようにする。位相補正の
LPF5側への供給を周波数補正のLPF4側への供給よりも優
先させるのは、周波数変動が多くないのにも拘らず、位
相変動が起る場合が多いからである。例えば、フロッピ
ーディスク等のディスク装置或いはビデオテープレコー
ダ等には、モータが使用されており、内部での信号系は
水晶等の発振器を使用しているために、周波数が一定で
あるにもかかわらず、モータのワウフラッター（回転の
ふらつき）により、どうしても位相変動が大きくなって
しまう。先に周波数を変えてから位相を引込む方法もあ
るが、この方法では、せっかく周波数が合致しているに
も関わらず、わざわざ周波数を変えることになり、引込
み時間が長くなる。しかし、上記の方法では、位相を先
に一致させるので、周波数が一致していれば、それだけ
で引込み完了となり、引込み時間が大幅に短縮される。 上記フローティング回路3Aが非フローティング状態に
ある場合には、LPF4、５は、入力信号に応じた出力信号
を出力する。尚、LPF4、５は、フローティング回路3Aが
フローティング状態に切換った場合には、その直前に生
じていた出力値を保持する。 LPF4は、アナログスイッチ3Bの出力信号S34から高域
成分を除去してVCO6へ供給し、VCO6はこのLPF4で得られ
た直流成分の大きさにより発振周波数が制御された信号
S6を出力する。またLPF5は、アナログスイッチ3Bからの
出力信号S35から高域成分を除去して移相器８へ供給す
る働きをする。位相器８は、このLPF5から得られた直流
成分の大きさに応じて、同期信号選択回路７から供給さ
れる信号S7の位相量を、入力信号S1と一定の関係に保つ
よう制御して、補正出力端子15に出力する。 タイミング抽出回路10は、初期信号入力端子11からの
初期信号S11を受けた後、入力信号S1から３種のタイミ
ング信号S12,S13,S14を作成する。 第５図は、入力信号S1として、カラーテレビジョンの
カラーバースト及び搬送色信号（VS）からバースト分離
増幅回路（図示せず）により抽出したカラーバースト信
号（BS）を取扱ったものであり、搬送色信号を復調する
ため必要な基準副搬送波（SBS）を作り出す色同期回路
として機能させた例である。勿論、第１図の回路は、こ
れ以外に、例えばカラー映像信号の書込み用クロック信
号発生回路や、逆にカラー映像信号の読出し用クロック
信号発生回路や、バースト信号用の周波数カウンタや、
フロッピーディスク等の所謂ディスク装置での読出し用
又は書込み用のクロック信号発生回路や、ディスク装置
での同期信号検出回路あるいは、デコード回路等、また
は周波数ホッピング通信方式（周波数を一定時間だけ保
持し、順次その周波数を変化させることにより、必要な
情報を送る通信の１つの方式）での同期信号検出回路ま
たは同期信号発生回路、あるいは直列データ伝送方式に
おける同期信号検出回路、解読用同期信号発生回路等に
も適用できるものである。しかし、ここでは説明の便宜
上、色同期回路を中心として説明する。 第５図に示すように、色同期回路の場合、タイミング
抽出回路10の初期信号入力端子11からの初期信号S11
は、バースト抜取りパルス（BT）である。そして、タイ
ミング抽出回路10の第１のタイミング信号S12は、バー
スト抜取りパルス（BT）が入力されてからカラーバース
ト信号BSが一定時間ないし一定繰返数だけ検出されたな
らば出力がＬレベルとなり、Ｌレベルに落てからバース
ト抜取りパルス（BT）が入力されると再びＨレベルとな
るリセット信号（Ｋ）である。第２のタイミング信号S1
3は、リセット信号Ｋの状態が変化した時から、バース
ト信号BSが一定時間ないし一定繰返数だけ検出されるま
での間出力されるアナログセレクト信号（AS）である。
第３のタイミング信号S14は、アナログセレクト信号（A
S）の状態が変化した時から、バースト信号BSが一定時
間ないし一定繰返数だけ検出されるまでの間出力される
フローティングセレクト信号（FS）である。 次に、この色同期回路の場合について第１図の回路の
動作を、第５図を参照しながら説明する。この第５図
は、２度目のバースト信号S1が来てからの動作を示した
ものである。 ２度目のバースト信号S1がまだ到来しない間は、タイ
ンミング抽出回路10の第２のタイミング信号S13（AS）
はＬレベルであり、その結果フローティング回路3Aがフ
ローティング状態にある。また、タイミング抽出回路10
の第３のタイミング信号S14もＬレベルに在り、その結
果アナログスイッチ3BがLPF4側に切換っている。タイミ
ング抽出回路10の第１のタイミング信号S12については
Ｌレベルとなっており、この結果同期信号選択回路７の
禁止が解除されており、出力端子15には補正出力信号S1
5が生じている。 まず、２度目のバースト信号S1に先立ちバースト抜取
パルスBTが到来する（時刻t10）。これによりタイミン
グ抽出回路10の第１のタイミング信号S12がＨレベルに
変化し、同期信号選択回路７が禁止され、その出力が停
止する。 次いで、今問題としている２度目のバースト信号S1が
到来する（第５図のＰ点）。従って位相比較器２は、同
期信号選択回路７の禁止が解除されて、分周器９の出力
信号S9が入力されるのを待機する状態となる。タイミン
グ抽出回路10は、バースト信号S1をＰ点からカウントし
一定値になったとき、この実施例では３カウントした時
点（時刻t11）で、第１のタイミング信号S12をＬレベル
に、第２のタイミング信号S13及び第３のタイミング信
号S14をＨレベルにする。第１のタイミング信号S12（Ｌ
レベル）により、同期信号選択回路７の禁止が解除され
ると共に、分周器９が分周機能を開始する。この結果、
位相比較器２は、分周器９の出力信号S9と２度目のバー
スト信号S1との位相比較を開始する。また、第２のタイ
ミング信号S13（Ｈレベル）によりフローティング回路3
Aが非フローティング状態に切換り、第３のタイミング
信号S14によりアナログスイッチ3BがLPF5側に切換る。
従って、位相比較器２の出力は、フローティング回路3
A、アナログスイッチ3Bを通ってLPF5に供給され、高域
成分を除去されて移相器８に位相補正信号として加わ
る。位相器８は、この位相補正信号を受けて、同期信号
選択回路７の出力信号を、分周器９の出力信号S9と２度
目のバースト信号S1との位相誤差が少なくする方向に、
移相させる。但し、ここでは分周器９の出力信号S9と２
度目のバースト信号S1との位相誤差は、ゼロ又は90度も
しくは180度等の一定の関係が保たれれば、それで誤差
がないと考える。 本来、同期信号選択回路７の出力、S1との位相関係が
本来は位相誤差がゼロであるはずであるが、回路素子に
固有の遅延時間があるので、出力信号に遅れを生じ、第
５図にtpで示す如く位相のずれが生ずる。移相器８は、
これらの位相の誤差を、時刻t11より第２のバースト信
号BSが更に一定カウント数（第５図では３カウント）だ
けカウントされる間（時刻t11より時刻t12）に、位相誤
差を小さくする。勿論、これ以外にも、電源電圧変動、
環境温度変化等による位相変動が原因となって位相誤差
を生ずるが、長期的に見た場合には、このような位相誤
差についても、結果的には修正されることとなる。第５
図では、時刻t12で位相誤差がゼロとなるように示して
あるが、実際には、必ずしもt12で位相誤差がなくなる
とは限らない。 タイミング抽出回路10は、バースト信号S1をＰ点から
カウントし一定値になったとき、この実施例では５カウ
ントした時点（時刻t12）で、第３のタイミング信号S14
をＬレベルにする。第３のタイミング信号S14によりア
ナログスイッチ3BがLPF4側に切換る。従って、位相比較
器２の出力は、フローティング回路3A、アナログスイッ
チ3Bを通ってLPF4に供給され、高域成分を除去されてVC
O6に周波数補正信号S4として加わる。VCO6は、この周波
数補正信号S4を受けて、同期信号選択回路７の出力信号
を、分周器９の出力信号S9と２度目のバースト信号S1と
の周波数誤差が少なくする方向に、その出力周波数を変
化させる。 ところで、アナログスイッチ3BがLPF4側に切換り、LP
F5は切離されるが、それまでのアナログスイッチ3Bが切
換る直前の補正量は、LPF5の構成要素であるコンデンサ
に記憶保持されている。従って、時刻t12以降において
も位相補正は、引続き行われる。 タイミング抽出回路10は、バースト信号S1をＰ点から
カウントし一定値になったとき、この実施例では８カウ
ントした時点（時刻t13）で、第２のタイミング信号S13
をＬレベルにする。第２のタイミング信号S13によりフ
ローティング回路3Aがフローティング状態に切換る。従
って、位相比較器２の出力は、フローティング回路3Aに
より切離され、アナログスイッチ3Bには供給されない。
この結果、フローティング状態に切換る直前の補正量
は、LPF4の構成要素であるコンデンサに記憶保持されて
いる。従って、時刻t13以降においても周波数の補正
は、引続き行われる。 上述した位相と周波数の補正は、第３度目以降の各バ
ースト信号の到来する度に、繰返し行なわれる。この過
程において、周波数が一定で位相変動が生じ、その結果
位相及び周波数が一定関係に保たれなくなった場合に
も、先に周波数を変えることなく、位相を一定関係に保
つことのみによって、全体としての位相引込みが瞬時に
完了できる。従って、周波数変動が多くないのにも関わ
らず位相変動が起る場合、例えば、フロッピーディスク
等のディスク装置或いはビデオテープレコーダ等の情報
信号系に適用すれば、モータ駆動源のワウフラッタが相
当大きくても、これを回路的に瞬時に補正することがで
きる。 上記実施例では、フローティング回路3Aをタインミン
グ信号S13で切換えたが、分周器９の出力信号S9又は入
力信号S1によって、フローティング回路3Aを切換えるこ
ともできる。また、入力端子11を省略し、入力信号S1か
ら必要なタイミング信号を得ることもできる。 尚、上記実施例に別回路を追加し、例えば、フロッピ
ーディスク装置等でのシンクロ信号の検出回路、シンク
ロ信号得発生回路並びに、デコード回路にも応用可能で
ある。更には周波数ホッピング通信方式における同期信
号発生回路、同方式におけるデコード回路等にも応用で
きる。これらフロッピーディスク装置や周波数ホッピン
グ通信方式等に応用する場合には、第１図の回路を例え
ば次のように修正して適用することができる。 即ち、上記実施例では、位相比較器２の入力は、フロ
ーティング回路3Aのみに接続されているが、位相比較器
２の出力をフローティング回路3Aだけでなく新たに設け
たアイソレーションアンプ（図示ぜず）にも接続し、こ
のアイソレーションアンプの出力を上記とは別のローパ
スフィルタ（図示せず）に接続し、以って、ローパスフ
ィルタの出力がある程度以上の電圧レベルとなった時に
は、周波数又は位相の同期がずれたものとして、電圧比
較器により信号を出力するように構成するのである。 これにより、入力信号S1として入ってる同期信号（情
報信号としては、一般的にはシンクロ信号と呼ばれる）
の状態が変化したことを検出し、この変化点を捉えてタ
イミング信号抽出回路10の差動を決定し、誤った同期信
号が到来していることを検出するようにした回路として
も使用することが出来る。 次に、上記同期信号選択回路７の構成について説明す
る。 まず、第１の実施形態として、必要とする出力信号の
繰返し周波数のｍ倍（ｍは２以上の整数）の基準信号を
受け、受けた基準信号の位相をずらせることによりｎ個
（ｎは２以上の整数）の位相の異なる副基準信号をつく
り、トリガを受けた時からこれらの副基準信号をｍ分の
１（即ち1/p＝1/m）に分周し始め、分周後の信号の論理
和を出力として取出す同期信号選択回路について説明す
る。 第３図はｍ＝ｐ＝２、ｎ＝３の場合の具体的回路を示
す。即ち、入力端子23に加わる繰返し周波数2fの基準信
号S0を用い、その位相を1/3づつ順次遅らせて３つの副
基準信号ＳA、ＳB、ＳCを作り、それらを1/2に分周する
ように構成した回路例である。遅延装置30は２つの遅延
回路DL1、DL2を従続接続して構成してあり、選択回路40
の分周回路41は、それぞれプリセット可能なフリップフ
ロップFF1、FF2、FF3から成る1/2の分周器43、44、45に
より、また論理和回路42は、これらのフリップフロップ
FF1、FF2、FF3の出力を３入力とするORゲート46で構
成してある。第４図の１）〜８）はこの第３図の回路の
各部の動作を示す。 出力信号Ｓとして希望する繰返し周波数ｆを2MHzとし
たとき、繰返し周波数2f（4MHz）の基準信号S0は、遅延
装置30からそのままの形で副基準信号ＳAとしてFF1のク
ロック入力CKに入力され、他方では、遅延回路DL1、DL2
を通して順次位相がずらされた後、副基準信号ＳB,SCと
して、それぞれ分周器44、45に入力される。副基準信号
ＳA、ＳB、ＳCは、互いに１周期の1/3づつ位相がずれて
いる（第４図の２）〜４））。今、トリガ信号Ｇが端子
24に入力され、従ってインバータ47よりその反転信号
がフリップフロップFF1、FF2、FF3のプリセット入力PR
に印加されると、各フリップフロップがプリセットさ
れ、トリガ信号Ｇの立下り（第４図に示す反転信号で
は立上り）の時点より、各フリップフロップが分周動作
可能となる（第４図のａ点）。即ち、FF1、FF2、FF3の
出力は、クロック入力端子CKに入力される副基準信号
ＳA、ＳB、ＳCの立下り時点の到来毎に反転し、1/2の分
周を開始する（第４図の５）〜７））。ORゲート46は、
これらFF1、FF2、FF3の出力、即ち1/2分周後の信号
（2MHz）の論理和をつくり、端子25に出力信号Ｓとして
出力する（第４図の８））。 この出力信号Ｓの繰返し周期Ｔは、第４図の２）〜
８）から明らかなように、副基準信号の周期ＴA、ＴB、
ＴC（即ち基準信号S0の周期）の２倍であり、従って、
出力信号Ｓとして希望する繰返し周波数ｆ（2MHz）のも
のが得られることになる。一方、ジッタについては、基
準信号S0の１周期の1/3づつ遅らせた副基準信号ＳA、Ｓ
B、ＳCを使用しているので、ジッタも、単に繰返し周波
数f0を２倍にした１つの信号を使用する場合に較べ1/3
に減少する。しかも、出力信号Ｓの最初の立上りは、３
つの副基準信号ＳA、ＳB、ＳCのうち、トリガ信号の
立上り時点との時間的関係が最も早い、副基準信号ＳA
を基準にして得られる。 第６図はｍ＝ｐ＝２、ｎ＝３の場合の具体的回路で、
選択回路40の論理積回路51として構成したANDゲート52
を用いている。従って、第６図の回路の各部の動作は、
第７図の１）〜７）及び９）となる。 次に、第２の実施形態として、必要とする出力信号の
繰返し周波数のｍ倍（ｍは１以上の整数）の基準信号を
受け、かつ基準信号源としては電圧制御発振器を用い受
けた基準信号得の位相をずらせることによりｎ個（ｎは
２以上の整数）の位相の異なる副基準信号をつくり、ト
リガを受けた時からこれらの副基準信号を2m分の１（即
ち1/p＝1/2m）に分周し始め、分周後の各信号の反転信
号の論理和及び非反転信号の論理和を出力させ、両論理
和の信号の論理積を出力として取出す同期信号選択回路
について説明する。この回路は、既に明らかなように、
ｐが偶数の場合に成り立つ。 第８図は、ｍ＝１、ｎ＝３、ｐ＝２の場合の具体的回
路例を示す。この第８図の回路は、1/2分周器43、44、4
5を構成しているフリップフロップFF1、FF2、FF3のＱ出
力をORゲート46により理論和をとるばかりでなく、出
力も別のORゲート48により論理和をとり、両ORゲート4
6、48の出力をANDゲート49を通して端子25に出力させる
ように構成したものである。 第９図の１）〜13）は、この第８図の回路の各部の動
作を示す。第９図の９）〜11）は、分周器43、44、45を
構成しているFF1、FF2、FF3の出力であり、既に述べ
たＱ出力の反転波形となる。又、第９図の12）はORゲー
ト48の出力波形を示し、第９図の13）はANDゲート49の
出力波形を示す。 第９図の１）〜４）と13）との関係から明らかなよう
に、このANDゲート49より得られる出力信号Ｓの周期Ｔ
は、副基準信号の周期ＴA、ＴB、ＴC（即ち基準信号S0
の周期）と同じである。従って基準信号S0には、出力信
号Ｓの繰返し周波数ｆと同じ繰返し周波数のものを使用
すればよい。例えば、出力信号Ｓとして希望する繰返し
周波数ｆを2MHzとしたとき、基準信号S0として2MHzのも
のを使用すればよい。このことは、第８図の回路では、
第３図及び第６図の形態より、低い繰返し周波数の基準
信号S0を用いることができることを意味する。にも拘ら
ず、ジッタ（第９図ではtj）が副基準信号の数ｎに対応
して1/3に減少する効果があることは勿論、出力信号Ｓ
の最初の立上りは、３つの副基準信号ＳA、ＳB、ＳCの
うち、トリガ信号の立上り時点（第９図ではａ点）と
の時間的関係が最も早い、副基準信号ＳAを基準にして
得られる。 第10図は、ｍ＝１、ｎ＝３、ｐ＝２の場合の具体的回
路例を示す。この第10図の回路は、1/2分周器43、44、4
5を構成しているフリップフロップFF1、FF2、FF3のＱ出
力をANDゲート52により論理積をとるばかりでなく、
出力も別のANDゲート53により論理積をとり、両ANDゲー
ト52、53の出力をORゲート54を通して端子25に出力させ
るように構成したものである。 第11図の１）〜13）は、この第10図の回路の各部の動
作を示す。第11図の９）〜11）は、分周器43、44、45を
構成しているFF1、FF2、FF3の出力であり、既に述べ
たＱ出力の反転波形となる。また、第11図の12）はAND
ゲート53の出力波形を、第11図の13）はORゲート54の出
力波形を示す。 第11図の１）〜４）と13）との関係から明らかなよう
に、このORゲート54より得られる出力信号Ｓの周期Ｔ
は、副基準信号の周期ＴA、ＴB、ＴC（即ち基準信号S0
の周期）と同じである。従って、基準信号S0を出力信号
Ｓの繰返し周波数ｆと同じ繰返し周波数に設定すればよ
い。例えば、出力信号Ｓとして希望する繰返し周波数ｆ
を2MHzとしたとき、基準信号S0として2MHzのものを使用
すればよい。このことは、第10図の回路では、第３図及
び第６図の形態より、低い繰返し周波数の基準信号S0を
用いることができることを意味する。にも拘らず、ジッ
タ（第11図ではtj）が副基準信号の数ｎに対応して1/3
に減少する効果があることは勿論、出力信号Ｓの最初の
立下りは、３つの副基準信号ＳA、ＳB、ＳCのうち、ト
リガ信号の立上り時点（第11図ではａ点）との時間的
関係が最も早い、副基準信号ＳAを基準にして得られ
る。 尚、上記の同期信号選択回路７にあっては、フリップ
フロップFF1、FF2、FF3の代りに、プリセット可能な分
周器を使用し、これに所望の値をプセットしておくこと
により、トリガ信号からの位相位置を90度、180度、270
度のように、設定することが可能となる。 ［発明の効果］ 位相を先に一致させるので、周波数が一致していれ
ば、それだけで引込みが完了となり、引込み時間が大幅
に短縮される。

【図面の簡単な説明】 第１図は本発明の高速追従形PLL装置の実施例を示す
図、第２図は従来のPLL装置を示す図、第３図は同期信
号選択回路の具定例を示す図、第４図は第３図の同期信
号選択回路の各部の動作を示す図、第５図は第１図の高
速追従形PLL装置の動作を示す図、第６図は同期信号選
択回路の他の具定例を示す図、第７図は第６図の同期信
号選択回路の各部の動作を示す図、第８図は同期信号選
択回路の更に他の具定例を示す図、第９図は第８図の同
期信号選択回路の各部の動作を示す図、第10図は同期信
号選択回路の更に別の具定例を示す図、第11図は第10図
の同期信号選択回路の各部の動作を示す図である。

Claims (1)

1. (57)【特許請求の範囲】 １．制御信号により発振周波数が制御されかつ必要とす
   る補正出力信号の周波数のｍ倍（ｍは２以上の整数）の
   発振周波数の信号を出力する電圧制御発振器と、 この電圧制御発振器の出力信号を基準信号として受け、
   受けた基準信号の位相をずらせることにより２以上の位
   相の異なる副基準信号をつくる遅延回路と、トリガ入力
   端子からトリガ信号を受け、該トリガ信号を受けた時か
   らこれらの副基準信号をｍ分の１に分周し始める分周器
   と、この分周後の信号の論理和又は論理積を取出す論理
   回路とで構成した同期信号選択回路と、 この同期信号選択回路の出力信号を分周する第２の分周
   器と、 この第２の分周器の出力信号を第１入力端子に受けると
   共に第２入力端子に外部入力信号を受け、この第２の分
   周器の出力信号と外部入力信号との位相差を検出して両
   信号の位相差に対応する位相誤差信号を出力する位相比
   較器と、 この位相比較器より供給される位相誤差信号の高域成分
   を除去して前記電圧制御発振器の制御信号として出力す
   る低域ろ波器とからなる高速追従形PLL装置。 ２．制御信号により発振周波数が制御されかつ必要とす
   る補正出力信号の周波数のｍ倍（ｍは１以上の整数）の
   発振周波数の信号を出力する電圧制御発振器と、 この電圧制御発振器の出力信号を基準信号として受け、
   受けた基準信号の位相をずらせることにより２以上の位
   相の異なる副基準信号をつくる遅延回路と、トリガ入力
   端子からトリガ信号を受け、該トリガ信号を受けた時か
   らこれらの副基準信号を2m分の１に分周し始める分周器
   と、この分周後の各信号の反転信号の論理和又は論理積
   を出力する第１の論理回路と、分周後の各信号の非反転
   信号の論理和又は論理積を出力する第２の論理回路と、
   該第１及び第２の論理回路の論理和出力を受ける論理積
   回路又は第１及び第２の論理回路の論理積出力を受ける
   論理和回路とで構成した同期信号選択回路と、 この同期信号選択回路の出力信号を分周する第２の分周
   器と、 この第２の分周器の出力信号を第１入力端子に受けると
   共に第２入力端子に外部入力信号を受け、この第２の分
   周器の出力信号と外部入力信号との位相差を検出して両
   信号の位相差に対応する位相誤差信号を出力する位相比
   較器と、 この位相比較器より供給される位相誤差信号の高域成分
   を除去して前記電圧制御発振器の制御信号として出力す
   る低域ろ波器とからなる高速追従形PLL装置。