JP2752654B2 - スクランブル化符号のデータ伝送方式 - Google Patents
スクランブル化符号のデータ伝送方式Info
- Publication number
- JP2752654B2 JP2752654B2 JP63244449A JP24444988A JP2752654B2 JP 2752654 B2 JP2752654 B2 JP 2752654B2 JP 63244449 A JP63244449 A JP 63244449A JP 24444988 A JP24444988 A JP 24444988A JP 2752654 B2 JP2752654 B2 JP 2752654B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- bit
- signal
- continuous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は自己タイミング方式のディジタルデータ伝送
方式に関し，特にスクランブラを用いて同符号連続抑圧
を行うデータ伝送方式に関する。
方式に関し，特にスクランブラを用いて同符号連続抑圧
を行うデータ伝送方式に関する。
従来，送信データをスクランブル化して，これによっ
て伝送路上のデータの同符号連続抑圧を行っているデー
タ伝送においては，同符号連続の抑圧はスクランブラに
入力されるデータ自身の統計的なパタンに完全に依存し
ている。
て伝送路上のデータの同符号連続抑圧を行っているデー
タ伝送においては，同符号連続の抑圧はスクランブラに
入力されるデータ自身の統計的なパタンに完全に依存し
ている。
上述したように自己同期型スクランブルにより，伝送
データの同符号連続抑圧を行っているデータ伝送方式で
は，送信開始時，又は送信中にスクランブラ内レジスタ
のデータと，スクランブラの入力される送信データとが
全て同一の符号である場合には，スクランブル動作後に
おいて同符号連続が発生することになるので，スクラン
ブラを使用しているにもかかわらず，伝送路上に出力さ
れる送信符号列において，同符号連続を抑圧できずその
結果，スクランブラによる送信符号列のランダム化がさ
れないという問題点がある。
データの同符号連続抑圧を行っているデータ伝送方式で
は，送信開始時，又は送信中にスクランブラ内レジスタ
のデータと，スクランブラの入力される送信データとが
全て同一の符号である場合には，スクランブル動作後に
おいて同符号連続が発生することになるので，スクラン
ブラを使用しているにもかかわらず，伝送路上に出力さ
れる送信符号列において，同符号連続を抑圧できずその
結果，スクランブラによる送信符号列のランダム化がさ
れないという問題点がある。
本発明の目的は常に同符号連続抑圧を行うことのでき
るデータ伝送方式を提供することにある。
るデータ伝送方式を提供することにある。
本発明の自己同期型スクランブラを用いたデータ伝送
方式では，データ送信側において，データスクランブラ
と，スクランブル後の送信符号の連続２ビットの符号連
続を監視する監視部と，監視部において同符号連続検出
がｎ（ｎは２以上の整数）を連続すると送信クロックの
1/2ビットのシフトクロックをｎまでカウントしてカウ
ント出力を行うｎカウンタと，このカウント出力に対応
して出力されるデータ反転制御信号によってスクランブ
ル後の符号を強制的に符号変換するデータ反転部とを有
することを特徴としている。
方式では，データ送信側において，データスクランブラ
と，スクランブル後の送信符号の連続２ビットの符号連
続を監視する監視部と，監視部において同符号連続検出
がｎ（ｎは２以上の整数）を連続すると送信クロックの
1/2ビットのシフトクロックをｎまでカウントしてカウ
ント出力を行うｎカウンタと，このカウント出力に対応
して出力されるデータ反転制御信号によってスクランブ
ル後の符号を強制的に符号変換するデータ反転部とを有
することを特徴としている。
次に，本発明について図面を参照して説明する。
第１図を参照して，データ送信部１は，送信データ入
力をスクランブル化するスクランブラ２と，スクランブ
ル化符号を入力し，連続する２ビットの符号連続を検出
する連続２ビットデータ符号監視部３と，インバータ10
による送信クロック８の1/2ビットシフトクロックをｎ
（２以上の整数）までカウントするｎカウンタ４と,nカ
ウンタ４の出力により送信データ出力を強制的に，連続
した同符号と逆の符号に反転するデータ反転部５を備え
ている。
力をスクランブル化するスクランブラ２と，スクランブ
ル化符号を入力し，連続する２ビットの符号連続を検出
する連続２ビットデータ符号監視部３と，インバータ10
による送信クロック８の1/2ビットシフトクロックをｎ
（２以上の整数）までカウントするｎカウンタ４と,nカ
ウンタ４の出力により送信データ出力を強制的に，連続
した同符号と逆の符号に反転するデータ反転部５を備え
ている。
データの送信開始により，送信データ入力７は，スク
ランブラ２へ入力され，スクランブル化データに変換さ
れる。このスクランブルデータは連続２ビットデータ符
号監視部３へ入力され，この監視部３は原データと１ビ
ットシフトした連続２ビットのデータが異符号であった
時にはｎカウンタ４をリセットし，カウント動作を停止
させる。
ランブラ２へ入力され，スクランブル化データに変換さ
れる。このスクランブルデータは連続２ビットデータ符
号監視部３へ入力され，この監視部３は原データと１ビ
ットシフトした連続２ビットのデータが異符号であった
時にはｎカウンタ４をリセットし，カウント動作を停止
させる。
ｎカウンタ４は第ｎビット目と，第ｎ＋１ビット目が
同一であった時にｎカウントマップの出力を行う。第２
図は本例の動作説明を補足するため、各部における送信
データ及び、カウンタ動作符号等を示す。第２図の信号
（ａ）は、送信すべき原データであり、スクランブル２
を構成するシフトレジスタ23へ入力される。第２図の信
号（ｂ）は、信号（ａ）を１ビットシフトさせた信号で
あり、第３図の信号13にあたる。同符号連続監視部３
が、カウンタ４に対するカウンタリセット信号を、信号
（ａ）及び信号（ｂ）のEX−ORにより生成する。すなわ
ち、隣接する２ビットが異符号である場合、カウンタ４
に対するリセット信号が生成され、同符号である場合、
非リセット信号が生成される。このリセット信号の実現
には、EX−ORを用いる方法等が考えられる。第３図に第
１図の３に相当する同符号連続監視部の簡単な例を示
す。第２図の信号（ｄ）は、このリセット信号12の様子
を示している。第２図の信号（ｃ）は同符号連続数のカ
ウントに用いるクロックであり、スクランブルを駆動す
るクロックに対し1/2位相が異なっている。ここでの位
相差は、データ数のカウントを行うために想定したもの
であり、位相の設定がなくともデータカウントが確実に
行える構成であれば、インバータ10が不要である構成も
考えられる。本例ではインバータ10の出力がクロック信
号（ｃ）に該当する。
同一であった時にｎカウントマップの出力を行う。第２
図は本例の動作説明を補足するため、各部における送信
データ及び、カウンタ動作符号等を示す。第２図の信号
（ａ）は、送信すべき原データであり、スクランブル２
を構成するシフトレジスタ23へ入力される。第２図の信
号（ｂ）は、信号（ａ）を１ビットシフトさせた信号で
あり、第３図の信号13にあたる。同符号連続監視部３
が、カウンタ４に対するカウンタリセット信号を、信号
（ａ）及び信号（ｂ）のEX−ORにより生成する。すなわ
ち、隣接する２ビットが異符号である場合、カウンタ４
に対するリセット信号が生成され、同符号である場合、
非リセット信号が生成される。このリセット信号の実現
には、EX−ORを用いる方法等が考えられる。第３図に第
１図の３に相当する同符号連続監視部の簡単な例を示
す。第２図の信号（ｄ）は、このリセット信号12の様子
を示している。第２図の信号（ｃ）は同符号連続数のカ
ウントに用いるクロックであり、スクランブルを駆動す
るクロックに対し1/2位相が異なっている。ここでの位
相差は、データ数のカウントを行うために想定したもの
であり、位相の設定がなくともデータカウントが確実に
行える構成であれば、インバータ10が不要である構成も
考えられる。本例ではインバータ10の出力がクロック信
号（ｃ）に該当する。
カウンタ４は同符号連続監視部３が出力するリセット
信号が非リセット状態であるときに、クロック信号
（ｃ）によるカウント動作を行う。この様子を示すの
が、信号（ｅ）である。本実施例ではｎ＝５の同符号連
続発生時にｎ＋１＝６ビット目の反転を行うことを目的
として、カウンタ４はｎ−１＝４をカウントアップ値と
する。すなわち、同符号連続は連続した第２ビット目の
出現により、同符号が２連続したブロックが１発生した
と認識するため、結果的に５ビット連続時は同符号２連
続のブロックが４連続発生したことと同値である。した
がって本実例のカウンタ４は、同符号連続数ｎカウント
とて、同符号２連続のブロック数ｎ−１をカウントして
いる。これは、第２図の信号（ａ）および（ｂ）の同一
時刻タイムスロットにおいて、データが同符号であるタ
イムスロット数とカウント（ｅ）が一致することから明
らかである。カウンタ４の構成としては、カウントアッ
プ後もそのままカウントを継続しても、カウントアップ
値でホールドしたままカウント停止しても、どちらの構
成でも実現可能である。
信号が非リセット状態であるときに、クロック信号
（ｃ）によるカウント動作を行う。この様子を示すの
が、信号（ｅ）である。本実施例ではｎ＝５の同符号連
続発生時にｎ＋１＝６ビット目の反転を行うことを目的
として、カウンタ４はｎ−１＝４をカウントアップ値と
する。すなわち、同符号連続は連続した第２ビット目の
出現により、同符号が２連続したブロックが１発生した
と認識するため、結果的に５ビット連続時は同符号２連
続のブロックが４連続発生したことと同値である。した
がって本実例のカウンタ４は、同符号連続数ｎカウント
とて、同符号２連続のブロック数ｎ−１をカウントして
いる。これは、第２図の信号（ａ）および（ｂ）の同一
時刻タイムスロットにおいて、データが同符号であるタ
イムスロット数とカウント（ｅ）が一致することから明
らかである。カウンタ４の構成としては、カウントアッ
プ後もそのままカウントを継続しても、カウントアップ
値でホールドしたままカウント停止しても、どちらの構
成でも実現可能である。
カウント値４の状態で、カウンタ４に次のクロック
（ｃ）が入力すると、カウンタ４は即座に反転制御信号
11を出力する。信号（ｆ）がデータ反転制御信号11を示
す。データ信号（ａ）が０から１に反転したため、同符
号連続監視部３が、カウンタ４に対しリセット信号
（ｄ）を出力する。信号（ｅ）において、カウント値４
とカウント値０の間に示されるブランク部分は、反転制
御信号（ｆ）の発生からデータ信号（ａ）が変化するま
での遅延により、リセット信号（ｄ）の生成も遅延し、
結果的にカウンタ値が０に戻るまでに生じる遅延を示し
ている。カウンタ４はリセット入力により、カウント値
のゼロリセットを即座に行うが、データ反転制御信号
（ｆ）は、立ち上がった後、次のクロック信号（ｃ）の
立ち下がり以降まで保持する必要がある。本実施例で
は、信号（ｆ）の立ち上がりで即座に信号（ｆ）の保持
を開始し、保持している信号（ｆ）の後端を、次のクロ
ック信号（ｃ）の立ち上がりでリタイミングすること
で、前記必要な制御時間を維持する構成を想定してい
る。クロック信号（ｃ）を用い、データ値が０から１へ
反転している信号（ａ）をフリップフロップ６でリタイ
ミングすることにより、最終的には信号（ｇ）を示す出
力を得る。
（ｃ）が入力すると、カウンタ４は即座に反転制御信号
11を出力する。信号（ｆ）がデータ反転制御信号11を示
す。データ信号（ａ）が０から１に反転したため、同符
号連続監視部３が、カウンタ４に対しリセット信号
（ｄ）を出力する。信号（ｅ）において、カウント値４
とカウント値０の間に示されるブランク部分は、反転制
御信号（ｆ）の発生からデータ信号（ａ）が変化するま
での遅延により、リセット信号（ｄ）の生成も遅延し、
結果的にカウンタ値が０に戻るまでに生じる遅延を示し
ている。カウンタ４はリセット入力により、カウント値
のゼロリセットを即座に行うが、データ反転制御信号
（ｆ）は、立ち上がった後、次のクロック信号（ｃ）の
立ち下がり以降まで保持する必要がある。本実施例で
は、信号（ｆ）の立ち上がりで即座に信号（ｆ）の保持
を開始し、保持している信号（ｆ）の後端を、次のクロ
ック信号（ｃ）の立ち上がりでリタイミングすること
で、前記必要な制御時間を維持する構成を想定してい
る。クロック信号（ｃ）を用い、データ値が０から１へ
反転している信号（ａ）をフリップフロップ６でリタイ
ミングすることにより、最終的には信号（ｇ）を示す出
力を得る。
同符号連続の制御値ｎ＝５として、第１図による動作
例を示す。本実施例では、信号（ａ）として符号「１」
に続き少なくとも６ビットの符号「０」が連続する送信
データ列を想定する。許容する同符号連続数は５であ
り、スクランブラ出力にあたる信号（ａ）において符号
「０」の５連続がカウンタ４によりカウントされ、カウ
ンタ４がカウントアップする。カウントアップのリタイ
ミングにより、データ反転制御信号11がデータ反転部５
に送信される。さらにデータ反転制御信号11により、デ
ータ反転部５においてシフトレジスタ23への入力信号は
即座に反転される（信号（ｆ））。したがって本例では
符号「１」へ変換される。同符号連続監視部３は直接デ
ータ反転部の出力を用いた符号監視を行っているため、
この反転制御により、即座にリセット信号を発生し、カ
ウンタ４に対しリセット信号線12を経由しリセットを行
う。したがってカウンタ４のカウント値は０に戻るが、
データ反転制御信号はリタイミングを行っているため反
転のまま１ビット長保持される。フリップフロップ６は
反転が発生した信号（ａ）に対し、正相のクロックでリ
タイミングを行い、信号（ｇ）に示される出力を得る。
例を示す。本実施例では、信号（ａ）として符号「１」
に続き少なくとも６ビットの符号「０」が連続する送信
データ列を想定する。許容する同符号連続数は５であ
り、スクランブラ出力にあたる信号（ａ）において符号
「０」の５連続がカウンタ４によりカウントされ、カウ
ンタ４がカウントアップする。カウントアップのリタイ
ミングにより、データ反転制御信号11がデータ反転部５
に送信される。さらにデータ反転制御信号11により、デ
ータ反転部５においてシフトレジスタ23への入力信号は
即座に反転される（信号（ｆ））。したがって本例では
符号「１」へ変換される。同符号連続監視部３は直接デ
ータ反転部の出力を用いた符号監視を行っているため、
この反転制御により、即座にリセット信号を発生し、カ
ウンタ４に対しリセット信号線12を経由しリセットを行
う。したがってカウンタ４のカウント値は０に戻るが、
データ反転制御信号はリタイミングを行っているため反
転のまま１ビット長保持される。フリップフロップ６は
反転が発生した信号（ａ）に対し、正相のクロックでリ
タイミングを行い、信号（ｇ）に示される出力を得る。
６ビット目が１であった場合、一度カウンタ４はカウ
ントアップをするが、６ビット６目の符号「１」のデー
タにより、同符号監視部３がカウンタ４に対しリセット
信号を送信する。このリセット信号により、カウントア
ップ状態をリタイミングする以前に、カウント値がリセ
ットされるため、データ反転制御信号がデータ反転部に
送信されず、データの反転が発生しない。したがって、
第６ビット目は５連続した送信データに対し必ず逆値と
なる。
ントアップをするが、６ビット６目の符号「１」のデー
タにより、同符号監視部３がカウンタ４に対しリセット
信号を送信する。このリセット信号により、カウントア
ップ状態をリタイミングする以前に、カウント値がリセ
ットされるため、データ反転制御信号がデータ反転部に
送信されず、データの反転が発生しない。したがって、
第６ビット目は５連続した送信データに対し必ず逆値と
なる。
以上説明したように本発明では連続２ビット符号監視
部において同符号連続検出がｎ連続した際送信クロック
の1/2ビットシフトクロックがｎまでカウントされて、
カウントアップすると、スクランブル後の符号を強制的
に符号変換するようにしたから，同符号連続の抑圧がで
き，その結果，常にスクランブラによる送信符号列のラ
ンダムを行うことができる。
部において同符号連続検出がｎ連続した際送信クロック
の1/2ビットシフトクロックがｎまでカウントされて、
カウントアップすると、スクランブル後の符号を強制的
に符号変換するようにしたから，同符号連続の抑圧がで
き，その結果，常にスクランブラによる送信符号列のラ
ンダムを行うことができる。
第１図は本発明の一実施例の構成を示すブロック図，第
２図は本発明の動作を説明するための信号図である。第
３図は同符号監視部の構成例を示す図である。 １……データ送信部,2……スクランブラ,3……連続２ビ
ットデータ符号監視,4……カウンタ,5……データ反転
部,6……フリップフロップ,7……送信データ入力,8……
送信クロック,9……送信データ出力,10……インバー
タ。13……１ビットシフトしたスクランブラ入力デー
タ。11……データ反転制御信号、12……リセット信号、
21、22、……排他的論理和回路（EX−OR）、23……ｍ段
シフトレジスタ。
２図は本発明の動作を説明するための信号図である。第
３図は同符号監視部の構成例を示す図である。 １……データ送信部,2……スクランブラ,3……連続２ビ
ットデータ符号監視,4……カウンタ,5……データ反転
部,6……フリップフロップ,7……送信データ入力,8……
送信クロック,9……送信データ出力,10……インバー
タ。13……１ビットシフトしたスクランブラ入力デー
タ。11……データ反転制御信号、12……リセット信号、
21、22、……排他的論理和回路（EX−OR）、23……ｍ段
シフトレジスタ。
Claims (1)
- 【請求項１】スクランブラを備え、該スクランブラを用
いて同符号連続抑圧を行う自己タイミング方式のデータ
伝送方式において、スクランブル化された送信データの
連続する２ビットの同符号連続を監視し、同符号連続時
に非リセット信号及び異符号連続時にリセット信号を出
力する連続２ビット符号監視部と、連続２ビット符号監
視部の非リセット信号送出中にカウント動作を行い、同
符号連続発生数ｎ−１（ｎは２以上の整数）までカウン
トし、カウントアップ値ｎ−１の保持またはカウント継
続が可能であり、同符号連続ｎ＋１ビット目の検出によ
り連続した符号を逆値へ反転させる反転制御信号を出力
するカウンタと、この反転制御信号が入力しｎ＋１ビッ
ト目のデータを強制的に逆の符号へ反転させるデータ反
転部とを有することを特徴とするスクランブル化符号の
データ伝送方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63244449A JP2752654B2 (ja) | 1988-09-30 | 1988-09-30 | スクランブル化符号のデータ伝送方式 |
| US07/785,204 US5179592A (en) | 1988-09-30 | 1991-11-01 | Data scrambler and descrambler capable of preventing continuous bit zeros or ones |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63244449A JP2752654B2 (ja) | 1988-09-30 | 1988-09-30 | スクランブル化符号のデータ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0294841A JPH0294841A (ja) | 1990-04-05 |
| JP2752654B2 true JP2752654B2 (ja) | 1998-05-18 |
Family
ID=17118819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63244449A Expired - Lifetime JP2752654B2 (ja) | 1988-09-30 | 1988-09-30 | スクランブル化符号のデータ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752654B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924009A (en) * | 1987-06-03 | 1990-05-08 | Bowling Green State University | Xanthene dye complexes |
| JP2008110843A (ja) * | 2006-10-31 | 2008-05-15 | Kyocera Mita Corp | 画像形成装置 |
| JP2010095388A (ja) * | 2010-02-01 | 2010-04-30 | Canon Inc | 画像読み取り装置および画像形成装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60102015A (ja) * | 1983-11-09 | 1985-06-06 | Nec Corp | 擬似ランダム符号発生装置 |
| JPS60126939A (ja) * | 1984-11-12 | 1985-07-06 | Hitachi Denshi Ltd | スクランブル回路 |
-
1988
- 1988-09-30 JP JP63244449A patent/JP2752654B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0294841A (ja) | 1990-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5163092A (en) | Parallel scrambler used in sonet data transmission | |
| US5127023A (en) | Retiming decoder/encoder | |
| US5179592A (en) | Data scrambler and descrambler capable of preventing continuous bit zeros or ones | |
| US5185799A (en) | Parallel scrambler used in SONET data transmission | |
| US4740998A (en) | Clock recovery circuit and method | |
| JP2752654B2 (ja) | スクランブル化符号のデータ伝送方式 | |
| US4503472A (en) | Bipolar time modulated encoder/decoder system | |
| US4680765A (en) | Autosync circuit for error correcting block decoders | |
| US4888791A (en) | Clock decoder and data bit transition detector for fiber optic work station | |
| US5636248A (en) | Method and system for regenerating amplitude and timing characteristics of an analog signal | |
| GB2355376A (en) | Transmitter and synchronous receiver for CIMT encoded data | |
| US5510786A (en) | CMI encoder circuit | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| JPH0129444B2 (ja) | ||
| JP2776524B2 (ja) | スクランブル化符号のデータ伝送方式 | |
| JPS63290035A (ja) | スクランブルドバイナリ型伝送装置 | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| KR940004997Y1 (ko) | 디지틀 데이터 신호의 에러검출 장치 | |
| JPS60235549A (ja) | ｎＢ１Ｃ符号信号のＣビツト同期方式 | |
| JPS63312754A (ja) | エラ−発生回路 | |
| KR910006000B1 (ko) | 고속 데이타-클럭동기프로세서 | |
| JPH07245630A (ja) | 高速データ伝送方式 | |
| JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
| RU1793553C (ru) | Устройство передачи и приема команд согласовани скоростей | |
| JPS619051A (ja) | スクランブル方式 |