JP2747911B2 - 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 - Google Patents
静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置Info
- Publication number
- JP2747911B2 JP2747911B2 JP63199888A JP19988888A JP2747911B2 JP 2747911 B2 JP2747911 B2 JP 2747911B2 JP 63199888 A JP63199888 A JP 63199888A JP 19988888 A JP19988888 A JP 19988888A JP 2747911 B2 JP2747911 B2 JP 2747911B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- switching
- switching element
- extinguishing
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は自己消弧素子の駆動回路に係り、特に素子に
過大な電流が流れた時に安全に遮断するに好適な駆動方
法に関する。
過大な電流が流れた時に安全に遮断するに好適な駆動方
法に関する。
電源装置の小形化や低騒音化のニーズにより、高速ス
イツチング動作が可能な静電誘導形自己消弧素子（MOS
−FETやIGBT等）が用いられ始めている。これらの素
子、例えばIGBTを例にすると第５図に示すようにゲート
電圧とコレクタ電圧によつて、流れるコレクタ電流が決
定される。
イツチング動作が可能な静電誘導形自己消弧素子（MOS
−FETやIGBT等）が用いられ始めている。これらの素
子、例えばIGBTを例にすると第５図に示すようにゲート
電圧とコレクタ電圧によつて、流れるコレクタ電流が決
定される。
この様な素子をインバータ等の主スイツチに便用して
高速で動作させようとすると、次の様な問題が生じてく
る。
高速で動作させようとすると、次の様な問題が生じてく
る。
インバータ等の電源装置ではアーム短絡や負荷短絡が
生じると、電源電圧がオン動作中の素子に印加される。
その結果、例えば第５図に示すような関係により、過大
な短絡電流が流れる。IGBTの場合は、特開昭61−185064
号公報に記載のように、コレクタ電流が過大になりすぎ
るとゲート電圧による制御が出来ないというラツチアツ
プ現象による素子破壊もあるが、むしろ過大な電流を高
速で遮断するために、遮断時の回路インダクタンスのエ
ネルギによる跳ね上り電圧が大きく、それが素子の耐圧
を越えて破壊する場合が多く見られる。
生じると、電源電圧がオン動作中の素子に印加される。
その結果、例えば第５図に示すような関係により、過大
な短絡電流が流れる。IGBTの場合は、特開昭61−185064
号公報に記載のように、コレクタ電流が過大になりすぎ
るとゲート電圧による制御が出来ないというラツチアツ
プ現象による素子破壊もあるが、むしろ過大な電流を高
速で遮断するために、遮断時の回路インダクタンスのエ
ネルギによる跳ね上り電圧が大きく、それが素子の耐圧
を越えて破壊する場合が多く見られる。
このため静電誘導形の自己消弧素子ではゲート電圧を
制御する提案がなされている（特開昭61−147736号公
報，特開昭61−185064号公報，特開昭62−277063号公
報，米国特許第4,581,540号，米国特許第4,721,869
号）。これらは過大になつた電流を減流して遮断するも
のであり、通電期間中に過電流を検出し減流して遮断で
きる範囲においては好適な方法である。
制御する提案がなされている（特開昭61−147736号公
報，特開昭61−185064号公報，特開昭62−277063号公
報，米国特許第4,581,540号，米国特許第4,721,869
号）。これらは過大になつた電流を減流して遮断するも
のであり、通電期間中に過電流を検出し減流して遮断で
きる範囲においては好適な方法である。
しかしながら、高速のスイツチング動作を行うインバ
ータ装置等では、これらの素子の通電期間が狭いため、
過電流を検出しても減流中に通電期間が終了し、結局過
大な電流を遮断して素子が破壊するという問題がある。
ータ装置等では、これらの素子の通電期間が狭いため、
過電流を検出しても減流中に通電期間が終了し、結局過
大な電流を遮断して素子が破壊するという問題がある。
この問題は、過電流を検出しそれを制御側に転送して
通電期間を広げることで解決できそうにも思われるが、
検出から制御まで遅れ時間があるため、容易に解決でき
ない問題である。
通電期間を広げることで解決できそうにも思われるが、
検出から制御まで遅れ時間があるため、容易に解決でき
ない問題である。
本発明はこのような問題を解決するためになされたも
ので、過電流を検出した時は必ず減流してから遮断する
という、過電流保護機能付の駆動回路を提供することを
目的とする。
ので、過電流を検出した時は必ず減流してから遮断する
という、過電流保護機能付の駆動回路を提供することを
目的とする。
上記目的を達成する本発明静電誘導形自己消弧素子の
駆動回路の特徴とするところは、 定電圧電源と、 コレクタ、エミッタ、及びゲートを有する静電誘導形
自己消弧素子と、 第１のスイッチング素子と第２のスイッチング素子と
のコンプリメンタル接続を含み、上記第１のスイッチン
グ素子及び上記第２のスイッチング素子の相互接続点が
静電誘導形自己消弧素子のゲートに接続され、上記第１
のスイッチング素子の制御端子と上記コンプリメンタル
接続の一端との間に第３のスイッチング素子が接続さ
れ、入力されたオンオフ指令信号によって上記第３のス
イッチング素子をスイッチング動作させることにより、
上記定電圧電源から発生した電圧を上記コンプリメンタ
ル接続を介して上記静電誘導形自己消弧素子のゲートに
印加するゲート電圧入力回路と、 上記静電誘導形自己消弧素子のコレクタ電圧が所定の
値以上のとき、上記ゲート電圧を低下させ、上記ゲート
電圧が所定の値に低下するまで、上記静電誘導形自己消
弧素子がオンし続ける電圧を上記静電誘導形自己消弧素
子のゲートに印加する手段と、 上記第３のスイッチング素子の制御端子と上記コンプ
リメンタル接続の上記一端との間に第４のスイッチング
素子が接続され、上記ゲート電圧が上記所定の値に低下
するまで、第４のスイッチング素子をオンするオン保持
回路と、 を具備することにある。
駆動回路の特徴とするところは、 定電圧電源と、 コレクタ、エミッタ、及びゲートを有する静電誘導形
自己消弧素子と、 第１のスイッチング素子と第２のスイッチング素子と
のコンプリメンタル接続を含み、上記第１のスイッチン
グ素子及び上記第２のスイッチング素子の相互接続点が
静電誘導形自己消弧素子のゲートに接続され、上記第１
のスイッチング素子の制御端子と上記コンプリメンタル
接続の一端との間に第３のスイッチング素子が接続さ
れ、入力されたオンオフ指令信号によって上記第３のス
イッチング素子をスイッチング動作させることにより、
上記定電圧電源から発生した電圧を上記コンプリメンタ
ル接続を介して上記静電誘導形自己消弧素子のゲートに
印加するゲート電圧入力回路と、 上記静電誘導形自己消弧素子のコレクタ電圧が所定の
値以上のとき、上記ゲート電圧を低下させ、上記ゲート
電圧が所定の値に低下するまで、上記静電誘導形自己消
弧素子がオンし続ける電圧を上記静電誘導形自己消弧素
子のゲートに印加する手段と、 上記第３のスイッチング素子の制御端子と上記コンプ
リメンタル接続の上記一端との間に第４のスイッチング
素子が接続され、上記ゲート電圧が上記所定の値に低下
するまで、第４のスイッチング素子をオンするオン保持
回路と、 を具備することにある。
更に、上記目的を達成する本発明静電誘導形自己消弧
素子を有するインバータ装置の特徴とするところは、 第1,第２及び第３の定電圧電源と、 コレクタ、エミッタ、及びゲートを有し、コレクタ・
エミッタ電流路が第３の定電圧電源の一方の端子と他方
の端子との間に直列に接続され、該接続点に負荷が接続
される第１及び第２の静電誘導形自己消弧素子と、 第１のスイッチング素子と第２のスイッチング素子と
のコンプリメンタル接続を含み、上記第１のスイッチン
グ素子及び上記第２のスイッチング素子の相互接続点が
上記第１の静電誘導形自己消弧素子のゲートに接続さ
れ、上記第１のスイッチング素子の制御端子と上記第１
及び第２のスイッチング素子のコンプリメンタル接続の
一端との間に第３のスイッチング素子が接続され、入力
されたオンオフ指令信号によって上記第３のスイッチン
グ素子をスイッチング動作させることにより、上記第１
の定電圧電源から発生した電圧を上記第１及び第２のス
イッチング素子のコンプリメンタル接続を介して上記第
１の静電誘導形自己消弧素子のゲートに印加する第１の
ゲート電圧入力回路と、 第４のスイッチング素子と第５のスイッチング素子と
のコンプリメンタル接続を含み、上記第４のスイッチン
グ素子及び上記第５のスイッチング素子の相互接続点が
上記第２の静電誘導形自己消弧素子のゲートに接続さ
れ、上記第４のスイッチング素子の制御端子と上記第４
及び第５のスイッチング素子のコンプリメンタル接続の
一端との間に第６のスイッチング素子が接続され、入力
されたオンオフ指令信号によって上記第６のスイッチン
グ素子をスイッチング動作させることにより、上記第２
の定電圧電源から発生した電圧を上記第４及び第５のス
イッチング素子のコンプリメンタル接続を介して上記第
２の静電誘導形自己消弧素子のゲートに印加する第２の
ゲート電圧入力回路と、 上記第１の静電誘導形自己消弧素子のコレクタ電圧が
所定の値以上のとき、上記第１の静電誘導形自己消弧素
子のゲート電圧を低下させ、このゲート電圧が所定の値
に低下するまで。上記第１の静電誘導形自己消弧素子が
オンし続ける電圧を上記第１の静電誘導形自己消弧素子
のゲートに印加する手段と、 上記第２の静電誘導形自己消弧素子のコレクタ電圧が
所定の値以上のとき、上記第２の静電誘導形自己消弧素
子のゲート電圧を低下させ、このゲート電圧が所定の値
に低下するまで、上記第２の静電誘導形自己消弧素子が
オンし続ける電圧を上記第２の静電誘導形自己消弧素子
のゲートに印加する手段と、 上記第３のスイッチング素子の制御端子と上記第１及
び第２のスイッチング素子のコンプリメンタル接続の上
記一端との間に第７のスイッチング素子が接続され、上
記第１の静電誘導形自己消弧素子のゲート電圧が所定の
値に低下するまで、第７のスイッチング素子をオンする
第１のオン保持回路と、 上記第６のスイッチング素子の制御端子と上記第４及
び第５のスイッチング素子のコンプリメンタル接続の上
記一端との間に第８のスイッチング素子が接続され、上
記第２の静電誘導形自己消弧素子のゲート電圧が所定の
値に低下するまで、第８のスイッチング素子をオンする
第２のオン保持回路と、 を具備することにある。
素子を有するインバータ装置の特徴とするところは、 第1,第２及び第３の定電圧電源と、 コレクタ、エミッタ、及びゲートを有し、コレクタ・
エミッタ電流路が第３の定電圧電源の一方の端子と他方
の端子との間に直列に接続され、該接続点に負荷が接続
される第１及び第２の静電誘導形自己消弧素子と、 第１のスイッチング素子と第２のスイッチング素子と
のコンプリメンタル接続を含み、上記第１のスイッチン
グ素子及び上記第２のスイッチング素子の相互接続点が
上記第１の静電誘導形自己消弧素子のゲートに接続さ
れ、上記第１のスイッチング素子の制御端子と上記第１
及び第２のスイッチング素子のコンプリメンタル接続の
一端との間に第３のスイッチング素子が接続され、入力
されたオンオフ指令信号によって上記第３のスイッチン
グ素子をスイッチング動作させることにより、上記第１
の定電圧電源から発生した電圧を上記第１及び第２のス
イッチング素子のコンプリメンタル接続を介して上記第
１の静電誘導形自己消弧素子のゲートに印加する第１の
ゲート電圧入力回路と、 第４のスイッチング素子と第５のスイッチング素子と
のコンプリメンタル接続を含み、上記第４のスイッチン
グ素子及び上記第５のスイッチング素子の相互接続点が
上記第２の静電誘導形自己消弧素子のゲートに接続さ
れ、上記第４のスイッチング素子の制御端子と上記第４
及び第５のスイッチング素子のコンプリメンタル接続の
一端との間に第６のスイッチング素子が接続され、入力
されたオンオフ指令信号によって上記第６のスイッチン
グ素子をスイッチング動作させることにより、上記第２
の定電圧電源から発生した電圧を上記第４及び第５のス
イッチング素子のコンプリメンタル接続を介して上記第
２の静電誘導形自己消弧素子のゲートに印加する第２の
ゲート電圧入力回路と、 上記第１の静電誘導形自己消弧素子のコレクタ電圧が
所定の値以上のとき、上記第１の静電誘導形自己消弧素
子のゲート電圧を低下させ、このゲート電圧が所定の値
に低下するまで。上記第１の静電誘導形自己消弧素子が
オンし続ける電圧を上記第１の静電誘導形自己消弧素子
のゲートに印加する手段と、 上記第２の静電誘導形自己消弧素子のコレクタ電圧が
所定の値以上のとき、上記第２の静電誘導形自己消弧素
子のゲート電圧を低下させ、このゲート電圧が所定の値
に低下するまで、上記第２の静電誘導形自己消弧素子が
オンし続ける電圧を上記第２の静電誘導形自己消弧素子
のゲートに印加する手段と、 上記第３のスイッチング素子の制御端子と上記第１及
び第２のスイッチング素子のコンプリメンタル接続の上
記一端との間に第７のスイッチング素子が接続され、上
記第１の静電誘導形自己消弧素子のゲート電圧が所定の
値に低下するまで、第７のスイッチング素子をオンする
第１のオン保持回路と、 上記第６のスイッチング素子の制御端子と上記第４及
び第５のスイッチング素子のコンプリメンタル接続の上
記一端との間に第８のスイッチング素子が接続され、上
記第２の静電誘導形自己消弧素子のゲート電圧が所定の
値に低下するまで、第８のスイッチング素子をオンする
第２のオン保持回路と、 を具備することにある。
具体的には、制御信号により所定のゲート電圧を供給
する駆動回路に、前記ゲート電圧を供給中に静電誘導形
自己消弧素子のオン電圧が所定の電圧以上の時、検出信
号を出力する過電流検出回路と、前記ゲート電圧を所定
の時定数をもつて低下するゲート電圧調整回路と、前記
ゲート電圧の立ち上りにおいては、ターンオンの遅れ期
間にオン電圧が高いことを過電流と見なさない検出遅れ
回路で構成し、さらにこのゲート電圧調整回路が制御信
号に優先して所定の時間動作するためのオン保持回路を
設けた。
する駆動回路に、前記ゲート電圧を供給中に静電誘導形
自己消弧素子のオン電圧が所定の電圧以上の時、検出信
号を出力する過電流検出回路と、前記ゲート電圧を所定
の時定数をもつて低下するゲート電圧調整回路と、前記
ゲート電圧の立ち上りにおいては、ターンオンの遅れ期
間にオン電圧が高いことを過電流と見なさない検出遅れ
回路で構成し、さらにこのゲート電圧調整回路が制御信
号に優先して所定の時間動作するためのオン保持回路を
設けた。
上記構成において、通常の素子のターンオン遅れ動作
は、検出遅れ回路によりマスクされ過電流検出回路は動
作しない。そして負荷等の異常により過電流が流れそれ
を検出した時は、ゲート電圧調整回路が動作し、制御側
に過電流信号を出力すると共に、ゲート電圧を所定の時
定数で低下して過電流を減流する。そして制御側からの
停止（オフ指令）信号によりゲート電圧の印加を停止す
るが、この場合ゲート電圧を所定の時定数で低下中の所
定の期間は、制御側から停止信号が入つてきてもゲート
電圧の印加は停止せず、過電流を充分に減流してから遮
断するようになつている。
は、検出遅れ回路によりマスクされ過電流検出回路は動
作しない。そして負荷等の異常により過電流が流れそれ
を検出した時は、ゲート電圧調整回路が動作し、制御側
に過電流信号を出力すると共に、ゲート電圧を所定の時
定数で低下して過電流を減流する。そして制御側からの
停止（オフ指令）信号によりゲート電圧の印加を停止す
るが、この場合ゲート電圧を所定の時定数で低下中の所
定の期間は、制御側から停止信号が入つてきてもゲート
電圧の印加は停止せず、過電流を充分に減流してから遮
断するようになつている。
したがつて、停止（オフ指令）信号の直前に過電流を
検出した場合でも、過電流を直接遮断することなく、素
子破壊を防止することが出来る。
検出した場合でも、過電流を直接遮断することなく、素
子破壊を防止することが出来る。
以下図面を参照しながら、本発明を実施例に基づいて
詳細に説明する。
詳細に説明する。
第１図は本発明の一実施例で、静電誘導形自己消弧素
子IGBTに適用した例である。ゲート用電源1,2の電圧
は、コンプリメンタルに接続されたNPNトランジスタ7,P
NPトランジスタ８および抵抗９を介してIGBT10のゲート
に印加され、トランジスタ7,8のベース共通点はNPNトラ
ンジスタ５のコレクタに接続されている。そしてトラン
ジスタ５のベースはホトトランジスタ３のコレクタに接
続されており、トランジスタ３のベースにオン又はオフ
のオン・オフ指令信号を与えることによつてIGBT10のオ
ン，オフ状態を制御する駆動回路を構成している。
子IGBTに適用した例である。ゲート用電源1,2の電圧
は、コンプリメンタルに接続されたNPNトランジスタ7,P
NPトランジスタ８および抵抗９を介してIGBT10のゲート
に印加され、トランジスタ7,8のベース共通点はNPNトラ
ンジスタ５のコレクタに接続されている。そしてトラン
ジスタ５のベースはホトトランジスタ３のコレクタに接
続されており、トランジスタ３のベースにオン又はオフ
のオン・オフ指令信号を与えることによつてIGBT10のオ
ン，オフ状態を制御する駆動回路を構成している。
また、IGBT10のゲートとコレクタは抵抗11とダイオー
ド12を介して接続され、抵抗11とダイオード12の接続点
はツエナーダイオード14を介してトランジスタ15のベー
スに接続しており、IGBT10にゲート電圧印加中のコレク
タ電圧のレベルを検出する等価的な過電流検出回路を構
成する。
ド12を介して接続され、抵抗11とダイオード12の接続点
はツエナーダイオード14を介してトランジスタ15のベー
スに接続しており、IGBT10にゲート電圧印加中のコレク
タ電圧のレベルを検出する等価的な過電流検出回路を構
成する。
次に、トランジスタ15のコレクタは、ホトカプラ16、
抵抗17、ダイオード18を介してトランジスタ7,8のベー
スに接続され、抵抗17とダイオード18の接続点にはコン
デンサ19が接続されている。これにより過電流検知信号
を制御側に転送すると共に、ゲート電圧調整回路を構成
している。
抵抗17、ダイオード18を介してトランジスタ7,8のベー
スに接続され、抵抗17とダイオード18の接続点にはコン
デンサ19が接続されている。これにより過電流検知信号
を制御側に転送すると共に、ゲート電圧調整回路を構成
している。
そしてトランジスタ15のエミツタには抵抗20とコンデ
ンサ21が接続され、コンデンサ21の一方はトランジスタ
23のベースに接続しており、トランジスタ23のコレクタ
をトランジスタ３のコレクタに接続してオン保持回路を
構成している。
ンサ21が接続され、コンデンサ21の一方はトランジスタ
23のベースに接続しており、トランジスタ23のコレクタ
をトランジスタ３のコレクタに接続してオン保持回路を
構成している。
次に、この回路の動作を第７図のタイムチヤートを交
えながら説明する。
えながら説明する。
まず、トランジスタ３が制御側からの信号により時刻
t0でオンすると、トランジスタ５はベース電流が止まる
のでオフする。その結果抵抗６を介してトランジスタ７
にベース電流が流れ、NPNトランジスタ７がオン状態と
なり、抵抗９を介してIGBT10のゲートに電流を供給す
る。そしてIGBT10はゲート−エミツタ間の容量が所定の
値まで充電された後オン状態となる。
t0でオンすると、トランジスタ５はベース電流が止まる
のでオフする。その結果抵抗６を介してトランジスタ７
にベース電流が流れ、NPNトランジスタ７がオン状態と
なり、抵抗９を介してIGBT10のゲートに電流を供給す
る。そしてIGBT10はゲート−エミツタ間の容量が所定の
値まで充電された後オン状態となる。
なお通常のオン期間にゲート電流の一部を抵抗11、ダ
イオード12を介してIGBT10のコレクタにも流している。
これはIGBT10のコレクタ電流が過電流となつてコレクタ
電圧が高くなつた時に、その電流をトランジスタ15のベ
ースに流して、トランジスタ15をオンするためのもので
ある。ターンオン初期においては、IGBT10のターンオン
遅れ（t1）によりコレクタ電圧が高く、過電流の時と同
じ状態が現われるが、コンデンサ13により検出遅れを作
り、過電流検出回路が動作しないようにしている。
イオード12を介してIGBT10のコレクタにも流している。
これはIGBT10のコレクタ電流が過電流となつてコレクタ
電圧が高くなつた時に、その電流をトランジスタ15のベ
ースに流して、トランジスタ15をオンするためのもので
ある。ターンオン初期においては、IGBT10のターンオン
遅れ（t1）によりコレクタ電圧が高く、過電流の時と同
じ状態が現われるが、コンデンサ13により検出遅れを作
り、過電流検出回路が動作しないようにしている。
過電流検知は、この抵抗11とコンデンサ13及びツエナ
ーダイオード14で決まる検査遅れ時間以降もIGBT10のコ
レクタ電圧が所定の電圧以上の場合にのみ行なわれる。
それが前述のトランジスタ15のオン状態（t0）である。
ーダイオード14で決まる検査遅れ時間以降もIGBT10のコ
レクタ電圧が所定の電圧以上の場合にのみ行なわれる。
それが前述のトランジスタ15のオン状態（t0）である。
トランジスタ15がオン（t3）すると、コンデンサ19が
充電々荷が抵抗17,22およびホトカプラ16を介して放電
を開始する。そして、トランジスタ７のベース電圧は最
終的には抵抗６と抵抗17および抵抗22との比率で決る値
まで低下する。ただし、ツエナーダイオード14の検出レ
ベル以下には下がらない。
充電々荷が抵抗17,22およびホトカプラ16を介して放電
を開始する。そして、トランジスタ７のベース電圧は最
終的には抵抗６と抵抗17および抵抗22との比率で決る値
まで低下する。ただし、ツエナーダイオード14の検出レ
ベル以下には下がらない。
以上の様にしてIGBT10のゲート電圧をCRの時定数をも
たせて下げることにより、過電流を徐々に減流させて制
御側からの停止（オフ）指令信号を持つ訳であるが、本
実施例の特徴はその停止信号より先、すなわちゲート電
圧が低下中に制御側から停止信号（t4）を受けても、ゲ
ート電圧が所定の値に低下するまで（t5）はオン状態を
保持する回路を設けていることである。
たせて下げることにより、過電流を徐々に減流させて制
御側からの停止（オフ）指令信号を持つ訳であるが、本
実施例の特徴はその停止信号より先、すなわちゲート電
圧が低下中に制御側から停止信号（t4）を受けても、ゲ
ート電圧が所定の値に低下するまで（t5）はオン状態を
保持する回路を設けていることである。
これを実現しているのが抵抗22,24、コンデンサ21、
トランジスタ23で構成するオン保持回路である。過電流
検知回路のトランジスタ15がオン（t3）すると、最初は
コンデンサ21を介してトランジスタ23にベース電流が流
れ、オン保持回路が動作する。そして時間と共にコンデ
ンサ21に電荷が充電され、かつコンデンサ19の放電が進
んでトランジスタ15のコレクタ電流が小さくなると、ト
ランジスタ23のベースに電流が小さくなるとトランジス
タ23のコレクタ電圧が上昇してオン保持回路が停止
（t5）する。
トランジスタ23で構成するオン保持回路である。過電流
検知回路のトランジスタ15がオン（t3）すると、最初は
コンデンサ21を介してトランジスタ23にベース電流が流
れ、オン保持回路が動作する。そして時間と共にコンデ
ンサ21に電荷が充電され、かつコンデンサ19の放電が進
んでトランジスタ15のコレクタ電流が小さくなると、ト
ランジスタ23のベースに電流が小さくなるとトランジス
タ23のコレクタ電圧が上昇してオン保持回路が停止
（t5）する。
このようにして過電流検知回路が動作した当初の所定
の時間のみトランジスタ23にベース電流を流してオンす
ることにより、たとえこの期間に制御側からオフ信号が
きてトランジスタ３がオフ（t4）したとしても、IGBT10
のゲート電圧が所定の値に下がるまではオン状態が保持
される。
の時間のみトランジスタ23にベース電流を流してオンす
ることにより、たとえこの期間に制御側からオフ信号が
きてトランジスタ３がオフ（t4）したとしても、IGBT10
のゲート電圧が所定の値に下がるまではオン状態が保持
される。
以上のように本発明では、過電流を検知後は制御信号
よりゲート電圧を所定の値まで低下させることを優先さ
せているので、過大となつた電流は常にゆつくりと小さ
くしてから遮断できる。このため過電流遮断のようなオ
フ時跳ね上り電圧の発生を防止でき、素子破壊を防止で
きるものである。
よりゲート電圧を所定の値まで低下させることを優先さ
せているので、過大となつた電流は常にゆつくりと小さ
くしてから遮断できる。このため過電流遮断のようなオ
フ時跳ね上り電圧の発生を防止でき、素子破壊を防止で
きるものである。
第２図は本発明の第２の実施例を示す回路図である。
第１図と同一機能のものには同一符号を記してある。第
１図とはIGBT10のコレクに接続する過電流の検出方法が
異なる。第１図の実施例では、過電流と判定するレベル
より、絞り込むゲート電圧の値を小さくできなかつた。
この実施例では検出回路とゲート電圧の絞り込み回路が
別々になつているので、検出レベルと絞り込みの最終の
ゲート電圧を個別に選定することが出来る特徴がある。
第１図と同一機能のものには同一符号を記してある。第
１図とはIGBT10のコレクに接続する過電流の検出方法が
異なる。第１図の実施例では、過電流と判定するレベル
より、絞り込むゲート電圧の値を小さくできなかつた。
この実施例では検出回路とゲート電圧の絞り込み回路が
別々になつているので、検出レベルと絞り込みの最終の
ゲート電圧を個別に選定することが出来る特徴がある。
第３図は本発明の第３の実施例を示す回路図である。
第２図とはトランジスタ27のコレクタとIGBT10のゲート
間にダイオード29およびゲートとゲート電源の正極間に
ダイオード30が挿入されていることである。前者はオフ
時の逆バイアス期間に抵抗９を介さないで逆バイアスが
でき、安定した逆バイアスが得られるので逆バイアス電
圧を下げることを可能にする特徴がある。その結果、駆
動回路の低損失化が計られる。
第２図とはトランジスタ27のコレクタとIGBT10のゲート
間にダイオード29およびゲートとゲート電源の正極間に
ダイオード30が挿入されていることである。前者はオフ
時の逆バイアス期間に抵抗９を介さないで逆バイアスが
でき、安定した逆バイアスが得られるので逆バイアス電
圧を下げることを可能にする特徴がある。その結果、駆
動回路の低損失化が計られる。
後者は、オン期間のゲート電圧の最大値をゲート電源
電圧にクランプするものである。本発明者の実験にれ
ば、IGBT10がオン状態にあつて、インバータのアーム短
絡や負荷短絡時のように過電流が流れる状態において
は、コレクタ電流の過大な増大と共にコレクタ電圧も上
昇する。コレクタ電圧が上昇するとコレクタとゲート間
の容量を介して、ゲート電圧がゲート電源用電圧以上に
主電源側から充電される。このためコレクタ電流が再び
増大するという問題があり、これを防止したものであ
る。
電圧にクランプするものである。本発明者の実験にれ
ば、IGBT10がオン状態にあつて、インバータのアーム短
絡や負荷短絡時のように過電流が流れる状態において
は、コレクタ電流の過大な増大と共にコレクタ電圧も上
昇する。コレクタ電圧が上昇するとコレクタとゲート間
の容量を介して、ゲート電圧がゲート電源用電圧以上に
主電源側から充電される。このためコレクタ電流が再び
増大するという問題があり、これを防止したものであ
る。
第４図は本発明の第４の実施例を示す回路図である。
第３図とは過電流検知信号を制御側へ転送するためのホ
トカプラ16の位置が異なる。このようにすると、ゲート
電圧が印加されかつコレクタ電圧が低くなつている期
間、すなわち通電幅を制御側で把握することが出来るの
で、制御性能を向上することが出来る。
第３図とは過電流検知信号を制御側へ転送するためのホ
トカプラ16の位置が異なる。このようにすると、ゲート
電圧が印加されかつコレクタ電圧が低くなつている期
間、すなわち通電幅を制御側で把握することが出来るの
で、制御性能を向上することが出来る。
本発明の第１〜第４の実施例の過電流保護回路におい
て、過電流検知用のダイオード12はIGBT10のコレクタに
接続されている。高圧部分がゲート回路に近づくこと
は、ノイズの関係で不利である。
て、過電流検知用のダイオード12はIGBT10のコレクタに
接続されている。高圧部分がゲート回路に近づくこと
は、ノイズの関係で不利である。
第６図は、IGBTの断面を模式的に示した図である。IG
BTの中はセルと称している小容量のIGBTが多数電極で並
列接続されている。図示したように１セルのカソード電
極を分離して、IGBTの内部に過電流検知用のダイオード
12を設けたものである。
BTの中はセルと称している小容量のIGBTが多数電極で並
列接続されている。図示したように１セルのカソード電
極を分離して、IGBTの内部に過電流検知用のダイオード
12を設けたものである。
このようにIGBT自身に過電流検知用の端子を設けるこ
とによつて、ゲート回路に近づく高圧部分が減るので、
ゲート回路のノイズに対する信頼性を向上することが出
来る。
とによつて、ゲート回路に近づく高圧部分が減るので、
ゲート回路のノイズに対する信頼性を向上することが出
来る。
第８図に３相電圧形インバータ装置の回路図を示す。
３相インバータは、直列接続された２個のIGBTスイツチ
（S1＋S4,S2＋S5,S3＋S6）及びダイオードD1,D2,D3,D4,
D5,D6で構成される１アームが、３組直流電源１に並列
接続され、各アームのスイツチ接続点に負荷である誘導
電導機IMを接続する構成となつている。IGBT S1,S2,S3,
S4,S5,S6は、本発明の第１〜第４の実施例で示した過電
流保護回路を夫々有するものであるが、第８図には、そ
の保護回路は省略してある。
３相インバータは、直列接続された２個のIGBTスイツチ
（S1＋S4,S2＋S5,S3＋S6）及びダイオードD1,D2,D3,D4,
D5,D6で構成される１アームが、３組直流電源１に並列
接続され、各アームのスイツチ接続点に負荷である誘導
電導機IMを接続する構成となつている。IGBT S1,S2,S3,
S4,S5,S6は、本発明の第１〜第４の実施例で示した過電
流保護回路を夫々有するものであるが、第８図には、そ
の保護回路は省略してある。
以上のように本発明では、過電流を検知後は制御側の
停止信号よりもゲート電圧を所定の値に下げることを優
先するので、過電流は常に減流して遮断され、素子破壊
を防止することが出来る。
停止信号よりもゲート電圧を所定の値に下げることを優
先するので、過電流は常に減流して遮断され、素子破壊
を防止することが出来る。
第１図は本発明の第１の実施例を示す回路図、第２図，
第３図，第４図は本発明の第2,第3,第４の実施例を示す
回路図、第５図はIGBTの特性図、第６図は本発明の第１
から第４の実施例におけるIGBTの断面図、第７図は第１
図の動作を示すタイムチヤート、第８図は、本発明の実
施例となるインバータ装置の一構成例を示す図である。 1,2……直流電源、3,5,7,8,15,23,27……トランジス
タ、4,6,9,11,17,20,22,24,25,26,28……抵抗、10……I
GBT、12,18,29,30……ダイオード、13,19,21……コンデ
ンサ、14……ツエナーダイオード、16……ホトカプラ。
第３図，第４図は本発明の第2,第3,第４の実施例を示す
回路図、第５図はIGBTの特性図、第６図は本発明の第１
から第４の実施例におけるIGBTの断面図、第７図は第１
図の動作を示すタイムチヤート、第８図は、本発明の実
施例となるインバータ装置の一構成例を示す図である。 1,2……直流電源、3,5,7,8,15,23,27……トランジス
タ、4,6,9,11,17,20,22,24,25,26,28……抵抗、10……I
GBT、12,18,29,30……ダイオード、13,19,21……コンデ
ンサ、14……ツエナーダイオード、16……ホトカプラ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井堀 敏 千葉県習志野市東習志野７丁目１番１号 株式会社日立製作所習志野工場内 (72)発明者 武者 修二 茨城県日立市幸町３丁目１番１号 株式 会社日立製作所日立工場内 (72)発明者 松田 靖夫 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (56)参考文献 特開 昭62−58827（ＪＰ，Ａ) 特開 昭61−185064（ＪＰ，Ａ)
Claims (2)
- 【請求項１】定電圧電源と、 コレクタ、エミッタ、及びゲートを有する静電誘導形自
己消弧素子と、 第１のスイッチング素子と第２のスイッチング素子との
コンプリメンタル接続を含み、上記第１のスイッチング
素子及び上記第２のスイッチング素子の相互接続点が静
電誘導形自己消弧素子のゲートに接続され、上記第１の
スイッチング素子の制御端子と上記コンプリメンタル接
続の一端との間に第３のスイッチング素子が接続され、
入力されたオンオフ指令信号によって上記第３のスイッ
チング素子をスイッチング動作させることにより、上記
定電圧電源から発生した電圧を上記コンプリメンタル接
続を介して上記静電誘導形自己消弧素子のゲートに印加
するゲート電圧入力回路と、 上記静電誘導形自己消弧素子のコレクタ電圧が所定の値
以上のとき、上記ゲート電圧入力回路によって上記静電
誘導形自己消弧素子のゲートに印加される電圧を低下さ
せ、上記静電誘導形自己消弧素子がオンし続ける電圧を
上記静電誘導形自己消弧素子のゲートに印加する手段
と、 上記第３のスイッチング素子の制御端子と上記コンプリ
メンタル接続の上記一端との間に第４のスイッチング素
子が接続され、上記第４のスイッチング素子をオンして
上記第３のスイッチング素子の制御端子と上記コンプリ
メンタル接続の上記一端との間を短絡することにより、
上記静電誘導形自己消弧素子のゲートに印加される電圧
が低下中にオフ指令信号が入力されても、上記静電誘導
形自己消弧素子のオン状態を保持するオン保持回路と、 を具備することを特徴とする静電誘導形自己消弧素子の
駆動回路。 - 【請求項２】第1,第２及び第３の定電圧電源と、 コレクタ、エミッタ、及びゲートを有し、コレクタ・エ
ミッタ電流路が第３の定電圧電源の一方の端子と他方の
端子との間に直列に接続され、該接続点に負荷が接続さ
れる第１及び第２の静電誘導形自己消弧素子と、 第１のスイッチング素子と第２のスイッチング素子との
コンプリメンタル接続を含み、上記第１のスイッチング
素子及び上記第２のスイッチング素子の相互接続点が上
記第１の静電誘導形自己消弧素子のゲートに接続され、
上記第１のスイッチング素子の制御端子と上記第１及び
第２のスイッチング素子のコンプリメンタル接続の一端
との間に第３のスイッチング素子が接続され、入力され
たオンオフ指令信号によって上記第３のスイッチング素
子をスイッチング動作させることにより、上記第１の定
電圧電源から発生した電圧を上記第１及び第２のスイッ
チング素子のコンプリメンタル接続を介して上記第１の
静電誘導形自己消弧素子のゲートに印加する第１のゲー
ト電圧入力回路と、 第４のスイッチング素子と第５のスイッチング素子との
コンプリメンタル接続を含み、上記第４のスイッチング
素子及び上記第５のスイッチング素子の相互接続点が上
記第２の静電誘導形自己消弧素子のゲートに接続され、
上記第４のスイッチング素子の制御端子と上記第４及び
第５のスイッチング素子のコンプリメンタル接続の一端
との間に第６のスイッチング素子が接続され、入力され
たオンオフ指令信号によって上記第６のスイッチング素
子をスイッチング動作させることにより、上記第２の定
電圧電源から発生した電圧を上記第４及び第５のスイッ
チング素子のコンプリメンタル接続を介して上記第２の
静電誘導形自己消弧素子のゲートに印加する第２のゲー
ト電圧入力回路と、 上記第１の静電誘導形自己消弧素子のコレクタ電圧が所
定の値以上のとき、上記第１のゲート電圧入力回路によ
って上記第１の静電誘導形自己消弧素子のゲートに印加
される電圧を低下させ、上記第１の静電誘導形自己消弧
素子がオンし続ける電圧を上記第１の静電誘導形自己消
弧素子のゲートに印加する手段と、 上記第２の静電誘導形自己消弧素子のコレクタ電圧が所
定の値以上のとき、上記第２のゲート電圧入力回路によ
って上記第２の静電誘導形自己消弧素子のゲートに印加
される電圧を低下させ、上記第２の静電誘導形自己消弧
素子がオンし続ける電圧を上記第２の静電誘導形自己消
弧素子のゲートに印加する手段と、 上記第３のスイッチング素子の制御端子と上記第１及び
第２のスイッチング素子のコンプリメンタル接続の上記
一端との間に第７のスイッチング素子が接続され、上記
第７のスイッチング素子をオンして上記第３のスイッチ
ング素子の制御端子と上記第１及び第２のスイッチング
素子のコンプリメンタル接続の上記一端との間を短絡す
ることにより、上記第１の静電誘導形自己消弧素子のゲ
ートに印加される電圧が低下中にオフ指令信号が入力さ
れても、上記第１の静電誘導形自己消弧素子のオン状態
を保持する第１のオン保持回路と、 上記第６のスイッチング素子の制御端子と上記第４及び
第５のスイッチング素子のコンプリメンタル接続の上記
一端との間に第８のスイッチング素子が接続され、上記
第８のスイッチング素子をオンして上記第６のスイッチ
ング素子の制御端子と上記第４及び第５のスイッチング
素子のコンプリメンタル接続の上記一端との間を短絡す
ることにより、上記第２の静電誘導形自己消弧素子のゲ
ートに印加される電圧が低下中にオフ指令信号が入力さ
れても、上記第２の静電誘導形自己消弧素子のオン状態
を保持する第２のオン保持回路と、 を具備することを特徴とする静電誘導形自己消弧素子を
有するインバータ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63199888A JP2747911B2 (ja) | 1988-08-12 | 1988-08-12 | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 |
| EP89114091A EP0354435B1 (en) | 1988-08-12 | 1989-07-31 | A drive circuit for an insulated gate transistor; and its use in a switching circuit, a current switching apparatus and an induction motor system |
| DE68925163T DE68925163T2 (de) | 1988-08-12 | 1989-07-31 | Treiberschaltung für Transistor mit isoliertem Gate; und deren Verwendung in einem Schalterkreis, einer Stromschalteinrichtung, und einem Induktionsmotorsystem |
| US07/390,378 US5210479A (en) | 1988-08-12 | 1989-08-07 | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits |
| KR1019890011497A KR0144679B1 (ko) | 1988-08-12 | 1989-08-12 | 절연 게이트 트랜지스터용 구동회로, 절연 게이트 트랜지스터를 포함하는 스위칭회로 및 유도 전동기 시스템, 절연 게이트 트랜지스터용 과전류 검출방법과 과전류 검출회로 및 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63199888A JP2747911B2 (ja) | 1988-08-12 | 1988-08-12 | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0250518A JPH0250518A (ja) | 1990-02-20 |
| JP2747911B2 true JP2747911B2 (ja) | 1998-05-06 |
Family
ID=16415277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63199888A Expired - Fee Related JP2747911B2 (ja) | 1988-08-12 | 1988-08-12 | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2747911B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012020038A (ja) * | 2010-07-16 | 2012-02-02 | Harman Co Ltd | 焼網用剥がしヘラ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2913699B2 (ja) * | 1988-11-16 | 1999-06-28 | 富士電機株式会社 | 電圧駆動形半導体素子の駆動回路 |
| JP2734208B2 (ja) * | 1991-01-24 | 1998-03-30 | 三菱電機株式会社 | 電流形インバータ |
| JP4350295B2 (ja) * | 2000-10-26 | 2009-10-21 | 三菱電機株式会社 | 半導体装置および半導体装置モジュール |
| JP4877904B2 (ja) * | 2005-07-27 | 2012-02-15 | Ｎｔｎ株式会社 | 駆動車輪用軸受装置およびこれを備えたアクスルモジュール |
| JP2012034528A (ja) * | 2010-08-02 | 2012-02-16 | Fuji Electric Co Ltd | 電力変換装置 |
| KR101261944B1 (ko) * | 2010-09-17 | 2013-05-09 | 기아자동차주식회사 | 인버터 제어장치 |
| JP5983274B2 (ja) * | 2012-10-09 | 2016-08-31 | 富士電機株式会社 | 半導体スイッチ素子の故障検知回路を有したゲート駆動回路 |
| JP6160152B2 (ja) * | 2013-03-22 | 2017-07-12 | 日新電機株式会社 | ドライブ回路 |
| JP5776721B2 (ja) | 2013-04-15 | 2015-09-09 | 株式会社デンソー | 駆動対象スイッチング素子の駆動回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61185064A (ja) * | 1985-02-08 | 1986-08-18 | Toshiba Corp | 静電誘導形自己消弧素子の駆動回路 |
| JPS6258827A (ja) * | 1985-09-03 | 1987-03-14 | 株式会社日立製作所 | トランジスタの過電流保護方式 |
-
1988
- 1988-08-12 JP JP63199888A patent/JP2747911B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012020038A (ja) * | 2010-07-16 | 2012-02-02 | Harman Co Ltd | 焼網用剥がしヘラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0250518A (ja) | 1990-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| US4949213A (en) | Drive circuit for use with voltage-drive semiconductor device | |
| US11070046B2 (en) | Short-circuit protection circuit for self-arc-extinguishing type semiconductor element | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP3447949B2 (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置 | |
| JP2005506025A (ja) | パワーエレクトロニクス及び駆動システム用ｄｃリンクコンデンサのソフトスタート | |
| JPH1032976A (ja) | 自己消弧形半導体素子の駆動回路 | |
| EP2747260B1 (en) | Method for operating an electrical power rectifier, and an electrical power rectifier | |
| JP2747911B2 (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| JP3052792B2 (ja) | インバータ装置 | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP2908948B2 (ja) | パワーデバイスの制御回路及び半導体集積回路装置 | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP3382110B2 (ja) | 電気自動車用制御装置 | |
| JPH03106217A (ja) | 絶縁ゲートトランジスタの駆動回路，過電流検出回路及び半導体装置 | |
| EP0614278B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JPH02262826A (ja) | 静電誘導形自己消弧素子の過電流検出方法および装置、それを用いた駆動回路とインバータ装置 | |
| JPH09233827A (ja) | Ｐｗｍインバータ用出力回路 | |
| EP0651507B1 (en) | Control device for double gate semiconductor device | |
| JPH0947013A (ja) | スナバ回路及びそれを用いた電力変換装置 | |
| WO2023187863A1 (ja) | 駆動回路、駆動回路の制御方法 | |
| KR100331831B1 (ko) | 인버터의 파워소자의 제어회로 | |
| WO2022123977A1 (ja) | 電圧制御型半導体素子の駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |