[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2614005B2 - Film carrier tape and lead bonding method therefor - Google Patents

Film carrier tape and lead bonding method therefor

Info

Publication number
JP2614005B2
JP2614005B2 JP4358706A JP35870692A JP2614005B2 JP 2614005 B2 JP2614005 B2 JP 2614005B2 JP 4358706 A JP4358706 A JP 4358706A JP 35870692 A JP35870692 A JP 35870692A JP 2614005 B2 JP2614005 B2 JP 2614005B2
Authority
JP
Japan
Prior art keywords
lead
electrode
semiconductor chip
resin film
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4358706A
Other languages
Japanese (ja)
Other versions
JPH06204295A (en
Inventor
路高 漆島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4358706A priority Critical patent/JP2614005B2/en
Publication of JPH06204295A publication Critical patent/JPH06204295A/en
Application granted granted Critical
Publication of JP2614005B2 publication Critical patent/JP2614005B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明の半導体装置に用いられる
フィルムキャリアテープの構造と、このフィルムキャリ
アテープを用いて半導体チップや実装基板への電気接続
を行うボンディング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a film carrier tape used in a semiconductor device according to the present invention and a bonding method for electrically connecting a semiconductor chip or a mounting board using the film carrier tape.

【0002】[0002]

【従来の技術】一般にフィルムキャリアテープは、図4
(a)及び(b)に半導体チップを搭載した状態の平面
図とC─C線断面図を示すように、ポリイミド等の絶縁
性のテープ1に、搬送及び位置決め用のスプロケットホ
ール2を形成し、かつ半導体チップ10が入る開孔部と
してのデバイスホール3を形成する。そして、テープ1
の表面には銅等の金属箔を接着し、かつこれをフォトリ
ソグラフィ技術により所要パターンに形成してリード6
及び電気選別のためのパッド7等を形成する。前記リー
ド6はデバイスホール3内に突出されたインナーリード
6Aと、これにつながってデバイスホールの外側に延出
されるアウターリード6Bとで構成され、表面に金、
錫、半田等の金属メッキ9が施されている。また、アウ
ターリード6Bの先端部はテープ1に開孔したアウター
リードホール4に臨ませられ、かつアウターリードホー
ル4とデバイスホール3との間はリード6を保持するサ
スペンダ5として構成される。
2. Description of the Related Art Generally, a film carrier tape is shown in FIG.
As shown in a plan view and a cross-sectional view taken along line CC of FIGS. 1A and 1B, a sprocket hole 2 for conveyance and positioning is formed on an insulating tape 1 made of polyimide or the like. In addition, a device hole 3 is formed as an opening into which the semiconductor chip 10 enters. And tape 1
A metal foil such as copper is adhered to the surface of the lead 6 and formed into a required pattern by photolithography to form a lead 6.
Then, pads 7 and the like for electric sorting are formed. The lead 6 includes an inner lead 6A protruding into the device hole 3 and an outer lead 6B connected to the inner lead 6A and extending outside the device hole.
Metal plating 9 such as tin or solder is applied. The tip of the outer lead 6B faces the outer lead hole 4 opened in the tape 1, and the space between the outer lead hole 4 and the device hole 3 serves as a suspender 5 for holding the lead 6.

【0003】そして、このフィルムキャリアテープのリ
ード6と半導体チップ10とをボンディングする際に
は、予め半導体チップ10の電極上に金属突起物である
バンプ11を設けておき、このバンプ11上にインナー
リード6Aを載せ、かつその背後からボンディングツー
ルでインナーリード6Aを押圧しながら加熱し、或いは
スクラブすることにより熱圧着法又は共晶法によりイン
ナーリード6Aをバンプ11にボンディングしている
(このことを、ILBと略称する)。なお、インナーリ
ードのボンディング完了後は、パッド7に図外の接触針
を接触させ、この接触針及びパッドを介して半導体チッ
プ10に通電し、電気的特性試験を行い、電気選別等を
行う。なお、半導体装置の信頼性向上及び機械的保護の
ために、ポッティング等により半導体チップ及びインナ
ーリードを封止することが行われる。このように構成さ
れた半導体装置を実装する場合は、図5に示すように、
アウターリード6Bを所要の長さに切断し、プリント基
板20の所要箇所に接着剤23等により半導体チップ1
0を固定し、その上でアウターリード6Bを導電パター
ンとして形成されたプリント基板の回路パターン21に
ボンディングする(このことを、OLBと略称する)。
ボンディングには、半田等のロウ付けが利用される。ま
た、24はポッティンク材である。
[0003] When bonding the leads 6 of the film carrier tape to the semiconductor chip 10, bumps 11, which are metal projections, are provided on the electrodes of the semiconductor chip 10 in advance. The inner lead 6A is bonded to the bump 11 by the thermocompression bonding method or the eutectic method by placing the lead 6A and heating or scrubbing while pressing the inner lead 6A with a bonding tool from behind. , ILB). After the bonding of the inner leads is completed, a contact needle (not shown) is brought into contact with the pad 7, and the semiconductor chip 10 is energized through the contact needle and the pad to perform an electrical property test, perform an electrical selection, and the like. In order to improve the reliability and mechanical protection of the semiconductor device, the semiconductor chip and the inner lead are sealed by potting or the like. When mounting the semiconductor device configured as described above, as shown in FIG.
The outer lead 6B is cut to a required length, and the semiconductor chip 1 is attached to a required portion of the printed circuit board 20 with an adhesive 23 or the like.
0 is fixed, and then the outer leads 6B are bonded to the circuit pattern 21 of the printed board formed as a conductive pattern (this is abbreviated as OLB).
For bonding, brazing such as solder is used. 24 is a potting material.

【0004】[0004]

【発明が解決しようとする課題】このような従来のフィ
ルムキャリアテープでは、リード6に金属メッキ8を形
成しておかないと、ILB時にリードに加えられる熱に
より主材である銅の表面が酸化し、半導体チップの電極
(バンプ)11との良好な接続ができなくなり、機械的
な接続強度が低下され、かつ接続部の電気的抵抗が大き
くなるという問題が生じる。このため、金、錫、半田等
の金属メッキを施しているが、特に電極との接続に際し
て高い信頼性が得られる金メッキを施すと、半導体装置
のコスト高をまねくという問題がある。
In such a conventional film carrier tape, unless the metal plating 8 is formed on the leads 6, the surface of copper as the main material is oxidized by heat applied to the leads during ILB. However, there is a problem that good connection with the electrode (bump) 11 of the semiconductor chip cannot be performed, mechanical connection strength is reduced, and electrical resistance of the connection portion is increased. For this reason, metal plating of gold, tin, solder, or the like is performed. However, if gold plating that provides high reliability particularly when connecting to electrodes is applied, there is a problem that the cost of the semiconductor device is increased.

【0005】また、従来のフィルムキャリアテープは、
リードの金属メッキが露呈された状態にあるため、図5
に示したようにILBやOLBを行う際、或いは行った
後に、リードが変形されたときにリード6の一部が半導
体チップ10やプリント基板20に接触し、両者が電気
的に短絡して半導体装置不良を生じるという問題があ
る。本発明の目的は、半導体チップとリードとの接続の
信頼性を高めるとともに、電気的な短絡を防止して半導
体装置不良を未然に防止するフィルムキャリアテープを
提供することにある。また、本発明の他の目的は、フィ
ルムキャリアテープのリードを良好に接続することを可
能にしたボンディング方法を提供することにある。
A conventional film carrier tape is
Since the metal plating of the lead is exposed, FIG.
When the lead is deformed after or after performing the ILB or OLB as shown in FIG. 2, a part of the lead 6 comes into contact with the semiconductor chip 10 or the printed circuit board 20, and the two are electrically short-circuited. There is a problem that a device failure occurs. An object of the present invention is to provide a film carrier tape that enhances the reliability of the connection between a semiconductor chip and a lead and prevents an electrical short circuit to prevent a semiconductor device failure. Another object of the present invention is to provide a bonding method which enables good connection of leads of a film carrier tape.

【0006】[0006]

【課題を解決するための手段】本発明は、絶縁性のテー
プの表面に金属箔で形成されたリードを含むテープの全
面に同一の樹脂皮膜を薄く形成した構成とする。また、
本発明は、絶縁性のテープの表面に金属箔で形成され、
かつその表面に樹脂皮膜が形成されたリードと、半導体
チップの電極や実装基板の回路パターンとを電気的に接
続するボンディングに際し、リードをボンディングツー
ルにより電極や回路パターンに押圧し、ボンディングツ
ールを介して接続部に超音波を印加することでリードと
電極等との当接面の樹脂皮膜のみを破壊し、かつ接続部
を加熱してリードと電極や回路パターンを熱圧着或いは
ロウ付けする方法が採用される。
SUMMARY OF THE INVENTION The present invention relates to an entirety of a tape including leads formed of metal foil on the surface of an insulating tape.
The same resin film is formed thin on the surface. Also,
The present invention is formed of metal foil on the surface of an insulating tape,
At the time of bonding for electrically connecting the lead having a resin film formed on its surface to the electrode of the semiconductor chip or the circuit pattern of the mounting board, the lead is pressed against the electrode or the circuit pattern by a bonding tool, and the bonding tool is used.
By applying ultrasonic waves to the connection via the
Destroy only the resin film on the contact surface with the electrode, etc.
And heat-press the lead and electrode or circuit pattern or
A brazing method is employed.

【0007】[0007]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明のフィルムキャリアテープの一実施例
を示しており、(a)は平面図、(b)はそのA−A線
拡大断面図である。同図(a)は従来のフィルムキャリ
アテープと略同じ平面構成をしており、絶縁性のテープ
1にスプロケットホール2、デバイスホール3、アウタ
ーリードホール4、サスペンダ5を形成する。また、テ
ープ1の表面には銅等の金属箔を接着し、これをフォト
リソグラフィ技術により所要パターンに形成してリード
6及び電気選別のためのパッド7を形成する。リード6
はデバイスホール3内に突出されたインナーリード6A
と、アウターリードホール4を跨いで延長されるアウタ
ーリード6Bとで構成される。
Next, the present invention will be described with reference to the drawings. 1A and 1B show an embodiment of the film carrier tape of the present invention, wherein FIG. 1A is a plan view, and FIG. 1B is an enlarged cross-sectional view along the line AA. FIG. 1A has substantially the same plane configuration as that of a conventional film carrier tape. A sprocket hole 2, a device hole 3, an outer lead hole 4, and a suspender 5 are formed on an insulating tape 1. Further, a metal foil such as copper is adhered to the surface of the tape 1 and formed into a required pattern by a photolithography technique to form the leads 6 and the pads 7 for electrical selection. Lead 6
Is the inner lead 6A protruding into the device hole 3.
And an outer lead 6 </ b> B extending over the outer lead hole 4.

【0008】そして、図1(b)に示されるように、リ
ード6の表面には樹脂皮膜8を形成している。この樹脂
皮膜8は、例えばフッ素系、ポリイミド系、ポリエステ
ル系等の樹脂で構成され、リード6を形成した後にリー
ド表面に塗布して形成されている。なお、この場合、樹
脂皮膜8の膜厚は、後述するボンディングを良好に行う
ために可及的に薄く形成することが好ましい。また、テ
ープ全体を樹脂液中に浸漬させるディッピング法により
樹脂皮膜を形成してもよく、この場合にはリード6を含
むテープ1の全面に樹脂皮膜8を形成することになる。
As shown in FIG. 1B, a resin film 8 is formed on the surface of the lead 6. The resin film 8 is made of, for example, a resin such as a fluorine-based, polyimide-based, or polyester-based resin. In this case, it is preferable that the resin film 8 is formed as thin as possible in order to perform the bonding described below satisfactorily. Alternatively, the resin film may be formed by a dipping method in which the entire tape is immersed in a resin solution. In this case, the resin film 8 is formed on the entire surface of the tape 1 including the leads 6.

【0009】このフィルムキャリアテープのリード6を
半導体チップ10の電極11にボンディングし、かつプ
リント基板20に搭載した状態を図2に示す。このイン
ナーリード6のボンディング(IBL)に際しては、半
導体チップ10の電極11にはバンプは設けてはおら
ず、電極11の表面にインナーリード6Aを載置する。
そして、インナーリード6Aの上面から図3(a)に示
すボンディングツールBT1を所要の荷重で押圧させ、
かつ加熱しながらボンディングツールBT1に超音波を
印加する。これにより、インナーリード6Aと電極11
の接触部では、インナーリード6A表面の樹脂皮膜8が
破壊され、主材の銅箔面が露呈される。同時に電極11
の表面の酸化膜12が破壊され、電極金属面が露呈され
る。そして、インナーリード6Aと電極11の各露呈さ
れた面を熱圧着させることで、両者を接合させ、好適な
ボンディングが実現される。なお、前記したボンディン
グツールに印加する超音波出力は、樹脂皮膜と酸化膜を
安定して破壊することができる最低出力に設定される。
また、ボンディングツールの押圧荷重は、インナーリー
ドと電極の接合面を十分に安定して密着できる最低な荷
重に設定される。
FIG. 2 shows a state in which the leads 6 of the film carrier tape are bonded to the electrodes 11 of the semiconductor chip 10 and mounted on the printed circuit board 20. In bonding (IBL) the inner leads 6, no bumps are provided on the electrodes 11 of the semiconductor chip 10, and the inner leads 6A are mounted on the surfaces of the electrodes 11.
Then, the bonding tool BT1 shown in FIG. 3A is pressed with a required load from the upper surface of the inner lead 6A,
The ultrasonic wave is applied to the bonding tool BT1 while heating. Thereby, the inner lead 6A and the electrode 11
In the contact portion, the resin film 8 on the surface of the inner lead 6A is broken, and the copper foil surface of the main material is exposed. At the same time, the electrode 11
The oxide film 12 on the surface is destroyed, and the electrode metal surface is exposed. Then, the exposed surfaces of the inner lead 6A and the electrode 11 are thermocompression-bonded, so that the two are joined, and suitable bonding is realized. The ultrasonic output applied to the above-mentioned bonding tool is set to a minimum output capable of stably destroying the resin film and the oxide film.
Further, the pressing load of the bonding tool is set to a minimum load that can sufficiently and stably adhere the bonding surface between the inner lead and the electrode.

【0010】したがって、樹脂皮膜8を形成したリード
6を有するフィルムキャリアテープ1を用いて半導体チ
ップ10をインナーリード6Aにボンディングした半導
体装置では、リード6が変形されてその中間一部が半導
体チップ10に接触するようなことが生じても、樹脂皮
膜8によってリード6と半導体チップ10とが電気的に
短絡することが防止され、半導体装置の信頼性を高める
ことができる。また、この樹脂皮膜8を形成することに
よってリードの主材である銅箔の表面酸化を防止し、半
導体チップの電極との良好な接合が確保できるので、従
来のような金属メッキを施す必要がなく、コスト低減に
有効となる。
Therefore, in a semiconductor device in which the semiconductor chip 10 is bonded to the inner lead 6A using the film carrier tape 1 having the lead 6 on which the resin film 8 is formed, the lead 6 is deformed and an intermediate part thereof is Even if such a situation occurs, the resin film 8 prevents the leads 6 and the semiconductor chip 10 from being electrically short-circuited, thereby improving the reliability of the semiconductor device. Further, by forming this resin film 8, the surface oxidation of the copper foil, which is the main material of the lead, can be prevented, and good bonding with the electrode of the semiconductor chip can be ensured. Therefore, it is effective for cost reduction.

【0011】一方、樹脂皮膜8を形成したインナーリー
ド6Aと半導体チップ電極11とのボンディングに際し
ては、従来のように電極11にバンプを設ける必要がな
くなる。このバンプは、これを設ける理由の一つが、リ
ードの変形による半導体チップとの短絡を防止するため
であり、半導体チップの表面高さを稼ぐものであるが、
前記したように樹脂皮膜8によりその短絡防止が期待で
きるためにその理由の一つがなくなる。また、バンプを
設ける他の理由であるインナーリードとの半田付け接続
においても、前記したボンディングのように超音波を併
用した熱圧着法を採用することで、半田等のロウ材が存
在しなくともインナーリードと電極とを接合させること
が可能となる。したがって、電極のバンプは全く不要と
なり、半導体チップ側のコスト低減にも有効となる。な
お、ボンディングツールとして、図3(b)に示すよう
に、先端が細いロッド状に突出された形状のボンディン
グツールBT2を用いることもできる。
On the other hand, when bonding the semiconductor chip electrode 11 to the inner lead 6A on which the resin film 8 is formed, it is not necessary to provide a bump on the electrode 11 as in the prior art. One of the reasons for providing this bump is to prevent a short circuit with the semiconductor chip due to deformation of the lead, and to increase the surface height of the semiconductor chip.
As described above, one of the reasons is eliminated because the short circuit prevention can be expected by the resin film 8. Also, in the soldering connection with the inner lead, which is another reason for providing the bump, by adopting a thermocompression bonding method using ultrasonic waves as in the bonding described above, even if there is no brazing material such as solder. The inner lead and the electrode can be joined. Therefore, no electrode bumps are required at all, which is effective in reducing the cost on the semiconductor chip side. In addition, as shown in FIG. 3B, a bonding tool BT2 having a shape protruding in a thin rod shape can be used as the bonding tool.

【0012】また、図2に示したように、アウターリー
ド6Bをプリント基板20の回路パターン21にボンデ
ィング(OBL)する場合にも、インナーリードのボン
ディングと同様にボンディングツールを利用して超音波
を加えながらロウ材22による接続を行えば、超音波に
よって樹脂皮膜8が破壊され、銅箔表面が露呈されてロ
ウ材22による接続が可能となる。そして、この場合に
も、リード6の一部が変形してプリント基板20の回路
パターン21に接触するようなことが生じても、リード
の表面に設けた樹脂皮膜8によってリードと回路パター
ンとの電気的な短絡が防止でき、信頼性を高めることが
可能となる。なお、前記実施例では低コスト化を図るた
めにリード表面に金属メッキを形成していないが、コス
トを問題としない場合には、リードに金、錫等の金属メ
ッキを施した上に樹脂皮膜を形成するようにしてもよ
い。このようにすれば、リードの金属メッキが半導体チ
ップの電極に接触されて接合が行われるため、電極の金
属材料の種類によっては接合の信頼性を一層高めること
が可能となる。
Also, as shown in FIG. 2, when bonding the outer leads 6B to the circuit pattern 21 of the printed circuit board 20 (OBL), the ultrasonic waves are transmitted using a bonding tool in the same manner as the bonding of the inner leads. If the connection by the brazing material 22 is performed while adding, the resin film 8 is broken by the ultrasonic wave, and the copper foil surface is exposed, so that the connection by the brazing material 22 becomes possible. Also in this case, even if a part of the lead 6 is deformed and comes into contact with the circuit pattern 21 of the printed circuit board 20, the resin film 8 provided on the surface of the lead causes the lead and the circuit pattern to be in contact. An electrical short circuit can be prevented, and reliability can be improved. In the above embodiment, the metal plating is not formed on the lead surface in order to reduce the cost. However, when the cost is not a problem, the metal plating such as gold or tin is applied to the lead and the resin film is formed. May be formed. With this configuration, the metal plating of the lead is brought into contact with the electrode of the semiconductor chip to perform the bonding, so that the reliability of the bonding can be further improved depending on the type of the metal material of the electrode.

【0013】ここで、リードを含むフィルムキャリアテ
ープの全面に樹脂皮膜を形成した場合には、インナーリ
ードを半導体チップに接続した後にパッドを利用して電
気的特性の試験を行う際には、先の尖った接触針をパッ
ドに押圧させることで、樹脂皮膜を突き破って接触針と
パッドとの電気接続を行うことができる。また、リード
を半導体チップや実装基板に接続する際に超音波による
ボンディングが採用できない場合には、予めフィルムキ
ャリアテープを樹脂液にディッピングする前にマスクテ
ープを必要箇所に貼り付けておき、ボンディングの直前
にマスクテープを剥がすようにすれば、リード面を清浄
なままで露呈させ、超音波を用いない好適な接続が可能
となる。
Here, when a resin film is formed on the entire surface of the film carrier tape including the leads, after the inner leads are connected to the semiconductor chip, when the electrical characteristics are to be tested using the pads, first, By pressing the sharp contact needle against the pad, it is possible to pierce the resin film and make an electrical connection between the contact needle and the pad. If ultrasonic bonding cannot be used to connect the leads to the semiconductor chip or mounting board, a mask tape must be attached to the required location before dipping the film carrier tape into the resin solution, If the mask tape is peeled off immediately before, it is possible to expose the lead surface while keeping it clean and to make a suitable connection without using ultrasonic waves.

【0014】[0014]

【発明の効果】以上説明したように本発明は、フィルム
キャリアテープに金属箔で形成したリードおよびテープ
の表面に樹脂皮膜を形成しているので、リード金属の表
面酸化を防止して半導体チップや実装基板との好適な接
続を可能とし、リード表面の金属メッキを不要にして、
低コスト化が実現できる。また、リードが変形して半導
体チップや実装基板に接触した場合でも樹脂皮膜によっ
て電気的な短絡が防止でき、信頼性を高めることができ
る。また、樹脂皮膜はディッピング法により容易に形成
することができ、しかも樹脂皮膜をテープと共に一体的
に形成することで、テープに対するリードの接着強度を
高めることも可能となり、その機械的強度の信頼性が向
上される。また、リードを半導体チップの電極や実装基
板の回路パターンに接続する際に超音波ボンディングを
併用することにより、樹脂皮膜を破壊してリード表面を
電極や回路パターンに接触させ、好適な接続を行うこと
ができる。この場合、樹脂皮膜はボンディングが行われ
るまでリードを完全に被覆した状態を保ち、かつボンデ
ィングに際してはリードと電極等との当接面のみが破壊
されるため、ボンディング後にリードの金属表面が露呈
されることも全くなく、耐湿性等を向上することができ
る。
As described above, according to the present invention, since the resin film is formed on the surface of the lead and the tape formed of the metal foil on the film carrier tape, the surface metal of the lead metal is prevented from being oxidized, and the semiconductor chip or the like is prevented. Enables suitable connection with the mounting board, eliminating the need for metal plating on the lead surface,
Cost reduction can be realized. Further, even when the lead is deformed and comes into contact with the semiconductor chip or the mounting substrate, an electrical short circuit can be prevented by the resin film, and the reliability can be improved. In addition, resin film is easily formed by dipping method
And the resin film is integrated with the tape
To increase the adhesive strength of the lead to the tape
It is possible to increase the reliability of the mechanical strength.
Will be up. Also, by using ultrasonic bonding together when connecting the lead to the electrode of the semiconductor chip or the circuit pattern of the mounting board, the resin film is broken and the lead surface is brought into contact with the electrode or the circuit pattern, and a suitable connection is performed. be able to. In this case, the resin film is bonded
The lead until it is completely covered
During contacting, only the contact surface between the lead and the electrode etc. is broken
The metal surface of the lead after bonding
It is possible to improve moisture resistance etc.
You.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のフィルムキャリアテープの一実施例を
示し、(a)は平面図、(b)はA−A線の拡大断面図
である。
FIG. 1 shows an embodiment of a film carrier tape according to the present invention, wherein (a) is a plan view and (b) is an enlarged sectional view taken along line AA.

【図2】図1のフィルムキャリアテープを用いて半導体
チップをプリント基板に実装した状態を示す断面図であ
る。
FIG. 2 is a cross-sectional view showing a state where a semiconductor chip is mounted on a printed circuit board using the film carrier tape of FIG.

【図3】本発明のボンディング方法に用いるボンディン
グツールの外観図である。
FIG. 3 is an external view of a bonding tool used in the bonding method of the present invention.

【図4】従来の一般的なフィルムキャリアテープを示
し、(a)は平面図、(b)は断面図である。
4A and 4B show a conventional general film carrier tape, wherein FIG. 4A is a plan view and FIG. 4B is a cross-sectional view.

【図5】従来のフィルムキャリアテープを用いて半導体
チップをプリント基板に実装した状態を示す断面図であ
る。
FIG. 5 is a cross-sectional view showing a state where a semiconductor chip is mounted on a printed board using a conventional film carrier tape.

【符号の説明】[Explanation of symbols]

1 テープ 6 リード、6A インナーリード、6B アウターリ
ード 8 樹脂皮膜 10 半導体チップ 11 電極 20 プリント基板 21 回路パターン
DESCRIPTION OF SYMBOLS 1 Tape 6 Lead, 6A inner lead, 6B outer lead 8 Resin film 10 Semiconductor chip 11 Electrode 20 Printed circuit board 21 Circuit pattern

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁性のテ−プの表面に金属箔でリ−ド
を形成し、このリ−ドのインナ−リ−ドを半導体チップ
の電極に接続し、アウタ−リ−ドを実装基板の回路に接
続するようにしたフィルムキャリアテ−プにおいて、前
記リ−ド及びテ−プの全面に同一材料で薄い樹脂皮膜を
形成したことを特徴とするフィルムキャリアテ−プ。
1. A lead is formed on a surface of an insulating tape with a metal foil, an inner lead of the lead is connected to an electrode of a semiconductor chip, and an outer lead is mounted. A film carrier tape connected to a circuit of a substrate, wherein a thin resin film of the same material is formed on the entire surface of the lead and the tape.
【請求項2】 絶縁性のテ−プの表面に金属箔で形成さ
れ、かつその表面に樹脂皮膜が形成されたリ−ドと、半
導体チップの電極や実装基板の回路パタ−ンとを電気的
に接続するボンディング方法において、前記リ−ドをボ
ンディングツ−ルにより電極や回路パタ−ン側に押圧
し、かつボンディングツ−ルを介して接続部に超音波を
印加してリ−ドと電極や回路パタ−ンとの当接面の樹脂
皮膜のみを破壊し、かつ接続部を加熱してリ−ドと電極
や回路パタ−ンを熱圧着或いはロウ付けすることを特徴
とするリ−ドのボンディング方法。
2. A lead formed of a metal foil on a surface of an insulating tape and having a resin film formed on the surface thereof, and an electrode of a semiconductor chip and a circuit pattern of a mounting board are electrically connected to each other. In the bonding method for making the connection, the lead is pressed against the electrode or the circuit pattern side by a bonding tool, and ultrasonic waves are applied to the connection portion through the bonding tool to form the lead. The lead is characterized in that only the resin film on the contact surface with the electrode or the circuit pattern is destroyed, and the connection is heated to thermocompress or braze the lead and the electrode or the circuit pattern. Bonding method.
JP4358706A 1992-12-28 1992-12-28 Film carrier tape and lead bonding method therefor Expired - Lifetime JP2614005B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4358706A JP2614005B2 (en) 1992-12-28 1992-12-28 Film carrier tape and lead bonding method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4358706A JP2614005B2 (en) 1992-12-28 1992-12-28 Film carrier tape and lead bonding method therefor

Publications (2)

Publication Number Publication Date
JPH06204295A JPH06204295A (en) 1994-07-22
JP2614005B2 true JP2614005B2 (en) 1997-05-28

Family

ID=18460699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4358706A Expired - Lifetime JP2614005B2 (en) 1992-12-28 1992-12-28 Film carrier tape and lead bonding method therefor

Country Status (1)

Country Link
JP (1) JP2614005B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845181B2 (en) * 1975-02-24 1983-10-07 日本電気株式会社 How to connect external leads of semiconductor devices
JPS62104127A (en) * 1985-10-31 1987-05-14 Toshiba Corp Insulating wire bonding method

Also Published As

Publication number Publication date
JPH06204295A (en) 1994-07-22

Similar Documents

Publication Publication Date Title
JP2614005B2 (en) Film carrier tape and lead bonding method therefor
JPH0558657B2 (en)
JP3585806B2 (en) Wiring board with pins
JP2001127425A (en) Wiring board and bonding method thereof, mounting and bonding method of mounting component, electronic component, circuit board and electronic apparatus
JPH04212277A (en) Method of connecting terminal to printed wiring board
JP2748771B2 (en) Film carrier semiconductor device and method of manufacturing the same
JPH10242328A (en) Circuit board, circuit module having the circuit board and electronic equipment having the circuit module
JPH01128532A (en) Manufacture of semiconductor device
JP3067364B2 (en) Semiconductor device with metal bump electrode
JPS60138948A (en) Package for semiconductor device
JPS6318335B2 (en)
JPH10189655A (en) Wiring board, semiconductor device and mounting of electronic component
JP2777035B2 (en) How to connect terminals to printed wiring boards
JP3510743B2 (en) Wiring connection structure and electronic component using the same
JP2699557B2 (en) Manufacturing method of TAB type semiconductor device
JP2718299B2 (en) Large-scale integrated circuits
JP2822987B2 (en) Electronic circuit package assembly and method of manufacturing the same
JP2975783B2 (en) Lead frame and semiconductor device
JPH0142353Y2 (en)
JPH0536760A (en) Electronic circuit device
JP3237910B2 (en) Terminal structure of flexible substrate
JP2777114B2 (en) Tape carrier
JPH09139561A (en) Carrier film for semiconductor chip mounting uee or mounting structure of chip type electronic component to flexible substrate and mounting method
JP2556204B2 (en) Film carrier semiconductor device mounting method
JP2905610B2 (en) How to connect terminals to printed wiring boards