JP2602344B2 - 画像合成装置 - Google Patents
画像合成装置Info
- Publication number
- JP2602344B2 JP2602344B2 JP2145638A JP14563890A JP2602344B2 JP 2602344 B2 JP2602344 B2 JP 2602344B2 JP 2145638 A JP2145638 A JP 2145638A JP 14563890 A JP14563890 A JP 14563890A JP 2602344 B2 JP2602344 B2 JP 2602344B2
- Authority
- JP
- Japan
- Prior art keywords
- image information
- image
- information
- bits
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複数の画像を合成する画像合成装置に関す
る。
る。
［従来の技術］ 近年、画像合成装置により複数の画像を合成すること
が行われている。
が行われている。
通常、２つの画像の合成は、２つの画像情報をそれぞ
れＰ及びＱとすると、次の（１）式に基づいて行われ
る。
れＰ及びＱとすると、次の（１）式に基づいて行われ
る。
Ｐ×α＋Ｑ×（１−α） （０≦α≦１） …（１） この（１）式に基づいて実際に画像合成を行う場合に
は、画像情報の容量が非常に大きいので、演算を高速で
行わなければならず、このような高速演算のために、ル
ックアップテーブルを用いる方法が知られている。
は、画像情報の容量が非常に大きいので、演算を高速で
行わなければならず、このような高速演算のために、ル
ックアップテーブルを用いる方法が知られている。
第５図は、従来のこの種の画像合成装置のブロック図
を示す。
を示す。
同図に示すように、画像情報Ｐ及びＱが蓄積された画
像メモリ11及び12と、定数αが蓄積されたコントロール
メモリ13と、ルックアップテーブル14とが設けられてい
る。ルックアップテーブル14には、入力情報が変換され
る値が（１）式により予め計算され蓄積されている。
像メモリ11及び12と、定数αが蓄積されたコントロール
メモリ13と、ルックアップテーブル14とが設けられてい
る。ルックアップテーブル14には、入力情報が変換され
る値が（１）式により予め計算され蓄積されている。
従って、ルックアップテーブル14に蓄積された値を、
画像情報Ｐ及びＱと定数αとをアドレスとして単に読み
出すことにより、式（１）の演算が高速で行われる。こ
れにより式（１）の値がD/A（デジタル／アナログ）コ
ンバータ15によりアナログ画像情報に変換されて合成画
像がディスプレイ16に表示される。
画像情報Ｐ及びＱと定数αとをアドレスとして単に読み
出すことにより、式（１）の演算が高速で行われる。こ
れにより式（１）の値がD/A（デジタル／アナログ）コ
ンバータ15によりアナログ画像情報に変換されて合成画
像がディスプレイ16に表示される。
［発明が解決しようとする課題］ 前述した従来の画像合成装置によると、画像情報Ｐ及
びＱと定数αとを同時にルックアップテーブル14に入力
しなければならないのでルックアップテーブル14の記憶
容量を大容量とする必要がある。
びＱと定数αとを同時にルックアップテーブル14に入力
しなければならないのでルックアップテーブル14の記憶
容量を大容量とする必要がある。
例えば画像情報Ｐ及びＱの階調数をそれぞれ８ビット
とし、定数αを４ビットとすると、ルックアップテーブ
ル14の入力ビット数は20ビットとなる。すなわち、ルッ
クアップテーブル14の容量は、1024×1024ビットの画像
メモリと同程度になり、このようなルックアップテーブ
ル14を用いた場合、入力情報が変換される値をルックア
ップテーブル14に設定する時間が、画像メモリ11及び12
を直接変更する時間と同レベルになる。従って、ルック
アップテーブル14を用いるメリットがなくなってしま
う。
とし、定数αを４ビットとすると、ルックアップテーブ
ル14の入力ビット数は20ビットとなる。すなわち、ルッ
クアップテーブル14の容量は、1024×1024ビットの画像
メモリと同程度になり、このようなルックアップテーブ
ル14を用いた場合、入力情報が変換される値をルックア
ップテーブル14に設定する時間が、画像メモリ11及び12
を直接変更する時間と同レベルになる。従って、ルック
アップテーブル14を用いるメリットがなくなってしま
う。
また、このルックアップテーブル14に入力する情報の
ビット数を制限すると記憶容量は小さくてもよいが、画
像合成装置から出力される画質が劣化してしまう。
ビット数を制限すると記憶容量は小さくてもよいが、画
像合成装置から出力される画質が劣化してしまう。
従って発明の目的は、ルックアップテーブルの容量を
減少することができ、しかも画質が劣化することがない
画像合成装置を提供することにある。
減少することができ、しかも画質が劣化することがない
画像合成装置を提供することにある。
［課題を解決するための手段］ 上述の目的は本発明によれば、第１の画像情報を蓄積
している第１の記憶手段と、第２の画像情報を蓄積して
いる第２の記憶手段と、第１及び第２の記憶手段に蓄積
されている各画像情報を合成する割合の情報を蓄積して
いる第３の記憶手段と、第１の画像情報と第２の画像情
報を直接合成した画像と、合成する割合に応じて第１の
画像情報のビットデータの一部と第２の画像情報のビッ
トデータの一部を合成した画像との誤差を最小にするビ
ット選択情報により、第１の画像情報のビットデータの
一部と第２の画像情報のビットデータの一部を選択的に
出力する選択手段と、選択手段に接続されており選択手
段により選択された情報を合成して出力するルックアッ
プテーブルとを備えていることにより達成される。
している第１の記憶手段と、第２の画像情報を蓄積して
いる第２の記憶手段と、第１及び第２の記憶手段に蓄積
されている各画像情報を合成する割合の情報を蓄積して
いる第３の記憶手段と、第１の画像情報と第２の画像情
報を直接合成した画像と、合成する割合に応じて第１の
画像情報のビットデータの一部と第２の画像情報のビッ
トデータの一部を合成した画像との誤差を最小にするビ
ット選択情報により、第１の画像情報のビットデータの
一部と第２の画像情報のビットデータの一部を選択的に
出力する選択手段と、選択手段に接続されており選択手
段により選択された情報を合成して出力するルックアッ
プテーブルとを備えていることにより達成される。
［作用］ 第１の記憶手段は第１の画像情報を蓄積する。第２の
記憶手段は第２の画像情報を蓄積する。第３の記憶手段
は第１の画像情報と第２の画像情報との合成の割合を予
め蓄積する。これにより画像情報が変換される値をルッ
クアップテーブルに設定する時間が省略される。第１の
画像情報と第２の画像情報を直接合成した画像と、合成
する割合に応じて第１の画像情報のビットデータの一部
と第２の画像情報のビットデータの一部を合成した画像
との誤差を最小にするビット選択情報により、第１の画
像情報のビットデータの一部と第２の画像情報のビット
データの一部が選択的にルックアップテーブルに出力さ
れる。
記憶手段は第２の画像情報を蓄積する。第３の記憶手段
は第１の画像情報と第２の画像情報との合成の割合を予
め蓄積する。これにより画像情報が変換される値をルッ
クアップテーブルに設定する時間が省略される。第１の
画像情報と第２の画像情報を直接合成した画像と、合成
する割合に応じて第１の画像情報のビットデータの一部
と第２の画像情報のビットデータの一部を合成した画像
との誤差を最小にするビット選択情報により、第１の画
像情報のビットデータの一部と第２の画像情報のビット
データの一部が選択的にルックアップテーブルに出力さ
れる。
［実施例］ 以下本発明を図に示す実施例に基づいて説明する。
第１図は、本発明の画像合成装置の一実施例を示すブ
ロック図である。
ロック図である。
同図に示すように、画像合成装置は、第１の画像情報
である画像情報Ａを蓄積している第１の記憶手段の一例
である画像メモリ21と、第２の画像情報である画像情報
Ｂを蓄積している第２の記憶手段の一例である画像メモ
リ22とを備えている。この画像合成装置は、第３の記憶
手段の一例であるコントロールメモリ23を備えている。
コントロールメモリ23は、画像メモリ21及び画像メモリ
22に蓄積されている各画像情報を合成する割合の情報を
蓄積している。さらに画像合成装置は、画像情報Ａ及び
画像情報Ｂの少なくとも下位ビットの情報を選択的にル
ックアップテーブル25に出力する選択手段の一例である
マルチプレクサ回路24と、このマルチプレクサ回路24に
より選択された情報を合成して出力するルックアップテ
ーブル25とを有している。
である画像情報Ａを蓄積している第１の記憶手段の一例
である画像メモリ21と、第２の画像情報である画像情報
Ｂを蓄積している第２の記憶手段の一例である画像メモ
リ22とを備えている。この画像合成装置は、第３の記憶
手段の一例であるコントロールメモリ23を備えている。
コントロールメモリ23は、画像メモリ21及び画像メモリ
22に蓄積されている各画像情報を合成する割合の情報を
蓄積している。さらに画像合成装置は、画像情報Ａ及び
画像情報Ｂの少なくとも下位ビットの情報を選択的にル
ックアップテーブル25に出力する選択手段の一例である
マルチプレクサ回路24と、このマルチプレクサ回路24に
より選択された情報を合成して出力するルックアップテ
ーブル25とを有している。
画像メモリ21、画像メモリ22及びコントロールメモリ
23はマルチプレクサ回路24と接続されており、このマル
チプレクサ回路24はルックアップテーブル25と接続され
ている。
23はマルチプレクサ回路24と接続されており、このマル
チプレクサ回路24はルックアップテーブル25と接続され
ている。
画像情報Ａは８ビット信号A7〜A0で構成されており、
画像情報Ｂは８ビット信号B7〜B0で構成されている。
画像情報Ｂは８ビット信号B7〜B0で構成されている。
この画像合成装置はまた、後述するように、画像情報
Ａ及びＢの合成画像情報が予め格納されたルックアップ
テーブル25と、ルックアップテーブル25から読み出され
た値をアナログ信号に変換し、ディスプレイ27に表示さ
せるためのD/Aコンバータ26を有する。
Ａ及びＢの合成画像情報が予め格納されたルックアップ
テーブル25と、ルックアップテーブル25から読み出され
た値をアナログ信号に変換し、ディスプレイ27に表示さ
せるためのD/Aコンバータ26を有する。
２つの画像情報を合成する場合、２つの画像情報をそ
れぞれＰ及びＱとすると、式（１）に基づいて行われ
る。
れぞれＰ及びＱとすると、式（１）に基づいて行われ
る。
Ｐ×α＋Ｑ×（１−α） （０≦α≦１） …（１） ここで、画像全体にわたって合成の割合が一様な場合
には、同一の定数αを画像情報Ｐ及びＱの全ての画素値
に乗算すればよいが、画像の領域によって合成の割合が
異なる場合には、それぞれの定数αを各場所に対応する
コントロールメモリ23のアドレスに予め蓄積しなければ
ならない。
には、同一の定数αを画像情報Ｐ及びＱの全ての画素値
に乗算すればよいが、画像の領域によって合成の割合が
異なる場合には、それぞれの定数αを各場所に対応する
コントロールメモリ23のアドレスに予め蓄積しなければ
ならない。
第２図は、第１図に示した画像合成装置のマルチプレ
クサ回路のブロック図を示す。
クサ回路のブロック図を示す。
同図に示すように、マルチプレクサ回路24は画像情報
Ａの最上位のビットA7又は画像情報Ｂの最下位のビット
B0、画像情報Ａの第２位のビットA6又は画像情報Ｂの第
７位のビットB1、画像情報Ａの最下位ビットA7又は画像
情報Ｂの最上位ビットB7までの各ビットを選択して出力
するマルチプレクサ24a（J0〜J7）を有する。マルチプ
レクサJ0〜J7は、制御ルックアップテーブル24bの切換
え制御信号K0〜K7により選択信号をルックアップテーブ
ル25にそれぞれ出力する。
Ａの最上位のビットA7又は画像情報Ｂの最下位のビット
B0、画像情報Ａの第２位のビットA6又は画像情報Ｂの第
７位のビットB1、画像情報Ａの最下位ビットA7又は画像
情報Ｂの最上位ビットB7までの各ビットを選択して出力
するマルチプレクサ24a（J0〜J7）を有する。マルチプ
レクサJ0〜J7は、制御ルックアップテーブル24bの切換
え制御信号K0〜K7により選択信号をルックアップテーブ
ル25にそれぞれ出力する。
次に、本実施例の画像合成装置の動作を第１図及び第
２図を参照して説明する。
２図を参照して説明する。
第１図に示すように例えばコントロールメモリ23に蓄
積された制御情報Ｃが整数値であり、画像情報Ａ及びＢ
の合成の割合αが制御情報Ｃの最大値Ｃmで割った次の
（２）式 α＝C/Cm …（２） で与えられるものとすると、画像情報Ａ及びＢの合成演
算は、 （Ａ×Ｃ＋Ｂ×（Ｃm−Ｃ））/Cm …（３） となる。この場合、画像情報Ａ及びＢの誤差をそれぞれ
ａビット及びｂビットとすると、式（３）の誤差は次の
式（４）のようになる。但し、ａ＋ｂ＝ｄ（定数）とす
る。
積された制御情報Ｃが整数値であり、画像情報Ａ及びＢ
の合成の割合αが制御情報Ｃの最大値Ｃmで割った次の
（２）式 α＝C/Cm …（２） で与えられるものとすると、画像情報Ａ及びＢの合成演
算は、 （Ａ×Ｃ＋Ｂ×（Ｃm−Ｃ））/Cm …（３） となる。この場合、画像情報Ａ及びＢの誤差をそれぞれ
ａビット及びｂビットとすると、式（３）の誤差は次の
式（４）のようになる。但し、ａ＋ｂ＝ｄ（定数）とす
る。
（２a×Ｃ＋２(d-a)×（Ｃm−Ｃ））/Cm …（４） ここで、制御情報Ｃの値に対し、この誤差が最小とな
るａの値は、計算により簡単に求めることができ、従っ
て、本実施例では、式（４）を利用してマルチプレクサ
回路24を制御する。
るａの値は、計算により簡単に求めることができ、従っ
て、本実施例では、式（４）を利用してマルチプレクサ
回路24を制御する。
ここで、画像情報Ａ及びＢがそれぞれ８ビットである
ので、マルチプレクサ回路24が８ビットのそれぞれを選
択すると、合計８ビットが失われることになる。そこ
で、制御情報Ｃの値により、どの画像情報を何ビット切
り捨てればよいかを、式（４）の値を最小にするａの値
により求める。
ので、マルチプレクサ回路24が８ビットのそれぞれを選
択すると、合計８ビットが失われることになる。そこ
で、制御情報Ｃの値により、どの画像情報を何ビット切
り捨てればよいかを、式（４）の値を最小にするａの値
により求める。
例えば、制御情報Ｃを４ビット、即ち０≦Ｃ≦Ｃm＝1
5とし、ｄ＝８とした場合、式（４）の値を最小にする
ａの値を求めると（小数点以下を四捨五入）、第１表の
ようになる。
5とし、ｄ＝８とした場合、式（４）の値を最小にする
ａの値を求めると（小数点以下を四捨五入）、第１表の
ようになる。
この第１表により、Ｃ＝０の場合には、画像情報Ａの
８ビット全てを切り捨てればよく、Ｃ＝１の場合には、
画像情報Ａの６ビット、画像情報Ｂの２ビットを切り捨
てればよい。
８ビット全てを切り捨てればよく、Ｃ＝１の場合には、
画像情報Ａの６ビット、画像情報Ｂの２ビットを切り捨
てればよい。
ここで、制御情報Ｃの値に対して画像情報Ａ及びＢか
ら取り出すビット数をまとめると第２表のようになり、
この第２表に従って、制御ルックアップテーブル24bを
第３表のように設定する。
ら取り出すビット数をまとめると第２表のようになり、
この第２表に従って、制御ルックアップテーブル24bを
第３表のように設定する。
次に、ルックアップテーブル25について説明する。
ここで、ルックアップテーブル25に対し、制御情報Ｃ
が上位４ビット、画像情報Ａ及びＢの合成ビットが下位
８ビットとする値が入力する場合、入力値は、Ｃ×２8
＋ｙ（０≦Ｃ≦15,0≦ｙ≦255）となり、この入力値に
対し次の値Ｍを出力するように設定する。
が上位４ビット、画像情報Ａ及びＢの合成ビットが下位
８ビットとする値が入力する場合、入力値は、Ｃ×２8
＋ｙ（０≦Ｃ≦15,0≦ｙ≦255）となり、この入力値に
対し次の値Ｍを出力するように設定する。
Ｃ＝０の場合 Ｍ＝ｙ Ｃ＝１の場合 Ｍ＝（y and （255−３））×14/15 ＋（rev（Ｙ） and （255-63））×1/15 Ｃ＝2,3の場合 Ｍ＝（y and （255−７））×（15−Ｃ）/15 ＋（rev（ｙ） and （255-31））×C/15 Ｃ＝4,5,6,7,8,9,10,11の場合 Ｍ＝（y and （255-15））×（15−Ｃ）/15 ＋（rev（ｙ） and （255-15））×C/15 Ｃ＝12,13の場合 Ｍ＝（y and （255-31））×（15−Ｃ）/15 ＋（rev（ｙ） and （255−７））×C/15 Ｃ＝14の場合 Ｍ＝（y and （255-63））×1/15 ＋（rev（ｙ） and （255−３））×14/15 Ｃ＝15の場合 Ｍ＝rev（ｙ） 但し、上述の「and」は、各ビット毎に論理積を行う
演算を示し、「rev（ｙ）」は、ｙの上位ビットと下位
ビットを反転させる関数を示す。
演算を示し、「rev（ｙ）」は、ｙの上位ビットと下位
ビットを反転させる関数を示す。
すなわち、Ｃ＝１〜14の場合の第１項は、画像メモリ
22に混合比（15−Ｃ）を乗算したものであり、また、第
２項は、画像メモリ21に混合比Ｃを乗算したものであ
る。したがって、ルックアップテーブル25の出力値Ｍ
は、画像情報Ａ及びＢを制御情報Ｃにより合成したもの
となる。
22に混合比（15−Ｃ）を乗算したものであり、また、第
２項は、画像メモリ21に混合比Ｃを乗算したものであ
る。したがって、ルックアップテーブル25の出力値Ｍ
は、画像情報Ａ及びＢを制御情報Ｃにより合成したもの
となる。
従って、本実施例の画像合成装置によれば、ルックア
ップテーブル25の入力ビット数は12ビットとなり、従来
例（20ビット）に比べてルックアップテーブル25の容量
を減少することができる。
ップテーブル25の入力ビット数は12ビットとなり、従来
例（20ビット）に比べてルックアップテーブル25の容量
を減少することができる。
また、本実施例の画像合成装置によれば、合成誤差
は、第１表に示すように、制御情報Ｃの値により大幅に
変化するが、画像情報Ａ及びＢの割合αが離れている場
合には非常に小さくなる。
は、第１表に示すように、制御情報Ｃの値により大幅に
変化するが、画像情報Ａ及びＢの割合αが離れている場
合には非常に小さくなる。
特に、画像情報Ａ及びＢの一方を表示する領域では誤
差はまったく無いので、例えば画像の一部と背景画像を
合成する場合にはそれぞれの領域の誤差が全くなくな
る。なおこの画像の境界の誤差は大きいが人間の目では
あまり感じられない。
差はまったく無いので、例えば画像の一部と背景画像を
合成する場合にはそれぞれの領域の誤差が全くなくな
る。なおこの画像の境界の誤差は大きいが人間の目では
あまり感じられない。
第３図は本発明の第２の実施例のブロック図を示す。
同図に示すように、画像情報Ａの上位２ビットA7及び
A6と画像情報Ｂの上位２ビットB7及びB6を切り替えない
でルックアップテーブル34に直接入力するように構成し
てもよい。
A6と画像情報Ｂの上位２ビットB7及びB6を切り替えない
でルックアップテーブル34に直接入力するように構成し
てもよい。
尚、この場合には、ルックアップテーブル34の入力ビ
ット数が２ビット増えるため、第１の実施例より記憶容
量が大きくなるが、演算精度は高くなる。
ット数が２ビット増えるため、第１の実施例より記憶容
量が大きくなるが、演算精度は高くなる。
制御ルックアップテーブル33の設定は、画像情報Ａ及
びＢの下位６ビットを切り替えるので、式（４）におい
てｄ＝６とすればよい。
びＢの下位６ビットを切り替えるので、式（４）におい
てｄ＝６とすればよい。
また、上述の実施例では、８ビット階調の白黒画像情
報Ａ及びＢを合成するように構成したが、第４図のブロ
ック図に示すように、Ｒ（赤）の画像メモリ41R及び42R
と、Ｇ（緑）の画像メモリ41G及び42Gと、Ｂ（青）の画
像メモリ41B及び42Bと、各色のマルチプレクサ回路44
R、44G及び44Bと、ルックアップテーブル45R、45G、45B
と、D/Aコンバータ46R、46G及び46B設け同図のように接
続することにより、２つのカラー画像情報を合成するこ
とができる。
報Ａ及びＢを合成するように構成したが、第４図のブロ
ック図に示すように、Ｒ（赤）の画像メモリ41R及び42R
と、Ｇ（緑）の画像メモリ41G及び42Gと、Ｂ（青）の画
像メモリ41B及び42Bと、各色のマルチプレクサ回路44
R、44G及び44Bと、ルックアップテーブル45R、45G、45B
と、D/Aコンバータ46R、46G及び46B設け同図のように接
続することにより、２つのカラー画像情報を合成するこ
とができる。
［発明の効果］ 以上詳細に説明したように本発明によれば、第１の画
像情報を蓄積している第１の記憶手段と、第２の画像情
報を蓄積している第２の記憶手段と、第１及び第２の記
憶手段に蓄積されている各画像情報を合成する割合の情
報を蓄積している第３の記憶手段と、第１、第２及び第
３の記憶手段と接続されており第３の記憶手段に蓄積さ
れている情報に応じて第１の画像情報と第２の画像情報
を直接合成した画像と、合成する割合に応じて第１の画
像情報のビットデータの一部と第２の画像情報のビット
データの一部を合成した画像との誤差を最小にするビッ
ト選択情報により、第１の画像情報のビットデータの一
部と第２の画像情報のビットデータの一部を選択的に出
力する選択手段と、選択手段に接続されており選択手段
により選択された信号を合成して出力するルックアップ
テーブルとを備えているので、ルックアップテーブルの
容量を減少し、しかも画質が劣化することなく画像情報
を合成することができる。
像情報を蓄積している第１の記憶手段と、第２の画像情
報を蓄積している第２の記憶手段と、第１及び第２の記
憶手段に蓄積されている各画像情報を合成する割合の情
報を蓄積している第３の記憶手段と、第１、第２及び第
３の記憶手段と接続されており第３の記憶手段に蓄積さ
れている情報に応じて第１の画像情報と第２の画像情報
を直接合成した画像と、合成する割合に応じて第１の画
像情報のビットデータの一部と第２の画像情報のビット
データの一部を合成した画像との誤差を最小にするビッ
ト選択情報により、第１の画像情報のビットデータの一
部と第２の画像情報のビットデータの一部を選択的に出
力する選択手段と、選択手段に接続されており選択手段
により選択された信号を合成して出力するルックアップ
テーブルとを備えているので、ルックアップテーブルの
容量を減少し、しかも画質が劣化することなく画像情報
を合成することができる。
第１図は本発明の画像合成装置の一実施例を示すブロッ
ク図、第２図は第１図に示した画像合成装置のマルチプ
レクサ回路のブロック図、第３図は本発明の第２の実施
例のブロック図、第４図は本発明の他の実施例のブロッ
ク図、第５図は従来の画像合成装置のブロック図であ
る。 21,41R,41G,41B,22,42R,42G,42B……画像メモリ、23,43
a……コントールメモリ、24,44R,44G,44B……マルチプ
レクサ回路、25,45b,45R,45G,45B……ルックアップテー
ブル。
ク図、第２図は第１図に示した画像合成装置のマルチプ
レクサ回路のブロック図、第３図は本発明の第２の実施
例のブロック図、第４図は本発明の他の実施例のブロッ
ク図、第５図は従来の画像合成装置のブロック図であ
る。 21,41R,41G,41B,22,42R,42G,42B……画像メモリ、23,43
a……コントールメモリ、24,44R,44G,44B……マルチプ
レクサ回路、25,45b,45R,45G,45B……ルックアップテー
ブル。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−189690（ＪＰ，Ａ) 特開 平２−165792（ＪＰ，Ａ) 特開 平２−137070（ＪＰ，Ａ)
Claims (2)
- 【請求項１】第１の画像情報を蓄積している第１の記憶
手段と、 第２の画像情報を蓄積している第２の記憶手段と、 該第１及び第２の記憶手段に蓄積されている各画像情報
を合成する割合の情報を蓄積している第３の記憶手段
と、 前記第１、第２及び第３の記憶手段と接続されており前
記第３の記憶手段に蓄積されている情報に応じて、前記
第１の画像情報と前記第２の画像情報を直接合成した画
像と、前記合成する割合に応じて前記第１の画像情報の
ビットデータの一部と前記第２の画像情報のビットデー
タの一部を合成した画像との誤差を最小にするビット選
択情報により、前記第１の画像情報のビットデータの一
部と前記第２の画像情報のビットデータの一部を選択的
に出力する選択手段と、 該選択手段に接続されており該選択手段により選択され
た情報を合成して出力するルックアップテーブルとを備
えていることを特徴とする画像合成装置。 - 【請求項２】前記ビット選択情報が以下の式の値を最小
にすることによって得られることを特徴とする、請求項
１に記載の画像合成装置。 ｛２a×Ｃ＋２(d-a)×（Cm−Ｃ）｝/Cm ここで、ａ＋ｂ＝ｄ （ｄは定数）。 α＝C/Cm。 ａは、第１の画像情報の誤差。 ｂは、第２の画像情報の誤差。 αは、第１の画像情報と第２の画像情報との合成する割
合。 Ｃは、画像情報合成の制御情報。 Cmは、画像情報合成の制御情報の最大値。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145638A JP2602344B2 (ja) | 1990-06-04 | 1990-06-04 | 画像合成装置 |
| US08/059,346 US5313226A (en) | 1990-06-04 | 1993-05-11 | Image synthesizing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145638A JP2602344B2 (ja) | 1990-06-04 | 1990-06-04 | 画像合成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0438580A JPH0438580A (ja) | 1992-02-07 |
| JP2602344B2 true JP2602344B2 (ja) | 1997-04-23 |
Family
ID=15389643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2145638A Expired - Lifetime JP2602344B2 (ja) | 1990-06-04 | 1990-06-04 | 画像合成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5313226A (ja) |
| JP (1) | JP2602344B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821919A (en) * | 1994-04-29 | 1998-10-13 | Intel Corporation | Apparatus for table-driven conversion of pixels from YVU to RGB format |
| US5949409A (en) * | 1994-12-02 | 1999-09-07 | Sony Corporation | Image processing in which the image is divided into image areas with specific color lookup tables for enhanced color resolution |
| US6816627B2 (en) | 2001-04-12 | 2004-11-09 | Lockheed Martin Corporation | System for morphological image fusion and change detection |
| DE602004010777T2 (de) * | 2004-02-18 | 2008-12-04 | Harman Becker Automotive Systems Gmbh | Alphamischung auf Basis einer Nachschlagtabelle |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5793781A (en) * | 1980-12-03 | 1982-06-10 | Matsushita Electric Ind Co Ltd | Video synthesizer |
| US4639721A (en) * | 1982-10-09 | 1987-01-27 | Sharp Kabushiki Kaisha | Data selection circuit for the screen display of data from a personal computer |
| JPS60220387A (ja) * | 1984-04-13 | 1985-11-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ラスタ走査表示装置 |
| US4868552A (en) * | 1986-08-25 | 1989-09-19 | Rohde & Schwartz-Polarad | Apparatus and method for monochrome/multicolor display of superimposed images |
| JPS63114472A (ja) * | 1986-10-31 | 1988-05-19 | Victor Co Of Japan Ltd | 画像処理装置 |
| US4827253A (en) * | 1987-05-18 | 1989-05-02 | Dubner Computer Systems, Inc. | Video compositing using a software linear keyer |
| US4954819A (en) * | 1987-06-29 | 1990-09-04 | Evans & Sutherland Computer Corp. | Computer graphics windowing system for the display of multiple dynamic images |
| US4992781A (en) * | 1987-07-17 | 1991-02-12 | Sharp Kabushiki Kaisha | Image synthesizer |
| US4908780A (en) * | 1988-10-14 | 1990-03-13 | Sun Microsystems, Inc. | Anti-aliasing raster operations utilizing sub-pixel crossing information to control pixel shading |
| JPH02137070A (ja) * | 1988-11-18 | 1990-05-25 | Canon Inc | 画像処理装置 |
| JPH02275588A (ja) * | 1989-04-18 | 1990-11-09 | Toshiba Corp | リカーシブフィルタおよびこれを用いた画像表示装置 |
| US5083257A (en) * | 1989-04-27 | 1992-01-21 | Motorola, Inc. | Bit plane partitioning for graphic displays |
| US5091717A (en) * | 1989-05-01 | 1992-02-25 | Sun Microsystems, Inc. | Apparatus for selecting mode of output in a computer system |
-
1990
- 1990-06-04 JP JP2145638A patent/JP2602344B2/ja not_active Expired - Lifetime
-
1993
- 1993-05-11 US US08/059,346 patent/US5313226A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0438580A (ja) | 1992-02-07 |
| US5313226A (en) | 1994-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737772A (en) | Video display controller | |
| US5977946A (en) | Multi-window apparatus | |
| JP2913096B2 (ja) | ラスタ走査されるビデオ表示装置 | |
| JP2572373B2 (ja) | カラ−デイスプレイ装置 | |
| JP2769345B2 (ja) | 表示制御装置 | |
| KR970064189A (ko) | 수평주사선용표시 스캔메모리를 사용한 화소연산 생성형 테리비전온스크린 표시장치 | |
| US5442379A (en) | High speed RAMDAC with reconfigurable color palette | |
| JPH0651752A (ja) | ビジュアルデータ処理装置 | |
| US5250928A (en) | Graphics decoder | |
| US5852444A (en) | Application of video to graphics weighting factor to video image YUV to RGB color code conversion | |
| JP2602344B2 (ja) | 画像合成装置 | |
| JP3788105B2 (ja) | 階調補正装置、画像表示装置および階調補正方法 | |
| JPH07225575A (ja) | マルチウィンドウ装置 | |
| JP2002325171A (ja) | 画像合成処理装置及び画像合成プログラム | |
| JPH05204350A (ja) | 画像データ処理装置 | |
| JPH096306A (ja) | 画像フレームメモリ | |
| JP3084729B2 (ja) | デジタルオシロスコープ | |
| JPH0292170A (ja) | デイジタルスーパーインポーズ方式 | |
| JPS615376A (ja) | 画像処理装置 | |
| JPH11187419A (ja) | 信号処理装置及び信号処理方法 | |
| JPS61134796A (ja) | 異種画像表示の画像処理装置 | |
| JPH04114195A (ja) | 画像記憶装置 | |
| JPH02150977A (ja) | 自然画像の合成装置 | |
| JPS6240584A (ja) | 縮小表示制御装置 | |
| JP2001166765A (ja) | 画像データ処理装置 |