JP2699658B2 - 平方根演算装置 - Google Patents
平方根演算装置Info
- Publication number
- JP2699658B2 JP2699658B2 JP41101590A JP41101590A JP2699658B2 JP 2699658 B2 JP2699658 B2 JP 2699658B2 JP 41101590 A JP41101590 A JP 41101590A JP 41101590 A JP41101590 A JP 41101590A JP 2699658 B2 JP2699658 B2 JP 2699658B2
- Authority
- JP
- Japan
- Prior art keywords
- operand
- unit
- square root
- output
- conversion table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
Description
【０００１】
【産業上の利用分野】本発明は平方根演算装置に関し、
特に正規化浮動小数点数の平方根の演算を行う平方根演
算装置に関する。
特に正規化浮動小数点数の平方根の演算を行う平方根演
算装置に関する。
【０００２】
【従来の技術】従来、この種の平方根演算装置では、２
のべき乗数（ここでは、ｋを正整数とするときの２k を
意味する）であるＮ（２4 である１６を代表例とする）
を基数とする正規化浮動小数点数が被演算数である場合
に、以下に示すような考え方に基づき演算が行われてい
た。
のべき乗数（ここでは、ｋを正整数とするときの２k を
意味する）であるＮ（２4 である１６を代表例とする）
を基数とする正規化浮動小数点数が被演算数である場合
に、以下に示すような考え方に基づき演算が行われてい
た。
【０００３】被演算数の仮数をｍとし、被演算数の偶数
の指数を２ｎ（ｎは整数）とし、被演算数の奇数の指数
を２ｎ＋１とすると、浮動小数点数である被演算数の平
方根は次のように表すことができる。 （ｍ×Ｎ2n）1/2 ＝ｍ1/2 ×Ｎn （ｍ×Ｎ2n+1）1/2 ＝（ｍ1/2 ×Ｎn ）×Ｎ1/2
の指数を２ｎ（ｎは整数）とし、被演算数の奇数の指数
を２ｎ＋１とすると、浮動小数点数である被演算数の平
方根は次のように表すことができる。 （ｍ×Ｎ2n）1/2 ＝ｍ1/2 ×Ｎn （ｍ×Ｎ2n+1）1/2 ＝（ｍ1/2 ×Ｎn ）×Ｎ1/2
【０００４】したがって、被演算数の指数が偶数
の場合には、被演算数の平方根の仮数は被演算数の仮数
の平方根になり、被演算数の平方根の指数は被演算数の
指数の２分の１になる。
の場合には、被演算数の平方根の仮数は被演算数の仮数
の平方根になり、被演算数の平方根の指数は被演算数の
指数の２分の１になる。
【０００５】また、被演算数の指数が奇数の場合には、
指数が偶数の場合の演算結果にＮ1/2 （Ｎが１６の場合
には４）を乗じた値になる。
指数が偶数の場合の演算結果にＮ1/2 （Ｎが１６の場合
には４）を乗じた値になる。
【０００６】図２は、以上のような考え方に基づく従来
の平方根演算装置の一例の構成を示すブロック図であ
る。
の平方根演算装置の一例の構成を示すブロック図であ
る。
【０００７】変換表記憶部２０は、被演算数の仮数ｍか
らその平方根ｍ1/2 を求めるための変換表をあらかじめ
記憶しており、信号線２０１（被演算数仮数部入力信号
線）から被演算数の仮数を入力し、その平方根を出力す
る。
らその平方根ｍ1/2 を求めるための変換表をあらかじめ
記憶しており、信号線２０１（被演算数仮数部入力信号
線）から被演算数の仮数を入力し、その平方根を出力す
る。
【０００８】除算部２１は、信号線２０２（被演算数指
数部入力信号線）から被演算数の指数を入力し、その２
分の１を整数演算で求めて出力する。
数部入力信号線）から被演算数の指数を入力し、その２
分の１を整数演算で求めて出力する。
【０００９】浮動小数点数乗算部２２は、変換表記憶部
２０の出力の仮数と除算部２１の出力の指数とを合わせ
た浮動小数点数（変換表記憶部２０の出力を仮数とし除
算部２１の出力を指数とする浮動小数点数。以下、「あ
る仮数とある指数とを合わせた浮動小数点数」という表
現は同様の意味を示す）を信号線２０３から入力し、そ
の浮動小数点数にＮ1/2 （Ｎが１６の場合には４）を乗
じた演算結果を信号線２０４に出力する。なお、浮動小
数点数乗算部２２は演算結果を正規化するための正規化
手段を有しており、信号線２０４には正規化された演算
結果を出力する（このような正規化手段は、平方根演算
装置から演算結果が出力された後に設けることも可能で
ある）。
２０の出力の仮数と除算部２１の出力の指数とを合わせ
た浮動小数点数（変換表記憶部２０の出力を仮数とし除
算部２１の出力を指数とする浮動小数点数。以下、「あ
る仮数とある指数とを合わせた浮動小数点数」という表
現は同様の意味を示す）を信号線２０３から入力し、そ
の浮動小数点数にＮ1/2 （Ｎが１６の場合には４）を乗
じた演算結果を信号線２０４に出力する。なお、浮動小
数点数乗算部２２は演算結果を正規化するための正規化
手段を有しており、信号線２０４には正規化された演算
結果を出力する（このような正規化手段は、平方根演算
装置から演算結果が出力された後に設けることも可能で
ある）。
【００１０】演算結果選択部２３は、信号線２０２上の
被演算数の指数が偶数の場合には信号線２０３上の演算
結果を選択して信号線２０５（演算結果出力信号線）に
出力し、信号線２０２上の被演算数の指数が奇数の場合
には信号線２０４上の演算結果を選択して信号線２０５
に出力する。
被演算数の指数が偶数の場合には信号線２０３上の演算
結果を選択して信号線２０５（演算結果出力信号線）に
出力し、信号線２０２上の被演算数の指数が奇数の場合
には信号線２０４上の演算結果を選択して信号線２０５
に出力する。
【００１１】
【発明が解決しようとする課題】上述した従来の平方根
演算装置では、浮動小数点数の演算を行う浮動小数点数
乗算部が必要になるので、回路規模が大きく複雑にな
り、信号の伝播遅延時間が大きくなるという欠点があ
る。
演算装置では、浮動小数点数の演算を行う浮動小数点数
乗算部が必要になるので、回路規模が大きく複雑にな
り、信号の伝播遅延時間が大きくなるという欠点があ
る。
【００１２】本発明の目的は、上述の点に鑑み、２のべ
き乗数であるＮ（１６を代表例とする）を基数とする正
規化浮動小数点数の平方根の演算を行う場合に、回路規
模を縮小することができ、信号の伝播遅延時間を小さく
することができる平方根演算装置を提供することにあ
る。
き乗数であるＮ（１６を代表例とする）を基数とする正
規化浮動小数点数の平方根の演算を行う場合に、回路規
模を縮小することができ、信号の伝播遅延時間を小さく
することができる平方根演算装置を提供することにあ
る。
【００１３】
【課題を解決するための手段】本発明の平方根演算装置
は、１６を基数とする正規化浮動小数点数の平方根の演
算を行う平方根演算装置において、被演算数の仮数を入
力しその値の平方根を出力するための変換表を記憶する
第１の変換表記憶部と、被演算数の仮数を入力しその値
を１６で除した値の平方根を出力するための変換表を記
憶する第２の変換表記憶部と、被演算数の指数を２で除
した値を求めて出力する除算部と、この除算部の出力に
１を加えて出力する加算部と、被演算数の指数が偶数で
ある場合に前記第１の変換表記憶部の出力の仮数部と前
記除算部の出力の指数部とを合わせた正規化浮動小数点
数を演算結果として出力し被演算数の指数が奇数である
場合に前記第２の変換表記憶部の出力の仮数部と前記加
算部の出力の指数部とを合わせた正規化浮動小数点数を
演算結果として出力する演算結果選択部とを有する。
は、１６を基数とする正規化浮動小数点数の平方根の演
算を行う平方根演算装置において、被演算数の仮数を入
力しその値の平方根を出力するための変換表を記憶する
第１の変換表記憶部と、被演算数の仮数を入力しその値
を１６で除した値の平方根を出力するための変換表を記
憶する第２の変換表記憶部と、被演算数の指数を２で除
した値を求めて出力する除算部と、この除算部の出力に
１を加えて出力する加算部と、被演算数の指数が偶数で
ある場合に前記第１の変換表記憶部の出力の仮数部と前
記除算部の出力の指数部とを合わせた正規化浮動小数点
数を演算結果として出力し被演算数の指数が奇数である
場合に前記第２の変換表記憶部の出力の仮数部と前記加
算部の出力の指数部とを合わせた正規化浮動小数点数を
演算結果として出力する演算結果選択部とを有する。
【００１４】また、本発明の平方根演算装置は、２のべ
き乗数であるＮを基数とする正規化浮動小数点数の平方
根の演算を行う平方根演算装置において、被演算数の仮
数を入力しその値の平方根を出力するための変換表を記
憶する第１の変換表記憶部と、被演算数の仮数を入力し
その値をＮで除した値の平方根を出力するための変換表
を記憶する第２の変換表記憶部と、被演算数の指数を２
で除した値を求めて出力する除算部と、この除算部の出
力に１を加えて出力する加算部と、被演算数の指数が偶
数である場合に前記第１の変換表記憶部の出力の仮数部
と前記除算部の出力の指数部とを合わせた正規化浮動小
数点数を演算結果として出力し被演算数の指数が奇数で
ある場合に前記第２の変換表記憶部の出力の仮数部と前
記加算部の出力の指数部とを合わせた正規化浮動小数点
数を演算結果として出力する演算結果選択部とを有す
る。
き乗数であるＮを基数とする正規化浮動小数点数の平方
根の演算を行う平方根演算装置において、被演算数の仮
数を入力しその値の平方根を出力するための変換表を記
憶する第１の変換表記憶部と、被演算数の仮数を入力し
その値をＮで除した値の平方根を出力するための変換表
を記憶する第２の変換表記憶部と、被演算数の指数を２
で除した値を求めて出力する除算部と、この除算部の出
力に１を加えて出力する加算部と、被演算数の指数が偶
数である場合に前記第１の変換表記憶部の出力の仮数部
と前記除算部の出力の指数部とを合わせた正規化浮動小
数点数を演算結果として出力し被演算数の指数が奇数で
ある場合に前記第２の変換表記憶部の出力の仮数部と前
記加算部の出力の指数部とを合わせた正規化浮動小数点
数を演算結果として出力する演算結果選択部とを有す
る。
【００１５】
【作用】本発明の平方根演算装置では、第１の変換表記
憶部が被演算数の仮数を入力しその値の平方根を出力す
るための変換表を記憶し、第２の変換表記憶部が被演算
数の仮数を入力しその値を１６で除した値の平方根を出
力するための変換表を記憶し、除算部が被演算数の指数
を２で除した値を求めて出力し、加算部が除算部の出力
に１を加えて出力し、演算結果選択部が被演算数の指数
が偶数である場合に第１の変換表記憶部の出力の仮数部
と除算部の出力の指数部とを合わせた正規化浮動小数点
数を演算結果として出力し被演算数の指数が奇数である
場合に第２の変換表記憶部の出力の仮数部と加算部の出
力の指数部とを合わせた正規化浮動小数点数を演算結果
として出力する。
憶部が被演算数の仮数を入力しその値の平方根を出力す
るための変換表を記憶し、第２の変換表記憶部が被演算
数の仮数を入力しその値を１６で除した値の平方根を出
力するための変換表を記憶し、除算部が被演算数の指数
を２で除した値を求めて出力し、加算部が除算部の出力
に１を加えて出力し、演算結果選択部が被演算数の指数
が偶数である場合に第１の変換表記憶部の出力の仮数部
と除算部の出力の指数部とを合わせた正規化浮動小数点
数を演算結果として出力し被演算数の指数が奇数である
場合に第２の変換表記憶部の出力の仮数部と加算部の出
力の指数部とを合わせた正規化浮動小数点数を演算結果
として出力する。
【００１６】また、本発明の平方根演算装置では、第１
の変換表記憶部が被演算数の仮数を入力しその値の平方
根を出力するための変換表を記憶し、第２の変換表記憶
部が被演算数の仮数を入力しその値をＮで除した値の平
方根を出力するための変換表を記憶し、除算部が被演算
数の指数を２で除した値を求めて出力し、加算部が除算
部の出力に１を加えて出力し、演算結果選択部が被演算
数の指数が偶数である場合に第１の変換表記憶部の出力
の仮数部と除算部の出力の指数部とを合わせた正規化浮
動小数点数を演算結果として出力し被演算数の指数が奇
数である場合に第２の変換表記憶部の出力の仮数部と加
算部の出力の指数部とを合わせた正規化浮動小数点数を
演算結果として出力する。
の変換表記憶部が被演算数の仮数を入力しその値の平方
根を出力するための変換表を記憶し、第２の変換表記憶
部が被演算数の仮数を入力しその値をＮで除した値の平
方根を出力するための変換表を記憶し、除算部が被演算
数の指数を２で除した値を求めて出力し、加算部が除算
部の出力に１を加えて出力し、演算結果選択部が被演算
数の指数が偶数である場合に第１の変換表記憶部の出力
の仮数部と除算部の出力の指数部とを合わせた正規化浮
動小数点数を演算結果として出力し被演算数の指数が奇
数である場合に第２の変換表記憶部の出力の仮数部と加
算部の出力の指数部とを合わせた正規化浮動小数点数を
演算結果として出力する。
【００１７】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１８】図１は、本発明の平方根演算装置の一実施
例の構成を示すブロック図である。本実施例の平方根演
算装置は、２のべき乗数であるＮ（２4 である１６を代
表例とする）を基数とする正規化浮動小数点数が被演算
数である平方根演算を行う装置であり、変換表記憶部１
０（第１の変換表記憶部）と、変換表記憶部１１（第２
の変換表記憶部）と、除算部１２と、加算部１３と、演
算結果選択部１４と、信号線１０１〜１０５とを含んで
構成されている。
例の構成を示すブロック図である。本実施例の平方根演
算装置は、２のべき乗数であるＮ（２4 である１６を代
表例とする）を基数とする正規化浮動小数点数が被演算
数である平方根演算を行う装置であり、変換表記憶部１
０（第１の変換表記憶部）と、変換表記憶部１１（第２
の変換表記憶部）と、除算部１２と、加算部１３と、演
算結果選択部１４と、信号線１０１〜１０５とを含んで
構成されている。
【００１９】本実施例を含む本発明の平方根演算装置で
は、以下に示すような考え方に基づき演算が行われてい
る。
は、以下に示すような考え方に基づき演算が行われてい
る。
【００２０】被演算数の仮数をｍとし、被演算数の偶数
の指数を２ｎ（ｎは整数）とし、奇数の指数を２ｎ＋１
とすると、Ｎを基数とする浮動小数点数である被演算数
（ｍ×Ｎ2n）または（ｍ×Ｎ2n+1）の平方根は次のよう
に表すことができる。 （ｍ×Ｎ2n）1/2 ＝ｍ1/2 ×Ｎn （ｍ×Ｎ2n+1）1/2 ＝（ｍ／Ｎ）1/2 ×Ｎn+1
の指数を２ｎ（ｎは整数）とし、奇数の指数を２ｎ＋１
とすると、Ｎを基数とする浮動小数点数である被演算数
（ｍ×Ｎ2n）または（ｍ×Ｎ2n+1）の平方根は次のよう
に表すことができる。 （ｍ×Ｎ2n）1/2 ＝ｍ1/2 ×Ｎn （ｍ×Ｎ2n+1）1/2 ＝（ｍ／Ｎ）1/2 ×Ｎn+1
【００２１】したがって、被演算数の指数が偶数
の場合には、被演算数の平方根の仮数は被演算数の仮数
の平方根になり、被演算数の平方根の指数は被演算数の
指数の２分の１になる。
の場合には、被演算数の平方根の仮数は被演算数の仮数
の平方根になり、被演算数の平方根の指数は被演算数の
指数の２分の１になる。
【００２２】また、被演算数の指数が奇数の場合には、
被演算数の平方根の仮数は被演算数の仮数を基数で割っ
た値の平方根になり、被演算数の平方根の指数は被演算
数の指数の２分の１に１を加えた値になる。
被演算数の平方根の仮数は被演算数の仮数を基数で割っ
た値の平方根になり、被演算数の平方根の指数は被演算
数の指数の２分の１に１を加えた値になる。
【００２３】図１に示す本実施例の平方根演算装置は、
以上のような考え方に基づいて構成されている。
以上のような考え方に基づいて構成されている。
【００２４】次に、このように構成された本実施例の平
方根演算装置の動作について説明する。
方根演算装置の動作について説明する。
【００２５】変換表記憶部１０は、被演算数の仮数ｍか
らその仮数ｍの平方根ｍ1/2 を求めるための変換表をあ
らかじめ記憶しており、信号線１０１（被演算数仮数部
入力信号線）から被演算数の仮数ｍを入力し、ｍ
1/2 （被演算数の指数が偶数の場合に演算結果の仮数と
なる値）を出力する。
らその仮数ｍの平方根ｍ1/2 を求めるための変換表をあ
らかじめ記憶しており、信号線１０１（被演算数仮数部
入力信号線）から被演算数の仮数ｍを入力し、ｍ
1/2 （被演算数の指数が偶数の場合に演算結果の仮数と
なる値）を出力する。
【００２６】変換表記憶部１１は、被演算数の仮数ｍか
らその仮数ｍをＮ（１６が基数である場合には１６）で
除した値の平方根（ｍ／Ｎ）1/2 を求めるための変換表
をあらかじめ記憶しており、信号線１０１から被演算数
の仮数ｍを入力し、（ｍ／Ｎ）1/2 （被演算数の指数が
奇数の場合に演算結果の仮数となる値）を出力する。
らその仮数ｍをＮ（１６が基数である場合には１６）で
除した値の平方根（ｍ／Ｎ）1/2 を求めるための変換表
をあらかじめ記憶しており、信号線１０１から被演算数
の仮数ｍを入力し、（ｍ／Ｎ）1/2 （被演算数の指数が
奇数の場合に演算結果の仮数となる値）を出力する。
【００２７】除算部１２は、信号線１０２（被演算数指
数部入力信号線）から被演算数の指数を入力し、その指
数の２分の１を整数演算で求めて出力する。
数部入力信号線）から被演算数の指数を入力し、その指
数の２分の１を整数演算で求めて出力する。
【００２８】加算部１３は、整数演算で除算部１２の出
力に１を加えて出力する。
力に１を加えて出力する。
【００２９】演算結果選択部１４は、信号線１０２上の
被演算数の指数が偶数の場合には、変換表記憶部１０の
出力の仮数と除算部１２の出力の指数とを合わせた浮動
小数点数を信号線１０３から入力し、その浮動小数点数
を演算結果として信号線１０５（演算結果出力信号線）
に出力する。
被演算数の指数が偶数の場合には、変換表記憶部１０の
出力の仮数と除算部１２の出力の指数とを合わせた浮動
小数点数を信号線１０３から入力し、その浮動小数点数
を演算結果として信号線１０５（演算結果出力信号線）
に出力する。
【００３０】また、演算結果選択部１４は、信号線１０
２上の被演算数の指数が奇数の場合には、変換表記憶部
１１の出力の仮数と加算部１３の出力の指数とを合わせ
た浮動小数点数を信号線１０４から入力し、その浮動小
数点数を演算結果として信号線１０５に出力する。
２上の被演算数の指数が奇数の場合には、変換表記憶部
１１の出力の仮数と加算部１３の出力の指数とを合わせ
た浮動小数点数を信号線１０４から入力し、その浮動小
数点数を演算結果として信号線１０５に出力する。
【００３１】ここで、入力の仮数ｍが「（１／Ｎ）≦ｍ
＜１」に適合するように正規化されているならば、変換
表記憶部１０および１１に記憶されている変換後の値
ｍ′（演算結果の仮数であるｍ1/2 または（ｍ／Ｎ）
1/2 ）は次の式を満たすので、信号線１０５上の演算結
果は正規化されたものとなる。 変換表記憶部１０ （１／Ｎ）＜（１／Ｎ）1/2 ≦ｍ′＜１1/2 ＝１ 例えば、Ｎ＝１６の場合には以下のようになる。 （１／１６）＜（１／４）≦ｍ′＜１ 変換表記憶部１１ （１／Ｎ）＝（（１／Ｎ）／Ｎ）1/2 ≦ｍ′＜（１／
Ｎ）1/2 ＜１ 例えば、Ｎ＝１６の場合には以下のようになる。 （１／１６）≦ｍ′＜（１／４）＜１
＜１」に適合するように正規化されているならば、変換
表記憶部１０および１１に記憶されている変換後の値
ｍ′（演算結果の仮数であるｍ1/2 または（ｍ／Ｎ）
1/2 ）は次の式を満たすので、信号線１０５上の演算結
果は正規化されたものとなる。 変換表記憶部１０ （１／Ｎ）＜（１／Ｎ）1/2 ≦ｍ′＜１1/2 ＝１ 例えば、Ｎ＝１６の場合には以下のようになる。 （１／１６）＜（１／４）≦ｍ′＜１ 変換表記憶部１１ （１／Ｎ）＝（（１／Ｎ）／Ｎ）1/2 ≦ｍ′＜（１／
Ｎ）1/2 ＜１ 例えば、Ｎ＝１６の場合には以下のようになる。 （１／１６）≦ｍ′＜（１／４）＜１
【００３２】
【発明の効果】以上説明したように本発明は、２のべき
乗数であるＮ（１６を代表例とする）を基数とする正規
化浮動小数点数の平方根の演算を行う場合に、仮数部の
演算については１回の変換表の索引のみで可能とし、指
数部の演算についても２を除数とする除算および１の加
算（いずれも整数演算である）だけによって可能とする
ことにより、浮動小数点数の演算を行うための回路（従
来技術における浮動小数点数乗算部のような回路）が不
要になり、回路規模を縮小することができ、信号の伝播
遅延時間を小さくすることができるという効果がある。
乗数であるＮ（１６を代表例とする）を基数とする正規
化浮動小数点数の平方根の演算を行う場合に、仮数部の
演算については１回の変換表の索引のみで可能とし、指
数部の演算についても２を除数とする除算および１の加
算（いずれも整数演算である）だけによって可能とする
ことにより、浮動小数点数の演算を行うための回路（従
来技術における浮動小数点数乗算部のような回路）が不
要になり、回路規模を縮小することができ、信号の伝播
遅延時間を小さくすることができるという効果がある。
【００３３】また、本発明の平方根演算装置による演算
結果は常に正規化された値になるので、演算結果を正規
化するための正規化手段を設ける必要がなくなるという
効果もある。
結果は常に正規化された値になるので、演算結果を正規
化するための正規化手段を設ける必要がなくなるという
効果もある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】従来の平方根演算装置の一例の構成を示すブロ
ック図である。
ック図である。
１０，１１ 変換表記憶部、 １２ 除算部 １３ 加算部 １４ 演算結果選択部 １０１〜１０５ 信号線
Claims (2)
- 【請求項１】 １６を基数とする正規化浮動小数点数の
平方根の演算を行う平方根演算装置において、被演算数
の仮数を入力しその値の平方根を出力するための変換表
を記憶する第１の変換表記憶部と、被演算数の仮数を入
力しその値を１６で除した値の平方根を出力するための
変換表を記憶する第２の変換表記憶部と、被演算数の指
数を２で除した値を求めて出力する除算部と、この除算
部の出力に１を加えて出力する加算部と、被演算数の指
数が偶数である場合に前記第１の変換表記憶部の出力の
仮数部と前記除算部の出力の指数部とを合わせた正規化
浮動小数点数を演算結果として出力し、被演算数の指数
が奇数である場合に前記第２の変換表記憶部の出力の仮
数部と前記加算部の出力の指数部とを合わせた正規化浮
動小数点数を演算結果として出力する演算結果選択部と
を有することを特徴とする平方根演算装置。 - 【請求項２】 ２のべき乗数であるＮを基数とする正規
化浮動小数点数の平方根の演算を行う平方根演算装置に
おいて、被演算数の仮数を入力しその値の平方根を出力
するための変換表を記憶する第１の変換表記憶部と、被
演算数の仮数を入力しその値をＮで除した値の平方根を
出力するための変換表を記憶する第２の変換表記憶部
と、被演算数の指数を２で除した値を求めて出力する除
算部と、この除算部の出力に１を加えて出力する加算部
と、被演算数の指数が偶数である場合に前記第１の変換
表記憶部の出力の仮数部と前記除算部の出力の指数部と
を合わせた正規化浮動小数点数を演算結果として出力
し、被演算数の指数が奇数である場合に前記第２の変換
表記憶部の出力の仮数部と前記加算部の出力の指数部と
を合わせた正規化浮動小数点数を演算結果として出力す
る演算結果選択部とを有することを特徴とする平方根演
算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41101590A JP2699658B2 (ja) | 1990-12-17 | 1990-12-17 | 平方根演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41101590A JP2699658B2 (ja) | 1990-12-17 | 1990-12-17 | 平方根演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04216127A JPH04216127A (ja) | 1992-08-06 |
| JP2699658B2 true JP2699658B2 (ja) | 1998-01-19 |
Family
ID=18520089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41101590A Expired - Fee Related JP2699658B2 (ja) | 1990-12-17 | 1990-12-17 | 平方根演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2699658B2 (ja) |
-
1990
- 1990-12-17 JP JP41101590A patent/JP2699658B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04216127A (ja) | 1992-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6055555A (en) | Interface for performing parallel arithmetic and round operations | |
| US7395304B2 (en) | Method and apparatus for performing single-cycle addition or subtraction and comparison in redundant form arithmetic | |
| USRE39385E1 (en) | Method and apparatus for performing mathematical functions using polynomial approximation and a rectangular aspect ratio multiplier | |
| US5212661A (en) | Apparatus for performing floating point arithmetic operation and rounding the result thereof | |
| JPH0612229A (ja) | 乗累算回路 | |
| JPS6347874A (ja) | 算術演算装置 | |
| JP4274633B2 (ja) | 累乗演算装置 | |
| JPH05134851A (ja) | 乗算回路出力方式 | |
| JPS60140422A (ja) | 演算処理装置 | |
| JP2699658B2 (ja) | 平方根演算装置 | |
| JP6646350B2 (ja) | 様々な数値フォーマットのデータを用いてデータに基づく関数モデルを計算するためのモデル計算ユニット、および制御装置 | |
| US20230086090A1 (en) | Methods and Apparatus for Quotient Digit Recoding in a High-Performance Arithmetic Unit | |
| JPH01290035A (ja) | 高速乗算器における丸めの方法及び装置 | |
| JPH086766A (ja) | 正弦余弦演算装置 | |
| JPS62197868A (ja) | パイプライン構成の直線近似変換回路 | |
| JPH08504046A (ja) | 浮動小数点２進数を２進形式における対数に変換しまたはその逆変換をするための装置 | |
| KR20010067226A (ko) | 인터폴레이션 방법 및 장치 | |
| JP2797773B2 (ja) | 逆数演算装置 | |
| JP2518532B2 (ja) | 減算シフト型除算器 | |
| JPH0831024B2 (ja) | 演算プロセッサ | |
| JPH04235629A (ja) | 平方根演算装置 | |
| JP3517162B2 (ja) | 除算・開平演算装置 | |
| JPH0251732A (ja) | 浮動小数点演算器 | |
| JPS63254525A (ja) | 除算装置 | |
| JPH0322025A (ja) | 指数関数演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |