[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2667416B2 - パターン欠陥検査方法 - Google Patents

パターン欠陥検査方法

Info

Publication number
JP2667416B2
JP2667416B2 JP62330258A JP33025887A JP2667416B2 JP 2667416 B2 JP2667416 B2 JP 2667416B2 JP 62330258 A JP62330258 A JP 62330258A JP 33025887 A JP33025887 A JP 33025887A JP 2667416 B2 JP2667416 B2 JP 2667416B2
Authority
JP
Japan
Prior art keywords
pattern
defect
comparing
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62330258A
Other languages
English (en)
Other versions
JPH01173172A (ja
Inventor
大吉 粟村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lasertec Corp
Original Assignee
Lasertec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lasertec Corp filed Critical Lasertec Corp
Priority to JP62330258A priority Critical patent/JP2667416B2/ja
Publication of JPH01173172A publication Critical patent/JPH01173172A/ja
Application granted granted Critical
Publication of JP2667416B2 publication Critical patent/JP2667416B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はパターンの欠陥検査装置、特に同一パターン
が一定のピッチで多数繰り返して現れるパターンの欠陥
を検査する装置に関するものである。 (従来の技術) 例えば半導体集積回路の製造に用いるフォトマスクの
パターンの欠陥検査技術については本願人は種々提案を
行っているが、その基本となる技術は、このようなフォ
トマスクに形成されているパターンは同じものが多数繰
り返し現れることに着目し、2つのパターンの同一部分
を同時に光学的に走査して得られる画像信号を比較し、
両者が一致しないときに欠陥があると判定するものであ
る。 上述した従来の欠陥検査方法においては、光源から放
射される光ビームを分割し、2つの対物レンズにより被
検物体上にスポットとして投射し、被検物体からの反射
光をそれぞれ受光素子に導いて画像信号を同時に出力す
るようにしている。この場合、検査精度を向上するに
は、2つのパターンはできるだけ接近している方が望ま
しいので、例えば数チップ離れた2つのチップ上の同一
パターンを比較するようにしているが、その以上接近さ
せることは対物レンズの鏡胴同士が機械的に干渉するた
め不可能である。 一方、半導体集積回路において、大規模メモリでは、
1つのチップ内に同一パターンを有するセルが多数マト
リックス状に配列しており、1個1個のセルは微細構造
を有しているので、従来のように数個離れたチップのセ
ル同士を比較しようとすると、セルパターンを合致させ
るのが非常に困難となり、検出感度を上げて検出を行な
うと本来欠陥ではない部分も欠陥として検出されてしま
い、精度が著しく低下する欠点がある。すなわち、パタ
ーンそのものなのか欠陥であるのかを見分けることが非
常に困難となる。 本発明者は、このような欠点を除去し、微細パターン
が隣接している場合にも、パターン欠陥を高い感度およ
び精度で検出することができる欠陥検査装置を開発し
た。すなわち、同一パターンを一定の繰り返しピッチで
多数有する被検物体のパターン欠陥を検査するために、
被検物体を光学的に走査して得られる画像信号と、この
画像信号を、前記パターンのピッチに等しい距離だけ走
査するに要する時間だけ遅延した信号とを比較し、これ
らの画像信号の間に有意な差があるときに欠陥が有ると
判定するようにした欠陥検査装置を提案した。 第1図は、本発明に至る過程において本願の発明者が
開発した欠陥検査装置の基本的な構成を示す線図であ
る。光源1から放射される光をハーフミラー2および全
反射ミラー3を経て対物レンズ4に入射させ、XYテーブ
ル5上に載置されている被検物体6上にビームスポット
として投射する。被検物体6で反射される光を対物レン
ズ4によりミラー3および2を介して受光素子7に入射
させ、受光素子から画像信号を出力させる。この画像信
号を遅延回路8を経て遅延させた後、比較回路9の一方
の入力端子に供給する。この比較回路9の他方の入力端
子には遅延しない画像信号を供給する。 例えば、半導体集積回路メモリにおいては、第2図に
示すような同一パターンを有するセル11が多数マトリッ
クス状に配列されている。今、ステージ5を対物レンズ
4の光軸に対してX方向に移動させながら主走査を行な
うと共にY方向に移動させて副走査を行なうものとする
と、受光素子7から得られる画像信号は第3図Aに示す
ようにセルピッチPに相当する距離だけX方向に主走査
するのに要する一定の時間TPを周期として繰り返し現れ
ることになる。また、この画像信号を時間τ=TPだけ遅
延した信号は第2図Bに示すようなものとなる。今、或
るセルに欠陥Dが存在しているとすると、比較回路9に
おいて、遅延した信号と非遅延信号とを比較すると、同
一パターンの部分では欠陥信号は現れないが、パターン
の不一致部分では第2図Cに示すように欠陥Dが検出さ
れることになる。この場合、欠陥Dを有するセルが右隣
りのセルと比較されるときと左隣りのセルと比較される
ときにそれぞれ欠陥信号Dが互いに反対極性で現れるこ
とになる。したがって、これらの欠陥信号からどのセル
に欠陥が存在しているのかを判定することができる。ま
た、セルを形成したセル領域とその周辺部の回路領域に
あるセルは上述したように2度比較されることはない
が、1回は比較されるので欠陥の有無を検査することは
できる。 第4図は上述した原理に基づいて本願の発明者が提案
した欠陥検査装置の構成を示す線図である。例えば、半
導体集積回路より成る大規模メモリを製造するに当たっ
ては、1枚のウエファに多数のセルをマトリックス状に
配列し、各チップに上述したような同一パターンを有す
る多数のセルがマトリックス状に配列されているが、セ
ル以外の回路部分の欠陥の検査は上述したような遅延手
段では行なうことができない。そこで、この欠陥検査装
置においては、2個の対物レンズをチップの配列ピッチ
の整数倍だけX方向に離間して配置し、セル以外の部分
のパターンの欠陥は2個のチップの対応する部分の比較
によって検出するものである。このために、2個の対物
レンズ21および22を設け、光源23から放射される光をハ
ーフミラー24および25を経て対物レンズ21に入射させる
と共にハーフミラー24、ミラー26およびハーフミラー27
を経て対物レンズ22に入射させ、XYテーブル28上に載置
されたウエファ29上にビームスポットを入射させるよう
にする。ウエファ29からの反射光を対物レンズ21および
232によってハーフミラー25および27を介して受光素子3
0および31に入射させる。このようにしてウエファ上の
2点の画像信号を同時に得ることができる。 一方の受光素子30の出力信号と他方の受光素子31の出
力信号とを差動増幅器32に供給する。上述したように、
2つ対物レンズ21および22の光軸間の距離はウエファ29
上に形成されている半導体チップのピッチ間隔の整数倍
となっているため、同時に走査される2個のチップのパ
ターンが一致していれば差動増幅器の出力はないが、い
ずれか一方のパターンに欠陥があっても両者が一致しな
い場合にはその差に応じた信号が欠陥検知信号として判
定回路33に供給される。これにより各チップのセル領域
以外の回路部分のパターンの欠陥を検出することができ
る。 一方の受光素子30の出力画像信号は、チップ内に形成
されているセル間のピッチ距離だけ走査するに要する遅
延時間τを有する遅延回路34を経て差動増幅器35の一方
の入力端子に供給する。この差動増幅器35の他方の入力
端子には遅延しない画像信号を供給する。このようにし
て差動増幅器35から順次の2個のセルのパターンの差を
表す誤差信号が供給される。この誤差信号を第1および
第2のスライス回路36および37に同時に供給する。第1
スライス回路36は第3図Cに示すスライスレベル(+)
を正の方向に越える誤差信号を通し、第2スライス回路
37はレベル(−)を負の方向に越える誤差信号を通すも
のであり、これらのスライス回路の出力信号は第1およ
び第2のゲート回路38および39を経て判定回路33に供給
する。 今、セル領域内を走査しているときは、第1および第
2のスライス回路37および38からは欠陥があるときだけ
出力が発生されるが、少なくとも一方の光ビームがセル
領域以外の部分を走査しているときは欠陥がなくても疑
似欠陥信号が出力されることになる。このような不具合
を除くため、これらのゲート回路38および39には判定回
路33から制御信号を供給し、対物レンズ21、22がセル領
域を囲む周辺の回路部分を走査しているときおよび周辺
領域と隣接する境界位置にあるセルを走査しているとき
は両ゲート回路38、39を閉じるようにしている。この期
間中は、差動増幅器32の出力信号から、周辺回路パター
ンの欠陥を検出することができる。対物レンズ21、22が
さらにセル領域の内側に入って走査を行なうときはゲー
ト回路38、39を開き、第3図Cに示すような誤差信号を
判定回路33に供給するようにする。この場合、判定回路
33においては、周辺回路部分に隣接するセルに対しては
それと隣接するセルと1回だけパターン比較が行われる
が、他のセルは両隣りのセルと2回比較されることにな
る。 (発明が解決しようとする課題) 第4図に示す欠陥検査装置においては、上述したよう
に対物レンズ21、22が被検物体のどこを走査しているの
かを判定回路33において絶えず監視し、対物レンズがセ
ル領域を囲む周辺の回路部分を走査しているときおよび
周辺領域と隣接する境界位置にあるセルを走査している
ときは第1および第2のゲート回路38、39を閉じ、セル
領域を走査しているときにゲート回路38、39を開く制御
信号をこれらのゲート回路に供給する必要がある。しか
しながら、このような制御信号を生成することは容易で
はないとともに対象とする被検物体のパターン構造が変
更される場合には、制御信号も変更する必要があり、き
わめて面倒である。また、この制御信号に誤差があると
欠陥を正しく検査することはできなくなるので、検査精
度を向上するためには対物レンズによる走査と正確に一
致した制御信号を生成する必要があるのでさらに面倒と
なり、検査に要するコストも上昇することになる。 本発明の目的は、上述した欠点を解消し、微細なパタ
ーンが隣接しているセル領域の周辺領域を走査している
場合にも、被検物体のパターンの構造に応じた制御信号
を生成することなく、セル領域および周辺領域の双方で
のパターン欠陥を高い精度および感度で検出することが
できる欠陥検査装置を提供しようとするものである。 (問題点を解決するための手段および作用) 本発明は、同一パターンを第1の一定の繰り返しピッ
チで多数有する第1のパターン部分と、繰り返しパター
ンを持たない第2のパターン部分とを有する単位パター
ンを多数第2の一定の繰り返しピッチで配列した被検物
体のパターンの欠陥を検査する装置において、前記単位
パターンの第2の繰り返しピッチの整数倍の距離だけ離
間した第1および第2の光ビームを被検物体に照射して
被検物体を走査する走査手段と、被検物体からの光ビー
ムをそれぞれ受光して第1および第2の画像信号を出力
する第1および第2の受光手段と、これら第1および第
2の画像信号を比較してそれらの間の有意な差を検出す
る第1の比較手段と、前記第1および第2の受光手段か
ら出力される第1および第2の画像信号を、前記第1の
パターン部分の第1の繰り返しピッチの整数倍だけ走査
するに要する時間だけそれぞれ遅延する第1および第2
の遅延手段と、前記第1の画像信号と前記第1の遅延手
段から出力される遅延された第1の画像信号とを比較し
てその間の有意な差を検出する第2の比較手段と、前記
第2の画像信号と前記第2の遅延手段から出力される遅
延された第2の画像信号とを比較してその間の有意な差
を検出する第3の比較手段と、前記第2の比較手段の出
力側に接続され、前記第3の比較手段で差が検出された
ときに閉じられる第1のゲート手段と、前記第3の比較
手段の出力側に接続され、前記第2の比較手段で差が検
出されたときに閉じられる第2のゲート手段と、前記第
1の比較手段、第1および第2のゲート手段から出力さ
れる信号を受け、第1の比較手段から出力される信号に
基づいて第2のパターン部分の欠陥を判定し、第1およ
び第2のゲート手段からの信号に基づいて第1のパター
ン部分の欠陥を判定する判定手段とを具えることを特徴
とするものである。 このような本発明によるパターン欠陥検査装置におい
ては、同一パターンを第1の一定の繰り返しピッチで多
数有する第1のパターン部分と、繰り返しパターンを持
たない第2のパターン部分とを有する単位パターンを多
数第2の一定の繰り返しピッチで配列した被検物体の欠
陥を検査するに際し、第1のパターン部分を走査してい
るときに、第1および第2の光ビームで走査している部
位に同時に欠陥が存在する確率はきわめて小さいので、
第2および第3の比較手段から同時に欠陥信号が出力さ
れる可能性はきわめて小さく、何れか一方の比較手段か
らのみ欠陥信号が出力されることになるのに対し、第2
のパターン部分を走査しているときは、第2および第3
の比較手段からは常に信号が出力されることになるとい
う事実に基づき、第2および第3の比較手段の出力信号
をそれぞれ第2および第1のゲート回路に供給すること
により、被検物体のどこを走査しているかに基づいて制
御信号を作成することなく、第2のパターン部分を走査
しているときには第1および第2のゲート回路はいずれ
も閉じることになり、疑似欠陥信号が出力されることは
ない。 (実施例) 第5図は本発明による欠陥検査装置の一実施例を示す
回路図であり、第4図に示した部分と対応する部分には
対応する符号を付けて示す。本例では、第1および第2
の受光素子30および31から出力される第1および第2の
画像信号を第1の比較回路32に供給する。また、第1お
よび第2の受光素子30および31から出力される第1およ
び第2の画像信号をセルピッチを走査するのに要する時
間τだけそれぞれ遅延する第1および第2の遅延回路34
および40を経て第2および第3の差動増幅器35および41
の一方の入力端子に供給するとともにこれらの差動増幅
器の他方の入力端子に直接供給する。このようにして第
2および第3の差動増幅器35および41からは順次のセル
のパターンの差に対応した誤差信号が出力されることに
なる。第2の差動増幅器35から出力される誤差信号を第
1および第2のスライス回路42および43に供給するとと
もに第3の差動増幅器41の出力誤差信号を第3および第
4のスライス回路44および45に供給する。第1および第
3のスライス回路42および44の出力信号を第1および第
2のゲート回路46および47にそれぞれ供給する。これら
スライス回路42〜45およびゲート回路46,47の各々は第
4図に示すたようにそれぞれ正方向の誤差信号を検出す
るスライス回路と負方向の誤差信号を検出するスライス
回路およびこれらスライス回路の出力側に接続されたゲ
ート回路を有しているが、第5図では図面を簡単とする
ためにそれぞれ1つのスライス回路およびゲート回路で
表してある。 本発明においては、第2スライス回路43の出力信号を
第2ゲート回路47に制御信号として供給するとともに第
4スライス回路45の出力信号を第1ゲート回路46に制御
信号として供給し、これら第2および第4のスライス回
路43および45から出力信号が供給されるときはゲート回
路46および47を閉じるようにする。したがって、ゲート
回路46および47からはセル領域内にパターン欠陥がある
ときだけ欠陥信号が出力されることになる。これらの欠
陥信号を判定回路33に供給する。判定回路33は、基本的
には第1の差動増幅器32の出力信号、第1および第2の
ゲート回路46および47の出力信号の論理和を取る回路で
あり、周辺回路領域では第1の差動増幅器32の出力信号
から欠陥が検出され、セル領域では第1および第2のゲ
ート回路46および47の出力信号から欠陥が検出される。 なお、第1および第2の遅延回路34および40は可変遅
延回路とし、検査すべきチップのセルピッチを走査する
のに要する時間に応じて調整できるように構成するが、
これらを連動して調整可能としても良いし、各別に調整
できるようにしても良い。 本発明は上述した実施例にのみ限定されるものではな
く、幾多の変更や変形を加えることができる。例えば、
上述した実施例ではウエファ上に形成した多数のチップ
のパターンの欠陥を検出するものとしたが、フォトマス
クに形成したパターンの欠陥を検査することでき、この
場合にはマスクを透過した光を受光素子へ入射させるよ
うにすれば良い。さらに、上述した例では繰り返しパタ
ーンの1ピッチに等しい距離だけ走査するのに要する時
間だけ画像信号を遅延させたが、この時間の整数倍の時
間だけ遅延させても良い。また、上述した例ではチップ
内に形成されているセルの配列ピッチは総て等しいとし
たが、幾つかの領域にそれぞれことなる配列ピッチで多
数のセルが形成されているメモリがあるが、このような
チップを検査する場合には、夫々のピッチに対応した遅
延時間を有する遅延回路を含む処理回路を複数並列に接
続すれば良い。 (発明の効果) 上述した本発明の欠陥検査装置によれば、被検物体を
光学的に走査して得られる画像信号を、同一パターンの
繰り返しピッチの整数倍の距離を走査するに要する時間
だけ遅延して非遅延信号と比較するようにしたため、微
細な繰り返しパターンの欠陥を高感度で正確に検出する
ことができる。さらに、遅延信号と非遅延信号とを比較
する2つの比較手段の出力信号を、それぞれ相手側の比
較手段の出力側に接続したゲート回路に制御信号として
供給するようにしたので、走査位置に基づく制御信号を
別個に生成することなく、セル領域以外の領域を走査す
る際にはこれらのゲート回路を閉じることができ、した
がって構成は簡単で安価となる効果がある。
【図面の簡単な説明】 第1図は本発明に至る過程において導出した欠陥検査装
置の基本的な構成を示す線図、 第2図は検査すべきメモリセルのパターンを示す平面
図、 第3図A〜Cは、欠陥検出動作を説明するための信号波
形図、 第4図は本発明に至る過程において導出した欠陥検査装
置を示す線図、 第5図は本発明による欠陥検査装置の一実施例の構成を
示す線図である。 23……光源、21,22……対物レンズ 28……XYステージ、29……被検物体 30,31……第1、第2の受光素子 32……第1比較回路、33……判定回路 34,40……第1、第2の遅延回路 35,41……第2,第3の比較回路 42〜45……第1〜第4のスライス回路 46,47……第1および第2のゲート回路

Claims (1)

  1. (57)【特許請求の範囲】 1.同一パターンを第1の一定の繰り返しピッチで多数
    有する第1のパターン部分と、繰り返しパターンを持た
    ない第2のパターン部分とを有する単位パターンを多数
    第2の一定の繰り返しピッチで配列した被検物体のパタ
    ーンの欠陥を検査する装置において、前記単位パターン
    の第2の繰り返しピッチの整数倍の距離だけ離間した第
    1および第2の光ビームを被検物体に照射して被検物体
    を走査する走査手段と、被検物体からの光ビームをそれ
    ぞれ受光して第1および第2の画像信号を出力する第1
    および第2の受光手段と、これら第1および第2の画像
    信号を比較してそれらの間の有意な差を検出する第1の
    比較手段と、前記第1および第2の受光手段から出力さ
    れる第1および第2の画像信号を、前記第1のパターン
    部分の第1の繰り返しピッチの整数倍だけ走査するに要
    する時間だけそれぞれ遅延する第1および第2の遅延手
    段と、前記第1の画像信号と前記第1の遅延手段から出
    力される遅延された第1の画像信号とを比較してその間
    の有意な差を検出する第2の比較手段と、前記第2の画
    像信号と前記第2の遅延手段から出力される遅延された
    第2の画像信号とを比較してその間の有意な差を検出す
    る第3の比較手段と、前記第2の比較手段の出力側に接
    続され、前記第3の比較手段で差が検出されたときに閉
    じられる第1のゲート手段と、前記第3の比較手段の出
    力側に接続され、前記第2の比較手段で差が検出された
    ときに閉じられる第2のゲート手段と、前記第1の比較
    手段、第1および第2のゲート手段から出力される信号
    を受け、第1の比較手段から出力される信号に基づいて
    第2のパターン部分の欠陥を判定し、第1および第2の
    ゲート手段からの信号に基づいて第1のパターン部分の
    欠陥を判定する判定手段とを具えることを特徴とするパ
    ターン欠陥検査装置。
JP62330258A 1987-12-28 1987-12-28 パターン欠陥検査方法 Expired - Lifetime JP2667416B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62330258A JP2667416B2 (ja) 1987-12-28 1987-12-28 パターン欠陥検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62330258A JP2667416B2 (ja) 1987-12-28 1987-12-28 パターン欠陥検査方法

Publications (2)

Publication Number Publication Date
JPH01173172A JPH01173172A (ja) 1989-07-07
JP2667416B2 true JP2667416B2 (ja) 1997-10-27

Family

ID=18230628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62330258A Expired - Lifetime JP2667416B2 (ja) 1987-12-28 1987-12-28 パターン欠陥検査方法

Country Status (1)

Country Link
JP (1) JP2667416B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3566470B2 (ja) * 1996-09-17 2004-09-15 株式会社日立製作所 パターン検査方法及びその装置
JP4175748B2 (ja) * 1999-09-20 2008-11-05 大日本スクリーン製造株式会社 パターン検査装置
JP2008147679A (ja) * 2007-12-17 2008-06-26 Hitachi Ltd 電子線応用装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59192943A (ja) * 1983-04-15 1984-11-01 Hitachi Ltd 繰返しパタ−ンの欠陥検査装置

Also Published As

Publication number Publication date
JPH01173172A (ja) 1989-07-07

Similar Documents

Publication Publication Date Title
US8305568B2 (en) Surface inspection method and surface inspection apparatus
EP1938273A2 (en) Device and method for inspecting an object
JP2667416B2 (ja) パターン欠陥検査方法
US12119273B2 (en) System and method for high speed inspection of semiconductor substrates
JPS63285449A (ja) 異物検査装置
JP3189796B2 (ja) 欠陥検査方法及び装置
JPH1089927A (ja) バンプ検査装置
CN111855662B (zh) 一种晶圆缺陷检测装置及方法
JPS60154635A (ja) パタ−ン欠陥検査装置
KR20040065610A (ko) 웨이퍼 결함을 신속하게 검출하는 온-라인 전기-광학 검출방법과 시스템
JPS62299706A (ja) パタ−ン検査装置
JPH01143940A (ja) シート状エッチング精密部品の欠陥検査方法および検査装置
JPH04316346A (ja) パターン認識方法
KR20000014554A (ko) 웨이퍼 결함 검출장치
JPH11304716A (ja) 表面検査装置および方法
JP2671896B2 (ja) 異物検査装置
JPH06186168A (ja) 欠陥検査方法及び装置
JPS60124833A (ja) 多層回路パターン検査装置
JPH04159551A (ja) 異物検査装置
JPH03248277A (ja) スルーホール充填状熊検査装置
JPH09218163A (ja) 異物検査装置における信号処理方法
JPH0320649A (ja) フォトマスク検査装置
JPH08226900A (ja) 表面状態検査方法
JPS62299705A (ja) 実装部品検査装置
JPS62219631A (ja) 異物検査装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 11