JP2656070B2 - 定電流入力型ｄｃ−ｄｃコンバータ - Google Patents
定電流入力型ｄｃ−ｄｃコンバータInfo
- Publication number
- JP2656070B2 JP2656070B2 JP12226688A JP12226688A JP2656070B2 JP 2656070 B2 JP2656070 B2 JP 2656070B2 JP 12226688 A JP12226688 A JP 12226688A JP 12226688 A JP12226688 A JP 12226688A JP 2656070 B2 JP2656070 B2 JP 2656070B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- voltage
- converter
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔概要〕 負荷と整流・平滑回路の直列回路に並列にスイッチン
グ素子を接続し、昇圧用コイルを介して該負荷を流れる
電流に基づいて駆動電源回路及び該駆動電源回路に接続
された駆動回路により該スイッチング素子をオン／オフ
制御し定電流源からの負荷電圧を制御する定電流入力型
DC−DCコンバータに関し、 定電流源からコンバータへの入力電流が定常状態に達
する前でも負荷電圧が過大になるのを防止して負荷構成
部品に過大な電圧ストレスを掛けないようにすることを
目的とし、 該駆動電源回路と直列接続されてコンバータ入力電流
の所定値を検出する電流検出回路と、該駆動電源回路に
並列接続され、該所定地検出前は該駆動電源回路を短絡
し、該所定値検出時に該駆動電源回路を作動状態にする
ように該電流検出回路によって制御される開閉回路と、
を備え、該コンバータ入力電流の所定値が、定電流値よ
り低い値で該駆動電源回路を流れた時に発生するコンバ
ータ入力電圧が電圧ストレス閾値以下となる値であるよ
うに構成する。
グ素子を接続し、昇圧用コイルを介して該負荷を流れる
電流に基づいて駆動電源回路及び該駆動電源回路に接続
された駆動回路により該スイッチング素子をオン／オフ
制御し定電流源からの負荷電圧を制御する定電流入力型
DC−DCコンバータに関し、 定電流源からコンバータへの入力電流が定常状態に達
する前でも負荷電圧が過大になるのを防止して負荷構成
部品に過大な電圧ストレスを掛けないようにすることを
目的とし、 該駆動電源回路と直列接続されてコンバータ入力電流
の所定値を検出する電流検出回路と、該駆動電源回路に
並列接続され、該所定地検出前は該駆動電源回路を短絡
し、該所定値検出時に該駆動電源回路を作動状態にする
ように該電流検出回路によって制御される開閉回路と、
を備え、該コンバータ入力電流の所定値が、定電流値よ
り低い値で該駆動電源回路を流れた時に発生するコンバ
ータ入力電圧が電圧ストレス閾値以下となる値であるよ
うに構成する。
本発明は定電流入力型DC−DCコンバータに関し、特に
負荷と整流・平滑回路の直列回路に並列にスイッチング
素子を接続し、昇圧用コイルを介して該負荷を流れる電
流に基づいて該スイッチング素子をオン／オフ制御し定
電流源からの負荷電圧を制御する定電流入力型DC−DCコ
ンバータに関するものである。
負荷と整流・平滑回路の直列回路に並列にスイッチング
素子を接続し、昇圧用コイルを介して該負荷を流れる電
流に基づいて該スイッチング素子をオン／オフ制御し定
電流源からの負荷電圧を制御する定電流入力型DC−DCコ
ンバータに関するものである。
DC−DCコンバータには、定電圧型のものと定電流型の
ものとがあり、通信装置用電源回路としては前者の定電
圧型の方が一般的であるが、後者の定電流型の適用も種
々検討されている。
ものとがあり、通信装置用電源回路としては前者の定電
圧型の方が一般的であるが、後者の定電流型の適用も種
々検討されている。
従来の定電流入力型DC−DCコンバータが第５図に示さ
れており、図中、１はスイッチング素子としてのFET
（トランジスタでもよい）、PTはFET1の定電流電源（低
電流出力コンバータ）、Ｚは負荷、Ｃは定電流電源PFに
並列接続された平滑用コンデンサ、Ｌは定電流電源PFか
ら負荷Ｚへの昇圧電圧（ブースト圧）を与えるための昇
圧用コイルであり、負荷Ｚの両端電圧VZ＝コンデンサＣ
の両端電圧VC＋コイルＬの両端電圧VLとなる。
れており、図中、１はスイッチング素子としてのFET
（トランジスタでもよい）、PTはFET1の定電流電源（低
電流出力コンバータ）、Ｚは負荷、Ｃは定電流電源PFに
並列接続された平滑用コンデンサ、Ｌは定電流電源PFか
ら負荷Ｚへの昇圧電圧（ブースト圧）を与えるための昇
圧用コイルであり、負荷Ｚの両端電圧VZ＝コンデンサＣ
の両端電圧VC＋コイルＬの両端電圧VLとなる。
D1は整流用のダイオード、C1はコンデンサでダイオー
ドD1とともに整流・平滑回路を構成するもの、R1、R2は
負荷Ｚの電圧を検出するための抵抗、CTLは抵抗R2の電
圧に基づいてFET1のオン／オフ制御を行う制御回路、ZD
は負荷電流IPFを電圧に変換するツェナーダイオード、
２はツェナーダイオードZDを両端電圧から所定の直流電
圧を発生してFET1を駆動するための駆動電源回路で、ツ
ェナーダイオードZDの両端電圧をコンデンサC3に蓄え、
トランジスタQ1、Q2を外部の制御信号によって制御する
ことにより変成器Ｔの二次側からダイオードブリッジ回
路DBを経てコンデンサC2の両端に所定の電圧を発生す
る。このコンデンサC2の両端電圧は、トランジスタTr1
〜Tr3、抵抗R3〜R5及びダイオードD2で構成されFET1を
駆動するための駆動回路３に送られる。この駆動回路３
のトランジスタTr2は制御回路CTLによってオン／オフ制
御されるようになっている。
ドD1とともに整流・平滑回路を構成するもの、R1、R2は
負荷Ｚの電圧を検出するための抵抗、CTLは抵抗R2の電
圧に基づいてFET1のオン／オフ制御を行う制御回路、ZD
は負荷電流IPFを電圧に変換するツェナーダイオード、
２はツェナーダイオードZDを両端電圧から所定の直流電
圧を発生してFET1を駆動するための駆動電源回路で、ツ
ェナーダイオードZDの両端電圧をコンデンサC3に蓄え、
トランジスタQ1、Q2を外部の制御信号によって制御する
ことにより変成器Ｔの二次側からダイオードブリッジ回
路DBを経てコンデンサC2の両端に所定の電圧を発生す
る。このコンデンサC2の両端電圧は、トランジスタTr1
〜Tr3、抵抗R3〜R5及びダイオードD2で構成されFET1を
駆動するための駆動回路３に送られる。この駆動回路３
のトランジスタTr2は制御回路CTLによってオン／オフ制
御されるようになっている。
次にこの従来例の動作を説明する。
定電流源PFから供給される電流はツェナーダイオード
ZDで電圧に変換され、この電圧をトランジスタQ1、Q2の
オン／オフ制御によりコンデンサC2の両端に所定の直流
電圧を発生する。
ZDで電圧に変換され、この電圧をトランジスタQ1、Q2の
オン／オフ制御によりコンデンサC2の両端に所定の直流
電圧を発生する。
今、制御回路CTLによりトランジスタTr2がオフの状態
にあるとすると、コンデンサC2に発生した電圧は、トラ
ンジスタTr3をオンにするとともにトランジスタTr1をオ
フにするので、FET1のゲートＧ−ソースＳ間にその電圧
を印加し、FET1をオンにする。
にあるとすると、コンデンサC2に発生した電圧は、トラ
ンジスタTr3をオンにするとともにトランジスタTr1をオ
フにするので、FET1のゲートＧ−ソースＳ間にその電圧
を印加し、FET1をオンにする。
これにより、コイルＬにエネルギーが蓄えられる。次
に、トランジスタTr2がオンすると、トランジスタTr3は
オフに、トランジスタTr1はオンに、そしてFET1はオフ
になる。コイルＬに蓄えられたエネルギーは、整流ダイ
オードD1を介し平滑コンデンサC1で平滑されて負荷Ｚへ
放出される。そして、一定の出力電圧E0となるように制
御回路CTLによりFET1が制御される。
に、トランジスタTr2がオンすると、トランジスタTr3は
オフに、トランジスタTr1はオンに、そしてFET1はオフ
になる。コイルＬに蓄えられたエネルギーは、整流ダイ
オードD1を介し平滑コンデンサC1で平滑されて負荷Ｚへ
放出される。そして、一定の出力電圧E0となるように制
御回路CTLによりFET1が制御される。
このようにして制御回路CTLが所定のデューティ比に
よりFET1をオン／オフ動作させることにより、所定の電
流電圧が得られる。
よりFET1をオン／オフ動作させることにより、所定の電
流電圧が得られる。
上記の従来の定電流入力型DC−DCコンバータでは、定
電流電源PFの電源を投入した起動時において、コンバー
タ入力電流IPFが定常状態に達する前に、ツェナーダイ
オードZDが一定電圧を発生してしまうので、駆動電源回
路２が作動し駆動回路３によりFET1が駆動されてしま
う。
電流電源PFの電源を投入した起動時において、コンバー
タ入力電流IPFが定常状態に達する前に、ツェナーダイ
オードZDが一定電圧を発生してしまうので、駆動電源回
路２が作動し駆動回路３によりFET1が駆動されてしま
う。
この時、負荷Ｚに一定の出力P0を供給しようとする
と、 P0＝定常出力電圧EOS×定常出力電流IOSとなり、この
出力電力P0にほぼ等しい次式の入力電力Piが必要とな
る。
と、 P0＝定常出力電圧EOS×定常出力電流IOSとなり、この
出力電力P0にほぼ等しい次式の入力電力Piが必要とな
る。
Pi＝定常入力電圧Eis×定常入力電流IPFS 従って、両式より、 P0＝Pi＝Eis×IPFS＝一定となるため、定電流源PFか
らの電流IPFが第６図（ａ）に示すように定常値IPFSの
半分IPFS/2であれば、入力電圧Ei（＝VC）は第６図
（ｂ）に示すように定常値Eisの２倍の電圧2Eisが必要
となる。従って、定電流源PFはこの時、２倍の電圧を発
生することになる。
らの電流IPFが第６図（ａ）に示すように定常値IPFSの
半分IPFS/2であれば、入力電圧Ei（＝VC）は第６図
（ｂ）に示すように定常値Eisの２倍の電圧2Eisが必要
となる。従って、定電流源PFはこの時、２倍の電圧を発
生することになる。
この入力電圧Eiは、電流IPFが小さければ小さい程よ
り一層大きなものとなる。
り一層大きなものとなる。
この結果、負荷を構成する各部品に過大なストレス
を与えてしまうとともに、入力電流IPFの起動時間が
長い場合、過大ストレスも長時間印加されてしまうとい
う問題点があった。
を与えてしまうとともに、入力電流IPFの起動時間が
長い場合、過大ストレスも長時間印加されてしまうとい
う問題点があった。
従って、本発明は、負荷と整流・平滑回路の直列回路
に並列にスイッチング素子を接続し、昇圧用コイルを介
して該負荷を流れる電流に基づいて該スイッチング素子
をオン／オフ制御し定電流源からの負荷電圧を制御する
定電流入力型DC−DCコンバータにおいて、定電流源から
の入力電流が定常状態に達する前でも負荷電圧が過大に
なるのを防止して負荷構成部品に過大な電圧ストレスを
掛けないようにすることを目的とする。
に並列にスイッチング素子を接続し、昇圧用コイルを介
して該負荷を流れる電流に基づいて該スイッチング素子
をオン／オフ制御し定電流源からの負荷電圧を制御する
定電流入力型DC−DCコンバータにおいて、定電流源から
の入力電流が定常状態に達する前でも負荷電圧が過大に
なるのを防止して負荷構成部品に過大な電圧ストレスを
掛けないようにすることを目的とする。
本発明に係る定電流入力型DC−DCコンバータでは、第
１図に概念的に示すように、駆動電源回路２と直列に接
続されているコンバータの入力電流IPFの所定値を検出
する電流検出回路と、駆動電源回路２に並列接続され、
該所定値検出前は駆動電源回路２を短絡し、該所定値検
出時に駆動電源回路２を作動状態にするように電流検出
回路４によって制御される開閉回路５とを備えている。
そして、この場合のコンバータ入力電流IPFの所定値と
は、定電流値IPFSより低い値で駆動電源回路２を流れた
時に発生するコンバータ入力電圧Eiが電圧ストレス閾値
以下となる値である。
１図に概念的に示すように、駆動電源回路２と直列に接
続されているコンバータの入力電流IPFの所定値を検出
する電流検出回路と、駆動電源回路２に並列接続され、
該所定値検出前は駆動電源回路２を短絡し、該所定値検
出時に駆動電源回路２を作動状態にするように電流検出
回路４によって制御される開閉回路５とを備えている。
そして、この場合のコンバータ入力電流IPFの所定値と
は、定電流値IPFSより低い値で駆動電源回路２を流れた
時に発生するコンバータ入力電圧Eiが電圧ストレス閾値
以下となる値である。
第１図に示した本発明に係る定電流入力型DC−DCコン
バータにおいては、第２図の波形図に示すように、駆動
電源回路２と直列に接続されている電流検出回路４がコ
ンバータ入力電流IPFを検出し、その入力電流IPFが所定
値IPF1になった時、駆動電源回路２に並列接続された開
閉回路５を閉状態から開状態に制御する。
バータにおいては、第２図の波形図に示すように、駆動
電源回路２と直列に接続されている電流検出回路４がコ
ンバータ入力電流IPFを検出し、その入力電流IPFが所定
値IPF1になった時、駆動電源回路２に並列接続された開
閉回路５を閉状態から開状態に制御する。
これにより駆動電源回路２が作動状態になるので駆動
電源回路２にコンバータ入力電流IPFが流れるが、この
入力電流IPFの値に対して発生するコンバータの入力電
圧Ei1（＝負荷電圧EO1）は電圧ストレス閾値以下であ
る。
電源回路２にコンバータ入力電流IPFが流れるが、この
入力電流IPFの値に対して発生するコンバータの入力電
圧Ei1（＝負荷電圧EO1）は電圧ストレス閾値以下であ
る。
従って、入力電流IPFが所定値まで立ち上がった時に
発生する入力電圧Ei1を、負荷に印加される過大な電圧
ストレス閾値以下に抑えることができる。
発生する入力電圧Ei1を、負荷に印加される過大な電圧
ストレス閾値以下に抑えることができる。
以下、本願発明に係る定電流入力型DC−DCコンバータ
の実施例を説明する。
の実施例を説明する。
第３図（ａ）は第１図に示した本発明の定電流入力型
DC−DCコンバータに用いる電流検出回路４及び開閉回路
５の一実施例を示したものである。尚、ZDは駆動電源回
路２のツェナーダイオードである。
DC−DCコンバータに用いる電流検出回路４及び開閉回路
５の一実施例を示したものである。尚、ZDは駆動電源回
路２のツェナーダイオードである。
この実施例では、電流検出回路４は、入力電源ライン
に挿入されコンバータの入力電流IPFが流れるようにツ
ェナーダイオードZDと直列に接続された抵抗41と、この
抵抗41の両端間にエミッタ−ベース間が接続されたトラ
ンジスタ42と、トランジスタ42のベースと抵抗41の一端
との間に接続されたツェナーダイオード43とで構成され
ており、開閉回路５は、トランジスタ42のコレクタとツ
ェナーダイオードZDのアノード側との間に接続された抵
抗51と、この抵抗51の両端間にコレクタ−ベース間が接
続されたエミッタがツェナーダイオードZDのカソード側
に接続されたトランジスタ52とで構成されている。
に挿入されコンバータの入力電流IPFが流れるようにツ
ェナーダイオードZDと直列に接続された抵抗41と、この
抵抗41の両端間にエミッタ−ベース間が接続されたトラ
ンジスタ42と、トランジスタ42のベースと抵抗41の一端
との間に接続されたツェナーダイオード43とで構成され
ており、開閉回路５は、トランジスタ42のコレクタとツ
ェナーダイオードZDのアノード側との間に接続された抵
抗51と、この抵抗51の両端間にコレクタ−ベース間が接
続されたエミッタがツェナーダイオードZDのカソード側
に接続されたトランジスタ52とで構成されている。
次にこの実施例の動作を説明する。
定電流源PFの起動時、微小電流IPFが抵抗41を流れ、
トランジスタ52はベース電流が流れてオンとなる一方、
トランジスタ53はベース電流が流れずオフとなる。従っ
て、駆動電源回路２を構成するツェナーダイオードZDの
両端はトランジスタ52のエミッタ−コレクタ間によって
短絡された状態となるので、スイッチング素子としての
FET1には駆動電源が無くスイッチング動作が行われず、
抵抗41にはコンバータ入力電流＝負荷電流IPFが流れ
る。従って、第２図（ｂ）、（ｃ）に示すように入力電
圧Ei、出力（負荷）電圧E0は負荷電流IPFに比例して増
加する。
トランジスタ52はベース電流が流れてオンとなる一方、
トランジスタ53はベース電流が流れずオフとなる。従っ
て、駆動電源回路２を構成するツェナーダイオードZDの
両端はトランジスタ52のエミッタ−コレクタ間によって
短絡された状態となるので、スイッチング素子としての
FET1には駆動電源が無くスイッチング動作が行われず、
抵抗41にはコンバータ入力電流＝負荷電流IPFが流れ
る。従って、第２図（ｂ）、（ｃ）に示すように入力電
圧Ei、出力（負荷）電圧E0は負荷電流IPFに比例して増
加する。
その後、負荷電流IPFが所定値（第２図（ａ）に示すI
PF1になると、この電流IPF1による抵抗41の電圧降下I
PF1×ｒ（抵抗41の抵抗値）が、ツェナーダイオード43
の降伏電圧VDとトランジスタ42のエミッタ−ベース電圧
VEBとに対して、 IPF1×ｒ≧VD＋VEB の関係になれば、ツェナーダイオード43は降伏してトラ
ンジスタ42をオンにする。
PF1になると、この電流IPF1による抵抗41の電圧降下I
PF1×ｒ（抵抗41の抵抗値）が、ツェナーダイオード43
の降伏電圧VDとトランジスタ42のエミッタ−ベース電圧
VEBとに対して、 IPF1×ｒ≧VD＋VEB の関係になれば、ツェナーダイオード43は降伏してトラ
ンジスタ42をオンにする。
従って、負荷電流IPFはトランジスタ42のエミッタ−
コレクタを通って抵抗51を流れるので、トランジスタ52
はオフとなってツェナーダイオードZDを作動状態にす
る。
コレクタを通って抵抗51を流れるので、トランジスタ52
はオフとなってツェナーダイオードZDを作動状態にす
る。
これにより、ツェナーダイオードZDは上述したように
駆動電源回路２、駆動回路３を介してFET1を所定のデュ
ーティ比でオン／オフ動作させ、所定の電圧を負荷Ｚに
与える。
駆動電源回路２、駆動回路３を介してFET1を所定のデュ
ーティ比でオン／オフ動作させ、所定の電圧を負荷Ｚに
与える。
第３図（ｂ）は第１図に示した本発明の定電流入力型
DC−DCコンバータに用いる電流検出回路４及び開閉回路
５の他の実施例を示したものである。
DC−DCコンバータに用いる電流検出回路４及び開閉回路
５の他の実施例を示したものである。
この実施例では、電流検出回路４は、入力電源ライン
に挿入されたコンバータの入力電源IPFが流れるように
ツェナーダイオードZDと直列に接続されたリレー44と、
このリレー44の両端間に接続されたチャタリング防止用
ダイオード45とで構成されており、開閉回路５は、ツェ
ナーダイオードZDの両端間に接続されたリレー44の接点
44aで構成されている。
に挿入されたコンバータの入力電源IPFが流れるように
ツェナーダイオードZDと直列に接続されたリレー44と、
このリレー44の両端間に接続されたチャタリング防止用
ダイオード45とで構成されており、開閉回路５は、ツェ
ナーダイオードZDの両端間に接続されたリレー44の接点
44aで構成されている。
次にこの実施例の動作を説明する。
この実施例では、定電流源PFの起動時、微小電源IPF
がリレー44を流れるが、この間はリレー44の接点44aに
よってツェナーダイオードZDは短絡されておりFET1のオ
ン／オフ動作は行えない。
がリレー44を流れるが、この間はリレー44の接点44aに
よってツェナーダイオードZDは短絡されておりFET1のオ
ン／オフ動作は行えない。
その後、負荷電流IPFが上記の所定値IPF1になると、
この電流IPF1によって初めて動作するリレー44によって
その接点44aが開き、ツェナーダイオードZDを作動状態
にする。
この電流IPF1によって初めて動作するリレー44によって
その接点44aが開き、ツェナーダイオードZDを作動状態
にする。
これにより、同様にしてFET1を所定のデューティ比で
オン／オフ動作させ、所定の電圧を負荷Ｚに与える。
オン／オフ動作させ、所定の電圧を負荷Ｚに与える。
尚、上記の実施例に加えて第４図に示すように、起動
回路STを付加してもよい。
回路STを付加してもよい。
この起動回路STは、本出願人が既に特願昭63−16426
号に開示したもので、２つの抵抗r1とr2から成る分圧回
路６と、この抵抗r1とr2の接続点と駆動回路３との間に
ドレイン−ソース間が接続されゲートが駆動電源回路２
の出力電圧を入力するFET7とで構成されている。
号に開示したもので、２つの抵抗r1とr2から成る分圧回
路６と、この抵抗r1とr2の接続点と駆動回路３との間に
ドレイン−ソース間が接続されゲートが駆動電源回路２
の出力電圧を入力するFET7とで構成されている。
この起動回路STの動作においては、駆動電源回路２の
出力電圧が確立する前の起動時は分圧回路６によってFE
T1をオンにし、起動後は駆動回路３の駆動出力が発生さ
れない時にFET7がオンとなり抵抗r1、FET7及び駆動回路
３に電流を流すことによりFET1をオフにする。そして、
起動後のFET1のオン／オフ動作をFET7を介して駆動回路
３が行うものである。
出力電圧が確立する前の起動時は分圧回路６によってFE
T1をオンにし、起動後は駆動回路３の駆動出力が発生さ
れない時にFET7がオンとなり抵抗r1、FET7及び駆動回路
３に電流を流すことによりFET1をオフにする。そして、
起動後のFET1のオン／オフ動作をFET7を介して駆動回路
３が行うものである。
この起動回路STを用いれば、負荷Ｚがオープン時の過
大電圧ストレスも回避することができることになる。
大電圧ストレスも回避することができることになる。
以上のように、本発明の定電流入力型DC−DCコンバー
タによれば、起動時のコンバータ入力電流が所定値に達
するまではスイッチング素子のオン／オフ制御を行わな
いように構成したので、コンバータ入力電圧のオーバー
シュートが無くなり、負荷を構成する各部品を与える電
圧ストレスを低減することができ、このストレスの低減
によりコンバータ自体を小型化することができる。更
に、定電流の起動時間の長短に無関係となるため、設計
が容易になるという効果がある。
タによれば、起動時のコンバータ入力電流が所定値に達
するまではスイッチング素子のオン／オフ制御を行わな
いように構成したので、コンバータ入力電圧のオーバー
シュートが無くなり、負荷を構成する各部品を与える電
圧ストレスを低減することができ、このストレスの低減
によりコンバータ自体を小型化することができる。更
に、定電流の起動時間の長短に無関係となるため、設計
が容易になるという効果がある。
【図面の簡単な説明】 第１図は本発明に係る定電流入力型DC−DCコンバータを
概念的に示したブロック図、 第２図は本発明に係る定電流入力型DC−DCコンバータの
動作を説明する波形図、 第３図は本発明に係る定電流入力型DC−DCコンバータに
用いる電流検出回路と開閉回路の実施例を示した回路
図、 第４図は他の実施例を示したブロック図、 第５図は従来の定電流入力型DC−DCコンバータの一例を
示す図、 第６図は従来例の問題点を説明するための波形図、であ
る。 第１図において、 １……スイッチング素子、 ２……駆動電源回路、 ３……駆動回路、 ４……電流検出回路、 ５……開閉回路、 Ｚ……負荷、 PF……定電流源。 図中、同一符号は同一又は相当部分を示す。
概念的に示したブロック図、 第２図は本発明に係る定電流入力型DC−DCコンバータの
動作を説明する波形図、 第３図は本発明に係る定電流入力型DC−DCコンバータに
用いる電流検出回路と開閉回路の実施例を示した回路
図、 第４図は他の実施例を示したブロック図、 第５図は従来の定電流入力型DC−DCコンバータの一例を
示す図、 第６図は従来例の問題点を説明するための波形図、であ
る。 第１図において、 １……スイッチング素子、 ２……駆動電源回路、 ３……駆動回路、 ４……電流検出回路、 ５……開閉回路、 Ｚ……負荷、 PF……定電流源。 図中、同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】負荷（Ｚ）と整流・平滑回路（11）の直列
回路に並列にスイッチング素子（１）を接続し、昇圧用
コイル（12）を介して該負荷（Ｚ）を流れる電流に基づ
いて駆動電源回路（２）及び該駆動電源回路（２）に接
続された駆動回路（３）により該スイッチング素子
（１）をオン／オフ制御し定電流源からの負荷電圧を制
御する定電流入力型DC−DCコンバータにおいて、 該駆動電源回路（２）と直列接続されてコンバータ入力
電流（IPF）の所定値を検出する電流検出回路（４）
と、 該駆動電源回路（２）に並列接続され、該所定値検出前
は該駆動電源回路（２）を短絡し、該所定値検出時に該
駆動電源回路（２）を作動状態にするように該電流検出
回路（４）によって制御される開閉回路（５）と、 を備え、該コンバータ入力電流（IPF）の所定値が、定
電流値（IPFS）より低い値で該駆動電源回路（２）を流
れた時に発生するコンバータ入力電圧（Ei）が電圧スト
レス閾値以下となる値であることを特徴とした定電流入
力型DC−DCコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12226688A JP2656070B2 (ja) | 1988-05-19 | 1988-05-19 | 定電流入力型ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12226688A JP2656070B2 (ja) | 1988-05-19 | 1988-05-19 | 定電流入力型ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01295667A JPH01295667A (ja) | 1989-11-29 |
| JP2656070B2 true JP2656070B2 (ja) | 1997-09-24 |
Family
ID=14831703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12226688A Expired - Fee Related JP2656070B2 (ja) | 1988-05-19 | 1988-05-19 | 定電流入力型ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656070B2 (ja) |
-
1988
- 1988-05-19 JP JP12226688A patent/JP2656070B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01295667A (ja) | 1989-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959606A (en) | Current mode switching regulator with programmed offtime | |
| JPH0442771A (ja) | 高効率型ｄｃ／ｄｃコンバータ | |
| JP2000350449A (ja) | スイッチング電源回路 | |
| US10897192B1 (en) | Scheme to reduce static power consumption in analog controller based power converters requiring an external high voltage startup circuit | |
| JP2002171750A (ja) | 電源装置 | |
| JP2656070B2 (ja) | 定電流入力型ｄｃ−ｄｃコンバータ | |
| JPS6364148B2 (ja) | ||
| JP3141675B2 (ja) | スイッチング電源装置 | |
| JPH07264866A (ja) | Ａｃ−ｄｃコンバータ | |
| JP3798289B2 (ja) | スイッチング電源回路 | |
| JPH10333760A (ja) | 電源回路 | |
| JP2601495B2 (ja) | 定電流入力型ｄｃ−ｄｃコンバータ | |
| JP3416715B2 (ja) | スイッチング電源回路 | |
| JP3939587B2 (ja) | 昇圧型スイッチング電源装置 | |
| JP2002017086A (ja) | スイッチング電源 | |
| JP2004519190A (ja) | スイッチング電源 | |
| JP2569666B2 (ja) | コンバータ型直流電源の起動装置 | |
| JPH07327369A (ja) | 電源装置 | |
| JP2575346Y2 (ja) | スイッチング電源 | |
| JP2794665B2 (ja) | コンバータ型直流電源の保護装置 | |
| JP2678633B2 (ja) | 定電流入力型ｄｃ／ｄｃコンバータ | |
| JP3377128B2 (ja) | スイッチング電源装置 | |
| JPS5930032B2 (ja) | 定電圧制御方式 | |
| JPH0619329Y2 (ja) | リンギングチョークコンバータ | |
| JPH10225104A (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |