JP2533702B2 - ディジタル信号記録伝送方法 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明はディジタル信号を記録再
生する装置に係り、特に重ね書きによるアフターレコー
ディングを行う記録再生装置に用いて好適なディジタル
信号の記録伝送方法に関する。 【０００２】 【従来の技術】従来のディジタル信号記録再生装置は、
特開昭５８−１８７０３９号記載のように、入力される
各データ間にブロック単位の遅延によるインターリーブ
を施して記録再生する方法がとられている。これはディ
ジタルオーディオテープレコーダのような装置では高密
度記録を行うため、その結果バースト性のエラーが増大
するがこれをランダムエラーに変換し、誤り検出訂正符
号の効果を高めるとともに誤り訂正不能となった場合に
対しても、その前後のデータが同時に誤りとならないよ
うにして、この正しい両データの平均値データで近似補
間することを目的としている。このようにオーディオ信
号やビデオ信号の場合は誤りデータを平均値補間したと
しても、Ｄ／Ａ変換されて出力する信号では聴覚上ある
いは視覚上それほど支障はない。ところがフロッピーデ
ィスクのようにデータレコーダとして使用されるような
ディジタル信号の記録再生装置では、データ１ビットの
誤りがあっても致命的な欠陥となるため、誤り検出もれ
や誤訂正は存在してはならず、もちろん平均値補間など
のデータを変換してしまうような方法は使用できない。
そこでデータレコーダなどでは絶対的に誤り発生回数を
低減するため記録密度を低くしてエラーレートを低減さ
せる方法が一般的である。 【０００３】この様な従来技術の一例として特開昭５９
−８４３０５号に記載されるような静止画情報を専用の
フロッピーディスクに記録する電子カメラ（スチルカメ
ラまたはビデオフロッピー）システムを用いて画像の代
わりにディジタルデータを記録する場合において述べ
る。 【０００４】図２は電子カメラのデータ記録のための記
録フォーマットである。図中（ａ）はフレーム構成を示
し、１フレームは１２８ブロックから構成されるととも
に、２１はヘッド接触開始位置に相当し、マージンとし
てバースト信号等が記録される。またＩＤ部は入力され
る信号以外の制御信号を付加する領域である。（ｂ）は
１ブロックの構成を示しており、Ｓｙｎｃは同期信号、
ＢＡはブロックアドレスおよびサブコード、ＣＲＣはＢ
Ａ部の誤り検出を行うパリティ符号である。ＰＣＭｄａ
ｔａ領域は入力されるデータを３２サンプル（１サンプ
ルは８ビットで全２５６ビット）に分割し、Ｃ₁，Ｃ₂は
ＰＣＭｄａｔａの誤り検出および訂正を行うための第１
および第２の符号を記録する領域で、たとえばリードソ
ロモン符号等が生成されて記録される。２２はビデオフ
ロッピーディスクとよばれる磁気シートであり、図中２
３〜２６に示すような４セクタに分割して記録する方法
がとられる。 【０００５】図３は従来のインターリーブによるメモリ
マップである。図中ＢＬＯＣＫは図２に示した１ブロッ
ク構成と対応しており、Ｓはサブコード等、所定の冗長
符号を記憶する領域、Ｄは入力されるＰＣＭデータの記
憶領域、Ｃ₁，Ｃ₂は第１および第２の誤り検出訂正符号
による冗長パリティ符号を記録する領域である。従来の
インターリーブでは、入力される時系列順の各データに
それぞれ同一の遅延を与えて同図矢印Ｂに示した位置に
各々記憶する。また矢印Ｂに位置するデータから第２の
符号Ｃ₂を生成して上記同一の遅延による矢印Ｑの位置
に記憶する。さらに第１の符号Ｃ₁は矢印Ａに位置する
ＰＣＭデータおよび符号Ｃ₂から生成し、矢印Ｐで示し
た様に矢印Ａと同一ブロック上に記憶する。ここで各ブ
ロックの同期信号から符号Ｃ₁までを矢印Ａ，Ｐの順で
かつブロック番号の順に従って読みだし記録する。した
がって入力される時系列データおよび符号Ｃ₂は矢印
Ｂ，Ｑで示したようなブロックごとに遅延されたインタ
ーリーブがかかることになり、またＣ₁は１ブロックで
完結して生成、記録されることになる。 【０００６】 【発明が解決しようとする課題】上記従来の技術による
インターリーブを施した記録方法では、２点の課題があ
げられる。第１は重ね書きによるアフターレコーディン
グを行った際の消え残りによる誤りの誤検出、誤訂正が
発生すること。第２は予め決められたメモリ領域内で一
定遅延のインターリーブによる訂正符号の生成を行うこ
とによるメモリ容量との不整合あるいは訂正能力の劣化
である。以下この課題について詳細に説明する。 【０００７】図４は上記第１の課題を説明する図で、図
中ａ，ｂは各フレーム信号中のブロックおよびそのブロ
ック番号である。ここで（ａ）は正常な状態で信号が記
録される位置関係を示しており、磁気シートの回転に応
じて生じるＴＡＣ₁パルスで挾まれた位置Ｔに記録され
る。また（ａ）の様に記録されている上から重ね書きに
よってアタターレコーディングを行った場合に、しかも
ＴＡＣ₂パルスが同図（ｂ）のように本来記録される位
置Ｔからずれた場合を考える。この時アフターレコーデ
ィング後の信号は同図（ｃ）のようになり、Ｅで示した
部分はアフターレコーディング信号（ｂ）の終了部にあ
たるため、古いブロックデータａ₁₂₅，ａ₁₂₆が誤りにな
ったとする。この時ａ₁₂₇，ａ₁₂₈は古いデータではある
がブロック完結形で生成、記録されたＣ₁符号によるチ
ェックを行った場合、誤りとはならない。また再生時に
おいては同図（ｃ）のパルスＲＰのように、本来記録さ
れる領域Ｔより前後ともマージンをとったＲの領域でデ
ータ検出が行われるため、（ｂ）のようにアフターレコ
ーディングが行われると、データはＴ領域にあるｂ₃，
ｂ₄，…，ｂ₁₂₈，ａ₁₂₅，ａ₁₂₆，ａ₁₂₇，ａ₁₂₈の１２８
個が新しく記録されたデータとして取り扱われることに
なる。この結果、ａ₁₂₅，ａ₁₂₆が誤りとなっている場
合、誤りと判断されていないｂ₃〜ｂ₁₂₈およびａ₁₂₇，
ａ₁₂₈の各データにより誤りデータａ₁₂₅，ａ₁₂₆の誤り
訂正が行われることになり誤訂正が発生してしまうこと
になる。したがって従来の装置では記録が終了した際に
同図（ｄ）の斜線部に示したようなアフターレコーディ
ングマージンとして一定の期間無信号を記録するための
回路および装置が必要であった。 【０００８】次に第２の課題を説明する。ディジタル記
録装置においては前述したようなブロック単位で完結す
る誤り訂正符号Ｃ₁が付加されるが、さらに効果的な訂
正能力を得るために、これらにクロスした斜交の系列で
第２の誤り訂正符号Ｃ₂が付加されることが多い。この
場合隣接するデータ間の遅延をより大きくすることでバ
ースト性のエラーに対する訂正能力を向上させる効果が
得られる。しかしながら遅延を大きくすればするほど必
要となるメモリ容量も大きくなる。ここで一定プロック
数から構成されるフレーム内でＣ₂符号を完結させる場
合等においてはメモリの容量が一定に決められるため、
この領域内でより大きな遅延を与えてやれば最大の効果
が発揮できることになる。ところが従来のように一定の
遅延で隣接するデータの距離ｄを大きくする時、たとえ
ば１フレームが１２８ブロックで構成され、Ｃ₂符号が
３６サンプルから生成される場合は、１２８／３６以下
の最大の整数は３となり、隣接するデータの距離ｄは３
ブロックとなる。しかしながらｄを３で一定にすると３
６×３＝１０８ブロックとなって最大１２８ブロックの
分散に対して効率良く分散したことにはならず、それだ
けバーストエラーに対する訂正能力が薄れることになっ
てしまう。 【０００９】本発明の目的は上記第１の課題を解決し、
重ね書きによるアフターレコーディング後に消え残りブ
ロックが発生してもこれを検出し、データの誤検出や誤
訂正を防ぐことにより、アフターレコーディングマージ
ンを付加する等の方法や回路、装置を不要とするディジ
タル信号の記録伝送方法を提供することにある。 【００１０】 【課題を解決するための手段】上記第１の課題を解決す
るために、入力ディジタルデータ群を複数のブロックに
分割し、それぞれ異なるデータの系列で第１および第２
の誤り訂正符号を構成すること、上記第１の誤り訂正符
号は同一ブロック内に配置されるデータ群から複数個の
冗長パリティ符号を生成すること、この複数個の冗長パ
リティ符号のうち少なくとも１個は上記と異なるブロッ
クに配置して記録する手段によって達成される。 【００１１】 【作用】本発明によれば、任意の１ブロック内のデータ
群から生成される第１の誤り訂正符号の冗長パリティ符
号が、上記ブロックと異なるブロックに記録される。こ
れによって重ね書きによるアフターレコーディング後に
消え残りが１ブロック発生しても、再生時に上記第１の
誤り訂正符号による誤り検出でかならず誤りとして検出
できることになる。この第１の冗長パリティ符号を生成
するためのデータブロックと、冗長パリティ符号を配置
するブロックとが最大ｎブロック離して記録することに
より、この第１の誤り訂正符号がｎブロックで完結する
ことになり、ｎ−１ブロック長の消え残りが発生しても
必ず誤りとして検出でき、符号の誤検出、誤訂正を抑え
ることができる。 【００１２】 【実施例】以下本発明の一実施例を図１により説明す
る。図１（ａ）は誤り検出訂正符号生成あるいはインタ
ーリーブのためのメモリーマップで、（ｂ）はその一部
の拡大図であり、図２（ｂ）のブロック構成と対応して
示している。ここで入力された時系列のディジタルデー
タは矢印Ａ’で示した順でメモリーマップ上黒丸Ｗ₁〜
Ｗ₃₂で示した位置に順次記憶されてゆくものとすると、
同図中白丸Ｄ₁〜Ｄ₃₂で示した位置のデータ３２個から
矢印Ｂ’の順でＣ₂符号ｑ₀〜ｑ₃が生成され、図示した
位置に記憶される。ここでＣ₂符号が生成されるデータ
Ｄ₁〜Ｄ₃₂の記憶位置、および生成されたＣ₂符号ｑ₀〜
ｑ₃の記憶位置は隣り合うデータ間の遅延ブロック距離
ｄが交互にｄ＝３，ｄ＝４となるような非線形の形とな
っている。またＣ₁符号Ｐ₀〜Ｐ₃を生成するデータは図
中黒丸Ｗ₀〜Ｗ₃₂およびＣ₂符号Ｑ₀〜Ｑ₃の３７個で、矢
印Ａ’の順により生成されるとともに（ｂ）に示したＰ
₀〜Ｐ₃の位置すなわちｄ’＝１の関係となるような遅延
のかかった位置に記憶される。このように記憶されたデ
ータを磁気シートに記録するために読みだす順番を図中
矢印Ａ’の順とする。つまり図１（ｂ）において第ｎ番
目のブロックに示したように、Ｓｙｎｃ，Ｗ₀，Ｓ，
Ｐ，Ｗ₁〜Ｗ₃₂，Ｑ₀〜Ｑ₃，Ｐ₀，Ｐ₁'，Ｐ₂'，Ｐ₃’の
順とする。この結果はすなわち入力された時系列なデー
タはインターリーブをかけることなく、入力した順で読
みだし記録する。また、Ｃ₂符号についてはｄ＝３，ｄ
＝４の非線形インターリーブを施し、４シンボルのＣ₁
符号Ｐ₀〜Ｐ₃についてはＣ₂符号生成のための遅延ブロ
ック距離ｄの最小値であるｄ＝３以下となるようにそれ
ぞれ隣り合うブロック間距離ｄ’＝１となるスクランブ
ルをかけた状態で記録するもので、４ブロックでＣ₁符
号が完結するようになっている。 【００１３】このような方法で記録する場合は、アフタ
ーレコーディングマージンを設けることなく前述した問
題点が解決できる。次にその様子を図５により説明す
る。 【００１４】図５において図４と同一符号は同一の意味
を持った同一内容を表すものである。ここでＴＡＣ₂パ
ルスがずれた状態でアフターレコーディングを行い、消
え残りブロックａ₁₂₅〜ａ₁₂₆が生じた際、（ただしａ
₁₂₅、ａ₁₂₆は誤りブロックとする）ＴＡＣ₂パルスがず
れた分を検出してＴ’の領域でＣ₁符号チェックを行っ
た場合、たとえばｂ₁₂₆ブロック中のデータＷ₀〜Ｗ₃₂，
Ｑ₀〜Ｑ₃，および同図（ｄ）のＰ₄，Ｐ₅，Ｐ₆，Ｐ₇のデ
ータによるＣ₁チェックではすべてのデータに誤りがな
ければ正しいデータとして判断される。しかしＴＡＣ₂
パルスのずれ分を検出補正する回路および装置を設けて
いない場合、ＴＡＣ₂がずれていないものとしてＣ₁チェ
ックを行うため、Ｔ”の領域のデータを用いてＣ₁によ
る誤り検出を行うことになる。たとえばａ₁₂₇ブロック
中のデータＷ₀〜Ｗ₃₂とＱ₀〜Ｑ₃およびＰ₈’，Ｐ₉’，
Ｐ₁₀”，Ｐ₁₁”によるチェックではＷ₀〜Ｗ₃₂とＱ₀〜Ｑ
₃およびＰ₈’，Ｐ₉’は消え残りの古いデータであり、
Ｐ₁₀”，Ｐ₁₁’はアフターレコーディングによって重ね
書きされた新しいデータであるため、当然Ｃ₁チェック
では誤りが検出されることになる。同様にａ₁₂₈ブロッ
クについても誤りと判断される。すなわちＥ₂領域では
全ての誤りデータと判断されることにより誤りの誤検
出、および誤訂正は起こりえないだけでなく、連続的に
誤りブロックとなるＥ₂領域を検出し、Ｔ領域からのず
れ分を正しく補正したＴ領域のデータを用いてチェック
することが可能となる。 【００１５】図６は本発明による他の一実施例である図
６において図１と同一符号は同一意味を持った同一内容
を表すものである。ここでＣ₂符号ｑ₀〜ｑ₃は遅延ブロ
ック距離ｄ＝８としたインターリーブとし、Ｃ₂生成の
ためのＤ₁〜Ｄ₁₆のデータおよびＤ₁₇〜Ｄ₃₂についても
ｄ＝３とする非線形な生成順位である。また、隣り合う
Ｃ₂符号ｑ₀，ｑ₁，ｑ₂，ｑ₃の遅延ブロック間距離はｄ
＝８としたことにより、４シンボルの隣り合うＣ₁符号
ｐ₀，ｐ₁，ｐ₂，ｐ₃の各遅延ブロック間距離はｄ’＝２
とできるもりである。この実施例においてはＣ₁符号が
７ブロックで完結するため、アフターレコーディングマ
ージンを６ブロック長とった回路構成の装置と同等の効
果を有することになる。 【００１６】図７は本発明による他の一実施例であり、
図１と同一符号は同一意味を持った同一内容を表すもの
である。ここで入力される時系列のディジタルデータは
矢印Ａ’で示した順でメモリーマップ上黒丸Ｗ₁〜Ｗ₃₂
で示した位置に順次記憶されてゆくものとすると、同図
中黒丸Ｗ₀〜Ｗ₃₂で示した位置のデータおよび仮定され
たＣ₂符号データＱ₀〜Ｑ₃の３７個から矢印Ａ’の順に
よりＣ₁符号Ｐ₀〜Ｐ₃が生成され、黒丸で図示した位置
に記憶される。またＣ₂符号は図中白丸で図示した位置
の矢印Ｂ’の順、すなわちＤ₁〜Ｄ₁₆，Ｄ₁₇〜Ｄ₃₂およ
びＣ₁符号Ｐ₀〜Ｐ₃の３７個から新しくＣ₂符号を生成
し、図中白丸ｑ₀〜ｑ₃の位置に記憶する。ここでＣ₂符
号を生成するためのデータＤ₁〜Ｄ₁₆およびＤ₁₇〜Ｄ₃₂
は隣り合うデータ間の遅延ブロック距離はｄ＝３で、ま
たＰ₀〜Ｐ₃はｄ＝４とするとともに生成されたｑ₀〜ｑ₃
のデータもｄ＝４とするものである。さらにこのように
記憶されたデータにおいてＣ₂符号Ｑ₀〜Ｑ₃およびＣ₁符
号Ｐ₀〜Ｐ₃については、同図（ｂ）のｑ₀〜ｑ₃およびｐ
₀〜ｐ₃のように遅延ブロック間距離ｄ’＝１でスクラン
ブルをかけて記憶し、磁気シートに記録するために読み
だす順番はたとえば同図（ｂ）の第ｎ番目のブロックに
ついて示すと、Ｓｙｎｃ，Ｓ，Ｐ，Ｗ₁〜Ｗ₃₂，Ｑ₀，Ｑ
₁，Ｑ₂，Ｑ₃，Ｐ₀，Ｐ₁，Ｐ₂，Ｐ₃の順とする。この結
果入力されるＰＣＭデータについてはインターリーブを
かけることなく時系列で出力され、Ｃ₁およびＣ₂符号に
ついては非線形インターリーブがかかることになる。 【００１７】次に本発明を実現するディジタル信号記録
再生装置のディジタル信号処理回路の一実施例を図８お
よび図９を用いて説明する。図８は記録系を構成する回
路のブロック図で、１はＡ／Ｄ変換器、２はサブコード
の入力インターフェース、３はブロックアドレスおよび
ＩＤコード生成回路、４はパリティ生成回路、５はメモ
リ、６はメモリのアドレスコントロール回路、７はＣ₂
符号生成回路、８はＣ₁符号生成回路、９はタイミング
クロック生成回路、１０は変調回路である。ここではア
ナログ信号が入力端子Ａから、またサブ信号が入力端子
Ｂから入力されると、アナログ信号はＡ／Ｄ変換器１に
よりディジタル信号に変換するとともに１ブロックを構
成するデータがそろうごとにブロックアドレスおよびＩ
Ｄコードをブロックアドレス、ＩＤコード生成回路３に
より生成する。さらに生成されたブロックアドレスおよ
びＩＤコードからパリティたとえばＣＲＣ符号等をパリ
ティ生成回路４により生成する。またＡ／Ｄ変換器の出
力であるディジタル信号は時系列にメモリ５に記憶し、
このメモリ内のデータを読みだしてＣ₂符号およびＣ₁符
号をＣ₂符号生成回路７およびＣ₁符号生成回路８により
生成し、メモリ５に記憶させる。このときＣ₂符号およ
びＣ₁符号生成のためのデータ読みだし順序あるいは、
生成した符号をメモリ５に記憶するときのアドレスは、
たとえば図１、図６、図７の例で示したような順序とな
るようなアドレスコントロール回路６を制御してメモリ
５からデータを読みだし、変調回路１０により同期信号
を付加するとともにディジタル変調を施して出力端子Ｏ
から出力し、たとえば磁気フロッピーディスク等の記録
媒体に記録する。なお、タイミングクロック生成回路９
は各回路で必要とするタイミングクロックを発生する回
路である。 【００１８】図９は同装置の再生系を構成する回路のブ
ロック図で、１１はデータストローブ回路、１２は同期
信号検出保護回路、１３は復調回路、１４はパリティチ
ェック回路、１５はメモリ、１６はメモリのアドレスコ
ントロール回路、１７はＣ₁符号復号回路、１８はＣ₂符
号復号回路、１９はタイミングクロック発生回路、２０
はＤ／Ａ変換器である。同図において記録媒体に記録さ
れた信号を再生した信号を入力端子ＩＮへ入力し、デー
タストローブ回路１１により各信号の“１”あるいは
“０”の判別を行うとともにその間隔を判別してもとの
矩形波の記録変調波形に整形する。この矩形波パターン
から同期信号検出保護回路１２により同期信号パターン
を検出し、フレーム同期をかけてデータストローブ回路
１１の出力を復調回路１３によりディジタル復調を行っ
てもとのディジタル信号を得る。次にパリティーチェッ
ク回路１４によりブロックアドレスおよびＩＤコードの
符号誤りを検出するとともに復調されたディジタルデー
タはジッタ成分等を吸収して、メモリ１５に記憶させ
る。さらに、このメモリ１５に記憶したデータを読みだ
してＣ₁符号の復号をＣ₁復号回路１７により行い、誤り
検出をするとともにＣ₂復号回路１８でＣ₂符号の復号を
おこなって、誤り検出および訂正をおこなってメモリ１
５に記憶されていた誤りデータを訂正し置換するととも
に、Ｄ／Ａ変換器２０によってもとのアナログ信号に変
換して出力端子ＯＵＴから出力する。なおタイミングク
ロック生成回路は各回路で必要とするタイミングあるい
はクロックを生成し、供給するものである。 【００１９】以下に図８で示した、本発明によるインタ
ーリーブを実現するメモリのアドレスコントロール回路
の動作および回路の一実施例を図１０、図１１に従い説
明する。図１０は本発明の一実施例を示した図１の方法
に対応したメモリマップであり、図１１はこのメモリア
ドレスを生成するアドレスコントロール回路である。図
１０の枠内の数字は各データを記憶するためのアドレス
を示しており、本実施例はいったんメモリに記憶させた
ＰＣＭデータ、ＩＤ、サブコード、Ｃ₁，Ｃ₂をフロッピ
ーデイスクへの記録のためにメモリからデータを読みだ
す際のアドレスを０から１ビットずつカウントアップに
より生成できるように設計した例である。ここで入力さ
れるＰＣＭデータは１フレーム（３２バイト×１２８ブ
ロック）単位となる様制御されており、記憶するアドレ
スは図１０でアドレスが３，４，５，…，３４，４６，
４７，…，７７，８９，…，１２０，…，５４９５のよ
うに、ＰＣＭｄａｔａ領域を順次埋めてゆくように図１
１のＰＣＭデータ書き込みアドレス生成用ＲＯＭ６７，
６８で上記アドレスを生成する。こでＡＤＲ．ＲＯＭ２
は３，４，５，…，３４の３２個アドレスデータを出力
し、ＯＦＦＳＥＴ．ＲＯＭ２はブロックが変わるごとに
そのオフセット量として０，４３，８６，１２９，…な
るデータを出力して加算器７５で加算することによりＰ
ＣＭｄａｔａ領域に示したアドレスを生成するものであ
る。なおＲＯＭのアドレスを指定しているカウンタ６
４、６２は３２分周および１２８分周カウンタでデータ
数とブロック番号をそれぞれカウントするカウンタであ
る。ＰＣＭｄａｔａ領域に１フレーム分のデータがすべ
て記憶された後、ＩＤを生成し、アドレスの０，１，
２，４３，４４，４５，８６，…，５４６１，５４６
２，５４６３に順次記憶する。この動作を図１１の３分
周カウンタ６３によりＩＤ，ｐａｒｉｔｙ書き込みアド
レス生成用ＲＯＭ６８から０，１，２，４３，４，４
５，…を読みだし、ブロック数カウンタＣＮＴ₁₂₈によ
りＩＤ，ｐａｒｉｔｙ書き込みアドレス生成用オフセッ
トＲＯＭ６７から０，４３，８６，１２９，…を読みだ
して加算することにより実現する。 【００２０】次にＣ₂符号生成のために図１の矢印Ｂ’
で示した順すなわち図１０でアドレス３，１３４，３０
７，…の順で３２個のメモリアドレスをＣ₂生成用デー
タ読みだしアドレスおよびＣ₂データ書き込みアドレス
生成用ＲＯＭ７２およびＣ₂生成用データ読みだしアド
レスおよびＣ₂データ書き込みアドレス生成用オフセッ
トＲＯＭ７１により各アドレスを生成してデータを読み
だし、４個のＣ₂符号Ｑ₀，Ｑ₁，Ｑ₂，Ｑ₃を生成した後
さらにＲＯＭ７１，７２により図１で示した所定のアド
レスを生成して記憶する。最後に上記手順で記憶したブ
ロックアドレス、ＰＣＭデータ、Ｃ₂符号を用いてＣ₁符
号を生成する。すなわち、４１分周カウンタ６６とブロ
ック数カウンタ６２で、Ｃ₁生成用データ読みだしアド
レスおよびＣ₁データ書き込みアドレス生成用ＲＯＭ７
３，７４を駆動し、両ＲＯＭを加算器７５で加算するこ
とにより所定のアドレス０，３，４，５，…，３７，３
８を生成して各データを読みだし、４個のＣ₁符号Ｐ₀，
Ｐ₁，Ｐ₂，Ｐ₃を生成してさらにＲＯＭ７３，７４およ
び加算器６２によりアドレス３９，４０，４１，４２を
生成し、この位置に記憶する。以上で冗長符号を含む１
フレームデータ全てが埋め尽くされたことになり、この
時５５０４分周カウンタ６１により０，１，２，…，５
５０４までのカウント値をそのままアドレスとしてメモ
リからデータを読みだし、フロッピーディスクに記録す
れば図１で示した本発明のインターリーブが実現でき
る。 【００２１】なお図１１でＭＰＸは上記各動作を行うタ
イミングで指定したアドレスが出力される様にＳｅｌｅ
ｃｔ信号で切り替える５入力１出力のマルチプレクサで
あり、このＳｅｌｅｃｔ信号および各動作を行うために
必要なクロックＳＣＫ₀〜ＳＣＫ₄は図８で示したタイミ
ングクロック生成回路９により生成するものである。ま
た図１１で実現するアドレス生成回路はたとえば大容量
ＲＯＭ１個で実現することもできる。図１２はその回路
図で７７はカウンタ、７９は大容量ＲＯＭまたはＰＬＡ
等のデコーダ機能を有する回路、５はメモリである。こ
こでＲＯＭ７９は図１０、図１１で説明した動作および
アドレスデータを順次出力する様に設計されており、カ
ウンタ７７によりまずＰＣＭデータの記憶のためのアド
レス（１３ｂｉｔ×３２ｗｏｒｄ×１２８Ｂｌｏｃｋ＝
５３．２４８ｋｂｉｔ）、次にＩＤ記憶のためのアドレ
ス（１３ｂｉｔ×３ｗｏｒｄ×１２８Ｂｌｏｃｋ＝４．
９９２ｋｂｉｔ）、Ｃ₂生成のための各データ読みだし
および生成したＣ₂符号の記憶用アドレス（１３ｂｉｔ
×（３２＋４）ｗｏｒｄ×１２８Ｂｌｏｃｋ＝６６．５
６ｋｂｉｔ）、Ｃ₁生成のための各データ読みだしおよ
び生成したＣ₁符号の記憶ようのアドレス（１３ｂｉｔ
×（３７＋４）ｗｏｒｄ×１２８Ｂｌｏｃｋ＝６８．２
２４ｋｂｉｔ）を出力するため、以上２４．１２８ｋバ
イト以下の容量であればよい。このＲＯＭ７９により所
定のアドレスを生成してＰＣＭデータ、ＩＤ，Ｃ₂，Ｃ₁
符号をメモリに記憶させ、冗長符号を含む１フレームデ
ータすべてを記憶した後にデイスクに記録するためのデ
ータ読みだし用のアドレスをカウンタ７８により出力し
てマルチプレクサ８０で切換を行うことで本発明のイン
ターリーブを実現するメモリのアドレスコントロール回
路を構成するものである。 【００２２】 【発明の効果】本発明によれば、時系列に入力されるデ
ィジタルデータにはインターリーブをかけず、誤り検出
訂正符号にのみスクランブルをかけるもので、任意の１
ブロック内のデータ群から生成される第１の誤り訂正符
号の冗長パリティ符号が、上記ブロックと異なるブロッ
クに記録される。これによって重ね書きによるアフター
レコーディング後に消え残りが１ブロック発生しても、
再生時に上記第１の誤り訂正符号による誤り検出でかな
らず誤りとして検出できることになる。この第１の冗長
パリティ符号を生成するためのデータブロックと、冗長
パリティ符号を配置するブロックとが最大ｎブロック離
して記録することにより、この第１の誤り訂正符号がｎ
ブロックで完結することになり、ｎ−１ブロック長の消
え残りが発生しても必ず誤りとして検出でき、符号の誤
検出、誤訂正を抑える効果がある。従ってアフターレコ
ーディングマージンをｎ−１ブロック長付加して記録す
る回路、装置を不要とし、より高密度記録が可能となる
効果もある。

【図面の簡単な説明】 【図１】本発明による記録方法の一実施例を示す各デー
タのメモリマップ図。 【図２】電子カメラのデータ記録方法を示す磁気シート
フォーマット図。 【図３】従来の記録方法である各データのインターリー
ブを示すメモリマップ図。 【図４】従来の記録方法で生じる問題点を示す概念図。 【図５】本発明による効果を示す概念図。 【図６】本発明による記録方法の他の一実施例を示すデ
ータのメモリマップ図。 【図７】本発明による記録方法の他の一実施例を示すデ
ータのメモリマップ図。 【図８】本発明による記録方法を実現する記録再生装置
の記録系回路のブロック図。 【図９】本発明による記録方法を実現する記録再生装置
の再生系回路のブロック図。 【図１０】本発明による記録方法の他の一実施例を示す
データのメモリマップ図。 【図１１】本発明による記録方法を実現するメモリのア
ドレスコントロール回路の一実施例を示すブロック図。 【図１２】本発明による記録方法を実現するメモリのア
ドレスコントロール回路の他の一実施例を示すブロック
図。 【符号の説明】 Ｗ₀〜Ｗ₃₂…Ｃ₁符号生成用ＰＣＭデータ、 ｐ₀〜ｐ₃…Ｃ₁冗長符号、 Ａ’…Ｃ₁符号生成順序、 Ｄ₁〜Ｄ₃₂…Ｃ₂符号生成用ＰＣＭデータ、 ｑ₀〜ｑ₃…Ｃ₂冗長符号、 Ｂ’…Ｃ₂符号生成順序、 ｄ…インターリーブによるブロック間遅延距離、 １…Ａ／Ｄ変換器、 ２…サブコードの入力インターフェース回路、 ３…ブロックアドレスおよびＩＤコード生成回路、 ４…パリティ生成回路、 ５…メモリ、 ６…メモリのアドレスコントロール回路、 ７…Ｃ₂符号生成回路、 ８…Ｃ₁符号生成回路、 ９…タイミングクロック生成回路、 １０…変調回路、 １１…データストローブ回路、 １２…同期信号検出保護回路、 １３…復調回路、 １４…パリティチェック回路、 １５…メモリ、 １６…メモリのアドレスコントロール回路、 １７…Ｃ₁符号復号回路、 １８…Ｃ₂符号復号回路、 １９…タイミングクロック生成回路、 ２０…Ｄ／Ａ変換器。

Claims (1)

1. (57)【特許請求の範囲】 １．複数個のディジタルデータと冗長符号とでブロック
   を構成し、該ブロックを複数個単位で１フレームを構成
   するとともに、該ディジタルデータから構成されるディ
   ジタルデータ群およびそれに付加される該冗長符号によ
   って、誤り検出訂正符号を構成したディジタル信号を記
   録伝送するデジタル信号記録伝送方法において、同一ブ
   ロック内に記録されるディジタルデータ群と、少なくと
   も１個以上が当該同一ブロックとは異なるブロックに配
   置された複数個の第１の冗長符号とで、１ブロック内に
   記録されるディジタルデータ群の誤り検出訂正を行うた
   めの第１の誤り検出訂正符号を構成し、かつ、上記各ブ
   ロックと交叉してそれぞれ異なるブロック内に記録され
   るディジタルデータ群とそれに付加される第２の冗長符
   号とで、上記それぞれ異なるブロック内に記録されるデ
   ィジタルデータ群の誤り訂正を行うための第２の誤り検
   出訂正符号を構成したディジタル信号を記録伝送するこ
   とを特徴とするディジタル信号記録伝送方法。