JP2500664B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2500664B2 JP2500664B2 JP31593293A JP31593293A JP2500664B2 JP 2500664 B2 JP2500664 B2 JP 2500664B2 JP 31593293 A JP31593293 A JP 31593293A JP 31593293 A JP31593293 A JP 31593293A JP 2500664 B2 JP2500664 B2 JP 2500664B2
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- chip
- circuit board
- film circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
リードピンを格子状に配列したピングリッドアレイ（Ｐ
ＧＡ）型のパッケージ構造を有する半導体装置に関す
る。
リードピンを格子状に配列したピングリッドアレイ（Ｐ
ＧＡ）型のパッケージ構造を有する半導体装置に関す
る。
【０００２】
【従来の技術】ＰＧＡパッケージ構造の半導体装置とし
て、例えば図５に示すように、セラミック基板２１のキ
ャビティ２１ａにＩＣチップ２２を搭載した上で、セラ
ミック基板２１に設けた配線回路２３にＩＣチップ２２
をワイヤ２４で接続し、この配線回路２３を介してセラ
ミック基板２１に格子配列されたリードピン２５に対し
て電気接続を行い、かつＩＣチップ２２をキャップ２６
で封止した構成のものが提案されている。このセラミッ
クＰＧＡは、高信頼性で放熱性が良く多ピン化には適し
ているが、セラミック基板に形成する配線回路を多層に
形成する際にはその製造工程が複雑化されるため、高コ
ストになるという問題がある。
て、例えば図５に示すように、セラミック基板２１のキ
ャビティ２１ａにＩＣチップ２２を搭載した上で、セラ
ミック基板２１に設けた配線回路２３にＩＣチップ２２
をワイヤ２４で接続し、この配線回路２３を介してセラ
ミック基板２１に格子配列されたリードピン２５に対し
て電気接続を行い、かつＩＣチップ２２をキャップ２６
で封止した構成のものが提案されている。このセラミッ
クＰＧＡは、高信頼性で放熱性が良く多ピン化には適し
ているが、セラミック基板に形成する配線回路を多層に
形成する際にはその製造工程が複雑化されるため、高コ
ストになるという問題がある。
【０００３】このため、配線回路の形成を簡略化したパ
ッケージが提案されており、その１つに特開平３−４５
６４９号公報に記載されたものがある。図６はその断面
図であり、プラスチックＰＧＡ（以下、ＰＰＧＡと称す
る）として構成されたものである。このＰＰＧＡは、絶
縁基板３１上に１層の配線回路３２を形成した上で、上
面に配線回路３４を形成した絶縁テープ３３を絶縁性樹
脂３５で接着することで多層の配線回路を形成する。そ
して、絶縁基板３１及び絶縁テープ３３等を貫通するよ
うに形成したスルーホール３６にリードピン３７を挿入
し、半田等のろう材３８で電気的、機械的接続をする。
また、ＩＣチップ３９は絶縁基板３１に設けたキャビテ
ィ３１ａ内に搭載し、前記配線回路３４等にワイヤ４０
で接続する。その上で、図外のキャップで封止を行うこ
とでＰＰＧＡパッケージを構成している。
ッケージが提案されており、その１つに特開平３−４５
６４９号公報に記載されたものがある。図６はその断面
図であり、プラスチックＰＧＡ（以下、ＰＰＧＡと称す
る）として構成されたものである。このＰＰＧＡは、絶
縁基板３１上に１層の配線回路３２を形成した上で、上
面に配線回路３４を形成した絶縁テープ３３を絶縁性樹
脂３５で接着することで多層の配線回路を形成する。そ
して、絶縁基板３１及び絶縁テープ３３等を貫通するよ
うに形成したスルーホール３６にリードピン３７を挿入
し、半田等のろう材３８で電気的、機械的接続をする。
また、ＩＣチップ３９は絶縁基板３１に設けたキャビテ
ィ３１ａ内に搭載し、前記配線回路３４等にワイヤ４０
で接続する。その上で、図外のキャップで封止を行うこ
とでＰＰＧＡパッケージを構成している。
【０００４】
【発明が解決しようとする課題】この公知のＰＰＧＡで
は、絶縁テープ３３を絶縁基板３１に絶縁性樹脂３５で
接着して絶縁基板３１上に多層の配線回路を形成してい
るため、配線回路の製造工程が簡略化でき、セラミック
ＰＧＡに比較して低コスト化が実現できる。しかしなが
ら、ＩＣチップ３９はセラミックＰＧＡの場合と同様に
ワイヤ４０により配線回路に接続しているため、そのた
めの工数がかかるという問題がある。また、絶縁テープ
３３に設けた配線回路３４に対してワイヤボンディング
を行う際に絶縁テープ３３と絶縁性樹脂３５がボンディ
ング時の圧力で変形して凹み易く、高信頼性のワイヤ接
続ができないという問題もある。本発明の目的は、製造
工数を削減するとともに、信頼性の高い電気接続を可能
にした半導体装置を提供することにある。
は、絶縁テープ３３を絶縁基板３１に絶縁性樹脂３５で
接着して絶縁基板３１上に多層の配線回路を形成してい
るため、配線回路の製造工程が簡略化でき、セラミック
ＰＧＡに比較して低コスト化が実現できる。しかしなが
ら、ＩＣチップ３９はセラミックＰＧＡの場合と同様に
ワイヤ４０により配線回路に接続しているため、そのた
めの工数がかかるという問題がある。また、絶縁テープ
３３に設けた配線回路３４に対してワイヤボンディング
を行う際に絶縁テープ３３と絶縁性樹脂３５がボンディ
ング時の圧力で変形して凹み易く、高信頼性のワイヤ接
続ができないという問題もある。本発明の目的は、製造
工数を削減するとともに、信頼性の高い電気接続を可能
にした半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
複数本のリードピンが貫通状態で支持されたベース基板
上にフィルム回路基板を搭載し、かつこのフィルム回路
基板にＩＣチップを搭載し、キャップで封止した構成と
され、かつフィルム回路基板はその表面においてＩＣチ
ップに電気接続され、その裏面においてリードピンに電
気接続される構成とする。即ち、フィルム回路基板は、
絶縁性フィルムの表裏面にそれぞれ導体箔で配線回路が
形成され、各面の配線回路はスルーホールで相互に電気
接続されるとともに、その表面の配線回路の一部でＩＣ
チップの電極パッドに対応したパッド接続部が形成さ
れ、その裏面の配線回路の一部でリードピンに対応した
ピン接続部が形成される。この場合、フィルム回路基板
の表面のパッド接続部にはバンプが形成され、このバン
プによりＩＣチップの電極パッドに直接接続される。ま
た、フィルム回路基板の裏面のピン接続部は、ベース基
板の上面に突出されたリードピンの端部に衝接され、か
つ半田接続される。なお、ベース基板はガラスエポキシ
基板で形成され、このベース基板に開設された貫通穴に
リードピンを挿入し接着材で接着し、キャップはその周
囲においてベース基板に接着される。或いは、ベース基
板は金属基板で形成され、このベース基板に開設された
貫通穴にリードピンを挿入しガラス接着し、キャップは
その周囲においてベース基板に溶接される。
複数本のリードピンが貫通状態で支持されたベース基板
上にフィルム回路基板を搭載し、かつこのフィルム回路
基板にＩＣチップを搭載し、キャップで封止した構成と
され、かつフィルム回路基板はその表面においてＩＣチ
ップに電気接続され、その裏面においてリードピンに電
気接続される構成とする。即ち、フィルム回路基板は、
絶縁性フィルムの表裏面にそれぞれ導体箔で配線回路が
形成され、各面の配線回路はスルーホールで相互に電気
接続されるとともに、その表面の配線回路の一部でＩＣ
チップの電極パッドに対応したパッド接続部が形成さ
れ、その裏面の配線回路の一部でリードピンに対応した
ピン接続部が形成される。この場合、フィルム回路基板
の表面のパッド接続部にはバンプが形成され、このバン
プによりＩＣチップの電極パッドに直接接続される。ま
た、フィルム回路基板の裏面のピン接続部は、ベース基
板の上面に突出されたリードピンの端部に衝接され、か
つ半田接続される。なお、ベース基板はガラスエポキシ
基板で形成され、このベース基板に開設された貫通穴に
リードピンを挿入し接着材で接着し、キャップはその周
囲においてベース基板に接着される。或いは、ベース基
板は金属基板で形成され、このベース基板に開設された
貫通穴にリードピンを挿入しガラス接着し、キャップは
その周囲においてベース基板に溶接される。
【０００６】
【作用】ＩＣチップはフィルム回路基板にフリップチッ
プ法により搭載されて電気接続されるため、ワイヤボン
ディングによる電気接続が不要となる。また、フィルム
回路基板は配線回路が多層に構成され、かつその一部に
おいてリードピンにそれぞれ接続されることで、ＩＣチ
ップとリードピンとの接続を可能とする。
プ法により搭載されて電気接続されるため、ワイヤボン
ディングによる電気接続が不要となる。また、フィルム
回路基板は配線回路が多層に構成され、かつその一部に
おいてリードピンにそれぞれ接続されることで、ＩＣチ
ップとリードピンとの接続を可能とする。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の１実施例の一部を破断した平面図、
図２はその断面図、図３は要部の拡大断面図である。こ
れらの図において、ガラスエポキシ樹脂からなるベース
基板１には、格子状に多数の孔２が開設され、各孔３に
はリードピン３の一端部が挿入され、接着剤４によりベ
ース基板１に固定される。このとき、各リードピン３の
一端部はベース基板１の表面上に僅かに突出されるよう
に形成される。また、前記ベース基板１上にはフィルム
回路基板５が搭載される。このフィルム回路基板５は、
例えば２５μｍ程度の厚さのポリイミドテープ６の表面
及び裏面のそれぞれにＣｕ箔からなる配線回路７ａ，７
ｂを形成しており、かつこのテープの所要位置に０．１
ｍφ程度の貫通孔８を設け、この貫通孔８の内面にＣｕ
メッキを３０〜４０μｍの厚さに形成することでスルー
ホール９を形成し、前記表裏面の各配線回路７ａ，７ｂ
を相互に電気接続する。
る。図１は本発明の１実施例の一部を破断した平面図、
図２はその断面図、図３は要部の拡大断面図である。こ
れらの図において、ガラスエポキシ樹脂からなるベース
基板１には、格子状に多数の孔２が開設され、各孔３に
はリードピン３の一端部が挿入され、接着剤４によりベ
ース基板１に固定される。このとき、各リードピン３の
一端部はベース基板１の表面上に僅かに突出されるよう
に形成される。また、前記ベース基板１上にはフィルム
回路基板５が搭載される。このフィルム回路基板５は、
例えば２５μｍ程度の厚さのポリイミドテープ６の表面
及び裏面のそれぞれにＣｕ箔からなる配線回路７ａ，７
ｂを形成しており、かつこのテープの所要位置に０．１
ｍφ程度の貫通孔８を設け、この貫通孔８の内面にＣｕ
メッキを３０〜４０μｍの厚さに形成することでスルー
ホール９を形成し、前記表裏面の各配線回路７ａ，７ｂ
を相互に電気接続する。
【０００８】また、貫通孔８の一部は０．３×０．５ｍ
ｍの大きさに形成し、その内面にＣｕメッキを十分に厚
く形成し、ＩＣチップの電極パッドに接続されるパッド
接続部としてテープの表面上に５〜１５μｍ程度突出す
るバンプ１０を形成する。このバンプ１０の表面には、
Ｎｉメッキ２〜３μｍを施した後、Ａｕメッキを１０〜
２０μｍの厚さに形成する。或いは、Ａｕメッキの代わ
りに半田メッキを２０〜３０μｍの厚さに形成する。な
お、フィルム回路基板５の表面に突出形成される前記バ
ンプ１０、搭載するＩＣチップの電極パッドに対応する
位置にそれぞれ形成される。また、フィルム回路基板５
の裏面には、前記ベース基板１に支持されている多数本
のリードピン３に対応するように格子状に配列されたピ
ン接続部１１が前記配線回路７ｂにより形成されてい
る。
ｍの大きさに形成し、その内面にＣｕメッキを十分に厚
く形成し、ＩＣチップの電極パッドに接続されるパッド
接続部としてテープの表面上に５〜１５μｍ程度突出す
るバンプ１０を形成する。このバンプ１０の表面には、
Ｎｉメッキ２〜３μｍを施した後、Ａｕメッキを１０〜
２０μｍの厚さに形成する。或いは、Ａｕメッキの代わ
りに半田メッキを２０〜３０μｍの厚さに形成する。な
お、フィルム回路基板５の表面に突出形成される前記バ
ンプ１０、搭載するＩＣチップの電極パッドに対応する
位置にそれぞれ形成される。また、フィルム回路基板５
の裏面には、前記ベース基板１に支持されている多数本
のリードピン３に対応するように格子状に配列されたピ
ン接続部１１が前記配線回路７ｂにより形成されてい
る。
【０００９】そして、前記フィルム回路基板５の表面に
は、ＩＣチップ（この実施例では４個のＩＣチップ）１
２の電極パッド１３をバンプ１０に対してアライメント
した上で、電極パッド１３を下方に向けてフィルム回路
基板５上に載置し、かつ窒素雰囲気中で加圧加熱するこ
とにより、各電極パッド１３は半田等のろう材１４によ
り対応するバンプ１０にそれぞれ接続され、これにより
ＩＣチップ１２は機械的かつ電気的にフィルム回路基板
５に搭載される。また、このＩＣチップ１２を搭載した
フィルム回路基板５は、前記ベース基板１上に搭載さ
れ、その裏面に設けた配線回路で形成されたピン接続部
１１が、ベース基板１に支持したリードピン３の一端部
に衝接され、かつ半田等のろう材１５により接続され
る。この接続は前記電極パッド１３とバンプ１０の接続
と同様に行うことができる。しかる上で、表面をアルマ
イト処理したアルミニウム製、または熱膨張率がフィル
ム回路基板に近い材料からなるキャップ１６をＩＣチッ
プ１２を覆うようにベース基板１上に被せ、かつキャッ
プ１６の周辺をベース基板１の周辺部において接着する
ことで、内部を封止し、ＰＰＧＡが完成される。
は、ＩＣチップ（この実施例では４個のＩＣチップ）１
２の電極パッド１３をバンプ１０に対してアライメント
した上で、電極パッド１３を下方に向けてフィルム回路
基板５上に載置し、かつ窒素雰囲気中で加圧加熱するこ
とにより、各電極パッド１３は半田等のろう材１４によ
り対応するバンプ１０にそれぞれ接続され、これにより
ＩＣチップ１２は機械的かつ電気的にフィルム回路基板
５に搭載される。また、このＩＣチップ１２を搭載した
フィルム回路基板５は、前記ベース基板１上に搭載さ
れ、その裏面に設けた配線回路で形成されたピン接続部
１１が、ベース基板１に支持したリードピン３の一端部
に衝接され、かつ半田等のろう材１５により接続され
る。この接続は前記電極パッド１３とバンプ１０の接続
と同様に行うことができる。しかる上で、表面をアルマ
イト処理したアルミニウム製、または熱膨張率がフィル
ム回路基板に近い材料からなるキャップ１６をＩＣチッ
プ１２を覆うようにベース基板１上に被せ、かつキャッ
プ１６の周辺をベース基板１の周辺部において接着する
ことで、内部を封止し、ＰＰＧＡが完成される。
【００１０】したがって、この構成のＰＰＧＡでは、Ｉ
Ｃチップ１２をフィルム回路基板５にフリップチップ法
で搭載しているため、ＩＣチップ１２をワイヤボンディ
ングする工程が不要となり、製造工程を削減することが
できる。また、このＩＣチップ１２を搭載する際にボン
ディング圧力がフィルム回路基板５に加えられることが
なく、ワイヤボンディングの信頼性が低下されることも
ない。更に、ＩＣチップ１２と配線回路７ａとをワイヤ
ボンディングで接続していないため、フィルム回路基板
５における静電容量とインダクタンスが低減され、半導
体装置における高速動作が可能となり、かつ一方ではワ
イヤループを収納させるための空隙をパッケージ内に確
保する必要がなく、パッケージの薄型化も可能となる。
Ｃチップ１２をフィルム回路基板５にフリップチップ法
で搭載しているため、ＩＣチップ１２をワイヤボンディ
ングする工程が不要となり、製造工程を削減することが
できる。また、このＩＣチップ１２を搭載する際にボン
ディング圧力がフィルム回路基板５に加えられることが
なく、ワイヤボンディングの信頼性が低下されることも
ない。更に、ＩＣチップ１２と配線回路７ａとをワイヤ
ボンディングで接続していないため、フィルム回路基板
５における静電容量とインダクタンスが低減され、半導
体装置における高速動作が可能となり、かつ一方ではワ
イヤループを収納させるための空隙をパッケージ内に確
保する必要がなく、パッケージの薄型化も可能となる。
【００１１】ここで、ＩＣチップ１２の電極パッド１３
にバンプを形成しておけば、フィルム回路基板５にはバ
ンプを設ける必要がなく、単に配線回路７ａの一部でボ
ンディング部を形成するだけでよい。また、リードピン
３とピン接続部１１をそれぞれ直接に接続しているた
め、ベース基板１に配線回路を形成する必要がなく、ベ
ース基板の構造の簡略化と製造の容易化が可能となる。
にバンプを形成しておけば、フィルム回路基板５にはバ
ンプを設ける必要がなく、単に配線回路７ａの一部でボ
ンディング部を形成するだけでよい。また、リードピン
３とピン接続部１１をそれぞれ直接に接続しているた
め、ベース基板１に配線回路を形成する必要がなく、ベ
ース基板の構造の簡略化と製造の容易化が可能となる。
【００１２】図４は本発明の第２実施例の要部の拡大断
面図である。この実施例ではベース基板１Ａを金属板で
形成し、このベース基板格子状に穴２を開けて、そこに
リードピン３を挿入してガラス４Ａで加熱融着してい
る。そして、フィルム回路基板５にＩＣチップ１２を搭
載し、かつこのフィルム回路基板５の裏面に形成したピ
ン接続部１１を前記各リードピン３の一端部に対して位
置決めしたた上でそれぞれ加熱接続する。なお、この実
施例ではフィルム回路基板５にはバンプを形成しておら
ず、配線回路７ａの一部で電極パッドを形成し、ＩＣチ
ップ１２に設けたバンプ１０Ａをろう材１４で接続して
いる。しかる上で、Ｃｕ板から成形され、または熱膨張
率がフィルム回路基板に近い材料をキャップ１６として
ＩＣチップを覆うようにベース基板１Ａ上に被せ、かつ
キャップ１６の周辺をベース基板１Ａの周辺にプロジェ
クション溶接して封止を行っている。
面図である。この実施例ではベース基板１Ａを金属板で
形成し、このベース基板格子状に穴２を開けて、そこに
リードピン３を挿入してガラス４Ａで加熱融着してい
る。そして、フィルム回路基板５にＩＣチップ１２を搭
載し、かつこのフィルム回路基板５の裏面に形成したピ
ン接続部１１を前記各リードピン３の一端部に対して位
置決めしたた上でそれぞれ加熱接続する。なお、この実
施例ではフィルム回路基板５にはバンプを形成しておら
ず、配線回路７ａの一部で電極パッドを形成し、ＩＣチ
ップ１２に設けたバンプ１０Ａをろう材１４で接続して
いる。しかる上で、Ｃｕ板から成形され、または熱膨張
率がフィルム回路基板に近い材料をキャップ１６として
ＩＣチップを覆うようにベース基板１Ａ上に被せ、かつ
キャップ１６の周辺をベース基板１Ａの周辺にプロジェ
クション溶接して封止を行っている。
【００１３】この実施例の構成においても、前記第１実
施例と同様の効果を得ることができる。また、これに加
えてこの実施例では、ベース基板１Ａを金属で形成して
いるため、ＩＣチップ１２で発生した熱がフィルム回路
基板５を介してベース基板１Ａの裏面側からも放熱され
るため、ＰＰＧＡの放熱性を高めることができる。
施例と同様の効果を得ることができる。また、これに加
えてこの実施例では、ベース基板１Ａを金属で形成して
いるため、ＩＣチップ１２で発生した熱がフィルム回路
基板５を介してベース基板１Ａの裏面側からも放熱され
るため、ＰＰＧＡの放熱性を高めることができる。
【００１４】なお、前記各実施例は１枚のフィルム回路
基板に４個のＩＣチップを搭載した場合を示している
が、これと異なる数のＩＣチップを搭載する場合でも本
発明が適用できることは言うまでもない。また、第１実
施例ではベース基板が絶縁材で形成されているため、そ
の表面にリードピンに接続される配線回路を設けてお
き、この配線回路にフィルム回路基板の裏面のピン接続
部を接続するように構成すれば、ピン接続部をリードピ
ンの配列に制約されることなく任意の位置に設置でき、
配線回路のパターン設計の自由度を高めることも可能で
ある。
基板に４個のＩＣチップを搭載した場合を示している
が、これと異なる数のＩＣチップを搭載する場合でも本
発明が適用できることは言うまでもない。また、第１実
施例ではベース基板が絶縁材で形成されているため、そ
の表面にリードピンに接続される配線回路を設けてお
き、この配線回路にフィルム回路基板の裏面のピン接続
部を接続するように構成すれば、ピン接続部をリードピ
ンの配列に制約されることなく任意の位置に設置でき、
配線回路のパターン設計の自由度を高めることも可能で
ある。
【００１５】
【発明の効果】以上説明したように本発明は、複数本の
リードピンが貫通状態で支持されたベース基板上にフィ
ルム回路基板を介してＩＣチップを搭載しており、かつ
フィルム回路基板はその表面においてＩＣチップに直接
に電気接続され、その裏面においてリードピンに電気接
続されているので、ＩＣチップをワイヤボンディングに
より接続する必要がなく、製造工程の簡略化を図り、低
コスト化が実現できる。また、ＩＣチップをフィルム回
路基板に対してフリップチップ法で搭載することで、ワ
イヤボンディングにより生じる信頼性の低下がなく、高
信頼性の接続が実現できる。更に、ベース基板のリード
に対してフィルム回路基板を直接電気接続することで、
ベース基板に配線回路を形成する必要がなく、ベース基
板の構造の簡略化及び製造工数の削減が実現できる。ま
た、ベース基板を金属で形成することも可能となり、こ
れによりベース基板からの放熱性を高めることもでき
る。更に、ＩＣチップをバンプ接続することで、フィル
タ回路基板における静電容量とインダクタンスの低減が
図れるため、半導体装置の高速動作が可能となる。
リードピンが貫通状態で支持されたベース基板上にフィ
ルム回路基板を介してＩＣチップを搭載しており、かつ
フィルム回路基板はその表面においてＩＣチップに直接
に電気接続され、その裏面においてリードピンに電気接
続されているので、ＩＣチップをワイヤボンディングに
より接続する必要がなく、製造工程の簡略化を図り、低
コスト化が実現できる。また、ＩＣチップをフィルム回
路基板に対してフリップチップ法で搭載することで、ワ
イヤボンディングにより生じる信頼性の低下がなく、高
信頼性の接続が実現できる。更に、ベース基板のリード
に対してフィルム回路基板を直接電気接続することで、
ベース基板に配線回路を形成する必要がなく、ベース基
板の構造の簡略化及び製造工数の削減が実現できる。ま
た、ベース基板を金属で形成することも可能となり、こ
れによりベース基板からの放熱性を高めることもでき
る。更に、ＩＣチップをバンプ接続することで、フィル
タ回路基板における静電容量とインダクタンスの低減が
図れるため、半導体装置の高速動作が可能となる。
【図１】本発明の第１実施例の一部を破断した平面図で
ある。
ある。
【図２】図１の縦断面図である。
【図３】図２の要部の拡大断面図である。
【図４】本発明の第２実施例の要部の拡大断面図であ
る。
る。
【図５】従来のセラミックＰＧＡの一例の断面図であ
る。
る。
【図６】従来のＰＰＧＡの一例の断面図である。
１，１Ａ ベース基板 ３ リードピン ５ フィルム回路基板 ７ａ，７ｂ 配線回路 １０ バンプ １１ ピン接続部 １２ ＩＣチップ １３ 電極パッド １４，１５ ろう材 １６ キャップ
Claims (6)
- 【請求項１】 複数本のリードピンが貫通状態で支持さ
れたベース基板と、このベース基板上に搭載されたフィ
ルム回路基板と、このフィルム回路基板に搭載されたＩ
Ｃチップと、前記ベース基板に取着されて前記フィルム
回路基板やＩＣチップを封止するキャップとで構成さ
れ、前記フィルム回路基板にその表面において前記ＩＣ
チップに直接に電気接続され、その裏面において前記リ
ードピンに電気接続されることを特徴とする半導体装
置。 - 【請求項２】 フィルム回路基板は、絶縁性フィルムの
表裏面にそれぞれ導体箔で配線回路が形成され、各面の
配線回路はスルーホールで相互に電気接続されるととも
に、その表面の配線回路の一部で前記ＩＣチップの電極
パッドに対応したパッド接続部が形成され、その裏面の
配線回路の一部で前記リードピンに対応したピン接続部
が形成されてなる請求項１の半導体装置。 - 【請求項３】 フィルム回路基板の表面のパッド接続部
にはバンプが形成され、このバンプによりＩＣチップの
電極パッドに直接接続される請求項２の半導体装置。 - 【請求項４】 フィルム回路基板の裏面のピン接続部
は、ベース基板の上面に突出されたリードピンの端部に
衝接され、かつ半田接続されてなる請求項２の半導体装
置。 - 【請求項５】 ベース基板はガラスエポキシ基板で形成
され、このベース基板に開設された貫通穴にリードピン
を挿入し接着材で接着し、キャップはその周囲において
ベース基板に接着されてなる請求項１ないし４のいずれ
かの半導体装置。 - 【請求項６】 ベース基板は金属基板で形成され、この
ベース基板に開設された貫通穴にリードピンを挿入しガ
ラス接着し、キャップはその周囲においてベース基板に
溶接されてなる請求項１ないし４のいずれかの半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31593293A JP2500664B2 (ja) | 1993-11-22 | 1993-11-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31593293A JP2500664B2 (ja) | 1993-11-22 | 1993-11-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142638A JPH07142638A (ja) | 1995-06-02 |
| JP2500664B2 true JP2500664B2 (ja) | 1996-05-29 |
Family
ID=18071341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31593293A Expired - Lifetime JP2500664B2 (ja) | 1993-11-22 | 1993-11-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500664B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113644183A (zh) * | 2021-09-03 | 2021-11-12 | 昆山兴协和科技股份有限公司 | 一种发光二极管及其制作方法 |
-
1993
- 1993-11-22 JP JP31593293A patent/JP2500664B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07142638A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| US4647959A (en) | Integrated circuit package, and method of forming an integrated circuit package | |
| KR0135585B1 (ko) | 반도체 장치용 패키지 및 반도체 장치 | |
| JP3685947B2 (ja) | 半導体装置及びその製造方法 | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US4618739A (en) | Plastic chip carrier package | |
| KR20050002220A (ko) | 적층형 볼 그리드 어레이 패키지 및 그 제조방법 | |
| JPH06302653A (ja) | 半導体装置 | |
| JP2001077294A (ja) | 半導体装置 | |
| KR19990069447A (ko) | 반도체 패키지와 그 제조방법 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| JP2500664B2 (ja) | 半導体装置 | |
| JP2000243875A (ja) | 半導体装置 | |
| US5982026A (en) | Inexpensive resin molded semiconductor device | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3242765B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08153826A (ja) | 半導体集積回路装置 | |
| KR100592785B1 (ko) | 칩 스케일 패키지를 적층한 적층 패키지 | |
| JP2001102516A (ja) | 半導体装置およびその製造方法 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 |