JP2557613B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP2557613B2 JP2557613B2 JP6323456A JP32345694A JP2557613B2 JP 2557613 B2 JP2557613 B2 JP 2557613B2 JP 6323456 A JP6323456 A JP 6323456A JP 32345694 A JP32345694 A JP 32345694A JP 2557613 B2 JP2557613 B2 JP 2557613B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- semiconductor material
- transition region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【0001】
【産業上の利用分野】本発明は、エミッタ領域を、ベー
ス領域を構成する半導体物質よりバンドギャップの大き
い半導体物質で構成してなるヘテロ接合バイポーラトラ
ンジスタに関する。
ス領域を構成する半導体物質よりバンドギャップの大き
い半導体物質で構成してなるヘテロ接合バイポーラトラ
ンジスタに関する。
【0002】
【従来の技術】近年、分子線エピタキシー法(MBE)
や、有機金属気相堆積法(MOCVD)等の発展によ
り、異種の半導体物質を接合させた、いわゆるヘテロ接
合を利用した半導体素子の開発が盛んに行なわれるよう
になった。バイポーラトランジスタのエミッタ・ベース
間にヘテロ接合を採用したヘテロ接合バイポーラトラン
ジスタは、従来の単一半導体物質で作られるホモ接合ト
ランジスタに比べ多くの利点を持つ事が知られている。
それらの利点とは、 (1)エミッタ領域を構成する半導体物質をベース領域
を構成する半導体物質よりバンドギャップの大きいもの
とする事で、エミッタ領域の不純物濃度とベース領域の
不純物濃度の比が小さくとも高いエミッタ注入効率が得
られる。 (2)(1)の結果、ベース領域の不純物濃度を高くで
きるため、ベース抵抗が低減できる。 (3)同様に、エミッタ領域の不純物濃度を低くできる
ためエミッタ容量を小さくできる。 等である。これらの利点により、ヘテロ接合バイポーラ
トランジスタは従来のホモ接合バイポーラトランジスタ
に比べ、高周波特性,スイッチング特性で、はるかに優
れたものとなる可能性を持っている。
や、有機金属気相堆積法(MOCVD)等の発展によ
り、異種の半導体物質を接合させた、いわゆるヘテロ接
合を利用した半導体素子の開発が盛んに行なわれるよう
になった。バイポーラトランジスタのエミッタ・ベース
間にヘテロ接合を採用したヘテロ接合バイポーラトラン
ジスタは、従来の単一半導体物質で作られるホモ接合ト
ランジスタに比べ多くの利点を持つ事が知られている。
それらの利点とは、 (1)エミッタ領域を構成する半導体物質をベース領域
を構成する半導体物質よりバンドギャップの大きいもの
とする事で、エミッタ領域の不純物濃度とベース領域の
不純物濃度の比が小さくとも高いエミッタ注入効率が得
られる。 (2)(1)の結果、ベース領域の不純物濃度を高くで
きるため、ベース抵抗が低減できる。 (3)同様に、エミッタ領域の不純物濃度を低くできる
ためエミッタ容量を小さくできる。 等である。これらの利点により、ヘテロ接合バイポーラ
トランジスタは従来のホモ接合バイポーラトランジスタ
に比べ、高周波特性,スイッチング特性で、はるかに優
れたものとなる可能性を持っている。
【0003】しかしながら、このようなヘテロ接合バイ
ポーラトランジスタを実際に製造し得る半導体物質の組
合せを考えると、広バンドギャップを有する材料は一般
に電子親和力が小さい事が多い。この結果、広バンドギ
ャップ物質からなるエミッタと狭バンドギャップ物質か
らなるベースを直接階段状に接合させたnpnトランジ
スタを作製すると以下に述べるように注入効率が低下し
てしまい、ヘテロ接合バイポーラトランジスタの利点を
活かせないという問題が生じる。
ポーラトランジスタを実際に製造し得る半導体物質の組
合せを考えると、広バンドギャップを有する材料は一般
に電子親和力が小さい事が多い。この結果、広バンドギ
ャップ物質からなるエミッタと狭バンドギャップ物質か
らなるベースを直接階段状に接合させたnpnトランジ
スタを作製すると以下に述べるように注入効率が低下し
てしまい、ヘテロ接合バイポーラトランジスタの利点を
活かせないという問題が生じる。
【0004】図6は、エミッタ領域を構成する半導体物
質の電子親和力が、ベース領域を構成する半導体物質の
それよりよりΔEcだけ小さい場合の階段型ヘテロ接合
バイポーラトランジスタのベース・エミッタ接合近傍の
伝導帯の様子を示したものである。この図から明らかな
ように、伝導帯には電子親和力の差に起因する高さΔE
cのスパイク状の障壁が形成され、この障壁によりエミ
ッタからベースへの電子の注入が阻害されてしまう。こ
の事はエミッタ注入効率の低下を招きトランジスタ特性
を損うものである。
質の電子親和力が、ベース領域を構成する半導体物質の
それよりよりΔEcだけ小さい場合の階段型ヘテロ接合
バイポーラトランジスタのベース・エミッタ接合近傍の
伝導帯の様子を示したものである。この図から明らかな
ように、伝導帯には電子親和力の差に起因する高さΔE
cのスパイク状の障壁が形成され、この障壁によりエミ
ッタからベースへの電子の注入が阻害されてしまう。こ
の事はエミッタ注入効率の低下を招きトランジスタ特性
を損うものである。
【0005】この問題は、エミッタ・ベース間のヘテロ
接合を階段型とせずに、エミッタからベースに向って滑
らかにバンドギャップが変化している,いわゆる傾斜型
とする事で避ける事ができる。図7はエミッタ・ベース
間にバンドギャップが線形に変化している領域を設けた
場合の伝導帯の様子を示している。この図から分るよう
に、伝導帯に生じる障壁は傾斜型ヘテロ接合を用いる事
で除去する事が可能である。
接合を階段型とせずに、エミッタからベースに向って滑
らかにバンドギャップが変化している,いわゆる傾斜型
とする事で避ける事ができる。図7はエミッタ・ベース
間にバンドギャップが線形に変化している領域を設けた
場合の伝導帯の様子を示している。この図から分るよう
に、伝導帯に生じる障壁は傾斜型ヘテロ接合を用いる事
で除去する事が可能である。
【0006】エミッタ領域とベース領域の間でバンドギ
ャップの変化する領域(以下では遷移領域と呼ぶ)は、
その領域を構成する物質の組成をベース領域を構成する
半導体物質とエミッタ領域を構成する半導体物質との中
間的組成にする事で実現される。従来遷移領域内ではバ
ンドギャップが線形、或いは2次関数的に滑らかに変化
する様に物質組成を徐々に変化させる事が行なわれてき
た。
ャップの変化する領域(以下では遷移領域と呼ぶ)は、
その領域を構成する物質の組成をベース領域を構成する
半導体物質とエミッタ領域を構成する半導体物質との中
間的組成にする事で実現される。従来遷移領域内ではバ
ンドギャップが線形、或いは2次関数的に滑らかに変化
する様に物質組成を徐々に変化させる事が行なわれてき
た。
【0007】しかし、この様な遷移領域を実現するに
は、MBE法においては分子線のフラックスを、MOC
VD法ではガス流量を精密に連続的に変化させるという
制御を行なうことが必要である。このような制御は現在
の技術では難しいため、制御装置のコストが増すと共
に、遷移領域を成長する際の成長速度を十分遅くする必
要があるという問題が生じる。
は、MBE法においては分子線のフラックスを、MOC
VD法ではガス流量を精密に連続的に変化させるという
制御を行なうことが必要である。このような制御は現在
の技術では難しいため、制御装置のコストが増すと共
に、遷移領域を成長する際の成長速度を十分遅くする必
要があるという問題が生じる。
【0008】また、遷移領域内でバンドギャップを滑ら
かに変化させた場合、この領域内にはベースから正孔が
注入されやすく、特にキャリアライフタイムが小さい場
合キャリア再結合が大きくなる。このことは直流増幅率
の低下を生じるとともに、蓄積キャリアの増加による高
周波特性、スイッチング特性の劣化を生じる。即ち、ヘ
テロ接合を用いた利点が損われるという問題があった。
かに変化させた場合、この領域内にはベースから正孔が
注入されやすく、特にキャリアライフタイムが小さい場
合キャリア再結合が大きくなる。このことは直流増幅率
の低下を生じるとともに、蓄積キャリアの増加による高
周波特性、スイッチング特性の劣化を生じる。即ち、ヘ
テロ接合を用いた利点が損われるという問題があった。
【0009】
【発明が解決しようとする課題】このように従来、ヘテ
ロ接合バイポーラトランジスタにおけるエミッタ・ベー
ス間の接合を傾斜型とすると、伝導帯に生じるスパイク
状の障壁をなくしてエミッタ注入効率の向上をはかるこ
とはできるものの、遷移領域内にベースから正孔が注入
されやすくなり、直流増幅率の低下を生じるとともに、
蓄積キャリアの増加による高周波特性、スイッチング特
性の劣化を生じる。即ち、広バンドギャップのエミッタ
を用いた利点を生かすことができないという問題があっ
た。
ロ接合バイポーラトランジスタにおけるエミッタ・ベー
ス間の接合を傾斜型とすると、伝導帯に生じるスパイク
状の障壁をなくしてエミッタ注入効率の向上をはかるこ
とはできるものの、遷移領域内にベースから正孔が注入
されやすくなり、直流増幅率の低下を生じるとともに、
蓄積キャリアの増加による高周波特性、スイッチング特
性の劣化を生じる。即ち、広バンドギャップのエミッタ
を用いた利点を生かすことができないという問題があっ
た。
【0010】本発明は上記の点に鑑みなされたもので、
バンドギャップの大きい物質からなるエミッタ領域と、
バンドギャップの小さい物質からなるベース領域の間に
遷移領域を有し、エミッタ・ベース間の接合を傾斜型と
した場合と同様にエミッタ注入効率の向上をはかること
ができ、かつベースから遷移領域への正孔の注入に起因
する直流増幅率の低下や高周波特性,スイッチング特性
の劣化を抑制することができ、広バンドギャップのエミ
ッタを用いた利点を生かしたヘテロ接合バイポーラトラ
ンジスタを提供する事を目的とする。
バンドギャップの大きい物質からなるエミッタ領域と、
バンドギャップの小さい物質からなるベース領域の間に
遷移領域を有し、エミッタ・ベース間の接合を傾斜型と
した場合と同様にエミッタ注入効率の向上をはかること
ができ、かつベースから遷移領域への正孔の注入に起因
する直流増幅率の低下や高周波特性,スイッチング特性
の劣化を抑制することができ、広バンドギャップのエミ
ッタを用いた利点を生かしたヘテロ接合バイポーラトラ
ンジスタを提供する事を目的とする。
【0011】
【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。即ち本発
明は、第1種半導体物質からなるp型ベース領域と、第
1種半導体物質よりバンドギャップが大きく、かつ電子
親和力の小さい第2種半導体物質からなるn型エミッタ
領域を有し、かつ前記ベース領域とエミッタ領域の間に
第1種半導体物質と第2種半導体物質の中間的組成を持
つ半導体物質からなる遷移領域を有するヘテロ接合バイ
ポーラトランジスタにおいて、遷移領域を組成が異なる
複数の半導体物質層で形成し、かつ該遷移領域の価電子
帯にベース領域からエミッタ領域への正孔の注入を抑制
する障壁を形成したことを特徴とする。
に本発明は、次のような構成を採用している。即ち本発
明は、第1種半導体物質からなるp型ベース領域と、第
1種半導体物質よりバンドギャップが大きく、かつ電子
親和力の小さい第2種半導体物質からなるn型エミッタ
領域を有し、かつ前記ベース領域とエミッタ領域の間に
第1種半導体物質と第2種半導体物質の中間的組成を持
つ半導体物質からなる遷移領域を有するヘテロ接合バイ
ポーラトランジスタにおいて、遷移領域を組成が異なる
複数の半導体物質層で形成し、かつ該遷移領域の価電子
帯にベース領域からエミッタ領域への正孔の注入を抑制
する障壁を形成したことを特徴とする。
【0012】
【作用】本発明は、以下のような知見並びに考察に基づ
く。既に述べたように、バンドギャップの大きいエミッ
タ領域をバンドギャップの小さいベース領域に直接階段
状に接合させた、いわゆる階段型ヘテロ接合バイポーラ
トランジスタにおいても、また、ベース領域からエミッ
タ領域に向ってバンドギャップが滑らかに変化する遷移
領域を導入した傾斜型ヘテロ接合バイポーラトランジス
タにおいても、それぞれに難点がある。
く。既に述べたように、バンドギャップの大きいエミッ
タ領域をバンドギャップの小さいベース領域に直接階段
状に接合させた、いわゆる階段型ヘテロ接合バイポーラ
トランジスタにおいても、また、ベース領域からエミッ
タ領域に向ってバンドギャップが滑らかに変化する遷移
領域を導入した傾斜型ヘテロ接合バイポーラトランジス
タにおいても、それぞれに難点がある。
【0013】これらの難点を共に解決するためには、伝
導帯に生じる障壁を完全に除去するのではなく、ある妥
当な値以下にしつつ、ベース領域からエミッタ領域への
正孔の注入を抑制する障壁を価電子帯に形成できる構造
とすることが望ましい。この様な構造は、エミッタ・ベ
ース間に物質組成がステップ状に変化する複数の半導体
層からなる遷移領域を形成する事で実現できる。
導帯に生じる障壁を完全に除去するのではなく、ある妥
当な値以下にしつつ、ベース領域からエミッタ領域への
正孔の注入を抑制する障壁を価電子帯に形成できる構造
とすることが望ましい。この様な構造は、エミッタ・ベ
ース間に物質組成がステップ状に変化する複数の半導体
層からなる遷移領域を形成する事で実現できる。
【0014】
【実施例】以下、本発明の実施例を、広バンドギャップ
エミッタを構成する材料としてGa 0.7Al 0.3As、
狭バンドギャップのベースを構成する材料としてGaA
sを用いた場合について図1を参照しながら述べる。
エミッタを構成する材料としてGa 0.7Al 0.3As、
狭バンドギャップのベースを構成する材料としてGaA
sを用いた場合について図1を参照しながら述べる。
【0015】ヘテロ接合バイポーラトランジスタを製造
するには導電性、或いは半絶縁基盤上にコレクタ,ベー
ス,エミッタの各層をエピタキシァル成長させる事が必
要である。MBE法、或いはMOCVD法を用いればこ
れら各層の厚さ,ドーピング濃度,物質組成を制御し、
本発明の構造を作成する事は容易である。
するには導電性、或いは半絶縁基盤上にコレクタ,ベー
ス,エミッタの各層をエピタキシァル成長させる事が必
要である。MBE法、或いはMOCVD法を用いればこ
れら各層の厚さ,ドーピング濃度,物質組成を制御し、
本発明の構造を作成する事は容易である。
【0016】図1は、n+ 型GaAs基板2を用い、こ
の基板2上に不純物として例えばSiを含有するn型G
aAsコレクタ領域3、不純物として例えばBeを含有
するp型GaAsベース領域4、不純物として例えばS
iを含有する,組成がステップ状に変化する複数個の層
からなる遷移領域6、不純物として例えばSiを含有す
る広バンドギャップのGa 0.7Al 0.3Asエミッタ領
域7を順次成長した場合を示している。
の基板2上に不純物として例えばSiを含有するn型G
aAsコレクタ領域3、不純物として例えばBeを含有
するp型GaAsベース領域4、不純物として例えばS
iを含有する,組成がステップ状に変化する複数個の層
からなる遷移領域6、不純物として例えばSiを含有す
る広バンドギャップのGa 0.7Al 0.3Asエミッタ領
域7を順次成長した場合を示している。
【0017】トランジスタはこの様に作成されたエミッ
タ,ベース,コレクタの各領域に電気的に接触する電極
を形成する事で作成される。図1ではエミッタ電極8,
コレクタ電極1はウエハの両面に直接形成し、ベース電
極5はウエハ表面よりベース領域4までエッチングを行
った後に形成している。
タ,ベース,コレクタの各領域に電気的に接触する電極
を形成する事で作成される。図1ではエミッタ電極8,
コレクタ電極1はウエハの両面に直接形成し、ベース電
極5はウエハ表面よりベース領域4までエッチングを行
った後に形成している。
【0018】図2は、遷移領域6として、エミッタ領域
7とベース領域4の中間的組成をもつ二つの層から構成
した場合のエミッタ・ベース近傍のバンド形状を模式的
に示したものである。各層の界面では伝導帯に障壁が形
成されるが、その高さは単にエミッタ・ベース間に直接
ヘテロ接合を形成した場合よりも十分小さくなってい
る。一方、価電子帯に生じる障壁によりベースから正孔
が遷移領域内深く注入されてしまう事を抑制する効果が
ある事が期待される。また遷移領域内でのキャリア再結
合が著しくない場合でも後により具体的なデータで示す
通り、遷移領域内の組成変化を線形状ではなく多段のス
テップ状に形成してもそれによる素子特性の劣下は小さ
く実用上十分の特性を持つ素子を得る事ができる事が明
らかになった。
7とベース領域4の中間的組成をもつ二つの層から構成
した場合のエミッタ・ベース近傍のバンド形状を模式的
に示したものである。各層の界面では伝導帯に障壁が形
成されるが、その高さは単にエミッタ・ベース間に直接
ヘテロ接合を形成した場合よりも十分小さくなってい
る。一方、価電子帯に生じる障壁によりベースから正孔
が遷移領域内深く注入されてしまう事を抑制する効果が
ある事が期待される。また遷移領域内でのキャリア再結
合が著しくない場合でも後により具体的なデータで示す
通り、遷移領域内の組成変化を線形状ではなく多段のス
テップ状に形成してもそれによる素子特性の劣下は小さ
く実用上十分の特性を持つ素子を得る事ができる事が明
らかになった。
【0019】この事はヘテロ接合バイポーラトランジス
タ用のウエハをMBE法、或いはMOCVD法で形成す
る際大きなメリットを与える。即ち、物質組成を滑らか
に変化させようとすると成長条件を精密に制御する事が
必要である上、成長速度を十分小さくする必要があるの
に対し、ステップ状に組成を変化させる場合には、はる
かに簡便な制御でよく、この結果ウエハ成長効率を大幅
に向上させる事が可能である。
タ用のウエハをMBE法、或いはMOCVD法で形成す
る際大きなメリットを与える。即ち、物質組成を滑らか
に変化させようとすると成長条件を精密に制御する事が
必要である上、成長速度を十分小さくする必要があるの
に対し、ステップ状に組成を変化させる場合には、はる
かに簡便な制御でよく、この結果ウエハ成長効率を大幅
に向上させる事が可能である。
【0020】ここで注意すべき事は、エミッタ・ベース
間に挿入される遷移領域をエミッタ・ベースそれぞれを
構成する半導体物質の中間組成をもつ単一層で形成しよ
うとすると、この層の組成を十分正確に制御しない限り
ベース領域側、或いはエミッタ領域側に生じる伝導帯上
の障壁の高さを遷移領域を有しない場合の1/2にはで
きず、遷移領域を導入する効果を十分には活かせない事
である。
間に挿入される遷移領域をエミッタ・ベースそれぞれを
構成する半導体物質の中間組成をもつ単一層で形成しよ
うとすると、この層の組成を十分正確に制御しない限り
ベース領域側、或いはエミッタ領域側に生じる伝導帯上
の障壁の高さを遷移領域を有しない場合の1/2にはで
きず、遷移領域を導入する効果を十分には活かせない事
である。
【0021】この問題を回避するには、遷移領域を異な
る物質組成を持つ複数個の層で構成し、それらの層の組
成をベース領域からエミッタ領域に向って、ベース領域
の組成に近いものからエミッタ領域の組成に近いものに
順次変化させる事が必要である。また、この様にする事
で遷移領域として挿入される半導体層に対する組成制御
の厳密性を緩和する事ができる。
る物質組成を持つ複数個の層で構成し、それらの層の組
成をベース領域からエミッタ領域に向って、ベース領域
の組成に近いものからエミッタ領域の組成に近いものに
順次変化させる事が必要である。また、この様にする事
で遷移領域として挿入される半導体層に対する組成制御
の厳密性を緩和する事ができる。
【0022】以下に、具体的なデータに基づいて本発明
の効果を明らかにする。エミッタ及び遷移領域のドーピ
ング濃度が3×1017cm-3,ベースのドーピング濃度
が3×1018cm-3の場合に遷移領域の作製方法を変え
た場合のトランジスタ特性の変化を、図3から図5まで
に示した。これらの図中、Aは遷移領域を設けない場
合、BはAlモル比0.15の単一層からなる厚さ20
nmの遷移領域を設けた場合、CはAlモル比0.1,
0.2のそれぞれ10nmの厚さを持つ2層で遷移領域
を形成した場合、DはAlモル比0.05,0.1,
0.15.0.25のそれぞれ4nmの厚さを持つ5層
で遷移領域を形成した場合、Eは20nmの厚さの範囲
でAlモル比が0から0.3まで線形に変化している遷
移領域を形成した場合にそれぞれ対応している。即ち
C,Dが本発明の実施例である。
の効果を明らかにする。エミッタ及び遷移領域のドーピ
ング濃度が3×1017cm-3,ベースのドーピング濃度
が3×1018cm-3の場合に遷移領域の作製方法を変え
た場合のトランジスタ特性の変化を、図3から図5まで
に示した。これらの図中、Aは遷移領域を設けない場
合、BはAlモル比0.15の単一層からなる厚さ20
nmの遷移領域を設けた場合、CはAlモル比0.1,
0.2のそれぞれ10nmの厚さを持つ2層で遷移領域
を形成した場合、DはAlモル比0.05,0.1,
0.15.0.25のそれぞれ4nmの厚さを持つ5層
で遷移領域を形成した場合、Eは20nmの厚さの範囲
でAlモル比が0から0.3まで線形に変化している遷
移領域を形成した場合にそれぞれ対応している。即ち
C,Dが本発明の実施例である。
【0023】図3はトランジスタの電流−電圧特性を、
図4は直流増幅率のコレクタ電流依存性を、図5は遮断
周波数のコレクタ電流依存性をそれぞれ示している。こ
れらのデータは遷移領域内でのキャリア再結合が著しく
ない場合のものであるため組成比が線形に変化している
遷移領域を有する素子(E)が最も良い特性を示してい
るが、これらの図から分る様に2層以上のステップ状の
遷移領域を形成した素子(C,D)では、Eに対してそ
の特性の低下は実用上問題となるほど大きくない。この
事は、素子作製の容易さを考えた場合本発明の構造が十
分に有効である事を示している。
図4は直流増幅率のコレクタ電流依存性を、図5は遮断
周波数のコレクタ電流依存性をそれぞれ示している。こ
れらのデータは遷移領域内でのキャリア再結合が著しく
ない場合のものであるため組成比が線形に変化している
遷移領域を有する素子(E)が最も良い特性を示してい
るが、これらの図から分る様に2層以上のステップ状の
遷移領域を形成した素子(C,D)では、Eに対してそ
の特性の低下は実用上問題となるほど大きくない。この
事は、素子作製の容易さを考えた場合本発明の構造が十
分に有効である事を示している。
【0024】以上述べた実施例では、ベースをGaAs
で、エミッタをGa 0.7Al 0.3Asで形成した場合を
示したが、エミッタのAlモル比が0.3以外の場合は
もちろん、エミッタ,ベースを構成する物質として他の
組合わせを用いた場合、例えばInPとInGaAs,
GaAsとGe,GaPとSiなどの場合にも本発明を
同様に適用することができることはいうまでもない。
で、エミッタをGa 0.7Al 0.3Asで形成した場合を
示したが、エミッタのAlモル比が0.3以外の場合は
もちろん、エミッタ,ベースを構成する物質として他の
組合わせを用いた場合、例えばInPとInGaAs,
GaAsとGe,GaPとSiなどの場合にも本発明を
同様に適用することができることはいうまでもない。
【0025】
【発明の効果】本発明によれば、エミッタ・ベース間に
組成が異なる複数の半導体層からなる遷移領域を設ける
ことにより、エミッタからベースへの電子に対する障壁
を十分小さくし、しかもベースからエミッタへの正孔に
対する障壁をある程度残して、広バンドギャップのエミ
ッタを用いた利点を活かしたヘテロ接合バイポーラトラ
ンジスタを得ることができる。また本発明においては、
遷移領域に滑らかな組成変化を与えないので、製造プロ
セス制御が容易である。
組成が異なる複数の半導体層からなる遷移領域を設ける
ことにより、エミッタからベースへの電子に対する障壁
を十分小さくし、しかもベースからエミッタへの正孔に
対する障壁をある程度残して、広バンドギャップのエミ
ッタを用いた利点を活かしたヘテロ接合バイポーラトラ
ンジスタを得ることができる。また本発明においては、
遷移領域に滑らかな組成変化を与えないので、製造プロ
セス制御が容易である。
【図1】本発明の一実施例のトランジスタ構成を示す模
式図。
式図。
【図2】図1の素子のエミッタ・ベース近傍のバンド構
造を示す図。
造を示す図。
【図3】実施例トランジスタの電流−電圧特性を従来例
と比較して示す図。
と比較して示す図。
【図4】実施例トランジスタにおける直流増幅率のコレ
クタ電流依存性を従来例と比較して示す図。
クタ電流依存性を従来例と比較して示す図。
【図5】実施例トランジスタにおける遮断周波数のコレ
クタ電流依存性特性を従来例と比較して示す図。
クタ電流依存性特性を従来例と比較して示す図。
【図6】階段型ヘテロ接合バイポーラトランジスタのエ
ミッタ・ベース近傍の伝導帯形状を示す図。
ミッタ・ベース近傍の伝導帯形状を示す図。
【図7】傾斜型ヘテロ接合バイポーラトランジスタのエ
ミッタ・ベース接合近傍の伝導帯形状を示す図。
ミッタ・ベース接合近傍の伝導帯形状を示す図。
1…コレクタ電極 2…n+ 型GaAs基板 3…n型GaAsコレクタ領域 4…p型GaAsベース領域 5…ベース電極 6…複数個の異なった物質組成を持つ層より構成される
遷移領域 7…n型Ga 0.7Al 0.3Asエミッタ領域 8…エミッタ電極。
遷移領域 7…n型Ga 0.7Al 0.3Asエミッタ領域 8…エミッタ電極。
Claims (2)
- 【請求項1】第1種半導体物質からなるp型ベース領域
と、第1種半導体物質よりバンドギャップが大きく、か
つ電子親和力の小さい第2種半導体物質からなるn型エ
ミッタ領域を有し、かつ前記ベース領域とエミッタ領域
の間に第1種半導体物質と第2種半導体物質の中間的組
成を持つ半導体物質からなる遷移領域を有するヘテロ接
合バイポーラトランジスタにおいて、 前記遷移領域は組成が異なる複数の半導体物質層からな
り、かつ該遷移領域の価電子帯に前記ベース領域から前
記エミッタ領域への正孔の注入を抑制する障壁が形成さ
れてなることを特徴とするヘテロ接合バイポーラトラン
ジスタ。 - 【請求項2】前記遷移領域の複数の半導体物質層の組成
は、該層の積層方向に対してステップ状に変化するもの
である請求項1記載のヘテロ接合バイポーラトランジス
タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6323456A JP2557613B2 (ja) | 1994-12-27 | 1994-12-27 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6323456A JP2557613B2 (ja) | 1994-12-27 | 1994-12-27 | ヘテロ接合バイポーラトランジスタ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59244809A Division JPH063805B2 (ja) | 1984-11-20 | 1984-11-20 | ヘテロ接合バイポ−ラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0845956A JPH0845956A (ja) | 1996-02-16 |
JP2557613B2 true JP2557613B2 (ja) | 1996-11-27 |
Family
ID=18154884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6323456A Expired - Lifetime JP2557613B2 (ja) | 1994-12-27 | 1994-12-27 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2557613B2 (ja) |
-
1994
- 1994-12-27 JP JP6323456A patent/JP2557613B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
JOURNAL OF APPLIED PHYSICS 54〜11! NOVEMBER 1983 P.6725−6731 |
Also Published As
Publication number | Publication date |
---|---|
JPH0845956A (ja) | 1996-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0445475B1 (en) | Heterojunction bipolar transistor | |
US7186624B2 (en) | Bipolar transistor with lattice matched base layer | |
US5508536A (en) | Heterojunction bipolar transistor having low electron and hole concentrations in the emitter-base junction region | |
JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
US4821082A (en) | Heterojunction bipolar transistor with substantially aligned energy levels | |
US5041882A (en) | Heterojunction bipolar transistor | |
US4768074A (en) | Heterojunction bipolar transistor having an emitter region with a band gap greater than that of a base region | |
EP0740350A1 (en) | Compound semiconductor device having reduced resistance | |
US5336909A (en) | Bipolar transistor with an improved collector structure | |
JP2576828B2 (ja) | 高利得misトランジスタ | |
JP2004088107A (ja) | エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ(hbt) | |
US6797996B1 (en) | Compound semiconductor device and method for fabricating the same | |
JP3945303B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2557613B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
JPH063805B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
JPH063806B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
KR960006751B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
JP2780328B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JPS61203675A (ja) | 半導体装置 | |
JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 | |
JP2001028373A (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH0571172B2 (ja) |