JP2546195B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP2546195B2 JP2546195B2 JP6266070A JP26607094A JP2546195B2 JP 2546195 B2 JP2546195 B2 JP 2546195B2 JP 6266070 A JP6266070 A JP 6266070A JP 26607094 A JP26607094 A JP 26607094A JP 2546195 B2 JP2546195 B2 JP 2546195B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- island
- resin
- semiconductor device
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関し、特に半導体チップ上の電極とリードフレームのイ
ンナーリードとの接続をテープキャリアを介して行って
いる樹脂封止型半導体装置に関するものである。
関し、特に半導体チップ上の電極とリードフレームのイ
ンナーリードとの接続をテープキャリアを介して行って
いる樹脂封止型半導体装置に関するものである。
【０００２】
【従来の技術】従前の樹脂封止型半導体装置は、半導体
チップの電極パッドとリードフレームのインナーリード
との接続を金属細線により行うものであったが、この方
式ではピン数が多くなりインナーリードのピッチが狭く
なると配線済みのワイヤとボンダのツールとが接触する
ようになるため、信頼性の高いボンディングが困難とな
る。そこで、この方式に代わってテープキャリアによる
ボンディングが採用されるようになってきている。
チップの電極パッドとリードフレームのインナーリード
との接続を金属細線により行うものであったが、この方
式ではピン数が多くなりインナーリードのピッチが狭く
なると配線済みのワイヤとボンダのツールとが接触する
ようになるため、信頼性の高いボンディングが困難とな
る。そこで、この方式に代わってテープキャリアによる
ボンディングが採用されるようになってきている。
【０００３】図７（ａ）は、従来のテープキャリア方式
樹脂封止型半導体装置の封止前の状態を示す断面図であ
り、図７（ｂ）は樹脂封止後の状態を示す断面図であ
る。図７（ａ）に示されるように、従来のこの種の樹脂
封止型半導体装置に用いられるリードフレーム５は、中
央にダイパッドであるアイランド７を有し、フレーム部
からそのアイランド７に向かって延びるＬＦリード６を
有している。ＬＦリード６は、内側のインナーリード部
６ａと封止後にパッケージ外に導出されるアウターリー
ド部６ｂとを有しており、インナーリード部６ａの先端
部は、アイランド７の周囲を囲むように配置されてい
る。アイランド７は４本の吊りピン８により支持されて
いる。
樹脂封止型半導体装置の封止前の状態を示す断面図であ
り、図７（ｂ）は樹脂封止後の状態を示す断面図であ
る。図７（ａ）に示されるように、従来のこの種の樹脂
封止型半導体装置に用いられるリードフレーム５は、中
央にダイパッドであるアイランド７を有し、フレーム部
からそのアイランド７に向かって延びるＬＦリード６を
有している。ＬＦリード６は、内側のインナーリード部
６ａと封止後にパッケージ外に導出されるアウターリー
ド部６ｂとを有しており、インナーリード部６ａの先端
部は、アイランド７の周囲を囲むように配置されてい
る。アイランド７は４本の吊りピン８により支持されて
いる。
【０００４】図７（ａ）、（ｂ）に示されるように、ア
イランド７上には導電性ペースト（図示せず）等により
半導体チップ４が固着されており、半導体チップの電極
パッド４ａとリードフレーム５のインナーリード部６ａ
間は、サスペンダー２ｄにより支持された銅箔リード３
により接続されている。すなわち、銅箔リード３のイン
ナーリード部３ａが半導体チップの電極パッド４ａに、
またそのアウターリード部３ｂがリードフレーム５のイ
ンナーリード部６ａに接続されている。そして、全体は
封止樹脂１１により封止されている。
イランド７上には導電性ペースト（図示せず）等により
半導体チップ４が固着されており、半導体チップの電極
パッド４ａとリードフレーム５のインナーリード部６ａ
間は、サスペンダー２ｄにより支持された銅箔リード３
により接続されている。すなわち、銅箔リード３のイン
ナーリード部３ａが半導体チップの電極パッド４ａに、
またそのアウターリード部３ｂがリードフレーム５のイ
ンナーリード部６ａに接続されている。そして、全体は
封止樹脂１１により封止されている。
【０００５】このテープキャリア方式の樹脂封止型半導
体装置では、一括ボンディングが可能である、多ピン化
パッケージに対応できる、という利点を有する外、チッ
プサイズが異なってもテープキャリアのサスペンダーサ
イズ、すなわち、アウターリードホール間の距離Ｌを共
通にしておくことにより、共通のリードフレームを使用
できる、という利点がある。
体装置では、一括ボンディングが可能である、多ピン化
パッケージに対応できる、という利点を有する外、チッ
プサイズが異なってもテープキャリアのサスペンダーサ
イズ、すなわち、アウターリードホール間の距離Ｌを共
通にしておくことにより、共通のリードフレームを使用
できる、という利点がある。
【０００６】ところで、図７に示されるように、従来の
この種半導体装置では、アイランドは電気的に他の部分
に接続されることはなく、フローティング状態にあった
（半導体チップの裏面に接地電極が形成されている場合
には間接的に接地されることにはなるが）。而して、リ
ードフレームにパッド部やステージを設け、これを接地
することにより電気的特性を安定化させることが特開平
３−８３５２号公報、特開平４−３０５４１号公報等に
より提案されている。
この種半導体装置では、アイランドは電気的に他の部分
に接続されることはなく、フローティング状態にあった
（半導体チップの裏面に接地電極が形成されている場合
には間接的に接地されることにはなるが）。而して、リ
ードフレームにパッド部やステージを設け、これを接地
することにより電気的特性を安定化させることが特開平
３−８３５２号公報、特開平４−３０５４１号公報等に
より提案されている。
【０００７】前者は、テープキャリアのグランド用リー
ドをリードフレームのパッド部に接続するものであり、
後者は、半導体チップを囲む枠状の電源プレーンまたは
接地プレーンを設け、これと半導体チップの電極パッド
間をテープキャリアのリードによって接続するものであ
る。後者には、また、テープキャリアの裏面に接地プレ
ーンを設けこれと表面のリードとをビアを介して接続す
ることも記載されている。
ドをリードフレームのパッド部に接続するものであり、
後者は、半導体チップを囲む枠状の電源プレーンまたは
接地プレーンを設け、これと半導体チップの電極パッド
間をテープキャリアのリードによって接続するものであ
る。後者には、また、テープキャリアの裏面に接地プレ
ーンを設けこれと表面のリードとをビアを介して接続す
ることも記載されている。
【０００８】
【発明が解決しようとする課題】上述したようにテープ
キャリア方式樹脂封止型半導体装置では、テープキャリ
アのサスペンダーのサイズを変更することにより、１種
類のリードフレームを用意すればサイズの異なる複数種
類の半導体チップのパッケージングが可能になる。この
場合、より多くの種類の半導体チップに対応できるよう
にするためには、サスペンダーのサイズ、すなわちアウ
ターリードホール間距離をできるだけ大きく設定してお
く必要がある。
キャリア方式樹脂封止型半導体装置では、テープキャリ
アのサスペンダーのサイズを変更することにより、１種
類のリードフレームを用意すればサイズの異なる複数種
類の半導体チップのパッケージングが可能になる。この
場合、より多くの種類の半導体チップに対応できるよう
にするためには、サスペンダーのサイズ、すなわちアウ
ターリードホール間距離をできるだけ大きく設定してお
く必要がある。
【０００９】したがって、比較的サイズの小さい半導体
チップをパッケージングする場合には、リードフレーム
のインナーリードと半導体チップの電極パッド間が長い
銅箔リードによって接続されることになる。そして、最
近の半導体装置では多ピン化によって銅箔リードの幅が
微細化されているので、パッケージのアウターリードと
半導体チップの電極パッドとの間に大きなインダクタン
ス、抵抗が寄生することになる。
チップをパッケージングする場合には、リードフレーム
のインナーリードと半導体チップの電極パッド間が長い
銅箔リードによって接続されることになる。そして、最
近の半導体装置では多ピン化によって銅箔リードの幅が
微細化されているので、パッケージのアウターリードと
半導体チップの電極パッドとの間に大きなインダクタン
ス、抵抗が寄生することになる。
【００１０】ここで、電源回路、接地回路に寄生するイ
ンダクタンス、抵抗をＬ、Ｒとするとき、集積回路に流
入する電流の変化がΔＩであれば、電源電圧の変化は次
式で与えられる。 ΔＶ＝Ｌ・ΔＩ／Δｔ＋Ｒ・ΔＩ そして、最近の集積回路ではその大規模化・多機能化に
より同時にスイッチングするトランジスタの数が増加し
てきたため、ΔＩは増加してきており、さらに動作高速
化により電流変化が急峻化してきている。
ンダクタンス、抵抗をＬ、Ｒとするとき、集積回路に流
入する電流の変化がΔＩであれば、電源電圧の変化は次
式で与えられる。 ΔＶ＝Ｌ・ΔＩ／Δｔ＋Ｒ・ΔＩ そして、最近の集積回路ではその大規模化・多機能化に
より同時にスイッチングするトランジスタの数が増加し
てきたため、ΔＩは増加してきており、さらに動作高速
化により電流変化が急峻化してきている。
【００１１】そのため、接地回路、電源回路に大きなイ
ンダクタンス、抵抗が寄生している場合には、電源電圧
の変化ΔＶが大きくなり、集積回路に誤動作が起こる可
能性が高くなる。この不都合を解消するには接地回路や
電源回路でのインダクタンス、抵抗を低減化すればよい
のであるが、従来の半導体装置では上述したように銅箔
リードの細線化、長距離化のためにこれが困難な状況に
ある。
ンダクタンス、抵抗が寄生している場合には、電源電圧
の変化ΔＶが大きくなり、集積回路に誤動作が起こる可
能性が高くなる。この不都合を解消するには接地回路や
電源回路でのインダクタンス、抵抗を低減化すればよい
のであるが、従来の半導体装置では上述したように銅箔
リードの細線化、長距離化のためにこれが困難な状況に
ある。
【００１２】また、特開平３−８３５２号公報や特開平
４−３０５４１号公報のように、テープキャリアの銅箔
リードの１個所をパッド部（接地導体）や電源用（ある
いは接地用）プレーンに接続するようにしても、インダ
クタンスや抵抗を削減することはできない。ただ、特開
平４−３０５４１号公報に記載されているように接地プ
レーン付きテープキャリアを用いる場合には、接地回路
のインダクタンス、抵抗を低減化することはできる。し
かし、この場合には両面テープキャリアを用いなければ
ならずスルーホールめっきが必要となるためテープキャ
リアが高価なものとなるという問題がある外、インダク
タンス、抵抗の低減化効果もそれ程大きくはない。
４−３０５４１号公報のように、テープキャリアの銅箔
リードの１個所をパッド部（接地導体）や電源用（ある
いは接地用）プレーンに接続するようにしても、インダ
クタンスや抵抗を削減することはできない。ただ、特開
平４−３０５４１号公報に記載されているように接地プ
レーン付きテープキャリアを用いる場合には、接地回路
のインダクタンス、抵抗を低減化することはできる。し
かし、この場合には両面テープキャリアを用いなければ
ならずスルーホールめっきが必要となるためテープキャ
リアが高価なものとなるという問題がある外、インダク
タンス、抵抗の低減化効果もそれ程大きくはない。
【００１３】本願発明は、このような問題点を解決すべ
くなされたものであって、その目的は、テープキャリア
方式樹脂封止型半導体装置の接地回路、電源回路のイン
ダクタンス、抵抗を低減化することであり、このことに
より電流変化による電源電圧の変動を抑制して、集積回
路の誤動作を防止するなど動作の安定化を図ることであ
る。
くなされたものであって、その目的は、テープキャリア
方式樹脂封止型半導体装置の接地回路、電源回路のイン
ダクタンス、抵抗を低減化することであり、このことに
より電流変化による電源電圧の変動を抑制して、集積回
路の誤動作を防止するなど動作の安定化を図ることであ
る。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、半導体チップがリードフレームの
アイランド上に搭載され、半導体チップ上のパッド電極
とリードフレームのインナーリードとがテープキャリア
の金属箔リードにより接続され、全体が樹脂により封止
されている樹脂封止型半導体装置において、接地配線用
の金属箔リードは、そのインナーリード側およびアウタ
ーリード側で前記アイランドに接続されていることを特
徴とする樹脂封止型半導体装置、が提供される。
め、本発明によれば、半導体チップがリードフレームの
アイランド上に搭載され、半導体チップ上のパッド電極
とリードフレームのインナーリードとがテープキャリア
の金属箔リードにより接続され、全体が樹脂により封止
されている樹脂封止型半導体装置において、接地配線用
の金属箔リードは、そのインナーリード側およびアウタ
ーリード側で前記アイランドに接続されていることを特
徴とする樹脂封止型半導体装置、が提供される。
【００１５】
【作用】本発明によれば、テープキャリアの接地配線用
の金属箔リードは、インナーリード部およびアウターリ
ード部においてアイランドに接続される。したがって、
電気回路的には金属箔リードにアイランドが並列に接続
されることになる。そして、アイランドは低インダクタ
ンス、低抵抗の導体であるため接地回路のインダクタン
ス、抵抗は低減化される。よって、接地回路の寄生イン
ダクタンス、寄生抵抗が低減化され、電流変化による電
源電圧の変動が抑制される。
の金属箔リードは、インナーリード部およびアウターリ
ード部においてアイランドに接続される。したがって、
電気回路的には金属箔リードにアイランドが並列に接続
されることになる。そして、アイランドは低インダクタ
ンス、低抵抗の導体であるため接地回路のインダクタン
ス、抵抗は低減化される。よって、接地回路の寄生イン
ダクタンス、寄生抵抗が低減化され、電流変化による電
源電圧の変動が抑制される。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１は、本発明の第１の実施例示す断
面図である。同図に示されるように、半導体チップ４の
電極パッド４ａとＬＦリード６のインナーリード部６ａ
とを接続するテープキャリアのグランドライン３Ｇに
は、２つの分岐リード３ｄが設けられており、それぞれ
リードフレームのアイランド７に接続されている。
て説明する。 ［第１の実施例］図１は、本発明の第１の実施例示す断
面図である。同図に示されるように、半導体チップ４の
電極パッド４ａとＬＦリード６のインナーリード部６ａ
とを接続するテープキャリアのグランドライン３Ｇに
は、２つの分岐リード３ｄが設けられており、それぞれ
リードフレームのアイランド７に接続されている。
【００１７】アイランド７の中央部にはチップ搭載部と
なる凹部７ａが形成されており、該凹部に半導体チップ
４が搭載されている。アイランド７に凹部７ａが形成さ
れたことにより、テープキャリアのサスペンダー２ｄを
アイランド７に密着させて配置することができるように
なり、また銅箔リードを水平に保持した状態での電極パ
ッド４ａとインナーリード部３ａとの接続が可能にな
る。そして、リードフレーム（６、７）、半導体チップ
４およびテープキャリア（２ｄ、３Ｇ）の全体はＬＦリ
ード６のアウターリード部６ｂの部分を除いて封止樹脂
１１により封止されている。
なる凹部７ａが形成されており、該凹部に半導体チップ
４が搭載されている。アイランド７に凹部７ａが形成さ
れたことにより、テープキャリアのサスペンダー２ｄを
アイランド７に密着させて配置することができるように
なり、また銅箔リードを水平に保持した状態での電極パ
ッド４ａとインナーリード部３ａとの接続が可能にな
る。そして、リードフレーム（６、７）、半導体チップ
４およびテープキャリア（２ｄ、３Ｇ）の全体はＬＦリ
ード６のアウターリード部６ｂの部分を除いて封止樹脂
１１により封止されている。
【００１８】次に、図２〜図４を参照して本発明の第１
の実施例の樹脂封止型半導体装置の製造方法について説
明する。まず、図２（ａ）、（ｂ）に示されるように、
テープキャリアに半導体チップをボンディングする。テ
ープキャリア１は、ベースフィルム２とこのベースフィ
ルムに支持された銅箔リード３とによって構成されてい
る。銅箔リード３のうちコーナ部のものは接地配線用の
グランドライン３Ｇとして用いられる。
の実施例の樹脂封止型半導体装置の製造方法について説
明する。まず、図２（ａ）、（ｂ）に示されるように、
テープキャリアに半導体チップをボンディングする。テ
ープキャリア１は、ベースフィルム２とこのベースフィ
ルムに支持された銅箔リード３とによって構成されてい
る。銅箔リード３のうちコーナ部のものは接地配線用の
グランドライン３Ｇとして用いられる。
【００１９】ベースフィルム２には、搬送および位置決
めのためのスプロケットホール２ａと、半導体チップが
配置されるデバイスホール２ｂと、アウターリードホー
ル２ｃとが開孔されている。そして、デバイスホール２
ｂとアウターリードホール２ｃとの間に挟まれた領域の
ベースフィルムは、サスペンダー２ｄとして用いられ
る。
めのためのスプロケットホール２ａと、半導体チップが
配置されるデバイスホール２ｂと、アウターリードホー
ル２ｃとが開孔されている。そして、デバイスホール２
ｂとアウターリードホール２ｃとの間に挟まれた領域の
ベースフィルムは、サスペンダー２ｄとして用いられ
る。
【００２０】銅箔リード３は、デバイスホール内に突出
したインナーリード部３ａと、アウターリードホール２
ｃを差し渡すアウターリード部３ｂと、試験・測定用の
テストパッド３ｃを有しており、さらにグランドライン
３Ｇには、１または２個所に分岐リード３ｄが形成され
ている。半導体チップ４はデバイスホール２ａ内に配置
されており、その電極パッド４ａは銅箔リード３のイン
ナーリード部３ａと熱圧着法または共晶法により接続さ
れている。
したインナーリード部３ａと、アウターリードホール２
ｃを差し渡すアウターリード部３ｂと、試験・測定用の
テストパッド３ｃを有しており、さらにグランドライン
３Ｇには、１または２個所に分岐リード３ｄが形成され
ている。半導体チップ４はデバイスホール２ａ内に配置
されており、その電極パッド４ａは銅箔リード３のイン
ナーリード部３ａと熱圧着法または共晶法により接続さ
れている。
【００２１】このテープキャリア１は、半導体チップ４
がボンディングされた後リードフレームへのボンディン
グに先立って、アウターリードホール２ｃの内側の端部
間を接続するラインにおいてベースフィルム２が、また
アウターリード部３ｂにおいて銅箔リード３が切断され
る。図３は、この半導体チップ付きのテープキャリアが
搭載されるリードフレーム５の平面図である。
がボンディングされた後リードフレームへのボンディン
グに先立って、アウターリードホール２ｃの内側の端部
間を接続するラインにおいてベースフィルム２が、また
アウターリード部３ｂにおいて銅箔リード３が切断され
る。図３は、この半導体チップ付きのテープキャリアが
搭載されるリードフレーム５の平面図である。
【００２２】図３に示されるように、リードフレーム５
は、中央部に４本の吊りピン８によって支持されたアイ
ランド７と、フレーム部からアイランド７に向かって延
びるＬＦリード６とを有している。ＬＦリード６はアイ
ランド寄り先端部がインナーリード部６ａになされてお
り、その反対側の部分がアウターリード部６ｂになされ
ている。ＬＦリード６の内、グランド用リードピンとし
て用いられるものは、吊りピン接続部１０により吊りピ
ン８を介してアイランド７に接続されるか、あるいはア
イランド接続部９によりアイランドに直接接続されてい
る。アイランド７の中央部には半導体チップを搭載する
ための凹部７ａが形成されている。
は、中央部に４本の吊りピン８によって支持されたアイ
ランド７と、フレーム部からアイランド７に向かって延
びるＬＦリード６とを有している。ＬＦリード６はアイ
ランド寄り先端部がインナーリード部６ａになされてお
り、その反対側の部分がアウターリード部６ｂになされ
ている。ＬＦリード６の内、グランド用リードピンとし
て用いられるものは、吊りピン接続部１０により吊りピ
ン８を介してアイランド７に接続されるか、あるいはア
イランド接続部９によりアイランドに直接接続されてい
る。アイランド７の中央部には半導体チップを搭載する
ための凹部７ａが形成されている。
【００２３】次に、このリードフレームに半導体チップ
付きのテープキャリアがボンディングされる。そのボン
ディング後の状態の平面図および断面図を図４（ａ）、
（ｂ）に示す。アイランド７の凹部７ａ内に導電性ペー
スト等により半導体チップ４を搭載し、銅箔リード３の
アウターリード部３ｂを、ＬＦリード６のインナーリー
ド部６ａに熱圧着法等により一括ボンディングする。そ
の後、銅箔リード３に形成された分岐リード３ｄをアイ
ランド７に半田付けする。あるいは、銅箔リードのイン
ナーリード部と半導体チップのバンプ電極との間のボン
ディングに近年用いられているシングルポイントボンデ
ィング法を用いて分岐リードのボンディングを行っても
よい。最後に、トランスファモールド法を用いて封止樹
脂１１にて封止を行って、図１に示す半導体装置を得
る。
付きのテープキャリアがボンディングされる。そのボン
ディング後の状態の平面図および断面図を図４（ａ）、
（ｂ）に示す。アイランド７の凹部７ａ内に導電性ペー
スト等により半導体チップ４を搭載し、銅箔リード３の
アウターリード部３ｂを、ＬＦリード６のインナーリー
ド部６ａに熱圧着法等により一括ボンディングする。そ
の後、銅箔リード３に形成された分岐リード３ｄをアイ
ランド７に半田付けする。あるいは、銅箔リードのイン
ナーリード部と半導体チップのバンプ電極との間のボン
ディングに近年用いられているシングルポイントボンデ
ィング法を用いて分岐リードのボンディングを行っても
よい。最後に、トランスファモールド法を用いて封止樹
脂１１にて封止を行って、図１に示す半導体装置を得
る。
【００２４】このようにして形成した半導体装置では、
リードフレームのアウターリード部と半導体チップの電
極パッド間の寄生インダクタンスを従来例の１２ｎＨか
ら約１．７ｎＨに、また寄生抵抗を２００ｍΩから１２
ｍΩにまで低減することができた。ただし、キャパシタ
ンスについては、銅箔リードの面積が増加したことによ
り、０．０７ｐＦから０．１ｐＦと僅かではあるが増加
した。
リードフレームのアウターリード部と半導体チップの電
極パッド間の寄生インダクタンスを従来例の１２ｎＨか
ら約１．７ｎＨに、また寄生抵抗を２００ｍΩから１２
ｍΩにまで低減することができた。ただし、キャパシタ
ンスについては、銅箔リードの面積が増加したことによ
り、０．０７ｐＦから０．１ｐＦと僅かではあるが増加
した。
【００２５】［第２の実施例］次に、図５および図６を
参照して本発明の第２の実施例について説明する。図５
（ａ）は、本発明の第２の実施例の樹脂封止前の状態を
示す平面図であり、図５（ｂ）は、その樹脂封止後の状
態を示す断面図である。図５において、図１、図４に示
した先の実施例の部分と同等の部分には同一の参照番号
が付せられているので重複する説明は省略する。
参照して本発明の第２の実施例について説明する。図５
（ａ）は、本発明の第２の実施例の樹脂封止前の状態を
示す平面図であり、図５（ｂ）は、その樹脂封止後の状
態を示す断面図である。図５において、図１、図４に示
した先の実施例の部分と同等の部分には同一の参照番号
が付せられているので重複する説明は省略する。
【００２６】第１の実施例では銅箔リードのグランドラ
インのみをアイランドに接続したのに対し、本実施例
は、アイランドにグランドプレーン層および電源プレー
ン層が形成された多層基板を載置しグランドプレーン層
をアイランドに接続した複合リードフレームを使用し、
グランドラインのみでなく、電源ラインについてもイン
ダクタンスの低減化を図ったものである。
インのみをアイランドに接続したのに対し、本実施例
は、アイランドにグランドプレーン層および電源プレー
ン層が形成された多層基板を載置しグランドプレーン層
をアイランドに接続した複合リードフレームを使用し、
グランドラインのみでなく、電源ラインについてもイン
ダクタンスの低減化を図ったものである。
【００２７】図６は、本実施例において、アイランド上
に載置される多層基板の平面図と断面図である。同図に
示されるように、多層基板１２は、基板中央に、テープ
キャリアのデバイスホール２ｂより小さく、搭載される
半導体チップより大きいデバイスホール１２ａが開孔さ
れている。基板裏面にはほぼ全面にグランドプレーン層
１３が形成されており、また基板表面にもほぼ全面に電
極プレーン層１４が形成されている。
に載置される多層基板の平面図と断面図である。同図に
示されるように、多層基板１２は、基板中央に、テープ
キャリアのデバイスホール２ｂより小さく、搭載される
半導体チップより大きいデバイスホール１２ａが開孔さ
れている。基板裏面にはほぼ全面にグランドプレーン層
１３が形成されており、また基板表面にもほぼ全面に電
極プレーン層１４が形成されている。
【００２８】グランドプレーン層１３はスルーホール１
６を介して基板表面に引き出され、デバイスホール１２
ａの周辺部に形成された接続用パッド１５と接続されて
いる。また、電源プレーン層１４は、基板外周部および
デバイスホール１２ａの周辺部に形成された接続用パッ
ド１５と接続されている。
６を介して基板表面に引き出され、デバイスホール１２
ａの周辺部に形成された接続用パッド１５と接続されて
いる。また、電源プレーン層１４は、基板外周部および
デバイスホール１２ａの周辺部に形成された接続用パッ
ド１５と接続されている。
【００２９】図５に戻り、図６に示された多層基板はア
イランド７上に載置され、グランドプレーン層１３はア
イランドに接続される。テープキャリアの銅箔リード３
の内グランドライン３Ｇにはそのインナーリード部に分
岐リード３ｄが形成されており、この分岐リードは多層
基板１２のグランド用の接続用パッド１５に接続されて
いる。また、テープキャリアの電源ライン３Ｅは、イン
ナーリード部およびアウターリード部に分岐リード３ｄ
を有しており、この分岐リード３ｄにより多層基板１２
の電源プレーン層１４と接続されている。
イランド７上に載置され、グランドプレーン層１３はア
イランドに接続される。テープキャリアの銅箔リード３
の内グランドライン３Ｇにはそのインナーリード部に分
岐リード３ｄが形成されており、この分岐リードは多層
基板１２のグランド用の接続用パッド１５に接続されて
いる。また、テープキャリアの電源ライン３Ｅは、イン
ナーリード部およびアウターリード部に分岐リード３ｄ
を有しており、この分岐リード３ｄにより多層基板１２
の電源プレーン層１４と接続されている。
【００３０】以上のように構成された本実施例によれ
ば、接地回路のみでなく、電源系回路の寄生インダクタ
ンス、抵抗についても同様に低減でき、より高速の半導
体素子が形成された半導体チップを搭載しても、電源電
圧の変動の少ない樹脂封止型半導体装置を得ることがで
きる。なお、第２の実施例では、導電層が２層の多層基
板を用いているが、半導体チップが２電源を使用する回
路を有するものであれば、多層基板としてグランドプレ
ーン層の外に第１電源プレーン層、第２電源プレーン層
を設けた３層の多層基板を使用して、各電源の電圧変動
を抑制するようにすることができる。
ば、接地回路のみでなく、電源系回路の寄生インダクタ
ンス、抵抗についても同様に低減でき、より高速の半導
体素子が形成された半導体チップを搭載しても、電源電
圧の変動の少ない樹脂封止型半導体装置を得ることがで
きる。なお、第２の実施例では、導電層が２層の多層基
板を用いているが、半導体チップが２電源を使用する回
路を有するものであれば、多層基板としてグランドプレ
ーン層の外に第１電源プレーン層、第２電源プレーン層
を設けた３層の多層基板を使用して、各電源の電圧変動
を抑制するようにすることができる。
【００３１】
【発明の効果】以上説明したように、本発明によるテー
プキャリア方式樹脂封止型半導体装置は、テープキャリ
アの銅箔リードの内のグランドラインをリードフレーム
のアイランドと並列の接続するようにしたものであるの
で、銅箔リードが長くかつ細く形成されても接地回路の
寄生インダクタンス、寄生抵抗を低く抑えることができ
る。したがって、本発明によれば、電源電流が急激に変
化しても電源電圧の変動を少なくすることができ、回路
の誤動作を防止することができる。
プキャリア方式樹脂封止型半導体装置は、テープキャリ
アの銅箔リードの内のグランドラインをリードフレーム
のアイランドと並列の接続するようにしたものであるの
で、銅箔リードが長くかつ細く形成されても接地回路の
寄生インダクタンス、寄生抵抗を低く抑えることができ
る。したがって、本発明によれば、電源電流が急激に変
化しても電源電圧の変動を少なくすることができ、回路
の誤動作を防止することができる。
【００３２】また、アイランド上に電源プレーンを有す
る多層基板を配した複合リードフレームを用いる実施例
によれば、電源回路での寄生インダクタンスおよび寄生
抵抗も低減することができるため、さらに電源電圧の変
動を抑制することができるようになり、より高速の半導
体集積回路についても対応することが可能となる。
る多層基板を配した複合リードフレームを用いる実施例
によれば、電源回路での寄生インダクタンスおよび寄生
抵抗も低減することができるため、さらに電源電圧の変
動を抑制することができるようになり、より高速の半導
体集積回路についても対応することが可能となる。
【図１】本発明の第１の実施例を示す断面図。
【図２】本発明の第１の実施例の製造方法を説明するた
めの平面図と断面図。
めの平面図と断面図。
【図３】本発明の第１の実施例に用いられるリードフレ
ームの平面図。
ームの平面図。
【図４】本発明の第１の実施例の樹脂封止前の状態を示
す平面図と断面図。
す平面図と断面図。
【図５】本発明の第２の実施例の樹脂封止前の状態を示
す平面図と樹脂封止後の状態を示す断面図。
す平面図と樹脂封止後の状態を示す断面図。
【図６】本発明の第２の実施例において用いられる多層
基板の平面図と断面図。
基板の平面図と断面図。
【図７】従来例の樹脂封止前の状態を示す平面図と樹脂
封止後の状態を示す断面図。
封止後の状態を示す断面図。
１ テープキャリア ２ ベースフィルム ２ａ スプロケットホール ２ｂ デバイスホール ２ｃ アウターリードホール ２ｄ サスペンダー ３ 銅箔リード ３ａ インナーリード部 ３ｂ アウターリード部 ３ｃ テストパッド ３ｄ 分岐リード ３Ｅ 電源ライン ３Ｇ グランドライン ４ 半導体チップ ４ａ 電極パッド ５ リードフレーム ６ ＬＦリード ６ａ インナーリード部 ６ｂ アウターリード部 ７ アイランド ７ａ 凹部 ８ 吊りピン ９ アイランド接続部 １０ 吊りピン接続部 １１ 封止樹脂 １２ 多層基板 １２ａ デバイスホール １３ グランドプレーン層 １４ 電源プレーン層 １５ 接続用パッド １６ スルーホール
Claims (6)
- 【請求項１】 半導体チップがリードフレームのアイラ
ンド上に搭載され、半導体チップ上のパッド電極とリー
ドフレームのインナーリードとがテープキャリアの金属
箔リードにより接続され、全体が樹脂により封止されて
いる樹脂封止型半導体装置において、接地配線用の金属
箔リードは、そのインナーリード側およびアウターリー
ド側で前記アイランドに接続されていることを特徴とす
る樹脂封止型半導体装置。 - 【請求項２】 前記接地配線用の金属箔リードは、イン
ナーリード側またはインナーリード側およびアウターリ
ード側に分岐リードを有しており、該分岐リードにより
金属箔リードがアイランドに接続されていることを特徴
とする請求項１記載の樹脂封止型半導体装置。 - 【請求項３】 前記アイランドの中央部には半導体チッ
プを搭載するための凹部が形成されており、前記テープ
キャリアのベースフィルムは前記アイランドの凹部以外
の部分に密着して配置されていることを特徴とする請求
項１記載の樹脂封止型半導体装置。 - 【請求項４】 リードフレームのグランド用リードピン
が、直接または吊りピンを介して前記アイランドに接続
されていることを特徴とする請求項１記載の樹脂封止型
半導体装置。 - 【請求項５】 リードフレームはアイランド上に少なく
とも２つの導体層を持つ多層基板が搭載されている複合
リードフレームであり、前記金属箔リードの内の電源配
線用の金属箔リードは、そのインナーリード側およびア
ウターリード側で前記多層基板の電源用導電層に接続さ
れていることを特徴とする請求項１記載の樹脂封止型半
導体装置。 - 【請求項６】 前記電源配線用の金属箔リードは、イン
ナーリード側およびアウターリード側に分岐リードを有
しており、該分岐リードにより該金属箔リードが前記電
源用導電層に接続されていることを特徴とする請求項１
記載の樹脂封止型半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6266070A JP2546195B2 (ja) | 1994-10-06 | 1994-10-06 | 樹脂封止型半導体装置 |
| US08/539,770 US5606199A (en) | 1994-10-06 | 1995-10-05 | Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6266070A JP2546195B2 (ja) | 1994-10-06 | 1994-10-06 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111497A JPH08111497A (ja) | 1996-04-30 |
| JP2546195B2 true JP2546195B2 (ja) | 1996-10-23 |
Family
ID=17425948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6266070A Expired - Lifetime JP2546195B2 (ja) | 1994-10-06 | 1994-10-06 | 樹脂封止型半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5606199A (ja) |
| JP (1) | JP2546195B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040620A (en) * | 1996-07-05 | 2000-03-21 | Hitachi Cable, Ltd. | Lead frame for LOC having a regulating lead to prevent variation in adhesive coverage |
| KR100242994B1 (ko) * | 1996-12-28 | 2000-02-01 | 김영환 | 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지 |
| US6054754A (en) | 1997-06-06 | 2000-04-25 | Micron Technology, Inc. | Multi-capacitance lead frame decoupling device |
| EP0887850A3 (en) | 1997-06-23 | 2001-05-02 | STMicroelectronics, Inc. | Lead-frame forming for improved thermal performance |
| US6159764A (en) * | 1997-07-02 | 2000-12-12 | Micron Technology, Inc. | Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages |
| US6314639B1 (en) | 1998-02-23 | 2001-11-13 | Micron Technology, Inc. | Chip scale package with heat spreader and method of manufacture |
| US7233056B1 (en) * | 1998-02-23 | 2007-06-19 | Micron Technology, Inc. | Chip scale package with heat spreader |
| US6300687B1 (en) | 1998-06-26 | 2001-10-09 | International Business Machines Corporation | Micro-flex technology in semiconductor packages |
| US6081031A (en) * | 1998-06-29 | 2000-06-27 | Semiconductor Components Industries, Llc | Semiconductor package consisting of multiple conductive layers |
| US6831352B1 (en) * | 1998-10-22 | 2004-12-14 | Azimuth Industrial Company, Inc. | Semiconductor package for high frequency performance |
| TW463346B (en) * | 1999-05-04 | 2001-11-11 | Sitron Prec Co Ltd | Dual-leadframe package structure and its manufacturing method |
| US6459147B1 (en) * | 2000-03-27 | 2002-10-01 | Amkor Technology, Inc. | Attaching semiconductor dies to substrates with conductive straps |
| US20030151120A1 (en) * | 2000-06-28 | 2003-08-14 | Hundt Michael J. | Lead-frame forming for improved thermal performance |
| US20040109525A1 (en) * | 2002-12-09 | 2004-06-10 | Chieng Koc Vai Chieng Aka Michael | Automatic chip counting system (process) |
| CN1961431A (zh) * | 2003-12-09 | 2007-05-09 | 吉尔科有限公司 | 表面安装型发光芯片封装件 |
| JP4469654B2 (ja) * | 2004-05-13 | 2010-05-26 | パナソニック株式会社 | 半導体装置及び半導体装置の製造方法 |
| US20060006510A1 (en) * | 2004-07-06 | 2006-01-12 | Koduri Sreenivasan K | Plastic encapsulated semiconductor device with reliable down bonds |
| WO2007018473A1 (en) * | 2005-08-05 | 2007-02-15 | Infineon Technologies Ag | Leadframe and semiconductor package |
| US20090091021A1 (en) * | 2007-10-03 | 2009-04-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2009099905A (ja) * | 2007-10-19 | 2009-05-07 | Rohm Co Ltd | 半導体装置 |
| US8159052B2 (en) * | 2008-04-10 | 2012-04-17 | Semtech Corporation | Apparatus and method for a chip assembly including a frequency extending device |
| JP2013219213A (ja) * | 2012-04-10 | 2013-10-24 | Shinko Electric Ind Co Ltd | 積層型半導体装置及びその製造方法 |
| CN103762208B (zh) * | 2014-01-28 | 2016-08-10 | 扬智科技股份有限公司 | 半导体结构 |
| US9679831B2 (en) * | 2015-08-13 | 2017-06-13 | Cypress Semiconductor Corporation | Tape chip on lead using paste die attach material |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4771330A (en) * | 1987-05-13 | 1988-09-13 | Lsi Logic Corporation | Wire bonds and electrical contacts of an integrated circuit device |
| JPH038352A (ja) * | 1989-06-06 | 1991-01-16 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JPH0394435A (ja) * | 1989-09-06 | 1991-04-19 | Toshiba Corp | 半導体装置 |
| JPH0430541A (ja) * | 1990-05-28 | 1992-02-03 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JPH04139866A (ja) * | 1990-10-01 | 1992-05-13 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
1994
- 1994-10-06 JP JP6266070A patent/JP2546195B2/ja not_active Expired - Lifetime
-
1995
- 1995-10-05 US US08/539,770 patent/US5606199A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08111497A (ja) | 1996-04-30 |
| US5606199A (en) | 1997-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| JP2982450B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| US20020135049A1 (en) | Electronic package with surface-mountable device built therein | |
| JP3063846B2 (ja) | 半導体装置 | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| US7157292B2 (en) | Leadframe for a multi-chip package and method for manufacturing the same | |
| JP2904123B2 (ja) | 多層フィルムキャリアの製造方法 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP2803656B2 (ja) | 半導体装置 | |
| US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
| JP3942495B2 (ja) | 半導体装置 | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| EP0486027B1 (en) | Resin sealed semiconductor device | |
| JPH07130900A (ja) | 半導体装置 | |
| JP2990120B2 (ja) | 半導体装置 | |
| JPH04359464A (ja) | 半導体装置 | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| JP2000269376A (ja) | 半導体装置 | |
| JPH02210858A (ja) | 半導体装置 | |
| JPH05315481A (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH05109940A (ja) | 混成集積回路 | |
| JPH0496257A (ja) | ピングリッドアレイ形半導体集積回路装置 | |
| JPH04127563A (ja) | 半導体装置用パッケージ | |
| JP2880817B2 (ja) | 半導体集積回路装置 | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 |