JP2024148579A - 窒化物半導体デバイス - Google Patents

Abstract

【課題】良好なオフ特性とオン抵抗の低減とを両立する。【解決手段】窒化物半導体デバイス１は、基板１０と、ドリフト層１２と、ｐ型の第１の下地層１４と、第２の下地層１６と、第２の下地層１６および第１の下地層１４を貫通し、ドリフト層１２にまで達するゲート開口部４０と、第２の下地層１６の上面およびゲート開口部４０を覆うように下から順に設けられた電子走行層２２および電子供給層２４と、ゲート電極３４と、ソース電極３２と、ドレイン電極３６と、を備える。ゲート開口部４０の側壁部４０ｂは、側壁部４０ｂにおける第１の下地層１４の下端ＰＬおよび上端ＰＨとの間の位置を第１端Ｐ１とした場合、下端ＰＬと第１端Ｐ１とを結ぶ一点鎖線ＶＬ１が主面１０ａに対してなす第１の角度α１は、下端ＰＬと上端ＰＨとを結ぶ一点鎖線ＶＬ２が主面１０ａに対してなす第２の角度α２より大きい。【選択図】図１Ｂ

Description

本開示は、窒化物半導体デバイスに関する。

ＧａＮに代表される窒化物半導体は、ＧａＮおよびＡｌＮのバンドギャップがそれぞれ室温で３．４ｅＶ、６．２ｅＶと大きいワイドギャップ半導体である。窒化物半導体は、絶縁破壊電界が大きく、電子の飽和ドリフト速度がＧａＡｓなどの化合物半導体またはＳｉ半導体などに比べて大きいという特長を有している。このため、高出力化および高耐圧化に有利な窒化物半導体を用いたパワートランジスタの研究開発が現在活発に行われている。

また、ＡｌＧａＮ／ＧａＮヘテロ構造において、（０００１）面上にて自発分極およびピエゾ分極によりヘテロ界面に高濃度の二次元電子ガス（２ＤＥＧ：２ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）が生じ、アンドープ時においても１×１０^１３ｃｍ^－２以上のシートキャリア濃度が得られる特徴がある。

特許文献１には、縦型の窒化物半導体デバイスが開示されている。特許文献１に開示された窒化物半導体デバイスでは、ｐ型の下地層を貫通してドリフト層にまで達する開口部内に、ＧａＮ電子走行層と、ＡｌＧａＮ電子供給層とがこの順で形成されている。開口部の側壁に形成されたＡｌＧａＮ／ＧａＮヘテロ界面に発生した二次元電子ガスのチャネルをゲート電圧によって開閉することで、トランジスタ動作を実現している。

特許第６５１１６４５号公報

従来の窒化物半導体デバイスでは、トランジスタがオン状態になった際に、ｐ型の下地層からは電子走行層内に空乏層が伸びる。このため、電子走行層内の二次元電子ガスのチャネルを狭窄するので、十分にオン抵抗を低減できないという課題がある。一方で、伸びた空乏層の影響を受けない程度に、ｐ型の下地層をチャネルから離すと、オフ時の電界を十分に緩和できなくなって、オフ耐圧が低下する。このように、従来の窒化物半導体デバイスでは、オン抵抗の低減とオフ特性の維持との間にはトレードオフの関係がある。

本開示は、良好なオフ特性とオン抵抗の低減とを両立させることができる窒化物半導体デバイスを提供する。

本開示の一態様に係る窒化物半導体デバイスは、基板と、前記基板の上方に設けられた第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられた第１のｐ型窒化物半導体層と、前記第１のｐ型窒化物半導体層の上方に設けられた第２の窒化物半導体層と、前記第２の窒化物半導体層および前記第１のｐ型窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記第２の窒化物半導体層の上面および前記第１の開口部を覆うように下から順に設けられた電子走行層および電子供給層と、前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、前記ゲート電極から離れて設けられたソース電極と、前記基板の下方に形成されたドレイン電極と、を備え、前記第１の開口部の側壁部は、前記第１の開口部の側壁部における前記第１のｐ型窒化物半導体層の下端および上端との間の位置を所定位置とした場合、前記ゲート電極と前記ソース電極とが並ぶ方向に平行で、かつ、前記基板の主面に垂直な断面において、前記下端と前記所定位置とを結ぶ第１の線分が前記主面に対してなす第１の角度は、前記下端と前記上端とを結ぶ第２の線分が前記主面に対してなす第２の角度より大きい。

本開示の別の一態様に係る窒化物半導体デバイスは、基板と、前記基板の上方に設けられた第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられた第１のｐ型窒化物半導体層と、前記第１のｐ型窒化物半導体層の上方に設けられた第２の窒化物半導体層と、前記第２の窒化物半導体層および前記第１のｐ型窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記第２の窒化物半導体層の上面および前記第１の開口部を覆うように下から順に設けられた電子走行層および電子供給層と、前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、前記ゲート電極から離れた位置で、前記電子供給層、前記電子走行層および前記第２の窒化物半導体層を貫通し、前記第１のｐ型窒化物半導体層にまで達する第２の開口部と、前記第２の開口部を覆うように設けられ、前記第１のｐ型窒化物半導体層と電気的に接続されたソース電極と、前記基板の下方に形成されたドレイン電極と、を備え、前記第１の開口部の側壁部は、前記第１のｐ型窒化物半導体層の上端と下端との間で少なくとも１つの段差を有する。

本開示に係る窒化物半導体デバイスによれば、良好なオフ特性とオン抵抗の低減とを両立することができる。

図１Ａは、実施の形態１に係る窒化物半導体デバイスの断面図である。 図１Ｂは、図１Ａの一部拡大断面図である。 図２Ａは、比較例に係る窒化物半導体デバイスのチャネル狭窄を説明するための断面図である。 図２Ｂは、実施の形態１に係る窒化物半導体デバイスの効果を説明するための断面図である。 図３Ａは、実施の形態１の変形例に係る窒化物半導体デバイスの断面図である。 図３Ｂは、図３Ａの一部拡大断面図である。 図４は、実施の形態２に係る窒化物半導体デバイスの断面図である。 図５は、実施の形態２の変形例に係る窒化物半導体デバイスの断面図である。 図６は、実施の形態３に係る窒化物半導体デバイスの断面図である。 図７Ａは、実施の形態４に係る窒化物半導体デバイスの断面図である。 図７Ｂは、図７Ａの一部拡大断面図である。 図８は、実施の形態５に係る窒化物半導体デバイスの断面図である。 図９Ａは、実施の形態６に係る窒化物半導体デバイスの断面図である。 図９Ｂは、図９Ａの一部拡大断面図である。

（本開示の概要）
上記課題を解決するために、本開示の複数の態様に係る窒化物半導体デバイスは、以下に述べる構成となっている。

本開示の第１の態様に係る窒化物半導体デバイスは、基板と、前記基板の上方に設けられた第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられた第１のｐ型窒化物半導体層と、前記第１のｐ型窒化物半導体層の上方に設けられた第２の窒化物半導体層と、前記第２の窒化物半導体層および前記第１のｐ型窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記第２の窒化物半導体層の上面および前記第１の開口部を覆うように下から順に設けられた電子走行層および電子供給層と、前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、前記ゲート電極から離れて設けられたソース電極と、前記基板の下方に形成されたドレイン電極と、を備え、前記第１の開口部の側壁部は、前記第１の開口部の側壁部における前記第１のｐ型窒化物半導体層の下端および上端との間の位置を所定位置とした場合、前記ゲート電極と前記ソース電極とが並ぶ方向に平行で、かつ、前記基板の主面に垂直な断面において、前記下端と前記所定位置とを結ぶ第１の線分が前記主面に対してなす第１の角度は、前記下端と前記上端とを結ぶ第２の線分が前記主面に対してなす第２の角度より大きい。

これにより、第１の開口部の底面から離れた上方部分では、第１のｐ型窒化物半導体層を二次元電子ガスのチャネルから遠ざけることができるので、チャネルの抵抗の増加を抑制することができる。第１の開口部の底面に近い下方部分では、第１のｐ型窒化物半導体層をゲート電極側に近づけておくことで、オフ時の電界を緩和することができ、耐圧を向上させることができる。このように、本態様に係る窒化物半導体デバイスによれば、良好なオフ特性とオン抵抗の低減とを両立することができる。

本開示の第２の態様に係る窒化物半導体デバイスでは、第１の態様に係る窒化物半導体デバイスにおいて、前記側壁部は、前記下端から、前記所定位置に位置する第１端までの区間である第１の側壁面と、平面視において前記第１端と前記上端との間に位置する第２端から、前記上端までの区間である第２の側壁面と、前記第１端と前記第２端との間に位置し、前記第１の側壁面および前記第２の側壁面のいずれとも傾斜が異なる第３の側壁面と、を含む。

これにより、第１のｐ型窒化物半導体層の上部に位置する第２の側壁面をチャネルから、より一層遠ざけることができるので、オン抵抗を低減することができる。

本開示の第３の態様に係る窒化物半導体デバイスでは、第２の態様に係る窒化物半導体デバイスにおいて、前記第３の側壁面は、前記主面に平行である。

これにより、第３の側壁面は、例えばエッチングで形成される開口部の底面とすることができる。このため、２段階のエッチングなどによって第１の開口部を簡単かつ精度良く形成することができる。例えば、設計値どおりに第１の開口部を形成しやすくなるので、窒化物半導体デバイスの信頼性および歩留まりを向上させることができる。

本開示の第４の態様に係る窒化物半導体デバイスでは、第２の態様または第３の態様に係る窒化物半導体デバイスにおいて、前記第１の側壁面が前記主面に対してなす角度である第１の傾斜角は、前記第２の側壁面が前記主面に対してなす角度である第２の傾斜角と異なる。

これにより、第１の側壁面および第２の側壁面の一方の傾斜角を大きくすることができるので、窒化物半導体デバイスのユニットセル長を短くすることができる。ユニットセル長が短くなることで、同一面積内に多くのセルを配置することができるので、オン抵抗を更に低減することができる。なお、セルとは、トランジスタ動作する最小単位の構成を意味している。

本開示の第５の態様に係る窒化物半導体デバイスでは、第４の態様に係る窒化物半導体デバイスにおいて、前記第１の傾斜角は、前記第２の傾斜角より小さい。

これにより、第１の開口部内のチャネルの上方部分でのチャネル狭窄がより起こりにくくなる。このため、良好なオフ特性とオン抵抗の低減とを両立しながら、ユニットセル長を短くすることができる。

本開示の第６の態様に係る窒化物半導体デバイスでは、第５の態様に係る窒化物半導体デバイスにおいて、前記第２の傾斜角は、７０°以上９０°以下である。

これにより、第１の側壁面よりも上方に位置する第２の側壁面の傾斜角が７０°以上９０°以下の場合に、ユニットセル長の短縮効果がより大きくなる。したがって、良好なオフ特性を維持しながら、オン抵抗を更に低減することができる。

本開示の第７の態様に係る窒化物半導体デバイスでは、第２の態様から第６の態様のいずれか１つに係る窒化物半導体デバイスにおいて、前記第１のｐ型窒化物半導体層は、ＡｌＧａＮ層を含み、前記第３の側壁面は、前記ＡｌＧａＮ層の上面の一部である。

これにより、ＡｌＧａＮ層でエッチストップするドライエッチング条件を使用することができるので、段差の形状および深さを安定化することができる。設計値どおりに第１の開口部を形成しやすくなるので、窒化物半導体デバイスの信頼性および歩留まりを向上させることができる。

本開示の第８の態様に係る窒化物半導体デバイスでは、第１の態様から第７の態様のいずれか１つに係る窒化物半導体デバイスにおいて、前記第１の窒化物半導体層は、不純物濃度の異なる２つ以上の層からなり、当該２つ以上の層の中で、最上層の不純物濃度が最も低い。

これにより、オフ時の電界緩和が促進されるので、より良好なオフ特性が得られる。

本開示の第９の態様に係る窒化物半導体デバイスは、第１の態様から第８の態様のいずれか１つに係る窒化物半導体デバイスにおいて、前記ゲート電極と前記電子供給層との間に設けられた第２のｐ型窒化物半導体層を備える。

これにより、チャネルの伝導帯端のポテンシャルを持ち上げることができ、閾値電圧を高くすることができる。よって、例えば、ノーマリオフ型の電界効果トランジスタ（ＦＥＴ）を実現することができる。また、第２のｐ型窒化物半導体層と第１のｐ型窒化物半導体層とによって、オフ時の電界緩和を最適化することができるので、オフ特性をより良好にすることができる。

本開示の第１０の態様に係る窒化物半導体デバイスは、第１の態様から第９の態様のいずれか１つに係る窒化物半導体デバイスにおいて、前記ゲート電極から離れた位置で、前記電子供給層、前記電子走行層および前記第２の窒化物半導体層を貫通し、前記第１のｐ型窒化物半導体層にまで達する第２の開口部を備え、前記ソース電極は、前記第２の開口部内に設けられ、前記第１のｐ型窒化物半導体層と電気的に接続されている。

これにより、第２の開口部の側壁に露出する二次元電子ガスとソース電極とを接触させることができるので、オン抵抗を低減することができる。また、第１のｐ型窒化物半導体層をソース電位に強く固定することができるので、オフ時の電界緩和効果を高めることができ、オフ特性をより良好にすることができる。

本開示の第１１態様に係る窒化物半導体デバイスでは、第２の態様から第１０の態様のいずれか１つに係る窒化物半導体デバイスにおいて、前記第３の側壁面は、前記第１端から前記第２端までの区間である。

これにより、良好なオフ特性を維持しながら、チャネルの抵抗増加を抑制してオン抵抗の低減を実現することができる。また、段差を１段のみにすることで、第１の開口部の形成を容易に行うことができる。高精度なマスク合わせが不要になり、設計値どおりに第１の開口部を形成しやすくなるので、窒化物半導体デバイスの信頼性および歩留まりを向上させることができる。

本開示の第１２態様に係る窒化物半導体デバイスでは、第２の態様から第１０の態様のいずれか１つに係る窒化物半導体デバイスにおいて、前記側壁部は、前記第３の側壁面を複数含み、さらに、隣り合う２つの前記第３の側壁面を接続し、複数の前記第３の側壁面のいずれとも傾斜が異なる第４の側壁面を１以上含む。

これにより、良好なオフ特性を維持しながら、チャネルの抵抗増加を抑制してオン抵抗の低減を実現することができる。

本開示の第１３態様に係る窒化物半導体デバイスでは、第１の態様に係る窒化物半導体デバイスにおいて、前記側壁部は、前記下端から、前記所定位置に位置する第１端までの区間である第１の側壁面と、前記第１端から前記上端までの区間である第２の側壁面と、を含む。

これにより、良好なオフ特性とオン抵抗の低減とを両立することができる。

本開示の第１４態様に係る窒化物半導体デバイスでは、基板と、前記基板の上方に設けられた第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられた第１のｐ型窒化物半導体層と、前記第１のｐ型窒化物半導体層の上方に設けられた第２の窒化物半導体層と、前記第２の窒化物半導体層および前記第１のｐ型窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記第２の窒化物半導体層の上面および前記第１の開口部を覆うように下から順に設けられた電子走行層および電子供給層と、前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、前記ゲート電極から離れた位置で、前記電子供給層、前記電子走行層および前記第２の窒化物半導体層を貫通し、前記第１のｐ型窒化物半導体層にまで達する第２の開口部と、前記第２の開口部を覆うように設けられ、前記第１のｐ型窒化物半導体層と電気的に接続されたソース電極と、前記基板の下方に形成されたドレイン電極と、を備え、前記第１の開口部の側壁部は、前記第１のｐ型窒化物半導体層の上端と下端との間で少なくとも１つの段差を有する。

これにより、第１のｐ型窒化物半導体層の、第１の開口部側の端面に段差が設けられることにより、第１の開口部の底面から離れた上方部分では、第１のｐ型窒化物半導体層を二次元電子ガスのチャネルから遠ざけることができるので、チャネルの抵抗の増加を抑制することができる。また、第１の開口部の底面に近い下方部分では、第１のｐ型窒化物半導体層をゲート電極側に近づけておくことで、オフ時の電界を緩和することができ、耐圧を向上させることができる。このように、本態様に係る窒化物半導体デバイスによれば、良好なオフ特性とオン抵抗の低減とを両立することができる。

以下、本開示の実施の形態について、図面を参照しながら説明する。

なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略または簡略化する。

また、本明細書において、平行または直交などの要素間の関係性を示す用語、および、矩形または台形などの要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。

また、本明細書および図面において、ｘ軸、ｙ軸およびｚ軸は、三次元直交座標系の三軸を示している。ｘ軸およびｙ軸はそれぞれ、基板の平面視形状が矩形である場合に、当該矩形の第１の辺、および、当該第１の辺に直交する第２の辺に平行な方向である。ｚ軸は、基板の厚み方向である。なお、本明細書において、基板の「厚み方向」とは、基板の主面に垂直な方向のことをいう。厚み方向は、半導体層の積層方向と同じであり、「縦方向」とも記載される。また、基板の主面に平行な方向を「横方向」と記載する場合がある。

また、基板に対してゲート電極およびソース電極が設けられた側（ｚ軸の正側）を「上方」または「上側」とみなし、基板に対してドレイン電極が設けられた側（ｚ軸の負側）を「下方」または「下側」とみなす。

なお、本明細書において、「上方」および「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」および「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。

また、本明細書において、「平面視」とは、特に断りのない限り、窒化物半導体デバイスの基板の主面に対して垂直な方向から見たとき、すなわち、基板の主面を正面から見たときのことをいう。

また、本明細書において、「第１」、「第２」などの序数詞は、特に断りのない限り、構成要素の数または順序を意味するものではなく、同種の構成要素の混同を避け、区別する目的で用いられている。

また、本明細書において、ＡｌＧａＮとは、３元混晶Ａｌ_ｘＧａ_１－ｘＮ（０＜ｘ＜１）のことを表す。以下、多元混晶はそれぞれの構成元素記号の配列、例えばＡｌＩｎＮ、ＧａＩｎＮ等でもって略記される。例えば、窒化物半導体の一例であるＡｌ_ｘＧａ_{１－ｘ－ｙ}Ｉｎ_ｙＮ（０＜ｘ＜１、０＜ｙ＜１、かつ、０＜ｘ＋ｙ＜１）は、ＡｌＧａＩｎＮと略記される。

（実施の形態１）
［構成］
まず、実施の形態１に係る窒化物半導体デバイスの構成について、図１Ａおよび図１Ｂを用いて説明する。

図１Ａは、本実施の形態に係る窒化物半導体デバイス１の断面図である。図１Ｂは、図１Ａの一部拡大断面図である。具体的には、図１Ｂは、図１Ａのゲート開口部４０の側壁部４０ｂの近傍部分を表している。なお、各断面図では、見やすさを確保する観点から、電子走行層２２には断面を表す斜線の網掛けを付していない。

図１Ａに示すように、本実施の形態の窒化物半導体デバイス１は、いわゆる縦型の電界効果トランジスタ（ＦＥＴ）である。具体的には、窒化物半導体デバイス１では、ドレイン電極３６とソース電極３２との間で、電流が基板１０の主面１０ａに垂直な方向に流れる。

窒化物半導体デバイス１は、ＧａＮおよびＡｌＧａＮなどの窒化物半導体を主成分として含む半導体層の積層構造を有するデバイスである。なお、「ＡがＢを主成分として含む」とは、ＡにおけるＢの含有率が５０％以上であることを意味する。

本実施の形態に係る窒化物半導体デバイス１は、ノーマリオフ型のＦＥＴである。窒化物半導体デバイス１では、例えば、ソース電極３２が接地され（すなわち、電位が０Ｖ）、ドレイン電極３６に正の電位が与えられている。ドレイン電極３６に与えられる電位は、例えば１００Ｖ以上１２００Ｖ以下であるが、これに限らない。窒化物半導体デバイス１がオフ状態である場合には、ゲート電極３４には０Ｖまたは負の電位（例えば－５Ｖ）が印加されている。窒化物半導体デバイス１がオン状態である場合には、ゲート電極３４には正の電位（例えば＋５Ｖ）が印加されている。なお、窒化物半導体デバイス１は、ノーマリオン型のＦＥＴであってもよい。

図１Ａに示すように、窒化物半導体デバイス１は、基板１０と、ドリフト層１２と、第１の下地層１４と、第２の下地層１６と、電子走行層２２と、電子供給層２４と、閾値調整層２８と、ソース開口部３０と、ソース電極３２と、ゲート電極３４と、ドレイン電極３６と、ゲート開口部４０と、を備える。電子走行層２２と電子供給層２４との界面には、チャネルとして機能する二次元電子ガス（２ＤＥＧ）２６が発生する。

以下では、窒化物半導体デバイス１が備える各構成要素の詳細について説明する。

基板１０は、窒化物半導体からなる基板であり、図１Ａに示されるように、互いに背向する主面１０ａおよび１０ｂを有する。主面１０ａは、ドリフト層１２が形成される側の主面（上面）である。具体的には、主面１０ａは、ｃ面に略一致する。主面１０ｂは、ドレイン電極３６が形成される側の主面（下面）である。基板１０の平面視形状は、例えば矩形であるが、これに限らない。

基板１０は、例えば、厚さが３００μｍであり、キャリア濃度が１×１０^１８ｃｍ^－３であるｎ^＋型ＧａＮからなる基板である。なお、ｎ型およびｐ型は、半導体の導電型を示している。ｎ^＋型は、半導体にｎ型のドーパントが高濃度に添加された状態、いわゆるヘビードープを表している。また、ｎ^－型とは、半導体にｎ型のドーパントが低濃度に添加された状態、いわゆるライトドープを表している。ｐ^＋型およびｐ^－型についても同様である。ｎ型、ｎ^＋型およびｎ^－型は、第１の導電型の一例である。ｐ型、ｐ^＋型およびｐ^－型は、第２の導電型の一例である。第２の導電型は、第１の導電型の逆極性の導電型である。本明細書では、ｎ^＋型およびｎ^－型を区別せずに、ｎ型と記載する場合がある。同様に、ｐ^＋型およびｐ^－型を区別せずに、ｐ型と記載する場合がある。

なお、基板１０は、窒化物半導体基板でなくてもよい。例えば、基板１０は、シリコン（Ｓｉ）基板、炭化シリコン（ＳｉＣ）基板、または、酸化亜鉛（ＺｎＯ）基板などであってもよい。

ドリフト層１２は、基板１０の上方に設けられた第１の窒化物半導体層の一例である。ドリフト層１２は、例えば、厚さが８μｍのｎ^－型のＧａＮからなる膜である。ドリフト層１２のドナー濃度は、１×１０^１５ｃｍ^－３以上１×１０^１７ｃｍ^－３以下であり、一例として、１×１０^１６ｃｍ^－３である。また、ドリフト層１２の炭素濃度（Ｃ濃度）は、１×１０^１５ｃｍ^－３以上２×１０^１７ｃｍ^－３以下である。

ドリフト層１２は、例えば、基板１０の主面１０ａに接触して設けられている。ドリフト層１２は、例えば、有機金属気相エピタキシャル成長（ＭＯＶＰＥ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法、ハイドライド気相成長（ＨＶＰＥ：Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法などの結晶成長により、基板１０の主面１０ａ上に形成される。

第１の下地層１４は、ドリフト層１２の上方に設けられた第１のｐ型窒化物半導体層の一例である。第１の下地層１４は、ｐ型ブロック層とも呼ばれる。第１の下地層１４は、例えば、厚さが４００ｎｍであり、キャリア濃度が１×１０^１７ｃｍ^－３であるｐ型のＧａＮからなる膜である。第１の下地層１４は、ドリフト層１２の上面に接触して設けられている。第１の下地層１４は、例えば、ＭＯＶＰＥ法、ＨＶＰＥ法などの結晶成長により、ドリフト層１２上に形成される。

なお、第１の下地層１４は、結晶成長で形成しているが、例えば、成膜したアンドープのＧａＮ（ｉ－ＧａＮ）膜へマグネシウム（Ｍｇ）を注入することで形成してもよい。アンドープについては後で説明を行う。

第１の下地層１４は、ソース電極３２とドレイン電極３６との間のリーク電流を抑制する。例えば、第１の下地層１４とドリフト層１２とで形成されるｐｎ接合に対して逆方向電圧が印加された場合、具体的には、ソース電極３２よりもドレイン電極３６が高電位となった場合に、ドリフト層１２に空乏層が延びる。これにより、窒化物半導体デバイス１の高耐圧化が可能である。本実施の形態では、オフ状態およびオン状態のいずれにおいても逆導通動作の場合を除いて、ソース電極３２よりドレイン電極３６が高電位となっている。このため、窒化物半導体デバイス１の高耐圧化が実現される。

本実施の形態では、図１Ａに示されるように、第１の下地層１４は、ソース電極３２と接触している。このため、第１の下地層１４は、ソース電極３２と同電位に固定されている。

第２の下地層１６は、第１の下地層１４の上方に設けられた第２の窒化物半導体層の一例である。第２の下地層１６は、第１の下地層１４より抵抗が高い高抵抗層である。第２の下地層１６は、例えば、厚さが２００ｎｍのアンドープＧａＮ（ｉ－ＧａＮ）からなる膜である。第２の下地層１６は、第１の下地層１４に接触して設けられている。第２の下地層１６は、例えば、ＭＯＶＰＥ法、ＨＶＰＥ法などの結晶成長により、第１の下地層１４上に形成される。

また、第２の下地層１６は、アンドープの半導体層を想定しているが、絶縁層または半絶縁層でもよい。ここで“アンドープ”とは、ＧａＮの極性をｎ型またはｐ型に変化させるＳｉまたはＭｇなどのドーパントがドープされていないことを意味する。本実施の形態では、第２の下地層１６には、炭素（Ｃ）がドープされている。具体的には、第２の下地層１６の炭素濃度は、第１の下地層１４の炭素濃度より高い。

例えば、第２の下地層１６の炭素濃度は、３×１０^１７ｃｍ^－３以上であるが、１×１０^１８ｃｍ^－３以上であってもよい。このとき、ｎ型不純物となるケイ素（Ｓｉ）または酸素（Ｏ）の各濃度は、炭素濃度より低い。例えば、第２の下地層１６の珪素濃度または酸素濃度は、５×１０^１６ｃｍ^－３以下であるが、２×１０^１６ｃｍ^－３以下であってもよい。

第２の下地層１６は、炭素以外に、マグネシウム（Ｍｇ）、鉄（Ｆｅ）またはホウ素（Ｂ）などのイオン注入により形成されてもよい。ＧａＮを高抵抗化できるイオン種であれば、他のイオン種を用いてもよい。

ここで、仮に、窒化物半導体デバイス１が第２の下地層１６を備えない場合、ソース電極３２とドレイン電極３６との間には、電子走行層２２とｐ型の第１の下地層１４とｎ型のドリフト層１２という寄生ｎｐｎ構造、すなわち、寄生バイポーラトランジスタが存在することになる。このため、窒化物半導体デバイス１がオフ状態である場合において、ｐ型の第１の下地層１４に電流が流れた場合に、寄生バイポーラトランジスタがオン状態になり、窒化物半導体デバイス１の耐圧を低下させる恐れがある。この場合、窒化物半導体デバイス１の誤動作が発生しやすい。本実施の形態では、高抵抗の第２の下地層１６が設けられていることで、寄生ｎｐｎ構造が形成されることを抑制し、窒化物半導体デバイス１の誤動作を抑制することができる。

なお、第２の下地層１６は、第１の下地層１４の下方で、かつ、ドリフト層１２との間に設けられていてもよい。あるいは、第２の下地層１６は、第１の下地層１４の上方と下方とのどちらにも、設けられていてもよい。

また、第２の下地層１６の上面には、第１の下地層１４からＭｇなどのｐ型不純物が拡散するのを抑制するための層が設けられていてもよい。例えば、第２の下地層１６上には、厚さが２０ｎｍのＡｌＧａＮ層が設けられていてもよい。

ゲート開口部４０は、第２の下地層１６および第１の下地層１４を貫通し、ドリフト層１２にまで達する第１の開口部の一例である。ゲート開口部４０は、底部４０ａと、側壁部４０ｂと、を有する。

底部４０ａは、ドリフト層１２の表面の一部である。図１Ａに示すように、底部４０ａは、第１の下地層１４の下面より下側に位置している。なお、第１の下地層１４の下面は、第１の下地層１４とドリフト層１２との界面に相当する。底部４０ａは、例えば、基板１０の主面１０ａに平行である。

側壁部４０ｂは、ドリフト層１２、第１の下地層１４および第２の下地層１６の各々の表面の一部である。図１Ａに示すように、側壁部４０ｂは、段差を有する。側壁部４０ｂの具体的な形状については、図１Ｂを用いて後で説明する。

電子走行層２２は、第２の下地層１６の上面およびゲート開口部４０を覆うように設けられた第１の再成長層の一例である。具体的には、電子走行層２２の一部は、ゲート開口部４０の底部４０ａおよび側壁部４０ｂに沿って設けられ、電子走行層２２の他の部分は、第２の下地層１６の上面上に設けられている。電子走行層２２は、例えば、厚さが１５０ｎｍのアンドープＧａＮからなる膜である。なお、電子走行層２２は、アンドープを想定しているが、Ｓｉドープなどでｎ型化されてもよい。

電子走行層２２は、ゲート開口部４０の底部４０ａおよび側壁部４０ｂにおいてドリフト層１２に接触している。電子走行層２２は、ゲート開口部４０の側壁部４０ｂにおいて、第１の下地層１４および第２の下地層１６の各々に接触している。さらに、電子走行層２２は、第２の下地層１６の上面に接触している。電子走行層２２は、ゲート開口部４０を形成した後に、結晶の再成長により形成される。

電子走行層２２は、チャネル領域を有する。具体的には、電子走行層２２と電子供給層２４との界面の近傍には、チャネルとなる二次元電子ガス２６が発生する。二次元電子ガス２６が電子走行層２２のチャネルとして機能する。図１Ａでは、二次元電子ガス２６が模式的に破線で図示されている。二次元電子ガス２６は、電子走行層２２と電子供給層２４との界面に沿って、すなわち、ゲート開口部４０の内面に沿って屈曲している。

また、図１Ａには示されていないが、電子走行層２２と電子供給層２４との間に、厚さが１ｎｍ程度のＡｌＮ層が第２の再成長層として設けられている。これにより、合金散乱が抑制されて、チャネル移動度が向上し、オン抵抗を低減することが可能になる。なお、再成長によるＡｌＮ層は、必ずしも必要ではない。

電子供給層２４は、第２の下地層１６の上面およびゲート開口部４０を覆うように設けられた第３の再成長層の一例である。電子走行層２２と電子供給層２４とは、基板１０側からこの順で設けられている。電子供給層２４は、電子走行層２２の上面に沿った形状で略均一な厚さで形成されている。電子供給層２４は、例えば、厚さが２０ｎｍのアンドープＡｌＧａＮからなる膜である。電子供給層２４は、電子走行層２２の形成工程に続いて、結晶の再成長により形成される。

電子供給層２４は、電子走行層２２よりもバンドギャップが大きい。このため、電子供給層２４と電子走行層２２との間でＡｌＧａＮ／ＧａＮのヘテロ界面が形成されている。これにより、電子走行層２２内に二次元電子ガス２６が発生する。電子供給層２４は、電子走行層２２に形成されるチャネル領域（すなわち、二次元電子ガス２６）への電子の供給を行う。

閾値調整層２８は、電子供給層２４とゲート電極３４との間に設けられた第２のｐ型窒化物半導体層の一例である。具体的には、閾値調整層２８は、電子供給層２４の上面に沿った形状で略均一な厚さで形成されている。

閾値調整層２８は、例えば、厚さが１００ｎｍであり、キャリア濃度が１×１０^１７ｃｍ^－３であるｐ型のＧａＮまたはＡｌＧａＮからなる窒化物半導体層である。閾値調整層２８は、電子供給層２４の形成工程から引き続いてＭＯＶＰＥ法、ＨＶＰＥ法による再成長で成膜され、パターニングされることで形成される。

閾値調整層２８が設けられていることにより、チャネル部分の伝導帯端のポテンシャルが持ち上がる。このため、窒化物半導体デバイス１の閾値電圧を高くすることができる。したがって、窒化物半導体デバイス１をノーマリオフ型のＦＥＴとして実現することができる。つまり、ゲート電極３４に対して０Ｖの電位を印加した場合に、窒化物半導体デバイス１をオフ状態にすることができる。なお、閾値調整層２８は設けられていなくてもよい。

また、閾値調整層２８は、ｐ型のＡｌＧａＮ層の代わりに、ＳｉＮおよび／またはＳｉＯ_２からなる絶縁層であってもよい。この場合であっても、ゲート電流を抑制し、かつ、閾値を正方向にシフトさせることで、ノーマリオフ動作を実現することが可能になる。

ゲート電極３４は、ゲート開口部４０を覆うように電子供給層２４の上方に設けられている。具体的には、ゲート電極３４は、閾値調整層２８の上方に配置され、平面視において、ゲート開口部４０に重なっている。具体的には、ゲート電極３４は、ゲート開口部４０を覆うように閾値調整層２８の上面に接して設けられている。ゲート電極３４は、例えば、閾値調整層２８の上面に沿った形状で略均一な膜厚で形成されている。あるいは、ゲート電極３４は、閾値調整層２８の上面の凹部を埋めるように形成されていてもよい。

ゲート電極３４は、金属などの導電性の材料を用いて形成されている。例えば、ゲート電極３４は、パラジウム（Ｐｄ）を用いて形成されている。なお、ゲート電極３４の材料としては、ｐ型のＧａＮ層に対してオーミック接続される材料を用いることができる。例えば、ニッケル（Ｎｉ）系材料、タングステンシリサイド（ＷＳｉ）、金（Ａｕ）などを用いることができる。ゲート電極３４は、閾値調整層２８の成膜後、ソース開口部３０の形成後、または、ソース電極３２の形成後、例えば、スパッタまたは蒸着などによって成膜した導電膜をパターニングすることにより形成される。

ソース開口部３０は、ゲート電極３４から離れた位置で、電子供給層２４、電子走行層２２および第２の下地層１６を貫通し、第１の下地層１４にまで達する第２の開口部の一例である。ソース開口部３０は、平面視において、ゲート電極３４から離れた位置に配置されている。

ソース開口部３０の底部３０ａは、第１の下地層１４の上面の一部である。図１Ａに示されるように、底部３０ａは、第２の下地層１６の下面よりも下側に位置している。なお、第２の下地層１６の下面は、第２の下地層１６と第１の下地層１４との界面に相当する。底部３０ａは、例えば基板１０の主面１０ａに平行である。

図１Ａに示されるように、ソース開口部３０は、基板１０からの距離によらず開口面積が一定になるように形成されている。具体的には、ソース開口部３０の側壁部３０ｂは、底部３０ａに対して垂直である。つまり、ソース開口部３０の断面視形状は、矩形である。

あるいは、ソース開口部３０は、基板１０から遠ざかる程、開口面積が大きくなるように形成されていてもよい。具体的には、ソース開口部３０の側壁部３０ｂは、斜めに傾斜していてもよい。例えば、ソース開口部３０の断面形状は、逆台形、より具体的には、逆等脚台形であってもよい。このとき、底部３０ａに対する側壁部３０ｂの傾斜角は、例えば、３０°以上６０°以下の範囲であってもよい。側壁部３０ｂが斜めに傾斜していることで、ソース電極３２と電子走行層２２（二次元電子ガス２６）との接触面積が増えるので、オーミック接続が行われやすくなる。なお、二次元電子ガス２６は、ソース開口部３０の側壁部３０ｂに露出し、露出部分でソース電極３２に接続されている。

なお、ソース開口部３０は、必ずしも必要ではない。ソース開口部３０が設けられていることで、二次元電子ガス２６（チャネル）とのオーミックコンタクト抵抗を低減することができる。また、第１の下地層１４とソース電極３２とを電気的に接続することができる。

ソース電極３２は、ゲート電極３４と離間して配置されている。本実施の形態では、ソース電極３２は、ソース開口部３０の内面に沿って設けられている。具体的には、ソース電極３２は、電子供給層２４、電子走行層２２および第１の下地層１４の各々に接続されている。ソース電極３２は、電子走行層２２および電子供給層２４の各々に対してオーミック接続されている。ソース電極３２は、ソース開口部３０の側壁部３０ｂで二次元電子ガス２６（チャネル）と接触している。これにより、ソース電極３２と二次元電子ガス２６（チャネル）とのコンタクト抵抗を低減することができる。

ソース電極３２は、金属などの導電性の材料を用いて形成されている。ソース電極３２の材料としては、例えば、Ｔｉ／Ａｌなど、熱処理することでｎ型のＧａＮ層に対してオーミック接続される材料を用いることができる。ソース電極３２は、例えば、スパッタまたは蒸着などによって成膜した導電膜をパターニングすることにより形成される。

ドレイン電極３６は、基板１０の下方に設けられている。つまり、ドレイン電極３６は、ドリフト層１２とは反対側に設けられている。具体的には、ドレイン電極３６は、基板１０の主面１０ｂに接触して設けられている。

ドレイン電極３６は、金属などの導電性の材料を用いて形成されている。ドレイン電極３６の材料としては、ソース電極３２の材料と同様に、例えば、Ｔｉ／Ａｌなどのｎ型のＧａＮに対してオーミック接続される材料を用いることができる。ドレイン電極３６は、例えば、スパッタまたは蒸着などによって成膜した導電膜をパターニングすることにより形成される。

［特徴的な構成］
続いて、本実施の形態に係る窒化物半導体デバイス１の主な特徴的な構成について、図１Ｂを用いて説明する。

［第１の下地層の端部形状］
図１Ｂは、ゲート電極３４とソース電極３２とが並ぶ方向（ｘ軸方向）に平行で、かつ、基板１０の主面１０ａに垂直な断面（ｘｚ面）を表している。図１Ｂには、第１の下地層１４の表面上の位置を表す下端ＰＬ、第１端Ｐ１、第２端Ｐ２および上端ＰＨが示されている。

下端ＰＬ、第１端Ｐ１、第２端Ｐ２および上端ＰＨはいずれも、第１の下地層１４の表面のうち、ゲート開口部４０の側壁部４０ｂを構成する部分に位置している。すなわち、下端ＰＬ、第１端Ｐ１、第２端Ｐ２および上端ＰＨはいずれも、第１の下地層１４と電子走行層２２との接触面内に位置している。

平面視において、下端ＰＬ、第１端Ｐ１、第２端Ｐ２および上端ＰＨは、この順で、ゲート開口部４０の底部４０ａから開口端（すなわち、上端）に向かう方向に並んでいる。図１Ｂに示すように、第１端Ｐ１は、下端ＰＬよりも上方に位置している。第２端Ｐ２は、上端ＰＨよりも下方に位置している。本実施の形態では、第１端Ｐ１と第２端Ｐ２とは同じ高さに位置している。

図１Ｂには、２本の一点鎖線ＶＬ１およびＶＬ２を示している。一点鎖線ＶＬ１は、下端ＰＬと第１点Ｐ１とを結ぶ第１の線分を延長した線である。一点鎖線ＶＬ２は、下端ＰＬと上端ＰＨとを結ぶ第２の線分を延長した線である。一点鎖線ＶＬ１が主面１０ａに対してなす角度α１は、一点鎖線ＶＬ２が主面１０ｂに対してなす角度α２よりも大きい。

α１＞α２を満たすことにより、窒化物半導体デバイス１では、良好なオフ特性とオン抵抗の低減とを両立することができる。この原理について、図２Ａおよび図２Ｂを用いて、比較例と対比しながら説明する。

図２Ａは、比較例に係る窒化物半導体デバイス１ｘのチャネル狭窄を説明するための断面図である。図２Ａでは、ゲート開口部４０ｘの側壁部４０ｂｘのうち、第１の下地層１４ｘの側面が平坦な傾斜面である。このため、第１の下地層１４ｘの側面と二次元電子ガス２６（チャネル）とは略平行になる。その結果、図２Ａに示すように、オン時において、第１の下地層１４ｘの側面から電子走行層２２内の二次元電子ガス２６（チャネル）に向かって空乏層が伸びる。この空乏層が二次元電子ガス２６の傾斜部の大部分を狭窄するので、オン抵抗が高くなる。

図２Ｂは、本実施の形態に係る窒化物半導体デバイス１のチャネル狭窄を説明するための断面図である。図２Ａに示した比較例に対して、本実施の形態では、α１＞α２を満たすことにより、図１Ｂに示したように、上端ＰＨが一点鎖線ＶＬ１よりも、よりソース電極３２に近い側、すなわち、ゲート開口部４０の開口を広げる方向に位置することになる。その結果、第１の下地層１４の下端ＰＬおよび第１端Ｐ１の各々と二次元電子ガス２６との距離を短く維持しながら、第１の下地層１４の上端ＰＨと二次元電子ガス２６との距離を長く確保することができる。このため、図２Ｂに示すように、第１の下地層１４から電子走行層２２内に伸びる空乏層は、二次元電子ガス２６の傾斜部の一部のみを狭窄する。図２Ａと比較して明らかなように、二次元電子ガス２６の傾斜部では、空乏層に狭窄されない部分が増えるため、オン抵抗を低減することができる。

また、第１の下地層１４の下端ＰＬおよび第１端Ｐ１は、比較例と同様に、ゲート開口部４０の底部４０ａ側に位置している。第１の下地層１４の下部と、ゲート電極３４の一部として機能する閾値調整層２８との距離は、比較例と変わらない。このため、オフ時の電界緩和については比較例と同様に、良好なオフ特性を維持することができる。また、第１の下地層１４とドリフト層１２との接触面積についても、比較例と同様に大きく確保できているので、第１の下地層１４とドリフト層１２とのｐｎ接合による空乏層の広がりによる耐圧も確保できる。

以上のように、本実施の形態に係る窒化物半導体デバイス１によれば、良好なオフ特性とオン抵抗の低減とを両立させることができる。

本実施の形態では、具体的には、側壁部４０ｂが、第１の下地層１４の下端ＰＬと上端ＰＨとの間で段差を有することによって、α１＞α２を満たすように形成されている。具体的には、図１Ａおよび図１Ｂに示すように、側壁部４０ｂは、傾斜面４１および４２と、中間面４３と、を含む。

傾斜面４１は、第１の側壁面の一例であり、ゲート開口部４０の側壁部４０ｂにおける第１の下地層１４の下端ＰＬから第１端Ｐ１までの区間である。傾斜面４１は、基板１０の主面１０ａに対して傾斜した平面である。傾斜角β１は、第１の傾斜角の一例であり、傾斜面４１が主面１０ａに対してなす角度である。

傾斜面４２は、第２の側壁面の一例であり、ゲート開口部４０の側壁部４０ｂにおける第１の下地層１４の第２端Ｐ２から上端ＰＨまでの区間である。傾斜面４２は、基板１０の主面１０ａに対して傾斜した平面である。傾斜角β２は、第２の傾斜角の一例であり、傾斜面４２が主面１０ａに対してなす角度である。

本実施の形態では、傾斜角β２は、傾斜角β１に等しい。例えば、傾斜角β１およびβ２は、２０°以上８０°以下である。あるいは、傾斜角β１およびβ２は、３０°以上４５°以下であってもよい。傾斜角β１およびβ２が大きくなる程、ユニットセル長を短くすることができる。なお、ユニットセル長とは、例えば、ゲート開口部４０を挟んで並ぶソース電極３２の中心間距離（ピッチ）に相当する。傾斜角β１およびβ２が小さくなる程、傾斜面４１および４２がｃ面に近づくので、結晶再成長により傾斜面４１および４２に沿って形成される電子走行層２２などの膜質を高めることができる。

中間面４３は、第３の側壁面の一例であり、ゲート開口部４０の側壁部４０ｂにおける第１の下地層１４の第１端Ｐ１から第２端Ｐ２までの区間である。中間面４３は、傾斜面４１および４２のいずれとも傾斜が異なっている。具体的には、中間面４３は、基板１０の主面１０ａに平行な平面である。なお、中間面４３は、主面１０ａに対して傾斜していてもよい。

中間面４３は、例えば、第１の下地層１４の厚み方向のほぼ中央に位置している。あるいは、中間面４３は、第１の下地層１４の厚み方向の中心よりも下方に位置していてもよい。これにより、チャネルが狭窄される領域をより減らすことができるので、オン抵抗を更に低減することができる。

このような階段状のゲート開口部４０は、２回に分けてエッチングを行うことで形成される。具体的には、基板１０の主面１０ａの全面に、ドリフト層１２、第１の下地層１４および第２の下地層１６をこの順で成膜した後、所定形状にパターニングされた第１のレジストマスクを形成してエッチングを行う。１回目のエッチングでは、第１の下地層１４を貫通させない。これにより、傾斜面４２および中間面４３が形成される。

次に、第１のレジストマスクよりも開口部が小さい第２のレジストマスクを形成して、２回目のエッチングを行う。２回目のエッチングでは、第１の下地層１４を貫通させて、ドリフト層１２の表層部分を除去する。これにより、傾斜面４１および底部４０ａが形成される。このように、２段階でエッチングを行うことにより、第１の下地層１４に段差が形成される。

このように、階段状になった第１の下地層１４の上部においては、第１の下地層１４と二次元電子ガス２６の傾斜部との距離が遠ざかる。このため、図２Ｂに示したように、狭窄されるチャネル領域を短くすることができ、オン抵抗を低減することができる。また、階段状の第１の下地層１４の下部においては、閾値調整層２８との距離を短く確保できるため、適切な電界緩和が可能である。よって、良好なオフ特性を維持することができる。

なお、傾斜面４１および４２は平面でなくてもよい。傾斜面４１および４２の少なくとも一方は、凹状または凸状の湾曲面であってもよい。なお、湾曲面である場合の傾斜角β１およびβ２は、例えば、各傾斜面の下端と上端とを結ぶ線分が主面１０ａに対してなす角度で定義することができる。この場合、β１は、α１より大きくなる、または、小さくなる場合がある。

［閾値調整層の端部の位置］
本実施の形態では、閾値調整層２８がゲート開口部４０を完全に覆うか、一部のみを覆うかに応じて、トランジスタの閾値電圧を調整することができる。つまり、閾値調整層２８の端部の位置に応じて閾値電圧を調整することができる。なお、閾値調整層２８が設けられていない場合は、ゲート電極３４の端部の位置が閾値調整層２８の端部の位置に対応する。

平面視において、閾値調整層２８の端部の位置が、ゲート開口部４０の側壁部４０ｂの上端よりも内側に位置する場合、トランジスタの閾値電圧は、二次元電子ガス２６の傾斜部分（具体的には、側壁部４０ｂに沿った部分）のみで決まる。このような構成では、二次元電子ガス２６の平坦部（具体的には、第２の下地層１６の上方に位置する部分）のキャリア濃度を大きくすることができるため、オン抵抗を低減できる。

平面視において、閾値調整層２８の端部の位置が、ゲート開口部４０の側壁部４０ｂの上端よりも外側に位置する場合、トランジスタの閾値電圧は、二次元電子ガス２６の傾斜部、または、平坦部のうち、閾値電圧が大きい方で決まる。例えば、トランジスタの閾値電圧を平坦部で決まるようにする場合は、傾斜部の閾値電圧だけを小さく（例えば、負電圧に）する必要がある。

この場合、基板１０の主面１０ａと平行な方向における電子走行層２２の膜厚Ｇｘ１を、基板１０の主面１０ａと垂直な方向の電子走行層２２の膜厚Ｇｚよりも大きくする。これにより、第１の下地層１４と二次元電子ガス２６の傾斜部との距離を、第１の下地層１４と二次元電子ガス２６の平坦部との距離よりも大きくすることができる。これにより、二次元電子ガス２６の傾斜部の、第１の下地層１４から伸びる空乏層の影響を、平坦部に比べて低減できるので、傾斜部の閾値電圧を選択的に小さくすることができる。したがって、トランジスタの閾値電圧を二次元電子ガス２６の平坦部で決まるようにすることができる。

［電子走行層の膜厚］
図１Ａに示すように、電子走行層２２は、基板１０の主面１０ａに垂直な方向の膜厚Ｇｚよりも、基板１０の主面１０ａに平行な方向の膜厚Ｇｘ２が大きい。なお、膜厚Ｇｘ２は、ゲート開口部４０の上端と電子供給層２４との間の主面１０ａと平行な方向の距離である。膜厚Ｇｘ２を大きくすることにより、ゲート開口部４０の側壁部４０ｂに沿って発生する二次元電子ガス２６と第１の下地層１４との距離を遠ざけてキャリア濃度の低下を抑制できる。

一般的に、縦型ＦＥＴにおいて、ＧａＮの結晶成長は、ＧａＮ結晶のｃ面が基板１０の主面１０ａと平行になるように行われる。このとき、二次元電子ガス２６は、ｃ面と平行な部分に比べて、ｃ面に対して傾斜した部分において分極が小さくなるためキャリア濃度が低下する。つまり、二次元電子ガス２６は、ゲート開口部４０の側壁部４０ｂに沿った部分において、平坦部よりもキャリア濃度が低くなる。そのため、二次元電子ガス２６の傾斜部分では、第１の下地層１４から伸びる空乏層の狭窄効果を受けやすく、第１の下地層１４から遠ざけた方が、よりオン抵抗を低減できる。

また、基板１０の主面１０ａと垂直な方向の電子走行層２２の厚さが薄いと、ソース電極３２と第１の下地層１４とをコンタクトするためのソース開口部３０の深さを浅くすることができる。ソース開口部３０の深さが浅い方が、プロセス時間を短縮できるだけでなく、後に形成するソース電極３２のカバレッジも良好になる。これにより、プロセスを容易にしつつ、オン抵抗を低減することが可能になる。

このように、電子走行層２２が基板１０の主面１０ａに垂直な方向の膜厚Ｇｚよりも、基板１０の主面１０ａに平行な方向の膜厚Ｇｘ２が大きいことで、プロセスを容易にしつつ、オン抵抗を低減することが可能になる。

［変形例］
続いて、本実施の形態に係る窒化物半導体デバイスの変形例について、図３Ａおよび図３Ｂを用いて説明する。以下では、実施の形態１との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。

図３Ａは、本実施の形態の変形例に係る窒化物半導体デバイス２の断面図である。図３Ｂは、図３Ａの一部拡大断面図である。具体的には、図３Ｂは、図３Ａのゲート開口部４０の側壁部４０ｂの近傍部分を表している。

図３Ａおよび図３Ｂに示すように、本変形例に係る窒化物半導体デバイス２では、傾斜面４１の傾斜角β１と傾斜面４２の傾斜角β２とが異なっている。具体的には、傾斜角β１は、傾斜角β２より小さい。例えば、傾斜角β１は、３０°以上４５°以下である。傾斜角β２は、７０°以上９０°以下である。

このように傾斜角β１が傾斜角β２より小さい場合であっても、上端ＰＨが一点鎖線ＶＬ１より下方に位置していれば、図３Ｂに示すように、α１＞α２を満たしている。これにより、良好なオフ特性を維持し、かつ、オン抵抗の増加を抑制しながらも、窒化物半導体デバイス２のユニットセル長を短くすることができる。ユニットセル長を短くできると、同じ面積により多くのセルを配置することができる。したがって、オン抵抗を更に低減することができる。

なお、傾斜角β１は、傾斜角β２より大きくてもよい。この場合でも、α１＞α２を満たしているので、良好なオフ特性とオン抵抗の低減とを両立することができる。

傾斜面４１および４２は、エッチングを行う際のレジストマスクの端部形状が転写されるようにして形成される。このため、２段階でエッチングを行う際に、レジストマスクの端部の傾斜角を異ならせることによって、傾斜面４１の傾斜角β１と傾斜面４２の傾斜角β２とを異ならせることができる。例えば、レジストマスクのベークの有無、温度、時間などの条件を調整することによって、レジストマスクの端部形状を異ならせることができる。

また、第１の下地層１４に段差が設けられている場合、すなわち、中間面４３が設けられている場合には、α１＞α２は必ずしも満たしていなくてもよい。具体的には、図３Ｂにおいて、上端ＰＨが一点鎖線ＶＬ１上、または、一点鎖線ＶＬ１よりも上方に位置することによって、α１≦α２になってもよい。この場合、二次元電子ガス２６の傾斜部分の下部だけでなく、上部も狭窄されるが、中間部分での狭窄が抑制される。よって、図２Ａに示した比較例に比べて、二次元電子ガス２６が狭窄される領域が狭くなるので、オン抵抗を低減することができる。オフ特性については、比較例と同様であるため、良好なオフ特性を維持することができる。このように、第１の下地層１４に段差が設けられている場合には、α１≦α２であっても、良好なオフ特性とオン抵抗の低減とを両立することができる。

（実施の形態２）
続いて、実施の形態２について説明する。

実施の形態２では、実施の形態１と比較して、ｐ型の第１の下地層がＡｌＧａＮ層を含む点が相違する。以下では、実施の形態１との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。

図４は、本実施の形態における窒化物半導体デバイス１０１の断面図である。図４に示すように、本実施の形態に係る窒化物半導体デバイス１０１では、実施の形態１に係る窒化物半導体デバイス１と比較して、第１の下地層１４の代わりに第１の下地層１１４を備える点が相違する。

第１の下地層１１４は、ｐ型のＡｌＧａＮ層１１４ｃを含んでいる。具体的には、第１の下地層１１４は、ｐ型のＧａＮ層１１４ａおよび１１４ｂと、ｐ型のＡｌＧａＮ層１１４ｃと、を含んでいる。ＡｌＧａＮ層１１４ｃは、ＧａＮ層１１４ａとＧａＮ層１１４ｂとの間に設けられている。ＡｌＧａＮ層１１４ｃは、エピタキシャル成長によって成膜する差異に供給ガスを変更することにより、所望の位置に所望の膜厚で形成することができる。

ＡｌＧａＮ層１１４ｃは、エッチストッパ層として機能する。すなわち、ゲート開口部４０を形成する際における１回目のドライエッチング条件は、ＧａＮ層１１４ｂとＡｌＧａＮ層１１４ｃとでエッチングレートが異なる条件を使用することができる。

具体的には、ＧａＮ層１１４ｂのエッチングレートと比較して、ＡｌＧａＮ層１１４ｃで極端にエッチングレートが低下するドライエッチング条件を用いる。これにより、第１の下地層１１４中の中間面４３を、ＡｌＧａＮ層１１４ｃの上面にすることができる。ウェハ内でのばらつきなどの影響で実際のＧａＮ層１１４ｂのエッチングレートが想定とは異なる場合であっても、安定したエッチングが可能になる。

ＡｌＧａＮ層１１４ｃを第１の下地層１１４のどの位置に入れるかによって、傾斜面４１および４２の各々の高さを予め決定することができる。このため、段差の形状および深さを安定化することができる。段差の形状が安定化することにより、信頼性が高い窒化物半導体デバイス１０１を実現することができる。

ＡｌＧａＮ層１１４ｃは、エッチストッパとして機能できればよいので、厚さは例えば５ｎｍ程度であってもよい。また、ＡｌＧａＮ層１１４ｃは、アンドープのＡｌＧａＮから構成されてもよい。

また、本実施の形態においても、実施の形態１の変形例と同様に、傾斜面４１の傾斜角β１と傾斜面４２の傾斜角β２とが異なっていてもよい。

図５は、本実施の形態の変形例に係る窒化物半導体デバイス１０２の断面図である。図５に示すように、本変形例に係る窒化物半導体デバイス１０２では、第１の下地層１１４がＡｌＧａＮ層１１４ｃを含み、かつ、傾斜面４１の傾斜角と傾斜面４２の傾斜角とが異なっている。例えば、傾斜面４１の傾斜角は、３０°以上４５°以下である。傾斜面４２の傾斜角は、７０°以上９０°以下である。

これにより、良好なオフ特性とオン抵抗の低減とを両立しながらも、窒化物半導体デバイス１０２のユニットセル長を短くすることができる。また、第１の下地層１１４の段差の形状および深さを安定化することができる。したがって、形状が安定化することにより、信頼性が高い窒化物半導体デバイス１０２を実現することができる。

（実施の形態３）
続いて、実施の形態３について説明する。

実施の形態３では、実施の形態１と比較して、閾値調整層の底部が第１の下地層の下端よりも下方に位置している点が相違する。以下では、実施の形態１との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。

図６は、本実施の形態に係る窒化物半導体デバイス２０１の断面図である。図６に示すように、本実施の形態に係る窒化物半導体デバイス２０１は、実施の形態１に係る窒化物半導体デバイス１と比較して、ゲート開口部４０の代わりにゲート開口部２４０を備える点が相違する。

ゲート開口部２４０の底部２４０ａは、ドリフト層１２の表層部を大きく除去することで形成される。底部２４０ａが基板１０に近づくことにより、閾値調整層２８の底部は、第１の下地層１４の底部（すなわち、下端ＰＬ）よりもドレイン電極３６に近くなっている。

オフ時にドレイン電極３６に高電圧が印加された際に、ゲート開口部２４０内に位置するｐ型の閾値調整層２８と、電子供給層２４および電子走行層２２との間で形成されるｐｎ接合、および、ｐ型の第１の下地層１４とドリフト層１２との間に形成されるｐｎ接合の各々で電界を受けることになる。一般的に、ゲート開口部２４０はドライエッチングで形成するため、第１の下地層１４の端部のエッチング面にはダメージが入りやすい。そのため、ゲート開口部２４０付近の第１の下地層１４とドリフト層１２との間に形成されるｐｎ接合は、絶縁破壊電界強度が低くなる場合がある。

一方、閾値調整層２８と電子供給層２４および電子走行層２２との間で形成されるｐｎ接合は、結晶成長で形成されるため、エッチングダメージは存在しない。つまり、絶縁破壊電界強度が理想どおりの値が得られやすい。そこで、閾値調整層２８の底部を第１の下地層１４の底部よりもドレイン電極３６側に近づけることで、オフ時の電界強度を閾値調整層２８と電子供給層２４および電子走行層２２との間で形成されるｐｎ接合で、より多く受けることができる。これにより、オフリーク電流を低減可能で高耐圧特性を得ることができる。

なお、本実施の形態において、第１の下地層１４は、実施の形態２と同様に、エッチストッパとして機能するＡｌＧａＮ層１１４ｃを含んでもよい。

（実施の形態４）
続いて、実施の形態４について説明する。

実施の形態４では、実施の形態１と比較して、第１の下地層に２つの段差が設けられている点が相違する。以下では、実施の形態１との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。

図７Ａは、本実施の形態に係る窒化物半導体デバイス３０１の断面図である。図７Ｂは、図７Ａの一部拡大断面図である。具体的には、図７Ｂは、図７Ａのゲート開口部３４０の側壁部３４０ｂの近傍部分を表している。

図７Ａに示すように、本実施の形態に係る窒化物半導体デバイス３０１は、実施の形態１に係る窒化物半導体デバイス１と比較して、ゲート開口部４０の代わりに、ゲート開口部３４０を備える点が相違する。ゲート開口部３４０の側壁部３４０ｂは、２つの段差を有する。具体的には、側壁部３４０ｂは、傾斜面３４１、３４２および３４４と、中間面３４３ａおよび３４３ｂと、を含む。

傾斜面３４１は、第１の側壁面の一例であり、ゲート開口部３４０の側壁部３４０ｂにおける第１の下地層１４の下端ＰＬから第１端Ｐ１までの区間である。傾斜面３４１は、基板１０の主面１０ａに対して傾斜した平面である。傾斜角β１は、第１の傾斜角の一例であり、傾斜面３４１が主面１０ａに対してなす角度である。

傾斜面３４２は、第２の側壁面の一例であり、ゲート開口部３４０の側壁部３４０ｂにおける第１の下地層１４の第２端Ｐ２から上端ＰＨまでの区間である。傾斜面３４２は、基板１０の主面１０ａに対して傾斜した平面である。傾斜角β２は、第２の傾斜角の一例であり、傾斜面３４２が主面１０ａに対してなす角度である。

中間面３４３ａおよび３４３ｂはそれぞれ、第３の側壁面の一例であり、第１端Ｐ１と第２端Ｐ２との間に位置している。具体的には、中間面３４３ａは、第１の下地層１４の第１端Ｐ１から第３端Ｐ３までの区間である。中間面３４３ｂは、第１の下地層１４の第４端Ｐ４から第２端Ｐ２までの区間である。

中間面３４３ａおよび３４３ｂはそれぞれ、傾斜面３４１および３４２のいずれとも傾斜が異なっている。具体的には、中間面３４３ａおよび３４３ｂは、基板１０の主面１０ａに平行な平面である。なお、中間面３４３ａおよび３４３ｂの少なくとも一方は、主面１０ａに対して傾斜していてもよい。

傾斜面３４４は、第４の側壁面の一例であり、隣り合う２つの中間面３４３ａおよび３４３ｂを接続する。具体的には、傾斜面３４４は、第１の下地層１４の第３端Ｐ３から第４端Ｐ４までの区間である。傾斜面３４４は、中間面３４３ａおよび３４３ｂのいずれとも傾斜が異なっている。具体的には、傾斜面３４４は、基板１０の主面１０ａに対して傾斜した平面である。傾斜角β４は、第４の傾斜角の一例であり、傾斜面３４４が主面１０ａに対してなす角度である。

本実施の形態では、傾斜角β１、β２およびβ４は、互いに等しい。例えば、傾斜角β１、β２およびβ４は、２０°以上８０°以下である。あるいは、傾斜角β１、β２およびβ４は、３０°以上４５°以下であってもよい。傾斜角β１、β２およびβ４の少なくとも１つが大きくなる程、ユニットセル長を短くすることができる。なお、傾斜角β１、β２およびβ４の少なくとも１つが小さくなる程、傾斜面４１、４２または４４がｃ面に近づくので、結晶再成長により傾斜面４１、４２または４４に沿って形成される電子走行層２２などの膜質を高めることができる。

下端ＰＬ、第１端Ｐ１、第２端Ｐ２、第３端Ｐ３、第４端Ｐ４および上端ＰＨはいずれも、第１の下地層１４の表面のうち、ゲート開口部３４０の側壁部３４０ｂを構成する部分に位置している。すなわち、下端ＰＬ、第１端Ｐ１、第２端Ｐ２、第３端Ｐ３、第４端Ｐ４および上端ＰＨはいずれも、第１の下地層１４と電子走行層２２との接触面内に位置している。

平面視において、下端ＰＬ、第１端Ｐ１、第３端Ｐ３、第４端Ｐ４、第２端Ｐ２および上端ＰＨは、この順で、ゲート開口部３４０の底部４０ａから開口端（すなわち、上端）に向かう方向に並んでいる。図７Ｂに示すように、第１端Ｐ１および第３端Ｐ３は、下端ＰＬよりも上方に位置している。第２端Ｐ２および第４端Ｐ４は、上端ＰＨよりも下方で、かつ、第１端Ｐ１および第３端Ｐ３よりも上方に位置している。本実施の形態では、第１端Ｐ１と第３端Ｐ３とは同じ高さに位置している。第４端Ｐ４と第２端Ｐ２とは同じ高さに位置している。側壁部３４０ｂが複数の段差を有する場合、第１端Ｐ１は、最も下端に近い傾斜面３４１の上端であり、第２端Ｐ２は、最も上端に近い傾斜面３４２の下端である。第３端Ｐ３および第４端Ｐ４はいずれも、一点鎖線ＶＬ１よりも下方に位置している。なお、第４端Ｐ４は、一点鎖線ＶＬ２よりも上方に位置しているが、一点鎖線ＶＬ２よりも下方に位置していてもよい。

以上のように、２つの中間面３４３ａおよび３４３ｂを含む側壁部３４０ｂは、ゲート開口部３４０を３回に分けてエッチングを行うことにより形成される。なお、側壁部３４０ｂは、３つ以上の段差（具体的には中間面）を有してもよい。段差の数＋１回のエッチングを段階的に行うことによって、複数の段差を有する側壁部３４０ｂを形成することができる。

これにより、第１の下地層１４の膜厚をより段階的に底部４０ａ側に向かって減らすことができる。段差が１つの場合に比べて、オフ特性をさらに安定的に維持することができる。

なお、本実施の形態においても、α１＞α２を満たしている。これにより、窒化物半導体デバイス３０１では、良好なオフ特性とオン抵抗の低減とを両立することができる。また、本実施の形態では、傾斜角β１、β２およびβ４の少なくとも２つは、互いに異なっていてもよい。例えば、傾斜角β１、β２およびβ４の１つを大きくすることにより、ユニットセル長を短くすることができ、オン抵抗を更に低減することができる。

また、本実施の形態において、第１の下地層１４は、実施の形態２と同様に、エッチストッパとして機能するＡｌＧａＮ層１１４ｃを含んでもよい。このとき、ＡｌＧａＮ層１１４ｃは、段差毎に複数層含まれてもよい。あるいは、第１の下地層１４は、最も低い段差（具体的には、中間面３４３ａ）を形成するためのＡｌＧａＮ層１１４ｃを１層のみ含んでもよい。

また、実施の形態３と同様に、閾値調整層２８の底部は、第１の下地層１４の底部よりも下方に位置していてもよい。

（実施の形態５）
続いて、実施の形態５について説明する。

実施の形態５では、実施の形態１と比較して、ドリフト層が複数の層を含んでいる点が相違する。以下では、実施の形態１との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。

図８は、本実施の形態に係る窒化物半導体デバイス４０１の断面図である。図８に示すように、本実施の形態の窒化物半導体デバイス４０１では、ドリフト層１２の代わりに、ドリフト層４１２を備える点が相違する。

ドリフト層４１２は、不純物濃度が異なる複数の層４１２ａおよび４１２ｂを含む。ここでは、ドリフト層４１２が２層からなる構成を示しているが、３層以上からなる構成であってもよい。層４１２ｂは、ドリフト層４１２に含まれる全ての層の中の最上層である。層４１２ｂの上面は、第１の下地層１４の下面に接触している。

層４１２ｂの不純物濃度は、ドリフト層４１２に含まれる全ての層の中で、最も低い。ここで、不純物濃度とは、具体的にはドナー濃度であり、ＳｉまたはＯの濃度である。これにより、オフ時における第１の下地層１４とドリフト層４１２とで形成されるｐｎ接合部の電界緩和が促進され、良好なオフ特性が得られる。

なお、本実施の形態において、第１の下地層１４は、実施の形態２と同様に、エッチストッパとして機能するＡｌＧａＮ層１１４ｃを含んでもよい。また、実施の形態３と同様に、閾値調整層２８の底部は、第１の下地層１４の底部よりも下方に位置していてもよい。また、実施の形態４と同様に、第１の下地層１４は、複数の段差を有してもよい。

（実施の形態６）
続いて、実施の形態６について説明する。

実施の形態６では、実施の形態１と比較して、側壁部が段差を有しない点が相違する。以下では、実施の形態１との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。

図９Ａは、本実施の形態に係る窒化物半導体デバイス５０１の断面図である。図９Ｂは、図９Ａの一部拡大断面図である。具体的には、図９Ｂは、図９Ａのゲート開口部５４０の側壁部５４０ｂの近傍部分を表している。

図９Ａに示すように、本実施の形態に係る窒化物半導体デバイス５０１は、実施の形態１に係る窒化物半導体デバイス１と比較して、ゲート開口部５４０の代わりに、ゲート開口部５４０を備える点が相違する。ゲート開口部５４０の側壁部５４０ｂは、段差を有しない。側壁部５４０ｂは、傾斜が異なる２つの傾斜面を含む。具体的には、側壁部５４０ｂは、傾斜面４１および５４２を含む。傾斜面４１は、実施の形態１と同じである。

傾斜面５４２は、第２の側壁面の一例であり、ゲート開口部５４０の側壁部５４０ｂにおける第１の下地層１４の第２端Ｐ２から上端ＰＨまでの区間である。傾斜面５４２は、基板１０の主面１０ａに対して傾斜した平面である。傾斜角β２は、第２の傾斜角の一例であり、傾斜面５４２が主面１０ａに対してなす角度である。

本実施の形態では、第１端Ｐ１および第２端Ｐ２が同じ位置に位置している。このため、傾斜面４１と傾斜面５４２とが連続している。傾斜面４１の傾斜角β１は、傾斜面５４２の傾斜角β２より大きい。これにより、α１＞α２を満たすことになるので、実施の形態１と同様に、良好なオフ特性とオン抵抗の低減とを両立することができる。

（他の実施の形態）
以上、１つまたは複数の態様に係る窒化物半導体デバイスについて、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、および、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。

例えば、平面視において、閾値調整層２８の端部は、ゲート開口部４０の端部と一致していてもよい。あるいは、平面視において、閾値調整層２８の端部は、ゲート開口部４０の内側に設けられていてもよい。

また、例えば、上記の実施の形態では、第１の下地層１４にまで達するソース開口部３０を設けたが、これに限らない。例えば、ソース開口部３０は、電子走行層２２にまで達する開口部であってもよく、ソース電極３２は、電子走行層２２に接続され、第１の下地層１４には接続されていなくてもよい。

また、上記の各実施の形態は、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。

本開示に係る窒化物半導体デバイスは、機器の電源回路、インバータ回路等で用いられるパワートランジスタなどに利用可能である。

１、２、１０１、１０２、２０１、３０１、４０１、５０１ 窒化物半導体デバイス
１０ 基板
１０ａ、１０ｂ 主面
１２、４１２ ドリフト層
１４、１１４ 第１の下地層
１６ 第２の下地層
２２ 電子走行層
２４ 電子供給層
２６ 二次元電子ガス
２８ 閾値調整層
３０ ソース開口部
３０ａ、４０ａ、２４０ａ 底部
３０ｂ、４０ｂ、３４０ｂ、５４０ｂ 側壁部
３２ ソース電極
３４ ゲート電極
３６ ドレイン電極
４０、２４０、３４０、５４０ ゲート開口部
４１、４２、３４１、３４２、３４４、５４２ 傾斜面
４３、３４３ａ、３４３ｂ 中間面
１１４ａ、１１４ｂ ＧａＮ層
１１４ｃ ＡｌＧａＮ層
４１２ａ、４１２ｂ 層
Ｐ１ 第１端
Ｐ２ 第２端
Ｐ３ 第３端
Ｐ４ 第４端
ＰＨ 上端
ＰＬ 下端
ＶＬ１、ＶＬ２ 一点鎖線

Claims (14)

1. 基板と、
   前記基板の上方に設けられた第１の窒化物半導体層と、
   前記第１の窒化物半導体層の上方に設けられた第１のｐ型窒化物半導体層と、
   前記第１のｐ型窒化物半導体層の上方に設けられた第２の窒化物半導体層と、
   前記第２の窒化物半導体層および前記第１のｐ型窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、
   前記第２の窒化物半導体層の上面および前記第１の開口部を覆うように下から順に設けられた電子走行層および電子供給層と、
   前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、
   前記ゲート電極から離れて設けられたソース電極と、
   前記基板の下方に形成されたドレイン電極と、を備え、
   前記第１の開口部の側壁部は、
   前記第１の開口部の側壁部における前記第１のｐ型窒化物半導体層の下端および上端との間の位置を所定位置とした場合、前記ゲート電極と前記ソース電極とが並ぶ方向に平行で、かつ、前記基板の主面に垂直な断面において、前記下端と前記所定位置とを結ぶ第１の線分が前記主面に対してなす第１の角度は、前記下端と前記上端とを結ぶ第２の線分が前記主面に対してなす第２の角度より大きい、
   窒化物半導体デバイス。
2. 前記側壁部は、
   前記下端から、前記所定位置に位置する第１端までの区間である第１の側壁面と、
   平面視において前記第１端と前記上端との間に位置する第２端から、前記上端までの区間である第２の側壁面と、
   前記第１端と前記第２端との間に位置し、前記第１の側壁面および前記第２の側壁面のいずれとも傾斜が異なる第３の側壁面と、を含む、
   請求項１に記載の窒化物半導体デバイス。
3. 前記第３の側壁面は、前記主面に平行である、
   請求項２に記載の窒化物半導体デバイス。
4. 前記第１の側壁面が前記主面に対してなす角度である第１の傾斜角は、前記第２の側壁面が前記主面に対してなす角度である第２の傾斜角と異なる、
   請求項２に記載の窒化物半導体デバイス。
5. 前記第１の傾斜角は、前記第２の傾斜角より小さい、
   請求項４に記載の窒化物半導体デバイス。
6. 前記第２の傾斜角は、７０°以上９０°以下である、
   請求項５に記載の窒化物半導体デバイス。
7. 前記第１のｐ型窒化物半導体層は、ＡｌＧａＮ層を含み、
   前記第３の側壁面は、前記ＡｌＧａＮ層の上面の一部である、
   請求項２から６のいずれか１項に記載の窒化物半導体デバイス。
8. 前記第１の窒化物半導体層は、不純物濃度の異なる２つ以上の層からなり、当該２つ以上の層の中で、最上層の不純物濃度が最も低い、
   請求項１から６のいずれか１項に記載の窒化物半導体デバイス。
9. 前記ゲート電極と前記電子供給層との間に設けられた第２のｐ型窒化物半導体層を備える、
   請求項１から６のいずれか１項に記載の窒化物半導体デバイス。
10. 前記ゲート電極から離れた位置で、前記電子供給層、前記電子走行層および前記第２の窒化物半導体層を貫通し、前記第１のｐ型窒化物半導体層にまで達する第２の開口部を備え、
    前記ソース電極は、前記第２の開口部内に設けられ、前記第１のｐ型窒化物半導体層と電気的に接続されている、
    請求項１から６のいずれか１項に記載の窒化物半導体デバイス。
11. 前記第３の側壁面は、前記第１端から前記第２端までの区間である、
    請求項２から６のいずれか１項に記載の窒化物半導体デバイス。
12. 前記側壁部は、
    前記第３の側壁面を複数含み、
    さらに、隣り合う２つの前記第３の側壁面を接続し、複数の前記第３の側壁面のいずれとも傾斜が異なる第４の側壁面を１以上含む、
    請求項２から６のいずれか１項に記載の窒化物半導体デバイス。
13. 前記側壁部は、
    前記下端から、前記所定位置に位置する第１端までの区間である第１の側壁面と、
    前記第１端から前記上端までの区間である第２の側壁面と、を含む、
    請求項１に記載の窒化物半導体デバイス。
14. 基板と、
    前記基板の上方に設けられた第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上方に設けられた第１のｐ型窒化物半導体層と、
    前記第１のｐ型窒化物半導体層の上方に設けられた第２の窒化物半導体層と、
    前記第２の窒化物半導体層および前記第１のｐ型窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、
    前記第２の窒化物半導体層の上面および前記第１の開口部を覆うように下から順に設けられた電子走行層および電子供給層と、
    前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、
    前記ゲート電極から離れた位置で、前記電子供給層、前記電子走行層および前記第２の窒化物半導体層を貫通し、前記第１のｐ型窒化物半導体層にまで達する第２の開口部と、
    前記第２の開口部を覆うように設けられ、前記第１のｐ型窒化物半導体層と電気的に接続されたソース電極と、
    前記基板の下方に形成されたドレイン電極と、を備え、
    前記第１の開口部の側壁部は、前記第１のｐ型窒化物半導体層の上端と下端との間で少なくとも１つの段差を有する、
    窒化物半導体デバイス。

Images