[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2023554178A - インテリジェントパワーモジュール及びその製造方法 - Google Patents

インテリジェントパワーモジュール及びその製造方法 Download PDF

Info

Publication number
JP2023554178A
JP2023554178A JP2023558923A JP2023558923A JP2023554178A JP 2023554178 A JP2023554178 A JP 2023554178A JP 2023558923 A JP2023558923 A JP 2023558923A JP 2023558923 A JP2023558923 A JP 2023558923A JP 2023554178 A JP2023554178 A JP 2023554178A
Authority
JP
Japan
Prior art keywords
soldering
soldering pin
power module
pin
intelligent power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023558923A
Other languages
English (en)
Other versions
JP7522940B2 (ja
Inventor
ジャン，ウェイ
シー，ボー
ゼン，ダン
カオ，ジュン
リャオ，ヨンボ
シャオ，ティン
Original Assignee
エッジレス セミコンダクター カンパニー，リミテッド オブ ジュハイ
グリー エレクトリック アプライアンスィズ，インコーポレーテッド オブ ジュハイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エッジレス セミコンダクター カンパニー，リミテッド オブ ジュハイ, グリー エレクトリック アプライアンスィズ，インコーポレーテッド オブ ジュハイ filed Critical エッジレス セミコンダクター カンパニー，リミテッド オブ ジュハイ
Publication of JP2023554178A publication Critical patent/JP2023554178A/ja
Application granted granted Critical
Publication of JP7522940B2 publication Critical patent/JP7522940B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

インテリジェントパワーモジュールは、チップと、一端がチップに接続され、他端の端部がはんだ付けピンを形成する複数の導電リードとが設けられている基板と、複数のはんだ付けピンに１対１に対応する複数のワイヤを含み、ワイヤの一端の端部に接続構造が形成されている外部リードフレームであって、互いに対応する接続構造とはんだ付けピンの組毎に、接続構造は、接続部と、それぞれ接続部の両側に位置し基板に向かって延びる支持部とを含み、支持部の並び方向は、はんだ付けピンの並び方向と同じであり、２つの支持部の間に収容空間が形成され、はんだ付けピンは２つの支持部の間に位置する、外部リードフレームと、を含む。支持部は、隣接する２つのはんだ付けピンを遮断し、リフロー時に、隣接するはんだ付けピンにおける接合材がつながることに起因する短絡のリスクを低減し、位置規制の役割を果たし、はんだ付け箇所の位置ずれのリスクを低減する。【選択図】図３

Description

本開示は、２０２１年２月２５日にて中国特許庁へ出願した、出願番号が２０２１１０２１２９９５．８で、発明の名称が「インテリジェントパワーモジュール及びその製造方法」である中国特許出願の優先権を主張しており、その内容の全ては参照により本開示に組み込まれる。
本開示は、電子デバイスの技術分野に関し、特にインテリジェントパワーモジュール及びその製造方法に関する。
インテリジェントパワーモジュール（ＩＰＭ）は、パワースイッチングデバイスと駆動回路を統合するだけでなく、過電圧、過電流、過熱などの障害検出回路を内蔵しており、使いやすく、システムの体積を減らすだけでなく、システムの信頼性を高め、ますます多くの市場を獲得し、特に、モータ駆動用の周波数変換器及び種々のインバータ電源に適しており、周波数変換・速度調節、冶金機械、電気トラクション、サーボドライブ、周波数変換家電に最適なパワーエレクトロニクスである。
インテリジェントパワーモジュールにおいて、モジュールの放熱能力を高めるために、ＤＢＣセラミック基板をチップのキャリアとして使用することがトレンドになる。チップを、チップと電気的に接続される複数のピンが設けられている基板上にはんだ付けし、そのピンを、中間フレームを介して他の部品と電気的に接続することにより、チップと他の部品との電気的な接続を実現することができる。しかし、基板におけるピンの密度が高く、接合面積が限られているため、中間フレームと基板におけるピンとの接合構造の信頼性が低く、隣接するピン同士がつながることに起因する短絡などのリスクも生じやすいため、中間フレームと基板におけるピンとの確実な接合をどのように解決するかが現在の急務となっている。
本開示は、インテリジェントパワーモジュール及びその製造方法を開示する。上記インテリジェントパワーモジュールにおいて、外部リードフレームの接続構造の支持部は、隣接する２つのはんだ付けピンを遮断することができ、リフロー時に、接合材が両側に飛び散るリスクを低減する。また、接合材が隣接するはんだ付けピンに流れることを回避し、隣接するはんだ付けピンにおける接合材がつながることに起因する短絡のリスクを効果的に低減することができる。また、はんだ付けピンが接続構造で覆われることで、両側の支持部は一定の位置規制の役割を果たすことができ、製造中におけるはんだ付け箇所の位置ずれのリスクを効果的に回避し、ワイヤとはんだ付けピンとの接続制度を効果的に保証することができる。
上記目的を達成するために、本開示は以下の技術態様を提供する。
インテリジェントなパワーモジュールであって、
チップと、前記チップの周側に沿って間隔を置いて分布する複数の導電リードであって、各前記導電リードは、一端が前記チップに接続され、他端の端部がはんだ付けピンを形成する複数の導電リードとが設けられている基板と、
前記複数のはんだ付けピンに１対１に対応する複数のワイヤを含み、各ワイヤの一端の端部には、対応するはんだ付けピンに接続されるように設けられた接続構造が形成されている外部リードフレームであって、互いに対応する接続構造とはんだ付けピンの組毎に、前記接続構造は、前記はんだ付けピンの上面に対応して設けられる接続部と、それぞれ前記接続部の両側に位置し前記基板に向かって延びる支持部とを含み、前記支持部の並び方向は、前記はんだ付けピンの並び方向と同じであり、２つの前記支持部の間に収容空間が形成され、前記はんだ付けピンは２つの前記支持部の間に位置する、外部リードフレームと、
前記はんだ付けピンの上面に設けられ、前記はんだ付けピンと前記接続部との間に位置する接合材であって、前記はんだ付けピンと前記接続部とが前記接合材を介して接続される接合材と、を含む。
上記インテリジェントパワーモジュールにおいて、チップがはんだ付けされた基板を含む。基板上に複数の導電リードが設けられ、導電リードは、チップの外周側に順次間隔を置いて並んで分布し、隣接する導電リード同士は、間隔を持って互いに絶縁されて設けられる。各導電リードの一端がチップの電極金属に接続されることで、各導電リードとチップとの電気的な接続を実現する。各導電リードの他端の端部がはんだ付けピンを形成し、こうすると、複数のはんだ付けピンは、チップの周側に順次分布し、チップの周方向に沿って間隔を置いて並ぶ。具体的には、チップの周側の同一側に位置する複数のはんだ付けピンは、並び方向が１つとなるように整然と順次並ぶことができる。外部リードフレームは、複数のワイヤを含み、ワイヤは導電性ワイヤである。該複数のワイヤは、基板における複数のはんだ付けピンに１対１に対応して接続される。具体的には、互いに対応するワイヤとはんだ付けピンにおいて、各ワイヤの一端の端部は、はんだ付けピンに接続される接続構造を形成する。具体的には、互いに対応する接続構造とはんだ付けピンの組毎に、接続構造は、はんだ付けピンにおける基板から離れた上面に対向する接続部を含み、接続部の両側には、基板の方向に延びる支持部を有し、接続部の両側の２つの支持部の間に収容空間が形成されている。はんだ付けピンは、２つの支持部の収容空間内に位置可能であり、はんだ付けピンの上面が接続部に対向している。ここで、２つの支持部の並び方向は、はんだ付けピンの並び方向と同じである。つまり、接続構造において、接続部の両側縁に、それぞれ、２つの支持部が基板の方向に向かって延びて形成されている。２つの支持部と接続部とが断面逆「Ｕ」字状の溝構造を形成し、２つの支持部はそれぞれ２つの側壁を形成し、接続部は溝構造の底壁を形成する。接続構造とはんだ付けピンとの嵌合は、接続構造がはんだ付けピンを覆い、接続部がはんだ付けピンの上面に対向し、２つの支持部がはんだ付けピンの対向する両側にそれぞれ位置することに該当する。はんだ付けピンは複数あり、ワイヤもこれに対応して複数あるので、複数のはんだ付けピンがそれぞれ複数の接続構造に１対１で嵌合して組み付けされて接続された後、はんだ付けピンの並び方向に沿って、接続構造がはんだ付けピンを覆い、接続構造の支持部は隣接する２つのはんだ付けピンの間にあることで、隣接する２つのはんだ付けピンを遮断することができる。また、接続構造がはんだ付けピンの上面を接合材で覆うことで、リフローを行う際に、接合材が両側に飛び散ることを効果的に回避することができ、接合材が両側に飛び散るリスクを低減し、接合材が隣接するはんだ付けピンに流れることを回避することができる。さらに、接合材が過剰になる場合、隣接するはんだ付けピンにおける接合材がつながることを回避し、隣接するはんだ付けピンにおける接合材がつながることに起因する短絡のリスクを効果的に低減することができる。また、はんだ付けピンが接続構造で覆われることで、両側の支持部は一定の位置規制の役割を果たすことができ、製造中に、外部リードフレームが基板に組み付けられるが固定されていない場合、ワイヤの接続構造とはんだ付けピンとの位置規制が安定し、これにより、製造中に振動等の要因によるはんだ付け箇所の位置ずれのリスクを効果的に低減し、ワイヤとはんだ付けピンとの接続精度を効果的に保証することができる。
したがって、上記インテリジェントパワーモジュールにおいて、外部リードフレームの接続構造の支持部は、隣接する２つのはんだ付けピンを遮断することができ、リフロー時に、接合材が両側に飛び散るリスクを低減し、接合材が隣接するはんだ付けピンに流れることを回避し、隣接するはんだ付けピンにおける接合材がつながることに起因する短絡のリスクを効果的に低減することができる。また、はんだ付けピンが接続構造で覆われることで、両側の支持部は一定の位置規制の役割を果たすことができ、製造中におけるはんだ付け箇所の位置ずれのリスクを効果的に低減し、ワイヤとはんだ付けピンとの接続精度を効果的に保証することができる。
いくつかの実施形態では、前記基板に垂直な方向に沿って、各前記接続構造の２つの前記支持部のサイズは同じである。
いくつかの実施形態では、各前記接続構造において、前記接続構造の支持部の前記基板に向かう一端が、前記基板に接触接続されている。
いくつかの実施形態では、前記接続部の前記はんだ付けピンに向かう側にボス構造が設けられている。
いくつかの実施形態では、前記接続部と前記２つの支持部とは一体構造である。
いくつかの実施形態では、前記基板はセラミック基板である。
いくつかの実施形態では、前記インテリジェントパワーモジュールは、ＰＣＢ回路基板をさらに含み、前記外部リードフレームの各前記ワイヤの他端が前記ＰＣＢ回路基板に電気的に接続される。
いくつかの実施形態では、前記結合材は、はんだペースト、銀ペースト、又は焼結銀を含む。
いくつかの実施形態では、前記導電リードの材料は、銅又はアルミニウムを含む。
本開示は、上述した技術的態様によるいずれかのインテリジェントパワーモジュールの製造方法を提供し、この方法は、
基板の各はんだ付けピンの上面に接合材を設けるステップと、
外部リードフレームのワイヤの接続構造とはんだ付けピンとが１対１に対応し、対応する接続構造とはんだ付けピンの組毎に、前記接続構造の接続部が前記はんだ付けピンの上面に対応し、前記接合材が接続部とはんだ付けピンとの間に位置し、前記接続構造の２つの支持部がはんだ付けピンの両側にそれぞれ位置し、２つの前記支持部の並び方向が前記はんだ付けピンの並び方向と同じであるように、前記外部リードフレームと基板とをマウンターにより組み付けるステップと、
接合材のリフローを行うことで、前記接続部と前記はんだ付けピンとをはんだ付けするステップと、を含む。
本開示の実施例によるインテリジェントパワーモジュールの基板と外部リードフレームとの接続及び嵌合を示す部分構造模式図である。 本開示の実施例による接続構造とはんだ付けピンとの嵌合及び接続を示す平面模式図である。 図２のＡ－Ａ方向に沿う断面構造模式図である。 図２のＢ－Ｂ方向に沿う断面構造模式図である。
１：基板、２：チップ、３：外部リードフレーム、４：接合材、１１：導電リード、３１：ワイヤ、３２：接続構造、１１１：はんだ付けピン、３２１：接続部、３２２：支持部、３２１１：ボス構造
以下、本開示の実施例における図面を参照しつつ本開示の実施例における技術態様を明確かつ完全に説明するが、説明される実施例は、本開示の一部の実施例にすぎず、全ての実施例ではないことは明らかである。本開示の実施例に基づいて、当業者が創造的な労働を払わないことを前提として得た他のすべての実施例は、本開示の保護範囲に属する。
図１、図２及び図３に示すように、本開示の実施例は、インテリジェントパワーモジュールを提供する。このインテリジェントパワーモジュールは、基板１と、外部リードフレーム３と、を含む。基板１には、チップ２と、チップ２の周側に沿って間隔を置いて分布する複数の導電リード１１であって、各導電リード１１は、一端がチップ２に接続され、他端の端部がはんだ付けピン１１１を形成する複数の導電リード１１とが設けられている。外部リードフレーム３は、複数のはんだ付けピン１１１に１対１に対応する複数のワイヤ３１を含み、各ワイヤ３１の一端の端部には、対応するはんだ付けピン１１１に接続されるように設けられた接続構造３２が形成されている。互いに対応する接続構造３２とはんだ付けピン１１１の組毎に、接続構造３２は、はんだ付けピン１１１の上面に対応して設けられる接続部３２１と、それぞれ接続部３２１の両側に位置し基板１に向かって延びる支持部３２２とを含み、支持部３２２の並び方向は、はんだ付けピン１１１の並び方向と同じであり、２つの支持部３２２の間に収容空間が形成され、はんだ付けピン１１１は２つの支持部３２２の間に位置する。
上記インテリジェントパワーモジュールにおいて、チップ２がはんだ付けされた基板１を含む。具体的には、このチップは、基板がチップのキャリアとされ、チップが基板に接続されるフルブリッジ駆動チップであってもよい。基板１上に複数の導電リード１１が設けられ、具体的には、導電リードは金属被覆ピンであってもよい。導電リードは、チップ２の外周側に順次間隔を置いて並んで分布し、隣接する導電リード同士は、間隔を持って互いに絶縁されて設けられる。各導電リードの一端がチップ２の電極金属に接続されることで、各導電リードとチップ２との電気的な接続を実現する。各導電リードの他端の端部がはんだ付けピン１１１を形成し、こうすると、複数のはんだ付けピン１１１は、チップ２の周側に順次分布し、チップ２の周方向に沿って間隔を置いて並ぶ。具体的には、チップ２の周側の同一側に位置する複数のはんだ付けピン１１１は、並び方向が１つとなるように整然と順次並ぶことができる。外部リードフレーム３は、複数のワイヤ３１を含み、該複数のワイヤ３１は、基板１における複数のはんだ付けピン１１１に１対１に対応して接続される。具体的には、互いに対応するワイヤ３１とはんだ付けピン１１１において、各ワイヤ３１の一端の端部は、はんだ付けピン１１１に接続される接続構造３２を形成する。具体的には、互いに対応する接続構造３２とはんだ付けピン１１１の組毎に、接続構造３２は、はんだ付けピン１１１における基板１から離れた上面に対向する接続部３２１を含み、接続部３２１の両側には、基板１の方向に延びる支持部３２２を有し、接続部３２１の両側の２つの支持部３２１の間に収容空間が形成されている。はんだ付けピン１１１は、２つの支持部３２１の収容空間内に位置可能であり、はんだ付けピン１１１の上面が接続部３２１に対向している。ここで、２つの支持部３２１の並び方向は、はんだ付けピン１１１の並び方向と同じである。つまり、接続構造において、図１を参照して、図２及び図３に示すように、接続部３２１の両側縁に、それぞれ、２つの支持部３２２が基板１の方向に向かって延びて形成されている。２つの支持部３２２と接続部３２１とが断面逆「Ｕ」字状の溝構造を形成し、２つの支持部３２２はそれぞれ２つの側壁を形成し、接続部３２１は溝構造の底壁を形成する。接続構造３２とはんだ付けピン１１１との嵌合は、接続構造３２がはんだ付けピン１１１を覆い、接続部３２１がはんだ付けピン１１１の上面に対向し、２つの支持部３２２がはんだ付けピン１１１の対向する両側にそれぞれ位置することに該当する。はんだ付けピン１１１は複数あり、ワイヤ３１もこれに対応して複数あるので、複数のはんだ付けピン１１１がそれぞれ複数の接続構造３２に１対１で嵌合して組み付けされて接続された後、はんだ付けピン１１１の並び方向に沿って、接続構造３２がはんだ付けピン１１１を覆い、接続構造３２の支持部３２２は隣接する２つのはんだ付けピン１１１の間にあることで、隣接する２つのはんだ付けピン１１１を遮断することができる。また、接続構造３２がはんだ付けピンの上面を接合材４で覆うことで、リフローを行う際に、接合材４が両側に飛び散ることを効果的に回避することができ、接合材４が両側に飛び散るリスクを低減し、接合材４が隣接するはんだ付けピン１１１に流れることを回避することができる。さらに、接合材４が過剰になる場合、隣接するはんだ付けピン１１１における接合材４がつながることを回避し、隣接するはんだ付けピン１１１における接合材４がつながることに起因する短絡のリスクを効果的に低減することができる。また、はんだ付けピン１１１が接続構造３２で覆われることで、両側の支持部３２２は一定の位置規制の役割を果たすことができ、製造中に、外部リードフレーム３が基板１に組み付けられるが固定されていない場合、ワイヤ３１の接続構造３２とはんだ付けピン１１１との位置規制が安定し、これにより、製造中に振動等の要因によるはんだ付け箇所の位置ずれのリスクを効果的に低減し、ワイヤ３１とはんだ付けピン１１１との接続精度を効果的に保証することができる。
したがって、上記インテリジェントパワーモジュールにおいて、外部リードフレーム３の接続構造３２の支持部３２２は、隣接する２つのはんだ付けピン１１１を遮断することができ、リフロー時に、接合材４が両側に飛び散るリスクを低減し、接合材４が隣接するはんだ付けピン１１１に流れることを回避し、隣接するはんだ付けピン１１１における接合材４がつながることに起因する短絡のリスクを効果的に低減することができる。また、はんだ付けピン１１１が接続構造３２で覆われることで、両側の支持部３２２は一定の位置規制の役割を果たすことができ、製造中におけるはんだ付け箇所の位置ずれのリスクを効果的に回避し、ワイヤ３１とはんだ付けピン１１１との接続精度を効果的に保証することができる。
いくつかの実施形態では、上記インテリジェントパワーモジュールにおいて、基板１に垂直な方向に沿って、各接続構造３２の２つの支持部３２２のサイズは同じであり、接続構造３２の支持部３２２の基板１に向かう一端が、基板１に接触接続されている。２つの支持部３２２は、接続部３２１を支持する役割を果たし、外部リードフレームを基板１に組み付ける際に、接続部３２１と基板１とが互いに平行に維持されることを保証し、モールド後の製品の放熱面からハミ出すリスクを低減することができる。
いくつかの実施形態では、図３及び図４に示すように、上記インテリジェントパワーモジュールにおいて、接続部３２１のはんだ付けピン１１１に向かう側にボス構造３２１１が設けられている。これにより、支持部３２２のせいで接続部３２１とはんだ付けピン１１１との間に間隔を作り接合材４を収容しているため、接合材４が不足した場合に途中で接合不良が発生することを防止することができ、はんだ付けピン１１１と接続部３２１との間のはんだ付け箇所の接合確実性を向上させる。
いくつかの実施形態では、上記インテリジェントパワーモジュールにおいて、各接続構造３２における接続部３２１と２つの支持部３２２とは一体構造である。接続部３２１と２つの支持部３２２とが一体構造であるため、構造的に優れており、安定性が高い。
１つの実施例では、上記インテリジェントパワーモジュールにおいて、基板１はセラミック基板とする。ここで、セラミック基板は銅張セラミック基板であり、片面銅張セラミック基板又は両面銅張セラミック基板であってもよい。セラミック基板は、高熱伝導性、高電気絶縁性、低膨張、高導電性、及び優れたはんだ付け性を有するため、セラミック基板をチップ２のキャリアとする場合、その熱抵抗が低く、放熱性が良好であるなどの特性により、煩雑な放熱構造をなくし、全体構造をより簡素化する。
１つの実施例では、上記インテリジェントパワーモジュールにおいて、ＰＣＢ回路基板をさらに含み、外部リードフレーム３の各ワイヤ３１の他端がＰＣＢ回路基板に電気的に接続される。基板１のチップ２とＰＣＢ基板とを、外部リードフレーム３を介して組み付けて、強固に接合する。
１つの実施例では、上記インテリジェントパワーモジュールにおいて、接合材４は、はんだペースト、銀ペースト、又は焼結銀を含む。
１つの実施例では、上記インテリジェントパワーモジュールにおいて、導電リードの材料は、銅又は他の導線材料を含むが、本実施例ではこれを限定しない。
図１～図４を参照して、本開示は、上述した実施例によるいずれかのインテリジェントパワーモジュールの製造方法をさらに提供し、以下のステップを含む。
まず、基板１の各はんだ付けピン１１１の上面に接合材４を設ける。具体的には、接合材４は、はんだペースト、銀ペースト、又は焼結銀であってもよく、常温において、はんだ付けピン１１１の上面に印刷により設けることができる。
次に、外部リードフレームと基板１とをマウンターにより組み付ける。ここで、外部リードフレーム３のワイヤ３１の接続構造３２とはんだ付けピン１１１とが１対１に対応し、対応する接続構造とはんだ付けピンの組毎に、接続構造３２の接続部３２１がはんだ付けピン１１１の上面に対応し、接合材４が接続部３２１とはんだ付けピン１１１との間に位置し、接続構造３２の２つの支持部３２２がはんだ付けピン１１１の両側にそれぞれ位置し、２つの支持部の並び方向がはんだ付けピンの並び方向と同じである。
最後に、接合材４のリフローを行うことで、接続部３２１とはんだ付けピン１１１とをはんだ付けする。
ここで、接合材４のリフローは、具体的には、外部リードフレームと基板１とを組み付けた後、接合材４を高温処理することにより、高温で接合材４が液状になって、接続部３２１及びはんだ付けピン１１１と接続され、その後、降温冷却して、接合材４が固形化すると、接続部３２１とはんだ付けピン１１１とをはんだ付けするように行われる。
明らかに、当業者は、本開示の思想及び範囲を逸脱することなく、本開示の実施例に対して様々な変更や変形を行うことができる。このように、本開示のこれらの修正や変形が、本開示の請求項及びその均等な技術の範囲内にあれば、本開示は、これらの修正や変形も含むことを意図する。

Claims (10)

  1. チップと、前記チップの周側に沿って間隔を置いて分布する複数の導電リードであって、各前記導電リードは、一端が前記チップに接続され、他端の端部がはんだ付けピンを形成する複数の導電リードとが設けられている基板と、
    前記複数のはんだ付けピンに１対１に対応する複数のワイヤを含み、各ワイヤの一端の端部には、対応するはんだ付けピンに接続されるように設けられた接続構造が形成されている外部リードフレームであって、互いに対応する接続構造とはんだ付けピンの組毎に、前記接続構造は、前記はんだ付けピンの上面に対応して設けられる接続部と、それぞれ前記接続部の両側に位置し前記基板に向かって延びる支持部とを含み、前記支持部の並び方向は、前記はんだ付けピンの並び方向と同じであり、２つの前記支持部の間に収容空間が形成され、前記はんだ付けピンは２つの前記支持部の間に位置する、外部リードフレームと、
    前記はんだ付けピンの上面に設けられ、前記はんだ付けピンと前記接続部との間に位置する接合材であって、前記はんだ付けピンと前記接続部とが前記接合材を介して接続される接合材と、
    を含むインテリジェントなパワーモジュール。
  2. 前記基板に垂直な方向に沿って、各前記接続構造の２つの前記支持部のサイズは同じである、請求項１に記載のインテリジェントパワーモジュール。
  3. 各前記接続構造において、前記接続構造の支持部の前記基板に向かう一端が、前記基板に接触接続されている、請求項１又は２に記載のインテリジェントパワーモジュール。
  4. 前記接続部の前記はんだ付けピンに向かう側にボス構造が設けられている、請求項１に記載のインテリジェントパワーモジュール。
  5. 前記接続部と前記２つの支持部とは一体構造である、請求項１に記載のスマートパワーモジュール。
  6. 前記基板はセラミック基板である、請求項１に記載のインテリジェントパワーモジュール。
  7. ＰＣＢ回路基板をさらに含み、
    前記外部リードフレームの各前記ワイヤの他端が前記ＰＣＢ回路基板に電気的に接続される、請求項１に記載のインテリジェントパワーモジュール。
  8. 前記接合材は、はんだペースト、銀ペースト、又は焼結銀を含む、請求項１に記載のインテリジェントパワーモジュール。
  9. 前記導電リードの材料は、銅又はアルミニウムを含む、請求項１に記載のインテリジェントパワーモジュール。
  10. 請求項１乃至９のうちのいずれか１項に記載のインテリジェントパワーモジュールの製造方法であって、
    基板の各はんだ付けピンの上面に接合材を設けるステップと、
    外部リードフレームのワイヤの接続構造とはんだ付けピンとが１対１に対応し、対応する接続構造とはんだ付けピンの組毎に、前記接続構造の接続部が前記はんだ付けピンの上面に対応し、前記接合材が接続部とはんだ付けピンとの間に位置し、前記接続構造の２つの支持部がはんだ付けピンの両側にそれぞれ位置し、２つの前記支持部の並び方向が前記はんだ付けピンの並び方向と同じであるように、前記外部リードフレームと基板とをマウンターにより組み付けるステップと、
    接合材のリフローを行うことで、前記接続部と前記はんだ付けピンとをはんだ付けするステップと、を含む方法。
JP2023558923A 2021-02-25 2021-10-27 インテリジェントパワーモジュール及びその製造方法 Active JP7522940B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110212995.8 2021-02-25
CN202110212995.8A CN114975128A (zh) 2021-02-25 2021-02-25 一种智能功率模块及其制备方法
PCT/CN2021/126772 WO2022179151A1 (zh) 2021-02-25 2021-10-27 一种智能功率模块及其制备方法

Publications (2)

Publication Number Publication Date
JP2023554178A true JP2023554178A (ja) 2023-12-26
JP7522940B2 JP7522940B2 (ja) 2024-07-25

Family

ID=82972942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023558923A Active JP7522940B2 (ja) 2021-02-25 2021-10-27 インテリジェントパワーモジュール及びその製造方法

Country Status (4)

Country Link
US (1) US20240006280A1 (ja)
JP (1) JP7522940B2 (ja)
CN (1) CN114975128A (ja)
WO (1) WO2022179151A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799202B (zh) * 2022-11-17 2024-01-30 海信家电集团股份有限公司 功率模块和设备
CN117673068A (zh) * 2023-12-07 2024-03-08 海信家电集团股份有限公司 智能功率模块

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4144263B2 (ja) 2002-06-06 2008-09-03 マツダ株式会社 車両のシートのスライド装置
JP2012146760A (ja) * 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
JP5729468B2 (ja) * 2011-05-13 2015-06-03 富士電機株式会社 半導体装置
JP6216298B2 (ja) 2014-08-29 2017-10-18 株式会社日立ハイテクノロジーズ 自動分析装置及びそれを用いた分析方法
US10615155B2 (en) 2015-03-23 2020-04-07 Gd Midea Airconditioning Equipment Co., Ltd. Intelligent power module and manufacturing method thereof
US11658109B2 (en) * 2017-07-14 2023-05-23 Shindengen Electric Manufacturing Co., Ltd. Electronic module
JP7238277B2 (ja) * 2018-06-14 2023-03-14 富士電機株式会社 半導体装置、リードフレーム及び半導体装置の製造方法

Also Published As

Publication number Publication date
WO2022179151A1 (zh) 2022-09-01
JP7522940B2 (ja) 2024-07-25
US20240006280A1 (en) 2024-01-04
CN114975128A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
EP2549534B1 (en) Semiconductor device
US10943845B2 (en) Three-dimensional packaging structure and packaging method of power devices
JP5176507B2 (ja) 半導体装置
CN104160504A (zh) 半导体装置和半导体装置的制造方法
CN104170086A (zh) 半导体装置及半导体装置的制造方法
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
CN110176451A (zh) 功率模块及其封装方法
EP4047645A1 (en) Power device, power device assembly, and related apparatus
JP2023554178A (ja) インテリジェントパワーモジュール及びその製造方法
CN114823644A (zh) 一种低寄生电感和高散热效率的埋入式功率模块封装结构
CN215008199U (zh) 功率器件、功率器件组件、电能转换装置及电能转换设备
EP4102563A1 (en) Encapsulation structure, power electrical control system and manufacturing method
JP5533983B2 (ja) 半導体装置
CN215183859U (zh) 一种智能功率模块
CN115911012A (zh) 一种igbt模块
JP2015149363A (ja) 半導体モジュール
CN216958019U (zh) 一种具有金属连接框架的功率模块
CN112736049A (zh) 一种无引线键合的双面散热igbt模块
JP4919023B2 (ja) パワー半導体モジュール実装構造
CN214477399U (zh) 无引线键合的双面散热igbt模块
CN221766757U (zh) 功率单管、功率模组及电子设备
CN218647940U (zh) 一种功率模块
CN216450397U (zh) 柔性电气连接结构及功率模块
CN214756105U (zh) 逆变器模块及逆变器
CN218647917U (zh) 一种功率模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240712

R150 Certificate of patent or registration of utility model

Ref document number: 7522940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150