[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2023113404A - 基板の表面にルテニウムシリサイド膜を形成する方法、及び装置 - Google Patents

基板の表面にルテニウムシリサイド膜を形成する方法、及び装置 Download PDF

Info

Publication number
JP2023113404A
JP2023113404A JP2022015750A JP2022015750A JP2023113404A JP 2023113404 A JP2023113404 A JP 2023113404A JP 2022015750 A JP2022015750 A JP 2022015750A JP 2022015750 A JP2022015750 A JP 2022015750A JP 2023113404 A JP2023113404 A JP 2023113404A
Authority
JP
Japan
Prior art keywords
film
ruthenium
substrate
gas
sih
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022015750A
Other languages
English (en)
Inventor
健索 成嶋
Kensaku Narushima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2022015750A priority Critical patent/JP2023113404A/ja
Priority to KR1020230008438A priority patent/KR20230118025A/ko
Priority to US18/157,910 priority patent/US20230245893A1/en
Priority to TW112103021A priority patent/TW202347458A/zh
Publication of JP2023113404A publication Critical patent/JP2023113404A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/045Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】 基板の表面に、Ru2Si3を含むルテニウムシリサイド膜を500℃未満の温度で形成すること【解決手段】拡散層が露出した基板の表面に、ルテニウム化合物を含むガスを供給して、前記拡散層を覆うようにルテニウム膜を形成する。次いで、当該基板に対してシリコン化合物を含むガスを供給することにより、前記ルテニウム膜をシリサイド化して、Ru2Si3を含むルテニウムシリサイド膜を形成する。【選択図】 図1

Description

本開示は、基板の表面にルテニウムシリサイド膜を形成する方法、及び装置に関する。
半導体デバイスの製造工程においては、半導体装置の製造用の基板に金属膜を成膜する処理が行われており、金属膜としてルテニウム膜(Ru膜)が成膜される場合がある。特許文献1には、Ru膜が形成された凹部にシリコン含有ガスを供給して、RuSi膜を形成する処理について示されている。このRuSi膜は配線材料であり、凹部の表面全体を被覆できるように、段差被覆性の良好な処理が示されている。また、特許文献2には、RuSix(xは約0.01~10)よりなる拡散バリアー層を形成する処理について示されている。拡散バリアー層は、化学気相堆積によるRuSixの形成や、ケイ素領域に対してRu層を形成し、焼きなまし処理を行って形成することが記載されている。なお、これらの特許文献1、2には、RuSi膜やRuSixがRuSiであることについては記載されていない。
特開2021-15947号公報 特表2002-524847号公報
本開示は、基板の表面に、RuSiを含むルテニウムシリサイド膜を500℃未満の温度で形成する技術を提供する。
本開示は、
基板の表面にルテニウムシリサイド膜を形成する方法であって、
拡散層が露出した前記基板の表面に、ルテニウム化合物を含むガスを供給して、前記拡散層を覆うようにルテニウム膜を形成する工程と、
次いで、前記基板を420℃以上、500℃未満の範囲内の温度に加熱しながら、当該基板に対してシリコン化合物を含むガスを供給することにより、前記ルテニウム膜をシリサイド化して、RuSiを含むルテニウムシリサイド膜を形成する工程と、を含むことを特徴とする。
本開示によれば、基板の表面に、RuSiを含むルテニウムシリサイド膜を500℃未満の温度で形成することができる。
シリコン基板の表面の構成例を示す縦断側面図である。 p型半導体と金属との接合部のバンド構造図例である。 p型半導体と半導体との接合部のバンド構造図例である。 本開示のルテニウムシリサイド膜を形成する装置の一実施形態を示す概略平面図である。 前記装置に設けられた第1の処理モジュールの一例を示す縦断側面図である。 前記装置に設けられた第2の処理モジュールの一例を示す縦断側面図である。 第1の実施形態に係るウエハの処理の内容を示す第1の説明図である。 前記ウエハの処理の内容を示す第2の説明図である。 予備試験の結果を示す特性図である。 評価試験1の結果を示す特性図である。 評価試験2の結果を示す特性図である。 評価試験2にて処理されたルテニウム膜の表面の状態を示すSEM画像である。
<ウエハの表面構造>
論理素子(Logic)用のMOS-FET(電界効果トランジスタ)においては、拡散層との接続のため、層間絶縁膜に形成された凹部に配線用の金属の埋め込みが行われる。半導体デバイスの微細化に伴い、配線用の金属の低抵抗化が求められており、低抵抗材料であるルテニウム(Ru)が注目されている。配線用の金属としてルテニウムが埋め込まれた基板の表面構造の一例について、p型の拡散層を含むシリコン基板を例にして図1を参照して説明する。p型の拡散層が露出したシリコン基板11には、その上面を覆うように、凹部12が形成された絶縁膜13が積層されている。絶縁膜13としては、シリコン窒化膜(SiN膜)やシリコン酸化膜(SiO膜)を用いる場合を例示できるが、ここではSiN膜を採用した場合について説明する。凹部12の底面にはシリコン基板11のp型の拡散層が露出しており、この凹部12の底面にコンタクト層14が形成され、その上に配線層15としてルテニウム膜(Ru膜)が埋め込まれている。
コンタクト層14は、基板11と配線層15との間の導通をとる機能を備えるものであり、従来からチタンシリサイド(TiSi)やニッケルシリサイド(NiSi)等により形成されてきた。しかしながら、配線金属の低抵抗化と共に、コンタクト層についても、よりコンタクト抵抗が低い材料を用いることが好ましい。そこで、発明者は、TiSiやNiSiに代わるコンタクト層14の構成材料についての探索を行なっている。
発明者は、この低抵抗材料の探索にあたり、コンタクト層14とp型のシリコン基板11との接合部における、バンド構造に着目した。図2Aは、コンタクト層14が金属である場合において、金属であるコンタクトメタルと、半導体であるp型のシリコン基板(p型シリコン)との接合部におけるバンド構造を示している。
図1に示す構成において、キャリアが正孔であるp型シリコンでは、コンタクトメタルとp型シリコンとの間には、大きさφの障壁(ショットキーバリア)が形成されたショットキー接続となっている。
このため、p型シリコン側からコンタクトメタル側に電流を流すためには、ショットキーバリアφの高さを超えるエネルギー(電位差)を加える必要がある。従って、コンタクトメタルとしては、p型シリコンとの間のショットキーバリアφの高さができるだけ小さい材料を選択することが好ましい。ここでコンタクトメタルを構成する金属の仕事関数φが高い程、ショットキーバリアφを低減できる。
文献調査等の結果、TiSiよりも仕事関数φが高く、ショットキーバリアφの高さを小さく抑える可能性が高い材料として、半導体であるRuSiに注目した(図2B)。ここでRuSiは複数種類の結晶構造が知られているが、直方晶系または正方晶系の結晶構造は、他の結晶構造と比較して仕事関数φが高い。
但し、RuSiは半導体であるため、バンドギャップを越えて電子が授受されるように、エネルギーを加える必要がある。これらショットキーバリアφの高さとバンドギャップとの和が、TiSiとp型シリコンとの間のショットキーバリアφの高さよりも小さい場合には、従来よりもコンタクト抵抗を低減できる効果が得られるところ、RuSiはこの要件を満たしている。
一方、論理素子の製造には熱的な制約があり、論理素子が形成されるシリコン基板の加熱を伴う処理を行う場合には、加熱温度を500℃未満に抑えることが要求される場合がある。例えば既述のTiSiは、シリコン基板上にチタン膜を成膜した後、シリコン基板を加熱処理することにより、シリコンをチタンに熱拡散させて形成されている。
そこで、RuSiの形成に当たっても、シリコン基板上にRu膜を形成し、その後の加熱処理によりシリコンを熱拡散させる手法を採用することも考えられる。しかしながら後述する評価試験に結果を示すように、この手法を採用してRuSiを形成するためには、550℃以上の温度での加熱処理が必要となることがわかった。
このような事前検討の下、本開示は、500℃未満の温度でRuSiを含むルテニウムシリサイド膜を形成する手法を見出したものである。
<成膜装置>
以下、基板の表面にルテニウムシリサイド膜を形成する装置をなす成膜装置の一実施形態について、図面を参照しながら説明する。基板である半導体ウエハ(以下、「ウエハ」と記載する)Wは、p型の拡散層を含む論理素子用の電界効果トランジスタが形成されるものである。ここでは、図1に示す表面構造を備えるウエハWを形成する場合を例にして説明する。
図3は、成膜装置1の構成例を示す概略平面図である。成膜装置1は、ウエハWの搬入出を行う大気搬送モジュール2と、ロードロックモジュール31、32と、真空搬送モジュール4と、複数例えば4基の処理モジュール5、6、7、8と、を備えて構成される。 大気搬送モジュール2は、大気搬送室21内に大気搬送機構22を備えている。大気搬送室21には複数枚のウエハWが収容される例えば3つのキャリア20と、ロードロックモジュール31、32とが夫々接続され、これらの間にて、大気搬送機構22により、ウエハWを搬送するように構成される。図1中、符号23はキャリア20を載置するキャリア載置部、符号24はウエハWの位置合わせを行うオリエンタを夫々指している。
真空搬送モジュール4は、真空搬送室41内に基板搬送機構42を設けて構成されている。真空搬送室41には、処理モジュール5、6、7、8と、ロードロックモジュール31、32とが夫々接続され、これらの間にて、基板搬送機構42により、ウエハWを搬送するように構成される。
2つのロードロックモジュール31、32は、既述のように大気搬送室31と真空搬送室41に夫々接続され、その内部が大気圧雰囲気と真空圧雰囲気との間で切り替えることが可能に構成されている。
処理モジュール5、6、7、8は、夫々真空搬送室41に接続される処理容器を備えており、各処理容器内にて真空処理が実施されるように構成されている。例えば処理モジュールは、前処理モジュール5、第1の処理モジュール6、第2の処理モジュール7、第3のモジュール8として夫々構成されている。また、成膜装置1の各モジュール2~8においては、接続するモジュール同士の間に、夫々ゲートバルブGVが設けられている。
続いて、各処理モジュール5、6、7、8について説明する。
前処理モジュール5は、Ru膜の成膜を行う前の前処理を実施するモジュールである。前処理とは、ウエハ表面に形成された自然酸化膜(SiOx)を除去するプリクリーン処理であり、例えばCOR(Chemical Oxide Removal)処理と、PHT(Post heat treatment)処理と、を実施するように構成される。COR処理は、例えばフッ化水素(HF)ガス及びアンモニア(NH)ガスを用い、自然酸化膜を変質させる処理であり、PHT処理は、ウエハを加熱することによって、COR処理にて生成された反応生成物を昇華させて除去する処理である。
<第1の処理モジュール>
第1の処理モジュール6は、例えばCVD(Chemical Vapor Deposition)法により、コンタクト層用のRu膜の成膜を行うモジュールとして構成されている。コンタクト層用のRu膜とは、凹部12の底面に露出したp型の拡散層を覆うように、凹部12の底部側に形成されるRu膜であり、ここでは第1のRu膜として説明する。
図4は、第1の処理モジュール6の構成例を示す縦断側面図である。この処理モジュール6は処理容器(第1の処理容器)61を備えており、処理容器61の下部は排気室62として構成されている。処理容器61は、ゲートバルブGVにより開閉自在に形成されたウエハWの搬送口60を介して真空搬送室41に接続され、基板搬送機構42によりウエハWが搬入出されるように構成されている。排気室62は、圧力調整部622が設けられた排気管621により真空排気機構623に接続されている。
処理容器61内には、ウエハWを水平に支持するサセプタ63が、支持柱631により下面側から支持された状態で設けられている。サセプタ63はヒーター632を備え、ウエハWを予め設定した温度、例えば150℃~200℃の範囲内の温度に加熱できるように構成される。
処理容器61の天井部には、サセプタ63に載置されるウエハWと対向するように、シャワーヘッド64が配置されている。このシャワーヘッド64は、ガス拡散空間641を備え、その下面には複数のガス吐出口642が分散して形成されている。
第1の処理モジュール6はガス供給機構65を備え、処理容器61に対して、ルテニウム化合物を含むガスを供給するように構成される。ルテニウム化合物としては、例えばRu(CO)12または、ジカルボニル-ビス(5-メチル-2,4-ヘキサンジオナト)ルテニウムを用いることができる。この例では、ルテニウム化合物としてRu(CO)12を用い、さらにこのルテニウム化合物を含むガスがCOガスを含む場合について説明する。
ガス供給機構65は、成膜原料Sを収容する原料容器651を備え、原料容器651内の成膜原料Sがヒーター652により加熱されるように構成されている。原料容器651内には、成膜原料Sとして、固体のRu(CO)12が収容されている。
原料容器651には、キャリアガス用の供給管66の一端が成膜原料S内に挿入されるように設けられている。当該供給管66の他端は、下流側から順にバルブV11、マスフローコントローラM1、バルブV12を介して、キャリアガスである例えばCOガスの供給源661に接続されている。但し、キャリアガスとして、COガスの代わりに、Arガス、Nガス等の不活性ガスを用いることもできる。また、原料容器651の上端面と、シャワーヘッド64のガス導入口643との間は、原料容器651側から順にバルブV21、流量計671及びバルブV22を備えたガス供給配管67を介して接続されている。これら、原料容器651、キャリアガスの供給源661、キャリアガス用の供給管66、ガス供給配管67などは、第1のガス供給部を構成している。
さらに、シャワーヘッド64のガス導入口643は、下流側から順にバルブV31、マスフローコントローラM2、バルブV32を備えたガス供給管68を介して、反応調整用ガス例えばCOガスの供給源681に接続されている。反応調整用ガスとしては、COガス以外にNガス、Hガス、Arガス等を用いることができる。
<第2の処理モジュール>
第2の処理モジュール7は、第1の処理モジュール6にて第1のRu膜が形成されたウエハWに対して、シリコン化合物を含むガスを供給して、RuSiを含むルテニウムシリサイド膜を形成するモジュールである。ここでは、第2の処理モジュール7にて実施される処理をシリサイドトリートメント処理(以下、トリートメント処理という)として説明する。
第2の処理モジュール7の一例について、図5を参照して説明する。当該処理モジュール7は、処理容器(第2の処理容器)71を備え、この処理容器71は、圧力調整部721が設けられた排気管72により真空排気機構722に接続されている。また、処理容器71は、ゲートバルブGVにより開閉自在に形成されたウエハWの搬送口70を介して真空搬送室41に接続され、基板搬送機構42によりウエハWが搬入出されるように構成される。
処理容器71の内部には、ウエハWが略水平に載置される載置台73が配設されている。載置台73は、例えば平面視略円形状に構成され、その内部に、例えばヒーターよりなる加熱部731を備えており、載置台73に載置されたウエハWを420℃以上、500℃未満の範囲内の温度に加熱するように構成される。
処理容器71の天井部には、載置台73に載置されるウエハWと対向するように、シャワーヘッド74が配置されている。このシャワーヘッド74は、ガス拡散空間741を備え、その下面には複数のガス吐出口742が分散して形成されている。
第2の処理モジュール7はガス供給機構75を備え、処理容器71に対して、シリコン化合物を含むガスを供給するように構成される。この例におけるシリコン化合物を含むガスは、還元剤である水素ガス(Hガス)を含むものであり、シリコン化合物としては、例えばモノシランガス(SiHガス)を用いることができる。
ガス供給機構75は、モノシランガス供給部76、水素ガス供給部77を備えており、これらモノシランガス供給部76及び水素ガス供給部77は、第2のガス供給部をなしている。
モノシランガス供給部76は、SiHガスの供給源761と、供給制御部763が介設された供給配管762と、を含み、処理容器71にSiHガスを供給するように構成されている。水素ガス供給部77は、Hガスの供給源771と、供給制御部773が介設された供給配管772と、を含み、処理容器71にHガスを供給するように構成されている。供給制御部763、773は、例えばマスフローコントローラやバルブなどを備えている。
シリコン化合物としては、SiHの他に、Si、Si、SiI、SiHI、SiH、SiHI、SiCl、SiCl、SiHCl、SiHCl、SiHCl、SiBr、SiBr、SiHBr、SiHBr、SiHBr、Si、SiF、SiHF、SiH、SiHFからなるシリコン化合物群から選択されたものを用いることができる。また、還元ガスとして作用するガスとしては、重水素(D)ガスを用いるようにしてもよい。
<第3の処理モジュール>
第3の処理モジュール8は、例えばCVD法により、配線用のRu膜の成膜を行うモジュールとして構成されている。配線用のRu膜とは、ルテニウムシリサイド膜の上面側の凹部12内に埋め込まれるRu膜であり、ここでは第2のRu膜として説明する。
第3の処理モジュール8は、第1のRu膜の成膜温度よりも高く、500℃未満の温度にウエハWを加熱できるように構成される点以外は、図4に示す第1の処理モジュール6と同様に構成されている。従って、第3の処理モジュール8は、真空搬送室41に接続された第3の処理容器61と、配線用の金属例えばルテニウムの原料ガスを供給する第3のガス供給部と、を備えている。原料ガスは、例えばRu(CO)12であり、第3のガス供給部は、第1のガス供給部と同様に、Ru(CO)12の原料容器651、キャリアガスであるCOガスの供給源661、キャリアガス用の供給管66、ガス供給配管67などを含んでいる。
<制御部>
成膜装置1は、処理モジュール5、6、7、8における各種の処理や、ウエハの搬送等、成膜装置1を構成する各部の動作を制御する制御部100を備えている。この制御部100は、例えば図示しないCPUと記憶部とを備えたコンピュータからなる。記憶部には、後述するRuSiを含むルテニウムシリサイド膜及び埋め込み用のルテニウムの成膜を行うために必要な制御についてのステップ(命令)群が組まれたプログラムが記憶されている。プログラムは、例えばハードディスク、コンパクトディスク、マグネットオプティカルディスク、メモリーカード、不揮発性メモリ等の記憶媒体に格納され、そこからコンピュータにインストールされる。
<第1の実施形態>
続いて、ウエハ表面にルテニウムシリサイド膜を形成する方法の第1の実施形態について、図6及び図7を参照しながら、成膜装置1の作用と合わせて説明する。
先ず、キャリア20内に収容し、成膜装置1に搬送する。キャリア20内には、p型の拡散層が露出したシリコン基板11の表面にSiNよりなる絶縁膜13が成膜され、さらにエッチングにより凹部12を形成した複数のウエハWが収容されている。図6(a)に示すように、これらのウエハWには、凹部12の底部に露出するシリコン基板11の表面(凹部12の底面)に自然酸化膜16が形成されている。
成膜装置1では、大気搬送機構22により、キャリア20内に収容されたウエハWを取り出して、オリエンタ24にて位置合わせを行った後、大気圧雰囲気のロードロック室31に搬入し、ロードロック室31を真空圧雰囲気に調節する。次いで、基板搬送機構42により、ロードロック室31内のウエハWを前処理モジュール5に搬送し、既述のプリクリーン処理を実施して、図6(b)に示すように、凹部12の底面に形成された自然酸化膜16を除去する。これにより凹部12の底面には、p型の拡散層が露出した状態となる。
<第1のRu膜の形成>
続いて、基板搬送機構42により、ウエハWを第1の処理モジュール6に搬送する。第1の処理モジュール6では、凹部12の底部側に、p型の拡散層を覆うようにルテニウム膜(第1のRu膜)を形成する工程を実施する(図6(c))。
具体的には、第1の処理容器61内にウエハWを搬入してサセプタ63に載置し、当該ウエハWを例えば130~180℃に加熱し、処理容器63内の圧力を例えば2.2Paに調節する。このとき原料容器651においてはヒーター652によりRu(CO)12が加熱されている。この原料容器651にキャリアガスであるCOガスを供給することで、加熱により気化したRu(CO)12をピックアップし、ルテニウム原料として処理容器61に供給する。さらに、反応調整用のCOガスを処理容器61に供給する。
これにより気化したRu(CO)12がウエハWに供給され、ウエハW上でRu(CO)12が熱分解する熱CVDが進行し、凹部12の底面に第1のRu膜17が形成される。このRu膜17は、予め設定された厚さ例えば10nm以下好ましくは4nm~5nmの厚さとなるように形成される。なお反応調整用のCOガスは、熱分解の過渡の進行を抑制するために供給されている。
凹部12は、底面はシリコン基板11により、側壁は絶縁膜(SiN膜)13により夫々構成されており、第1のRu膜は、シリコン基板11に説明する場合と、絶縁膜13に成膜する場合とで成膜速度が異なっている。ここでは、凹部12の底面側が、側壁側よりも成膜速度が大きくなる条件にて第1のRu膜17の成膜を行う。この条件は、既述のウエハの加熱温度や、処理容器61内の圧力、ルテニウム原料と反応調整ガスとの供給比などを調節することにより実現することができ、この条件は、予備実験などにより特定することができる。
このような条件で成膜を行うことにより、形成されるRu膜の膜厚が4nm~5nmと小さいことから、絶縁膜13の表面にはRu膜がほとんど形成されず、図6(c)に示すように、凹部12の底面に対して選択的に第1のRu膜17が成膜される。なお発明者は、成膜温度が130~180℃の条件下では、露出したSiN膜の表面にはRu膜はほとんど堆積しないことを把握している。
<ルテニウムシリサイド膜の形成>
続いて、基板搬送機構42により、第1のRu膜17が形成された後のウエハWを、第1の処理モジュール6から第2の処理モジュール7の第2の処理容器71に搬送する。この第2の処理モジュール7では、第1のRu膜17の上面に、RuSiを含むルテニウムシリサイド膜を形成する工程を実施する。
具体的には、第2の処理容器71内にウエハWを搬入して載置台73に載置し、当該ウエハWを420℃以上、500℃未満の範囲内の温度に加熱して、処理容器71内の圧力を例えば400Pa(3Torr)に調節する。そして、処理容器71内に、シリコン化合物を含むガスとして、SiHガスとHガスとを供給する(図7(a))。
第1のRu膜17に前記ガスが供給されると、SiHガスとHガスにより還元され、第1のRu膜17にシリコン(Si)が取り込まれる。第1のRu膜17ではウエハWが420℃以上、500℃未満の範囲内の温度に加熱されていることから、SiとRuとの新たな結合が形成され、後述する評価試験からも明らかなように、半導体であるRuSiが形成される。このRuSiは、評価試験により直方晶系の結晶構造を含むことが確認されている。
こうして、凹部12の底面に露出するp型の拡散層を覆うように、RuSiを含むルテニウムシリサイド膜がコンタクト層14(以下、ルテニウムシリサイド膜14と記載する場合もある)として形成される。なお、RuSiを含むルテニウムシリサイド膜には、RuSi以外の組成を有するRuSiが含まれていてもよい。
この実施形態では、第1のRu膜17の膜厚が10nm以下であるため、第1のRu膜17に、シリコン化合物を含むガスを供給することにより、第1のRu膜17全体がシリサイド化され、ルテニウムシリサイド膜が形成される。
<第2のRu膜の形成>
続いて、基板搬送機構42により、ウエハWを第2の処理モジュール7から第3の処理モジュール8の第3の処理容器61に搬送する。そして、この処理モジュール8では、ルテニウムシリサイド膜14の上面側の凹部12内に、配線用のルテニウム膜(金属膜)を形成する工程を実施する(図7(b))。
具体的には、第3の処理容器61内に、既述のルテニウムシリサイド膜14が形成されたウエハWを搬入してサセプタ63に載置する。そして、ウエハWを第1のRu膜17の成膜温度よりも高い温度、例えば180~250℃に加熱し、処理容器61内の圧力を例えば2.2Paに調節する。こうして、第1のRu膜17と同様に、ルテニウム化合物を含むガスとして、例えばRu(CO)12ガスとCOガスとを供給して、熱CVDにより第2のRu膜の成膜を行う。
凹部12は、底面はルテニウムシリサイド膜14、側壁は絶縁膜13により構成されているが、第3の処理モジュール8では、第1のRu膜17よりも高い温度範囲で成膜している。このため、Ru(CO)12からのRuの析出スピードが速く、第2のRu膜は、凹部12内において、底面のみならず側壁部と接する部分にも堆積していく。こうして、凹部12内を埋め込むように、第2のRu膜の成膜が速やかに進行していき、配線層15が形成される。
この工程においても、成膜処理の処理温度が500℃未満の温度に設定されているので、ウエハWがp型の拡散層を含む論理素子用の電界効果トランジスタが形成されるものであっても、熱的影響を抑えることができる。
成膜処理が終了した後、第3の処理モジュール8内のウエハWを、基板搬送機構42によりロードロック室32に搬送する。次いで、ロードロック室32内の雰囲気を大気圧雰囲気に切り替えた後、大気搬送機構22により処理後のウエハWをキャリア20に戻す。
上述の実施形態によれば、500℃未満の温度で、RuSiを含むルテニウムシリサイド膜を形成することができる。
この例では、ルテニウム膜(第1のRu膜)を成膜した後、ウエハWを420℃以上、500℃未満の範囲内の温度に加熱しながら、ウエハWに対してシリコン化合物を含むガスを供給することにより、RuSiを形成している。このため、後述の評価試験からも明らかなように、Ru膜が形成されたウエハWを加熱して熱拡散によりRuSiを形成する手法に比べて、低い温度で直方晶系のRuSiを含むルテニウムシリサイド膜を形成することができる。
RuSiは、p型のシリコン基板に対してはショットキーバリアが低い低抵抗材料である。また、500℃未満の温度で、RuSiを含むルテニウムシリサイド膜を形成できるため、p型の拡散層を含む論理素子用の電界効果トランジスタが形成されるシリコン基板に用いることができる。特に、RuSiを含むルテニウムシリサイド膜を、p型の拡散層を覆うように形成されたコンタクト層として用いることにより、コンタクト抵抗を低く抑えることができる。
なお、特許文献1及び特許文献2には、p型の拡散層が露出したシリコン基板に対する低抵抗材料の探索の結果や、半導体であるRuSiを含むルテニウムシリサイド膜等、本開示の内容を示唆することについては記載されていない。
また、上述の成膜装置1では、凹部12内の自然酸化膜の除去と、コンタクト層用の第1のRu膜17の形成と、ルテニウムシリサイド膜14の形成と、を同一の成膜装置1内にて実施している。これらの処理を行う第1及び第2の処理モジュール6、7の間では、共通の真空搬送室41を介して、基板搬送機構42によりウエハWの搬送が行われるため、搬送中にウエハWに酸素が接触するおそれがほとんどない。従って、酸素不純物含有量の低いルテニウムシリサイド膜14を形成することができ、より低抵抗の膜を形成できる。
さらに、成膜装置1に、第1及び第2の処理モジュール6、7と共に、配線用の第2のRu膜の形成を行う第3の処理モジュール8を設けている。これにより、ルテニウムシリサイド膜14のみならず、第2のRu膜よりなる配線層15の酸素不純物含有量を低く抑えることができる。また、同一の成膜装置1にて、第1のRu膜17の成膜、ルテニウムシリサイド膜14の形成、第2のRu膜の成膜の一連の処理を実施することができるため、各処理モジュール間の搬送に手間や時間がかからず、トータルの処理時間の短縮を図ることができる。
<第2の実施形態>
続いて、本開示の第2の実施形態について説明する。第2の実施形態が第1の実施形態と異なる点は、第2の処理モジュール7における処理条件である。従って、図6(a)~図6(c)の工程までは、第1の実施の形態と同様に実施される。つまり、前処理モジュール5にて自然酸化膜が除去されたウエハWは、第1の処理モジュール6にて、p型の拡散層を覆うように第1のRu膜17の形成が行われた後、第2の処理モジュール7に搬送される。
第2の処理モジュール7では、シリコン化合物を含むガスとして、RuSiのバンドギャップを調節するための添加剤としてマンガン化合物を含むガスが用いられる。マンガン化合物としては、例えばMn(CO)10を用いることができる。このような添加剤は、シリコン化合物を含むガスの流量に対して、例えば10%前後の流量で供給することが好ましい。また、マンガン化合物の代わりに、あるいはマンガン化合物と共に、チタン化合物、アンチモン化合物やプラチナ化合物を添加剤として用いることもできる。
こうして、ルテニウムシリサイド膜14を形成した後、ウエハWを第3の処理モジュール8に搬送する。そして、第3の処理容器61内において、第1の実施形態と同様の手法により、凹部12内に第2のRu膜を埋め込む処理を実施する。
この実施形態においても、500℃未満の温度でルテニウムシリサイド膜を形成することができる。また、マンガン化合物を含むガスを添加剤として供給すると、半導体であるRuSiに金属が不純物としてドーピングされて、バンドギャップを低減することができ、さらにルテニウムシリサイド膜14の低抵抗化を図ることができる。
続いて、RuSiの形成手法の評価のために実施した、従来の手法による予備試験と、本開示の手法による評価試験とについて説明する。
<予備試験>
シリコン基板の表面にRu膜を成膜したサンプルについて、温度を変えて加熱処理を行い、Ru膜にシリコンを熱拡散させてルテニウムシリサイド膜を形成し、このルテニウムシリサイド膜について、X線回折法(XRD:X-ray diffraction)にて結晶構造を分析した。
Ru膜の成膜は、第1の処理モジュール6にて、既述のように、Ru(CO)12とCOガスを用いて、130~180℃、2.2Paの条件にて実施し、平坦なシリコン基板の表面にRu膜を成膜した。Ru膜の膜厚は20nmとした。また、加熱処理は、第2の処理モジュール7にて、処理容器71内へのSiHガス及びHガスの供給を行わず、Nガスをアニールガスとして供給して、シリコン基板を載置台73のヒーターにより加熱することにより行った。このときの温度条件は、400℃、500℃、550℃、600℃、700℃とした。
加熱処理後の各Ru膜についてのXRD分析の結果を図8に示す。図8中、横軸は回折角度、左縦軸は回折強度、右縦軸には温度条件を夫々記載している。また、図8中に、RuSiの正方晶系のミラー指数(202),(312),(422),(512)と、Ruの六方晶系のミラー指数(100),(101)を合わせて示した。
この結果、加熱処理の温度条件が400℃、500℃場合と、550℃、600℃、700℃の場合とで、XRDスペクトルのピーク位置が異なることが分かった。そして、ピーク位置とピークの強度比とから、550℃、600℃、700℃の加熱温度では、Ru膜中には正方晶系のRuSiが含まれていることが分かった。一方、400℃、500℃の加熱温度では、Ru膜中には六方晶系のRuが含まれているに過ぎず、RuSiの形成を確認することはできなかった。
このように、従来の熱拡散によるシリサイド化によれば、550℃以上の温度で加熱処理を行わなければ、RuSiを形成することが困難であることが確認された。
<評価試験1>
続いて、本開示のRuSiの形成手法の評価試験について説明する。この評価試験では、SiO膜の上面に厚さ114nmのRu膜を形成したサンプルを用いて、このサンプルにSiHガス及びHガスを供給して、トリートメント処理を行ない、当該処理の温度依存性を評価した。SiO膜の上面にRu膜を形成したのは、SiO膜からRu膜へのシリコンの拡散を抑制するためである。
第1のRu膜の成膜は、第1の処理モジュール6Aにて、既述のように、Ru(CO)12とCOガスを用い、130~180℃、2.2Paの条件にて実施した。
また、トリートメント処理は、第2の処理モジュール7にて、SiH:500sccm、H:500sccm、N:6000sccm、圧力:400Pa(3Torr)、処理時間:600secの条件にて実施した。このときの、温度条件は、実施例1:450℃、参考例:500℃である。
トリートメント処理後のサンプルについて、XRDにて結晶構造を分析した。
また、比較例として、Hガスのみを供給した場合についても同様の分析を行なった。比較例は、SiHガスを供給しない以外は、実施例1と同様の条件で行ない、温度条件は、比較例1:350℃、比較例2:400℃である。
XRDの分析結果を図9に示す。図中、横軸は回折角度、左縦軸は回折強度を夫々示している。図中に、RuSiの直方晶系のミラー指数(022),(131)(013),(200),(141)(123),(222),(240)(124),(062),(342)(106),(400)(324),(422)(226),(440)を示す。また、Ruの六方晶系のミラー指数(100),(002),(101),(102),(110),(103)を合わせて示した。
この結果、比較例1(350℃)、比較例2(400℃)はRu膜中には六方晶系のRuが含まれているに過ぎないことが分かった。従って、SiHガスを供給してトリートメント処理を行う場合であっても、加熱温度条件が400℃以下の場合には、Ruのシリサイド化が起こりにくいと推察される。
一方、実施例1(450℃)は、比較例1、2には存在しないピークが発現することがわかった。また、参考例(500℃)では、比較例1、2とピーク位置が異なり、実施例1にて発現したピークの強度が大きくなることが認められた。また、図示はしていないが温度条件が550℃のデータにおいては、さらにピークの強度が大きいことが分かっている。
実施例1にて発現したピークは、直方晶系のRuSiが形成されていることを示している。この評価試験から、トリートメント処理の温度条件が450℃以上の場合には、Ruのシリサイド化が進行し、RuSiが形成されることが認められた。但し、サンプルのルテニウム膜の膜厚は114nmと、膜厚が10nm以下の第1のRu膜に比べてかなり大きいため、膜厚が小さい第1のRu膜に対しては450℃よりも低温でシリサイド化が進行すると推察される。さらに、SiHガス及びHガスよりも還元力の大きいシリコン化合物を含むガスを用いることにより、より低温でRuSiが形成できると考えられる。これらのことを踏まえて、第1のRu膜のシリサイド化は、400℃より高く、450℃以下の範囲内の温度、例えば420℃以上の温度であれば進行し、RuSiが形成できると言える。
<評価試験2>
続いて、評価試験1と同様のサンプルを用い、温度条件を350℃~550℃の範囲で変えて、SiHガス及びHガスを用いてトリートメント処理を行ない、このトリートメント処理の温度依存性を評価した。第1のRu膜の成膜、トリートメント処理における温度以外の条件については、評価試験1と同様である。
トリートメント処理後のサンプル(実施例)について、エネルギー分散型X線分析(EDX:Energy dispersive X-ray spectroscopy)にて、得られた膜中のSi含有量を計測すると共に、走査型電子顕微鏡(SEM:Scanning Electron Microscope)にて、膜の表面状態を観察した。
また、参照例として、SiHガスを用いず、Hガスのみを供給して同様の処理を行なった場合についても、評価を行なった。参照例の処理条件は、SiHガスを添加しない以外は実施例と同様である。
EDXの計測結果を図10に示す。横軸はトリートメント処理の加熱温度、縦軸はSi含有率である。また、図10中、斜線の棒グラフは実施例、白抜きの棒グラフは参照例を夫々示している。この結果、参照例においては、温度に関わらず、膜中のSi含有量がほぼ一定であることが認められる。一方、実施例においては、450℃にて、比較例に比べて膜中のSi含有量が多くなり、450℃以上の温度では、温度の上昇と共に、Si含有量も増加することが認められた。このように、450℃以上の温度においては、SiHガスの供給によって膜中のSi含有量が上昇し、膜中にシリコンが取り込まれることが認められた。
図11(a)に、450℃でトリートメント処理を行なった実施例のSEM画像、図11(b)に、450℃で処理を行なった参照例のSEM画像を夫々示す。これらの画像から、SiHガスによるトリートメント処理を行なった場合においても、RuSiの異常成長は見られないことが確認された。異常成長とは、部分的にシリサイド化が進行し、RuSiの塊が形成されるといった異常なシリサイド化の発生である。従って、Ru膜に対してSiHガスを供給してトリートメント処理を行うことにより、Ru膜においては、表面側から面内全体に亘って一様にシリサイド化が進行すると推察される。
このように、評価試験1、評価試験2の結果、500℃未満の温度で、シリコン化合物を含むガスの供給によってRu膜中にシリコンが取り込まれ、直方晶系の結晶構造を含むRuSiが形成されることが認められた。
なお、予備試験の結果、従来のRu膜の加熱処理では、550℃以上の温度で正方晶系の結晶構造を含むRuSiが形成されることが分かっている。このことから、本開示のシリコン化合物を含むガスの供給によるシリサイド化においても、シリコン化合物を含むガスの種類や処理容器内の圧力などの処理条件によっては、正方晶系の結晶構造を含むRuSiを形成できると言える。
以上において、基板の表面にルテニウムシリサイド膜を形成する装置は、図1に示す成膜装置1の構成には限らない。例えば第1の処理モジュールにて、成膜温度を変えて、コンタクト層用のルテニウム膜と、埋め込み用のルテニウム膜を成膜するようにしてもよい。また、コンタクト層用のルテニウム膜と埋め込み用のルテニウム膜は、互いにルテニウム化合物を含むガスの種類が異なっていてもよい。さらに、配線用の金属はルテニウムには限られない。
さらにまた、ルテニウムシリサイド膜は、拡散層が露出した基板の表面において、拡散層を覆うように形成するものであればよく、コンタクト層として形成されるものには限られない。
さらにまた、本開示は、シリコン基板に限らず、シリコンゲルマニウム基板(SiGe基板)又は、ゲルマニウム基板(Ge基板)にも適用可能である。また、これらSiGe基板やGe基板においては、p型の拡散層に限らず、n型の拡散層に対しても、これら拡散層を覆うRuSiを含むルテニウムシリサイド膜を形成してもよい。このような場合においても、低抵抗なルテニウムシリサイド膜を形成することができるものと考えられる。
今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
W 半導体ウエハ
11 シリコン基板
14 ルテニウムシリサイド膜

Claims (20)

  1. 基板の表面にルテニウムシリサイド膜を形成する方法であって、
    拡散層が露出した前記基板の表面に、ルテニウム化合物を含むガスを供給して、前記拡散層を覆うようにルテニウム膜を形成する工程と、
    次いで、前記基板を420℃以上、500℃未満の範囲内の温度に加熱しながら、当該基板に対してシリコン化合物を含むガスを供給することにより、前記ルテニウム膜をシリサイド化して、RuSiを含むルテニウムシリサイド膜を形成する工程と、を含む方法。
  2. 前記基板は、p型の拡散層を含むシリコン基板である、請求項1に記載の方法。
  3. 前記シリコン基板は、前記p型の拡散層を含む論理素子用の電界効果トランジスタが形成されるものである、請求項2に記載の方法。
  4. 前記ルテニウムシリサイド膜は、直方晶系または正方晶系のRuSiを含む、請求項1ないし3のいずれか一つに記載の方法。
  5. 前記シリコン化合物は、SiH、Si、Si、SiI、SiHI、SiH、SiHI、SiCl、SiCl、SiHCl、SiHCl、SiHCl、SiBr,SiBr、SiHBr、SiHBr、SiHBr、Si、SiF、SiHF、SiH、SiHFからなるシリコン化合物群から選択されたものを含む、請求項1ないし4のいずれか一つに記載の方法。
  6. 前記シリコン化合物を含むガスは、還元剤である水素ガス又は重水素ガスを含む、請求項1ないし5のいずれか一つに記載の方法。
  7. 前記シリコン化合物を含むガスは、RuSiのバンドギャップを調節するための添加剤として、マンガン化合物、チタン化合物、アンチモン化合物の少なくとも一つを含む、請求項1ないし6のいずれか一つに記載の方法。
  8. 前記ルテニウム化合物は、Ru(CO)12または、ジカルボニル-ビス(5-メチル-2,4-ヘキサンジオナト)ルテニウムであり、前記ルテニウム化合物を含むガスにはCOガスが含まれている、請求項1ないし7のいずれか一つに記載の方法。
  9. 前記基板の表面の拡散層は、当該基板の上面を覆う絶縁膜に形成された凹部の底面に露出し、前記ルテニウム膜を形成する工程では前記凹部の底部側に前記ルテニウム膜が形成される、請求項1ないし8のいずれか一つに記載の方法。
  10. 前記ルテニウムシリサイド膜を形成する工程を実施した後、前記ルテニウムシリサイド膜の上面側の前記凹部内に配線用の金属を埋め込むために、前記基板に前記金属の原料ガスを供給して金属膜を形成する工程を含む、請求項9に記載の方法。
  11. 前記配線用の金属はルテニウムである、請求項10に記載の方法。
  12. 基板の表面にルテニウムシリサイド膜を形成する装置であって、
    拡散層が露出した前記基板を収容する第1の処理容器と、前記第1の処理容器にルテニウム化合物を含むガスを供給する第1のガス供給部と、を備えた第1の処理モジュールと、
    前記第1の処理モジュールにて処理された後の前記基板を収容する第2の処理容器と、前記第2の処理容器に収容された前記基板を加熱する加熱部と、前記第2の処理容器にシリコン化合物を含むガスを供給する第2のガス供給部と、を備えた第2の処理モジュールと、
    前記第1の処理容器及び前記第2の処理容器が接続された共通の真空搬送室内に、前記基板を搬送する基板搬送機構が設けられた真空搬送モジュールと、
    制御部と、を備え、
    前記制御部は、前記第1の処理容器内の前記基板の表面に、前記第1のガス供給部から前記ルテニウム化合物を含むガスを供給して、前記拡散層を覆うようにルテニウム膜を形成するステップと、前記基板搬送機構により、前記第1の処理容器から前記第2の処理容器へ、前記ルテニウム膜が形成された前記基板を搬送するステップと、次いで、前記加熱部により、前記基板を420℃以上、500℃未満の範囲内の温度に加熱しながら、当該基板に対して前記第2のガス供給部から前記シリコン化合物を含むガスを供給することにより、前記ルテニウム膜をシリサイド化して、RuSiを含むルテニウムシリサイド膜を形成するステップと、を実行するための制御信号を出力するように構成された、装置。
  13. 前記基板は、p型の拡散層を含むシリコン基板である、請求項12に記載の装置。
  14. 前記シリコン基板は、前記p型の拡散層を含む論理素子用の電界効果トランジスタが形成されるものである、請求項13に記載の装置。
  15. 前記ルテニウムシリサイド膜は、直方晶系または正方晶系のRuSiを含む、請求項12ないし14のいずれか一つに記載の装置。
  16. 前記シリコン化合物は、SiH、Si、Si、SiI、SiHI、SiH、SiHI、SiCl、SiCl、SiHCl、SiHCl、SiHCl、SiBr,SiBr、SiHBr、SiHBr、SiHBr、Si、SiF、SiHF、SiH、SiHFからなるシリコン化合物群から選択されたものを含む、請求項12ないし15のいずれか一つに記載の装置。
  17. 前記シリコン化合物を含むガスは、還元剤である水素ガス又は重水素ガスを含む、請求項12ないし16のいずれか一つに記載の装置。
  18. 前記ルテニウム化合物は、Ru(CO)12または、ジカルボニル-ビス(5-メチル-2,4-ヘキサンジオナト)ルテニウムであり、前記ルテニウム化合物を含むガスにはCOガスが含まれている、請求項12ないし17のいずれか一つに記載の装置。
  19. 前記基板の表面の拡散層は、当該基板の上面を覆う絶縁膜に形成された凹部の底面に露出し、前記ルテニウム膜を形成するステップでは前記凹部の底部側に前記ルテニウム膜が形成される、請求項12ないし18のいずれか一つに記載の装置。
  20. 前記真空搬送室に接続され、前記ルテニウムシリサイド膜を形成された前記基板を収容する第3の処理容器と、前記第3の処理容器に、配線用の金属の原料ガスを供給する第3のガス供給部と、を備えた第3の処理モジュールを備え、
    前記制御部は、前記基板搬送機構により、前記第2の処理容器から前記第3の処理容器へ、前記ルテニウムシリサイド膜が形成された前記基板を搬送するステップと、次いで、前記基板に対して前記第3のガス供給部から前記原料ガスを供給して、前記ルテニウムシリサイド膜の上面側の前記凹部内に、配線用の金属を埋め込むために、金属膜を形成するステップと、を実行するための制御信号をさらに出力するように構成された、請求項19に記載の装置。
JP2022015750A 2022-02-03 2022-02-03 基板の表面にルテニウムシリサイド膜を形成する方法、及び装置 Pending JP2023113404A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022015750A JP2023113404A (ja) 2022-02-03 2022-02-03 基板の表面にルテニウムシリサイド膜を形成する方法、及び装置
KR1020230008438A KR20230118025A (ko) 2022-02-03 2023-01-20 기판의 표면에 루테늄 실리사이드막을 형성하는 방법 및 장치
US18/157,910 US20230245893A1 (en) 2022-02-03 2023-01-23 Method and apparatus for forming ruthenium silicide film on surface of substrate
TW112103021A TW202347458A (zh) 2022-02-03 2023-01-30 於基板的表面形成矽化釕膜之方法及裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022015750A JP2023113404A (ja) 2022-02-03 2022-02-03 基板の表面にルテニウムシリサイド膜を形成する方法、及び装置

Publications (1)

Publication Number Publication Date
JP2023113404A true JP2023113404A (ja) 2023-08-16

Family

ID=87432570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022015750A Pending JP2023113404A (ja) 2022-02-03 2022-02-03 基板の表面にルテニウムシリサイド膜を形成する方法、及び装置

Country Status (4)

Country Link
US (1) US20230245893A1 (ja)
JP (1) JP2023113404A (ja)
KR (1) KR20230118025A (ja)
TW (1) TW202347458A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197628B1 (en) 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
JP7296806B2 (ja) 2019-07-16 2023-06-23 東京エレクトロン株式会社 RuSi膜の形成方法及び基板処理システム

Also Published As

Publication number Publication date
KR20230118025A (ko) 2023-08-10
TW202347458A (zh) 2023-12-01
US20230245893A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
KR102646467B1 (ko) 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US10854461B2 (en) Tungsten deposition without barrier layer
US20080246101A1 (en) Method of poly-silicon grain structure formation
US8367546B2 (en) Methods for forming all tungsten contacts and lines
US20190067003A1 (en) Methods for depositing a molybdenum metal film on a dielectric surface of a substrate and related semiconductor device structures
US20170372919A1 (en) Flowable Amorphous Silicon Films For Gapfill Applications
US11011384B2 (en) Gapfill using reactive anneal
JP2008311631A (ja) 化学気相堆積プロセスを用いて高k誘電物質を堆積させる方法
US20090065816A1 (en) Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
JP5599623B2 (ja) 堆積チャンバにおける酸化からの導電体の保護
CN107026070A (zh) 半导体装置的制作方法
TWI738207B (zh) 用於金屬矽化物沉積的方法及設備
US11244824B2 (en) Conformal doped amorphous silicon as nucleation layer for metal deposition
US8163343B2 (en) Method of forming an aluminum oxide layer
TW469517B (en) Formation method of tungsten silicide film and manufacturing method of metal-insulating film-semiconductor type transistor
JP2023113404A (ja) 基板の表面にルテニウムシリサイド膜を形成する方法、及び装置
US10991586B2 (en) In-situ tungsten deposition without barrier layer
US20100203243A1 (en) Method for forming a polysilicon film
TWI857952B (zh) 在基板上形成電極之方法及包括電極之半導體裝置結構
US10784107B2 (en) Methods of forming tungsten pillars
Chow Equipment and manufacturability issues in CVD processes
KR20210122178A (ko) 장벽 층이 없는 인-시튜 텅스텐 증착
US10692986B2 (en) Compound film of tungsten and germanium, and semiconductor device
TW202418355A (zh) Cvd浸泡製程的氧化阻障層
KR20240032127A (ko) 기판 표면에 형성된 오목부에 대해 루테늄을 매립하는 방법 및 장치