JP2023179704A - 超広帯域性能を有する積層セラミックコンデンサ - Google Patents

Abstract

【課題】広帯域用途に関して、改善された結果をもたらすコンデンサを提供する。【解決手段】積層セラミックコンデンサ３００は、コンデンサの第１の端部に沿って配置された第１の外部端子１１８と、コンデンサの第１の端部とは反対側の第２の端部に沿って配置された第２の外部端子１２０と、交互の誘電層及び能動電極層を含む能動電極領域２１６と、遮蔽層ギャップによって縦方向に間隔を隔てた少なくとも２つの遮蔽電極を含む遮蔽電極領域２１０、２１２と、を含む。能動電極領域から遮蔽電極領域までの距離は、頂部表面と、頂部表面とは反対側の底部表面との間のコンデンサの厚さの約４％から約２０％までの範囲であってもよい。遮蔽層ギャップは、頂部表面または底部表面のうちの少なくとも一方の縦方向の第１の外部端子と第２の外部端子の間の外部端子ギャップの約３％から約６０％までの範囲であってもよい。【選択図】図３Ａ

Description

関連出願の相互参照
[0001]本出願は、２０１８年３月６日の出願日を有する米国仮特許出願第６２／６３９，２３６号の出願利益を主張するものであり、参照によりその全体が本明細書に組み込まれている。

[0002]近代の技術的用途の多様性は、それらの用途に使用される有効な電子構成要素および集積回路の必要性をもたらしている。コンデンサは、無線通信、警報システム、レーダシステム、回路切換え、整合化回路網および多くの他の用途を含み得るこのような近代の用途におけるフィルタリング、結合、バイパス化および他の態様のために使用される基本的な構成要素である。集積回路の速度の劇的な高速化および実装密度の劇的な増加は、とりわけ結合コンデンサ技術における進歩を要求している。高静電容量結合コンデンサが多くの現在の用途における高い周波数にさらされる場合、性能特性がますます重要になる。コンデンサは、このような広範囲にわたる様々な用途に対する基本となるものであるため、それらの精度および効率は不可欠である。したがってコンデンサ設計の多くの特定の態様は、それらの性能特性を改善することに的が絞られている。

[0003]従来技術は、コンデンサが性能を改善することができる様々な構成を提供しているが、それでもとりわけ広帯域用途に関しては、同様の結果または改善された結果をもたらすコンデンサを提供することが有利であろう。

[0004]本発明の一実施形態によれば、積層セラミックコンデンサが開示される。コンデンサは、コンデンサの第１の端部に沿って配置された第１の外部端子と、コンデンサの第１の端部とは縦方向に反対側の第２の端部に沿って配置された第２の外部端子と、交互の誘電層および能動電極層を含む能動電極領域と、遮蔽電極領域とを含むことができる。遮蔽電極領域は、遮蔽層ギャップによって縦方向に間隔を隔てた少なくとも２つの遮蔽電極を含むことができる。能動電極領域から遮蔽電極領域までの距離は、頂部表面と、頂部表面とは反対側の底部表面との間のコンデンサの厚さの約４％から約２０％までであってもよい。遮蔽層ギャップは、頂部表面または底部表面のうちの少なくとも一方の縦方向の第１の外部端子と第２の外部端子の間の外部端子ギャップの約３％から約６０％までの範囲であってもよい。

[0005]当業者に対する、本発明の最良モードを含む本発明の完全で、かつ、実施可能な開示は、添付の図の参照を含む本明細書の残りの部分でより詳細に説明される。

[0006]本発明の一実施形態による電極層の上面図である。 [0007]本発明の一実施形態の交互電極層の斜視図である。 本発明の一実施形態による電極層の上面図である。 [0008]本発明のコンデンサの一実施形態の側面断面図である。 [0009]本発明の電極層の一実施形態の上面図である。 [0010]本発明のコンデンサの一実施形態の側面断面図である。 [0011]本発明の一実施形態による図３Ａのコンデンサの電極の上面図である。 [0012]本発明のコンデンサの一実施形態の側面断面図である。 [0013]本発明の一実施形態による図４Ａのコンデンサの電極の上面図である。 [0014]本発明の特定の実施形態によるアンカー電極の上面図である。 本発明の特定の実施形態によるアンカー電極の上面図である。 本発明の特定の実施形態によるアンカー電極の上面図である。 [0015]本発明の特定の実施形態による電極層の上面図である。 本発明の特定の実施形態による電極層の上面図である。 本発明の特定の実施形態による電極層の上面図である。 本発明の特定の実施形態による電極層の上面図である。 [0016]容量性領域を有する回路略図を示す図である。 容量性領域を有する回路略図を示す図である。 [0017]本発明の電極層の実施形態の上面図である。 本発明の電極層の実施形態の上面図である。 本発明の電極層の実施形態の上面図である。

[0018]当業者には、本考察は例示的実施形態の説明にすぎず、本発明のより広義の態様を制限することは意図されていないことを理解されたい。
[0019]一般的に言えば、本発明は積層セラミックコンデンサを対象としている。詳細には、本発明は、交互の誘電層および電極層を含む能動電極領域と、少なくとも１つの遮蔽電極を含む遮蔽電極領域とを含む積層セラミックコンデンサを対象としている。また、積層セラミックコンデンサは、頂部表面および頂部表面とは反対側の底部表面を同じく含む。本発明者らは、能動電極領域と遮蔽領域の間の距離、および／または能動電極領域とコンデンサの頂部表面の間の距離を制御することにより、様々な利点が提供されることを発見した。

[0020]一般に、能動電極領域と遮蔽領域の間の距離は、約３．３０２×１０^－５メートル（１．３ミル）以上など、約３．８１×１０^－５メートル（１．５ミル）以上など、約４．３１８×１０^－５メートル（１．７ミル）以上など、約４．８２６×１０^－５メートル（１．９ミル）以上などの約２．５４×１０^－５メートル（１．０ミル）以上から、約５．８４２×１０^－５メートル（２．３ミル）以下など、約５．３３４×１０^－５メートル（２．１ミル）以下などの約６．３５×１０^－５メートル（２．５ミル）以下までである。例えば能動電極領域と遮蔽領域の間の距離は、約３．３０２×１０^－５メートル（１．３ミル）から約５．８４２×１０^－５メートル（２．３ミル）までなど、約３．８１×１０^－５メートル（１．５ミル）から、約５．３３４×１０^－５メートル（２．１ミル）までなど、約４．３１８×１０^－５メートル（１．７ミル）から約５．８４２×１０^－５メートル（２．３ミル）までなど、約４．８２６×１０^－５メートル（１．９ミル）から約５．３３４×１０^－５メートル（２．１ミル）までなどの約２．５４×１０^－５メートル（１．０ミル）から約６．３５×１０^－５メートル（２．５ミル）までである。このような距離は、コンデンサの厚さの約５％以上など、約６％以上など、約７％以上などの約４％以上から、約１８％以下など、約１５％以下など、約１３％以下など、約１１％以下などの約２０％以下であってもよい。

[0021]一般に、能動電極領域とコンデンサの頂部表面の間の距離は、約４．５７２×１０^－５メートル（１．８ミル）以上など、約５．０８×１０^－５メートル（２．０ミル）以上など、約５．３３４×１０^－５メートル（２．１ミル）以上など、約５．８４２×１０^－５メートル（２．３ミル）以上など、約約６．３５×１０^－５メートル（２．５ミル）以上などの約３．８１×１０^－５メートル（１．５ミル）以上から、約７．６２×１０
^－５メートル（３．０ミル）以下など、約７．３６６×１０^－５メートル（２．９ミル）以下など、約７．１１２×１０^－５メートル（２．８ミル）以下などの約８．１２８×１０^－５メートル（３．２ミル）以下である。例えば能動電極領域とコンデンサの頂部表面の間の距離は、約５．０８×１０^－５メートル（２．０ミル）から約７．６２×１０^－５メートル（３．０ミル）までなど、約５．８４２×１０^－５メートル（２．３ミル）から約７．６２×１０^－５メートル（３．０ミル）までなど、約６．３５×１０^－５メートル（２．５ミル）から約７．３６６×１０^－５メートル（２．９ミル）までなどの約４．５７２×１０^－５メートル（１．８ミル）から約８．１２８×１０^－５メートル（３．２ミル）までである。このような距離は、コンデンサの厚さの約８％以上など、約９％以上など、約１０％以上などの約５％以上から、約２０％以下など、約１８％以下など、約１５％以下など、約１４％以下などの約２５％以下であってもよい。

[0022]本発明者らは、このような距離は、挿入損が小さい積層セラミックコンデンサを提供し得ることを発見した。一般に、挿入損は、コンデンサを介した電力の損失であり、当技術分野で広く知られている任意の方法を使用して測定され得る。小さい挿入損に加えて、このような挿入損は、通常、周波数が高くなるにつれて増加し得る。例えばこのような増加は、少なくとも、範囲の少なくとも２５％など、範囲の少なくとも５０％など、範囲の少なくとも７５％など、範囲の少なくとも８０％などの、４ＧＨｚから４０ＧＨｚまでの周波数範囲のうちの一部にわたって生じ得る。

[0023]例えば挿入損は、４ＧＨｚから１０ＧＨｚまでの周波数範囲全体にわたって測定されると、約０．２８ｄＢ以下など、約０．２５ｄＢ以下など、約０．２３ｄＢ以下などの約０．３ｄＢ以下になり得る。挿入損は、４ＧＨｚから１０ＧＨｚまでの周波数範囲全体にわたって測定されると、約０．０８ｄＢ以上など、約０．１０ｄＢ以上などの約０．０５ｄＢ以上になり得る。

[0024]挿入損は、１３ＧＨｚから２０ＧＨｚまでの周波数範囲全体にわたって測定されると、約０．３８ｄＢ以下など、約０．３５ｄＢ以下など、約０．３４ｄＢ以下などの約０．４ｄＢ以下になり得る。挿入損は、１３ＧＨｚから２０ＧＨｚまでの周波数範囲全体にわたって測定されると、約０．１８ｄＢ以上など、約０．２０ｄＢ以上などの約０．１５ｄＢ以上になり得る。

[0025]挿入損は、２３ＧＨｚから３０ＧＨｚまでの周波数範囲全体にわたって測定されると、約０．４ｄＢ以下など、約０．３８ｄＢ以下など、約０．３５ｄＢ以下など、約０．３２ｄＢ以下などの約０．４５ｄＢ以下になり得る。挿入損は、２３ＧＨｚから３０ＧＨｚまでの周波数範囲全体にわたって測定されると、約０．１８ｄＢ以上など、約０．２０ｄＢ以上など、約０．２２ｄＢ以上などの約０．１５ｄＢ以上になり得る。

[0026]挿入損は、３３ＧＨｚから４０ＧＨｚまでの周波数範囲全体にわたって測定されると、約０．５ｄＢ以下など、約０．４８ｄＢ以下など、約０．４５ｄＢ以下など、約０．４３ｄＢ以下などの約０．５５ｄＢ以下になり得る。挿入損は、３３ＧＨｚから４０ＧＨｚまでの周波数範囲全体にわたって測定されると、約０．２５ｄＢ以上など、約０．２８ｄＢ以上などの約０．２０ｄＢ以上になり得る。

[0027]さらに、コンデンサは、約５０ｎＦ以上など、約７０ｎＦ以上など、約９０ｎＦ以上など、約１００ｎＦ以上など、約１１５ｎＦ以上など、約１３０ｎＦ以上などの約２０ｎＦ以上の総合静電容量を有することができる。総合静電容量は、約２００ｎＦ以下など、約１７５以下など、約１６０ｎＦ以下など、約１５０ｎＦ以下など、約１３０ｎＦ以下など、約１２０ｎＦ以下などの約２５０ｎＦ以下であってもよい。

[0028]さらに、このような利点は、厚さが比較的薄いコンデンサを使用すると実現され得る。例えばコンデンサは、約３８．１×１０^－５メートル（１５ミル）以上など、約４５．７２×１０^－５メートル（１８ミル）以上などの約３３．０２×１０^－５メートル（１３ミル）以上から、約１０１．６×１０^－５メートル（４０ミル）以下など、約７６．２×１０^－５メートル（３０ミル）以下など、約６３．５×１０^－５メートル（２５ミル）以下など、約５８．４２×１０^－５メートル（２３ミル）以下など、約５５．８８×１０^－５メートル（２２ミル）以下などの約１２７×１０^－５メートル（５０ミル）以下までの厚さを有することができる。

[0029]したがって本発明者らは、本明細書において開示されるコンデンサは、広範囲の周波数範囲にわたって使用され、それにより様々な超広帯域用途に使用し得ることを発見した。

[0030]上で示したように、本発明は、単一の一体型パッケージ内に複数の容量性素子を含む積層セラミックコンデンサを含む。コンデンサは、頂部表面および頂部表面とは反対側の底部表面を含む。また、コンデンサは、頂部表面と底部表面の間を延びている少なくとも１つの側面を同じく含む。コンデンサは、頂部表面と底部表面の間を延びている少なくとも４つの側面を含むことができる。一実施形態では、コンデンサは、少なくとも合計６つの表面を含む（例えば１つの頂面、１つの底面、４つの側面）。例えばコンデンサおよび／またはコンデンサの本体は、長方形平行六面体形などの平行六面体形の形を有することができる。

[0031]一般に、コンデンサは、コンデンサの本体の少なくとも一部を形成することができる交互の誘電層および電極層を含む。積み重ねられた、すなわち積層された構成で誘電層および電極層を配置することにより、コンデンサは積層コンデンサと呼ばれることが可能であり、例えば誘電層がセラミックを備えている場合、とりわけ積層セラミックコンデンサと呼ばれ得る。一般に、交互の誘電層および電極層（すなわち能動電極層）のスタックは、本明細書においては能動電極領域と呼ばれ得る。

[0032]電極層は、複数の第１の電極層および複数の第２の電極層を含む。詳細には、第１の電極層および第２の電極層は、対向し、かつ、間隔を隔てた関係で交互配置され、個々の隣接する電極層の間に誘電層が配置される。これに関して、第１の電極層および第２の電極層は平行の関係で存在し得る。

[0033]一般に、誘電層および電極層の厚さは制限されず、コンデンサの性能特性に応じて、必要な任意の厚さにすることができる。例えば電極層の厚さは、それには限定されないが、約１μｍ以上など、約２μｍ以上など、約３μｍ以上など、約４μｍ以上などの約５００ｎｍ以上から、約５μｍ以下など、約４μｍ以下など、約３μｍ以下など、約２μｍ以下などの約１０μｍ以下までであってもよい。例えば電極層は、約１μｍから約２μｍまでの厚さを有することができる。さらに、一実施形態では、誘電層の厚さは、電極層の上記厚さに従って定義され得る。また、誘電層のこのような厚さは、存在する場合、本明細書において定義されているように、任意のアンカー電極層、遮蔽電極層および／またはフローティング電極層（ｆｌｏａｔｉｎｇ ｅｌｅｃｔｒｏｄｅ ｌａｙｅｒｓ）の間の層に同じく適用することができることを理解されたい。

[0034]個々の電極層は、第１の電極および第２の（対）電極を含む。例えば第１の電極および第２の電極は、縦方向および横方向に実質的に同じ平面に存在し得る。第１の電極は、外部端子から遠ざかる方向に延びている中央部分すなわち本体を含み、また、第１の電極の一方の端部は他の外部端子へ向かっている。このような部分は外部端子から直接延びることができる。別法としては、このような部分は、中央部分すなわち本体と共に外部
端子から同じく延びている第１の電極のベース部分（ｂａｓｅ ｐｏｒｔｉｏｎ）から延びることができる。一般に、第１の電極のベース部分は、外部端子に隣接する第１の電極の縦方向の縁に沿って延びている。さらに、隣接する電極層の第１の電極の中央部分は、垂直方向に少なくとも部分的に重畳している。

[0035]個々の第１の電極は、外部端子から遠ざかる方向に延びている少なくとも１つの電極アームを含む。電極アームは外部端子から直接延びることができる。別法としては、電極アームは、アームと共に外部端子から同じく延びている第１の電極のベース部分から延びることができる。いくつかの実施形態では、少なくとも２つの電極アームは、外部端子から遠ざかる方向に延びている。電極アームは外部端子から直接延びることができる。別法としては、電極アームは、アームと共に外部端子から同じく延びている第１の電極のベース部分から延びることができる。

[0036]第２の電極も、同じく少なくとも１つの電極アームを含むことができる。電極アームは外部端子から直接延びることができる。２つの電極アームが存在している場合、両方の電極アームは外部端子から直接延びることができる。別法としては、電極アームは、アームと共に同じく外部端子から延びている第２の電極のベース部分から延びることができる。いくつかの実施形態では、少なくとも２つの電極アームはベース部分から延びており、このような実施形態では、電極アームは、第１の電極の中央部分の隣接する個々の側に存在している。一般に、第２の電極の電極アームは、第１の電極の電極アームと縦方向に整列されている。

[0037]アームがベース部分から延びている場合、このような延長は同じく外部端子からであるが、このような延長は、必ずしも外部端子からの直接の延長ではなくてもよいことを理解されたい。

[0038]一般に、少なくとも１つの電極アームは、主部分および階段部分を含むことができる。例えば個々の電極の少なくとも１つの電極アームは、主部分および階段部分を含むことができる。いくつかの実施形態では、個々の電極は２つの電極アームを含むことができ、電極の両方の電極アームは、主部分および階段部分を含むことができる。階段部分は、主部分の少なくとも１つの横方向の縁からオフセットされている。一実施形態では、オフセットは、第１の電極の中央部分により近い主部分の横方向の縁からである。別の実施形態では、オフセットは、第１の電極の中央部分からさらに離れた主部分の横方向の縁からである。一実施形態では、階段部分は、主部分の両方の横方向の縁からオフセットされている。しかしながら別の実施形態では、電極アームは階段部分を含まなくてもよいことを理解されたい。

[0039]電極アームの主部分は横方向の幅を有しており、また、電極アームの階段部分は縦方向の幅を有している。階段部分の幅は、主部分の幅の１５％以上など、２５％以上など、３５％以上など、４０％以上などの５％以上である。階段部分の幅は、主部分の幅の９０％以下など、８０％以下など、７０％以下など、６０％以下など、５０％以下などの１００％未満である。

[0040]さらに、電極アームは縦方向の長さを有しており、その長さは、隣接する、外部端子に接続している縦方向の縁から、階段部分の縦方向の縁を画定している反対側の縦方向の縁までのアームの距離である。したがって電極アームの主部分および電極アームの階段部分は縦方向の長さを有しており、このような長さは電極アームの長さの一部である。電極アームの階段部分は、電極アームの長さの１５％以上など、２０％以上など、２５％以上など、３５％以上など、４０％以上などの５％以上である長さ（すなわち隣接する、外部端子に接続している縦方向の縁から、階段部分を画定している反対側の縦方向の縁ま
での距離）を有することができる。電極アームの階段部分は、電極アームの長さの７０％以下など、６０％以下など、５０％以下など、４０％以下など、３０％以下などの８０％以下である長さを有することができる。電極アームの主部分は、電極アームの長さの１５％以上など、２５％以上など、３５％以上など、４５％以上など、５５％以上など、６５％以上など、７５％以上などの５％以上である長さ（すなわち隣接する、外部端子に接続している縦方向の縁から、主部分を画定している反対側の縦方向の縁までの距離）を有することができる。電極アームの主部分は、電極アームの長さの９０％以下など、８０％以下など、７０％以下など、６０％以下など、５０％以下など、４０％以下などの１００％未満である長さを有することができる。

[0041]さらに、ギャップ（すなわち主ギャップ距離）は、第１の電極の電極アームの主部分と第２の電極（例えば第２の電極アーム、詳細には第２の電極アームの主部分）の間に存在している。このようなギャップの長さは、１つの外部端子から他の外部端子までの縦方向のコンデンサの長さの１５％以上など、２０％以上など、２５％以上など、３５％以上などの５％以上であってもよい。このようなギャップの長さは、１つの外部端子から他の外部端子までの縦方向のコンデンサの長さの５０％以下など、４５％以下など、４０％以下など、３５％以下などの６０％以下であってもよい。このようなギャップの長さは、電極アームの主部分の長さの６０％以上など、７０％以上など、８０％以上など、９０％以上など、９５％以上など、９８％以上など、１００％などの５０％以上であってもよい。

[0042]さらに、ギャップ（すなわち階段ギャップ距離）は、第１の電極の電極アームの階段部分と第２の電極（例えば第２の電極アーム、詳細には第２の電極アームの階段部分）の間に存在している。このようなギャップの長さは、１つの外部端子から他の外部端子までの縦方向のコンデンサの長さの３％以上など、５％以上など、７％以上など、８％以上などの１％以上であってもよい。このようなギャップの長さは、１つの外部端子から他の外部端子までの縦方向のコンデンサの長さの２０％以下など、１５％以下など、１０％以下などの３０％以下であってもよい。このようなギャップの長さは、電極アームの階段部分の長さの１０％以上など、１５％以上など、１８％以上などの５％以上であってもよい。このようなギャップの長さは、電極アームの階段部分の長さの４０％以下など、３０％以下など、２５％以下など、２０％以下などの５０％以下であってもよい。

[0043]また、第１の電極の電極アームの階段部分と第２の電極の間に存在しているギャップは、第１の電極の電極アームの主部分と第２の電極の間に存在しているギャップの１０％以上など、１５％以上など、２０％以上など、２５％以上などの５％以上であってもよい。第１の電極の電極アームの階段部分と第２の電極の間に存在しているギャップは、第１の電極の電極アームの主部分と第２の電極の間に存在するギャップの５０％以下など、４０％以下など、３５％以下など、３０％以下など、２５％以下などの７０％以下であってもよい。

[0044]さらに、ギャップすなわち空間は、第１の電極の中央部分の横方向の縁と、中央部分の上記横方向の縁に隣接する（最も近くの）電極アームの横方向の縁との間に存在している。中央部分に隣接する電極アームのこのような横方向の縁は、第１の電極または第２の電極の横方向の縁であってもよい。このようなギャップすなわち空間は、第１の電極の電極アームの階段部分の幅の５０％以上など、６０％以上など、７０％以上など、８０％以上など、９０％以上など、１００％などの４０％以上であってもよい。

[0045]また、第２の電極がベース部分を含んでいない実施形態では、ギャップは、外部端子に隣接する、外部端子に接続された縦方向の縁とは反対側の中央部分の縦方向の縁と、他の外部端子との間に存在し得る。このようなギャップは、１つの外部端子から他の外
部端子までの縦方向のコンデンサの長さの３％以上など、５％以上など、７％以上など、８％以上などの１％以上であってもよい。このようなギャップの長さは、１つの外部端子から他の外部端子までの縦方向のコンデンサの長さの２０％以下など、１５％以下など、１０％以下などの３０％以下であってもよい。

[0046]このような電極構成によれば、積層セラミックコンデンサは複数の容量性素子すなわち領域を含むことができる。例えば図１Ａ～図１Ｃを参照すると、第１の電極層１０４は第１の電極１０６および第２の電極１０８を含む。第１の電極１０６および第２の電極１０８は、主部分１２８、および主部分１２８の横方向の縁１３１からオフセットされる階段部分１３０を含む電極アーム１１０を含む。一般に、少なくとも１つの容量性素子すなわち領域は、第１の電極層１０２の第１の電極１０６の中央部分１１２と、第２の能動電極層１０４（すなわち一次容量性素子）の第１の電極１０６の中央部分１１２の間に形成され得る。しかしながら本明細書において開示されている特定の電極構成の場合、二次容量性素子すなわち領域（すなわち中央容量性領域１２２）は、第１の電極１０６の中央部分１１２と第２の電極１０８のベース部分１１４および／または電極アーム１１０の間に形成され得る。さらに、別の二次容量性素子（すなわち主アームギャップ容量性領域１２４）が第１の電極１０６の電極アーム１１０の主部分１２８と第２の電極１０８の電極アーム１１０の主部分１２８の間のギャップ内に形成され得る。さらに、別の二次容量性素子（すなわち階段アームギャップ容量性領域１２６）が第１の電極１０６の電極アーム１１０の階段部分１３０と第２の電極１０８の電極アーム１１０の階段部分１３０の間に形成され得る。しかしながら上で示したように、電極は、少なくとも一実施形態では階段部分を含まなくてもよいことを理解されたい。

[0047]したがって電極構成は、隣接する電極層の中央部分の間の一次容量性素子（すなわち平行板静電容量）ならびに追加二次容量性素子を許容し得る。このような静電容量は図７Ａおよび図７Ｂにさらに示されている。例えば図７Ａは、３つのグループの静電容量領域、すなわち隣接する電極層間の一次容量性素子、中央容量性領域１２２および主アームギャップ容量性領域１２４を示している。電極アームが階段部分を含んでいる場合、電極は階段アームギャップ容量性領域１２６を含むことができる。これに関して、図７Ｂは４つのグループの静電容量領域、すなわち隣接する電極層間の一次容量性素子、中央容量性領域１２２、主アームギャップ容量性領域１２４および階段アームギャップ容量性領域１２６を示している。一次容量性素子のための容量性領域は１１２’で示されており、一方、二次容量性素子１２２、１２４および１２６のための容量性領域は、それぞれ１２２’、１２４’および１２６’で示されている。さらに、外部端子は１５２および１５４で示されている。

[0048]コンデンサ１１２’、１２２’、１２４’および１２６’の実際の値は、コンデンサの構成を調整し、また、電極層の数、電極対の重畳する中央部分の表面積、電極を分離している距離、誘電材料の誘電率、等々などの様々なパラメータを調整することによって選択的に設計され得ることを認識されたい。それにもかかわらず、本明細書において開示されているコンデンサは、有効な広帯域性能を提供するために、直列および並列コンデンサの組合せのアレイを含むことができる。

[0049]一例示的超広帯域コンデンサ実施形態では、一次コンデンサ１１２’は、通常、約数キロヘルツ（ｋＨｚ）から約２００メガヘルツ（ＭＨｚ）程度などの概ねより低い周波数範囲で動作するように適合される比較的大きい静電容量に対応し、一方、二次コンデンサ１２２’、１２４’および１２６’は、通常、約２００メガヘルツ（ＭＨｚ）から数ギガヘルツ（ＧＨｚ）程度などの比較的より高い周波数範囲で動作するように構成される比較的より小さい値のコンデンサに対応する。

[0050]これに関して、コンデンサボディー内で逆極性の電極を結合するための追加手段を導入することができ、また、このような手法は、積み重ねられた電極の単一のセット内にこのような複数の容量性素子を生成することによってより有効で、かつ、効果的であり得る。例えば一次容量性素子は、比較的低い周波数で効果的であり、一方、二次容量性素子は、比較的中間の周波数および／または比較的高い周波数で効果的であり得る。例えば一次静電容量は、約１０ｎＦおよび１００ｎＦ内などの１ｎＦおよび５００ｎＦ内であってもよく、一方、二次静電容量は、１０ｐＦおよび１００ｐＦ内などの１ｐＦおよび５００ｐＦ内であってもよい。

[0051]上記に加えて、本発明のコンデンサは追加電極層を含むことができることを理解されたい。例えば当技術分野で広く知られているように、本発明のコンデンサは、アンカー電極層、遮蔽電極層、フローティング電極層またはそれらの組合せを含むことができる。一実施形態では、コンデンサはアンカー（またはダミー）電極層を含む。別の実施形態では、コンデンサは少なくとも遮蔽電極層を含む。別の実施形態では、コンデンサは少なくともフローティング電極を含む。別の実施形態では、コンデンサはアンカー電極層と遮蔽電極層の両方を含む。別の実施形態では、コンデンサは、アンカー電極層、遮蔽電極層およびフローティング電極層を含む。存在する場合、このような電極層は、誘電層と交互配置構成で同じく提供される。しかしながらコンデンサは、上記アンカー電極層または遮蔽電極層のうちのいずれかを含まなくてもよいことを理解されたい。

[0052]上で示したように、コンデンサはアンカー電極層を含むことができる。このような実施形態では、アンカー電極層は、第３のアンカー電極および第４のアンカー電極を含むことができる。このようなアンカー電極は、縦方向および横方向に実質的に同じ平面に存在し得る。アンカー電極層は、例えばコンデンサの本体の表面に沿って露出された電極層に導電材料の薄膜層を直接めっきする場合に、外部終端のための追加核形成点およびガイドを提供するために使用され得る。本明細書においてさらに説明されるこのようなめっき技法は、無電解めっきおよび／または電解めっきと呼ばれ得る。

[0053]一般に、このようなアンカー電極層の位置決めは必ずしも制限されない。一実施形態では、このようなアンカー電極層は、それぞれの第１の電極層と第２の電極層の間に提供され得る。別の実施形態では、このようなアンカー電極層は、交互の誘電層および内部（能動すなわち第１の／第２の）電極層のスタックの上方および／または下方に提供され得る。このようなアンカー電極層は、個々の領域が少なくとも１つのアンカー電極層を含むアンカー電極領域内に提供され得る。例えばアンカー電極層は、誘電層および能動電極層の積み重ねられたアセンブリの頂部に、このアセンブリに隣接して提供され得る。アンカー電極層は、誘電層および電極層の積み重ねられたアセンブリの真下に、このアセンブリに隣接して提供され得る。存在する場合、アンカー電極層の第３のアンカー電極は第１の外部端子と接触することができ、一方、アンカー電極層の第４のアンカー電極は第２の外部端子と接触することができる。

[0054]さらに、アンカー電極層は、当技術分野で知られている任意の構成を有することができる。例えば第３のアンカー電極および第４のアンカー電極はＣ字形構成を有することができる。例えばアンカー電極は、ベース部分、およびベース部分、詳細にはベース部分の横方向の端部から延びている、２つなどの少なくとも１つの電極アームを有することができる。このような電極アームは、縦方向に、コンデンサボディーの端部から遠ざかる方向に延びることができる。第３のアンカー電極および第４のアンカー電極の電極アームは、同じく縦方向に整列され得る。電極アームは、図に示されている寸法およびギャップを有することができ、このような寸法およびギャップは、電極層の第１の電極および第２の電極に対して説明したギャップおよびアームと同じであってもよい。一般に、アンカー電極は、上で説明した第１の能動電極層および第２の能動電極層、ならびに以下で説明さ
れる遮蔽電極の構成とは異なる構成を有することができる。

[0055]一実施形態では、アンカー電極の電極アームは、主部分および階段部分を同じく有することができる。このような主部分および階段部分は、電極層の第１の電極および第２の電極の電極アームに関して同様に画定される。これに関して、アンカー電極および第１の電極および／または第２の電極のアーム、主部分および／または階段部分の寸法は実質的に同様であってもよい。それにもかかわらず、アンカー電極は、階段部分を有していない電極アームを同じく含むことができることを理解されたい。

[0056]上で示したように、コンデンサは遮蔽電極層を含むことができる。このような実施形態では、遮蔽電極層は、第５の遮蔽電極および第６の遮蔽電極を含むことができる。このような遮蔽電極は、縦方向および横方向に実質的に同じ平面に存在し得る。遮蔽電極層は、追加静電容量、電磁干渉からの保護および／または他の遮蔽特性を提供するために使用され得る。

[0057]一般に、このような遮蔽電極層の位置決めは必ずしも制限されない。例えば一実施形態では、遮蔽電極層は、交互の誘電層および内部（能動すなわち第１の／第２の）電極層のスタックの上方および／または下方に提供され得る。このような遮蔽電極層は、個々の領域が少なくとも１つの遮蔽電極層を含む遮蔽電極領域内に提供され得る。例えば遮蔽電極層は、誘電層および電極層の積み重ねられたアセンブリの上方に提供され得る。別法としては、遮蔽電極層は、誘電層および電極層の積み重ねられたアセンブリの下方に提供され得る。別の実施形態では、遮蔽電極層は、誘電層および電極層の積み重ねられたアセンブリの上方および下方に提供され得る。存在する場合、遮蔽電極層の第５の遮蔽電極は第１の外部端子と接触することができ、一方、遮蔽電極層の第６の遮蔽電極は第２の外部端子と接触することができる。

[0058]遮蔽電極領域は能動電極領域の上方に直接存在し得る。一実施形態では、遮蔽電極領域は、誘電領域、例えば電極層を全く含んでいない誘電領域によって能動電極領域から分離され得る。一実施形態では、遮蔽電極領域は、アンカー電極領域によって能動電極領域から分離され得る。別の実施形態では、遮蔽電極領域は、誘電領域およびアンカー電極領域によって能動電極領域から分離され得る。

[0059]一般に、遮蔽電極層は、当技術分野で知られている任意の構成を有することができる。例えば第５の遮蔽電極および第６の遮蔽電極は、長方形構成（すなわち階段部分を含んでいない）を有することができる。別法としては、第５の遮蔽電極および第６の遮蔽電極は、本明細書において開示されているように階段を有することができる。例えば階段は、遮蔽電極の横方向の縁から横方向に存在し得る。これに関して、遮蔽電極の階段部分および第１の電極および／または第２の電極の寸法は実質的に同様であってもよい。一般に、遮蔽電極は、上で説明した第１の能動電極層および第２の能動電極層の構成、および上で説明したアンカー電極の構成とは異なる構成を有することができる。

[0060]さらに、遮蔽電極層は、第５の電極と第６の電極の間に遮蔽層ギャップを含むことができる。例えば第５の電極は第１の端子に接続され、一方、第６の電極は第２の端子に接続され得る。遮蔽層ギャップは、縦方向のそれぞれの端子の非接続端部間の距離であってもよい。一実施形態では、このような遮蔽層ギャップは、コンデンサの頂部表面および／または底部表面の外部端子間の外部端子ギャップ未満であってもよい。例えば外部端子は、コンデンサの頂部表面および／または底部表面で終端することができる。このような表面の外部端子の終端端部間の距離は、縦方向の外部端子ギャップとして定義され得る。例えば縦方向の遮蔽層ギャップのこのような長さは、縦方向の外部端子ギャップの長さの約５％以上など、約１０％以上など、約１５％以上など、約２０％以上など、約２５％
以上など、約３０％以上などの約３％以上から、約８０％以下など、約６０％以下など、約４０％以下など、約３５％以下など、約２５％以下など、約２０％以下など、約１５％以下など、約１０％以下などの１００％未満までであってもよい。しかしながら別の実施形態では、遮蔽層ギャップの長さは外部端子ギャップの長さと実質的に同じであってもよいことを理解されたい。

[0061]一実施形態では、遮蔽電極層は、少なくとも１つのアンカー電極層を含むアンカー電極領域によって、積み重ねられたアセンブリから分離され得る。これに関して、遮蔽電極層は、少なくとも１つのアンカー電極領域の上方および／または下方に提供され得る。例えば遮蔽電極層は、少なくとも１つのアンカー電極領域の頂部に、この領域に隣接して提供され得る。遮蔽電極層は、少なくとも１つのアンカー電極領域の直ぐ下に、この領域に隣接して提供され得る。一実施形態では、このようなアンカー電極領域は複数のアンカー電極層を含むことができる。

[0062]さらに、遮蔽電極はコンデンサ内に埋設され得る。例えばコンデンサの本体は、頂部表面および／または底部表面にセラミックカバーを含むことができる。一実施形態では、コンデンサは、頂部表面および底部表面の両方にセラミックカバーを含む。セラミックカバーは、誘電層のために使用される材料と同じ材料であってもよい。しかしながら一実施形態では、コンデンサは、コンデンサの頂部表面および／または底部表面に隣接する遮蔽電極層を含むことができる。このような遮蔽電極は、外部端子の形成を補助することができる。

[0063]上で示したように、コンデンサは、少なくとも１つのフローティング電極を含むフローティング電極層を含むことができる。このような実施形態では、フローティング電極層は第７の電極を含むことができる。一般に、このようなフローティング電極は外部端子に直接接続されない。しかしながらフローティング電極は、外部端子に電気接続される少なくとも１つの電極を含むフローティング電極層の一部であってもよいが、このようなフローティング電極層は、このような電極または外部端子と直接接触しない少なくとも１つのフローティング電極を含む。

[0064]フローティング電極は、当技術分野で知られている任意の方法に従って配置され、かつ、構成され得る。例えばフローティング電極は、第１の電極層および／または第２の電極層の第１の電極の中央部分などの少なくとも一部と重畳するように提供され得る。これに関して、フローティング電極層は、第１の電極層および第２の内部電極層と交互に層状にされ、かつ、配置され、これに関して、このような層は誘電層によって分離され得る。

[0065]さらに、このようなフローティング電極は、当技術分野で広く知られている任意の形状を有することができる。例えば一実施形態では、フローティング電極層は、ダガー様構成を有する少なくとも１つのフローティング電極を含むことができる。例えばこのような構成は、本明細書において説明されている第１の電極の構成および形状に類似していてもよい。しかしながらこのような第１の電極は、階段部分を有する電極アームを含んでいても、または含んでいなくてもよいことを理解されたい。

[0066]さらに、一実施形態では、フローティング電極層は、フローティング電極の端部が少なくとも１つの外部端子に隣接し、ただしこのような外部端子と接触しない少なくとも１つのフローティング電極を含むことができる。これに関して、このようなギャップは、縦方向のフローティング電極ギャップと呼ばれ得る。このようなフローティング電極ギャップは、コンデンサの縦方向の長さの、約３％以上など、約５％以上などの０％よりは広く、また、約４０％以下など、約３０％以下など、約２０％以下など、約１０％以下な
どの約５０％以下の幅にすることができる。

[0067]さらに、コンデンサは第１の外部端子および第２の外部端子を含む。詳細には、第１の外部端子は、コンデンサの第１の端部すなわち側面に沿って配置され、一方、第２の外部端子は、コンデンサの第１の端部すなわち側面とは縦方向に反対側の第２の端部すなわち側面に沿って配置され得る。一般に、第１の電極層の第１の電極および第２の電極層の第２の（対）電極は、第１の外部端子に電気接続される。一方、第２の電極層の第１の電極および第１の電極層の第２の（対）電極は、第２の外部端子に電気接続される。一実施形態では、外部端子は、頂部表面および／または底部表面を取り囲んでいる。別の実施形態では、個々の外部端子は、５つの表面、すなわち頂部表面、底部表面および３つの側面を取り囲み、かつ、これらと接触している。別の実施形態では、外部端子は、それらが頂部表面、底部表面および／またはすべての他の側面を取り囲まないよう、１つの側面にのみ存在している。

[0068]さらに、本明細書において開示されているコンデンサは、必要に応じて任意の配向で取り付けられ得ることを理解されたい。例えばコンデンサは、誘電層および／または電極層が、コンデンサが取り付けられる表面と実質的に平行になるよう、水平方向に取り付けられ得る。これに関して、誘電層および／または電極層は垂直方向に積み重ねられる。別法としては、コンデンサは、誘電層および／または電極層が、コンデンサが取り付けられる表面に対して実質的に直角である垂直方向に取り付けられ得る。さらに、垂直方向に取り付けられる場合、コンデンサは、少なくとも２つの異なる配向で取り付けられ得る。例えばコンデンサは、誘電層および／または電極層の長縁が表面に隣接するように取り付けられ得る。別法としては、コンデンサは、誘電層および／または電極層の短縁が表面に隣接するように取り付けられ得る。

[0069]また、本発明は、超広帯域コンデンサを製造する方法を同じく対象としている。方法は、交互の誘電層および能動電極層を含む能動電極領域を提供するステップ、および少なくとも１つの遮蔽電極を含む遮蔽電極領域を提供するステップを含む。また、方法は、本明細書において定義されているように、能動電極領域と遮蔽電極領域の間、および／または能動電極領域とコンデンサの頂部表面の間の距離を同じく要求することができる。さらに、存在する場合、方法は、少なくとも１つのアンカー電極層を提供するステップを同じく含むことができる。

[0070]さらに、方法は、本体中の個々のベース部分の縦方向の縁を露出させるステップを含むことができ、このような露出は、外部端子の形成を補助することができる。このような露出は、電極層を形成する際に既に存在し得る。さらに、電極は、その少なくとも３つの表面が露出されてもよく、このような露出はラップアラウンド終端（ｗｒａｐ－ａｒｏｕｎｄ ｔｅｒｍｉｎａｔｉｏｎ）を可能にし得る。例えばこのようなラップアラウンド終端は、コンデンサの少なくとも５つの表面などの少なくとも３つの表面に存在し得る。したがって方法は、本明細書において開示されているように、第１の外部端子および第２の外部端子を形成するステップを同じく含むことができる。

[0071]本発明のコンデンサは、図１Ａ～図１Ｄ、図２、図３Ａ～図３Ｂ、図４Ａ～図４Ｂ、図５Ａ～図５Ｃ、図６Ａ～図６Ｄおよび図８Ａ～図８Ｃに示されている実施形態によってさらに説明され得る。図に示されているように、１３４は横方向を表し、一方、１３２は縦方向を表しており、横方向１３４は縦方向１３２に対して直角であってもよい。一方、１３６は垂直方向（すなわちｚ方向）を表している。

[0072]図１Ａ～図１Ｄを参照すると、積層セラミックコンデンサの一実施形態が開示されている。図１Ｄは、複数の第１の電極層１０６および第２の電極層１０８を含む積層コ
ンデンサ１００を示している。積層コンデンサ１００は、第１の電極層１０２の第１の電極１０６および第２の電極層１０４の第２の（対）電極に接続された第１の外部端子１１８を含む。積層コンデンサは、第２の電極層１０４の第１の電極１０６および第１の電極層１０２の第２の（対）電極に接続された第２の外部端子１２０を含む。

[0073]図１Ａは、第１の電極層１０２および第２の電極層１０４の上面図を示したものである。個々の電極層は、第１の電極１０６および第２の電極１０８を含む。第１の電極１０６は、第１の電極１０６の縦方向の縁に沿って延びているベース部分１１４を有することができる。第１の電極１０６は、一対の電極アーム１１０、およびベース部分１１４から延びている少なくとも１つの中央部分１１２を有している。第２の電極１０８は、第２の電極層１０８の縦方向の縁に沿って延びているベース部分１１４を有することができる。第２の電極は、ベース部分１１４から延びている一対の電極アーム１１０を有している。さらに、図１Ａは、主部分１２８および階段部分１３０を含む電極アーム１１０を示している。階段部分は、階段すなわちオフセット１１６から生成されている。すなわち階段部分１１６は、電極アーム１１０の主部分１２８の少なくとも１つの横方向の縁１３１からオフセットされている。

[0074]一方、図１Ａに示されているように、第２の電極層１０４は、左右反対の構成である点を除き、第１の電極層１０２の構成と同じ構成を有している。
[0075]図１Ａの実施形態に加えて、様々な他の電極構成が使用され得ることを理解されたい。例えばこのような電極構成は、図８Ａ～図８Ｃに示されている。図８Ａに示されているように、第１の電極１０６は、中央部分１１２、およびベース部分１１４から延びている一対の電極アーム１１０を含む。一方、第２の電極１０８は、外部端子１１９に隣接する縦方向の端部から延びている一対の電極アーム１１０を含む。図８Ｂでは、第１の電極１０６は、中央部分１１２、および外部端子１２１に隣接する縦方向の端部から延びている一対の電極アーム１１０を含み、一方、第２の電極１０８は、ベース部分１１４から延びている一対の電極アーム１１０を含む。図８Ｃでは、第１の電極１０６は、中央部分１１２、および外部端子１２１に隣接する縦方向の端部から延びている一対の電極アーム１１０を含み、一方、第２の電極１０８は、外部端子１１９に隣接する縦方向の端部から延びている一対の電極アーム１１０を含む。

[0076]したがって図８Ａおよび図８Ｃに示されているように、第１の電極１０６の中央部分１１２と第２の電極１０８のアーム１１０の間に、第２の電極１０８中にベース部分がない中央静電容量領域１２２が形成され、また、第１の電極１０６の中央部分１１２の縦方向前縁（外部端子１２１に隣接する縁の反対側）と外部端子１１９の間に外部静電容量領域１２５が形成される。これに関して、図７の表現は、容量性領域１２５’のための追加並列接続を含むことができる。

[0077]図１Ｂを参照すると、複数の第１の電極層１０２および複数の第２の電極層１０４が交互の左右反対の構成で存在している。図に示されているように、それぞれの電極層の中央部分１１２は少なくとも部分的に重畳している。図１Ｂは合計６つの電極層を示しているが、所望の用途のための所望の静電容量を得るために、任意の数の電極層が使用され得ることを理解されたい。

[0078]図１Ｃおよび図１Ｄを参照すると、第２の電極層１０４の第１の電極１０６は、第２の端部１２１に沿って第２の端子１２０と電気接続され、同様に（図示せず）、第１の電極層１０２の第１の電極１０６は、第１の端部１１９に沿って第１の外部端子１１８と電気接続され得る。いくつかの実施形態では、第１の電極１０６と第２の電極１０８の間にいくつかの容量性領域が形成され得る。例えばいくつかの実施形態では、第１の電極１０６の中央部分１１２と第２の電極１０８のベース部分１１４および／またはアーム１
１０の間に中央容量性領域１２２が形成され得る。いくつかの実施形態では、第１の電極１０６の電極アーム１１０の主部分１２８と第２の電極１０８の電極アーム１１０の主部分１２８の間のギャップ内に主アームギャップ容量性領域１２４が形成され得る。さらに、第１の電極１０６の電極アーム１１０の階段部分１３０と第２の電極１０８の電極アーム１１０の階段部分１３０の間に階段アームギャップ容量性領域１２６が形成され得る。

[0079]図２を参照すると、いくつかの実施形態では、第２の電極層１０４は、上で説明した第１の電極１０６および第２の電極１０８を含むことができる。第１の電極１０６は電極アーム１１０を有することができ、また、電極アーム１１０は主部分１２８および階段部分１３０を含むことができる。主部分１２８は、積層コンデンサの第２の端部１２０から縦方向１３２に延びている少なくとも１つの横方向の縁１３１を有することができる。階段部分１３０は、主部分１２８の横方向の縁１３１から横方向１３４にオフセットされ得る。

[0080]第２の電極１０８は第１の外部端子１１９と電気接続されてもよく、また、縦方向１３２に延びている電極アーム２０２を有することができる。いくつかの実施形態では、電極アーム１１０は、電極アーム２０２と概ね縦方向に整列され得る。いくつかの実施形態では、電極アーム１１０および電極アーム２０２は、縦方向１３２に間隔を隔てて、電極アーム１００の主部分１２８と電極アーム２０２の主部分１２８の間に主ギャップ２２６を形成することができる。主ギャップ２２６は、縦方向１３２に主ギャップ距離２４０を有することができる。

[0081]いくつかの実施形態では、電極アーム１１０の階段部分１３０は、電極アーム１１０の主部分１２８を越えて、縦方向１３２に、第２の端部１２０から遠ざかる方向に延びることができる。同様に、電極アーム２０２の階段部分１３０は、電極アーム２０２の主部分１２８を越えて、縦方向１３２に、第２の端部１１９から遠ざかる方向に延びることができる。これに関して、いくつかの実施形態では、電極アーム１１０および電極アーム２０２は、電極アーム１１０の階段部分１３０と電極アーム２０２の間に階段ギャップ２３０を形成することができる。階段ギャップ２３０は、縦方向１３２に階段ギャップ距離２３２を有することができる。

[0082]いくつかの実施形態では、電極アーム１１０の階段部分１３０は、主部分１２８の横方向の縁１３１から内側に、複数の電極層のうちの少なくとも１つの横方向の中心線２３４に向かってオフセットされ得る。オフセット距離２３８は、横方向の縁１３１と、主部分１２８の横方向の縁１３１に最も近い階段部分１３０の横方向の縁の間に、横方向１３４に画定され得る。しかしながら本明細書においてさらに説明されるように、電極アームは、階段部分に関して代替構成を有することができることを理解されたい。

[0083]図３Ａおよび図３Ｂを参照すると、いくつかの実施形態では、積層コンデンサ３００は、第１の端部１１９に沿って配置された第１の外部端子１１８、および第１の端部１１９とは縦方向１３２に反対側の第２の端部１２１に沿って配置された第２の外部端子１２０を含むことができる。積層コンデンサ３００は、複数の誘電層および複数の電極層を含むことができ、電極層は、対向し、かつ、間隔を隔てた関係で交互配置され、個々の隣接する電極層の間に誘電層が配置されている。

[0084]さらに、上で示したように、積層コンデンサは遮蔽電極を含むことができる。例えば図３Ａに示されているように、積層コンデンサ３００は第１の遮蔽領域２１０および第２の遮蔽領域２１２を含むことができ、また、遮蔽領域２１０、２１２の各々は、１つまたは複数の遮蔽電極層２１４を含むことができる。遮蔽領域２１０、２１２は、誘電領域（例えば電極層を全く含まない誘電領域）によって能動電極領域２１６から間隔が隔て
られてもよい。図３Ｂを参照すると、遮蔽電極層２１４は、個々の遮蔽電極２２０が概ね長方形である第１の遮蔽電極構成を有することができる。他の実施形態では、遮蔽電極層２１４は、遮蔽電極２２２が、外部端子に隣接する遮蔽電極の縁とは反対側の遮蔽電極の縁に、例えば図１Ａおよび図２の電極を参照して上で説明した階段２２４を含む第２の遮蔽電極構成を有することができる。

[0085]いくつかの実施形態では、第１の遮蔽領域２１０と第２の遮蔽領域２１２の間に能動電極２１８領域が配置され得る。能動電極領域２１６は、例えば図１Ａ～図１Ｄを参照して説明した複数の交互の能動電極層２１８を含むことができる。さらに、コンデンサ３００の頂部表面および／または底部表面に沿って一対のセラミックカバー２２６が配置され得る。

[0086]図４Ａおよび図４Ｂを参照すると、いくつかの実施形態では、積層コンデンサ３００は、アンカー電極領域３０２、３０４、３１６および／または３１８を同じく含むことができる。例えば積層コンデンサ３００は、能動電極領域２１６の頂部に第１のアンカー電極領域３０４を含むことができる。さらに、第１のアンカー電極領域３０４の頂部などの、第１のアンカー電極領域３０４の上方に、遮蔽電極層２１４を含む遮蔽電極領域２１０が配置され得る。さらに、遮蔽電極領域２１０の頂部などの、遮蔽電極領域２１０の上方に第２のアンカー電極領域３０２が配置され得る。同様に、積層コンデンサ３００は、能動電極領域２１６の直ぐ下方などの、能動電極領域２１６の下方に第３のアンカー電極領域３１６を含むことができる。さらに、第３のアンカー電極領域３１６の直ぐ下方などの、第３のアンカー電極領域３１６の下方に、遮蔽電極層２１４を含む遮蔽電極領域２１０が配置され得る。さらに、遮蔽電極領域２１０の直ぐ下方などの、遮蔽電極領域２１０の下方に第４のアンカー電極領域３１８が配置され得る。これに関して、能動電極領域２１６は、例えば第１のアンカー電極領域３０４と第３のアンカー電極領域３１６の間に配置され得る。能動電極領域２１６は、図３Ａおよび図３Ｂを参照して上で説明したように構成され得る。

[0087]図４Ｂを参照すると、アンカー電極領域３０２、３０４、３１６および／または３１８は、一対のアンカー電極３１２を個々に有する複数のアンカー電極層３１０を含むことができる。アンカー電極３１２は一対の電極アーム３１４を含むことができる。アンカー電極３１２の個々の電極アーム３１４は、例えば図１Ａおよび図２の電極を参照して上で説明した方法と同様の方法で主部分３２８および階段部分３３０を含むことができる。

[0088]図５Ａ、図５Ｂおよび図５Ｃを参照すると、アンカー電極３１２は様々な構成を有することができる。例えば図５Ａを参照すると、いくつかの実施形態では、アンカー電極３１２の電極アーム３１４は階段を含まなくてもよい。例えばこのような電極は、階段がないＣ字形構成で存在し得る。図５Ｂを参照すると、いくつかの実施形態では、アンカー電極３１２の電極アーム３１４は、アンカー電極３１２の外側の横方向の縁３２２から内側へオフセットされている階段部分３２０を含むことができる。図５Ｃを参照すると、他の実施形態では、階段部分３２０は、アンカー電極３１２のアーム３１４の内側の横方向の縁３２４からオフセットされ得る。さらに他の構成も可能である。例えばいくつかの実施形態では、階段部分３２０は、外側の横方向の縁３２２および内側の横方向の縁３２４の両方からオフセットされ得る。

[0089]図６Ａ～図６Ｃを参照すると、いくつかの実施形態では、能動電極１０６、１０８は様々な他の構成を有することができる。例えば図６Ａを参照すると、いくつかの実施形態では、第１の電極１０６および第２の電極１０８の各々は、図２に関連して上で説明した一対のアーム１１０、２０２の代わりに、単一のアーム１１０を含むことができる。
これに関して、このような電極は、ベースから延びている中央部分、および同じくベース部分から延びている１つの電極アームを含む１つの電極を含むことができ、一方、対電極は、このような第２の電極のベース部分、およびベース部分から延びている電極アームを１つだけ含むことができる。

[0090]図６Ｂを参照すると、いくつかの実施形態では、第１の電極１０６および第２の電極１０８の各々は中央部分１１２を含むことができる。例えば個々の電極１０６、１０８は、それぞれのベース部分から延びている２つの電極アーム１１０、２０２などの少なくとも１つの電極アーム１１０、２０２に加えて、それぞれのベース部分から延びている中央部分１１２を含むことができる。

[0091]図６Ｃを参照すると、いくつかの実施形態では、電極１０６、１０８の電極アーム１１０、２０２は、電極アームの主部分の内側の横方向の縁３２４から外側に、電極層の電極１０６、１０８のうちの少なくとも１つの横方向の中心線２３６から遠ざかる方向にオフセットされる階段部分１３０を有することができる。最後に、図６Ｄを参照すると、いくつかの実施形態では、電極１０６、１０８の電極アーム１１０は、電極アーム１１０、２０２の外側の横方向の縁３２２および内側の横方向の縁３２４の両方からオフセットされる階段部分１３０を有することができる。

[0092]本明細書において図に示され、かつ、説明された実施形態に加えて、電極の中央部分は、当技術分野で知られている任意の構成を有することができる。例えば図１Ａおよび図６Ａ～図６Ｄに示されているように、中央部分は、比較的長方形の構成を有することができる。すなわち横方向の縁は、縦方向に実質的に直線的に延びることができる。しかしながら他の構成が同じく使用され得る。例えば一実施形態では、電極の中央部分は櫂様の構成を含むことができ、このような実施形態では、横方向の縁は、縦方向に、ベース部分から遠ざかる方向に、次に横方向に、中央部分から遠ざかる方向に実質的に直線的に延び、次にもう一度縦方向に、ベース部分から遠ざかる方向に実質的に直線的に延びる。別の実施形態では、電極の中央部分は翼様の構成を含むことができ、このような実施形態では、横方向の縁は、縦方向に、ベース部分からベース部分から遠ざかる方向に、次に横方向に、中央部分から遠ざかる方向に実質的に直線的に延び、次にもう一度縦方向に、ベース部分から遠ざかる方向に、次にもう一度横方向に、中央部分に向かって実質的に直線的に延び、次にもう一度縦方向に、ベース部分から遠ざかる方向に実質的に直線的に延びる。

[0093]一般に、本発明は、様々な利益および利点を提供する独自の構成を有する電極を備えた積層コンデンサを提供する。これに関して、コンデンサを構築するのに使用される材料は、制限されることはあり得ず、また、当技術分野で広く使用されている任意の材料であってもよく、また、当技術分野で広く使用されている任意の方法を使用して形成され得ることを理解されたい。

[0094]一般に、誘電層は、典型的には約１０から約４０，０００まで、いくつかの実施形態では約５０から約３０，０００まで、また、いくつかの実施形態では約１００から約２０，０００までなどの比較的高い誘電率（Ｋ）を有する材料から形成される。

[0095]これに関して、誘電材料はセラミックであってもよい。セラミックは、ウェーハ（例えば事前焼成された）、またはデバイス自体内で共焼成される誘電材料などの様々な形態で提供され得る。

[0096]高誘電材料のタイプの特定の例は、例えばＮＰＯ（ＣＯＧ）（最大約１００）、Ｘ７Ｒ（約３，０００から約７，０００まで）、Ｘ７Ｓ、Ｚ５Ｕおよび／またはＹ５Ｖ材
料を含む。上記材料は、それらの産業分野で認められた定義によって記述されるものであり、そのような定義の一部は、米国電子工業会（ＥＩＡ）によって確立された標準分類であり、また上記材料は、そのようなものとして、当業者によって認識されるべきであることを認識されたい。例えばこのような材料はセラミックを含むことができる。このような材料は、チタン酸バリウムおよび関連する固溶体（例えばチタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸チタン酸バリウム、ジルコン酸チタン酸バリウムストロンチウム、ジルコン酸チタン酸バリウムカルシウム、等々）、チタン酸鉛および関連する固溶体（例えばジルコン酸チタン酸鉛、ジルコン酸チタン酸鉛ランタン）、ビスマスチタン酸ナトリウム、等々などのペロブスカイトを含むことができる。特定の一実施形態では、例えば式Ｂａ_ｘＳｒ_１－ｘＴｉＯ_３のチタン酸バリウムストロンチウム（「ＢＳＴＯ」）が使用されてもよく、上式でｘは０から１までであり、いくつかの実施形態では約０．１５から約０．６５まで、また、いくつかの実施形態では約０．２５から約０．６までである。他の適切なペロブスカイトは、例えばｘが約０．２から約０．８までであり、また、いくつかの実施形態では約０．４から約０．６までであるＢａ_ｘＣａ_１－ｘＴｉＯ_３、ｘが約０．０５から約０．４の範囲にわたるＰｂ_ｘＺｒ_１－ｘＴｉＯ_３（「ＰＺＴ」）、ジルコン酸チタン酸鉛ランタン（「ＰＬＺＴ」）、チタン酸鉛（ＰｂＴｉＯ_３）、ジルコン酸チタン酸バリウムカルシウム（ＢａＣａＺｒＴｉＯ_３）、硝酸ナトリウム（ＮａＮＯ_３）、ＫＮｂＯ_３、ＬｉＮｂＯ_３、ＬｉＴａＯ_３、ＰｂＮｂ_２Ｏ_６、ＰｂＴａ_２Ｏ_６、ＫＳｒ（ＮｂＯ_３）、およびＮａＢａ_２（ＮｂＯ_３）_５ＫＨｂ_２ＰＯ_４を含むことができる。より一層複雑なペロブスカイトはＡ［Ｂ１_１／３Ｂ２_２／３］Ｏ_３材料を含むことができ、上式でＡはＢａ_ｘＳｒ_１－ｘ（ｘは０から１までの値であってもよい）、Ｂ１はＭｇ_ｙＺｎ_１－ｙ（ｙは０から１までの値であってもよい）、Ｂ２はＴａ_ｚＮｂ_１－ｚである（ｚは０から１までの値であってもよい）。特定の一実施形態では、誘電層はチタン酸を含むことができる。

[0097]電極層は、当技術分野で知られている様々な異なる金属のうちのいずれかから形成され得る。電極層は、導電性金属などの金属からできていてもよい。材料は、貴金属（例えば銀、金、パラジウム、白金、等々）、卑金属（例えば銅、スズ、ニッケル、クロム、チタン、タングステン、等々）など、ならびにそれらの様々な組合せを含むことができる。スパッタされたチタン／タングステン（Ｔｉ／Ｗ）合金、ならびにクロム、ニッケルおよび金のそれぞれのスパッタされた層も同じく適切であり得る。また、電極は、銀、銅、金、アルミニウム、パラジウム、等々などの低抵抗材料で同じくできていてもよい。特定の一実施形態では、電極層は、ニッケルまたはその合金を含むことができる。

[0098]外部端子は、当技術分野で知られている様々な異なる金属のうちのいずれかから形成され得る。外部端子は、導電性金属などの金属からできていてもよい。材料は、貴金属（例えば銀、金、パラジウム、白金、等々）、卑金属（例えば銅、スズ、ニッケル、クロム、チタン、タングステン、等々）など、ならびにそれらの様々な組合せを含むことができる。特定の一実施形態では、外部端子は、銅またはその合金を含むことができる。

[0099]外部端子は、当技術分野で広く知られている任意の方法を使用して形成され得る。外部端子は、スパッタリング、塗装、印刷、無電解めっきまたは微細銅終端（ＦＣＴ）、電気めっき、プラズマ堆積、推進剤噴霧／エアブラシ、等々などの技法を使用して形成され得る。

[00100]一実施形態では、外部端子は、外部端子が比較的分厚くなるように形成され得
る。例えばこのような端子は、電極層の露出された部分に金属の分厚い膜条片を加えることによって形成され得る。このような金属はガラス基質（ｇｌａｓｓ ｍａｔｒｉｘ）で存在し、また、銀または銅を含むことができる。例として、このような条片はコンデンサの上に印刷および焼成され得る。その後に、コンデンサを基板にはんだ付けすることがで
きるよう、金属（例えばニッケル、スズ、はんだ、等々）の追加めっき層が終端条片の上に生成され得る。分厚い膜条片のこのような塗布は、当技術分野で広く知られている任意の方法を使用して実施され得る（例えば金属含有ペースト（ｍｅｔａｌ－ｌｏａｄｅｄ ｐａｓｔｅ）を露出された電極層の上に移すための終端機械および印刷車輪（ｐｒｉｎｔｉｎｇ ｗｈｅｅｌ）によって）。焼付け終端およびその上にめっきされた金属膜によって形成された外部端子の構成要素の例は、Ｓａｎｏらに対する米国特許第５，０２１，９２１に開示されており、その開示は、参照により、あらゆる目的のために本明細書に組み込まれている。

[00101]分厚くめっきされた外部端子は、約１２５μｍ以下など、約１００μｍ以下な
ど、約８０μｍ以下などの約１５０μｍ以下の平均厚さを有することができる。分厚くめっきされた外部端子は、約３５μｍ以上など、約５０μｍ以上など、約７５μｍ以上などの約２５μｍ以上の平均厚さを有することができる。例えば分厚くめっきされた外部端子は、約３５μｍから約１２５μｍまでなど、約５０μｍから約１００μｍまでなどの約２５μｍから約１５０μｍまでの平均厚さを有することができる。

[00102]別の実施形態では、外部端子は、外部端子が金属の薄膜めっきであるように形
成され得る。このような薄膜めっきは、電極層の露出された部分に導電性金属などの導電材料を堆積させることによって形成され得る。例えば電極層の前縁は、めっきされた終端の形成を可能にし得るように露出され得る。

[00103]薄くめっきされた外部端子は、約４０μｍ以下など、約３０μｍ以下など、約
２５μｍ以下などの約５０μｍ以下の平均厚さを有することができる。薄くめっきされた外部端子は、約１０μｍ以上など、約１５μｍ以上などの約５μｍ以上の平均厚さを有することができる。例えば外部端子は、約１０μｍから約４０μｍまでなど、約１５μｍから約３０μｍまでなど、約１５μｍから約２５μｍまでなどの約５μｍから約５０μｍまでの平均厚さを有することができる。

[00104]一般に、外部端子はめっき端子を備えることができる。例えば外部端子は、電
気めっき端子、無電解めっき端子またはそれらの組合せを備えることができる。例えば電気めっき端子は、電解めっきによって形成され得る。無電解めっき端子は、無電解めっきによって形成され得る。

[00105]複数の層が外部端子を構成する場合、外部端子は、電気めっき端子および無電
解めっき端子を含むことができる。例えば最初に無電解めっきを使用して、材料の初期層が堆積されてもよい。次に、めっき技法は、材料のより速い構築を可能にすることができる電気化学めっきシステムに切り替えられ得る。

[00106]いずれかのめっき法を使用してめっき端子を形成する場合、コンデンサの本体
から露出される電極層のリードタブの前縁がめっき溶液にさらされる。さらすことにより、一実施形態では本コンデンサがめっき溶液に浸漬され得る。

[00107]めっき溶液は、めっきされた終端を形成するために使用される、導電性金属な
どの導電材料を含む。このような導電材料は、上記材料のうちのいずれか、または当技術分野で広く知られている任意の材料であってもよい。例えばめっき溶液は、めっきされた層および外部端子がニッケルを含むよう、スルファミン酸ニッケル槽溶液または他のニッケル溶液であってもよい。別法として、めっき溶液は、めっきされた層および外部端子が銅を含むよう、銅酸槽または他の適切な銅溶液であってもよい。

[00108]さらに、めっき溶液は、当技術分野で広く知られている他の添加剤を含むこと
も可能であることを理解されたい。例えば添加剤は、めっきプロセスを補助することができる他の有機添加剤および媒体を含むことができる。さらに、添加剤は、めっき溶液を所望のｐＨで使用するために使用され得る。一実施形態では、コンデンサ、およびリードタブの露出された前縁に対する、完全なめっき被覆およびめっき材料の結合を補助するために、抵抗低減添加剤が溶液中に使用され得る。

[00109]コンデンサは、所定の時間量の間、めっき溶液に露出、浸水、浸漬され得る。
このような露出時間は必ずしも制限されず、めっき端子を形成するために十分なめっき材料を堆積させることができる十分な時間量であり得る。これに関して、時間は、一組の交互の誘電層および電極層内のそれぞれの電極層の所与の極性のリードタブの、所望の露出された隣接する前縁間の連続接続の形成を可能にする十分な時間でなければならない。

[00110]一般に、電解めっきと無電解めっきの相違は、電解めっきは、外部電源の使用
などによる電気的バイアスを使用していることである。電解めっき溶液は、典型的には、高電流密度範囲、例えば１０～１５ａｍｐ／ｆｔ^２（定格９．４ボルト）にさらされ得る。接続は、めっき端子の形成を必要とするコンデンサへの負の接続、および同じめっき溶液中の固体材料（例えばＣｕめっき溶液中のＣｕ）への正の接続を使用して形成され得る。すなわちコンデンサは、めっき溶液の極性とは反対の極性にバイアスされる。このような方法を使用して、めっき溶液の導電材料が、電極層のリードタブの露出された前縁の金属に引き付けられる。

[00111]コンデンサをめっき溶液に浸す、またはさらす前に、様々な前処理ステップが
使用され得る。このようなステップは、リードタブの前縁へのめっき材料の付着に触媒作用を及ぼすこと、付着を加速すること、および／または付着を改善することを含む様々な目的のために実施され得る。

[00112]さらに、めっきまたは任意の他の前処理ステップの前に、初期クリーニングス
テップが使用され得る。このようなステップは、電極層の露出されたリードタブの上に形成するあらゆる酸化物の蓄積を除去するために使用され得る。このクリーニングステップは、内部電極または他の導電性素子がニッケルで形成される場合に、酸化ニッケルのあらゆる蓄積の除去を補助するためにとりわけ有用であり得る。構成要素クリーニングは、酸クリーナを含むものなど、プレクリーン槽中の完全浸水によって達成され得る。一実施形態では、露出は、約１０分程度などの所定の時間にわたり得る。また、クリーニングは、別法として化学研磨またはハーパライジングステップによっても同じく達成され得る。

[00113]さらに、導電材料の堆積を容易にするために、電極層のリードタブの露出され
た金属前縁を活性化するステップが実施され得る。活性化は、パラジウム塩、光パターン化パラジウム有機金属前駆体（マスクまたはレーザを介した）、スクリーン印刷またはインクジェット堆積パラジウム化合物、または電気泳動パラジウム堆積物中への浸水によって達成され得る。パラジウムに基づく活性化は、ここでは、ニッケルまたはその合金で形成された、露出されたタブ部分の活性化としばしば良好に作用する活性化溶液の単なる例として開示されていることを認識されたい。しかしながら他の活性化溶液も同じく利用され得ることを理解されたい。

[00114]また、上記活性化ステップの代わりに、またはそれに加えて、コンデンサの電
極層を形成する際に、導電材料中に活性化ドーパントが導入され得る。例えば電極層がニッケルを含み、また、活性化ドーパントがパラジウムを含んでいる場合、電極層を形成するニッケルインクまたは組成物中にパラジウムドーパントが導入され得る。そうすることにより、パラジウム活性化ステップを除去することができる。有機金属前駆体など、上記活性化方法のうちのいくつかは、コンデンサの概ねセラミックのボディーへの付着を強化
するためのガラス形成剤の共堆積に同じく適していることをさらに認識されたい。活性化ステップが上で説明したように実施される場合、終端めっきの前後に、露出された導電性部分に活性剤材料の痕跡がしばしば残り得る。

[00115]さらに、めっき後の後処理ステップが同じく使用され得る。このようなステッ
プは、材料の付着の強化および／または改善を含む様々な目的のために実施され得る。例えばめっきステップを実施した後に、加熱（または焼きなまし）ステップが使用され得る。このような加熱は、焼付け、レーザサブジェクション、ＵＶ露光、マイクロ波露出、アーク溶接、等々によって実施され得る。

[00116]本明細書において示されているように、外部端子は少なくとも１つのめっき層
を含む。一実施形態では、外部端子は１つのめっき層のみを備えることができる。しかしながら外部端子は複数のめっき層を備えることができることを理解されたい。例えば外部端子は、第１のめっき層および第２のめっき層を備えることができる。さらに、外部端子は第３のめっき層を同じく備えることができる。これらのめっき層の材料は、上で言及した、当技術分野で広く知られている任意の材料であってもよい。

[00117]例えば第１のめっき層などの１つのめっき層は、銅またはその合金を含むこと
ができる。第２のめっき層などの別のめっき層は、ニッケルまたはその合金を含むことができる。第３のめっき層などの別のめっき層は、スズ、鉛、金、または合金などの組合せを含むことができる。別法としては、初期めっき層がニッケルを含み、スズまたは金のめっき層がそれに続いてもよい。別の実施形態では、銅の初期めっき層が形成され、次にニッケル層が形成され得る。

[00118]一実施形態では、初期すなわち第１のめっき層は、導電性金属（例えば銅）で
あってもよい。この領域は、次に、密閉のために抵抗体高分子材料を含む第２の層で被覆され得る。この領域は、次に、抵抗性高分子材料を選択的に除去するために研磨され、次に、導電性金属材料（例えば銅）を含む第３の層で再びめっきされ得る。

[00119]初期めっき層の上方の上記第２の層は、はんだバリア層、例えばニッケル－は
んだバリア層に対応し得る。いくつかの実施形態では、上記層は、初期無電解または電解めっき層（例えばめっき銅）の頂部に金属（例えばニッケル）の追加層を電気めっきすることによって形成され得る。層、例えば上記はんだバリア層のための他の例示的材料は、ニッケル－リン、金および銀を含む。上記はんだバリア層の上の第３の層は、いくつかの実施形態では、めっきされたＮｉ、Ｎｉ／Ｃｒ、Ａｇ、Ｐｄ、Ｓｎ、Ｐｂ／Ｓｎ、または他の適切なめっきされたはんだなどの導電性層に対応し得る。

[00120]さらに、抵抗性合金被覆またはより高い抵抗金属合金被覆、例えば無電解Ｎｉ
－Ｐ合金をこのような金属めっきの上に提供するために、電気めっきステップが後続する金属めっきの層が形成され得る。しかしながら本明細書における完全な開示から当業者が理解することになるように、任意の金属被覆を含むことも可能であることを理解されたい。

[00121]上記ステップは、すべて、バレルめっき、流動床めっきおよび／またはフロー
スルーめっき終端プロセスなどのバルクプロセスとして生じてもよく、それらのすべては当技術分野で広く知られていることを認識されたい。このようなバルクプロセスによれば、複数の構成要素を一度に処理することができ、有効で、かつ、迅速な終端プロセスを提供する。これは、個々の構成要素の処理を必要とする厚膜終端の印刷などの従来の終端方法に関してとりわけ有利である。

[00122]本明細書において説明されているように、外部端子の形成は、概して、電極層
のリードタブの露出された前縁の位置によって案内される。このような現象は、コンデンサ上の選択された周辺位置における電極層の露出された導電性金属の構成によって外部めっき端子の形成が決定されるため、「自己決定」と呼ばれ得る。

[00123]薄膜めっきされた終端を形成するための上で説明した技術の追加態様は、Ｒｉ
ｔｔｅｒらに対する米国特許第７，１７７，１３７号および米国特許第７，４６３，４７４号に記載されており、これらは参照により、あらゆる目的のために本明細書に組み込まれている。また、コンデンサ終端を形成するための追加の技術も同じく本技術の範囲内であり得ることを認識されたい。例示的代替は、それらに限定されないが、厚膜導電性層または薄膜導電性層の両方を形成するための、めっき、磁性、マスキング、電気泳動／静電、スパッタリング、真空蒸着、印刷または他の技法による終端の形成を含む。

実施例
実施例１
[00124]本明細書において定義された積層コンデンサは、以下で示されている仕様およ
び以下の表に示されている仕様に従って製造された。

[00125]詳細には、総チップ厚さが５０．８×１０^－５メートル（２０ミル）、能動電
極領域から遮蔽領域までの距離が５．０８×１０^－５メートル（２ミル）（総合厚さの１０％）、および能動電極領域から表面までの距離が６．８５８×１０^－５メートル（２．７ミル）（総合厚さの１３．５％）のコンデンサが製造された。特定の例に対して、アンカー電極は、本明細書において定義されている階段部分を含んでいない。

[00126]個々のコンデンサの挿入損は、広範囲の動作周波数（すなわち４ＧＨｚから４
０ＧＨｚまで）にわたって測定された。このような挿入損は、水平および垂直構成のコンデンサを使用して測定され、データ点毎に２つのサンプルが試験された。以下の表の範囲は、周波数範囲内における最大挿入損および最小挿入損を示している。

実施例２
[00127]本明細書において定義された積層コンデンサは、以下で示されている仕様およ
び以下の表に示されている仕様に従って製造された。

[00128]個々のコンデンサの挿入損は、広範囲の動作周波数（すなわち４ＧＨｚから４
０ＧＨｚまで）にわたって測定された。このような挿入損は、電極層が取付け表面に対して平行であるように水平構成であり、かつ、垂直方向に積み重ねられたコンデンサを使用して測定された。

[00129]本発明のこれらおよび他の修正および変更は、本発明の精神および範囲から逸
脱することなく当業者によって実践され得る。さらに、様々な実施形態の態様は、全体または部分の両方において相互に交換され得ることを理解されたい。さらに、当業者は、以上の説明は単なる例にすぎず、添付の特許請求の範囲においてさらに説明されている本発明を制限することは意図されていないことを認識するであろう。

Claims (40)

1. 積層セラミックコンデンサであって、
   前記コンデンサの第１の端部に沿って配置された第１の外部端子と、
   前記コンデンサの前記第１の端部とは縦方向に反対側の第２の端部に沿って配置された第２の外部端子と、
   交互の誘電層および能動電極層を含む能動電極領域と、
   遮蔽層ギャップによって前記縦方向に間隔を隔てた少なくとも２つの遮蔽電極を含む遮蔽電極領域と
   を備え、
   前記能動電極領域から前記遮蔽電極領域までの距離が、頂部表面と、前記頂部表面とは反対側の底部表面との間の前記コンデンサの厚さの約４％から約２０％までであり、
   前記遮蔽層ギャップが、前記頂部表面または前記底部表面のうちの少なくとも一方の前記縦方向の前記第１の外部端子と第２の外部端子の間の外部端子ギャップの約３％から約６０％までの範囲である
   積層セラミックコンデンサ。
2. 前記少なくとも２つの遮蔽電極が、前記第１の外部端子と接続された第１の遮蔽電極、および前記第２の外部端子と接続され、前記第１の遮蔽電極と前記縦方向に対して直角であるＺ方向に概ね整列された第２の遮蔽電極を備え、前記第１の遮蔽電極および第２の遮蔽電極の各々が、前記遮蔽層ギャップによって前記縦方向に間隔を隔てるそれぞれの非接続端部を有する、請求項１に記載の積層セラミックコンデンサ。
3. 前記能動電極領域から前記頂部表面までの距離が前記コンデンサの厚さの約４％から約２０％までの範囲である、請求項１に記載の積層セラミックコンデンサ。
4. 前記能動電極領域から前記頂部表面までの距離が約３．８１×１０^－５メートル（１．５ミル）から８．１２８×１０^－５メートル（３．２ミル）までである、請求項１に記載の積層セラミックコンデンサ。
5. 前記能動電極領域から前記遮蔽電極領域までの距離が約３．８１×１０^－５メートル（１．５ミル）から８．１２８×１０^－５メートル（３．２ミル）までの範囲である、請求項１に記載の積層セラミックコンデンサ。
6. ３３ＧＨｚから４０ＧＨｚまでの周波数範囲にわたって測定されると、前記コンデンサが０．２５ｄＢから０．５５ｄＢまでの挿入損を示す、請求項１に記載の積層セラミックコンデンサ。
7. ２３ＧＨｚから３０ＧＨｚまでの周波数範囲にわたって測定されると、前記コンデンサが０．２０ｄＢから０．３５ｄＢまでの挿入損を示す、請求項１に記載の積層セラミックコンデンサ。
8. １３ＧＨｚから２０ＧＨｚまでの周波数範囲にわたって測定されると、前記コンデンサが０．１５ｄＢから０．４０ｄＢまでの挿入損を示す、請求項１に記載の積層セラミックコンデンサ。
9. ４ＧＨｚから１０ＧＨｚまでの周波数範囲にわたって測定されると、前記コンデンサが０．１ｄＢから０．２５ｄＢまでの挿入損を示す、請求項１に記載の積層セラミックコンデンサ。
10. 前記能動電極層が、
    前記第１の外部端子と電気接続された第１の電極であって、前記第１の電極が主部分および階段部分を備える第１の電極アームを有し、前記主部分が前記積層コンデンサの前記第１の端部から延びている横方向の縁を有し、前記階段部分が前記主部分の前記横方向の縁からオフセットされた横方向の縁を有する、第１の電極と、
    前記第２の外部端子と電気接続された第２の電極と
    を備える、請求項１に記載の積層セラミックコンデンサ。
11. 前記第１の電極アームおよび前記第２の電極が間隔を隔てて、前記第１の電極アームの前記主部分と前記第２の電極の間の主ギャップ距離、および前記第１の電極アームの前記階段部分と前記第２の電極の間の階段ギャップ距離を形成する、請求項１０に記載の積層セラミックコンデンサ。
12. 前記主ギャップ距離が前記第１の外部端子から前記第２の外部端子までの前記コンデンサの長さの５％から６０％までである、請求項１１に記載の積層セラミックコンデンサ。
13. 前記主ギャップ距離が前記第１の電極アームの前記主部分の長さの５０％以上である、請求項１１に記載の積層セラミックコンデンサ。
14. 前記階段ギャップ距離が前記第１の外部端子から前記第２の外部端子までの前記コンデンサの長さの１％から３０％までである、請求項１１に記載の積層セラミックコンデンサ。
15. 前記階段ギャップ距離が前記第１の電極アームの前記階段部分の長さの５％から５０％までである、請求項１１に記載の積層セラミックコンデンサ。
16. 前記階段ギャップ距離が前記主ギャップ距離の５％から７０％までである、請求項１１に記載の積層セラミックコンデンサ。
17. 前記第１の電極アームの前記階段部分が前記主部分の前記横方向の縁から内側に、前記電極層のうちの少なくとも１つの横方向の中心線に向かってオフセットされる、請求項１０に記載の積層セラミックコンデンサ。
18. 前記第１の電極アームの前記階段部分が前記主部分の前記横方向の縁から外側に、前記電極層のうちの少なくとも１つの横方向の中心線から遠ざかる方向にオフセットされる、請求項１０に記載の積層セラミックコンデンサ。
19. 前記階段部分の個々の横方向の縁が前記主部分の個々の横方向の縁からオフセットされる、請求項１０に記載の積層セラミックコンデンサ。
20. 前記第２の電極が主部分および階段部分を備える第２の電極アームを含み、前記主部分が前記積層コンデンサの前記第２の端部から延びている横方向の縁を有し、前記階段部分が前記主部分の前記横方向の縁からオフセットされた横方向の縁を有する、請求項１０に記載の積層セラミックコンデンサ。
21. 前記第１の電極アームおよび前記第２の電極アームが、前記第１の電極アームの前記主部分と前記第２の電極アームの前記主部分の間に主ギャップ距離が形成され、また、前記第１の電極アームの前記階段部分と前記第２の電極アームの前記階段部分の間に階段ギャップ距離が形成されるように間隔を隔てる、請求項２０に記載の積層セラミックコンデンサ。
22. 前記第１の電極が前記第１の外部端子と電気接続されたベース部分を備え、前記第１の電極アームが前記ベース部分から延びる、
    請求項１０に記載の積層セラミックコンデンサ。
23. 前記第２の電極が前記第２の外部端子と電気接続されたベース部分を備え、前記第２の電極が前記ベース部分から延びている第２の電極アームを含む、
    請求項１０に記載の積層セラミックコンデンサ。
24. 前記第１の電極が前記第１の外部端子と電気接続されたベース部分を備え、前記第１の電極アームが前記ベース部分から延び、
    前記第２の電極が前記第２の外部端子と電気接続されたベース部分を備え、前記第２の電極が前記ベース部分から延びている第２の電極アームを含む、
    請求項１０に記載の積層セラミックコンデンサ。
25. 前記第１の電極が前記第１の外部端子と電気接続されたベース部分を備え、
    前記第２の電極が前記第２の外部終端と電気接続されたベース部分を備え、
    前記第１の電極が中央部分を備え、前記中央部分が、前記第１の電極の前記中央部分と前記第２の電極の前記ベース部分の間に中央端部ギャップ距離が形成され、前記第１の電極の前記中央部分と前記第２の電極の間に中央縁ギャップ距離が形成されるよう、前記第１の端部から遠ざかる方向に延び、
    前記中央端部ギャップ距離が前記中央縁ギャップ距離にほぼ等しい、
    請求項１０に記載の積層セラミックコンデンサ。
26. 前記能動電極領域と前記遮蔽電極領域の間に少なくとも１つのアンカー電極層を備えるアンカー電極領域をさらに備える、請求項１に記載の積層セラミックコンデンサ。
27. 前記アンカー電極層が、
    前記第１の外部端子と電気接続された第３の電極であって、前記第３の電極が主部分および階段部分を備える第３の電極アームを有し、前記主部分が前記積層コンデンサの前記第１の端部から延びている横方向の縁を有し、前記階段部分が前記主部分の前記横方向の縁からオフセットされた横方向の縁を有する、第３の電極と、
    前記第２の外部端子と電気接続された第４の電極と
    を備える、請求項２６に記載の積層セラミックコンデンサ。
28. 前記第４の電極アームが主部分および階段部分を備え、前記主部分が前記積層コンデンサの前記第２の端部から延びている横方向の縁を有し、前記階段部分が前記主部分の前記横方向の縁からオフセットされた横方向の縁を有する、請求項２７に記載の積層セラミックコンデンサ。
29. 前記能動電極領域と前記遮蔽電極領域の間に誘電層を備える誘電領域をさらに備える、請求項１に記載の積層セラミックコンデンサ。
30. 前記階段部分が前記電極アームの前記主部分の幅の５％～９０％である幅を有する、請求項１０に記載の積層セラミックコンデンサ。
31. 前記階段部分が前記電極アームの長さの５％～７０％である長さを有する、請求項１０に記載の積層セラミックコンデンサ。
32. 前記主部分が前記電極アームの長さの２５％～９０％である長さを有する、請求項１０
    に記載の積層セラミックコンデンサ。
33. 前記外部端子が電気めっき層である、請求項１に記載の積層セラミックコンデンサ。
34. 前記外部端子が無電解めっき層である、請求項１に記載の積層セラミックコンデンサ。
35. 前記外部端子が導電性金属を含む、請求項１に記載の積層セラミックコンデンサ。
36. 前記導電性金属が、銀、金、パラジウム、白金、スズ、ニッケル、クロム、チタン、タングステンまたはそれらの組合せもしくは合金を含む、請求項３５に記載の積層セラミックコンデンサ。
37. 前記導電性金属が銅またはその合金を含む、請求項３５に記載の積層セラミックコンデンサ。
38. 前記外部端子が約５μｍから約５０μｍまでの平均厚さを有する、請求項３５に記載の積層セラミックコンデンサ。
39. 前記遮蔽電極が概ね長方形の構成を有する、請求項１に記載の積層セラミックコンデンサ。
40. 前記遮蔽電極が、外部端子に隣接する前記遮蔽電極の前記縁の反対側の前記遮蔽電極の縁に階段を有する、請求項１に記載の積層セラミックコンデンサ。