[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2023163742A - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents

固体撮像装置、固体撮像装置の駆動方法、および電子機器 Download PDF

Info

Publication number
JP2023163742A
JP2023163742A JP2022074847A JP2022074847A JP2023163742A JP 2023163742 A JP2023163742 A JP 2023163742A JP 2022074847 A JP2022074847 A JP 2022074847A JP 2022074847 A JP2022074847 A JP 2022074847A JP 2023163742 A JP2023163742 A JP 2023163742A
Authority
JP
Japan
Prior art keywords
reset
terminal
period
transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022074847A
Other languages
English (en)
Inventor
一葵 立田
Kazuki Tatsuta
俊介 大倉
Shunsuke Okura
健 宮内
Takeshi Miyauchi
英樹 大和田
Hideki Owada
相萬 韓
Sangman Han
功 高柳
Isao Takayanagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ritsumeikan Trust
Brillnics Singapore Pte Ltd
Original Assignee
Ritsumeikan Trust
Brillnics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ritsumeikan Trust, Brillnics Singapore Pte Ltd filed Critical Ritsumeikan Trust
Priority to JP2022074847A priority Critical patent/JP2023163742A/ja
Priority to CN202310487747.3A priority patent/CN116980769A/zh
Priority to TW112116061A priority patent/TWI833639B/zh
Priority to EP23170864.5A priority patent/EP4270979A1/en
Priority to US18/309,400 priority patent/US20230353898A1/en
Publication of JP2023163742A publication Critical patent/JP2023163742A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】ＬＣＧ信号のｋＴＣノイズを低減でき、ＨＣＧ信号とＬＣＧ信号の結合点におけるＳＮＲの低下を防止でき、ひいては高画質化を図ることが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供する。【解決手段】リセット期間ＰＲ１の開始時点に第１のリセット用トランジスタおよび第２のリセット用トランジスタを導通状態に切り換え、リセット期間ＰＲ１が開始してから所定の第１の期間ＰＲ１１は第１のリセットラインをリセット電位との接続状態に保持し、第１の期間ＰＲ１経過後に、第１のリセットラインのインピーダンスが高くなるように、第２のリセット用トランジスタを非導通状態に切り換えて、第１のリセットラインをフローティング状態に切り換え、第２の期間ＰＲ１２が経過してリセット期間ＰＲ１の終了時点になると第１のリセット用トランジスタを非導通状態に切り換える。【選択図】図３

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）方向へと読み出すような列並列出力型が主流である。
ところで、固体撮像装置（ＣＭＯＳイメージセンサ）の画素の構成としては、たとえば一つのフォトダイオード（光電変換素子）に対して、転送素子としての転送トランジスタ、リセット素子としてのリセットトランジスタ、ソースフォロワ素子としてのソースフォロワトランジスタ、および選択素子としての選択トランジスタをそれぞれ一つずつ有する４トランジスタ（４Ｔｒ）構成の基本的な画素を例示することができる。
転送トランジスタは、所定の転送期間に選択されて導通状態となり、フォトダイオードで光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
リセットトランジスタは、所定のリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線の電位にリセットする。
選択トランジスタは、読み出しスキャン時に選択されて導通状態となる。これにより、ソースフォロワトランジスタはフローティングディフュージョンＦＤで電圧信号に変換した列出力の読み出し信号を垂直信号線に出力する。
たとえば、読み出しスキャン期間において、リセット期間にフローティングディフュージョンＦＤがたとえば電源線の電位（基準電位）にリセットされた後、フローティングディフュージョンＦＤの電荷がＦＤ容量に応じた利得をもって電圧信号に変換されて、基準レベルの読み出しリセット信号（基準レベルの信号）Ｖｒｓｔとして垂直信号線に出力される。
続いて、所定の転送期間に、フォトダイオードで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。そして、フローティングディフュージョンＦＤの電荷がＦＤ容量に応じた利得をもって電圧信号に変換されて、信号レベルの読み出し信号（信号レベルの信号）Ｖｓｉｇとして垂直信号線に出力される。
画素の出力信号は、カラム読み出し回路において差分信号（Ｖｓｉｇ－Ｖｒｓｔ）としてＣＤＳ（相関二重サンプリング）処理される。
このように、通常の画素読み出し信号（以下、画素信号という場合もある）ＰＳは、１つの基準レベルの読み出しリセット信号Ｖｒｓｔと１つの信号レベルの読み出し信号Ｖｓｉｇにより形成される。
ところで、特性向上のため、高ダイナミックレンジ（ＨＤＲ：High Dynamic Range）を持つ高画質の固体撮像装置（ＣＭＯＳイメージセンサ）を実現する方法が種々提案されている。
高ダイナミックレンジ化のアプローチの一つとして、横型オーバーフロー蓄積容量（LOFIC: Lateral Overflow Integration Capacitor）の構成を挙げることができる（たとえば特許文献１参照）。
ＬＯＦＩＣ構成の画素は、上述した基本的構成に、蓄積容量素子としての蓄積キャパシタおよび蓄積接続素子としての蓄積トランジスタが追加されており、同一露光時間にフォトダイオードから溢れた過飽和電荷を捨てずに蓄積キャパシタに蓄積する。
このＬＯＦＩＣ画素は、フローティングディフュージョンの容量Ｃｆｄ１による変換利得（高利得側：1/Cfd1に比例）と、フローティングディフュージョンの容量Ｃｆｄ１＋蓄積キャパシタＣ２のＬＯＦＩＣ容量Ｃｌｏｆｉｃによる変換利得（低利得側：1/(Cfd1+Clofic)に比例）の２種類を持つことができる。
すなわち、ＬＯＦＩＣ画素では、低変換利得（ＬＣＧ）信号と高変換利得（ＨＣＧ）信号をそれぞれ使用して、大きな飽和と小さなダークノイズを実現する。
特開２００５－３２８４９３号公報 特開２０２０－１１５６０３号
しかしながら、ＬＯＦＩＣには、高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の結合（接合）点におけるＳＮＲの低下という重要な問題がある。
すなわち、ＬＯＦＩＣ構成のみでは、低変換利得（ＬＣＧ）信号のｋＴＣノイズを取り除くことができないため、高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の結合点におけるＳＮＲが低下する。
高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の信号方向は互いに逆方向であり、低変換利得（ＬＣＣ）による読み出し処理において、読み出しリセット信号ＶＲＬのリセットノイズは読み出し輝度信号ＶＳＬのリセットノイズとは異なるため、差動ダブルサンプリング（ＤＤＳ）と呼ばれる減算処理ではノイズを除去することは困難である。
本発明は、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出す場合に、低変換利得（ＬＣＧ）信号のｋＴＣノイズを低減でき、高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の結合点におけるＳＮＲの低下を防止でき、ひいては高画質化を図ることが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
本発明の第１の観点の固体撮像装置は、光電変換素子を含み、少なくとも２つの変換利得に応じてリセット状態時の読み出しリセット信号および前記光電変換素子の蓄積電荷に応じた読み出し信号を画素信号として読み出し可能な画素が配置された画素部と、前記画素の少なくともリセット期間時のノイズ低減処理を行うノイズ低減部と、前記ノイズ低減部のノイズ低減処理を制御しつつ、前記画素部から画素信号の読み出しを行う読み出し部と、を有し、前記画素は、露光期間中に入射光量に応じた電荷を蓄積する光電変換素子と、転送される電荷を電圧信号として読み出すために保持して容量に応じた電圧に変換するフローティングディフュージョンと、少なくとも前記フローティングディフュージョンの蓄積電荷をリセット電位に排出するリセット処理が可能なリセット素子と、変換利得に応じて前記フローティングディフュージョンとの接続状態または非接続状態に制御される蓄積容量素子と、を含み、前記リセット素子は、前記リセット電位側に接続される第１のリセットラインに接続された第１の端子と、リセット対象である前記フローティングディフュージョンおよび前記蓄積容量素子の少なくともいずれか一方側に接続される第２のリセットラインに接続された第２の端子と、を含み、リセット期間に所定レベルの制御信号を印加されると前記第１の端子と前記第２の端子間を導通状態に保持し、前記ノイズ低減部は、前記２つの変換利得のうち少なくとも一方の変換利得による読み出し処理における少なくともリセット期間に、リセット期間が開始してから所定の第１の期間は前記第１のリセットラインを前記リセット電位との接続状態に保持し、前記第１の期間経過後の第２の期間に、前記第１のリセットラインのインピーダンスが高くなるように前記第１のリセットラインをフローティング状態に切り換え、前記読み出し部は、前記リセット期間の開始時点から前記リセット素子を所定期間導通状態に保持し、前記第１の期間および前記第２の期間経過した前記リセット期間の終了時点で前記リセット素子を非導通状態に切り換える。
本発明の第２の観点は、光電変換素子を含み、少なくとも２つの変換利得に応じてリセット状態時の読み出しリセット信号および前記光電変換素子の蓄積電荷に応じた読み出し信号を画素信号として読み出し可能な画素が配置された画素部と、前記画素の少なくともリセット期間時のノイズ低減処理を行うノイズ低減部と、前記ノイズ低減部のノイズ低減処理を制御しつつ、前記画素部から画素信号の読み出しを行う読み出し部と、を有し、前記画素は、露光期間中に入射光量に応じた電荷を蓄積する光電変換素子と、転送される電荷を電圧信号として読み出すために保持して容量に応じた電圧に変換するフローティングディフュージョンと、少なくとも前記フローティングディフュージョンの蓄積電荷をリセット電位に排出するリセット処理が可能なリセット素子と、変換利得に応じて前記フローティングディフュージョンとの接続状態または非接続状態に制御される蓄積容量素子と、を含み、前記リセット素子は、前記リセット電位側に接続される第１のリセットラインに接続された第１の端子と、リセット対象である前記フローティングディフュージョンおよび前記蓄積容量素子の少なくともいずれか一方側に接続される第２のリセットラインに接続された第２の端子と、を含み、リセット期間に所定レベルの制御信号を印加されると前記第１の端子と前記第２の端子間を導通状態に保持する固体撮像装置の駆動方法であって、前記２つの変換利得のうち少なくとも一方の変換利得による読み出し処理における少なくともリセット期間に、前記リセット期間の開始時点から前記リセット素子を所定期間導通状態に保持し、リセット期間が開始してから所定の第１の期間は前記第１のリセットラインを前記リセット電位との接続状態に保持し、前記第１の期間経過後の第２の期間に、前記第１のリセットラインのインピーダンスが高くなるように前記第１のリセットラインをフローティング状態に切り換え、前記第１の期間および前記第２の期間経過した前記リセット期間の終了時点で前記リセット素子を非導通状態に切り換える。
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換素子を含み、少なくとも２つの変換利得に応じてリセット状態時の読み出しリセット信号および前記光電変換素子の蓄積電荷に応じた読み出し信号を画素信号として読み出し可能な画素が配置された画素部と、前記画素の少なくともリセット期間時のノイズ低減処理を行うノイズ低減部と、前記ノイズ低減部のノイズ低減処理を制御しつつ、前記画素部から画素信号の読み出しを行う読み出し部と、を有し、前記画素は、露光期間中に入射光量に応じた電荷を蓄積する光電変換素子と、転送される電荷を電圧信号として読み出すために保持して容量に応じた電圧に変換するフローティングディフュージョンと、少なくとも前記フローティングディフュージョンの蓄積電荷をリセット電位に排出するリセット処理が可能なリセット素子と、変換利得に応じて前記フローティングディフュージョンとの接続状態または非接続状態に制御される蓄積容量素子と、を含み、前記リセット素子は、前記リセット電位側に接続される第１のリセットラインに接続された第１の端子と、リセット対象である前記フローティングディフュージョンおよび前記蓄積容量素子の少なくともいずれか一方側に接続される第２のリセットラインに接続された第２の端子と、を含み、リセット期間に所定レベルの制御信号を印加されると前記第１の端子と前記第２の端子間を導通状態に保持し、前記ノイズ低減部は、前記２つの変換利得のうち少なくとも一方の変換利得による読み出し処理における少なくともリセット期間に、リセット期間が開始してから所定の第１の期間は前記第１のリセットラインを前記リセット電位との接続状態に保持し、前記第１の期間経過後の第２の期間に、前記第１のリセットラインのインピーダンスが高くなるように前記第１のリセットラインをフローティング状態に切り換え、前記読み出し部は、前記リセット期間の開始時点から前記リセット素子を所定期間導通状態に保持し、前記第１の期間および前記第２の期間経過した前記リセット期間の終了時点で前記リセット素子を非導通状態に切り換える。
本発明によれば、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出す場合に、低変換利得（ＬＣＧ）信号のｋＴＣノイズを低減でき、高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の結合点におけるＳＮＲの低下を防止でき、ひいては高画質化を図ることが可能となる。
本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。 本第１の実施形態に係る読み出し画素およびノイズ低減部の一例を示す回路図である。 本発明の第１の実施形態に係る固体撮像装置における読み出し画素の読み出しシーケンスの一例を示すタイミングチャートである。 本発明の第１の実施形態に係るノイズ低減部を適用したフローティングディフュージョンに対するノイズ低減処理のポテンシャル遷移を示す図である。 ノイズ低減部を適用ない従来のフローティングディフュージョンに対する非ノイズ低減処理のポテンシャル遷移を比較例として示す図である。 本発明の第１の実施形態に係るノイズ低減部を適用したフローティングディフュージョンに対するノイズ低減処理のリセット処理を行った場合の第１のリセット用トランジスタ周辺の電荷の移動状態のシミュレーション結果を示す図である。 本発明の第１の実施形態に係るノイズ低減部を適用したフローティングディフュージョンに対するノイズ低減処理のリセット処理を行った場合の第１のリセット用トランジスタに対する第１のリセット制御信号の立ち下り時間とノイズとの関係のシミュレーション結果を示す図である。 本発明の第２の実施形態に係る固体撮像装置における読み出し画素およびノイズ低減部の構成例を示す図である。 本発明の第３の実施形態に係る画素部の画素配列の構成例を示す図である。 本発明の第４の実施形態に係る画素を形成する第１のリセット用トランジスタのチャネル形成領域の好適な構成例を説明するための図である。 第１のリセット用トランジスタにおいて蓄積キャパシタＣＳ側のインピーダンスが高い場合、チャネル電荷はＣＳ側に移動せず、第１のリセットラインＬＲＳＴ１側に移動することを示す図である。 本発明の第４の実施形態に係るノイズ低減部を適用したフローティングディフュージョンに対するノイズ低減処理のリセット処理を行った場合の第１のリセット用トランジスタ周辺の電荷の移動状態のシミュレーション結果を示す図である。 本発明の第５の実施形態に係る画素を形成する第１のリセット用トランジスタのチャネル形成領域周辺の好適な構成例を説明するための図である。 本発明の第６の実施形態に係る画素を形成する第１のリセット用トランジスタのチャネル形成領域周辺の好適な構成例を説明するための図である。 本発明の第７の実施形態に係る画素を形成する第１のリセット用トランジスタのチャネル形成領域周辺の好適な構成例を説明するための図である。 図１５の画素要部の等価回路、動作タイミング、電荷の移動状態を示す図である。 本発明の第８の実施形態に係る画素を形成する第１のリセット用トランジスタの好適な構成例を説明するための簡略断面図である。 本発明の第９の実施形態に係る画素を形成する第１のリセット用トランジスタの好適な構成例を説明するための簡略断面図である。 本発明の第１０の実施形態に係る画素を形成する第１のリセット用トランジスタの好適な構成例を説明するための簡略断面図である。 本発明の第１１の実施形態に係る画素を形成する第１のリセット用トランジスタの好適な構成例を説明するための簡略断面図である。 本発明の第１２の実施形態に係る画素を形成する第１のリセット用トランジスタの好適な構成例を説明するための簡略断面図である。 本発明の第１２の実施形態に係るノイズ低減部を適用したフローティングディフュージョンに対するノイズ低減処理のリセット処理を行った場合の第１のリセット用トランジスタ周辺の電荷の移動状態のシミュレーション結果を示す図である。 本発明の第１３の実施形態に係る画素を形成する第１のリセット用トランジスタの好適な構成例を説明するための簡略断面図である。 本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
以下、本発明の実施形態を図面に関連付けて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
図２は、本発明の第１の実施形態に係る固体撮像装置における読み出し画素およびノイズ低減部の構成例を示す回路図である。
図３（Ａ）～（Ｅ）は、本発明の第１の実施形態に係る固体撮像装置における読み出し画素およびノイズ低減部の読み出しシーケンスの一例を示すタイミングチャートである。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
本第１の実施形態において、画素部２０に行列状に配列される読み出し画素２００は、基本的に、図２に示すような、構成を有している。
すなわち、読み出し画素２００は、基本的に行列状に配列される光電変換読み出し部２１０、ノイズ低減部２２０、およびソースフォロワ用定電流源２３０を主構成要素として構成されている。
本実施形態では、ノイズ低減部２２０、およびソースフォロワ用定電流源２３０は、画素配列の各列（ｒow）に１つずつ配置され、各列で共用される。ただし、光電変換読み出し部２１０ごとに設けてもよい。
光電変換読み出し部２１０は、転送される電荷を電圧信号として読み出すために保持するフローティングディフュージョンＦＤ（Floating Diffusion；浮遊拡散層）１１と、露光期間ＰＥＸＰ中に入射光量に応じた電荷を蓄積する光電変換素子としてのフォトダイオードＰＤ１１と、露光期間ＰＥＸＰ中は非導通状態に保持され、転送期間に導通状態に保持されて光電変換素子としてのフォトダイオードＰＤ１１に蓄積された電荷をフローティングディフュージョンＦＤ１１に転送する転送素子としての転送トランジスタＴＧ１１－Ｔｒと、フローティングディフュージョンＦＤ１１の蓄積電荷を排出するリセット処理が可能なリセット素子としての第１のリセット用トランジスタＲＳＴ１１－Ｔｒと、を含んで構成されている。
さらに、光電変換読み出し部２１０は、光電変換素子としてのフォトダイオードＰＤ１１から溢れ出るオーバーフロー電荷を蓄積可能な蓄積容量素子としての蓄積キャパシタＣＳ１１と、フローティングディフュージョンＦＤ１１と蓄積容量素子としての蓄積キャパシタＣＳ１１とを選択的に接続する蓄積接続素子としての蓄積トランジスタＳＧ１１－Ｔｒと、を含んで構成されている。
さらに、光電変換読み出し部２１０は、光電変換素子としてのフォトダイオードＰＤ１１から溢れ、転送トランジスタＴＧ１１－Ｔｒを通してフローティングディフュージョンＦＤ１１に溢れ出る電荷を蓄積容量素子としての蓄積キャパシタＣＳ１１の形成領域方向にオーバーフローさせることが可能なオーバーフローパスが形成されていてもよい。
また、読み出し画素２００において、フローティングディフュージョンＦＤ１１の容量ＣＦＤは、低ノイズ用に非常に小さい容量に形成されている。
蓄積キャパシタＣＳ１１の容量ＣＳ１は、高ＦＷＣ(Full Well Capacity)用に非常に大きい容量（静電容量）に設定されている。蓄積キャパシタＣＳ１１の容量ＣＳ１は、フローティングディフュージョンＦＤ１１の容量ＣＦＤより大きい。
そして、高変換利得にはフローティングディフュージョンＦＤ１１の容量ＣＦＤが主として用いられ、低変換利得には蓄積キャパシタＣＳ１１の容量ＣＳ１も用いられる。
フォトダイオードＰＤ１１は、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各電界効果トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
各読み出し画素２００において、フォトダイオード（ＰＤ）としては、埋め込み型フォトダイオード（ＰＰＤ）が用いられる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による界面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまうおそれがある。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
転送トランジスタＴＧ１１－Ｔｒは、フォトダイオードＰＤ１１とフローティングディフュージョンＦＤ１１の間に接続され、制御信号ＴＧを通じて制御される。
転送トランジスタＴＧ１１－Ｔｒは、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤ１１で光電変換され蓄積ノードに蓄積された電荷（電子）をフローティングディフュージョンＦＤ１１に転送する。
第１のリセット用トランジスタＲＳＴ１１－Ｔｒは、電界効果トランジスタ（ここではＮＭＯＳトランジスタ）により形成され、第１の端子としてのドレイン端子ＴＤ１がリセット用電源電位（本実施形態では電源電位Ｖｄｄ）側に接続する第１のリセットラインＬＲＳＴ１に接続されている。
第１のリセット用トランジスタＲＳＴ１１－Ｔｒは、第２の端子としてのソース端子ＴＳ１が蓄積ノードＮＤＳ１１を介してリセット対象であるフローティングディフュージョンＦＤ１１や蓄積キャパシタＣＳ１１等に接続する第２のリセットラインＬＲＳＴ２に接続されている。
第１のリセット用トランジスタＲＳＴ１１－Ｔｒは、第１のリセット制御信号ＰＲＧにより導通状態および非導通状態が切り換えられる。
第１のリセット用トランジスタＲＳＴ１１－Ｔｒは、制御信号ＰＲＧがＨレベルの期間に選択されて導通状態となり電位Ｖｄｄと接続状態にあり、蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されているときに、フローティングディフュージョンＦＤ１１（および蓄積キャパシタＣＳ１１）を電源電位Ｖｄｄにリセットする。
また、本第１の実施形態では、第１のリセット用トランジスタＲＳＴ１１－Ｔｒ、蓄積トランジスタＳＧ１１－Ｔｒ、および転送トランジスタＴＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１およびフォトダイオードＰＤ１１がリセットされる。
また、本第１の実施形態では、第１のリセット用トランジスタＲＳＴ１１－Ｔｒおよび蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１および蓄積キャパシタＣＳ１１がリセットされる。
蓄積トランジスタＳＧ１１-Ｔｒは、蓄積ノードＮＤＳ１１を介してフローティングディフュージョンＦＤ１１（および第１のリセット用トランジスタＲＳＴ１１－Ｔｒ）と蓄積キャパシタＣＳ１１との間に接続されている。
蓄積トランジスタＳＧ１１－Ｔｒは、制御線を通じてゲートに印加される制御信号ＳＧにより制御される。
蓄積トランジスタＳＧ１１－Ｔｒは、制御信号ＳＧがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤ１１（および第１のリセット用トランジスタＲＳＴ１１－Ｔｒ）と蓄積キャパシタＣＳ１１とを接続する。
本第１の実施形態では、上述したように、第１のリセット用トランジスタＲＳＴ１１－Ｔｒおよび蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１および蓄積キャパシタＣＳ１１がリセットされる。

なお、本第１の実施形態において、オーバーフローパスは、フォトダイオードＰＤ１１のオーバーフロー電荷をフローティングディフュージョンＦＤ１１、蓄積トランジスタＳＧ１１－Ｔｒ、蓄積ノードＮＤＳ１１を介し蓄積キャパシタＣＳ１１にオーバーフロー可能な経路として形成され、かつ、蓄積キャパシタＣＳ１１のオーバーフロー電荷を蓄積ノードＮＤＳ１１、第１のリセット用トランジスタＲＳＴ１１－Ｔｒを介して電源電位Ｖｄｄにオーバーフロー可能な経路として形成されている。
ソースフォロワトランジスタＳＦ１１－Ｔｒと選択トランジスタＳＥＬ１１－Ｔｒは、電源電位Ｖｄｄと垂直信号線ＬＳＧＮ１１の間に直列に接続されている。
ソースフォロワトランジスタＳＦ１１－ＴｒのゲートにはフローティングディフュージョンＦＤ１１が接続され、選択トランジスタＳＥＬ１１－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬにより制御される。
選択トランジスタＳＥＬ１１－Ｔｒは、制御信号ＳＥＬがＨレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ１１－ＴｒはＦＤ１１で電圧信号に変換した列出力の読み出し電圧信号（ＶＲＳＴ１，ＶＳＩＧ１）を垂直信号線ＬＳＧＮ１１に出力する。
さらに、光電変換読み出し部２１０は、フローティングディフュージョンＦＤ１１で変換した電圧信号を、ソースフォロワ用定電流源２３０と協働して出力するソースフォロワ素子としてのソースフォロワトランジスタＳＦ１１－Ｔｒと、選択素子としての選択トランジスタＳＥＬ１１－Ｔｒを含んで構成されている。
本実施形態に係る読み出し画素２００は、読み出し部７０の制御の下、蓄積接続素子としての蓄積トランジスタＳＧ１１－Ｔｒを通してフローティングディフュージョンＦＤ１１と蓄積容量素子としての蓄積キャパシタＣＳ１１を選択的に接続することにより、フローティングディフュージョンＦＤ１１の容量を第１容量または第２容量に変更して変換利得を第１容量で決まる第１変換利得（たとえば高変換利得：ＨＣＧ：High Conversion Gain）または第２容量で決まる第２変換利得（たとえば低変換利得：ＬＣＧ：Low Conversion Gain）に切り換え可能である。
このように、固体撮像装置１０は、読み出し部７０の制御の下、図３に示すように、指定されるデュアル変換利得読み出しモード期間に、第１容量に応じた第１変換利得（高変換利得：ＨＣＧ）で画素信号の読み出しを行う第１変換利得モード読み出しと、第２容量（第１容量と異なる）に応じた第２変換利得（低変換利得：ＬＣＧ）で画素信号の読み出しを行う第２変換利得モード読み出しと、を行うことが可能に構成されている。
読み出し画素２００は、たとえば横型オーバ一フロー蓄積容量（以下、「L0FIC (Lateral Overflow Integration Capacitor) 」という構造が設けられており、読み出し部７０の制御の下、高照度条件下では光電変換素子であるフォトダイオードＰＤ１１の蓄積電荷およびオーバーフロー蓄積電荷に関連する第２変換利得を用いた２重サンプリング読み出しモード（ＬＯＦＩＣモード）動作を行う。
本第１の実施形態において、読み出し画素２００は、第１容量に応じた第１変換利得（たとえば高変換利得：ＨＣＧ）で画素信号の読み出しを行う第１変換利得信号読み出しと、第２容量（第１容量と異なる）に応じた第２変換利得（たとえば低変換利得：ＬＣＧ）で画素信号の読み出しを行う第２変換利得信号読み出しを行うデュアル変換利得信号読み出しが行われる。
本第１の実施形態において、読み出し画素２００に対する読み出し処理としては、図３に示すように、まず第１変換利得信号読み出しモード時に、第１の読み出しリセット信号ＨＣＧＲＳＴが読み出され、次いで、第１の読み出し輝度信号ＨＣＧＳＩＧが読み出される。
続いて、第２変換利得信号読み出しモード時に、第２の読み出し輝度信号ＬＣＧＳＩＧが読み出され、次いで、第２の読み出しリセット信号ＬＣＧＲＳＴが読み出される。
このように、読み出し画素２００から画素信号ＰＸＬＯＵＴとして読み出される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）と第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）は、信号方向（レベル遷移方向）が逆方向の信号として形成される。
ところで、高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の信号方向は互いに逆方向であり、低変換利得（ＬＣＣ）による読み出し処理において、読み出しリセット信号ＶＲＬのリセットノイズは読み出し輝度信号ＶＳＬのリセットノイズとは異なるため、差動ダブルサンプリング（ＤＤＳ）と呼ばれる減算処理ではノイズを除去することは困難である。
そこで、本実施形態では、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出す場合に、低変換利得（ＬＣＧ）信号のｋＴＣノイズを低減でき、高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の結合点におけるＳＮＲの低下を防止できるように、ノイズ低減部２２０が設けられている。
本実施形態では、ノイズ低減部２２０を読み出し部７０により制御して第２の読み出しリセット信号ＬＣＧＲＳＴの読み出し処理に付随するリセット期間時のノイズ低減処理（第１のリセット処理）を行う。
（ノイズ低減部２２０の具体的な構成および機能）
以下に、本実施形態に係るノイズ低減部２２０の具体的な構成および機能について説明する。
（ノイズ低減部２２０の構成）
本実施形態のノイズ低減部２２０は、２つの高変換利得（ＨＣＧ）および低変換利得（ＬＣＧ）のうち少なくとも一方の低変換利得（ＬＣＧ）による読み出し処理におけるリセット期間ＰＲ１に、リセット期間ＰＲ１が開始してから所定の第１の期間ＰＲ１１は第１のリセットラインＬＲＳＴ１をリセット電位である電源電位Ｖｄｄとの接続状態に保持する。
そして、ノイズ低減部２２０は、第１の期間ＰＲ１１経過後の第２の期間ＰＲ１２に、第１のリセットラインＬＲＳＴ１のインピーダンスが高くなるように、第１のリセットラインＬＲＳＴ１をフローティング状態に切り換える。
この場合、読み出し部７０は、リセット期間ＰＲ１の開始時点から第１のリセット用トランジスタＲＳＴ１１－Ｔｒを所定期間導通状態に保持し、第１の期間ＰＲ１１および第２の期間ＰＲ１２経過したリセット期間ＰＲ１の終了時点で第１のリセット用トランジスタＲＳＴ１１－Ｔｒを非導通状態に切り換える。
ノイズ低減部２２０は、図２に示すように、第１のリセットラインＬＲＳＴ１とリセット電位である電源電位Ｖｄｄとの間に接続され、第２のリセット制御信号ＣＲＧにより導通状態および非導通状態が切り換えられる第２のリセット用トランジスタＲＳＴ１２－Ｔｒと、第１のリセットラインＬＲＳＴ１に接続されたリセット制御用容量素子としてのリセット制御用キャパシタＣＲ１１と、を含んで構成されている。
第２のリセット用トランジスタＲＳＴ１２－Ｔｒは、第１のリセット用トランジスタＲＳＴ１１－Ｔｒと同様に、ＮＭＯＳトランジスタにより形成されている。
リセット用キャパシタＣＲ１１の容量ＣＲは、リセット対象であるたとえばフローティングディフュージョンＦＤ１１の容量ＣＦＤより大きい（ＣＲ＞ＣＦＤ）。
図４（Ａ）～（Ｄ）は、本発明の第１の実施形態に係るノイズ低減部を適用したフローティングディフュージョンに対するノイズ低減処理のポテンシャル遷移を示す図である。
図５（Ａ）～（Ｃ）は、ノイズ低減部を適用ない従来のフローティングディフュージョンに対する非ノイズ低減処理のポテンシャル遷移を比較例として示す図である。
ノイズ低減処理についてさらに詳細に説明する。
ノイズ低減処理を含む第１のリセット処理においては、読み出し部７０およびノイズ低減部２２０の制御の下、図４（Ａ）および（Ｂ）に示すように、リセット期間ＰＲ１の開始時点に第１のリセット用トランジスタＲＳＴ１１－Ｔｒおよび第２のリセット用トランジスタＲＳＴ１２－Ｔｒを導通状態に切り換え、リセット対象であるフローティングディフュージョンＦＤ１１、キャパシタＣＳ１１が接続された第２のリセットラインＬＲＳＴ２と第１のリセットラインＬＲＳＴ１を接続状態に切り換える。これと並行して、第１のリセットラインＬＲＳＴ１とリセット電位である電源電位Ｖｄｄを接続状態に切り換えて、リセット対象であるフローティングディフュージョンＦＤ１１の電荷の排出処理を開始する。
リセット期間ＰＲ１が開始してから所定の第１の期間ＰＲ１１は第１のリセットラインＬＲＳＴ１をリセット電位である電源電位Ｖｄｄとの接続状態に保持する。
これにより、電荷の排出処理が続行される。
次に、第１の期間ＰＲ１１経過後に、第１のリセットラインＬＲＳＴ１のインピーダンスが高くなるように、図４（Ｃ）に示すように、第２のリセット用トランジスタＲＳＴ１２－Ｔｒを非導通状態に切り換えて、第１のリセットラインＬＲＳＴ１をフローティング状態に切り換える。
これにより、第１のリセットラインＬＲＳＴ１のインピーダンスが高くなり、リセットｋＴＣノイズが第１のリセットラインＬＲＳＴ１でフリーズする。
比較例のリセット後のｋＴＣノイズは揺らぎ等の影響により、図５（Ｃ）に示すように、√（ｋT/CFD）[V]と大きくなる。
これに対して、本第１の実施形態の場合、第２のリセット用トランジスタＲＳＴ１２－Ｔｒを非導通状態に切り換えた後の、第１のリセットラインＬＲＳＴ１のｋＴＣノイズは、図４（Ｃ）に示すように、√（ｋT/(CFD+CR）)[V]とリセット用キャパシタＣＲ１１の影響により小さくなる。
より具体的には、リセット用キャパシタＣＲ１１の容量ＣＲが式の平方根中の分母側で加算されることから、容量ＣＲが大きいほどｋＴＣノイズは小さくなると推察される。
そして、第２の期間ＰＲ１２が経過してリセット期間ＰＲ１の終了時点になると第１のリセット用トランジスタＲＳＴ１１－Ｔｒが非導通状態に切り換えられる。
これにより、リセットされた画素が同じ列内の他の画素から分離される。このとき、第１のリセットラインＬＲＳＴ１のインピーダンスが高いため、電子が第１のリセットラインＬＲＳＴ１内を動き回らない限り、リセットノイズは小さく保たれる。
たとえば、ＣＲ＝１ｐＦの場合、リセットされたｋＴＣノイズは１シグマで６４μＶｒｍｓになる。
これに対して、ＣＳ＝１０ｆＦの従来のＬＯＦＩＣでは、リセットｋＴＣノイズは１シグマで６４０μＶｒｍｓになる。
したがって、本実施形態によれば、ＳＮＲの低下を１/１０に減らすことができる。
図６（Ａ）～（Ｄ）は、本発明の第１の実施形態に係るノイズ低減部を適用したフローティングディフュージョンに対するノイズ低減処理のリセット処理を行った場合の第１のリセット用トランジスタ周辺の電荷の移動状態のシミュレーション結果を示す図である。
図６（Ａ）は、ノイズ低減部を適用しない従来のフローティングディフュージョンに対するリセット処理を行った場合の第１のリセット用トランジスタ周辺の電荷の移動状態を比較例として示す図である。
図７は、本発明の第１の実施形態に係るノイズ低減部を適用したフローティングディフュージョンに対するノイズ低減処理のリセット処理を行った場合の第１のリセット用トランジスタに対する第１のリセット制御信号ＰＲＧの立ち下り時間とノイズとの関係のシミュレーション結果を示す図である。
図７において、横軸が第１のリセット制御信号ＰＲＧの立ち下がり時間を表し、縦軸がノイズの大きさを表している。また、図７において、Ａで示す曲線が本発明品の立ち下がり時間－ノイズ特性を表し、Ｂで示す曲線が従来品（比較例）の立ち下がり時間－ノイズ特性を表している。
ただし、第１のリセット制御信号ＰＲＧを立ち下げて第１のリセット用トランジスタＲＳＴ１１－Ｔｒを非導通状態（オフ）にすると、クロックフィードスルーと電荷注入が原因で電子が移動し、予想よりも大きなリセット時のｋＴＣノイズが発生する。
したがって、第１のリセット制御信号ＰＲＧの立ち下がり時間が蓄積キャパシタＣＳ１１およびフローティングディフュージョンＦＤ１１の注入電荷の整定時間よりも短い限り、第１のリセット用トランジスタＲＳＴ１１－Ｔｒの高速スイッチングを行うことにより、リセット時のｋＴＣノイズを低減することが可能となる。
たとえば、画素アレイ内の第１のリセット制御信号ＰＲＧを生成するためのリピータバッファを利用して、第１のリセット制御信号ＰＲＧの立ち下がり時間を短縮することが可能となる。
ところで、高変換利得（ＨＣＧ）による読み出し処理において、読み出しリセット信号ＶＲＬのリセットノイズは読み出し輝度信号ＶＳＬのリセットノイズとは同じであるため、相関二重サンプリング（ＣＤＳ）と呼ばれる減算処理ではノイズを除去することが可能である。
そこで、本実施形態では、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出す場合に、読み出し部７０により制御して第１の読み出しリセット信号ＨＣＧＲＳＴの読み出し処理に付随するリセット期間時のノイズ低減処理は行われない（この処理を第２のリセット処理という）。
ノイズ低減処理を含まない第２のリセット処理においては、読み出し部７０およびノイズ低減部２２０の制御の下、露光後の最初のリセット読み出し処理では、第１のリセット用トランジスタＲＳＴ１１－Ｔｒは非導通状態のままで、蓄積トランジスタＳＧ１１－Ｔｒを非導通状態に切り換えて蓄積キャパシタＣＳ１１をフローティングディフュージョンＦＤ１１と切り離し、フローディングディフュージョンＦＤ１１の電荷と蓄積キャパシタＣＳ１１の電荷を分離させてフローティングディフュージョンＦＤ１１の利得を第１容量で決まる第１変換利得（ＨＣＧ）に設定し、第１変換利得リセット読み出し処理を行う。
画素部２０には、読み出し画素２００がＮ行×Ｍ列配置されているので、各制御線はそれぞれＮ本、垂直信号線はＭ本ある。
図１においては、各制御線を１本の行走査制御線として表している。
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤ１１に蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理回路（図示せず）としての画素信号処理部を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
読み出し回路４０において、画素信号処理部は、信号方向、換言するとレベル遷移方向が逆方向の信号として形成され、読み出し画素２００から画素信号ＰＸＬＯＵＴとして読み出される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）と第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）のいずれか一方の変換利得信号、具体的には第１変換利得信号を反転させる機能を有する。
水平走査回路５０は、読み出し回路４０の複数の画素信号処理部で処理された信号を走査して水平方向に転送し、図示しない信号処理回路に出力する。
タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
読み出し部７０は、デュアル変換利得読み出しモードＭＤＣＧが指定されると、第１変換利得リセット読み出し処理ＨＣＧＲＲＤ、第１変換利得読み出し処理ＨＣＧＳＲＤ、第２変換利得読み出し処理ＬＣＧＳＲＤ、および第２変換利得リセット読み出し処理ＬＣＧＲＲＤを行う、
本第１の実施形態において、読み出し部７０は、露光期間ＰＥＸＰを開始後、読み出しモード処理として、デュアル変換利得読み出しモードＭＤＣＧの読み出し処理を行う。
たとえば、読み出し部７０は、図３に示すように、第１のリセット用トランジスタＲＳＴ１１－Ｔｒ、第２のリセット用トランジスタＲＳＴ１２－Ｔｒ、蓄積トランジスタＳＧ１１－Ｔｒ、および転送トランジスタＴＧ１１－Ｔｒを所定期間導通状態に保持してフォトダイオードＰＤ１１、フローティングディフュージョンＦＤ１１、蓄積キャパシタＣＳ１１をリセットしてシャッター処理を行い、転送トランジスタＴＧ１１－Ｔｒを非導通状態にして第１のリセット処理を行い露光期間ＰＥＸＰを開始する。
そして、読み出し部７０は、露光期間ＰＥＸＰを開始した後、デュアル変換利得読み出しモードＭＤＣＧの処理として、第１変換利得リセット読み出し処理ＨＣＧＲＲＤ、第１変換利得読み出し処理ＨＣＧＳＲＤ、第２変換利得読み出し処理ＬＣＧＳＲＤ、および第２変換利得リセット読み出し処理ＬＣＧＲＲＤを順次行う。
（固体撮像装置１０の読み出し動作）
以上、固体撮像装置１０の各部の特徴的な構成および機能について説明した。
次に、本第１の実施形態に係る固体撮像装置１０の画素信号の読み出し動作について図３（Ａ）～（Ｅ）に関連付けて説明する。
図３（Ａ）は読み出し画素２００の転送トランジスタＴＧ１１－Ｔｒの制御信号ＴＧ、図３（Ｂ）は読み出し画素２００の蓄積トランジスタＳＧ１１－Ｔｒの制御信号ＳＧを、図３（Ｃ）は読み出し画素２００の選択トランジスタＲＳＥＬ１１－Ｔｒの制御信号ＳＥＬを、図３（Ｄ）は読み出し画素２００の第１のリセット用トランジスタＲＳＴ１１－Ｔｒの制御信号ＰＲＧを、図３（Ｅ）はノイズ低減部２２０の第２のリセット用トランジスタＲＳＴ１２－Ｔｒの制御信号ＣＲＧを、をそれぞれ示している。
デュアル変換利得読み出しモードＭＤＣＧの処理が開始される前に、制御信号ＰＲＧ、ＣＲＧ、ＳＧ、ＴＧが所定期間ハイレベルに設定されて、第１のリセット用トランジスタＲＳＴ１１－Ｔｒ、第２のリセット用トランジスタＲＳＴ１２－Ｔｒ、蓄積トランジスタＳＧ１１－Ｔｒ、転送トランジスタＴＧ１１－Ｔｒが所定期間導通状態に保持される。
これにより、フォトダイオードＰＤ１１、フローティングディフュージョンＦＤ１１、および蓄積キャパシタＣＳ１１が固定電位Ｖｄｄでリセットされる。すなわち、シャッター動作が行われる（図３（Ａ）～（Ｅ））。
（第１変換利得信号読み出しモードによる読み出し処理）
そして、転送トランジスタＴＧ１１－Ｔｒが導通状態から非導通状態に切り換えられた後第１のリセット処理が行われて露光時間ＰＥＸＰが開始され、第１変換利得信号読み出しモードによる読み出し処理が行われる。
露光期間ＰＥＸＰを開始してから一定期間後、制御信号ＳＧが所定期間だけハイレベルに切り換えられた後、制御信号ＳＧがローレベル、制御信号ＳＥＬがハイレベルに切り換えられて第１の読み出しリセット信号（ＨＣＧＲＳＴ）の読み出し期間となる。
このとき、制御信号ＳＧはローレベルのままに保持され、蓄積トランジスタＳＧ１１－Ｔｒは非導通状態にあることから、フローティングディフュージョンＦＤ１１の電荷と蓄積キャパシタＣＳ１１の電荷が分離されており、フローティングディフュージョンＦＤ１１の利得がフローティングディフュージョンＦＤ１１の容量ＣＦＤを含む第１容量で決まる第１変換利得ＨＣＧに保持されている。
そして、リセット処理後の第１のリセット信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第１容量で決まる第１変換利得ＨＣＧで変換した第１の読み出しリセット信号ＨＣＧＲＳＴが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第１の読み出しリセット信号ＨＣＧＲＳＴに対する所定の処理を行う第１変換利得リセット読み出し処理ＨＣＧＲＲＤが行われる。
次いで、第１のリセット信号読み出し期間後の第１の転送期間に制御信号ＴＧがハイレベルに切り換えられて転送トランジスタＴＧ１１－Ｔｒが導通状態に保持され、フォトダイオードＰＤ１１の蓄積電荷がフローティングディフュージョンＦＤ１１に転送される。第１の転送期間後、制御信号ＴＧはローレベルに切り換えられ、転送トランジスタＴＧ１１－Ｔｒは非導通状態に切り換えられる。
次いで、第１の転送期間に続く第１の信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第１容量で決まる第１変換利得で変換した第１の読み出し信号ＨＣＧＳＩＧが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第１の読み出し信号ＨＣＧＳＩＧに対する所定の処理を行う第１変換利得読み出し処理ＨＣＧＳＲＤ行われる。
そして、リセットレベル（ＶＨＣＧＲＳＴ，ＶＲＨ）と信号レベル（ＶＨＣＧＳＩＧ、ＶＳＨ）を保持するか、あるいは、リセットレベルと信号レベルとの差分によりデジタルＣＤＳ演算が行われる。
（第２変換利得信号読み出しモードによる読み出し処理）
次いで、第１変換利得読み出し処理ＨＣＧＳＲＤ後に、制御信号ＳＧがローレベルからハイレベルに切り換えられて、蓄積トランジスタＳＧ１１－Ｔｒを導通状態に切り換えられて蓄積キャパシタＣＳ１１がフローティングディフュージョンＦＤ１１と接続される。
これにより、フローディングディフュージョンＦＤ１１の電荷と蓄積キャパシタＣＳ１１の電荷が共有されてフローティングディフュージョンＦＤ１１の利得が第２容量で決まる第２変換利得ＬＣＧに切り換えられる。
これにより、第１変換利得信号読み出しモードによる読み出し処理から第２変換利得信号読み出しモードによる読み出し処理に切り換わる。
次いで、第１の信号読み出し期間後の第２の転送期間に制御信号ＴＧがハイレベルに切り換えられて転送トランジスタＴＧ１１－Ｔｒが導通状態に保持され、フォトダイオードＰＤ１１の蓄積電荷がフローティングディフュージョンＦＤ１１に転送される。第２の転送期間後、制御信号ＴＧはローレベルに切り換えられ、転送トランジスタＴＧ１１－Ｔｒは非導通状態に切り換えられる。
そして、第１の信号読み出し期間後の第２の転送期間に続く第２の信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第２容量で決まる第２変換利得ＬＣＧで変換した第２の読み出し信号ＬＣＧＳＩＧが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第２の読み出し信号ＬＣＧＳＩＧに対する所定の処理を行う第２変換利得読み出し処理ＬＣＧＳＲＤが行われる。
次いで、第２の信号読み出し期間経過後において、次のリセット期間ＰＲ１の開始時点に第１のリセット用トランジスタＲＳＴ１１－Ｔｒおよび第２のリセット用トランジスタＲＳＴ１２－Ｔｒを導通状態に切り換え、リセット対象であるフローティングディフュージョンＦＤ１１が接続された第２のリセットラインＬＲＳＴ２と第１のリセットラインＬＲＳＴ１を接続状態に切り換えるとともに、第１のリセットラインＬＲＳＴ１とリセット電位である電源電位Ｖｄｄを接続状態に切り換えて、リセット対象であるフローティングディフュージョンＦＤ１１の電荷の排出処理を開始する。
そして、リセット期間ＰＲ１が開始してから所定の第１の期間ＰＲ１１は第１のリセットラインＬＲＳＴ１をリセット電位との接続状態に保持する。
第１の期間ＰＲ１１経過後に、１のリセットラインＬＲＳＴ１のインピーダンスが高くなるように、第２のリセット用トランジスタＲＳＴ１２－Ｔｒを非導通状態に切り換えて、第１のリセットラインＬＲＳＴ１をフローティング状態に切り換える。
そして、第２の期間ＰＲ１２が経過してリセット期間ＰＲ１の終了時点になると第１のリセット用トランジスタＲＳＴ１１－Ｔｒを非導通状態に切り換える。
第１のリセット処理によりフローティングディフュージョンＦＤ１１をリセットした後、第２のリセット信号読み出し期間となる。
そして、第２のリセット信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第２容量で決まる第２変換利得ＬＣＧで変換した第２の読み出しリセット信号ＬＣＧＲＳＴが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第２の読み出しリセット信号ＬＣＧＲＳＴに対する所定の処理を行う第２変換利得リセット読み出し処理ＬＣＧＲＲＤが行われる。
そして、リセットレベル（ＬＣＧＲＳＴ、ＶＲＬ）と信号レベル（ＬＣＧＳＩＧ,ＶＳＬ）を保持するか、あるいは、リセットレベルＬＣＧＲＳＴ（ＶＲＬ）と信号レベルＬＣＧＳＩＧ（ＶＳＬ）の差分によりオフセットノイズキャンセル演算が行われる。
以上説明したように、本第１の実施形態によれば、ノイズ低減処理を含む第１のリセット処理においては、読み出し部７０およびノイズ低減部２２０の制御の下、リセット期間ＰＲ１の開始時点に第１のリセット用トランジスタＲＳＴ１１－Ｔｒおよび第２のリセット用トランジスタＲＳＴ１２－Ｔｒを導通状態に切り換え、リセット対象が接続された第２のリセットラインＬＲＳＴ２と第１のリセットラインＬＲＳＴ１を接続状態に切り換えるとともに、第１のリセットラインＬＲＳＴ１とリセット電位である電源電位Ｖｄｄを接続状態に切り換えて、リセット対象の電荷の排出処理を開始する。
次いで、リセット期間ＰＲ１が開始してから所定の第１の期間ＰＲ１１は第１のリセットラインＬＲＳＴ１をリセット電位との接続状態に保持する。
第１の期間ＰＲ１経過後に、第１のリセットラインＬＲＳＴ１のインピーダンスが高くなるように、第２のリセット用トランジスタＲＳＴ１２－Ｔｒを非導通状態に切り換えて、第１のリセットラインＬＲＳＴ１をフローティング状態に切り換える。
そして、第２の期間ＰＲ１２が経過してリセット期間ＰＲ１の終了時点になると第１のリセット用トランジスタＲＳＴ１１－Ｔｒを非導通状態に切り換える。
したがって、本第１の実施形態によれば、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出す場合に、低変換利得（ＬＣＧ）信号のｋＴＣノイズを低減でき、高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の結合点におけるＳＮＲの低下を防止でき、ひいては高画質化を図ることが可能となる。
（第２の実施形態）
図８（Ａ）～（Ｃ）は、本発明の第２の実施形態に係る固体撮像装置における読み出し画素およびノイズ低減部の構成例を示す図である。
図８（Ａ）は、本第２の実施形態に係る固体撮像装置における読み出し画素およびノイズ低減部の構成例を示す回路図を示し、図８（Ｂ）はＣＭＯＳスイッチのデバイス構造例を示し、図８（Ｃ）はリピートバッファの構成例を示す回路図を示している。
本第２の実施形態の固体撮像装置の画素２００Ａが第１の実施形態の画素２００が異なる点は、次の通りである。
第１の実施形態の読み出し画素２００において、第１のリセット用トランジスタＲＳＴ１１－ＴｒがＮＭＯＳトランジスタにより形成されている。
これに対して、本第２の実施形態の読み出し画素２００Ａにおいては、第１のリセット用トランジスタＲＳＴ１１－ＴｒがＮＭＯＳとＰＭＯＳのソース・ドレイン同士を接続したＣＭＯＳスイッチＣＭＳＷにより形成されている。
ＣＭＯＳスイッチＣＭＳＷは、ＮＭＯＳ側のゲートとＰＭＯＳ側のゲートに相補的なレベルを有する制御信号ＰＲＳＴと制御信号ＰＲＳＴＮがそれぞれ印加される。
相補的なレベルを有する制御信号ＰＲＳＴと制御信号ＰＲＳＴＮは、図８（Ｃ）に示すようなリピートバッファ２４０により構成可能である。
このリピートバッファ２４０は、たとえば、２つのインバータＩＮＶ１，ＩＮＶ２を直列に接続して構成される。
基準入力信号を初段のインバータＩＮＶ１でレベル反転させた信号を制御信号ＰＲＳＴＮとしてＰＭＯＳのゲートに供給し、制御信号ＰＲＳＴＮを次段にインバータＩＮＶ２でレベル反転させた信号を制御信号ＰＲＳＴとしてＮＭＯＳのゲートに供給する。
このように、本第２の実施形態によれば、上記した第１の実施形態と同様の効果を得られることはもとより、第１のリセット用トランジスタＲＳＴ１１－ＴｒがＮＭＯＳとＰＭＯＳのソース・ドレイン同士を接続したＣＭＯＳスイッチＣＭＳＷにより形成されていることから、ＮＭＯＳとＰＭＯＳが逆動作でフィードスルーを打ち消し合って、結果的にフィードスルーを減らすことが可能となる。
（第３の実施形態）
図９は、本発明の第３の実施形態に係る画素部の画素配列の構成例を示す図である。
本第３の実施形態の画素部２０Ｂが第２の実施形態の画素部２０Ａと異なる点は、次の通りである。
第２の実施形態の画素部２０Ａにおいては、第１のリセット用トランジスタＲＳＴ１１－ＴｒをＣＭＯＳスイッチＣＭＳＷにより形成することにより、ＮＭＯＳとＰＭＯＳが逆動作でフィードスルーを打ち消し合って，結果的にフィードスルーを減らすことが可能に構成されている。
ところが、各画素内に配置されるフォトダイオードＰＤ１１は、画素アレイのリピータバッファ２４０によって引き起こされる干渉ノイズから保護する必要がある。
そこで、本第３の実施形態の画素部２０Ｂにおいては、画素アレイＡＲＹのリピータバッファ２４０によって引き起こされる干渉ノイズからフォトダイオードＰＤ１１を保護することが可能な画素アレイを実現している。
本第３の実施形態においては、画素２００ＢはフォトダイオードＰＤと蓄積キャパシタＣＳ１１が一方向（本例ではｘ方向）に並んで配置され、画素部２０Ｂは画素２００Ｂが配列された画素アレイＡＲＹと、第１のリセット用トランジスタＲＳＴ１１－Ｔｒを駆動する制御信号を生成するリピータバッファ２４０が画素アレイＡＲＹの画素２００Ｂ間に配列されたバッファアレイＢＡＲＹと、を含んでいる。
そして、リピータバッファ２４０は、一方向（ｘ方向）の一方側（たとえば右側）に隣接する画素の蓄積キャパシタＣＳ１１と隣接するように配置され、このリピータバッファ２４０と一方向の他方側（たとえば左側）に隣接する画素のフォトダイオードＰＤと隣接するようにダミーの蓄積キャパシタＤＣＳ１１が配置されている。
すなわち、図９において、リピートバッファ２４０の左側のＰＤは画素のＣＳで保護されているが、右側のフォトダイオードＰＤはダミーの蓄積キャパシタＤＣＳで保護されている。
干渉ノイズは、アクティブ領域ＣＳとＣＳダミーバイアスで吸収される。ＣＳダミーは、ＰＤの均一なレイアウト境界条件を維持して、画素応答の不均一性（PRNU）の低下を回避するためにも使用され得る。
本第３の実施形態によれば、上記した第１および第２の実施形態と同様の効果を得られることはもとより、画素アレイＡＲＹのリピータバッファ２４０によって引き起こされる干渉ノイズからフォトダイオードＰＤ１１を保護することが可能となる。
（第４の実施形態）
図１０は、本発明の第４の実施形態に係る画素を形成する第１のリセット用トランジスタのチャネル形成領域の好適な構成例を説明するための図である。
図１１は、第１のリセット用トランジスタにおいて蓄積キャパシタＣＳ側のインピーダンスが高い場合、チャネル電荷はＣＳ側に移動せず、第１のリセットラインＬＲＳＴ１側に移動することを示す図である。
図１２（Ａ）,（Ｂ）は、本発明の第４の実施形態に係るノイズ低減部を適用したフローティングディフュージョンに対するノイズ低減処理のリセット処理を行った場合の第１のリセット用トランジスタ周辺の電荷の移動状態のシミュレーション結果を示す図である。
図１２（Ａ）は、ノイズ低減部を適用しない従来のフローティングディフュージョンに対するリセット処理を行った場合の第１のリセット用トランジスタ周辺の電荷の移動状態を比較例として示す図である。
本第４の実施形態の画素２００Ｃが第１の実施形態の画素２００と異なる点は、次の通りである。
本第４の実施形態の画素２００Ｃでは、前提として第１のリセット用トランジスタＲＳＴ１１－Ｔｒは、第１の端子および第２の端子がソースドレイン拡散層として機能し、第１の端子と第２の端子間に形成されるチャネル形成領域ＣＮＬＦ上に絶縁膜を介してゲート電極ＧＴが配置された電界効果トランジスタ２５０Cにより形成されており、特徴として、第１の端子側のアクティブ領域が第２の端子側のアクティブ領域より大きく、チャネル形成領域ＣＮＬＦが、第２の端子（ソース）側から第１の端子（ドレイン）側に向かって広くなるように、たとえばテーパ状に形成されている。
本第４の実施形態によれば、蓄積キャパシタＣＳ１１側のアクティブ領域よりも広い第１のリセットラインＬＲＳＴ１側のアクティブ領域が第１のリセット用トランジスタＲＳＴ１１－Ｔｒに使用される。
第１のリセットラインＬＲＳＴ１側のチャネル抵抗は蓄積キャパシタＣＳ側よりも低いため、第１のリセット用トランジスタＲＳＴ１１－Ｔｒをオフにしたときの注入電荷がＣＳ側に流れ込むことが少なくなる。
したがって、蓄積キャパシタＣＳ１１とフローティングディフュージョンＦＤ１１のリセットノイズを低減することができる。
（第５の実施形態）
図１３は、本発明の第５の実施形態に係る画素を形成する第１のリセット用トランジスタのチャネル形成領域周辺の好適な構成例を説明するための図である。
本第５の実施形態の画素２００Ｄが第４の実施形態の画素２００Cと異なる点は、次の通りである。
本第５の実施形態の画素２００Ｄでは、電界効果トランジスタ２５０Dにおける第１の端子および第２の端子の各々は、他層と電気的に接続するための第１のコンタクト端子ＣＴ１および第２のコンタクト端子ＣＴ２２が配置されている。
そして、第１のコンタクト端子ＣＴ１とゲート電極ＧＴ下の第１の抵抗値Ｒ１が、第２のコンタクト端子ＣＴ２とゲート電極ＧＴ下の第２の抵抗値Ｒ２より小さくなるように形成されている。
本第５の実施形態においては、コンタクト端子ＣＴ１，ＣＴ２を非対称の位置に配置し、抵抗値差をつける。
第１のリセットラインＬＲＳＴ１側の第１のコンタクト端子ＣＴ１をゲート電極ＧＴに極力近づけることで、電子の移動するN+エリアでの距離を縮め抵抗値(R1)を下げる。
一方、ＣＳ側は極力コンタクトをゲートから遠ざけることで、電子の移動するＮ+エリアでの距離を延ばすことで抵抗値(R2)を上げる。
よって、電子は第１のリセットラインＬＲＳＴ１側に移動しやすくなる。
（第６の実施形態）
図１４は、本発明の第６の実施形態に係る画素を形成する第１のリセット用トランジスタのチャネル形成領域周辺の好適な構成例を説明するための図である。
本第６の実施形態の画素２００Ｅが第５の実施形態の画素２００Ｄと異なる点は、次の通りである。
本第６の実施形態の画素２００Ｅでは、電界効果トランジスタ２５０Ｅにおける第１の端子（ドレイン）に配置される第１のコンタクト端子ＣＴ１の方が、第２の端子（ソース）に配置される第２のコンタクト端子ＣＴ２より多く形成されている。
本第６の実施形態によれば、第１のリセットラインＬＲＳＴ１側のコンタクト端子ＣＴ１を多く配置して、図中右側（第１のリセットラインＬＲＳＴ１側のインピーダンスを下げる。
また、第１のリセットラインＬＲＳＴ１側のコンタクトを複数配置することで合成抵抗を下げ、右側の抵抗値を減らす。
よって、電子は第１のリセットラインＬＲＳＴ１側に移動しやすくなる。
（第７の実施形態）
図１５は、本発明の第７の実施形態に係る画素を形成する第１のリセット用トランジスタのチャネル形成領域周辺の好適な構成例を説明するための図である。
図１６（A）～（E）は、図１５の画素要部の等価回路、動作タイミング、電荷の移動状態を示す図である。
本第７の実施形態の画素２００Ｆが第５の実施形態の画素２００Ｄと異なる点は、次の通りである。
本第７の実施形態の画素２００Ｆでは、電界効果トランジスタ２５０Ｆにおけるゲート電極は、ポリシリコン（PO）により形成され、他層と電気的に接続するための一のコンタクト端子ＣＧＴが第２の端子（ソース）側に偏らせて配置され、他のコンタクト端子ＣＴが第１の端子（ドレイン）側に偏らせて配置されている。
そして、第２の端子（ソース）側のゲート電極用コンタクト端子ＣＧＴと第１の端子（ドレイン）側の第１の端子用コンタクト端子ＣＴ間のゲート電極ＧＴの抵抗値ＲＰOを利用して、印加されるパルス状リセット制御信号の両コンタクト端子におけるオフになる時間に差をつけ、電荷を第２の端子（ソース）側から第１の端子（ドレイン）側に移動させるように形成されている。
本第７の実施形態によれば、ＰＯから形成されるゲート電極ＧＴのコンタクトを極力ＣＳ側に配置し、ＰＯ抵抗値を利用してタイミングＴｎとＴｎ＋１のオフになる時間に差をつけ、電子が第１のリセットラインＬＲＳＴ１側に移動するようになる。
（第８の実施形態）
図１７は、本発明の第８の実施形態に係る画素を形成する第１のリセット用トランジスタの好適な構成例を説明するための簡略断面図である。
本第８の実施形態の画素２００Gが第１の実施形態の画素２００と異なる点は、次の通りである。
本第８の実施形態の画素２００Gでは、第１のリセット用トランジスタＲＳＴ１１－Ｔｒは、第１の端子および第２の端子がソースドレイン拡散層として機能し、第１の端子と第２の端子間に形成されるチャネル形成領域ＣＮＬＦ上に絶縁膜を介してゲート電極ＧＴが配置された電界効果トランジスタ２５０Ｇにより形成されている。
そして、第２の端子（ソース）とゲート電極ＧＴ下のチャネル形成領域ＣＮＬＦにおけるインピーダンスが、第１の端子（ドレイン）とゲート電極ＧＴ下のチャネル形成領域におけるインピーダンスより大きくなるように形成されている。
本第８の実施形態によれば、ＣＳ側のＮ＋領域は、ゲート電極ＧＴからの距離に応じて配置される。
第１のリセットラインＬＲＳＴ１側の抵抗はＣＳ側よりも低いため、第１のリセット用トランジスタＲＳＴ１１－Ｔｒをオフにしたときの注入電荷がＣＳ側に流れ込むことが少なくなる。
したがって、蓄積キャパシタＣＳとフローティングディフュージョンＦＤ１１のリセットノイズを低減することができる。
（第９の実施形態）
図１８は、本発明の第９の実施形態に係る画素を形成する第１のリセット用トランジスタの好適な構成例を説明するための簡略断面図である。
本第９の実施形態の画素２００Ｈが第１の実施形態の画素２００と異なる点は、次の通りである。
本第９の実施形態の画素２００Ｈは、第１のリセット用トランジスタＲＳＴ１１－Ｔｒは、第１の端子および第２の端子がソースドレイン拡散層として機能し、第１の端子と第２の端子間に形成されるチャネル形成領域ＣＮＬＦ上に絶縁膜を介してゲート電極ＧＴが配置された電界効果トランジスタ２５０Ｈにより形成されている。
そして、第２の端子（ソース）側よりのゲート絶縁膜Ｇｏｘの厚さG２が、第１の端子（ドレイン）側よりのゲート絶縁膜Ｇｏｘの厚さＧ１より厚く形成されている。
本第９の実施形態によれば、第１のリセットラインＬＲＳＴ１側よりＣＳ側に厚いゲート酸化物が堆積している。薄い酸化物の下のゲート容量が小さいため、第１のリセット用トランジスタＲＳＴ１１－Ｔｒをオフにしたときの注入電荷がＣＳ側に流れ込む。
また、厚い酸化物の下のチャネルコンダクタンスが低いため、ＣＳ側に流入する注入電荷が少なくなる。
したがって、蓄積キャパシタＣＳ１１とフローティングディフュージョンＦＤ１１のリセットノイズを低減することができる。
（第１０の実施形態）
図１９は、本発明の第１０の実施形態に係る画素を形成する第１のリセット用トランジスタの好適な構成例を説明するための簡略断面図である。
本第１０の実施形態の画素２００Ｉが第１の実施形態の画素２００と異なる点は、次の通りである。
本第１０の実施形態の画素２００Ｉは、第１のリセット用トランジスタＲＳＴ１１－Ｔｒは、第１の端子および第２の端子がソースドレイン拡散層として機能し、第１の端子と第２の端子間に形成されるチャネル形成領域ＣＮＬＦ上に絶縁膜を介してゲート電極ＧＴが配置された電界効果トランジスタ２５０Ｉにより形成されている。
そして、第１の端子および第２の端子のうち第１の端子（ドレイン）側のみに、第１の端子に連続するように低濃度不純物層ＬＤＤ１が形成されている。
本第１０の実施形態によれば、ＬＤＤは第１のリセットラインＬＲＳＴ１側にのみ埋め込まれる。ＣＳ側のインピーダンスは第１のリセットラインＬＲＳＴ１側の電位よりも高いため、第１のリセット用トランジスタＲＳＴ１１－Ｔｒをオフにしたときの注入電荷がＣＳ側に流れ込むことが少なくなる。
したがって、蓄積キャパシタＣＳ１１とフローティングディフュージョンＦＤ１１のリセットノイズを低減することができる。
（第１１の実施形態）
図２０は、本発明の第１１の実施形態に係る画素を形成する第１のリセット用トランジスタの好適な構成例を説明するための簡略断面図である。
本第１１の実施形態の画素２００Ｊが第１の実施形態の画素２００と異なる点は、次の通りである。
本第１１の実施形態の画素２００Ｊは、第１のリセット用トランジスタＲＳＴ１１－Ｔｒは、第１の端子および第２の端子がソースドレイン拡散層として機能し、第１の端子と第２の端子間に形成されるチャネル形成領域ＣＮＬＦ上に絶縁膜を介してゲート電極ＧＴが配置された電界効果トランジスタ２５０Ｊにより形成されている。
そして、第１の端子および第２の端子に連続するようにそれぞれ低濃度不純物層ＬＤＤ１，ＬＤＤ２が形成され、第２の端子（ソース）側の低濃度不純物層ＬＤＤ２に連続してウェルより不純物濃度を高めたポケット層ＰＫＴが形成されている。
本第１１の実施形態によれば、ポケット用ＰドーズはＣＳ側にのみ埋め込まれる。ＣＳ側のインピーダンスは第１のリセットラインＬＲＳＴ１側のインピーダンスよりも高いため、第１のリセット用トランジスタＲＳＴ１１－Ｔｒをオフにしたときの注入電荷がＣＳ側に流れ込むことが少なくなる。
したがって、蓄積キャパシタＣＳ１１とフローティングディフュージョンＦＤ１１のリセットノイズを低減することができる。
（第１２の実施形態）
図２１は、本発明の第１２の実施形態に係る画素を形成する第１のリセット用トランジスタの好適な構成例を説明するための簡略断面図である。
図２２（Ａ）,（Ｂ）は、本発明の第１２の実施形態に係るノイズ低減部を適用したフローティングディフュージョンに対するノイズ低減処理のリセット処理を行った場合の第１のリセット用トランジスタ周辺の電荷の移動状態のシミュレーション結果を示す図である。
本第１２の実施形態の画素２００Ｋが第１の実施形態の画素２００と異なる点は、次の通りである。
本第１２の実施形態の画素２００Ｋは、第１のリセット用トランジスタＲＳＴ１１－Ｔｒは、第１の端子および第２の端子がソースドレイン拡散層として機能し、第１の端子と第２の端子間に形成されるチャネル形成領域ＣＮＬＦ上に絶縁膜を介してゲート電極ＧＴが配置された電界効果トランジスタ２５０Ｋにより形成されている。
そして、第１の端子および第２の端子のうち第１の端子側のみに、第１の端子に連続するように埋め込みチャネル層ＢＣＮＬが形成２されている。
本第１２の実施形態によれば、埋設されたＮ-ドーズは第１のリセットラインＬＲＳＴ１側にのみ埋め込まれる。ＣＳ側のインピーダンスは第１のリセットラインＬＲＳＴ１側のインピーダンスよりも高いため、第１のリセット用トランジスタＲＳＴ１１－Ｔｒをオフにしたときの注入電荷がＣＳ側に流れ込むことが少なくなる。
したがって、蓄積キャパシタＣＳ１１とフローティングディフュージョンＦＤ１１のリセットノイズを低減することができる。
（第１３の実施形態）
図２３は、本発明の第１３の実施形態に係る画素を形成する第１のリセット用トランジスタの好適な構成例を説明するための簡略断面図である。
本第１３の実施形態の画素２００Ｌが第１の実施形態の画素２００と異なる点は、次の通りである。
本第１２の実施形態の画素２００Ｋは、第１のリセット用トランジスタＲＳＴ１１－Ｔｒは、第１の端子および第２の端子がソースドレイン拡散層として機能し、第１の端子と第２の端子間に形成されるチャネル形成領域ＣＮＬＦ上に絶縁膜を介してゲート電極ＧＴが配置された電界効果トランジスタ２５０Ｌにより形成されている。
そして、チャネル形成領域の不純物濃度が第２の端子（ソース）側から第１の端子（ドレイン）側に向かって濃くなるように濃度勾配を持たせてある。
本第１２の実施形態によれば、不純物濃度が第２の端子（ソース）側から第１の端子（ドレイン）側に向かって濃くなるように濃度勾配を持たせてあるので、電子がドレイン側に移動しやすくなっている。
したがって、蓄積キャパシタＣＳ１１とフローティングディフュージョンＦＤ１１のリセットノイズを低減することができる。
以上説明した固体撮像装置１０，１０Ａ～１０Ｌは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
図２４は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
本電子機器３００は、図２４に示すように、本実施形態に係る固体撮像装置１０，１０Ａ～１０Ｌが適用可能なＣＭＯＳイメージセンサ３１０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を２導く（被写体像を結像する）光学系（レンズ等）３２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)3３０を有する。
信号処理回路３３０は、ＣＭＯＳイメージセンサ３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
上述したように、ＣＭＯＳイメージセンサ３１０として、前述した固体撮像装置１０，１０Ａ～１０Ｌを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
１０，１０Ａ～１０Ｆ・・・固体撮像装置、２０・・・画素部、２００，２００Ａ～２００Ｌ・・・読み出し画素、２１０・・・光電変換読み出し部、２２０・・・ノイズ低減部、ＰＤ１１・・・フォトダイオード、ＦＤ１１・・・フローティングディフュージョン、ＴＧ１１－Ｔｒ・・・転送トランジスタ、ＲＳＴ１１-Ｔｒ・・・第１のリセット用トランジスタ、ＲＳＴ１２－Ｔｒ・・・第２のリセット用トランジスタ、ＳＦ１１－Ｔｒ・・・ソースフォロワトランジスタ、ＳＧ１１－Ｔｒ、・・・蓄積トランジスタ、ＣＳ１１・・・蓄積キャパシタ、ＣＲ１１・・・リセット制御用キャパシタ（容量素子）３０・・・垂直走査回路、４０・・・読み出し回路、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・読み出し部、３００・・・電子機器、３１０・・・ＣＭＯＳイメージセンサ、３２０・・・光学系、３３０・・・信号処理回路（ＰＲＣ）。

Claims (21)

  1. 光電変換素子を含み、少なくとも２つの変換利得に応じてリセット状態時の読み出しリセット信号および前記光電変換素子の蓄積電荷に応じた読み出し信号を画素信号として読み出し可能な画素が配置された画素部と、
    前記画素の少なくともリセット期間時のノイズ低減処理を行うノイズ低減部と、
    前記ノイズ低減部のノイズ低減処理を制御しつつ、前記画素部から画素信号の読み出しを行う読み出し部と、を有し、
    前記画素は、
    露光期間中に入射光量に応じた電荷を蓄積する光電変換素子と、
    転送される電荷を電圧信号として読み出すために保持して容量に応じた電圧に変換するフローティングディフュージョンと、
    少なくとも前記フローティングディフュージョンの蓄積電荷をリセット電位に排出するリセット処理が可能なリセット素子と、
    変換利得に応じて前記フローティングディフュージョンとの接続状態または非接続状態に制御される蓄積容量素子と、を含み、
    前記リセット素子は、
    前記リセット電位側に接続される第１のリセットラインに接続された第１の端子と、
    リセット対象である前記フローティングディフュージョンおよび前記蓄積容量素子の少なくともいずれか一方側に接続される第２のリセットラインに接続された第２の端子と、を含み、
    リセット期間に所定レベルの制御信号を印加されると前記第１の端子と前記第２の端子間を導通状態に保持し、
    前記ノイズ低減部は、
    前記２つの変換利得のうち少なくとも一方の変換利得による読み出し処理における少なくともリセット期間に、
    リセット期間が開始してから所定の第１の期間は前記第１のリセットラインを前記リセット電位との接続状態に保持し、
    前記第１の期間経過後の第２の期間に、前記第１のリセットラインのインピーダンスが高くなるように前記第１のリセットラインをフローティング状態に切り換え、
    前記読み出し部は、
    前記リセット期間の開始時点から前記リセット素子を所定期間導通状態に保持し、
    前記第１の期間および前記第２の期間経過した前記リセット期間の終了時点で前記リセット素子を非導通状態に切り換える
    固体撮像装置。
  2. 前記画素のリセット素子は、第１のリセット制御信号により導通状態および非導通状態が切り換えられる第１のリセット用トランジスタにより形成され、
    前記ノイズ低減部は、
    前記第１のリセットラインと前記リセット電位との間に接続され、第２のリセット制御信号により導通状態および非導通状態が切り換えられる第２のリセット用トランジスタと、
    前記第１のリセットラインに接続されたリセット制御用容量素子と、を含む
    請求項１記載の固体撮像装置。
  3. 前記リセット用容量素子の容量は、リセット対象の容量より大きい
    請求項２記載の固体撮像装置。
  4. 前記ノイズ低減処理を含む第１のリセット処理においては、前記読み出し部および前記ノイズ低減部の制御の下、
    前記リセット期間の開始時点に前記第１のリセット用トランジスタおよび前記第２のリセット用トランジスタを導通状態に切り換え、リセット対象が接続された前記第２のリセットラインと前記第１のリセットラインを接続状態に切り換えるとともに、前記第１のリセットラインと前記リセット電位を接続状態に切り換えて、前記リセット対象の電荷の排出処理を開始し、
    リセット期間が開始してから所定の第１の期間は前記第１のリセットラインを前記リセット電位との接続状態に保持し、
    前記第１の期間経過後に、前記第１のリセットラインのインピーダンスが高くなるように、前記第２のリセット用トランジスタを非導通状態に切り換えて、前記第１のリセットラインをフローティング状態に切り換え、
    前記第２の期間が経過してリセット期間の終了時点になると前記第１のリセット用トランジスタを非導通状態に切り換える
    請求項２記載の固体撮像装置。
  5. 前記画素は、
    前記光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な転送素子と、
    前記フローティングディフュージョンと前記蓄積容量素子とを選択的に接続する蓄積接続素子と、
    前記フローティングディフュージョンで変換した電圧信号を増幅して出力するソースフォロワ素子と、
    をさらに含み、
    前記ノイズ低減処理を含まない第２のリセット処理においては、前記読み出し部および前記ノイズ低減部の制御の下、
    露光後の最初のリセット読み出し処理では、前記第１のリセット用トランジスタは非導通状態のままで、前記蓄積接続素子を非導通状態に切り換えて前記蓄積容量素子を前記フローティングディフュージョンと切り離し、前記フローディングディフュージョンの電荷と前記蓄積容量素子の電荷を分離させて前記フローティングディフュージョンの利得を前記第１容量で決まる第１変換利得に設定し、第１変換利得リセット読み出し処理を行う
    請求項４記載の固体撮像装置。
  6. ２つの変換利得に応じた信号方向が逆方向である第１変換利得信号および第２変換利得信号を画素信号として読み出し可能であり、
    前記読み出し部は、変換利得信号読み出しモード時に、
    前記読み出し部は、
    前記第１のリセット用トランジスタ、前記第２のリセット用トランジスタ、前記蓄積接続素子、および前記転送素子を所定期間導通状態に保持して前記フローティングディフュージョン、前記蓄積容量素子、および前記光電変換素子をリセットし、前記転送素子を非導通状態にして前記第１のリセット処理を行い露光期間を開始した後、
    第１変換利得リセット読み出し処理、第１変換利得信号読み出し処理、第２変換利得信号読み出し処理、および第２変換利得リセット読み出し処理を順に行い、
    前記第２変換利得リセット読み出し処理においては、前記第１のリセット処理を行う
    請求項５記載の固体撮像装置。
  7. 前記第１変換利得リセット読み出し処理においては、前記第２のリセット処理を行う
    請求項６記載の固体撮像装置。
  8. 前記読み出し部は、
    前記第１のリセット用トランジスタ（リセット素子）、前記第２のリセット用トランジスタ、前記蓄積接続素子、および前記転送素子を所定期間導通状態に保持して前記フローティングディフュージョン、前記蓄積容量素子、および前記光電変換素子をリセットし、前記転送素子を非導通状態にして露光期間を開始した後、
    前記蓄積接続素子を非導通状態に切り換えて前記蓄積容量素子を前記フローティングディフュージョンと切り離し、前記フローディングディフュージョンの電荷と前記蓄積容量素子の電荷を分離させて前記フローティングディフュージョンの利得を前記第１容量で決まる第１変換利得に設定し、
    第１のリセット読み出し期間に、前記ソースフォロワ素子から前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出しリセット信号を読み出し、当該第１の読み出しリセット信号に対する所定の処理を行う第１変換利得リセット読み出し処理と、
    前記第１のリセット読み出し期間後の第１の転送期間に続く第１の読み出し期間に、前記ソースフォロワ素子から前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出し信号を読み出し、当該第１の読み出し信号に対する所定の処理を行う第１変換利得信号読み出し処理と、を行い、続いて、
    前記蓄積接続素子を所定期間導通状態に切り換えて前記蓄積容量素子を前記フローティングディフュージョンと接続し、前記フローディングディフュージョンの電荷とオーバーフロー電荷に関連する前記蓄積容量素子の電荷を共有させて前記フローティングディフュージョンの利得を前記第２容量で決まる第２変換利得に切り換え、
    前記第１の読み出し期間後の第２の転送期間に続く第２の読み出し期間に、前記ソースフォロワ素子から前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２の読み出し信号を読み出し、当該第２の読み出し信号に対する所定の処理を行う第２変換利得信号読み出し処理を行い、
    次いで、リセット期間の開始時点に前記第１のリセット用トランジスタおよび前記第２のリセット用トランジスタを導通状態に切り換え、リセット対象が接続された前記第２のリセットラインと前記第１のリセットラインを接続状態に切り換えるとともに、前記第１のリセットラインと前記リセット電位を接続状態に切り換えて、前記リセット対象の電荷の排出処理を開始し、
    リセット期間が開始してから所定の第１の期間は前記第１のリセットラインを前記リセット電位との接続状態に保持し、
    前記第１の期間経過後に、前記第１のリセットラインのインピーダンスが高くなるように、前記第２のリセット用トランジスタを非導通状態に切り換えて、前記第１のリセットラインをフローティング状態に切り換え、
    前記第２の期間が経過してリセット期間の終了時点になると前記第１のリセット用トランジスタを非導通状態に切り換え、
    前記第１のリセット処理により前記フローティングディフュージョンをリセットした後、前記ソースフォロワ素子から前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２のリセット信号を読み出し、当該第２の読み出し信号に対する所定の処理を行う第２変換利得リセット読み出し処理を行うことが可能である
    請求項７記載の固体撮像装置。
  9. 前記画素は、
    前記光電変換素子と前記蓄積容量素子が一方向に並んで配置され、
    前記画素部は、
    前記画素が配列された画素アレイと、
    少なくとも前記第１のリセット用トランジスタを駆動する制御信号を生成するリピータバッファが前記画素アレイの画素間に配列されたバッファアレイと、を含み、
    前記リピータバッファは、一方向の一方側に隣接する前記画素の前記蓄積容量素子と隣接するように配置され、当該リピータバッファと一方向の他方側に隣接する画素の前記光電変換素子と隣接するようにダミーの蓄積容量素子が配置されている
    請求項２記載の固体撮像装置。
  10. 前記第１のリセット用トランジスタは、前記第１の端子および前記第２の端子がソースドレイン拡散層として機能し、前記第１の端子と前記第２の端子間に形成されるチャネル形成領域上に絶縁膜を介してゲート電極が配置された電界効果トランジスタにより形成され、
    前記第１の端子側のアクティブ領域が前記第２の端子側のアクティブ領域より大きく、前記チャネル形成領域が、前記第２の端子側から前記第１の端子側に向かって広くなるように形成されている
    請求項２記載の固体撮像装置。
  11. 前記第１のリセット用トランジスタは、前記第１の端子および前記第２の端子がソースドレイン拡散層として機能し、前記第１の端子と前記第２の端子間に形成されるチャネル形成領域上に絶縁膜を介してゲート電極が配置された電界効果トランジスタにより形成され、
    前記第１の端子および前記第２の端子の各々は、他層と電気的に接続するための第１のコンタクト端子および第２のコンタクト端子が配置され、
    前記第１のコンタクト端子と前記ゲート電極下の第１の抵抗値が、前記第２のコンタクト端子と前記ゲート電極下の第２の抵抗値より小さくなるように形成されている
    請求項２記載の固体撮像装置。
  12. 前記第１のリセット用トランジスタは、前記第１の端子および前記第２の端子がソースドレイン拡散層として機能し、前記第１の端子と前記第２の端子間に形成されるチャネル形成領域上に絶縁膜を介してゲート電極が配置された電界効果トランジスタにより形成され、
    前記第１の端子に配置される前記第１のコンタクト端子の方が、前記第２の端子に配置される第２のコンタクト端子より多い
    請求項２記載の固体撮像装置。
  13. 前記第１のリセット用トランジスタは、前記第１の端子および前記第２の端子がソースドレイン拡散層として機能し、前記第１の端子と前記第２の端子間に形成されるチャネル形成領域上に絶縁膜を介してゲート電極が配置された電界効果トランジスタにより形成され、
    前記ゲート電極は、他層と電気的に接続するための一のコンタクト端子が前記第２の端子側に偏らせて配置され、他のコンタクト端子が前記第１の端子側に偏らせて配置され、
    前記第２の端子側のゲート電極用コンタクト端子と前記第１の端子側の第１の端子用コンタクト端子間の前記ゲート電極の抵抗値を利用して、印加されるパルス状リセット制御信号の両コンタクト端子におけるオフになる時間に差をつけ、電荷を前記第２の端子側から前記第１の端子側に移動させるように形成されている
    請求項２記載の固体撮像装置。
  14. 前記第１のリセット用トランジスタは、前記第１の端子および前記第２の端子がソースドレイン拡散層として機能し、前記第１の端子と前記第２の端子間に形成されるチャネル形成領域上に絶縁膜を介してゲート電極が配置された電界効果トランジスタにより形成され、
    前記第２の端子と前記ゲート電極間の前記チャネル形成領域におけるインピーダンスが、前記第１の端子と前記ゲート電極間の前記チャネル形成領域におけるインピーダンスより大きくなるように形成されている
    請求項２記載の固体撮像装置。
  15. 前記第１のリセット用トランジスタは、前記第１の端子および前記第２の端子がソースドレイン拡散層として機能し、前記第１の端子と前記第２の端子間に形成されるチャネル形成領域上に絶縁膜を介してゲート電極が配置された電界効果トランジスタにより形成され、
    前記第２の端子側よりの前記ゲート絶縁膜の厚さが、前記第１の端子側よりの前記ゲート絶縁膜の厚さより厚く形成されている
    請求項２記載の固体撮像装置。
  16. 前記第１のリセット用トランジスタは、前記第１の端子および前記第２の端子がソースドレイン拡散層として機能し、前記第１の端子と前記第２の端子間に形成されるチャネル形成領域上に絶縁膜を介してゲート電極が配置された電界効果トランジスタにより形成され、
    前記第１の端子および前記第２の端子のうち第１の端子側のみに、当該第１の端子に連続するように低濃度不純物層が形成されている
    請求項２記載の固体撮像装置。
  17. 前記第１のリセット用トランジスタは、前記第１の端子および前記第２の端子がソースドレイン拡散層として機能し、前記第１の端子と前記第２の端子間に形成されるチャネル形成領域上に絶縁膜を介してゲート電極が配置された電界効果トランジスタにより形成され、
    前記第１の端子および前記第２の端子に連続するようにそれぞれ低濃度不純物層が形成され、
    前記第２の端子側の前記低濃度不純物層に連続してウェルより不純物濃度を高めたポケット層が形成されている
    請求項２記載の固体撮像装置。
  18. 前記第１のリセット用トランジスタは、前記第１の端子および前記第２の端子がソースドレイン拡散層として機能し、前記第１の端子と前記第２の端子間に形成されるチャネル形成領域上に絶縁膜を介してゲート電極が配置された電界効果トランジスタにより形成され、
    前記第１の端子および前記第２の端子のうち第１の端子側のみに、当該第１の端子に連続するように埋め込みチャネル層が形成されている
    請求項２記載の固体撮像装置。
  19. 前記第１のリセット用トランジスタは、前記第１の端子および前記第２の端子がソースドレイン拡散層として機能し、前記第１の端子と前記第２の端子間に形成されるチャネル形成領域上に絶縁膜を介してゲート電極が配置された電界効果トランジスタにより形成され、
    前記チャネル形成領域の不純物濃度が前記第２の端子側から前記第１の端子側に向かって濃くなるように濃度勾配を持たせてある
    請求項２記載の固体撮像装置。
  20. 光電変換素子を含み、少なくとも２つの変換利得に応じてリセット状態時の読み出しリセット信号および前記光電変換素子の蓄積電荷に応じた読み出し信号を画素信号として読み出し可能な画素が配置された画素部と、
    前記画素の少なくともリセット期間時のノイズ低減処理を行うノイズ低減部と、
    前記ノイズ低減部のノイズ低減処理を制御しつつ、前記画素部から画素信号の読み出しを行う読み出し部と、を有し、
    前記画素は、
    露光期間中に入射光量に応じた電荷を蓄積する光電変換素子と、
    転送される電荷を電圧信号として読み出すために保持して容量に応じた電圧に変換するフローティングディフュージョンと、
    少なくとも前記フローティングディフュージョンの蓄積電荷をリセット電位に排出するリセット処理が可能なリセット素子と、
    変換利得に応じて前記フローティングディフュージョンとの接続状態または非接続状態に制御される蓄積容量素子と、を含み、
    前記リセット素子は、
    前記リセット電位側に接続される第１のリセットラインに接続された第１の端子と、
    リセット対象である前記フローティングディフュージョンおよび前記蓄積容量素子の少なくともいずれか一方側に接続される第２のリセットラインに接続された第２の端子と、を含み、
    リセット期間に所定レベルの制御信号を印加されると前記第１の端子と前記第２の端子間を導通状態に保持する
    固体撮像装置の駆動方法であって、
    前記２つの変換利得のうち少なくとも一方の変換利得による読み出し処理における少なくともリセット期間に、
    前記リセット期間の開始時点から前記リセット素子を所定期間導通状態に保持し、
    リセット期間が開始してから所定の第１の期間は前記第１のリセットラインを前記リセット電位との接続状態に保持し、
    前記第１の期間経過後の第２の期間に、前記第１のリセットラインのインピーダンスが高くなるように前記第１のリセットラインをフローティング状態に切り換え、
    前記第１の期間および前記第２の期間経過した前記リセット期間の終了時点で前記リセット素子を非導通状態に切り換える
    固体撮像装置の駆動方法。
  21. 固体撮像装置と、
    前記固体撮像装置に被写体像を結像する光学系と、を有し、
    前記固体撮像装置は、
    光電変換素子を含み、少なくとも２つの変換利得に応じてリセット状態時の読み出しリセット信号および前記光電変換素子の蓄積電荷に応じた読み出し信号を画素信号として読み出し可能な画素が配置された画素部と、
    前記画素の少なくともリセット期間時のノイズ低減処理を行うノイズ低減部と、
    前記ノイズ低減部のノイズ低減処理を制御しつつ、前記画素部から画素信号の読み出しを行う読み出し部と、を有し、
    前記画素は、
    露光期間中に入射光量に応じた電荷を蓄積する光電変換素子と、
    転送される電荷を電圧信号として読み出すために保持して容量に応じた電圧に変換するフローティングディフュージョンと、
    少なくとも前記フローティングディフュージョンの蓄積電荷をリセット電位に排出するリセット処理が可能なリセット素子と、
    変換利得に応じて前記フローティングディフュージョンとの接続状態または非接続状態に制御される蓄積容量素子と、を含み、
    前記リセット素子は、
    前記リセット電位側に接続される第１のリセットラインに接続された第１の端子と、
    リセット対象である前記フローティングディフュージョンおよび前記蓄積容量素子の少なくともいずれか一方側に接続される第２のリセットラインに接続された第２の端子と、を含み、
    リセット期間に所定レベルの制御信号を印加されると前記第１の端子と前記第２の端子間を導通状態に保持し、
    前記ノイズ低減部は、
    前記２つの変換利得のうち少なくとも一方の変換利得による読み出し処理における少なくともリセット期間に、
    リセット期間が開始してから所定の第１の期間は前記第１のリセットラインを前記リセット電位との接続状態に保持し、
    前記第１の期間経過後の第２の期間に、前記第１のリセットラインのインピーダンスが高くなるように前記第１のリセットラインをフローティング状態に切り換え、
    前記読み出し部は、
    前記リセット期間の開始時点から前記リセット素子を所定期間導通状態に保持し、
    前記第１の期間および前記第２の期間経過した前記リセット期間の終了時点で前記リセット素子を非導通状態に切り換える
    電子機器。
JP2022074847A 2022-04-28 2022-04-28 固体撮像装置、固体撮像装置の駆動方法、および電子機器 Pending JP2023163742A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022074847A JP2023163742A (ja) 2022-04-28 2022-04-28 固体撮像装置、固体撮像装置の駆動方法、および電子機器
CN202310487747.3A CN116980769A (zh) 2022-04-28 2023-04-28 固体摄像装置、固体摄像装置的驱动方法以及电子设备
TW112116061A TWI833639B (zh) 2022-04-28 2023-04-28 固體攝像裝置、固體攝像裝置的驅動方法以及電子設備
EP23170864.5A EP4270979A1 (en) 2022-04-28 2023-04-28 Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US18/309,400 US20230353898A1 (en) 2022-04-28 2023-04-28 Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022074847A JP2023163742A (ja) 2022-04-28 2022-04-28 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Publications (1)

Publication Number Publication Date
JP2023163742A true JP2023163742A (ja) 2023-11-10

Family

ID=86282258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022074847A Pending JP2023163742A (ja) 2022-04-28 2022-04-28 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Country Status (5)

Country Link
US (1) US20230353898A1 (ja)
EP (1) EP4270979A1 (ja)
JP (1) JP2023163742A (ja)
CN (1) CN116980769A (ja)
TW (1) TWI833639B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12096141B2 (en) * 2023-01-13 2024-09-17 Omnivision Technologies, Inc. LOFIC circuit for in pixel metal-insulator-metal(MIM) capacitor lag correction and associated correction methods

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4317115B2 (ja) 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
JP2008205639A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
CN104823442B (zh) * 2012-12-05 2018-03-30 松下知识产权经营株式会社 固体摄像装置
TWI634791B (zh) * 2013-02-27 2018-09-01 新力股份有限公司 Solid-state imaging device, driving method, and electronic device
EP2890117B1 (en) * 2013-12-26 2020-11-18 IMEC vzw Improvements in or relating to imaging sensors
US9332200B1 (en) * 2014-12-05 2016-05-03 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
US10431608B2 (en) * 2017-04-13 2019-10-01 Omnivision Technologies, Inc. Dual conversion gain high dynamic range readout for comparator of double ramp analog to digital converter
US10432879B2 (en) * 2018-01-16 2019-10-01 Omnivision Technologies, Inc. Dual conversion gain high dynamic range image sensor readout circuit memory storage structure
US11025848B2 (en) * 2018-08-31 2021-06-01 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, moving body, and stackable semiconductor device
JP2020068267A (ja) * 2018-10-23 2020-04-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP7374586B2 (ja) 2019-01-17 2023-11-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
KR20200118723A (ko) * 2019-04-08 2020-10-16 삼성전자주식회사 픽셀 그룹들을 포함하는 이미지 센서 및 이를 포함하는 전자 장치
EP4109889A4 (en) * 2020-02-18 2023-08-02 Nuvoton Technology Corporation Japan SOLID STATE IMAGING DEVICE AND IMAGING APPARATUS THEREOF
KR20220033298A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 이미지 센서
JP2022071317A (ja) * 2020-10-28 2022-05-16 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Also Published As

Publication number Publication date
US20230353898A1 (en) 2023-11-02
TWI833639B (zh) 2024-02-21
EP4270979A1 (en) 2023-11-01
CN116980769A (zh) 2023-10-31
TW202344040A (zh) 2023-11-01

Similar Documents

Publication Publication Date Title
JP7460345B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US9961262B2 (en) Solid-state imaging device having a switchable conversion gain in the floating diffusion, method for driving solid-state imaging device, and electronic apparatus
US11050966B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
TW541832B (en) X-Y address type solid-state image pickup device
US8816266B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US20130001403A1 (en) Imaging element, drive method for imaging element, manufacturing method for imaging element, and electronic apparatus
CN102097444A (zh) 固体摄像器件、其制造方法以及电子装置
TWI786021B (zh) 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
JP7455525B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
US9224767B2 (en) Method for driving photoelectric conversion apparatus
WO2015170533A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
TWI804352B (zh) 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
US8957360B2 (en) Method for driving photoelectric conversion apparatus
TWI833639B (zh) 固體攝像裝置、固體攝像裝置的驅動方法以及電子設備
JP6043002B1 (ja) 固体撮像装置およびその駆動方法、電子機器
JP2024157253A (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
WO2016204225A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220928