JP2022108501A - 露光ヘッド、画像形成装置 - Google Patents

Abstract

【課題】発光サイリスタの発光タイミングを高速に切り替え制御する場合においても、光量の不足が生じる虞を低減する。【解決手段】発光サイリスタがオン状態である期間におけるドライブ電流制御部１００１による発光サイリスタの駆動期間が終了した後、連続する次のオン状態である期間にシフトする前であって且つ、当該次のオン状態である期間においてドライブ電流制御部１００１による発光サイリスタの駆動を開始させる前に、プリチャージ制御部１００２による発光サイリスタの駆動が開始される。具体的には、転送サイリスタのＯＮ状態が切り換わる前のタイミングＴ１で発光サイリスタの駆動が開始される。【選択図】図９

Description

本発明は、露光ヘッド、および当該露光ヘッドを備えた画像形成装置に関する。

電子写真方式の画像形成装置であるプリンタにおいては、ＬＥＤ等の発光素子を用いた露光ヘッドを用いて感光体ドラムを露光し、潜像形成を行う方式が一般的に知られている。上記露光ヘッドは、感光体ドラムの長手方向に配列した発光素子列と、発光素子列の光を感光体ドラム上に結像するロッドレンズアレイとを備える。上記発光素子の構成として、発光面からの光の照射方向がロッドレンズアレイと同一方向となる面発光形状を有する構成が知られている。発光素子列の長さは感光体ドラム上における画像領域幅に応じて決まり、プリンタの解像度に応じて素子間隔が決まる。

例えば、１２００ｄｐｉのプリンタの場合、画素の間隔はほぼ２１.１６μｍであるため、素子間隔も２１.１６μｍとなる。この素子間隔でＡ３サイズ（幅約３００ｍｍ）を印字可能なプリンタの場合、１４１７３個の発光素子が配列される。プリント基板上に多数の発光素子を実装する場合、実装コストが高くなる。そこで、従来、複数の発光素子列を１つの半導体チップ上に形成し、プリント基板上への実装個数を少なくする方式が用いられている。例えば、５００個の発光素子を１つの半導体チップ上に形成した場合、プリント基板上には半導体チップを２８個実装することで２９６ｍｍの画像領域幅に対して画像形成が可能となる。このように複数の発光素子を１つの半導体チップ上に形成する構成をとることで、実装コストを下げることができる。このような、露光ヘッドを用いたプリンタでは、レーザビームをポリゴンモータで偏向走査するレーザ走査方式のプリンタと比較して、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。

特許文献１には、シフト部を有する自己走査型発光素子アレイが記載されている。このアレイでは、半導体チップ内にシフト部（以降、転送回路と呼称する）を設けることで、チップとプリント基板との接続信号数を低減可能であり、信号を接続するためのワイヤボンディングの実装コストを低減可能となる。

特開２０１９-２１４１５３号公報

上記転送回路を有する自己走査型発光素子アレイでは、入力される転送クロック信号によって、発光サイリスタ（発光素子）に対応する転送サイリスタのＯＮ（オン）、ＯＦＦ（オフ）状態の切り換え動作が行われる。ここで、転送サイリスタの切り換え動作を行うためには、転送サイリスタのゲートに接続している発光サイリスタをＯＦＦ状態にする必要がある。そのため、転送サイリスタの切り換え動作中（以降、転送期間と呼称する）は発光サイリスタをＯＮにすることは難しい。

一方で、自己走査型発光素子アレイは、発光サイリスタの端子容量が比較的大きいという特性を持つ。例えば、１個あたりのアノード端子の寄生容量が１．０ＰＦの発光サイリスタを２００個接続してアレイ化した場合、アノード端子の寄生容量は合計２００ＰＦにもなる。すなわち、発光を開始させるためには、２００ＰＦの寄生容量を所定のしきい値以上まで充電しなければならず、駆動回路のドライブ能力によっては、発光の立ち上がりに時間がかかってしまう。発光の立ち上がりに時間がかかると、立ち上がり期間中は十分な光量が得られない。そのため、高速の画像形成動作が求められる画像形成装置においては、画像形成に必要とされるだけの発光時間、つまり光量を確保することが困難になる。

本発明は、発光サイリスタの発光タイミングを高速に切り替え制御する場合においても、光量の不足が生じる虞を低減することを目的とする。

上記目的を達成するために本発明は、入力されるクロック信号に基づいてオン状態が順次シフトする複数の転送サイリスタと、感光体を露光するために発光する複数の発光サイリスタであって前記複数の転送サイリスタの各々のゲート端子に接続された前記発光サイリスタと、を含み、前記転送サイリスタの状態に基づいて、発光する発光サイリスタが選択される自己走査型発光素子アレイ、を有する露光ヘッドであって、第１の駆動信号に基づいて前記発光サイリスタを閾値電圧よりも大きい電圧で駆動する第１の駆動手段と、第２の駆動信号に基づいて前記発光サイリスタを前記閾値電圧以下の電圧で駆動する第２の駆動手段と、前記第１の駆動信号に基づく前記第１の駆動手段および前記第２の駆動信号に基づく前記第２の駆動手段のそれぞれによる前記発光サイリスタを駆動するタイミングを制御する制御手段であって、前記発光サイリスタがオン状態である期間における前記第１の駆動手段による前記発光サイリスタの駆動期間が終了した後、連続する次のオン状態である期間にシフトする前であって且つ当該次のオン状態である期間において前記第１の駆動手段による前記発光サイリスタの駆動を開始させる前に、前記第２の駆動手段に前記発光サイリスタの駆動を開始させる制御手段と、を備えることを特徴とする。

本発明によれば、発光サイリスタの発光タイミングを高速に切り替え制御する場合においても、光量の不足が生じる虞を低減することができる。

画像形成装置の全体構成を示す概略断面図である。 露光ヘッドと感光ドラムとの位置関係を説明する図、及び露光ヘッドの構成を説明する図である。 プリント基板、発光素子アレイチップを示す図である。 画像コントローラ部および露光ヘッドのブロック図である。 チップデータ変換部のブロック図である。 発光素子駆動部の内部回路を示す図である。 発光素子アレイの一部分を抜き出した等価回路である。 共通ゲートのゲート電位の分布を示す図である。 駆動信号等の波形を示すタイミングチャートである。 発光素子駆動部の内部回路を示す図である。 駆動信号等の波形を示すタイミングチャートである。

以下、図面を参照して本発明の実施の形態を説明する。

（第１の実施の形態）
［画像形成装置の構成］
図１は、本発明の第１の実施の形態に係る露光ヘッドが適用される画像形成装置の全体構成を示す概略断面図である。

この画像形成装置は、一例として、スキャナ機能とプリンタ機能を備える電子写真方式の複合機（ＭＦＰ）であり、スキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５、及びこれらを制御するプリンタ制御部を有する。スキャナ部１００は、原稿台に置かれた原稿に照明を当てて原稿画像を光学的に読み取り、読み取った画像を電気信号に変換して画像データを生成する。

作像部１０３は、無端の転写ベルト１１１と、４連の画像形成ステーションとを備える。転写ベルト１１１は図１の反時計回り方向に回転する。４連の画像形成ステーションは、転写ベルト１１１に沿って、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の順に並べられる。４つの画像形成ステーションは同じ構成を有する。各画像形成ステーションは、図１の時計回り方向に回転する感光体である感光ドラム１０２のほか、露光ヘッド１０６ａ、１０６ｂ、１０６ｃ、１０６ｄ、帯電器１０７、現像器１０８を備えている。なお、露光部である露光ヘッド１０６ａ、１０６ｂ、１０６ｃ、１０６ｄは、それぞれ画像形成ステーションのブラック（Ｋ）イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）に対応する。各画像形成ステーションでの動作は共通するので、以降、代表して露光ヘッド１０６ａおよびこれに対応する構成要素の動作を説明する。

作像部１０３では、感光ドラム１０２が回転駆動され、帯電器１０７が感光ドラム１０２を帯電させる。露光ヘッド１０６ａは、配列された自己走査型発光素子（Ｓｅｌｆ－Ｓｃａｎｎｉｎｇ ＬＥＤ：SLED）アレイ（以降、発光素子アレイと呼称する）のチップ面で発光した光をロッドレンズアレイにより感光ドラム１０２に集光し、静電潜像を形成する。現像器１０８は、感光ドラム１０２に形成された静電潜像をトナーで現像する。そして、現像されたトナー像は、転写ベルト１１１上の記録紙に転写される。このような一連の電子写真プロセスが各画像形成ステーションで実行される。なお、画像形成時には、シアン（Ｃ）の画像形成ステーションでの画像形成が開始されて所定時間が経過した後に、順次、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の各画像形成ステーションで、画像形成動作が実行される。

給紙／搬送部１０５は、記録紙を給紙する給紙ユニットとして、本体内給紙ユニット１０９ａ、１０９ｂ、大容量の給紙ユニットである外部給紙ユニット１０９ｃ、及び手差し給紙ユニット１０９ｄを備えている。画像形成時には、このうち、予め指示された給紙ユニットから記録紙が給紙され、給紙された記録紙はレジストレーションローラ１１０まで搬送される。レジストレーションローラ１１０は、上述した作像部１０３において形成されたトナー像が記録紙に転写されるタイミングで、転写ベルト１１１に記録紙を搬送する。転写ベルト１１１により搬送される記録紙には、各画像形成ステーションの感光ドラム１０２上に形成されたトナー像が順次転写される。未定着のトナー像が転写された記録紙は、定着部１０４へと搬送される。定着部１０４は、ハロゲンヒータ等の熱源を内蔵し、記録紙上のトナー像を、２つのローラにより加熱・加圧することによって記録紙に定着させる。定着部１０４によりトナー像が定着された記録紙は、排出ローラ１１２により画像形成装置の外部に排出される。

転写ベルト１１１の対向位置には、光学センサ１１３が配置されている。各ステーション間の色ずれ量を導出するため、光学センサ１１３は、転写ベルト１１１上に印字されたテストチャートの位置検出を行う。ここで導出された色ずれ量は、画像コントローラ部４１５（図４）に通知され、各色の画像位置が補正される。この制御によって、紙上に色ずれのないフルカラートナー像が転写される。

プリンタ制御部は、画像形成装置全体を制御するＭＦＰ（マルチファンクションプリンタ）制御部と通信して、その指示に応じて制御を実行する。それと共に、プリンタ制御部は、前述のスキャナ、作像、定着、給紙／搬送の各部の状態を管理しながら、全体が調和を保って円滑に動作できるよう指示を行う。

［露光ヘッドの構成］
次に、感光ドラム１０２に露光を行う露光ヘッド１０６ａについて、図２を参照して説明する。図２（ａ）は、露光ヘッド１０６ａと感光ドラム１０２との位置関係を示す斜視図である。図２（ｂ）は、露光ヘッド１０６ａの内部構成と、露光ヘッド１０６ａからの光束がロッドレンズアレイ２０３により感光ドラム１０２に集光される様子を説明する図である。図２（ａ）に示すように、露光ヘッド１０６ａは、感光ドラム１０２に対向する位置に、取付け部材（不図示）によって画像形成装置に取り付けられている（図１）。

図２（ｂ）に示すように、露光ヘッド１０６ａは、プリント基板２０２と、プリント基板２０２に実装された発光素子アレイ素子群２０１と、ロッドレンズアレイ２０３と、ハウジング２０４を有する。ハウジング２０４には、ロッドレンズアレイ２０３およびプリント基板２０２が取り付けられる。ロッドレンズアレイ２０３は、発光素子アレイ素子群２０１からの光束を感光ドラム１０２上に集光させる。露光ヘッド１０６ａを製造する工場では、露光ヘッド１０６ａ単体で組立て調整作業が行われ、各スポットのピント調整、光量調整が行われる。ここで、感光ドラム１０２とロッドレンズアレイ２０３との間の距離、およびロッドレンズアレイ２０３と発光素子アレイ素子群２０１との間の距離が、所定の間隔となるように組立てられる。これにより、発光素子アレイ素子群２０１からの光が感光ドラム１０２上に結像される。そのため、工場でのピント調整時においては、ロッドレンズアレイ２０３と発光素子アレイ素子群２０１との距離が所定の値となるように、ロッドレンズアレイ２０３の取付け位置の調整が行われる。

また、工場での光量調整時においては、発光素子アレイ素子群２０１の各発光素子を順次ＤＣ点灯させた時のピーク光量が計測される。そして、ロッドレンズアレイ２０３を介して集光させた光が所定のターゲット光量となるように各発光素子の駆動電流のＤＣ電流設定データが決定される。次に、発光素子をパルス点灯させた時の積算光量から、発光の立ち上がり調整データが決定される。例えば、パルス周期を画像形成時と同じ点灯周期にして、パルスｄｕｔｙを５０％とした条件で発光させた時の積算光量を計測し、ＤＣ点灯時の光量の５０％に対する差分を算出することで、立ち上がり遅延により低下した光量を算出可能である。

立ち上がり遅延による光量低下に対して、発光開始時の立ち上がり時間を補正するプリチャージ制御部１００２（図６で後述）の補正量を調整することで、所望の光量に調整された時の調整データが、立ち上がり調整データとして決定される。また、発光の立ち上がり時間は、発光素子アレイ素子群２０１の発光素子毎（チップ毎）の特性差と駆動回路の特性差とによって個体バラツキを持つ。そのため、発光素子毎に上記調整データが決定される。ＤＣ電流設定データおよび立ち上がり調整データは、露光ヘッド１０６ａに内蔵された記憶部であるメモリ４２０（図４）に記憶される。

画像形成装置においては、画像形成時にメモリ４２０から立ち上がり調整データが読み出され、露光ヘッド１０６ａ内の発光素子駆動部４１４（図４、図６参照）に設定される。発光素子駆動部４１４については後で詳述する。

［発光素子アレイ素子群の構成］
図３（ａ）、（ｂ）は、発光素子アレイ素子群２０１を配列したプリント基板２０２を示す図である。図３（ａ）は、プリント基板２０２における発光素子アレイ素子群２０１が実装された面（第１面）とは反対側の面（第２面）の構成を示す模式図である。図３（ｂ）は、プリント基板２０２における発光素子アレイ素子群２０１が実装された面の構成を示す模式図である。

発光素子アレイ素子群２０１は、２９個の発光素子アレイチップ１～２９が、プリント基板２０２の長手方向に沿って、千鳥状に２列に配置された構成を有している。なお、図３（ａ）において、図の上下方向は副走査方向（感光ドラム１０２の回転方向）を示し、水平方向は主走査方向を示す。各々の発光素子アレイチップの内部には、計５１６個の発光点を有する発光素子が、発光素子アレイチップの長手方向に所定の解像度ピッチで配列されている。本例では、発光素子アレイチップの各発光素子のピッチは、第１の解像度である１２００ｄｐｉの解像度のピッチである略２１．１６μｍ（≒２．５４ｃｍ／１２００ドット）となっている。その結果、１つの発光素子アレイチップ内における５１６個の発光点の端から端までの間隔は、約１０．９ｍｍ（≒２１．１６μｍ×５１６）である。上述のように、発光素子アレイ素子群２０１は、２９個の発光素子アレイチップから構成されている。従って、発光素子アレイ素子群２０１における露光可能な発光素子数は１４，９６４素子（＝５１６素子×２９チップ）となり、約３１６ｍｍ（≒約１０．９ｍｍ×２９チップ）の主走査方向の画像幅に対応した画像形成が可能となる。

図３（ｃ）は、プリント基板２０２の長手方向における発光素子アレイチップ間の境界部の様子を示す図である。図３（ｃ）に示すように、発光素子アレイチップの端部には、制御信号が入力されるワイヤボンディングパッドが配置されており、ワイヤボンディングパッドから入力された信号により、転送部及び発光素子が駆動される。また、発光素子アレイチップは、複数の発光素子を有している。発光素子アレイチップ間の境界部においても、発光素子の長手方向のピッチ（２つの発光素子の中心点と中心点との間隔）は、１２００ｄｐｉの解像度のピッチである略２１．１６μｍとなっている。また、第１列の発光素子アレイチップと第２列の発光素子アレイチップの発光点同士の間隔Ｓが約８４μｍ（１２００ｄｐｉで４画素分、２４００ｄｐｉで８画素分の各解像度の整数倍の距離）となっている。

また、図３（ａ）に示すように、発光素子アレイ素子群２０１が実装された面とは反対側のプリント基板２０２の面には、駆動部３０３ａ、３０３ｂ、及びコネクタ３０５が実装されている。コネクタ３０５の両側に配置された駆動部３０３ａ、３０３ｂは、それぞれ発光素子アレイチップ１～１５、発光素子アレイチップ１６～２９を駆動するドライバＩＣである。駆動部３０３ａ、３０３ｂは、それぞれ制御信号線３０４ａ、３０４ｂを介して、コネクタ３０５と接続されている。コネクタ３０５には、後述する画像コントローラ部４１５（図４参照）から駆動部３０３ａ、３０３ｂを制御する信号線、電源電圧、グランドが接続されており、コネクタ３０５は駆動部３０３ａ、３０３ｂと接続される。また、駆動部３０３ａ、３０３ｂからは、それぞれ発光素子アレイ素子群２０１を駆動するための配線がプリント基板２０２の内層を通り、各配線が発光素子アレイチップ１～１５、発光素子アレイチップ１６～２９に接続されている。

［制御ブロック］
図４は、画像コントローラ部４１５および露光ヘッド１０６ａのブロック図である。図４では、代表して発光素子アレイチップ１～１５および駆動部３０３ａについて説明するが、発光素子アレイチップ１６～２９および駆動部３０３ｂについても構成・動作は同様である。また、説明を簡易化するために単色の処理について説明するが、単色の処理と同様の処理が４色に関し並列処理されるものとする。

画像コントローラ部４１５は、露光ヘッド１０６ａを制御する信号を送信するためのコネクタ４１６を有している。この信号は、画像データ、Ｌｉｎｅ同期信号、ＣＰＵ４００からの制御信号を含む。コネクタ４１６から、露光ヘッド１０６ａのコネクタ３０５に接続されたケーブル４１７、４１８、４１９を介して、それぞれ画像データ、Ｌｉｎｅ同期信号、制御信号が送信され、各信号が露光ヘッド１０６ａのコネクタ３０５に入力される。

画像コントローラ部４１５では、ＣＰＵ４００により、画像データの処理と印刷タイミングの処理が行われる。画像コントローラ部４１５は、画像データ生成部４０１、全面データシフト部４０２、チップデータ変換部４０３、チップデータシフト部４０４、データ送信部４０５、同期信号生成部４０６の各機能ブロックを有する。

画像データ生成部４０１は、スキャナ部１００、あるいは画像形成装置に接続された外部装置から受信した入力画像データに対して、ＣＰＵ４００から指示された解像度でディザリング処理を行い、プリント出力のための画像データを生成する。ＣＰＵ４００は、光学センサ１１３により検出した色ずれ量から、主走査方向（露光ヘッド１０６の長手方向）、副走査方向（紙の搬送方向）の画像シフト量を各々決定し、全面データシフト部４０２にシフト量を指示する。全面データシフト部４０２は、ＣＰＵ４００から指示されたシフト量を基に、ページ内の画像領域全域に対して、画像データ生成部４０１から入力された画像データをシフト処理する。

同期信号生成部４０６は、感光ドラム１０２の回転速度に同期した信号で、感光ドラム１０２の回転方向の１ライン分の周期信号（以下、Ｌｉｎｅ同期信号という）を生成する。ＣＰＵ４００は、事前に定められた感光ドラム１０２の回転速度に対して、指示した解像度に基づく画素サイズの分だけ、感光ドラム１０２表面が回転方向に移動する周期を１ライン周期として、同期信号生成部４０６に信号周期の時間間隔を指示する。副走査方向の速度については、印字速度を検知する機能（例えば、感光ドラムの回転軸に設置したエンコーダ）を有する場合は、リアルタイムに検知した結果を用いてＣＰＵ４００が算出する。印字速度を検知する機能を有さない場合は、感光ドラムの速度制御に設定する印字速度の設定値（固定値）を用いてＣＰＵ４００が副走査方向の速度を算出する。

図５は、チップデータ変換部４０３のブロック図である。チップデータ変換部４０３は、Ｌｉｎｅ同期信号に同期して、全面データシフト部４０２から、感光ドラム１０２の副走査方向の１ライン分ずつ、ラインデータの読み出しを行う。そして、チップデータ変換部４０３は、ラインメモリ５００にデータを格納した後、各発光素子アレイチップ１～２９に対応したメモリ５０１～５２９に、データを格納する。

図５に示すＲＥＡＤ制御部５３１は、カウンタ５３０のカウント値に応じてラインメモリ５００に対してデータの読み出しを指示する。ＷＲ制御部５３２は、カウンタ５３０のカウント値に応じて、ラインメモリ５００から読み出された１ライン分のデータを各メモリ５０１～５２９に分割して書き込む。この動作によって、１ライン分のデータが、各発光素子アレイチップ１～２９に対応したメモリ５０１～５２９に格納される。なお、後段のチップデータシフト部４０４によるチップ単位での副走査方向へのデータシフトに対応するために、１０ライン分の画像データが格納されるものとする。

チップデータシフト部４０４は、ＣＰＵ４００から予め指示された発光素子アレイチップ毎の副走査方向の画像シフト情報を基に、メモリ５０１～５２９からのデータ読み出しタイミングを制御することで、副走査方向の画像シフトを行う。前述したように、メモリ５０１～５２９には、１０ライン分の画像データが格納されており、データの読み出しタイミングを早めることで、紙先端方向に画像データをシフトさせることができる。例えば、Ｌｉｎｅ同期信号１周期分だけ読み出しタイミングを早めることで、１ライン分だけ画像データがシフトする。

本実施の形態では、ＣＰＵ４００により指示された発光素子アレイチップ毎の位置補正情報を基に、発光素子アレイチップ単位で画像データシフトが行われる。ＣＰＵ４００から指示される位置補正情報は、千鳥配置（２列）による副走査方向の間隔（８画素分）、および、事前に計測された各発光素子アレイチップの実装位置ずれを加算して算出される。ここで、実装位置ずれとは、プリント基板２０２への実装ばらつきに起因して発生する設計称呼の位置からの位置ずれを指す。露光ヘッド１０６の検査工程で各発光素子アレイチップの実装位置を計測し、この計測値に基づきチップ毎の位置補正情報をメモリ４２０に保持しておくことで、位置補正情報の算出が可能となる。データ送信部４０５は、露光ヘッド１０６ａに対して、前述した一連の画像データ処理後の画像データを送信する。

次に、駆動部３０３ａ内での処理について説明する。駆動部３０３ａは、データ受信部４０７、フィルタ処理部４０８、ＬＵＴ４１０、ＰＷＭ信号生成部４１１、タイミング制御部４１２、制御信号生成部４１３、メモリ４２０および発光素子駆動部４１４の各機能ブロックを有する。

ＣＰＵ４００は、コネクタ３０５および通信ライン４２１を介して駆動部３０３ａの各部との通信を行う。データ受信部４０７は、データ送信部４０５から送信された信号を受信する。ここで、データ受信部４０７、データ送信部４０５は、Ｌｉｎｅ同期信号に同期してライン単位で画像データを送受信する。前述したように、チップデータ変換部４０３は２９個の発光素子アレイチップ毎にデータの配列を行い、以降の処理ブロックは各画像データを並列処理する構成となっている。駆動部３０３ａは、発光素子アレイチップ１～１５に対応した画像データを受信し、発光素子アレイチップ毎に並列に処理可能な回路を有するものとする。

ＰＷＭ信号生成部４１１は、データ受信部４０７から入力された画素毎のデータ値に応じて発光素子アレイチップが１画素区間内で発光する発光時間に対応したパルス幅信号（以下、ＰＷＭ信号という）を生成する。ＰＷＭ信号を出力するタイミングは、タイミング制御部４１２により制御される。タイミング制御部４１２は、同期信号生成部４０６で生成されたＬｉｎｅ同期信号から、各画素の画素区間に対応した同期信号を生成し、信号ライン４２２を介してＰＷＭ信号生成部４１１、制御信号生成部４１３、発光素子駆動部４１４に送信する。これにより、ＰＷＭ信号生成部４１１、制御信号生成部４１３、発光素子駆動部４１４を、同期して制御することが可能となる。ＰＷＭ信号生成部４１１は、信号ライン４２３を介して発光素子駆動部４１４にＰＷＭ信号を伝送する。

各発光素子アレイチップは、同時に４つの発光素子を独立して駆動できる構成になっている。発光素子駆動部４１４は発光素子アレイチップ毎に駆動信号４ライン（合計１５チップ×４＝６０ライン）を供給する。各発光素子アレイチップに供給される駆動信号を点灯信号ΦＷ１～ΦＷ４とする（図７参照）。一方、後述する転送サイリスタ（図７参照）の動作により、順次、発光素子アレイチップが駆動される。制御信号生成部４１３は、タイミング制御部４１２で生成された画素区間に対応する同期信号から、画素毎に転送サイリスタを転送するための制御信号Φｓ、Φ１、Φ２（図７、図９参照）を生成する。

図６は、発光素子駆動部４１４における、１ｃｈ（チャンネル）分に対応する等価回路図である。この回路には、前述した通信ライン４２１、信号ライン４２３、信号ライン４２２から各信号が入力される。出力端子ＯＵＴは、発光素子アレイ素子群２０１の発光素子（発光サイリスタＬ４ｎ－３～Ｌ４ｎ＋４等）（図７参照）の点灯信号ライン（ΦＷ１～ΦＷ４）のいずれか１ラインに接続される。ＣＰＵ４００は、出力電流（以下、ドライブ電流Ｉｏｕｔと呼ぶ）を制御することで、発光素子の発光量を制御することができる。

発光素子駆動部４１４は、大きく分けてドライブ信号生成部１００９、ドライブ電流生成部１０００、ドライブ電流制御部１００１、プリチャージ制御部１００２の４つのブロックを有する。ドライブ電流制御部１００１は、発光素子がＯＮ（オン）状態に遷移した後のドライブ電流Ｉｏｕｔを発光素子に供給する。第２の駆動手段としてのプリチャージ制御部１００２は、第１の駆動手段としてのドライブ電流制御部１００１による発光素子の駆動開始前に、当該発光素子の駆動を開始する。具体的には、プリチャージ制御部１００２は、発光立ち上がり期間中におけるドライブ電流Ｉｏｕｔを、発光素子に供給する（これをプリチャージ動作と呼ぶ）。以下、詳細を説明する。

ＣＰＵ４００は、メモリ４２０から、ＤＣ電流設定データと立ち上がり調整データとを読み出し、ドライブ信号生成部１００９内のレジスタにこれらのデータを設定する。ドライブ信号生成部１００９は、ＤＡＣ（ＤＡコンバータ）を内蔵しており、設定されたデータに基づいてアナログ電圧Ｖｉｎを出力する。ＤＣ電流設定データに基づき生成されたアナログ電圧Ｖｉｎは、信号ライン１０１２を介してドライブ電流生成部１０００に入力される。立ち上がり調整データを基にドライブ信号生成部１００９内のＤＡＣで生成されたアナログのVcharge電圧（閾値電圧）は、Vcharge信号として信号ライン１０１１を介してプリチャージ制御部１００２に入力される。

ＰＷＭ信号生成部４１１から出力されたＰＷＭ信号は、ドライブ信号生成部１００９で、ドライブ電流制御部１００１の回路を駆動可能な電圧（５Ｖ）に昇圧され、信号ライン１０１３を介してP_dirve信号としてドライブ電流制御部１００１に入力される。ドライブ信号生成部１００９は、タイミング制御部４１２から出力された画素毎の同期信号から、プリチャージ制御部１００２の動作タイミングを制御するためのP_precharge信号を生成する。生成されたP_precharge信号は、信号ライン１０１０を介してプリチャージ制御部１００２に入力される。

ここで、P_drive信号は、ドライブ電流制御部１００１からの出力電流をＯＮするタイミングを指示する信号である。P_precharge信号は、プリチャージ制御部１００２からの出力電流をＯＮする信号である。信号ライン１０１４を介して伝送されるP_discharge信号は、P_drive信号とP_precharge信号との排他条件でＨｉとなる信号である。P_discharge信号がＨｉの条件で、出力端子ＯＵＴとＧＮＤとの間のスイッチ１００３がＯＮされ、発光素子を消灯するためのＯＦＦ（オフ）動作が行われる。

ドライブ電流生成部１０００は、入力された電圧Ｖｉｎに応じて抵抗Ｒ１で決まる電流Ｉ１＝Ｖｉｎ／Ｒ１を生成する。ドライブ電流生成部１０００は、電流I１から、第１のカレントミラー回路１００５を介して電流Ｉ２を生成する。ドライブ電流生成部１０００とドライブ電流制御部１００１とは、第２のカレントミラー回路１００６を構成する。第２のカレントミラー回路１００６により、電流I２が電流I３としてドライブ電流制御部１００１に供給される。ドライブ電流制御部１００１は、更に、第３のカレントミラー回路１００７を有しており、電流I３からドライブ電流Ｉｏｕｔを生成する。

以上から、ドライブ電流生成部１０００で生成された電流I１は、第１、第２および第３のカレントミラー回路により、それぞれのミラー比に応じた比率で増倍され、ドライブ電流制御部１００１からドライブ電流Ｉｏｕｔとして出力される。

プリチャージ制御部１００２において、出力端子ＯＵＴと電源との間に、スイッチ１００４と、スイッチ１００４を制御する制御部１００８とが配置される。スイッチ１００４は、制御部１００８を通して、P_precharge信号により制御される。P_precharge信号がＬｏｗとなる期間においては、スイッチ１００４のゲート電位はＧＮＤレベルとなり、ＯＦＦになっている。P_precharge信号がＨｉｇｈとなる期間においては、スイッチ１００４のゲート電位はVcharge電圧となり、プリチャージ動作が有効となる。

図７は、発光素子アレイの一部分を抜き出した等価回路である。本実施の形態における発光素子アレイの発光素子は、発光部がサイリスタで構成される発光サイリスタである。

図７において、Ｒａ、Ｒｇはそれぞれアノード抵抗、ゲート抵抗であり、Ｔｎ等は転送サイリスタ、Ｄｎ等は転送ダイオード、Ｌｎ等は発光サイリスタを示す。Ｇｎ等は、対応する転送サイリスタＴｎ、及び転送サイリスタＴｎに接続されている発光サイリスタＬｎの共通ゲート（ゲート端子）を表している。ここで、ｎは２以上の整数とする。Φ１が付されたラインは奇数番目の転送サイリスタの転送ライン、Φ２が付されたラインは偶数番目の転送サイリスタの転送ラインである。ΦＷ１～ΦＷ４が付されたラインは発光サイリスタの点灯信号ラインである。ＶＧＫはゲートラインであり、Φｓが付されたラインはスタートパルスラインである。図７に示すように、１個の転送サイリスタＴｎに対し、発光サイリスタはＬ４ｎ－３～Ｌ４ｎまでの４個が接続されており、同時に４個の発光サイリスタＬ４ｎ－３～Ｌ４ｎが点灯可能な構成となっている。

次に、図７に示す回路の動作について説明する。なお、図７の回路図において、ゲートラインＶＧＫには５Ｖが印加されているものとし、Φ１転送ライン、Φ２転送ライン、及びΦＷ１～ΦＷ４点灯信号ラインに入力される電圧も、同じく５Ｖとする。転送サイリスタＴｎがＯＮ状態（オン状態）にあるとき、転送サイリスタＴｎ、及び転送サイリスタＴｎに接続されている発光サイリスタＬｎの共通ゲートＧｎの電位は約０．２Ｖまで引き下げられる。発光サイリスタＬｎの共通ゲートＧｎと発光サイリスタＬｎ＋１の共通ゲートＧｎ＋１との間は、結合ダイオードＤｎで接続されているため、両者間には結合ダイオードＤｎの拡散電位に略等しい電位差が発生する。本例では、結合ダイオードＤｎの拡散電位は約１．５Ｖである。従って、発光サイリスタＬｎ＋１の共通ゲートＧｎ＋１の電位は、発光サイリスタＬｎの共通ゲートＧｎの電位の０．２Ｖに、拡散電位の１．５Ｖを加えた１．７Ｖ（＝０．２Ｖ＋１．５Ｖ）となる。

以下、同様に、発光サイリスタＬｎ＋２の共通ゲートＧｎ＋２の電位は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）、発光サイリスタＬｎ＋３（不図示）の共通ゲートＧｎ＋３（不図示）の電位は４．７Ｖ（＝３．２Ｖ＋１．５Ｖ）となる。ただし、発光サイリスタＬｎ＋４の共通ゲートＧｎ＋４（不図示）以降の電位は、ゲートラインＶＧＫの電圧が５Ｖであり、これ以上の高い電圧にはならないので、５Ｖとなる。また、発光サイリスタＬｎの共通ゲートＧｎより前（図７の共通ゲートＧｎよりも左側）の共通ゲートＧｎ－１の電位については、結合ダイオードＤｎ－１が逆バイアス状態になっているため、ゲートラインＶＧＫの電圧がそのまま印加され、５Ｖとなっている。

図８（ａ）は、転送サイリスタＴｎがＯＮ状態のときの各発光サイリスタＬｎの共通ゲートＧｎのゲート電位の分布を示す図である。共通ゲートＧｎ－１、Ｇｎ、Ｇｎ＋１・・・は、図７中の発光サイリスタの共通ゲートを指している。また、図８（ａ）の縦軸はゲート電位を示す。

各転送サイリスタがＯＮするために必要な電圧（以下、しきい値電圧と表記）は、各々の発光サイリスタの共通ゲートのゲート電位に拡散電位（１．５Ｖ）を加えたものと、略同じである。例えば、転送サイリスタがＯＮしているとき、同じ転送サイリスタＴｎのΦ２転送ラインに接続されている転送サイリスタの中で、共通ゲートのゲート電位が最も低いのは転送サイリスタＴｎ＋２である。転送サイリスタＴｎ＋２に接続されている発光サイリスタＬｎ＋２の共通ゲートＧｎ＋２の電位は、先に説明したように３．２Ｖ（＝１．７Ｖ＋１．５Ｖ））である。従って、転送サイリスタＴｎ＋２のしきい値電圧は４．７Ｖ（＝３．２Ｖ＋１．５Ｖ）となる。しかしながら、転送サイリスタＴｎがＯＮしているため、Φ２転送ラインの電位は約１．５Ｖ（拡散電位）に引き込まれており、１．５Ｖは転送サイリスタＴｎ＋２のしきい値電圧より低いために、転送サイリスタＴｎ＋２はＯＮすることができない。同じ転送ラインΦ２に接続されている他の転送サイリスタのしきい値電圧は、転送サイリスタＴｎ＋２のしきい値電圧よりも高いため、同様にＯＮすることができず、転送サイリスタＴｎのみがＯＮ状態を保つことができる。

また、Φ１転送ラインに接続されている転送サイリスタについては、しきい値電圧が最も低い状態である転送サイリスタＴｎ＋１のしきい値電圧は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）である。そして、次にしきい値電圧の低い転送サイリスタＴｎ＋３（図７では不図示）は６．２Ｖ（＝４．７Ｖ＋１．５Ｖ）である。この状態で、転送ラインΦ１に５Ｖが入力されると、転送サイリスタＴｎ＋１のみがＯＮ状態に遷移できる。この状態では、転送サイリスタＴｎと転送サイリスタＴｎ＋１とが同時にＯＮした状態である。そのため、図７において、転送サイリスタＴｎ＋１よりも右側に設けられた転送サイリスタＴｎ＋２、Ｔｎ＋３等のゲート電位は、各々、拡散電位（１．５Ｖ）分、引き下げられる。ただし、ゲートラインＶＧＫの電圧が５Ｖであり、発光サイリスタの共通ゲートの電圧はゲートラインＶＧＫの電圧で制限されるため、転送サイリスタＴｎ＋５よりも右側のゲート電位は５Ｖとなる。図８（ｂ）は、このときの各共通ゲートＧｎ－１～Ｇｎ＋４のゲート電圧分布を示す図であり、縦軸はゲート電位を示す。

この状態で、転送ラインΦ２の電位を０Ｖに下げると、転送サイリスタＴｎがＯＦＦし、転送サイリスタＴｎの共通ゲートＧｎの電位がＶＧＫ電位まで上昇する。転送サイリスタＴｎ＋１はＯＮのままである。図８（ｃ）は、このときのゲート電圧分布を示す図であり、縦軸はゲート電位を示す。こうして、転送サイリスタＴｎから転送サイリスタＴｎ＋１へのＯＮ状態の転送が完了する。

次に、発光サイリスタの発光動作に関して説明する。発光サイリスタＬ４ｎ－３～Ｌ４ｎの４個の発光サイリスタのゲートは転送サイリスタＴｎの共通ゲートＧｎに共通に接続されている。そのため、転送サイリスタＴｎのみがＯＮしているとき、発光サイリスタＬ４ｎ－３～Ｌ４ｎのゲート電位は、共通ゲートＧｎと同じ０．２Ｖである。従って、各々の発光サイリスタのしきい値は１．７Ｖ（＝０．２Ｖ＋１．５Ｖ）であるので、発光サイリスタのΦＷ１～ΦＷ４点灯信号ラインから、１．７Ｖ以上の電圧が入力されれば、発光サイリスタＬ４ｎ－３～Ｌ４ｎは点灯可能である。このことから、転送サイリスタＴｎがＯＮしているときに、ΦＷ１～ΦＷ４点灯信号ラインに駆動信号である点灯信号を入力することにより、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの４個の発光サイリスタを選択的に発光させることが可能である。

このとき、転送サイリスタＴｎの隣の転送サイリスタＴｎ＋１の共通ゲートＧｎ＋１の電位は１．７Ｖであり、共通ゲートＧｎ＋１にゲート接続している発光サイリスタＬ４ｎ＋１～４ｎ＋４のしきい値電圧は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）となる。ΦＷ１～ΦＷ４点灯信号ラインから入力される点灯信号は５Ｖであるので、一見すると、発光サイリスタＬ４ｎ－３～４ｎの点灯パターンと同じ点灯パターンで、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４も点灯しそうである。ところが、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの方が、しきい値電圧が低い。そのため、ΦＷ１～ΦＷ４点灯信号ラインから点灯信号が入力された場合には、発光サイリスタＬ４ｎ－３～Ｌ４ｎは、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４よりも早くＯＮする。

一旦、発光サイリスタＬ４ｎ－３～Ｌ４ｎがＯＮすると、接続されているΦＷ１～ΦＷ４点灯信号ラインが約１．５Ｖ（拡散電位）に引き下げられる。そのため、ΦＷ１～ΦＷ４点灯信号ラインの電位が、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４のしきい値電圧よりも低くなるため、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４はＯＮすることができない。このように、１個の転送サイリスタに複数の発光サイリスタを接続することで、複数個の発光サイリスタを同時点灯させることができる。

ここで、前述した動作のように、転送サイリスタのゲート電位を制御するには、選択順における次の転送サイリスタがＯＮするタイミングにおいて、対応する発光サイリスタがＯＦＦ状態（オフ状態）である必要がある。これは、発光サイリスタは、ＯＮ状態となると、転送サイリスタの制御によりゲート電位を切り換えようとしてもゲート電圧を０.２Ｖに引き込むように動作するため、転送サイリスタによるゲート電位の制御が効かなくなるからである。

本実施の形態では、後に詳細に説明するように、ある発光サイリスタの立ち上がり時間を短縮するために、上記ある発光サイリスタに電圧を印加するタイミングを工夫する。すなわち、ＣＰＵ４００は、選択順における１つ前の発光サイリスタがＯＦＦであり且つ、１つ前の発光サイリスタに対応する転送サイリスタがＯＮとなっている状態において、上記ある発光サイリスタに電圧を印加するプリチャージ動作を開始する。このときＣＰＵ４００は、上記ある発光サイリスタの端子電圧が１.７Ｖ以下となるレベルで上記ある発光サイリスタに電圧を印加する。このような動作により、転送サイリスタの転送動作に影響を与えることなく、発光サイリスタの発光の立ち上がり時間の短縮が可能となる。

図９は、図７に示す回路の駆動信号等の波形を示すタイミングチャートである。図９では、上から順に、ゲートラインＶＧＫ、スタートパルスラインΦｓ、奇数番目、偶数番目の転送サイリスタの転送ラインΦ１、Φ２、P_driveライン、P_prechargeライン、点灯信号ラインΦＷ１における信号波形を表している。また、図９の横軸は時間を示す。

ゲートラインＶＧＫには常に５Ｖが供給される。奇数番目の転送サイリスタ用のクロック信号である制御信号Φ１、偶数番目の転送サイリスタ用のクロック信号である制御信号Φ２が同じ周期Ｔｃにて印加される。スタートパルスラインΦｓには５Ｖが供給されているが、転送ラインΦ１が最初に５Ｖになる少し前にゲートラインに電位差をつけるために、スタートパルスラインΦｓは０Ｖに落とされる。これにより、最初の転送サイリスタのゲートが５Ｖから１.７Ｖに引き込まれ、しきい値が３.２Ｖになって、制御信号Φ１でＯＮできる状態になる。転送ラインΦ１に５Ｖが印加され、最初の転送サイリスタＴｎ－１がＯＮ状態に遷移してから少し遅れて、スタートパルスラインΦｓに５Ｖが供給され、以降、スタートパルスラインΦｓには５Ｖが供給され続ける。

転送ラインΦ１と転送ラインΦ２とは互いのＯＮ状態（ここでは５Ｖ）が重なる時間Ｔｏｖを持ち、略相補的な関係になるように構成される。発光サイリスタの点灯信号ΦＷ１は、制御信号Φ１、Φ２の周期Ｔｃの半分の周期で送信される。期間ａ～ｅの各々の長さは、周期Ｔｃの半分の周期と同じであり、制御信号Φ１、Φ２のいずれかがＯＮからＯＦＦへ切り替わるタイミングに各期間の境界がある。点灯信号ΦＷ２～ΦＷ４についても、点灯信号ΦＷ１と同様のタイミングで制御される。P_drive信号がＨｉのタイミングでドライブ電流制御部１００１の出力がＯＮされる。つまり、ドライブ電流制御部１００１が発光サイリスタの駆動を開始したタイミングと言うのは、図９で言うところのP_drive信号がＬｏｗからＨｉに変化した瞬間である。なお、信号の波形は理想的には、図９のような方形波になるが、実際に測定した場合、波形の立ち上がり部分は若干なまってしまうことがある。したがって、電圧の最大値（本実施例では５Ｖ）の８割程度の値を超えた瞬間をドライブ電流制御部１００１が発光サイリスタの駆動を開始したタイミングと考えても良い。一方、ドライブ電流制御部１００１による発光サイリスタの駆動期間が終了したタイミングと言うのは、図９で言うところのP_drive信号がＨｉからＬｏｗに変化した瞬間である。なお、信号の波形は理想的には、図９のような方形波になるが、実際に波形を測定した場合、波形の立ち下がり部分が若干なまってしまうことがある。したがって、電圧の最大値（本実施例では５Ｖ）の２割程度の値を下回った瞬間をドライブ電流制御部１００１による発光サイリスタの駆動期間が終了したタイミングと考えても良い。

また、P_precharge信号がＨｉのタイミングでプリチャージ制御部１００２の出力がＯＮされる。つまり、プリチャージ制御部１００２が発光サイリスタの駆動を開始したタイミングと言うのは、図９で言うところのP_precharge信号がＬｏｗからＨｉに変化した瞬間である。なお、信号の波形は理想的には、図９のような方形波になるが、実際に波形を測定した場合、波形の立ち上がり部分は若干なまってしまうことがある。したがって、電圧の最大値（本実施例では５Ｖ）の８割程度の値を超えた瞬間をプリチャージ制御部１００２が発光サイリスタの駆動を開始したタイミングと考えても良い。一方、プリチャージ制御部１００２による発光サイリスタの駆動期間が終了したタイミングと言うのは、図９で言うところのP_precharge信号がＨｉからＬｏｗに変化した瞬間である。なお、信号の波形は理想的には、図９のような方形波になるが、実際に波形を測定した場合、波形の立ち下がり部分が若干なまってしまうことがある。したがって、電圧の最大値（本実施例では５Ｖ）の２割程度の値を下回った瞬間をプリチャージ制御部１００２による発光サイリスタの駆動期間が終了したタイミングと考えても良い。

この自己走査型発光素子アレイにおいては、複数の転送サイリスタは、入力信号である制御信号Φ１、Φ２に応じてＯＮ状態が順次シフトする。そして、転送サイリスタのＯＮ状態に応じて、発光する発光サイリスタ（発光素子）が選択される。転送サイリスタの選択順は、Ｔｎ－１→Ｔｎ→Ｔｎ＋１→Ｔｎ＋２・・・の順である。発光サイリスタは、・・・Ｌ４ｎ－３～Ｌ４ｎ＋４→Ｌ４ｎ＋１～Ｌ４ｎ＋４・・・の順で発光する。

タイミングＴ１では、期間ａにおける発光動作が既に終了し、ΦＷ１点灯信号ラインはＯＦＦ状態となっている。タイミングＴ１の後に転送ラインΦ１がＬｏｗに遷移することで転送動作が行われる。すなわち、転送ラインΦ１がＬｏｗに遷移するタイミングＴｙで、転送サイリスタのＯＮ状態が切り替わる。言い換えると、選択順における１つ前の発光サイリスタに対応する転送サイリスタがＯＮ状態からＯＦＦ状態へ切り替わり、次の転送サイリスタへのＯＮ状態の転送が完了する。

タイミングＴｘは、期間ｂ内にＯＮとなる発光サイリスタの１つ前の発光サイリスタ（期間ａ内にＯＮとなるもの）の駆動が終了する（発光完了する）時刻である。タイミングＴｘは、転送ラインΦ２がＯＮとなる時刻でもある。従って、タイミングＴｘからタイミングＴｙまでの期間は、ＯＮとなる転送サイリスタの切り替え動作が行われている「転送期間」である。なお、転送ラインΦ２がＯＮとなる時刻は、１つ前の発光サイリスタの駆動が終了する時刻より後でもよい。そのようにした場合は、転送ラインΦ２がＯＮとなる時刻からタイミングＴｙまでの期間が転送期間となる。

タイミングＴｘ～Ｔｙの間のタイミングＴ１でP_precharge信号がＨｉになり、プリチャージ制御部１００２がＯＮし、事前に設定されたVcharge電圧（１.７Ｖ以下）となるように発光サイリスタに電圧が印加される。ここで、Vcharge電圧が１.７Ｖ以下を維持することで、転送動作を正常に動作させることが可能となる。転送終了後におけるタイミングＴ２で、P_precharge信号がＬｏｗになってプリチャージ動作が終了すると共に、P_drive信号がＨｉになってドライブ電流制御部１００１の出力がＯＮになる。タイミングＴ３でP_drive信号がＯＦＦになって、期間ｂにおける発光動作が終了する。Ｔ２～Ｔ３の期間でプリチャージ動作がＯＦＦになっていることで、発光期間内にプリチャージ動作による余剰な電流が印加されることが回避される。

このような動作により、転送期間中において発光サイリスタがＯＮしない範囲で予め電圧を印加しておくことで、転送動作不良を発生させることなく発光期間中（Ｔ２～Ｔ３）における立ち上がり時間を短くすることができる。従って、露光ヘッド１０６ａの十分な発光時間幅を確保することが可能となる。ここで、ＣＰＵ４００は、プリチャージ制御部１００２の出力レベルが時間経過によってVcharge電圧に収束するように制御する。すなわち、ＣＰＵ４００は、プリチャージ制御部１００２を、所定の印加時間（所定時間）が経過すると、予め設定したVcharge電圧に出力端子ＯＵＴの電圧が収束するように動作させる。従って、P_precharge信号の時間幅を厳密に制御しなくても安定したプリチャージ動作が可能となる。

本実施の形態によれば、制御手段としてのＣＰＵ４００が、プリチャージ制御部１００２に発光サイリスタの駆動を開始させるのは次のタイミングである。まず、発光サイリスタがオン状態である期間におけるドライブ電流制御部１００１による発光サイリスタの駆動期間が終了した後、連続する次のオン状態である期間にシフトする前である。なおかつ、当該次のオン状態である期間においてドライブ電流制御部１００１による発光サイリスタの駆動を開始させる前である。つまり、タイミングＴｘ～Ｔ２の期間にプリチャージ制御部１００２が発光サイリスタの駆動を開始する。これにより、発光サイリスタの発光タイミングを高速に切り替え制御する場合においても、光量の不足が生じる虞を低減することができる。特に、転送サイリスタのＯＮ（オン）状態が切り換わる前のタイミング（タイミングＴｙより前のタイミングＴ１）で、プリチャージ制御部１００２による発光サイリスタ（発光素子）の駆動が開始される。具体的には、ＣＰＵ４００は、Ｔｘ～Ｔｙの期間内に、プリチャージ制御部１００２による発光サイリスタの駆動を開始させる。Ｔｘ～Ｔｙの期間は、１つ前の発光サイリスタのドライブ電流制御部１００１による駆動終了から、上記１つ前の発光サイリスタに対応する転送サイリスタがＯＮ状態からＯＦＦ状態へ切り替わるまでの間の期間である。これにより、転送サイリスタの転送動作不良を生じさせることなく発光サイリスタの高速発光を可能にすることができる。

また、プリチャージ制御部１００２の出力レベルは、所定の印加時間（所定時間）が経過すると予め設定したVcharge電圧に収束する。ＣＰＵ４００は、発光サイリスタの駆動（プリチャージ動作）を開始させた後、少なくとも転送サイリスタのＯＮ状態が切り換わるまでの間（Ｔｘ～Ｔｙ）、発光サイリスタの端子電圧がVcharge電圧以下（閾値電圧以下）となるように制御する。ここで、Vcharge電圧は発光サイリスタの発光に必要な電圧である。言い換えれば、発光サイリスタの端子電圧がVcharge電圧以下であれば、発光サイリスタは非発光の状態である。ただし、ここで言う「非発光」とは、厳密な意味で一切発光していない状態のみを言うわけではない。感光ドラムが露光された後、トナーによってトナー像が現像され、用紙に画像として出力された場合に、人の目によって画像と認識できない程度であれば、例え発光サイリスタが微小に発光していたとしても、「非発光」であると定義する。従って、P_precharge信号の時間幅を厳密に制御する必要がなく、発光サイリスタを発光させない範囲で安定したプリチャージ動作を行うことができる。

また、転送サイリスタのＯＮ状態が切り換わった以降（タイミングＴｙ以降のタイミングＴ２）に、ドライブ電流制御部１００１による発光サイリスタの駆動が開始される。これにより、発光サイリスタの光量を高精度に制御することが可能となる。なお、発光サイリスタの光量を高精度に制御する観点からは、プリチャージ制御部１００２による発光サイリスタの駆動を停止させるタイミングは、ドライブ電流制御部１００１による発光サイリスタの駆動開始と同時に限定されない。すなわち、ドライブ電流制御部１００１による発光サイリスタの駆動開始と同時かまたは駆動開始後に、プリチャージ制御部１００２による発光サイリスタの駆動を停止させてもよい。

なお、Vcharge電圧は、予めメモリ４２０に記憶された立ち上がり調整データに基づき、全ての発光サイリスタに共通の値として決定された。しかし、発光サイリスタの各々の発光立ち上がり時間を調整するための立ち上がり調整データを、発光サイリスタごとにメモリ４２０に記憶しておいてもよい。そしてＣＰＵ４００は、この調整データに基づいてプリチャージ制御部１００２の出力レベルを発光サイリスタごとに制御してもよい。すなわちＣＰＵ４００は、調整データに基づいて、Vcharge電圧を発光サイリスタごとに決定してもよい。これにより、発光サイリスタに個体バラツキがあっても、各発光サイリスタの立ち上がり時間が均一になるように制御可能となる。

なお、画像形成の濃度を調整するために露光ヘッド１０６ａの光量を大きく切り替える場合がある。そこで、ＣＰＵ４００は、ドライブ電流制御部１００１の出力レベルに応じて、プリチャージ制御部１００２の出力レベルを制御してもよい。これにより、例えば、露光ヘッド１０６ａで必要とされる光量に応じて、プリチャージ動作時の印加電圧量を、立ち上がり時間が揃うように調整することで、均質な画像形成が可能となる。

（第２の実施の形態）
図１０は、本発明の第２の実施の形態における発光素子駆動部４１４の内部回路を示す図である。図１１は、図１０に示す回路の駆動信号等の波形を示すタイミングチャートである。以下、第１の実施の形態と異なる部分を主に説明する。本実施の形態でも、転送サイリスタの転送動作中に発光サイリスタに電圧を印加することで、発光の立ち上がり時間を短縮化する。

図１０に示すように、スイッチ１００４のゲートには、Ｈｉ状態で５ＶとなるP_precharge信号が印加され、ＶＤＤ（５Ｖ）から出力端子ＯＵＴに電流が印加されることで、プリチャージ動作が行われる。信号ライン１０１１は廃止されている。第１の実施の形態では、所定の印加時間が経過すると、予め設定したVcharge電圧に出力端子ＯＵＴの電圧が収束した。これに対し本実施の形態では、P_precharge信号のＨｉ時間に応じて出力端子ＯＵＴの電圧が決定される。

図１１に示すように、プリチャージ動作が行われる期間（P_precharge信号がＨｉの期間）において、発光サイリスタの端子電圧（点灯信号ΦＷ１）が立ち上がる。ＣＰＵ４００は、P_prechargeのＨｉ時間を調整することで、転送期間における発光サイリスタの端子電圧を、発光サイリスタがＯＮしない電圧（１.７Ｖ以下）に制御する。

タイミングＴ１においてプリチャージ動作が開始され、タイミングＴ２でドライブ電流制御部１００１の出力電流が印加される。本実施の形態では、タイミングＴ２以降のタイミングで、ドライブ電流制御部１００１とプリチャージ制御部１００２とが一時的に同時に出力するように制御される。すなわち、ＣＰＵ４００は、P_drive信号とP_precharge信号とを一定時間、同時にＨｉ状態となるように、両信号をオーバーラップさせる。タイミングＴ２～Ｔｚの期間がオーバーラップ期間である。このオーバーラップ期間において、ドライブ電流制御部１００１とプリチャージ制御部１００２とが同時に発光サイリスタを駆動することで、ドライブ能力が増し、より急速に発光サイリスタの発光を立ち上げることが可能となる。

本実施の形態によれば、転送サイリスタのＯＮ（オン）状態が切り換わる前のタイミングＴ１で、プリチャージ制御部１００２による発光サイリスタの駆動が開始される。従って、発光サイリスタの発光タイミングを高速に切り替え制御する場合においても、光量の不足が生じる虞を低減することことに関し、第１の実施の形態と同様の効果を奏することができる。また、転送サイリスタの転送動作不良を生じさせることなく発光サイリスタの高速発光を可能にすることに関しても、第１の実施の形態と同様の効果を奏することができる。

また、ＣＰＵ４００は、少なくとも転送サイリスタのＯＮ状態が切り換わるまでの間、プリチャージ制御部１００２による発光サイリスタの駆動開始からの駆動時間を制御する。その際ＣＰＵ４００は、発光サイリスタの端子電圧が、発光サイリスタの発光に必要なVcharge電圧（閾値電圧）以下となるように上記駆動時間を制御する。これにより、発光サイリスタを発光させない範囲で安定したプリチャージ動作を行うことができる。

また、第１の実施の形態と比べて、プリチャージ時の印加電圧（Vcharge）を設定するためのＤＡＣをドライブ信号生成部１００９が備える必要がなくなるので、より簡素な回路で同様の効果を得ることが可能となる。

なお、発光サイリスタの各々の発光立ち上がり時間を調整するための立ち上がり調整データを、発光サイリスタごとにメモリ４２０に記憶しておき、ＣＰＵ４００は、この調整データに基づいて上記駆動時間を発光サイリスタごとに制御してもよい。これにより、発光サイリスタに個体バラツキがあっても、各発光サイリスタの立ち上がり時間が均一になるように制御可能となる。

なお、上記各実施の形態において、転送期間中に発光サイリスタに電圧を印加する際、発光サイリスタがＯＮしない電圧として１.７Ｖ以下を例示したが、この値は、発光サイリスタの特性によって定めればよく、１.７Ｖに限定されない。

なお、上記各実施の形態において、１個の転送サイリスタに４個の発光サイリスタを接続することで、４個の発光サイリスタを同時点灯させることができた。しかし、同時点灯可能な数は４個に限定されず、また、同時点灯が可能であることは必須でない。

以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。上述の実施形態の一部を適宜組み合わせてもよい。

４００ ＣＰＵ
１００１ ドライブ電流制御部
１００２ プリチャージ制御部
Ｔｎ 転送サイリスタ
Ｌｎ 発光サイリスタ
Φ１、Φ２ 制御信号

Claims (12)

1. 入力されるクロック信号に基づいてオン状態が順次シフトする複数の転送サイリスタと、感光体を露光するために発光する複数の発光サイリスタであって前記複数の転送サイリスタの各々のゲート端子に接続された前記発光サイリスタと、を含み、前記転送サイリスタの状態に基づいて、発光する発光サイリスタが選択される自己走査型発光素子アレイ、を有する露光ヘッドであって、
   第１の駆動信号に基づいて前記発光サイリスタを閾値電圧よりも大きい電圧で駆動する第１の駆動手段と、
   第２の駆動信号に基づいて前記発光サイリスタを前記閾値電圧以下の電圧で駆動する第２の駆動手段と、
   前記第１の駆動信号に基づく前記第１の駆動手段および前記第２の駆動信号に基づく前記第２の駆動手段のそれぞれによる前記発光サイリスタを駆動するタイミングを制御する制御手段であって、前記発光サイリスタがオン状態である期間における前記第１の駆動手段による前記発光サイリスタの駆動期間が終了した後、連続する次のオン状態である期間にシフトする前であって且つ当該次のオン状態である期間において前記第１の駆動手段による前記発光サイリスタの駆動を開始させる前に、前記第２の駆動手段に前記発光サイリスタの駆動を開始させる制御手段と、を備えることを特徴とする露光ヘッド。
2. 前記制御手段は、前記転送サイリスタのオン状態が切り換わる前のタイミングで、前記第２の駆動手段による前記発光サイリスタの駆動を開始させるよう制御することを特徴とする請求項１に記載の露光ヘッド。
3. 前記制御手段は、選択順における前記発光サイリスタの１つ前の発光サイリスタの前記第１の駆動手段による駆動が終了してから、前記１つ前の発光サイリスタに対応する転送サイリスタがオン状態からオフ状態へ切り替わるまでの間に、前記第２の駆動手段による前記発光サイリスタの駆動を開始させるよう制御することを特徴とする請求項１または２に記載の露光ヘッド。
4. 前記閾値電圧は、前記発光サイリスタの発光に必要な電圧であり、
   前記制御手段は、前記第２の駆動手段による前記発光サイリスタの駆動を開始させた後、少なくとも前記転送サイリスタのオン状態が切り換わるまでの間、前記発光サイリスタの端子電圧が、前記閾値電圧以下となるように前記第２の駆動手段を制御することを特徴とする請求項１乃至３のいずれか１項に記載の露光ヘッド。
5. 前記制御手段は、前記第２の駆動手段の出力レベルが時間経過によって前記閾値電圧に収束するように制御することを特徴とする請求項４に記載の露光ヘッド。
6. 前記制御手段は、少なくとも前記転送サイリスタのオン状態が切り換わるまでの間、前記第２の駆動手段による前記発光サイリスタの駆動開始からの駆動時間を制御することで、前記発光サイリスタの端子電圧が前記閾値電圧以下となるように制御することを特徴とする請求項４に記載の露光ヘッド。
7. 前記制御手段は、前記転送サイリスタのオン状態が切り換わった以降に、前記第１の駆動手段による前記発光サイリスタの駆動を開始させることを特徴とする請求項１乃至６のいずれか１項に記載の露光ヘッド。
8. 前記制御手段は、前記第１の駆動手段による前記発光サイリスタの駆動開始と同時かまたは駆動開始後に、前記第２の駆動手段による前記発光サイリスタの駆動を停止させることを特徴とする請求項１乃至７のいずれか１項に記載の露光ヘッド。
9. 前記発光サイリスタの各々の発光立ち上がり時間を調整するための調整データを記憶する記憶部を有し、
   前記制御手段は、前記記憶部に記憶された前記調整データに基づいて前記第２の駆動手段の出力レベルを前記発光サイリスタごとに決定することを特徴とする請求項１乃至４のいずれか１項に記載の露光ヘッド。
10. 前記制御手段は、前記第１の駆動手段の出力レベルに応じて、前記第２の駆動手段の出力レベルを調整することを特徴とする請求項１に記載の露光ヘッド。
11. 前記発光サイリスタの各々の発光立ち上がり時間を調整するための調整データを記憶する記憶部を有し、
    前記制御手段は、前記記憶部に記憶された前記調整データに基づいて前記駆動時間を前記発光サイリスタごとに制御することを特徴とする請求項６に記載の露光ヘッド。
12. 請求項１乃至１１のいずれか１項に記載の露光ヘッドと、
    前記感光体と、を有することを特徴とする画像形成装置。
    
    

Images