[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2022025587A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022025587A
JP2022025587A JP2020128496A JP2020128496A JP2022025587A JP 2022025587 A JP2022025587 A JP 2022025587A JP 2020128496 A JP2020128496 A JP 2020128496A JP 2020128496 A JP2020128496 A JP 2020128496A JP 2022025587 A JP2022025587 A JP 2022025587A
Authority
JP
Japan
Prior art keywords
main surface
frame
electrode
semiconductor element
support member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2020128496A
Other languages
English (en)
Inventor
沢水 神田
Souzu Kanda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2020128496A priority Critical patent/JP2022025587A/ja
Publication of JP2022025587A publication Critical patent/JP2022025587A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

Figure 2022025587000001
【課題】半導体素子の電極と導電部材とを接続する導電性接合材の安定化を可能とした半導体装置を提供する。
【解決手段】半導体装置Ａ１０は、主面１０１を有するフレーム１０と、フレーム１０の主面１０１と平行な方向にフレーム１０と離れて配置されたパッド部２２１と、フレーム１０の主面１０１に実装され、フレーム１０の主面１０１と同じ方向を向く素子主面３０１と、素子主面３０１に形成された主面電極３０Ｓとを有する半導体素子３０と、主面電極３０Ｓをパッド部２２１に接続するための導電部材５０と、主面電極３０Ｓに導電部材５０を接続する導電性接合材ＳＤ２１と、フレーム１０の主面に実装された支持部材４０と、を備える。導電部材５０は、半導体素子３０から支持部材４０まで延びて支持部材４０により支持されている。
【選択図】図２

Description

本開示は、半導体装置に関する。
半導体装置の一例として、基板上に実装された半導体素子と、駆動パッドと、半導体素子と駆動パッドとを接続する帯状の導電部材と、を備える半導体装置が知られている（たとえば特許文献１参照）。導電部材は、半導体素子の主面の電極にはんだ等の導電性接合材によって接合されている。
特開２０１８－１２５３５４号公報
ところで、上記の半導体装置では、半導体素子の電極に導電部材を接続する際に溶融したはんだによって導電部材が傾くため、導電性接合材の厚さにばらつきを生じる場合がある。このため、導電部材と電極との接続に改善の余地がある。
本開示の目的は、半導体素子の電極と導電部材とを接続する導電性接合材の安定化を可能とした半導体装置を提供することにある。
本開示の一態様である半導体装置は、主面を有するフレームと、前記フレームの前記主面と平行な方向に前記フレームと離れて配置されたパッド部と、前記フレームの前記主面に実装され、前記フレームの前記主面と同じ方向を向く素子主面と、前記素子主面に形成された主面電極とを有する半導体素子と、前記主面電極を前記パッド部に接続するための導電部材と、前記主面電極に前記導電部材を接続する導電性接合材と、前記フレームの前記主面に実装された支持部材と、を備え、前記導電部材は、前記半導体素子から前記支持部材まで延びて前記支持部材により支持されている。
この構成によれば、支持部材によって半導体素子の主面電極に接続する導電部材が支持されるため、導電部材と主面電極とを接続する導電性接合材の厚さのばらつきを抑制する、つまり導電性接合材の安定化を図ることができる。
本開示の一態様によれば、半導体素子の電極と導電部材とを接続する導電性接合材の安定化を可能とした半導体装置を提供することができる。
第１実施形態の半導体装置の斜視図。 第１実施形態の半導体装置の平面図。 第１実施形態の半導体装置の裏面図。 図２の４－４線断面図。 図２の５－５線断面図。 半導体装置の製造方法の一工程の一例を示す説明図。 半導体装置の製造方法の一工程の一例を示す説明図。 変更例の半導体装置の平面図。 変更例の半導体装置の平面図。 変更例の半導体装置の断面図。 変更例の半導体装置の断面図。 変更例の半導体装置のｚ断面図。 変更例の半導体装置の断面図。 変更例の半導体装置の平面図。 図１４の１５－１５線断面図。 変更例の半導体装置の平面図。 図１６の１７－１７線断面図。 第２実施形態の半導体装置の斜視図。 第２実施形態の半導体装置の平面図。 図１９の２０－２０線断面図。 変更例の半導体装置を示す平面図。
以下、実施形態及び変更例について図面を参照して説明する。以下に示す実施形態及び変更例は、技術的思想を具体化するための構成や方法を例示するものであって、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の各実施形態及び変更例は、種々の変更を加えることができる。また、以下の実施形態及び変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
本明細書において、「部材Ａが部材Ｂと接続された状態」とは、部材Ａと部材Ｂとが物理的に直接的に接続される場合、並びに、部材Ａ及び部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合を含む。
同様に、「部材Ｃが部材Ａと部材Ｂとの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃとが直接的に接続される場合、並びに、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃとが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合を含む。
（第１実施形態）
図１～図５を参照して、第１実施形態の半導体装置Ａ１０を説明する。
図１、図２に示すように、半導体装置Ａ１０は、フレーム１０、第１駆動リード２１、第２駆動リード２２、制御リード２３、半導体素子３０、支持部材４０、導電部材５０、ワイヤＷ１１、封止樹脂６０を備えている。本実施形態では、フレーム１０と第１駆動リード２１は、一体的に形成されている。また、本実施形態では、フレーム１０、第１駆動リード２１、第２駆動リード２２、制御リード２３は、金属製の母材を加工して形成されている。半導体素子３０は、フレーム１０に実装されている。半導体素子３０は、導電部材５０により第２駆動リードと電気的に接続され、ワイヤＷ１１により制御リード２３と電気的に接続されている。
封止樹脂６０は、電気絶縁性の樹脂材料からなる。樹脂材料は、例えばエポキシ樹脂である。樹脂材料は、例えば黒色に着色されている。封止樹脂６０は、例えばトランスファー成型によって形成されている。封止樹脂６０は、半導体素子３０、導電部材５０、ワイヤＷ１１を封止するように形成されている。また、封止樹脂６０は、フレーム１０、第１駆動リード２１、第２駆動リード２２、制御リード２３の一部を封止するように形成されている。
図１、図２に示すように、封止樹脂６０は、略直方体状に形成されている。封止樹脂６０は、樹脂主面６０１、樹脂裏面６０２、および４つの樹脂側面６０３～６０６を有する。図３に示すように、樹脂主面６０１は、長手方向および短手方向を有する矩形状に形成されている。なお、以降の説明において、樹脂主面６０１の長手方向に沿う方向をｘ方向とし、樹脂主面６０１の短手方向に沿う方向をｙ方向とし、ｘ方向およびｙ方向の双方に直交する方向をｚ方向とする。
図１に示すように、樹脂主面６０１および樹脂裏面６０２は、ｚ方向において互いに反対側を向く面である。樹脂主面６０１の大部分は、ｚ方向と直交する方向に沿う平面によって形成されている。樹脂裏面６０２の全体は、ｚ方向と直交する方向に沿う平面によって形成されている。
図１に示すように、樹脂側面６０３～６０６は、ｚ方向において樹脂主面６０１および樹脂裏面６０２を繋ぐ面である。図２に示すように、樹脂側面６０３および樹脂側面６０４は、ｘ方向において互いに反対側を向く面であり、ｚ方向から視てｘ方向に沿って延びている。樹脂側面６０５および樹脂側面６０６は、ｙ方向において互いに反対側を向く面であり、ｚ方向から視てｙ方向に沿って延びている。
［フレーム、リード］
フレーム１０、第１駆動リード２１、第２駆動リード２２および制御リード２３はそれぞれ、たとえばＣｕ（銅）、Ｃｕを含む合金からなる。なお、表面の一部又は全体に導電性を有するめっき層が形成されていてもよい。
フレーム１０は、概略長方形の平板状に形成されている。フレーム１０は、主面１０１、裏面１０２、および４つの側面１０３～１０６を有している。主面１０１及び裏面１０２は、ｚ方向において互いに反対側を向く。つまり、ｚ方向は、フレーム１０の厚さ方向ともいえる。主面１０１は樹脂主面６０１と同じ側を向く。裏面１０２は樹脂裏面６０２と同じ側を向く。ｚ方向から視て、主面１０１は、ｙ方向が長手方向となりｘ方向が短手方向となる矩形状である。本実施形態では、ｚ方向から視た主面１０１の形状と裏面１０２の形状は同一である。なお、ｚ方向から視た主面１０１の形状と裏面１０２の形状は異なっていてもよい。
図１に示すように、側面１０３～１０６は、ｚ方向において、主面１０１と裏面１０２とを繋ぐ面である。
図２に示すように、側面１０３及び側面１０４は、ｙ方向において互いに反対側を向く。側面１０３は樹脂側面６０３と同じ側を向き、側面１０４は樹脂側面６０４と同じ側を向く。側面１０５及び側面１０６はｙ方向において互いに反対側を向く。側面１０５は樹脂側面６０５と同じ側を向き、側面１０６は樹脂側面６０６と同じ側を向く。
図３、図４に示すように、フレーム１０の裏面１０２は、封止樹脂６０の樹脂裏面６０２から露出している。
第１駆動リード２１は、フレーム１０の側面１０３に接続されている。本実施形態において、第１駆動リード２１は、フレーム１０の側面１０３において、フレーム１０の側面１０３の側の端部に接続されている。第１駆動リード２１は、フレーム１０と一体に形成されている。この第１駆動リード２１とフレーム１０は、一体のリードフレームを構成する。
図１に示すように、第１駆動リード２１は、フレーム１０からｙ方向に延び、樹脂側面６０３から突出している。第１駆動リード２１は、接続部２１１、基部２１２、基板接続部２１３を有している。接続部２１１は、フレーム１０の側面１０３に接続され、側面１０３からフレーム１０の主面１０１と垂直な方向（ｚ方向）に延びている。基部２１２は、接続部２１１の先端から、フレーム１０の主面１０１と平行なｙ方向に延び、樹脂側面６０３から突出している。基板接続部２１３は、基部２１２の先端からｙ方向に延びている。
図１に示すように、第１駆動リード２１は、フレーム１０に対して、主面１０１よりも樹脂主面６０１寄りに配置されている。つまり、第１駆動リード２１は、フレーム１０の側面１０３からｚ方向に延びる接続部２１１と、その接続部２１１からｙ方向に延びて樹脂側面６０３から突出する基部２１２と、基部２１２の先端からｙ方向に延びる基板接続部２１３とを有している。
第２駆動リード２２は、パッド部２２１、基部２２２、基板接続部２２３を有している。パッド部２２１は、封止樹脂６０内に配置されている。パッド部２２１は、フレーム１０に対してｙ方向に離れて配置されている。パッド部２２１は、ｚ方向において、第１駆動リード２１の基部２１２と同じ位置に配置されている。基部２２２は、パッド部２２１からｙ方向に延び、樹脂側面６０３から突出している。基板接続部２２３は、基部２２２の先端からｙ方向に延びている。
制御リード２３は、パッド部２３１、基部２３２、基板接続部２３３を有している。パッド部２３１は、封止樹脂６０内に配置されている。パッド部２３１は、フレーム１０に対してｙ方向に離れて配置されている。パッド部２３１は、ｚ方向において、第１駆動リード２１の基部２１２と同じ位置に配置されている。基部２３２は、パッド部２３１からｙ方向に延び、樹脂側面６０３から突出している。基板接続部２３３は、基部２３２の先端からｙ方向に延びている。
［半導体素子］
半導体素子３０は、フレーム１０の主面１０１に実装されている。より詳細には、図４に示すように、半導体素子３０は、導電性接合材ＳＤ１１を介してフレーム１０の主面１０１に接合されている。導電性接合材ＳＤ１１は、例えばはんだ、Ａｇ（銀）ペースト、等である。
半導体素子３０は、ｚ方向において互いに反対側を向く素子主面３０１および素子裏面３０２を有する平板状に形成されている。半導体素子３０は、素子主面３０１がフレーム１０の主面１０１と同じ側を向き、素子裏面３０２がフレーム１０の裏面１０２と同じ側を向くようにフレーム１０に配置されている。
図２、図５に示すように、半導体素子３０は、主面電極３０Ｓ、制御電極３０Ｇ、裏面電極３０Ｄを有している。主面電極３０Ｓ及び制御電極３０Ｇは、素子主面３０１に形成されている。裏面電極３０Ｄは、素子裏面３０２に形成されている。裏面電極３０Ｄは、素子裏面３０２の全体にわたり形成されている。裏面電極３０Ｄは、導電性接合材ＳＤ１１を介してフレーム１０と電気的に接続されている。
本実施形態の半導体素子３０は、スイッチング素子であり、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。半導体素子３０は、制御電極３０Ｇに印加される制御信号に応答して主面電極３０Ｓと裏面電極３０Ｄとの間をスイッチングする。本実施形態のように半導体素子３０がＭＯＳＦＥＴである場合、主面電極３０Ｓはソース電極であり、制御電極３０Ｇはゲート電極であり、裏面電極はドレイン電極である。
半導体素子３０としては、たとえばＳｉＣ（炭化シリコン）を含むＳｉＣＦＥＴが用いられている。ＳｉＣＭＯＳＦＥＴは、１ｋＨｚ以上かつ数百ｋＨｚ以下の周波数の駆動信号に応答した高速スイッチングが可能な素子である。好ましくは、半導体素子３０は、１ｋＨｚ以上かつ１００ｋＨｚ以下の周波数の駆動信号に応答した高速スイッチングが可能な素子である。本実施形態では、半導体素子３０は、１００ｋＨｚの周波数の駆動信号に応じて高速スイッチングを行う。
なお、半導体素子３０は、ＳｉＣＭＯＳＦＥに限られず、Ｓｉ（シリコン）を含むＭＯＳＦＥＴであってもよいし、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やサイリスタ等の他のトランジスタであってもよい。また、半導体素子３０は、トランジスタに限られず、ダイオード等の他の半導体素子であってもよい。
［支持部材］
図１、図２、図４に示すように、支持部材４０は、フレーム１０の主面１０１に実装されている。支持部材４０は、半導体素子３０に対して、第２駆動リード２２のパッド部２２１と反対側に配置されている。支持部材４０は、例えば直方体状に形成され、第１端と、第１端と反対側の第２端とを有している。支持部材４０は、第１端と第２端とがフレーム１０の主面１０１に対して垂直な方向に並ぶように配置されている。支持部材４０の第１端は、導電性接合材ＳＤ１２によりフレーム１０と接続されている。
本実施形態において、支持部材４０は、コンデンサであり、図４に示すように、第１電極４０１と第２電極４０２とを有している。支持部材４０は、第１電極４０１をフレーム１０に向けて配置されている。支持部材４０の第１電極４０１は、フレーム１０の主面と接続されている。本実施形態において、第１電極４０１は、導電性接合材ＳＤ１２によりフレーム１０の主面１０１に接続されている。導電性接合材ＳＤ１２は、例えばはんだ、Ａｇペースト、等である。なお、支持部材４０として電極を有していないものを用いた場合、導電性接合材ＳＤ１２以外の接合材、例えば絶縁性接着材により支持部材４０をフレーム１０に接続してもよい。
支持部材４０の端面４０３は、支持部材４０の第２電極４０２の側の面であり、フレーム１０の主面１０１と同じ方向を向く。本実施形態において、端面４０３は、半導体素子３０の素子主面３０１と、フレーム１０の主面１０１からの距離が同じである。
［導電部材］
図１、図２、図４に示すように、半導体素子３０の主面電極３０Ｓは、導電部材５０を介して第２駆動リード２２に接続されている。導電部材５０は、導電性を有する板状部材である。導電部材５０は、互いに反対側を向く上面５０１及び下面５０２を有している。図２に示すように、導電部材５０は、第２駆動リード２２のパッド部２２１から半導体素子３０の主面電極３０Ｓに向けて直線状に延びている。主面電極３０Ｓは、導電性接合材ＳＤ２１により導電部材５０と電気的に接続されている。第２駆動リード２２のパッド部２２１は、導電性接合材ＳＤ２３により導電部材５０と電気的に接続されている。
導電部材５０は、例えば、Ｃｕ、Ｃｕ合金からなる。なお、表面の一部又は全体に導電性を有するめっき層が形成されていてもよい。導電性接合材ＳＤ２１，ＳＤ２３は、例えばはんだ、Ａｇペースト、等である。
本実施形態において、半導体素子３０の主面電極３０Ｓは、導電性接合材ＳＤ２１により導電部材５０と接続されている。また、半導体素子３０の裏面電極３０Ｄは、導電性接合材ＳＤ１１によりフレーム１０と接続されている。導電性接合材ＳＤ１１と導電性接合材ＳＤ２１は、互いに融点が異なる。本実施形態において、導電部材５０と半導体素子３０の主面電極３０Ｓとを接続する導電性接合材ＳＤ２１と比べ、フレーム１０と半導体素子３０の裏面電極３０Ｄとを接続する導電性接合材ＳＤ１１の融点が高い高融点接合材である。
本実施形態において、導電部材５０は、第２駆動リード２２のパッド部２２１から支持部材４０まで延びている。導電部材５０の先端部分は、ｚ方向から視て、支持部材４０を覆うように配置されている。
そして、導電部材５０は、下面５０２を半導体素子３０の主面電極３０Ｓとｚ方向において互いに対向するように配置されている。その対向する部分において、導電部材５０は、導電性接合材ＳＤ２１により半導体素子３０の主面電極３０Ｓと電気的に接続されている。
本実施形態において、支持部材４０の第２電極４０２は、導電性接合材ＳＤ２２により導電部材５０と接続されている。また、支持部材４０の第１電極４０１は、導電性接合材ＳＤ１２によりフレーム１０と接続されている。導電性接合材ＳＤ１２と導電性接合材ＳＤ２２は、互いに融点が異なる。本実施形態において、導電部材５０と支持部材４０の第２電極４０２とを接続する導電性接合材ＳＤ２２と比べ、フレーム１０と支持部材４０の第１電極４０１とを接続する導電性接合材ＳＤ１２の融点が高い高融点接合材である。
図４に示すように、導電部材５０は、導電性接合材ＳＤ２２により支持部材４０の第２電極４０２に接続されている。本実施形態において、支持部材４０は、コンデンサであり、導電部材５０とフレーム１０との間に接続されている。この支持部材４０は、導電部材５０を支持する。つまり、導電部材５０は、第２駆動リード２２から半導体素子３０まで延びる接続部分５０ａと、半導体素子３０から支持部材４０まで延びる支持部分５０ｂとを有している。
上述したように、導電部材５０とフレーム１０との間に接続されたスイッチング素子としての半導体素子３０は、制御信号に応答して主面電極３０Ｓと裏面電極３０Ｄとの間、つまり導電部材５０とフレーム１０との間をスイッチングする。コンデンサである支持部材４０は、半導体素子３０と並列に接続されている。この支持部材４０は、半導体素子３０のスイッチングに対するスナバ回路（スナバコンデンサ）として機能する。
半導体素子３０の制御電極３０Ｇは、ワイヤＷ１１を介して制御リード２３のパッド部２３１と電気的に接続されている。より詳細には、ワイヤＷ１１の第１端は、制御電極３０Ｇに接続され、ワイヤＷ１１の第２端は制御リード２３のパッド部２３１に接続されている。ワイヤＷ１１は、Ｃｕ，Ａｕ（金），Ａｌ（アルミニウム）等からなるボンディングワイヤである。
（半導体装置の製造方法）
図６、図７を参照して、本実施形態の半導体装置Ａ１０の製造方法について説明する。
図６に示すように、半導体装置Ａ１０の製造方法は、フレームユニット８００を準備する工程を備えている。フレームユニット８００は、フレーム１０に対応するフレーム体８１０と、第１駆動リード２１、第２駆動リード２２、制御リード２３に対応するリード体８２１，８２２，８２３と、フレーム体８１０とリード体８２１，８２２，８２３とを囲むフレーム８０１とを有するリードフレームである。フレーム体８１０とリード体８２１とは一体的に形成されている。各リード体８２１，８２２，８２３は、タイバー８０２により互いに接続されるとともにフレーム８０１に接続されている。
図６に示すように、半導体装置Ａ１０の製造方法は、半導体素子３０と支持部材４０とをフレームユニット８００に実装する工程を備えている。半導体素子３０と支持部材４０は、フレームユニット８００のフレーム体８１０に実装される。より具体的には、先ず、フレーム体８１０の主面８１０１には、導電性接合材ＳＤ１１，ＳＤ１２が塗布される。続いて、導電性接合材ＳＤ１１上に半導体素子３０が載置され、導電性接合材ＳＤ１２上に支持部材４０が載置される。そして、たとえばリフロー処理によって導電性接合材ＳＤ１１，ＳＤ１２を溶融した後、冷却して導電性接合材ＳＤ１１，ＳＤ１２を固化することにより、導電性接合材ＳＤ１１に半導体素子３０が接合されるとともに、導電性接合材ＳＤ１２に支持部材４０が接合される。これにより、半導体素子３０の裏面電極３０Ｄと支持部材４０の第１電極４０１とがフレーム体８１０と電気的に接続される。
図７に示すように、半導体装置Ａ１０の製造方法は、導電部材５０を接続する工程を備える。
先ず、リード体８２２と、半導体素子３０の主面電極３０Ｓと、支持部材４０の第２電極４０２とに導電性接合材ＳＤ２１，ＳＤ２３，ＳＤ２２が塗布される。続いて、導電性接合材ＳＤ２１，ＳＤ２３，ＳＤ２２上に導電部材５０が載置される。そして、リフロー処理によって導電性接合材ＳＤ２１，ＳＤ２３，ＳＤ２２を溶融した後、冷却して導電性接合材ＳＤ２１，ＳＤ２３，ＳＤ２２を固化することにより、導電性接合材ＳＤ２１，ＳＤ２３，ＳＤ２２に導電部材５０が接合される。これにより、導電部材５０がリード体８２２と半導体素子３０の主面電極３０Ｓと支持部材４０の第２電極４０２とに電気的に接続される。
図７に示すように、半導体装置Ａ１０の製造方法は、ワイヤＷ１１を形成する工程を備えている。たとえばワイヤボンディング装置を用いて、半導体素子３０の制御電極３０Ｇとリード体８２３とを接続するようにワイヤＷ１１が形成される。
図示していないが、半導体装置Ａ１０の製造方法は、封止樹脂６０を形成する工程と、フレームユニット８００を切断する工程を備えている。例えばトランスファー成型によって、図１～図５に示す封止樹脂６０が形成される。そして、例えばプレス加工機によって、フレームユニット８００を切断することにより、各リード２１，２２，２３を形成する。これにより、半導体装置Ａ１０が個片化される。以上の工程を経て、半導体装置Ａ１０が製造される。
（作用）
図１～図３に示すように、フレーム１０の主面１０１には、半導体素子３０と支持部材４０とが実装されている。支持部材４０は、半導体素子３０に対して、第２駆動リード２２と反対側に配置されている。半導体素子３０の主面電極３０Ｓは、導電性接合材ＳＤ２１により導電部材５０と接続され、第２駆動リード２２は、導電性接合材ＳＤ２３により導電部材５０と接続されている。導電部材５０は、半導体素子３０から支持部材４０まで延び、支持部材４０により支持されている。このように、支持部材４０によって導電部材５０を支持することにより、半導体素子３０の主面電極３０Ｓに接続される導電部材５０の傾きを抑制できる。したがって、半導体素子３０の主面電極３０Ｓと導電部材５０とを接続する導電性接合材ＳＤ２１の厚さのばらつきを抑制できる。
半導体装置Ａ１０の使用において、半導体素子３０の発熱によって導電性接合材に熱応力が加わる。例えば、長期的にみて、導電性接合材ＳＤ２１に加わる熱応力によって、半導体素子３０の主面電極３０Ｓと導電部材５０との間の導電性が低下する等の長期的な信頼性が低下するおそれがある。これに対し、本実施形態のように、導電性接合材ＳＤ２１の厚さのばらつきを抑制することで、熱応力を緩和し、長期的な信頼性を向上できる。
半導体素子３０はスイッチング素子であり、支持部材４０はコンデンサである。支持部材４０は、半導体素子３０の主面電極３０Ｓと裏面電極３０Ｄとの間に接続されている。半導体素子３０は、制御電極３０Ｇに印加される制御信号に応答して、主面電極３０Ｓと裏面電極３０Ｄとの間をスイッチングする。したがって、半導体素子３０に対して並列に接続された支持部材４０を備えることにより、半導体素子３０のスイッチングにより発生するノイズやスパイク電圧が抑制される。
半導体装置Ａ１０は、コンデンサである支持部材４０を備えている。スイッチングを行う半導体素子３０の直近にスナバコンデンサを配置することができる。そして、半導体装置Ａ１０がスナバコンデンサを含むことにより、半導体装置Ａ１０を実装する基板等において、スナバコンデンサの実装が不要となり、実装工数や実装面積を低減できる。
以上説明したように、本実施形態によれば、以下の効果を奏する。
（１－１）フレーム１０の主面１０１には、半導体素子３０と支持部材４０とが実装されている。支持部材４０は、半導体素子３０に対して、第２駆動リード２２と反対側に配置されている。半導体素子３０の主面電極３０Ｓは、導電性接合材ＳＤ２１により導電部材５０と接続され、第２駆動リード２２は、導電性接合材ＳＤ２３により導電部材５０と接続されている。導電部材５０は、半導体素子３０から支持部材４０まで延び、支持部材４０により支持されている。
この構成によれば、支持部材４０によって導電部材５０を支持することにより、半導体素子３０の主面電極３０Ｓに接続される導電部材５０の傾きを抑制できる。また、支持部材４０により導電部材５０を支持することにより、半導体素子３０の主面電極３０Ｓと導電部材５０とを接続する導電性接合材ＳＤ２１の厚さのばらつきを抑制できる。したがって、半導体素子３０の主面電極３０Ｓと導電部材５０とを接続する導電性接合材ＳＤ２１の厚さを安定とすることができる。これにより、半導体装置の長期信頼性を向上できる。
（１－２）半導体素子３０はスイッチング素子であり、支持部材４０はコンデンサである。コンデンサである支持部材４０は、スイッチング素子である半導体素子３０の主面電極３０Ｓと裏面電極３０Ｄとの間に接続されている。スイッチング素子である半導体素子３０は、制御電極３０Ｇに印加される制御信号に応答して、主面電極３０Ｓと裏面電極３０Ｄとの間をスイッチングする。したがって、半導体素子３０に対して並列に接続された支持部材４０を備えることにより、半導体素子３０のスイッチングにより発生するノイズやスパイク電圧を抑制できる。
（１－３）半導体装置Ａ１０は、コンデンサである支持部材４０を備えている。スイッチングを行う半導体素子３０の直近にスナバコンデンサを配置することができる。そして、半導体装置Ａ１０がスナバコンデンサを含むことにより、半導体装置Ａ１０を実装する基板等において、スナバコンデンサの実装が不要となり、実装工数や実装面積を低減できる。
（第１実施形態の変更例）
第１実施形態は、以下のように変更して実施することができる。
・図８に示す半導体装置Ａ１１は、フレーム１０に複数の支持部材４０が実装されている。各支持部材４０は、コンデンサである。複数の支持部材４０は、半導体素子３０に対して第２駆動リード２２と反対側に配置された支持部材４０と、ｘ方向において、半導体素子３０の両側に配置された支持部材４０とを含む。導電部材５０は、第２駆動リード２２から半導体素子３０まで延び、半導体素子３０から各支持部材４０まで延びている。つまり、この導電部材５０は、１つの接続部分５０ａと、複数の支持部分５０ｂとを有している。
このように、半導体素子３０を囲むように複数の支持部材４０を配置することにより、導電部材５０を安定して支持することができ、半導体素子３０の主面電極３０Ｓと導電部材５０とを接続する導電性接合材ＳＤ２１の厚さを精密に制御することができる。そして、コンデンサである複数の支持部材４０は、フレーム１０と導電部材５０とにより、半導体素子３０に対して並列に接続される。したがって、半導体素子３０に対するスナバコンデンサの容量値を、１つの支持部材４０を実装する場合よりも増加できる。
・図９に示す半導体装置Ａ１２は、半導体素子３０から延びる複数の支持部分５０ｂのそれぞれに、複数の支持部材４０が接続されている。さらに、半導体素子３０と第２駆動リード２２との間において、接続部分５０ａに複数の支持部材４０が接続されている。各支持部材４０は、コンデンサである。したがって、この半導体装置Ａ１２では、ｘ方向とｙ方向とにおいて、半導体素子３０を挟むように支持部材４０が配置されている。したがって、導電部材５０をより安定して支持することができ、半導体素子３０の主面電極３０Ｓと導電部材５０とを接続する導電性接合材ＳＤ２１の厚さをより精密に制御することができる。そして、複数の支持部材４０により、半導体素子３０に対して並列に接続されるスナバコンデンサの容量値をより大きくすることができる。
・図１０に示す半導体装置Ａ１３において、支持部材４０はコンデンサであり、この支持部材４０の容量値は、体格（サイズ）に応じて、第１実施形態の支持部材４０の容量値よりも大きい。この支持部材４０において、第２電極４０２の側の端面４０３は、半導体素子３０の素子主面３０１よりも、フレーム１０の主面１０１から離れている。導電部材５０は、支持部分５０ｂにおいて、支持部材４０に接続される部分をフレーム１０の主面１０１から離れるように屈曲して形成されている。このような半導体装置Ａ１３においても、体格の大きな支持部材４０を搭載して容量値の大きなスナバコンデンサによりノイズ等を抑制できる。そして、この支持部材４０により、半導体素子３０の主面電極３０Ｓと導電部材５０とを接続する導電性接合材ＳＤ２１の厚さを制御してばらつきを抑制できる。
図１１に示す半導体装置Ａ１４は、フレーム１０に凹部１０７が形成され、その凹部１０７内に支持部材４０の第１電極４０１が導電性接合材ＳＤ１２により接続されている。凹部１０７の深さを、支持部材４０の体格に応じて設定することで、支持部材４０の第２電極４０２の側の端面４０３の位置を、半導体素子３０の素子主面３０１と同じとすることができ、導電部材５０の形状を平板状とすることができ、容易に導電部材５０を形成できる。
図１２に示す半導体装置Ａ１５において、支持部材４０はコンデンサであり、第１電極４０１と第２電極４０２とをフレーム１０の主面１０１と平行な方向に並ぶように配置されている。この半導体装置Ａ１５において、支持部材４０は、第１電極４０１と第２電極４０２と０をｙ方向に並ぶように配置されている。なお、支持部材４０は、第１電極４０１と第２電極４０２とをｘ方向に並ぶように配置されてもよい。
第１電極４０１は、導電性接合材ＳＤ１２によってフレーム１０の主面１０１に接続されている。第２電極４０２とフレーム１０との間には、絶縁材ＵＦが介在されている。絶縁材ＵＦは、絶縁樹脂シート、又はフレーム１０の主面１０１に塗布された絶縁樹脂、等である。そして、第２電極４０２は、導電性接合材ＳＤ２２によって導電部材５０に接続されている。この半導体装置Ａ１５の支持部材４０は、上記第１実施形態と比べて体格が大きく、容量値が高い。このように、容量値や体格によらずに支持部材４０を実装してフレーム１０と導電部材５０との間に接続することができる。そして、容量値の大きなコンデンサである支持部材４０を半導体素子３０の近傍に実装し、半導体素子３０のスイッチングにより発生するノイズや電圧を抑制できる。
・図１３に示す半導体装置Ａ１６は、補助フレーム１０Ｈを有している。補助フレーム１０Ｈは、ｚ方向から視て例えば長方形の板状である。補助フレーム１０Ｈは、フレーム１０と同じ厚さであり、フレーム１０に対してｙ方向にフレーム１０から離れて配置されている。補助フレーム１０Ｈは、ｚ方向において互いに反対方向を向く主面１０１及び裏面１０２ｈを有している。補助フレーム１０Ｈの裏面１０２ｈは、封止樹脂６０の樹脂裏面６０２から露出している。補助フレーム１０Ｈとフレーム１０との間には、封止樹脂６０が介在されている。これにより、フレーム１０と補助フレーム１０Ｈとは絶縁されている。
支持部材４０は、フレーム１０と補助フレーム１０Ｈとの間に渡って配置されている。支持部材４０は、コンデンサであり、第１電極４０１と第２電極４０２とをフレーム１０の主面１０１と補助フレーム１０Ｈの主面１０１ｈと平行な方向に並ぶように配置されている。この半導体装置Ａ１６において、支持部材４０は、第１電極４０１と第２電極４０２とをｙ方向に並ぶように配置されている。なお、支持部材４０は、第１電極４０１と第２電極４０２とをｘ方向に並ぶように配置されてもよい。
第１電極４０１は、導電性接合材ＳＤ１２によってフレーム１０の主面１０１に接続されている。第２電極４０２は、導電性接合材ＳＤ１３によって補助フレーム１０Ｈの主面１０１ｈに接続されている。そして、第２電極４０２は、導電性接合材ＳＤ２２によって導電部材５０に接続されている。この半導体装置Ａ１６の支持部材４０は、上記第１実施形態と比べて体格が大きく、容量値が高い。このように、容量値や体格によらずに支持部材４０を実装してフレーム１０と導電部材５０との間に接続することができる。そして、容量値の大きなコンデンサである支持部材４０を半導体素子３０の近傍に実装し、半導体素子３０のスイッチングにより発生するノイズや電圧を抑制できる。
・図１４、図１５に示す半導体装置Ａ１７は、フレーム１０に２つの半導体素子３０ａ，３０ｂが実装されている。２つの半導体素子３０ａ，３０ｂは、フレーム１０の主面１０１において、ｙ方向に並ぶように配置されている。半導体素子３０ａ，３０ｂは、ＭＯＳＦＥＴ等のスイッチング素子である。支持部材４０は、半導体素子３０ａ，３０ｂに対して、第２駆動リード２２と反対側に配置されている。この半導体装置Ａ１７では、支持部材４０は、第２駆動リード２２とともに２つの半導体素子３０ａ，３０ｂを挟むように配置されている。導電部材５０は、第２駆動リード２２から、半導体素子３０ａ，３０ｂまで延びている。そして、導電部材５０は、半導体素子３０から支持部材４０まで延び、支持部材４０によって支持されている。半導体素子３０ａ，３０ｂの制御電極３０Ｇは、それぞれワイヤＷ１１ａ，Ｗ１１ｂにより制御リード２３に接続されている。
この半導体装置Ａ１７では、スイッチング素子である２つの半導体素子３０ａ，３０ｂを備えることで、半導体装置Ａ１７が制御する電流量を多くすることができる。そして、支持部材４０によって、半導体素子３０ａ，３０ｂの主面電極３０Ｓと導電性接合材ＳＤ２１を介して接続される導電部材５０を支持することで、各半導体素子３０ａ，３０ｂに対する導電性接合材ＳＤ２１の厚さを制御することができ、長期信頼性を向上できる。さらに、半導体素子３０ａ，３０ｂの直近にスナバコンデンサである支持部材４０を配置することで、半導体素子３０ａ，３０ｂのスイッチングにより発生するノイズや電圧を抑制できる。
・図１６、図１７に示す半導体装置Ａ１８は、フレーム１０に２つの半導体素子３０ａ，３０ｂが実装されている。２つの半導体素子３０ａ，３０ｂは、フレーム１０の主面１０１において、ｙ方向に並ぶように配置されている。支持部材４０は、半導体素子３０に対して、第２駆動リード２２と反対側に配置されている。この半導体装置Ａ１８では、支持部材４０は、半導体素子３０ａと半導体素子３０ｂとの間に配置されている。導電部材５０は、第２駆動リード２２から半導体素子３０まで延びている。そして、導電部材５０は、半導体素子３０から支持部材４０まで延びている。さらに、導電部材５０は、支持部材４０から半導体素子３０まで延びている。半導体素子３０ａ，３０ｂの制御電極３０Ｇは、それぞれワイヤＷ１１ａ，Ｗ１１ｂにより制御リード２３に接続されている。
この半導体装置Ａ１８では、スイッチング素子である２つの半導体素子３０ａ，３０ｂを備えることで、半導体装置Ａ１８が制御する電流量を多くすることができる。そして、支持部材４０によって、半導体素子３０ａ，３０ｂの主面電極３０Ｓと導電性接合材ＳＤ２１を介して接続される導電部材５０を支持することで、各半導体素子３０ａ，３０ｂに対する導電性接合材ＳＤ２１の厚さを制御することができ、長期信頼性を向上できる。さらに、半導体素子３０ａと半導体素子３０ｂの直近にスナバコンデンサである支持部材４０を配置することができ、半導体素子３０ａ，３０ｂのスイッチングにより発生するノイズや電圧を抑制できる。
（第２実施形態）
図１８～図２０を参照して、第２実施形態の半導体装置Ａ２０を説明する。
図１８、図１９に示すように、半導体装置Ａ２０は、第１フレーム１１、第２フレーム１２、複数のリード２１～２７、第１半導体素子３１、第２半導体素子３２、封止樹脂６０を備えている。また、半導体装置Ａ２０は、第１導電部材５１、第２導電部材５２、ワイヤＷ２１～Ｗ２４を備えている。
［封止樹脂］
封止樹脂６０は、第１フレーム１１及び第２フレーム１２と、第１半導体素子３１及び第２半導体素子３２を覆うように形成されている。また、封止樹脂６０は、複数のリード２１～２７の一部を覆うように形成されている。
図１８に示すように、封止樹脂６０は、扁平な直方体状に形成されている。はお、本明細書において、「直方体状」には、角部や稜線部が面取りされた直方体や、角部や稜線部が丸められた直方体が含まれるものとする。また、構成面の一部又は全部は、凹凸などが形成されているもの、構成面が曲面や複数の面から構成されているものであってもよい。
封止樹脂６０は、電気絶縁性を有する合成樹脂よりなる。一例では、封止樹脂６０は、エポキシ樹脂である。封止樹脂６０を構成する合成樹脂は、例えば黒色に着色されている。なお、図１９では、封止樹脂６０を二点鎖線にて示し、封止樹脂６０内の部材を実線で示している。以後の説明において、封止樹脂６０の厚さ方向をｚ方向とし、ｚ方向と直交する１つの方向をｘ方向、ｚ方向及びｘ方向と直交する方向をｙ方向とする。ｘ方向は第２方向に相当し、ｙ方向は第１方向に相当する。
封止樹脂６０は、樹脂主面６０１、樹脂裏面６０２、樹脂側面６０３～樹脂側面６０６を有している。樹脂主面６０１と樹脂裏面６０２は、ｚ方向において互いに反対側を向いている。樹脂側面６０３～樹脂側面６０６は、樹脂主面６０１及び樹脂裏面６０２と平行な方向のうちのいずれかを向いている。樹脂側面６０３と樹脂側面６０４は、ｙ方向において互いに反対側を向いている。樹脂側面６０５と樹脂側面６０６は、ｘ方向互いに反対側を向いている。
図１９は、封止樹脂６０の樹脂主面６０１の側から半導体装置Ａ２０を視た図である。図１９に示すように、半導体装置Ａ２０をｚ方向から視て、封止樹脂６０の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる長方形状である。樹脂側面６０３及び樹脂側面６０４は、ｘ方向に沿う側面であり、樹脂側面６０５及び樹脂側面６０６は、ｙ方向に沿う側面である。
［第１フレーム、第２フレーム］
第１フレーム１１と第２フレーム１２は、矩形板状に形成されている。第１フレーム１１及び第２フレーム１２は、例えばＣｕ、Ｃｕを含む合金により形成されている。なお、表面の一部又は全体にめっき層が形成されていてもよい。
第１フレーム１１は、第１主面１１１、第１裏面１１２、側面１１３～側面１１６を有している。第１主面１１１と第１裏面１１２は、ｚ方向において互いに反対側を向いている。第１フレーム１１の第１主面１１１は、封止樹脂６０の樹脂主面６０１と同じ側を向いている。側面１１３～側面１１６は、ｘ方向とｙ方向のいずれかを向いている。本実施形態において、側面１１３と側面１１４は、ｙ方向において互いに反対側を向き、側面１１５と側面１１６は、ｘ方向において互いに反対側を向いている。
第２フレーム１２は、第２主面１２１、裏面１２２、側面１２３～側面１２６を有している。第２主面１２１と裏面１２２は、ｚ方向において互いに反対側を向いている。第２フレーム１２の第２主面１２１は、封止樹脂６０の樹脂主面６０１と同じ側を向いている。側面１２３～側面１２６は、ｘ方向とｙ方向のいずれかを向いている。本実施形態において、側面１２３と側面１２４は、ｙ方向において互いに反対側を向き、側面１２５と側面１２６は、ｘ方向において互いに反対側を向いている。
第１フレーム１１と第２フレーム１２は、ｚ方向において第１主面１１１と第２主面１２１とを同じ位置とするように配置されている。第１フレーム１１と第２フレーム１２は、同じ厚さである。第１フレーム１１と第２フレーム１２の厚さは、１ｍｍ以上３ｍｍ以下である。第１フレーム１１と第２フレーム１２の厚さは、例えば２ｍｍ以上３ｍｍ以下であることが好ましい。第１フレーム１１の第１裏面１１２と第２フレーム１２の裏面１２２は、ｚ方向において同じ位置となる。図２０に示すように、第１フレーム１１の第１裏面１１２と第２フレーム１２の裏面１２２は、封止樹脂６０の樹脂裏面６０２から露出している。本実施形態において、第１フレーム１１の第１裏面１１２と第２フレーム１２の裏面１２２と封止樹脂６０の樹脂裏面６０２は、面一である。
第１フレーム１１と第２フレーム１２は、ｘ方向に沿って配列されている。そして、第１フレーム１１の側面１１６と第２フレーム１２の側面１２５は、互いに対向している。第１フレーム１１と第２フレーム１２との間の間隔は、第１フレーム１１及び第２フレーム１２の厚さ以下、例えば１ｍｍ以上３ｍｍ以下である。第１フレーム１１と第２フレーム１２は、ｙ方向において、それぞれの側面１１３，１２３を同じ位置とするように配置されている。
［リード］
図１８、図１９に示すように、半導体装置Ａ２０は、複数本（本実施形態では７本）のリード２１～２７を備えている。各リード２１～２７は、封止樹脂６０の樹脂側面６０３から突出している。各リード２１～２７は、ｙ方向に延びている。各リード２１～２７は、ｘ方向に沿って配列されている。ｘ方向は、第１フレーム１１と第２フレーム１２とが配列された方向である。したがって、リード２１～２７は、第１フレーム１１と第２フレーム１２の配列方向に沿って、配列されている。各リード２１～２７は、Ｃｕよりなる。本実施形態の半導体装置Ａ２０は、リードとして、第１制御リード２３、第１ソースリード２６、第１駆動リード２１、第２駆動リード２２、出力リード２５、第２ソースリード２７、第２制御リード２４を有し、封止樹脂６０の樹脂側面６０５の側から、樹脂側面６０６に向けて、この順番では配列されている。
図１９に示すように、第１制御リード２３は、パッド部２３１、基部２３２、基板接続部２３３を有している。パッド部２３１は、ｙ方向において、第１フレーム１１から封止樹脂６０の樹脂側面６０３の側に離れて配置されている。基部２３２は、パッド部２３１からｙ方向に延び、封止樹脂６０の樹脂側面６０３から突出している。基板接続部２３３は、基部２３２の先端からｙ方向に延びている。基部２３２は、基板接続部２３３よりもｘ方向の幅が広く形成されている。ｘ方向において、基部２３２は、基板接続部２３３よりも封止樹脂６０の樹脂側面６０５の側にむけて突出するように形成されている。
第１ソースリード２６は、パッド部２６１、基部２６２、基板接続部２６３を有している。パッド部２６１は、ｙ方向において、第１フレーム１１から封止樹脂６０の樹脂側面６０３の側に離れて配置されている。基部２６２は、パッド部２６１からｙ方向に延び、封止樹脂６０の樹脂側面６０３から突出している。基板接続部２６３は、基部２６２の先端からｙ方向に延びている。本実施形態において、第１ソースリード２６の基部２６２は、基板接続部２６３と同じ幅に形成されている。
第１駆動リード２１は、接続部２１１、基部２１２、基板接続部２１３を有している。接続部２１１は、第１フレーム１１に接続されている。本実施形態において、第１駆動リード２１は、第１フレーム１１と一体である。基部２１２は、接続部２１１からｙ方向に延び、封止樹脂６０の樹脂側面６０３から突出している。基板接続部２１３は、基部２１２の先端からｙ方向に延びている。基部２１２は、基板接続部２１３よりもｘ方向の幅が広く形成されている。ｘ方向において、基部２１２は、基板接続部２１３よりも第１ソースリード２６の側にむけて突出するように形成されている。
第２駆動リード２２は、パッド部２２１、基部２２２、基板接続部２２３を有している。パッド部２２１は、ｙ方向において、第２フレーム１２から封止樹脂６０の樹脂側面６０３の側に離れて配置されている。パッド部２２１は、第２フレーム１２の側面１２３に沿って延びている。基部２２２は、パッド部２２１からｙ方向に延び、封止樹脂６０の樹脂側面６０３から突出している。基板接続部２２３は、基部２２２の先端からｙ方向に延びている。基部２２２は、基板接続部２２３よりもｘ方向の幅が広く形成されている。ｘ方向において、基部２２２は、基板接続部２２３よりも出力リード２５の側にむけて突出するように形成されている。本実施形態において、第２駆動リード２２は、第１駆動リード２１と隣り合うように配置されている。
出力リード２５は、接続部２５１、基部２５２、基板接続部２５３を有している。接続部２５１は、第２フレーム１２に接続されている。本実施形態において、出力リード２５は、第２フレーム１２と一体である。基部２５２は、接続部２５１からｙ方向に延び、封止樹脂６０の樹脂側面６０３から突出している。基板接続部２５３は、基部２５２の先端からｙ方向に延びている。基部２５２は、基板接続部２５３よりもｘ方向の幅が広く形成されている。ｘ方向において、基部２５２は、基板接続部２５３よりも第２駆動リード２２の側にむけて突出するように形成されている。
第２ソースリード２７は、パッド部２７１、基部２７２、基板接続部２７３を有している。パッド部２７１は、ｙ方向において、第２フレーム１２から封止樹脂６０の樹脂側面６０３の側に離れて配置されている。基部２７２は、パッド部２７１からｙ方向に延び、封止樹脂６０の樹脂側面６０３から突出している。基板接続部２７３は、基部２７２の先端からｙ方向に延びている。本実施形態において、第２ソースリード２７の基部２７２は、基板接続部２７３と同じ幅に形成されている。
第２制御リード２４は、パッド部２４１、基部２４２、基板接続部２４３を有している。パッド部２４１は、ｙ方向において、第２フレーム１２から封止樹脂６０の樹脂側面６０３の側に離れて配置されている。基部２４２は、パッド部２４１からｙ方向に延び、封止樹脂６０の樹脂側面６０３から突出している。基板接続部２４３は、基部２４２の選択からｙ方向に延びている。基部２４２は、基板接続部２４３よりもｘ方向の幅が広く形成されている。ｘ方向において、基部２４２は、基板接続部２４３よりも封止樹脂６０の樹脂側面６０６の側にむけて突出するように形成されている。
本実施形態において、リード２１～リード２７の厚さは互いに等しい。各リード２１～２７の厚さは、第１フレーム１１、第２フレーム１２の厚さ以下である。各リード２１～２７の厚さは、例えば０．６ｍｍである。なお、各リード２１～２７において、基板接続部２３３，２６３，２１３，２２３，２５３，２７３，２４３の幅は、互いに同一である。基板接続部の幅は例えば１．２ｍｍである。基板接続部は、実装基板の部品穴に挿入され、実装基板の導体配線とハンダ等により接続される（いずれも図示略）。
本実施形態において、第１制御リード２３と第１ソースリード２６との間隔、第２ソースリード２７と第２制御リード２４との間隔と比べ、第１ソースリード２６と第２ソースリード２７との間においてｘ方向に隣り合う２つのリードの間隔は広くなるように、各リード２１～２７が配置されている。
［第１半導体素子、第２半導体素子］
第１半導体素子３１は、第１フレーム１１の第１主面１１１に搭載されている。第２半導体素子３２は、第２フレーム１２の第２主面１２１に搭載されている。第１半導体素子３１及び第２半導体素子３２は、炭化シリコン（ＳｉＣ）チップである。本実施形態の第１半導体素子３１及び第２半導体素子３２はＳｉＣＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）が用いられている。第１半導体素子３１及び第２半導体素子３２は、高速スイッチングが可能な素子である。
［第１半導体素子］
図１９に示すように、第１半導体素子３１は、平板状に形成されている。本実施形態において、第１半導体素子３１の形状は、ｚ方向から視てｘ方向に長い長方形状である。第１半導体素子３１は、第１素子主面３１１、第１素子裏面３１２を有している。第１素子主面３１１及び第１素子裏面３１２は、ｚ方向において互いに反対方向を向いている。第１素子主面３１１は、樹脂主面６０１と同じ方向を向く。すなわち、第１素子主面３１１は、第１フレーム１１の第１主面１１１と同じ方向を向いている。第１素子裏面３１２は、第１フレーム１１の第１主面１１１に対向している。第１半導体素子３１は、ｘ方向において、第１フレーム１１の中央よりも第２フレーム１２寄りに配置されている。また、第１半導体素子３１は、ｙ方向において、第１フレーム１１の側面１１３の側に配置されている。
第１半導体素子３１は、第１素子主面３１１の第１主面電極３１Ｓ及び第１制御電極３１Ｇと、第１素子裏面３１２の第１裏面電極３１Ｄとを有している。第１主面電極３１Ｓはソース電極である。第１制御電極３１Ｇはゲート電極である。第１裏面電極３１Ｄはドレイン電極である。第１制御電極３１Ｇは、矩形状の第１素子主面３１１の１つの角部に配置されている。第１半導体素子３１は、第１制御電極３１Ｇを第１制御リード２３のパッド部２３１に向けて配置されている。図２０に示すように、第１裏面電極３１Ｄは、導電性接合材ＳＤ１１により第１フレーム１１と電気的に接続されている。
［第２半導体素子］
図１９に示すように、第２半導体素子３２は、平板状に形成されている。本実施形態において、第２半導体素子３２の形状は、ｚ方向から視てｘ方向に長い長方形状である。第２半導体素子３２は、第２素子主面３２１、第２素子裏面３２２を有している。第２素子主面３２１及び第２素子裏面３２２は、ｚ方向において互いに反対方向を向いている。第２素子主面３２１は、樹脂主面６０１に面している。すなわち、第２素子主面３２１は、第２フレーム１２の第２主面１２１と同じ方向を向いている。第２素子裏面３２２は、第２フレーム１２の第２主面１２１に対向している。
第２半導体素子３２は、第２素子主面３２１の第２主面電極３２Ｓ及び第２制御電極３２Ｇと、第２素子裏面３２２の第２裏面電極３２Ｄとを有している。第２主面電極３２Ｓはソース電極である。第２制御電極３２Ｇはゲート電極である。第２裏面電極３２Ｄはドレイン電極である。第２制御電極３２Ｇは、矩形状の第２素子主面３２１の１つの角部に配置されている。第２半導体素子３２は、第２制御電極３２Ｇを第２制御リード２４のパッド部２４１に向けて配置されている。図２０に示すように、第２裏面電極３２Ｄは、導電性接合材ＳＤ１４により第２フレーム１２と電気的に接続されている。
［支持部材］
図１９に示すように、半導体装置Ａ２０は、第１支持部材４１と第２支持部材４２とを備えている。
第１支持部材４１は、第１フレーム１１の第１主面１１１に実装されている。第１支持部材４１は、ｘ方向に沿って、第１半導体素子３１と並んで配置されている。また、第１支持部材４１は、第１半導体素子３１に対して、第２フレーム１２と反対側に配置されている。
第１支持部材４１は、例えば直方体状に形成され、第１端と、第１端と反対側の第２端とを有している。第１支持部材４１は、第１端と第２端とが第１フレーム１１の第１主面１１１に対して垂直な方向に並ぶように配置されている。
図２０に示すように、第１支持部材４１の第１端は、導電性接合材ＳＤ１２により第１フレーム１１と接続されている。本実施形態において、第１支持部材４１は、コンデンサであり、第１電極４１１と第２電極４１２とを有している。第１支持部材４１の第１電極４１１は、第１フレーム１１の第１主面１１１と接続されている。本実施形態において、第１電極４１１は、導電性接合材ＳＤ１２により第１フレーム１１の第１主面１１１に接続されている。導電性接合材ＳＤ１２は、例えばはんだ、Ａｇペースト、等である。
第１支持部材４１の端面４１３は、第１支持部材４１の第２電極４１２の側の面であり、第１フレーム１１の第１主面１１１と同じ方向を向く。本実施形態において、端面４１３は、第１半導体素子３１の第１素子主面３１１と、第１フレーム１１の第１主面１１１から同じ距離に位置している。
第２支持部材４２は、第２フレーム１２の第２主面１２１に実装されている。第２支持部材４２は、ｘ方向に沿って、第２半導体素子３２と並んで配置されている。また、第２支持部材４２は、第２半導体素子３２に対して、第１フレーム１１と反対側に配置されている。
第２支持部材４２は、例えば直方体状に形成され、第１端と、第１端と反対側の第２端とを有している。第２支持部材４２は、第１端と第２端とが第２フレーム１２の第２主面１２１に対して垂直な方向に並ぶように配置されている。
図２０に示すように、第２支持部材４２の第１端は、導電性接合材ＳＤ１５により第２フレーム１２と接続されている。本実施形態において、第２支持部材４２は、コンデンサであり、第１電極４２１と第２電極４２２とを有している。第２支持部材４２の第１電極４２１は、第２フレーム１２の主面と接続されている。本実施形態において、第１電極４２１は、導電性接合材ＳＤ１５により第２フレーム１２の第２主面１２１に接続されている。導電性接合材ＳＤ１５は、例えばはんだ、Ａｇペースト、等である。
第２支持部材４２の端面４２３は、第２支持部材４２の第２電極４２２の側の面であり、第２フレーム１２の第２主面１２１と同じ方向を向く。本実施形態において、端面４２３は、第２半導体素子３２の第２素子主面３２１と、第２フレーム１２の第２主面１２１から同じ距離に位置している。
［導電部材］
図１８、図１９に示すように、半導体装置Ａ２０は、第１導電部材５１、第２導電部材５２を備えている。
第１導電部材５１は、第１半導体素子３１の第１主面電極３１Ｓと、第２フレーム１２とを接続する。第２フレーム１２には、第２半導体素子３２の第２裏面電極３２Ｄ（ドレイン電極）が接続されている。そして、第２フレーム１２には、出力リード２５が接続されている。つまり、出力リード２５は、第１半導体素子３１のソース電極と、第２半導体素子３２のドレイン電極とが接続されている。
第１導電部材５１は、導電性を有する板状部材である。第１導電部材５１は、板状の導電板を屈曲して形成されている。第１導電部材５１は、ｘ方向に延びる帯状である。図１９に示すように、第１導電部材５１は、ｘ方向に沿って第２フレーム１２から第１半導体素子３１に向けて直線状に延びている。図２０に示すように、第１主面電極３１Ｓは、導電性接合材ＳＤ２１により第１導電部材５１と電気的に接続されている。第２フレーム１２は、導電性接合材ＳＤ２３により第１導電部材５１と電気的に接続されている。
第１導電部材５１は、例えばＣｕ、Ｃｕ合金からなる。なお、表面の一部又は全体に導電性を有するめっき層が形成されていてもよい。導電性接合材ＳＤ２１，ＳＤ２３は、例えば、はんだ、Ａｇペーストである。導電性接合材ＳＤ２１，ＳＤ２３は、第１実施形態と同様に、導電性接合材ＳＤ１１と比べて融点が高い高融点接合材である。
図１９に示すように、第１導電部材５１は、第２フレーム１２から第１支持部材４１まで延びている。第１導電部材５１の先端部分は、ｚ方向から視て、第１支持部材４１を覆うように配置されている。
図２０に示すように、第１導電部材５１は、下面を第１半導体素子３１の第２主面電極３２Ｓとｚ方向において互いに対向するように配置されている。その対向する部分において、第１導電部材５１は、導電性接合材ＳＤ２１により第１半導体素子３１の第１主面電極３１Ｓと電気的に接続されている。
第１導電部材５１は、導電性接合材ＳＤ２２により第１支持部材４１の第２電極４１２に接続されている。本実施形態において、第１支持部材４１は、コンデンサであり、第１導電部材５１と第１フレーム１１との間に接続されている。この第１支持部材４１は、第１導電部材５１を支持する。第１支持部材４１の第１電極４１１は、導電性接合材ＳＤ１２により第１フレーム１１と接続されている。導電性接合材ＳＤ１２と導電性接合材ＳＤ２２は、互いに融点が異なる。本実施形態において、第１導電部材５１と第１支持部材４１の第２電極４１２とを接続する導電性接合材ＳＤ２２と比べ、第１フレーム１１と第１支持部材４１の第１電極４１１とを接続する導電性接合材ＳＤ１２の融点が高い高融点接合材である。
上述したように、第１導電部材５１と第１フレーム１１との間に接続されたスイッチング素子としての第１半導体素子３１は、制御信号に応答して第１主面電極３１Ｓと第１裏面電極３１Ｄとの間、つまり第１導電部材５１と第１フレーム１１との間をスイッチングする。コンデンサである第１支持部材４１は、第１半導体素子３１と並列に接続されている。この第１支持部材４１は、第１半導体素子３１のスイッチングに対するスナバ回路（スナバコンデンサ）として機能する。
図１８、図１９に示すように、第２導電部材５２は、第２半導体素子３２の第２主面電極３２Ｓと第２駆動リード２２とを接続する。
第２導電部材５２は、導電性を有する板状部材である。第２導電部材５２は、板状の導電板を屈曲して形成されている。
図１９に示すように、第２導電部材５２は、リード接続部５２１、電極接続部５２２、連結部５２３を有している。リード接続部５２１は、第２駆動リード２２のパッド部２２１と同様にｘ方向に延びている。リード接続部５２１は、導電性接合材ＳＤ２６によりパッド部２２１に接続されている。図２０に示すように、電極接続部５２２は、ハンダにより第２主面電極３２Ｓに接続されている。図１９に示すように、連結部５２３は、リード接続部５２１と電極接続部５２２とを接続する。連結部５２３は、リード接続部５２１から第２フレーム１２に向かう方向、つまりｙ方向に延びている。そして、連結部５２３は、電極接続部５２２において第１フレーム１１の側の端部に接続されている。つまり電極接続部５２２は、連結部５２３からｘ方向に延びている。
図１９に示すように、第２導電部材５２は、第２半導体素子３２から第２支持部材４２まで延びている。つまり、第２導電部材５２は、第２半導体素子３２からｘ方向に沿って第１フレーム１１とは反対方向に延びている。第２導電部材５２の先端部分は、ｚ方向から視て、第２支持部材４２を覆うように配置されている。つまり、第２導電部材５２は、電極接続部５２２から第２支持部材４２まで延びる支持部分５２ｂを有している。
図２０に示すように、第２導電部材５２は、下面を第２半導体素子３２の第２主面電極３２Ｓとｚ方向において互いに対向するように配置されている。その対向する部分において、第２導電部材５２は、導電性接合材ＳＤ２４により第２半導体素子３２の第２主面電極３２Ｓと電気的に接続されている。
第２導電部材５２は、導電性接合材ＳＤ２５により第２支持部材４２の第２電極４２２に接続されている。本実施形態において、第２支持部材４２は、コンデンサであり、第２導電部材５２と第２フレーム１２との間に接続されている。この第２支持部材４２は、第２導電部材５２を支持する。第２支持部材４２の第１電極４２１は、導電性接合材ＳＤ１５により第２フレーム１２と接続されている。導電性接合材ＳＤ１５と導電性接合材ＳＤ２５は、互いに融点が異なる。本実施形態において、第２導電部材５２と第２支持部材４２の第２電極４２２とを接続する導電性接合材ＳＤ２５と比べ、第２フレーム１２と第２支持部材４２の第１電極４２１とを接続する導電性接合材ＳＤ１５の融点が高い高融点接合材である。
上述したように、第２導電部材５２と第２フレーム１２との間に接続されたスイッチング素子としての第２半導体素子３２は、制御信号に応答して第２主面電極３２Ｓと第２裏面電極３２Ｄとの間、つまり第２導電部材５２と第２フレーム１２との間をスイッチングする。コンデンサである第２支持部材４２は、第２半導体素子３２と並列に接続されている。この第２支持部材４２は、第２半導体素子３２のスイッチングに対するスナバ回路（スナバコンデンサ）として機能する。
第１半導体素子３１の第１制御電極３１Ｇは、ワイヤＷ２１により第１制御リード２３に接続されている。第１半導体素子３１の第１主面電極３１Ｓは、ワイヤＷ２２により第１ソースリード２６に接続されている。第２半導体素子３２の第２制御電極３２Ｇは、ワイヤＷ２３により第２制御リード２４に接続されている。第２半導体素子３２の第２主面電極３２Ｓは、ワイヤＷ２４により第２ソースリード２７に接続されている。ワイヤＷ２１～Ｗ２４は、Ｃｕ，Ａｕ，Ａｌ等からなるボンディングワイヤである。
（作用）
次に、本実施形態の半導体装置Ａ２０の作用を説明する。
半導体装置Ａ２０は、第１フレーム１１及び第２フレーム１２と、第１半導体素子３１及び第２半導体素子３２と、第１支持部材４１及び第２支持部材４２と、第１導電部材５１及び第２導電部材５２を有している。第１半導体素子３１及び第１支持部材４１は、第１フレーム１１に実装され、第２半導体素子３２及び第２支持部材４２は、第２フレーム１２に実装されている。
第１支持部材４１は、第１半導体素子３１に対して、第２フレーム１２と反対側に配置されている。第１半導体素子３１の第１主面電極３１Ｓは、導電性接合材ＳＤ２１により第１導電部材５１と接続され、第２フレーム１２は、導電性接合材ＳＤ２３により第１導電部材５１と接続されている。第１導電部材５１は、第１半導体素子３１から第１支持部材４１まで延び、第１支持部材４１により支持されている。このように、第１支持部材４１によって第１導電部材５１を支持することにより、第１半導体素子３１の第１主面電極３１Ｓに接続される第１導電部材５１の傾きを抑制できる。したがって、第１半導体素子３１の第１主面電極３１Ｓと第１導電部材５１とを接続する導電性接合材ＳＤ２１の厚さのばらつきを抑制できる。
第２支持部材４２は、第２半導体素子３２に対して、第１フレーム１１と反対側に配置されている。第２半導体素子３２の第２主面電極３２Ｓは、導電性接合材ＳＤ２４により第２導電部材５２と接続されている。第２導電部材５２は、第２半導体素子３２から第２支持部材４２まで延び、第２支持部材４２により支持されている。このように、第２支持部材４２によって第２導電部材５２を支持することにより、第２半導体素子３２の第２主面電極３２Ｓに接続される第２導電部材５２の傾きを抑制できる。したがって、第２半導体素子３２の第２主面電極３２Ｓと第２導電部材５２とを接続する導電性接合材ＳＤ２４の厚さのばらつきを抑制できる。
第１半導体素子３１はスイッチング素子であり、第１支持部材４１はコンデンサである。第１支持部材４１は、第１半導体素子３１の第１主面電極３１Ｓと第１裏面電極３１Ｄとの間に接続されている。第１半導体素子３１は、第１制御電極３１Ｇに印加される制御信号に応答して、第１主面電極３１Ｓと第１裏面電極３１Ｄとの間をスイッチングする。したがって、第１半導体素子３１に対して並列に接続された第１支持部材４１を備えることにより、第１半導体素子３１のスイッチングにより発生するノイズやスパイク電圧が抑制される。
第２半導体素子３２はスイッチング素子であり、第２支持部材４２はコンデンサである。第２支持部材４２は、第２半導体素子３２の第２主面電極３２Ｓと第２裏面電極３２Ｄとの間に接続されている。第２半導体素子３２は、第２制御電極３２Ｇに印加される制御信号に応答して、第２主面電極３２Ｓと第２裏面電極３２Ｄとの間をスイッチングする。したがって、第２半導体素子３２に対して並列に接続された第２支持部材４２を備えることにより、第２半導体素子３２のスイッチングにより発生するノイズやスパイク電圧が抑制される。
半導体装置Ａ２０は、コンデンサである第１支持部材４１及び第２支持部材４２を備えている。スイッチングを行う第１半導体素子３１と第２半導体素子３２の直近にスナバコンデンサを配置することができる。そして、半導体装置Ａ２０がスナバコンデンサを含むことにより、半導体装置Ａ２０を実装する基板等において、スナバコンデンサの実装が不要となり、実装工数や実装面積を低減できる。
第１半導体素子３１の第１主面電極３１Ｓは、第１導電部材５１により第２フレーム１２に接続されている。その第２フレーム１２には第２半導体素子３２の第２裏面電極３２Ｄが接続されるとともに出力リード２５が接続されている。第１半導体素子３１の第１裏面電極３１Ｄは、第１駆動リード２１に接続され、第２半導体素子３２の第２主面電極３２Ｓは第２駆動リード２２に接続されている。したがって、本実施形態の半導体装置Ａ２０は、第１半導体素子３１と第２半導体素子３２により、インバータ回路やＤＣ－ＤＣコンバータ回路を構成できる。そして、第１駆動リード２１（ドレインリード）、第２駆動リード２２（ソースリード）、出力リード２５（出力リード）の間の導体距離が短くなり、半導体装置Ａ２０のインダクタンスを低減できる。
半導体装置Ａ２０は、第１半導体素子３１の第１裏面電極３１Ｄに接続された第１駆動リード２１と、第２半導体素子３２の第２主面電極３２Ｓに接続された第２駆動リード２２とが並んで配置されている。半導体装置Ａ２０を例えばインバータ回路として用いた場合、第１駆動リード２１には高電位の電圧が供給され、第２駆動リード２２には低電位の電圧が供給される。そして、第１半導体素子３１をオンし、第２半導体素子３２をオフしたとき、第１駆動リード２１から出力リード２５に向けて電流が流れる。また、第１半導体素子３１をオフし、第２半導体素子３２をオンしたとき、出力リード２５から第２駆動リード２２に向けて電流が流れる。この半導体装置Ａ２０を高速な制御信号で動作させた場合、隣り合う第１駆動リード２１と第２駆動リード２２とにおいて、半導体装置Ａ２０に対して逆方向の電流が流れる。これらの電流により生じる磁束によって相互インダクタンスが低下し、半導体装置Ａ２０における寄生インダクタンスを低減できる。
以上説明したように、本実施形態によれば、以下の効果を奏する。
（２－１）第１半導体素子３１及び第１支持部材４１は、第１フレーム１１に実装されている。第１支持部材４１は、第１半導体素子３１に対して、第２フレーム１２と反対側に配置されている。第１半導体素子３１の第１主面電極３１Ｓは、導電性接合材ＳＤ２１により第１導電部材５１と接続され、第２フレーム１２は、導電性接合材ＳＤ２３により第１導電部材５１と接続されている。第１導電部材５１は、第１半導体素子３１から第１支持部材４１まで延び、第１支持部材４１により支持されている。このように、第１支持部材４１によって第１導電部材５１を支持することにより、第１半導体素子３１の第１主面電極３１Ｓに接続される第１導電部材５１の傾きを抑制できる。したがって、第１半導体素子３１の第１主面電極３１Ｓと第１導電部材５１とを接続する導電性接合材ＳＤ２１の厚さのばらつきを抑制できる。そして、導電性接合材ＳＤ２１のばらつきに起因する信頼性の低下を抑制できる、つまり長期信頼性を向上できる。
（２－２）第２半導体素子３２及び第２支持部材４２は、第２フレーム１２に実装されている。第２支持部材４２は、第２半導体素子３２に対して、第１フレーム１１と反対側に配置されている。第２半導体素子３２の第２主面電極３２Ｓは、導電性接合材ＳＤ２４により第２導電部材５２と接続されている。第２導電部材５２は、第２半導体素子３２から第２支持部材４２まで延び、第２支持部材４２により支持されている。このように、第２支持部材４２によって第２導電部材５２を支持することにより、第２半導体素子３２の第２主面電極３２Ｓに接続される第２導電部材５２の傾きを抑制できる。したがって、第２半導体素子３２の第２主面電極３２Ｓと第２導電部材５２とを接続する導電性接合材ＳＤ２４の厚さのばらつきを抑制できる。そして、導電性接合材ＳＤ２４のばらつきに起因する信頼性の低下を抑制できる、つまり長期信頼性を向上できる。
（２－３）第１半導体素子３１はスイッチング素子であり、第１支持部材４１はコンデンサである。第１支持部材４１は、第１半導体素子３１の第１主面電極３１Ｓと第１裏面電極３１Ｄとの間に接続されている。第１半導体素子３１は、第１制御電極３１Ｇに印加される制御信号に応答して、第１主面電極３１Ｓと第１裏面電極３１Ｄとの間をスイッチングする。したがって、第１半導体素子３１に対して並列に接続された第１支持部材４１を備えることにより、第１半導体素子３１のスイッチングにより発生するノイズやスパイク電圧が抑制される。
（２－４）第２半導体素子３２はスイッチング素子であり、第２支持部材４２はコンデンサである。第２支持部材４２は、第２半導体素子３２の第２主面電極３２Ｓと第２裏面電極３２Ｄとの間に接続されている。第２半導体素子３２は、第２制御電極３２Ｇに印加される制御信号に応答して、第２主面電極３２Ｓと第２裏面電極３２Ｄとの間をスイッチングする。したがって、第２半導体素子３２に対して並列に接続された第２支持部材４２を備えることにより、第２半導体素子３２のスイッチングにより発生するノイズやスパイク電圧が抑制される。
（２－５）半導体装置Ａ２０は、コンデンサである第１支持部材４１及び第２支持部材４２を備えている。スイッチングを行う第１半導体素子３１と第２半導体素子３２の直近にスナバコンデンサを配置することができる。そして、半導体装置Ａ２０がスナバコンデンサを含むことにより、半導体装置Ａ２０を実装する基板等において、スナバコンデンサの実装が不要となり、実装工数や実装面積を低減できる。
（２－６）第１半導体素子３１の第１主面電極３１Ｓは、第１導電部材５１により第２フレーム１２に接続されている。その第２フレーム１２には第２半導体素子３２の第２裏面電極３２Ｄが接続されるとともに出力リード２５が接続されている。第１半導体素子３１の第１裏面電極３１Ｄは、第１駆動リード２１に接続され、第２半導体素子３２の第２主面電極３２Ｓは第２駆動リード２２に接続されている。したがって、本実施形態の半導体装置Ａ２０は、第１半導体素子３１と第２半導体素子３２により、インバータ回路やＤＣ－ＤＣコンバータ回路を構成できる。そして、第１駆動リード２１（ドレインリード）、第２駆動リード２２（ソースリード）、出力リード２５（出力リード）の間の導体距離が短くなり、半導体装置Ａ２０のインダクタンスを低減できる。
（２－７）半導体装置Ａ２０は、第１半導体素子３１の第１裏面電極３１Ｄに接続された第１駆動リード２１と、第２半導体素子３２の第２主面電極３２Ｓに接続された第２駆動リード２２とが並んで配置されている。半導体装置Ａ２０を例えばインバータ回路として用いた場合、第１駆動リード２１には高電位の電圧が供給され、第２駆動リード２２には低電位の電圧が供給される。そして、第１半導体素子３１をオンし、第２半導体素子３２をオフしたとき、第１駆動リード２１から出力リード２５に向けて電流が流れる。また、第１半導体素子３１をオフし、第２半導体素子３２をオンしたとき、出力リード２５から第２駆動リード２２に向けて電流が流れる。この半導体装置Ａ２０を高速な制御信号で動作させた場合、隣り合う第１駆動リード２１と第２駆動リード２２とにおいて、半導体装置Ａ２０に対して逆方向の電流が流れる。これらの電流により生じる磁束によって相互インダクタンスが低下し、半導体装置Ａ２０における寄生インダクタンスを低減できる。
（第２実施形態の変更例）
第２実施形態は、以下のように変更して実施することができる。
・リードの配置を適宜変更してもよい。例えば、出力リード２５を第１駆動リード２１と第２駆動リード２２との間に配置してもよい。また、出力リード２５、第１駆動リード２１、第２駆動リード２２の少なくとも１つを封止樹脂６０の樹脂側面６０４から突出するように配置してもよい。
（その他の変更例）
本実施形態は、以下のように変更して実施することができる。
・上記各実施形態では、金属製のフレームに半導体素子を実装した半導体装置であったが、半導体装置の構成はこれに限られない。
一例では、図２１に示すように、変更例の半導体装置Ａ３０は、上記各実施形態の半導体装置と比較して、フレームの構成が主に異なる。より詳細には、変更例の半導体装置Ａ３０の基板７０は、フレームの一例であり、たとえばＤＢＣ（Direct Bonded Copper）基板と呼ばれる構造体である。なお、基板７０として、ＤＢＣに代えて、ＤＢＡ（Direct Bonded Aluminum）基板と呼ばれる構造体を用いてもよい。基板７０は、絶縁基板７１、主面金属層７２および裏面金属層（図示略）を有している。
絶縁基板７１は、電気絶縁性を有している。絶縁基板７１の構成材料は、たとえばセラミックスである。なお、絶縁基板７１は、絶縁樹脂シートが用いられてもよい。絶縁基板７１は、ｚ方向において互いに反対側を向く基板主面７１１および基板裏面（図示略）を有している。ｚ方向から視た絶縁基板７１の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。
基板主面７１１には主面金属層７２が形成されており、基板裏面には裏面金属層が形成されている。主面金属層７２および裏面金属層の構成材料はたとえばＣｕであり、たとえばエッチングによってパターニングされている。
主面金属層７２は、複数のパターン電極７２Ａ～７２Ｇを有している。パターン電極７２Ａ，７２Ｂ，７２Ｃは、ｙ方向において互いに離れてして配列されている。
パターン電極７２Ａ～７２Ｃは、複数の半導体素子３０の駆動電流が流れる大電流用の電極を構成している。パターン電極７２Ａは、複数（図示された例においては３個）の第１半導体素子３１と複数の第１支持部材４１が搭載される電極である。パターン電極７２Ｂは、複数（図示された例においては３個）の第２半導体素子３２と複数の第２支持部材４２が搭載される電極である。つまり、第１半導体素子３１、第２半導体素子３２、第１支持部材４１、及び第２支持部材４２は、基板７０の基板主面７１１に実装されているともいえる。
パターン電極７２Ｂは、第１半導体素子３１に接続された第１導電部材５１が接続される電極である。パターン電極７２Ｃは、第２半導体素子３２に接続された第２導電部材５２が接続される電極である。つまり、パターン電極７２Ｂおよびパターン電極７２Ｃはそれぞれ、パッド部に相当する。
パターン電極７２Ａには、複数の第１半導体素子３１が導電性接合材ＳＤ１１によって接続されている。複数の第１半導体素子３１は、ｙ方向において互いに揃った状態でｘ方向において互いに離れてして配列されている。第１半導体素子３１は、第１裏面電極３１Ｄ（図２１では図示略）が導電性接合材ＳＤ１１に接続されるようにパターン電極７２Ａに搭載されている。複数の第１半導体素子３１の第１主面電極３１Ｓには、第１導電部材５１が個別に接続されている。第１導電部材５１は、パターン電極７２Ｂに接続されている。つまり、パターン電極７２Ａに搭載された複数の第１半導体素子３１は互いに並列接続されている。パターン電極７２Ａには、第１駆動リードに相当するＰ端子（図示略）が接続されている。Ｐ端子の一部は、封止樹脂６０（図２１では図示略）から露出している。
パターン電極７２Ａには、複数の第１支持部材４１が導電性接合材ＳＤ１２によって接続されている。第１支持部材４１は、例えばコンデンサである。第１支持部材４１は、第１半導体素子３１に対して、パターン電極７２Ｂの反対側に配置されている。第１導電部材５１は、パターン電極７２Ｂから第１半導体素子３１に向けて延びている。さらに、第１導電部材５１は、第１半導体素子３１から第１支持部材４１まで延びている。第１導電部材５１は、導電性接合材ＳＤ２２によって第１支持部材４１と接続されている。第１支持部材４１は、第１半導体素子３１に対して並列に接続されている。
パターン電極７２Ｂは、ｙ方向においてパターン電極７２Ａとパターン電極７２Ｃとの間に配置されている。パターン電極７２Ｂには、出力リードに相当する出力端子（図示略）が接続されている。出力端子の一部は封止樹脂６０から露出している。
パターン電極７２Ｂには、複数の第２半導体素子３２が導電性接合材Ｓ１４◇によって接続されている。複数の第２半導体素子３２は、ｙ方向において互いに揃った状態でｘ方向において互いに離れてして配列されている。複数の第２半導体素子３２はそれぞれ、ｙ方向においてパターン電極７２Ｂのうちパターン電極７２Ｃの近くの部分に配置されている。第２半導体素子３２は、第２裏面電極３２Ｄ（図２１では図示略）が導電性接合材ＳＤ１４によって接続されるようにパターン電極７２Ｂに搭載されている。複数の第２半導体素子３２の第２主面電極３２Ｓには、第２導電部材５２が個別に接続されている。第２導電部材５２は、パターン電極７２Ｃに接続されている。つまり、パターン電極７２Ｂに搭載された複数の第２半導体素子３２は互いに並列接続されている。パターン電極７２Ｃには、第２駆動リードに相当するＮ端子（図示略）が接続されている。Ｎ端子の一部は、封止樹脂６０から露出している。
パターン電極７２Ｂには、複数の第２支持部材４２が導電性接合材ＳＤ１５によって接続されている。第２支持部材４２は、例えばコンデンサである。第２支持部材４２は、第２半導体素子３２に対して、パターン電極７２Ｂの反対側に配置されている。第２導電部材５２は、パターン電極７２Ｂから第２半導体素子３２に向けて延びている。さらに、第２導電部材５２は、第２半導体素子３２から第２支持部材４２まで延びている。第２導電部材５２は、導電性接合材ＳＤ２５によって第２支持部材４２と接続されている。第２支持部材４２は、第２半導体素子３２に対して並列に接続されている。
パターン電極７２Ｄ，７２Ｅは、パターン電極７２Ａと絶縁基板７１の端部との間に配置されている。パターン電極７２Ｄ，７２Ｅは、パターン電極７２Ａに沿ってｘ方向に延びるように形成されている。パターン電極７２Ｄは、各第１半導体素子３１の第１主面電極３１ＳとワイヤＷ３１により電気的に接続されている。パターン電極７２Ｅは、各第１半導体素子３１の第１制御電極３１ＧとワイヤＷ３２により電気的に接続されている。パターン電極７２Ｄには、制御リードに相当する端子（図示略）が接続され、パターン電極７２Ｅには、ソースリードに対応する端子（図示略）が接続されている。
パターン電極７２Ｆ，７２Ｇは、パターン電極７２Ｃと絶縁基板７１の端部との間に配置されている。パターン電極７２Ｆ，７２Ｇは、パターン電極７２Ｃに沿ってｘ方向に延びるように形成されている。パターン電極７２Ｆは、各第２半導体素子３２の第２主面電極３２ＳとワイヤＷ３３により電気的に接続されている。パターン電極７２Ｇは、各第２半導体素子３２の第２制御電極３２ＧとワイヤＷ３４により電気的に接続されている。パターン電極７２Ｇには、制御リードに相当する端子（図示略）が接続され、パターン電極７２Ｆには、ソースリードに対応する端子（図示略）が接続されている。
図２１では図示していないが、封止樹脂６０は、複数の第１半導体素子３１及び第２半導体素子３２、複数の第１支持部材４１及び第２支持部材４２、複数の第１導電部材５１及び第２導電部材５２、複数のワイヤＷ３１～Ｗ３４を封止している。封止樹脂６０は、たとえば黒色のエポキシ樹脂からなる。
（付記）
上記各実施の形態から把握できる技術的思想を以下に記載する。
（付記１）
主面を有するフレームと、
前記フレームの前記主面と平行な方向に前記フレームと離れて配置されたパッド部と、
前記フレームの前記主面に実装され、前記フレームの前記主面と同じ方向を向く素子主面と、前記素子主面に形成された主面電極とを有する半導体素子と、
前記主面電極を前記パッド部に接続するための導電部材と、
前記主面電極に前記導電部材を接続する導電性接合材と、
前記フレームの前記主面に実装された支持部材と、
を備え、
前記半導体素子は、スイッチング素子であり、前記主面電極と反対側を向き前記フレームと接続された裏面電極を有し、
前記導電部材は、前記半導体素子から前記支持部材まで延びて前記支持部材により支持され、
前記支持部材はコンデンサであり、第１電極と第２電極とを有し、前記第１電極は前記フレームと接続され、前記第２電極は前記導電部材と接続されている、
半導体装置。
（付記２）
前記支持部材は、前記第１電極と前記第２電極とを前記主面に垂直な方向に並ぶように配置されている、
付記１に記載の半導体装置。
（付記３）
前記第２電極は前記半導体素子の前記主面電極よりも前記フレームの前記主面から離れて配置され、
前記導電部材は、前記半導体素子の前記主面電極に接続される部分よりも前記支持部材の前記第２電極に接続される部分が前記フレームの前記主面から遠くなるように屈曲して形成されている、
付記２に記載の半導体装置。
（付記４）
前記支持部材は、前記第１電極と前記第２電極とを前記主面に平行な方向に並ぶように配置され、
前記第２電極と前記フレームの前記主面との間に絶縁材が介在されている、
付記１に記載の半導体装置。
（付記５）
前記フレームから離れて配置された補助フレームを有し、
前記支持部材は、前記第１電極と前記第２電極とを前記主面に平行な方向に並ぶように配置され、
前記支持部材の前記第１電極は前記フレームと接合材により接続され、
前記支持部材の前記第２電極は前記補助フレームと接合材により接続されている、
付記１に記載の半導体装置。
（付記６）
主面を有するフレームと、
前記フレームの前記主面と平行な方向に前記フレームと離れて配置されたパッド部と、
前記フレームの前記主面に実装され、前記フレームの前記主面と同じ方向を向く素子主面と、前記素子主面に形成された主面電極とを有する半導体素子と、
前記主面電極を前記パッド部に接続するための導電部材と、
前記主面電極に前記導電部材を接続する導電性接合材と、
前記フレームの前記主面に実装された支持部材と、
前記半導体素子を封止する封止樹脂と、
を備え、
前記導電部材は、前記半導体素子から前記支持部材まで延びて前記支持部材により支持されている、
半導体装置。
（付記７）
前記封止樹脂の１つの側面から突出する第１リード及び第２リードを備え、
前記第１リードは、前記フレームと一体に形成され、
前記第２リードには、前記パッド部が一体に設けられている、
付記６に記載の半導体装置。
（付記８）
前記半導体素子は、前記素子主面に形成された制御電極を有し、
前記封止樹脂の前記側面から突出する第３リードと、
前記第３リードと前記制御電極とを接続するワイヤと、
を備えた付記７に記載の半導体装置。
（付記９）
第１主面を有する第１フレームと、
前記第１主面と平行な第１方向に前記第１フレームから離れて配置され、前記第１主面と同じ方向を向く第２主面を有する第２フレームと、
前記第１主面に実装され、前記第１主面と同じ方向を向く第１素子主面と、前記第１素子主面の第１主面電極を有する第１半導体素子と、
前記第２主面に実装され、前記第２主面と同じ方向を向く第２素子主面と、前記第２素子主面の第２主面電極を有する第２半導体素子と、
前記第１半導体素子の前記第１主面電極と前記第２フレームとを接続する第１導電部材と、
前記第１フレーム及び前記第２フレームと離れて配置されたパッド部と、
前記パッド部と前記第２半導体素子の前記第２主面電極とを接続する第２導電部材と、
前記第１フレームの前記第１主面に実装された第１支持部材と、
前記第２フレームの前記第２主面に実装された第２支持部材と、
前記第１主面及び前記第２主面と平行な方向のうちの前記第１方向と交差する第２方向を向く樹脂側面を有し、前記第１半導体素子、前記第２半導体素子、前記第１導電部材、及び前記第２導電部材を封止する封止樹脂と、
を備え、
前記第１導電部材は、前記第１半導体素子から前記第１支持部材まで延びて前記第１支持部材により支持され、
前記第２導電部材は、前記第２半導体素子から前記第２支持部材まで延びて前記第２支持部材により支持されている、
半導体装置。
（付記１０）
前記第１方向に配列され、前記樹脂側面から突出し、前記第２方向に延びる第１駆動リード及び第２駆動リードを含む複数のリードを備え、
前記第１駆動リードは前記第１フレームと一体に形成され、
前記第２駆動リードは前記パッド部と一体に形成されている、
付記９に記載の半導体装置。
（付記１１）
複数の前記リードは、前記第２フレームに接続された出力リードを含み、
前記第２駆動リードは前記第１駆動リードと前記出力リードとの間に配置され、
前記第１駆動リードと前記第２駆動リードは、隣り合うように配置されている、
付記１０に記載の半導体装置。
（付記１２）
複数の前記リードは第１制御リードと第２制御リードとを含み、
前記第１半導体素子は、前記第１素子主面に第１制御電極を有し、
前記第２半導体素子は、前記第２素子主面に第２制御電極を有し、
前記第１制御電極は、第１ワイヤにより前記第１制御リードに接続され、
前記第２制御電極は、第２ワイヤにより前記第２制御リードに接続されている、
付記１０又は付記１１に記載の半導体装置。
（付記１３）
複数の前記リードは第１ソースリードと第２ソースリードとを含み、
前記第１半導体素子の前記第１主面電極は、第３ワイヤにより前記第１ソースリードに接続され、
前記第２半導体素子の前記第２主面電極は、第４ワイヤにより前記第２ソースリードに接続されている、
付記１０から付記１２のいずれか一項に記載の半導体装置。
Ａ１０～Ａ１８，Ａ２０，Ａ３０ 半導体装置
１０ フレーム
１０１ 主面
１０Ｈ 補助フレーム
１０１ｈ 主面
１１ 第１フレーム
１１１ 第１主面
１２ 第２フレーム
１２１ 第２主面
２１ 第１駆動リード
２２ 第２駆動リード
２３ 第１制御リード
２４ 第２制御リード
２５ 出力リード
２６ 第１ソースリード
２７ 第２ソースリード
３０，３０ａ，３０ｂ 半導体素子
３０１ 素子主面
３０Ｄ 裏面電極
３０Ｇ 制御電極
３０Ｓ 主面電極
３１ 第１半導体素子
３１１ 第１素子主面
３１Ｇ 第１制御電極
３１Ｓ 第１主面電極
３２ 第２半導体素子
３２１ 第２素子主面
３２Ｇ 第２制御電極
３２Ｓ 第２主面電極
４０ 支持部材
４０１ 第１電極
４０２ 第２電極
４１ 第１支持部材
４１１ 第１電極
４１２ 第２電極
４２ 第２支持部材
４２１ 第１電極
４２２ 第２電極
５０ 導電部材
５１ 第１導電部材
５２ 第２導電部材
６０ 封止樹脂
２２１ パッド部
２３１ パッド部
２４１ パッド部
２６１ パッド部
２７１ パッド部
ＳＤ１１～ＳＤ１５ 導電性接合材
ＳＤ２１～ＳＤ２６ 導電性接合材
Ｗ１１ ワイヤ
Ｗ１１ａ ワイヤ
Ｗ１１ｂ ワイヤ
Ｗ２１～Ｗ２４ ワイヤ
Ｗ３１～Ｗ３４ ワイヤ

Claims (13)

  1. 主面を有するフレームと、
    前記フレームの前記主面と平行な方向に前記フレームと離れて配置されたパッド部と、
    前記フレームの前記主面に実装され、前記フレームの前記主面と同じ方向を向く素子主面と、前記素子主面に形成された主面電極とを有する半導体素子と、
    前記主面電極を前記パッド部に接続するための導電部材と、
    前記主面電極に前記導電部材を接続する導電性接合材と、
    前記フレームの前記主面に実装された支持部材と、
    を備え、
    前記導電部材は、前記半導体素子から前記支持部材まで延びて前記支持部材により支持されている、
    半導体装置。
  2. 前記半導体素子は、スイッチング素子であり、前記主面電極と反対側を向き前記フレームと接続された裏面電極を有し、
    前記支持部材はコンデンサであり、第１電極と第２電極とを有し、前記第１電極は前記フレームと接続され、前記第２電極は前記導電部材と接続されている、
    請求項１に記載の半導体装置。
  3. 前記支持部材は、前記半導体素子に対して前記パッド部と反対側に配置され、
    前記導電部材は、前記パッド部から前記支持部材まで直線状に延びるように形成されている、
    請求項１又は請求項２に記載の半導体装置。
  4. 前記フレームには複数の前記支持部材が実装され、
    前記導電部材は、複数の前記支持部材により支持されている、
    請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 複数の前記支持部材は、前記半導体素子を囲むように配置され、
    前記導電部材は、前記半導体素子から前記支持部材に向けて延びるように形成されている、
    請求項４に記載の半導体装置。
  6. 前記導電部材は、前記パッド部から前記半導体素子まで延びる接続部分と、前記半導体素子から前記支持部材まで延びる複数の支持部分を有し、
    複数の前記支持部分は、複数の前記支持部材により支持されている、
    請求項４又は請求項５に記載の半導体装置。
  7. 複数の前記支持部材のうちの少なくとも１つは、前記パッド部と前記半導体素子との間に配置されている、請求項４から請求項６のいずれか一項に記載の半導体装置。
  8. 前記フレームには複数の前記半導体素子が実装され、
    前記導電部材は、複数の前記半導体素子の前記主面電極と前記導電性接合材により接続され、
    前記支持部材は、前記パッド部と複数の前記半導体素子を挟むように配置されている、
    請求項１から請求項７のいずれか一項に記載の半導体装置。
  9. 前記フレームには複数の前記半導体素子が実装され、
    前記導電部材は、複数の前記半導体素子の前記主面電極と前記導電性接合材により接続され、
    前記支持部材は、隣り合う２つの前記半導体素子の間に配置されている、
    請求項１から請求項７のいずれか一項に記載の半導体装置。
  10. 第１主面を有する第１フレームと、
    前記第１主面と平行な第１方向に前記第１フレームから離れて配置され、前記第１主面と同じ方向を向く第２主面を有する第２フレームと、
    前記第１主面に実装され、前記第１主面と同じ方向を向く第１素子主面と、前記第１素子主面の第１主面電極を有する第１半導体素子と、
    前記第２主面に実装され、前記第２主面と同じ方向を向く第２素子主面と、前記第２素子主面の第２主面電極を有する第２半導体素子と、
    前記第１半導体素子の前記第１主面電極と前記第２フレームとを接続する第１導電部材と、
    前記第１フレーム及び前記第２フレームと離れて配置されたパッド部と、
    前記パッド部と前記第２半導体素子の前記第２主面電極とを接続する第２導電部材と、
    前記第１フレームの前記第１主面に実装された第１支持部材と、
    前記第２フレームの前記第２主面に実装された第２支持部材と、
    を備え、
    前記第１導電部材は、前記第１半導体素子から前記第１支持部材まで延びて前記第１支持部材により支持され、
    前記第２導電部材は、前記第２半導体素子から前記第２支持部材まで延びて前記第２支持部材により支持されている、
    半導体装置。
  11. 前記第１半導体素子及び前記第２半導体素子は、スイッチング素子であり、
    前記第１半導体素子は、前記第１主面電極と反対側を向き前記第１フレームと接続された第１裏面電極を有し、
    前記第２半導体素子は、前記第２主面電極と反対側を向き前記第２フレームと接続された第２裏面電極を有し、
    前記第１支持部材及び前記第２支持部材は、スナバコンデンサであり、
    前記第１支持部材の第１電極は前記第１フレームと接続され、前記第１支持部材の第２電極は前記第１導電部材と接続されている、
    前記第２支持部材の第１電極は前記第２フレームと接続され、前記第２支持部材の第２電極は前記第２導電部材と接続されている、
    請求項１０に記載の半導体装置。
  12. 前記第１導電部材は、前記第２フレームから前記第１支持部材まで直線状に延びるように形成されている、請求項１０又は請求項１１に記載の半導体装置。
  13. 前記第２導電部材は、前記パッド部に接続されたリード接続部と、前記リード接続部から前記第２フレームに向かう方向に延びる連結部と、前記連結部から前記第１方向に延びて前記第２半導体素子の前記第２主面電極に接続された電極接続部と、前記電極接続部から前記第１方向に延びて前記第２支持部材と接続された支持部分と、を有する、請求項１０から請求項１２のいずれか一項に記載の半導体装置。
JP2020128496A 2020-07-29 2020-07-29 半導体装置 Ceased JP2022025587A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020128496A JP2022025587A (ja) 2020-07-29 2020-07-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020128496A JP2022025587A (ja) 2020-07-29 2020-07-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2022025587A true JP2022025587A (ja) 2022-02-10

Family

ID=80264626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020128496A Ceased JP2022025587A (ja) 2020-07-29 2020-07-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2022025587A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243418A1 (ja) * 2022-06-15 2023-12-21 ローム株式会社 半導体装置
WO2024004614A1 (ja) * 2022-06-28 2024-01-04 ローム株式会社 半導体装置
WO2024029249A1 (ja) * 2022-08-01 2024-02-08 ローム株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243418A1 (ja) * 2022-06-15 2023-12-21 ローム株式会社 半導体装置
WO2024004614A1 (ja) * 2022-06-28 2024-01-04 ローム株式会社 半導体装置
WO2024029249A1 (ja) * 2022-08-01 2024-02-08 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US9716054B2 (en) Semiconductor device
US8629467B2 (en) Semiconductor device
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
US7557434B2 (en) Power electronic package having two substrates with multiple electronic components
JP7452597B2 (ja) 半導体装置及びその製造方法
US9196577B2 (en) Semiconductor packaging arrangement
JP2009534869A (ja) マルチプルダイおよび共通ノード構造を含む半導体ダイパッケージ
EP2889902B1 (en) Electric power semiconductor device
JP7131903B2 (ja) 半導体パッケージ
JP2022025587A (ja) 半導体装置
US10600727B2 (en) Molded intelligent power module for motors
US11996344B2 (en) Semiconductor device
US20230123782A1 (en) Method of manufacture for a cascode semiconductor device
US20230121335A1 (en) Power Module with Press-Fit Contacts
CN110880496A (zh) 电机用模制智能电源模块
US20210225734A1 (en) Electronic module including a semiconductor package connected to a fluid heatsink
JP2020519027A (ja) 半導体モジュール
TWI729037B (zh) 電馬達用的功率模組
KR20160085672A (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
CN112071816A (zh) 半导体封装和制造半导体封装的方法
US20240030080A1 (en) Semiconductor device
US11728250B2 (en) Semiconductor package with connection lug
JPH09186288A (ja) 半導体装置
GB2444293A (en) Double substrate power electronics package
JP3583382B2 (ja) 半導体ダイの実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20240917