[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2021119386A - データ転送装置およびデータ転送方法 - Google Patents

データ転送装置およびデータ転送方法 Download PDF

Info

Publication number
JP2021119386A
JP2021119386A JP2021057828A JP2021057828A JP2021119386A JP 2021119386 A JP2021119386 A JP 2021119386A JP 2021057828 A JP2021057828 A JP 2021057828A JP 2021057828 A JP2021057828 A JP 2021057828A JP 2021119386 A JP2021119386 A JP 2021119386A
Authority
JP
Japan
Prior art keywords
data
ratio
image
packet
valid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021057828A
Other languages
English (en)
Other versions
JP7142741B2 (ja
Inventor
八弓 上原
Yayumi Uehara
八弓 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2021057828A priority Critical patent/JP7142741B2/ja
Publication of JP2021119386A publication Critical patent/JP2021119386A/ja
Application granted granted Critical
Publication of JP7142741B2 publication Critical patent/JP7142741B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1415Digital output to display device ; Cooperation and interconnection of the display device with other functional units with means for detecting differences between the image stored in the host and the images displayed on the displays
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
    • H04N21/23406Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving management of server-side video buffer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656Data buffering arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1407General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23605Creation or processing of packetized elementary streams [PES]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23611Insertion of stuffing data into a multiplex stream, e.g. to obtain a constant bitrate
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00Indexing scheme for image data processing or generation, in general
    • G06T2200/28Indexing scheme for image data processing or generation, in general involving image processing hardware
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077Types of the still picture apparatus
    • H04N2201/0089Image display device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Communication Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Bus Control (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Image Input (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

【課題】簡易な方式で効率的に画像転送を実行することが可能なデータ転送装置を提供する。【解決手段】画像バッファメモリの画像データについてディスプレイに転送するデータ転送装置であって、ディスプレイに転送する、有効データとダミーデータとを含む転送パケットを生成するパケット生成部と、転送パケットの有効データとダミーデータとの比率を調整するデータ調整部とを備える。高速転送区間と、低速転送区間とが予め設定され、データ調整部は、高速転送区間において有効データの比率を上げ、ダミーデータの比率を下げ、低速転送区間において有効データの比率を下げ、ダミーデータの比率を上げる。【選択図】図1

Description

本開示は、データ転送装置およびデータ転送方法に関し、画像データを転送する方式に関する。
一般的に、画像データのデータ量は大容量であるため、システムに搭載された内部メモリ等では容量が不足する。したがって、保存場所として大容量の外部メモリが共通メモリとして利用されることが多い。
そして、当該共通メモリに対して、画像データの更新や、他のアプリケーション処理が実行される。また、共通メモリには、プロセッサやカメラ等の他の周辺モジュールからもアクセスされる。
また、ディスプレイ等に画像データを転送する場合には、一般的に外部メモリでは、リード要求からリードデータ出力までのレスポンスが遅いため、画像データの一部を画像バッファメモリにバッファリングすることが行なわれている。
そして、ディスプレイ送信器は、画像バッファメモリにバッファリングされた画像データを読込み、ディスプレイへ出力する。
一方で、画像バッファメモリが、共通メモリにアクセスを行うとき、他のモジュールとアクセスが競合した場合には、画像バッファメモリのデータアクセスが遅れ、画像バッファメモリのバッファリングが間に合わず、画像バッファメモリのアンダーフローが発生する可能性がある。この画像バッファメモリのバッファリングの遅れによりディスプレイの画像表示が乱れる可能性がある。
特開平6−175646号公報においては、バッファリング手法を工夫する方式を提案している。
特開平6−175646号公報
しかしながら、上記公報に従う方式では、ディスプレイへの画像データの転送レートは固定されており、ディスプレイの表示が乱れないようにフレームレートを維持するためディスプレイへの画像転送に間に合うようにシステムを構築する必要があった。
本開示は、上記の課題を解決するためのものであって、簡易な方式で効率的に画像転送を実行することが可能なデータ転送装置およびデータ転送方法を実現する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施例によれば、画像バッファメモリの画像データについてディスプレイに転送するデータ転送装置であって、ディスプレイに転送する、有効データとダミーデータとを含む転送パケットを生成するパケット生成部と、転送パケットの有効データとダミーデータとの比率を調整するデータ調整部とを備える。高速転送区間と、低速転送区間とが予め設定され、データ調整部は、高速転送区間において有効データの比率を上げ、ダミーデータの比率を下げ、低速転送区間において有効データの比率を下げ、ダミーデータの比率を上げる。
一実施例によれば、簡易な方式で効率的に画像転送を実行することが可能である。
実施形態1に基づく画像システム1を説明する図である。 実施形態1に基づくディスプレイポート送信器100の機能ブロック図である。 実施形態1に基づく画像データの構成を説明する図である。 1水平ライン総有効データについてパケットデータTUで送信する場合の処理の流れについて説明する図である。 パケットデータの有効データの比率の調整について説明する図である。 実施形態に基づくパケット生成部108で生成するパケットデータについて説明する図である。 実施形態1に基づく画像バッファメモリ20の更新データの蓄積量を検出する方式について説明する図である。 実施形態1に基づく画像バッファメモリ20の更新データの蓄積量を検出する別の方式について説明する図である。 実施形態2に基づくパケットデータの送信方式について説明する図である。 実施形態3に基づく画像システム1Aを説明する図である。 実施形態3に基づくディスプレイポート送信器100Aの機能ブロック図である。 実施形態3に基づく画像システム1Aのシーケンスを説明する図である。 実施形態3に基づく有効データ数設定テーブルについて説明する図である。 実施形態4に基づく画像システム1Bを説明する図である。 実施形態4に基づく画像システム1Bのシーケンスを説明する図である。
実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。
(実施形態1)
図1は、実施形態1に基づく画像システム1を説明する図である。
図1に示されるように、画像システム1は、画像データ装置10と、ディスプレイ40とを含む。
画像データ装置10は、画像データを処理する装置であり、情報処理装置の一種である。
画像データ装置10は、共通メモリ(外部メモリ)12と、共通バス14と、プロセッサ16と、周辺モジュール18と、画像バッファメモリ20と、ディスプレイポート送信器100とを含む。
共通メモリ(外部メモリ)12は、大容量のメモリであり、一例としてRAM(Random Access Memory)を用いることが可能である。
共通バス14は、各部と接続されており、互いにデータの授受が可能に設けられている。
プロセッサ16は、画像データ装置10全体を制御する。
周辺モジュール18は、一例としてカメラモジュールを設ける場合について説明する。当該カメラモジュールで撮像された撮像データが共通メモリ12に格納される。
画像バッファメモリ20は、共通メモリ12に格納されている画像データについてバッファリング処理したデータを格納するメモリである。
ディスプレイポート送信器100は、画像バッファメモリ20に格納された画像データをディスプレイ40に転送する。一例として、ディスプレイポート送信器100は、ディスプレイポートインタフェースを介して画像データをディスプレイ40に転送する。より具体的には、ディスプレイポート送信器100は、画像バッファメモリ20に格納された画像データを含む転送パケットを生成し、ディスプレイポートインタフェースを介してディスプレイ40に転送する。
また、実施形態1のディスプレイポート送信器100は、画像バッファメモリ20のデータ蓄積量情報に基づいて転送パケット(以下、単にパケットとも称する)の内容を調整する。
本例においては、転送パケットは、有効データと、ダミーデータとを含む。ディスプレイポート送信器100は、画像バッファメモリ20のデータ蓄積量情報に基づいて有効データとダミーデータとの比率を調整する。
本例においては、データ蓄積量情報は、データ蓄積量に関する情報であり、データ蓄積の多い少ないに関する情報である。なお、当該情報に限られず、演算によりデータ蓄積量を把握することが可能な情報であっても良い。
図2は、実施形態1に基づくディスプレイポート送信器100の機能ブロック図である。
図2を参照して、ディスプレイポート送信器100は、データリード制御部102と、リードデータ数演算部104と、データ量加減算部106と、パケット生成部108とを含む。ディスプレイポート送信器100は、さらに、送信データ数カウンタ110と、1水平ライン総有効データ数レジスタ112と、送信パケット数カウンタ114と、1水平ライン総パケット数レジスタ116と、1水平ライン残り総有効データ数演算部118と、1水平ライン残り総パケット数演算部120と、平均データ数演算部122とを含む。
データリード制御部102は、画像バッファメモリ20に対してデータ読出(データリード)を指示し(データリードアクセス)、画像バッファメモリ20から画像データを取得する。
リードデータ数演算部104は、平均有効データ数を基準としてデータ量加減算部106からの指示に従って増減したものをリードデータ数として出力する。
データ量加減算部106は、更新データ蓄積量に従ってリードデータ数演算部104に対して転送パケットに含める有効データのデータ量の加減算を指示する。一例として、画像バッファメモリ20の更新データ蓄積量が多い場合には、転送パケットに含める有効データのデータ量を増加するように指示し、更新データ蓄積量が低い場合には、転送パケットに含める有効データのデータ量を減少するように指示する。
パケット生成部108は、データリード制御部102から出力されたリードデータを含むパケットデータTUを生成して出力する。
パケットデータTUの構成については後述するが、パケット生成部108は、パケットデータTUの構成として、リードデータを有効データとして、残りをダミーデータとして構成する。
送信データ数カウンタ110は、パケットデータTUとして送信した有効データ数をカウントする。
1水平ライン総有効データ数レジスタ112には、予め既定された1水平ラインの総有効データ数が設定される。
1水平ライン残り総有効データ数演算部118は、1水平ラインの総有効データ数から送信した有効データ数を減算して残りの有効データ数を演算する。
送信パケット数カウンタ114は、パケットデータTUとして送信したパケット数をカウントする。
1水平ライン総パケット数レジスタ116には、予め規定された1水平ラインで有効データを送信する総パケット数が設定される。
1水平ライン残り総パケット数演算部120は、1水平ラインの総パケット数から送信したパケット数を減算して残りのパケット数を演算する。
平均データ数演算部122は、残りの有効データ数に対して残りのパケット数を除算する。これにより、これから転送するべき1パケットデータTU当たりの平均有効データ数を算出する。すなわち、平均有効データ数は、パケットデータを生成するたびに更新されるものである。
平均データ数演算部122は、当該算出した平均有効データ数をリードデータ数演算部104に出力する。なお、初期値は予め設定しておくことが可能であり、当該初期値に従ってリードデータ数演算部104は、リードデータ数をデータリード制御部102に出力する。
本例においては、データ量加減算部106は、更新データ蓄積量情報に従ってリードデータ数演算部104に対してリードデータ数の増減を指示する。リードデータ数演算部104は、データ量加減算部106からの指示に従って、平均データ数演算部122から出力された平均有効データ数から増減させたものをリードデータ数として出力する。このようにすることで、リードデータ数演算部104から出力されるリードデータ数が調整される。そして、データリード制御部102は、リードデータ数演算部104で演算されたリードデータ数に従って、画像バッファメモリ20から画像データを取得する。
データリード制御部102は、取得した画像データをリードデータとしてパケット生成部108に出力する。パケット生成部108は、取得したリードデータを有効データとしてパケットデータTUを生成して出力する。
したがって、画像バッファメモリ20の更新データ蓄積量が減少してきた場合には、取得されるリードデータ数が調整されて、1パケットデータTUあたりの有効データが少なくなる。
一方、画像バッファメモリ20の更新データ蓄積像が増加してきた場合には、取得されるリードデータ数が調整されて、1パケットデータTUあたりの有効データが多くなる。
当該方式により、画像バッファメモリ20の更新データ量情報に基づいて1パケットデータTUにおける有効データとダミーデータとの比率が調整される。
したがって、画像バッファメモリ20のバッファリングの遅れが生じる場合には、パケットデータTUにおける有効データの比率を調整して、有効データの比率を下げる。
一方、画像バッファメモリ20のバッファリングの遅れが解消した場合には、パケットデータTUにおける有効データの比率を調整して、有効データの比率を上げる。
これにより、画像バッファメモリ20のアンダーフローが生じることを抑制し、ディスプレイ40の画像表示の乱れを抑制することが可能である。
図3は、実施形態1に基づく画像データの構成を説明する図である。
図3には、ディスプレイポート送信器100からディスプレイ40に送信される画像データの構成が示されている。
図3に示されるように、ディスプレイポート送信器100を介してディスプレイ40に送られる画像データは、ブランキングデータと有効画像データとからなる。有効画像データは、画像バッファメモリ20に格納されており、図2に示されるディスプレイポート送信器100を介してディスプレイ40に転送される。ブランキングデータは、図2には図示していないが、ディスプレイポート送信器100に含まれるブランキングデータ生成回路によって垂直ブランキング期間、水平ブランキング期間に生成されるものである。
具体的には、第1段階として垂直ブランキング期間が設けられる。垂直ブランキング期間は、1水平ラインのデータが全てブランキングデータであり、当該ブランキング期間のデータがディスプレイポート送信器100によって生成されディスプレイ40に転送される。
次に、第2段階として垂直有効画像データ期間が設けられる。垂直有効画像データ期間は、2つの領域に分割される。垂直有効画像データ期間のうち水平ブランキング期間は、ディスプレイポート送信器100によって生成されたブランキングデータであり、水平有効画像データ期間は、画像バッファメモリ20から読み出した有効画像データである。これらのデータが1水平ラインごとにディスプレイポート送信器100からディスプレイ40に転送される。
そして、第3段階として垂直ブランキング期間が設けられる。垂直ブランキング期間は、1水平ラインのデータが全てブランキングデータであり、当該ブランキング期間のデータがディスプレイポート送信器100によって生成されディスプレイ40に転送される。
ディスプレイポート送信器100から転送される1水平ラインのデータは、いずれも複数のパケットデータTUで構成される。
本例においては、一例として、1水平ラインの有効画像データを転送するためのパケット数としてn個の転送パケット数が設定されている場合が示されており、一例としてパケットデータTU0〜TU(n)が転送される場合が示されている。また、次の水平ライン有効画像データとしてパケットデータTU(n+1)〜・・・が転送される場合が示されている。
そして、順次、パケットデータTUが送信され、全ての有効画像データ期間のデータの転送が完了する。
これに伴い、全パケットデータに従いディスプレイ40における画像が表示される。
なお、パケットデータTUは、有効データと、ダミーデータの開始を示すFSシンボルと、ダミーデータと、ダミーデータの終了を示すFEデータとで構成される。
図4は、1水平ライン総有効データについてパケットデータTUで送信する場合の処理の流れについて説明する図である。
図4に示されるように、ディスプレイ40で表示に用いられるピクセルクロックと、パケットデータTUを送信する場合に用いられる転送クロックとが示されている。ピクセルクロックよりも転送クロックの方が周波数が高いため、ディスプレイ40側の1水平ラインの水平有効画像データ期間に転送可能な総パケット数で1水平ライン総有効データを分割する。
そして、分割した各有効データ0〜(n)は、各パケットデータTU0〜TU(n)に割り当てられ、割り当てられた有効データを含むパケットデータがディスプレイ40に転送される。
一例としてパケットデータは、32〜64バイト単位で構成される。
ディスプレイポート規格では、ディスプレイ40に表示する際のピクセルクロックよりも転送クロックによる画像データのデータ転送速度の方が高速である。したがって、ディスプレイポート規格では、有効データに一定量のダミーデータを付加したパケットデータが形成され、有効データのデータ転送速度を落とした状態で転送する。
ディスプレイポート規格では、1水平ラインの有効な総データ量は画像フォーマットの形式に従って設定される。
図5は、パケットデータの有効データの比率の調整について説明する図である。
図5に示されるように、画像バッファメモリ20の更新データの蓄積量が低下した場合には、有効データの比率を少なくして有効データ転送速度を下げる。
一方、画像バッファメモリ20の更新データの蓄積量が回復(増加)した場合には、有効データの比率を多くして有効データ転送速度を上げる。
図6は、実施形態に基づくパケット生成部108で生成するパケットデータについて説明する図である。
図6には、状態が異なる複数のパケットデータが示されている。図2で説明したようにまず、1水平ラインの総有効データを1水平ラインのパケット数で除算した平均有効データ数を計算し、当該平均有効データ数が含まれるパケットデータを生成する(有効データ転送速度平均)。
次に、画像バッファメモリ20の更新データの蓄積量が低下した場合には、有効データ数を平均有効データ数から減少させたパケットデータを生成する(有効データ転送速度減少)。
次に、画像バッファメモリ20の更新データの蓄積量が回復(あるいは増加)した場合には、有効データ数を平均有効データ数から増加させたパケットデータを生成する(有効データ転送速度増加)。
実施形態1においては、画像バッファメモリ20から共通メモリ12へのリードアクセスが、プロセッサ16や他のモジュールのアクセスと競合し、画像バッファメモリ20の更新が遅れ、更新データ量が少なくなった場合には、ディスプレイポート送信器100は、画像バッファメモリ20から通知される更新データ量の蓄積量が低下した状態を検知し、パケットデータTUのダミーデータ量を増やし、有効データの比率を少なくすることで一時的にディスプレイ40への有効データ転送速度を減少させる。これにより画像バッファメモリ20のアンダーフローを回避する。
その後、ディスプレイポート送信器100は、画像バッファメモリ20から通知される更新データ量により、更新データが十分に蓄積されたことを検知した場合、パケットデータTUのダミーデータ量を減らし、有効データの比率を多くすることでディスプレイ40への有効データ転送速度を増加させる。これにより、画像転送途中の画像バッファメモリ20のデータ更新遅延による、画像バッファメモリのアンダーフローを回避し、ディスプレイ40の画像表示の乱れを防ぐことが可能となる。
なお、画像バッファメモリ20の更新データの蓄積量が回復した場合に、パケットデータにおける有効データ数を平均有効データ数から増加させずに、有効データ数を平均有効データ数としてもよい。上述したように、平均有効データ数は、1パケットデータTUが生成されるたびに残りの有効データ数に応じて更新されるため、残りの有効データ数が多ければ多いほど平均有効データ数の値は大きくなる。したがって、画像バッファメモリ20の更新データの蓄積量が回復した場合に、パケットデータにおける有効データ数を平均有効データ数としても1水平ラインの総有効データを転送することができる。
図7は、実施形態1に基づく画像バッファメモリ20の更新データの蓄積量を検出する方式について説明する図である。
図7に示されるように、画像バッファメモリ20がRAMで構成されている場合に、共通メモリ12からの画像データをRAMに書き込む際のライトアドレスと、ディスプレイポート送信器100に対して書き込まれた画像データを読み出す際のリードアドレスとを比較し、アドレス差で更新された画像バッファメモリ20の更新データの蓄積量を検出するようにしてもよい。
具体的には、ライトアドレスとリードアドレスとの差が所定の閾値未満となった場合には、更新データの蓄積量が低下したと判断して、ディスプレイポート送信器100に通知するようにしてもよい。また、ライトアドレスとリードアドレスとの差が所定の閾値以上となった場合に、更新データの蓄積量が回復したと判断してディスプレイポート送信器100に通知するようにしても良い。
また、比較に際し、複数の閾値を用いて、更新データの蓄積量を検出するようにしてもよい。
具体的には、ライトアドレスとリードアドレスとの差が所定の第1閾値未満となった場合には、更新データの蓄積量が低下したと判断して、ディスプレイポート送信器100に通知するようにしてもよい。また、ライトアドレスとリードアドレスとの差が所定の第1閾値以上、第2閾値未満(第1閾値<第2閾値)となった場合に、更新データの蓄積量が回復したと判断してディスプレイポート送信器100に通知するようにしても良い。また、ライトアドレスとリードアドレスとの差が所定の第2閾値以上となった場合に、更新データの蓄積量が増加したと判断してディスプレイポート送信器100に通知するようにしても良い。
当該通知に従って、図5に示されるように、画像バッファメモリ20の更新データの蓄積量が低下した場合には、有効データの比率を少なくして有効データ転送速度を下げる。一方、画像バッファメモリ20の更新データの蓄積量が回復(増加)した場合には、有効データの比率を多くして有効データ転送速度を上げる。
図8は、実施形態1に基づく画像バッファメモリ20の更新データの蓄積量を検出する別の方式について説明する図である。
図8には、画像バッファメモリ20としてFIFO(First In First Out)で構成されている場合に、プッシュ(ライト)命令の回数と、ポップ(リード)命令の回数とをカウントする。プッシュ命令の回数とポップ命令の回数とをカウントし、回数差を比較することで更新された画像バッファメモリ20の更新データの蓄積量を検出するようにしてもよい。
具体的には、プッシュ(ライト)命令の回数と、ポップ(リード)命令の回数との差が所定の閾値未満となった場合には、更新データの蓄積量が低下したと判断して、ディスプレイポート送信器100に通知するようにしてもよい。また、ポップ(リード)命令の回数との差が所定の閾値以上となった場合に、更新データの蓄積量が回復したと判断してディスプレイポート送信器100に通知するようにしても良い。
複数の閾値を用いて、更新データの蓄積量を検出するようにしてもよい。
具体的には、プッシュ(ライト)命令の回数と、ポップ(リード)命令の回数との差が所定の第1閾値未満となった場合には、更新データの蓄積量が低下したと判断して、ディスプレイポート送信器100に通知するようにしてもよい。また、プッシュ(ライト)命令の回数と、ポップ(リード)命令の回数との差が所定の第1閾値以上、第2閾値未満(第1閾値<第2閾値)となった場合に、更新データの蓄積量が回復したと判断してディスプレイポート送信器100に通知するようにしても良い。また、プッシュ(ライト)命令の回数と、ポップ(リード)命令の回数との差が所定の第2閾値以上となった場合に、更新データの蓄積量が増加したと判断してディスプレイポート送信器100に通知するようにしても良い。
当該通知に従って、図5に示されるように、画像バッファメモリ20の更新データの蓄積量が低下した場合には、有効データの比率を少なくして有効データ転送速度を下げる。一方、画像バッファメモリ20の更新データの蓄積量が回復(増加)した場合には、有効データの比率を多くして有効データ転送速度を上げる。
(実施形態2)
図9は、実施形態2に基づくパケットデータの送信方式について説明する図である。
図9に示されるように、実施形態1のパケットデータに関しては1水平ラインの水平有効画像データ期間に転送可能な総パケット数で1水平ラインの総有効データを分割して、分割したデータを各パケットに配分する方式としていた。
実施形態2では、共通メモリ12に対し、プロセッサ16や他の周辺モジュール18のアクセスがなく、画像バッファメモリ20が、共通メモリ12に対するリードアクセスの帯域が十分確保できる場合について説明する。また、画像バッファメモリ20の更新されたデータ蓄積量が十分である場合に、ディスプレイポート送信器100は、パケットデータTUのダミーデータの比率を下げることで有効データ転送速度を上げる。具体的には、有効データの比率を多くして有効データ転送速度を上げる。
これにより、1水平ラインにおける有効データの転送期間を短縮することが可能である。
1水平ラインにおける有効データの転送期間を短縮することにより、従来よりも早いタイミングで画像バッファメモリ20の更新をすることが可能となる。
したがって、共通メモリ12へのリードアクセスが、プロセッサ16や他の周辺モジュール18のアクセスによる競合により、遅延したとしても、有効データの転送期間が短縮できるため、アンダーフローの発生する可能性が抑制することが可能である。
また、1水平ラインにおける画像データの転送期間を短縮することで、共通メモリ12から画像バッファメモリ20へのリードデータのデータ転送速度も上げることが可能であり、画像バッファメモリ20による共通メモリや、共通バス14の占有期間を短縮することが可能になるためシステム全体の性能向上を図ることも可能である。
(実施形態3)
図10は、実施形態3に基づく画像システム1Aを説明する図である。
図10に示されるように、画像システム1Aは、画像システム1と比較して画像データ装置10を画像データ装置10Aに置換した点が異なる。
画像データ装置10Aは、画像データ装置10と比較してディスプレイポート送信器100をディスプレイポート送信器100Aに置換した点が異なる。その他の構成については上記で説明したのと同様であるのでその詳細な説明については繰り返さない。
ディスプレイポート送信器100Aは、画像バッファメモリ20から画像データを取得する。本例におけるディスプレイポート送信器100Aは、更新データ蓄積量情報の入力を受けない。
図11は、実施形態3に基づくディスプレイポート送信器100Aの機能ブロック図である。
図11を参照して、ディスプレイポート送信器100Aは、データリード制御部102と、パケット生成部108と、送信パケット数カウンタ114と、有効データ設定部132とを含む。
データリード制御部102は、画像バッファメモリ20に対してデータ読出(データリード)を指示し(データリードアクセス)、画像バッファメモリ20から画像データを取得する。
パケット生成部108は、データリード制御部102から出力されたリードデータを有効データとしてパケットデータTUを生成して出力する。
送信パケット数カウンタ114は、パケットデータTUとして送信したパケット数をカウントする。
有効データ設定部132は、送信パケット数カウンタ114のカウンタ値および有効データ数設定テーブルに従ってパケットデータ毎に有効データ数を設定する。
本実施の形態3に従う方式は、各パケットデータ毎に予め有効データ数を設定しておく方式である。
図12は、実施形態3に基づく画像システム1Aのシーケンスを説明する図である。
図12に示されるように、共通メモリ12に対して周辺モジュールあるいは画像バッファメモリがアクセスする。
時刻T1からT2までの区間においては、周辺モジュール18は、共通メモリ12にアクセスしないことが想定される。
また、時刻T2から時刻T3までの区間においては、周辺モジュール18は、共通メモリ12にアクセスすることが想定される。
また、時刻T3から時刻T4までの区間においては、周辺モジュール18は、共通メモリ12にアクセスしないことが想定される。
本実施の形態3においては、画像システム1Aのシーケンス処理における所定区間を高速転送区間と、低速転送区間とに分類する。
高速転送区間とは、予めディスプレイポート送信器100Aが共通メモリ12へのアクセスを占有可能なことが想定される区間である。つまり、他の周辺モジュール18から共通メモリ12へのアクセスが想定されにくい区間である。
低速転送区間とは、予めディスプレイポート送信器100Aが共通メモリ12へのアクセスを占有できないことが想定される区間である。つまり、他の周辺モジュール18から共通メモリ12へのアクセスが想定される区間である。
例えば、周辺モジュール18であるカメラモジュールにて撮像した撮像画像をディスプレイ40に表示するようなシステムにおいては、カメラモジュールが撮像した撮像画像を共通メモリ12へ格納する期間と、共通メモリ12に格納された撮像画像をディスプレイ40に表示する期間とが予め設定されている場合がある。そのようなケースにおいては、カメラモジュールが撮像した撮像画像を共通メモリ12へ格納する期間、すなわち、周辺モジュールが共通メモリ12へアクセする期間を低速転送区間とし、それ以外の期間を高速転送区間としてもよい。
実施形態3においては、予め想定される画像システム1Aのシーケンス処理において区間を分類して、分類した区間に応じてパケットデータの有効データの比率を調整する。
高速転送区間に転送する位置のパケットデータについては、有効データ数を多くし、ダミーデータを少なくしたパケットデータを転送する。
一方、低速転送区間に転送する位置のパケットデータについては、有効データ数を少なくし、ダミーデータを多くしたパケットデータを転送する。
図13は、実施形態3に基づく有効データ数設定テーブルについて説明する図である。
図13に示されるように、有効データ数設定テーブルには、パケットデータTU毎の有効データ数の設定値が格納されている。
具体的には、高速転送区間に転送する位置のパケットデータTU0〜TU(n)にそれぞれ対応して有効データ数が設定されている。
さらに、低速転送区間に転送する位置のパケットデータTU(n+1)〜(n+o)にそれぞれ対応して有効データ数が設定されている。
さらに、高速転区間に転送する位置のパケットデータTU(n+o+1)〜TU(n+o+p)にそれぞれ対応して有効データ数が設定されている。
実施形態3においては、テーブルポインタ(カウンタ値)に従って有効データ数設定テーブルに格納されている有効データ数の設定値が順次読み出されて、リードデータ数としてデータリード制御部102に出力される。
具体的には、最初の高速転送区間において、テーブルポインタに従ってパケットデータTU0〜TUnの有効データ数が読み出されてデータリード制御部102に出力される。
次に、低速転送区間において、テーブルポインタに従って、パケットデータTU(n+1)〜(n+o)の有効データ数が読み出されてデータリード制御部102に出力される。
次に、高速転送区間において、テーブルポインタに従って、パケットデータTU(n+o+1)〜(n+o+p)の有効データ数が読み出されてデータリード制御部102に出力される。
予め高速転送区間および低速転送区間を分類して、当該それぞれの区間に転送する位置のパケットデータの有効データ数を調整する。当該方式により共通メモリ12へのリードアクセスが、プロセッサ16や他の周辺モジュール18のアクセスによる競合する区間には低速転送区間を実行し、それ以外の競合しない区間において高速転送区間を実行することにより、アンダーフローの発生を抑制することが可能である。
また、当該方式により、画像バッファメモリ20からの更新データ蓄積量の情報の通知無しに制御することが可能となる。
なお、本例においては、各パケットデータ毎の有効データ数を設定する有効データ数設定テーブルを設けた構成について説明したが、全てのパケットデータ毎の有効データ数を設定するのではなく、高速転送区間から低速転送区間へあるいは、低速転送区間から高速転送区間へ切り替える際のパケットデータの番号を情報として格納するようにしても良い。
そして、テーブルデータポインタ(カウンタ値)と当該情報とを比較して、有効データ数の値を調整するようにしても良い。当該方式によりテーブルの容量を小さくすることが可能である。
(実施形態4)
図14は、実施形態4に基づく画像システム1Bを説明する図である。
図14に示されるように、画像システム1Bは、画像システム1と比較して画像データ装置10を画像データ装置10Bに置換した点が異なる。
画像データ装置10Bは、画像データ装置10と比較してディスプレイポート送信器100をディスプレイポート送信器100Bに置換した点が異なる。その他の構成については上記で説明したのと同様であるのでその詳細な説明については繰り返さない。
ディスプレイポート送信器100Bは、画像バッファメモリ20から画像データを取得する。また、プロセッサ16からシステム割込通知を受ける。
実施形態4に従うディスプレイポート送信器100Bは、プロセッサ16からのシステム割込処理通知に従ってパケットデータの有効データの比率を調整する。
具体的には、プロセッサ16からの割込処理の通知に従って、有効データの比率を下げ、ダミーデータの比率を上げる。
一方で、プロセッサ16からの割込処理の終了の通知に従って、有効データの比率を上げ、ダミーデータの比率を下げる。
図15は、実施形態4に基づく画像システム1Bのシーケンスを説明する図である。
図15に示されるように、他アプリケーションの割込処理が発生した場合には、低速転送区間として、有効データの比率を下げる。
一方、他アプリケーションの割込処理が終了した場合には、高速転送区間として、有効データの比率を上げる。
当該システムにより、割込処理が発生した場合には、画像バッファメモリ20の共通メモリ12への優先度を下げて、他の周辺モジュール18の共通メモリおよび共通バス14のアクセスを優先させることが可能になる。すなわち、システム割込通知は、共通メモリ12へアクセスする優先度が変更されたことを示すものである。当該処理により、システム割込処理が発生した場合には、低速転送区間を実行し、それ以外の競合しない区間において高速転送区間を実行することにより、アンダーフローの発生を抑制することが可能である。
以上、本開示を実施形態に基づき具体的に説明したが、本開示は、実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1,1A,1B 画像システム、10,10A,10B 画像データ装置、12 共通メモリ、14 共通バス、16 プロセッサ、18 周辺モジュール、20 画像バッファメモリ、40 ディスプレイ、100,100A,100B ディスプレイポート送信器、102 データリード制御部、104 リードデータ数演算部、106 データ量加減算部、108 パケット生成部、110 送信データ数カウンタ、112 1水平ライン総有効データ数レジスタ、114 送信パケット数カウンタ、116 1水平ライン総パケット数レジスタ、118 1水平ライン残り総有効データ数演算部、120 1水平ライン残り総パケット数演算部、122 平均データ数演算部、132 有効データ設定部。

Claims (4)

  1. 画像バッファメモリの画像データについてディスプレイに転送するデータ転送装置であって、
    前記ディスプレイに転送する、有効データとダミーデータとを含む転送パケットを生成するパケット生成部と、
    前記転送パケットの前記有効データと前記ダミーデータとの比率を調整するデータ調整部とを備え、
    高速転送区間と、低速転送区間とが予め設定され、
    前記データ調整部は、
    前記高速転送区間において前記有効データの比率を上げ、前記ダミーデータの比率を下げ、
    前記低速転送区間において前記有効データの比率を下げ、前記ダミーデータの比率を上げる、データ転送装置。
  2. 画像バッファメモリの画像データについてディスプレイに転送するデータ転送装置であって、
    前記ディスプレイに転送する、有効データとダミーデータとを含む転送パケットを生成するパケット生成部と、
    前記転送パケットの前記有効データと前記ダミーデータとの比率を調整するデータ調整部とを備え、
    前記データ調整部は、
    外部からの割込み処理の通知に従って、前記有効データの比率を上げ、前記ダミーデータの比率を下げ、
    前記外部からの前記割込み処理の終了に従って、前記有効データの比率を下げ、前記ダミーデータの比率を上げる、データ転送装置。
  3. 画像バッファメモリの画像データについてディスプレイに転送するデータ転送方法であって、
    前記ディスプレイに転送する、有効データとダミーデータとを含む転送パケットを生成するステップと、
    前記転送パケットの前記有効データと前記ダミーデータとの比率を調整するステップとを備え、
    高速転送区間と、低速転送区間とが予め設定され、
    前記調整するステップは、前記高速転送区間において前記有効データの比率を上げ、前記ダミーデータの比率を下げるステップと、
    前記低速転送区間において前記有効データの比率を下げ、前記ダミーデータの比率を上げるステップとを含む、データ転送方法。
  4. 画像バッファメモリの画像データについてディスプレイに転送するデータ転送方法であって、
    前記ディスプレイに転送する、有効データとダミーデータとを含む転送パケットを生成するステップと、
    前記転送パケットの前記有効データと前記ダミーデータとの比率を調整するステップとを備え、
    前記調整するステップは、
    外部からの割込み処理の通知に従って、前記有効データの比率を上げ、前記ダミーデータの比率を下げるステップと、
    前記外部からの前記割込み処理の終了に従って、前記有効データの比率を下げ、前記ダミーデータの比率を上げるステップとを含む、データ転送方法。
JP2021057828A 2016-12-26 2021-03-30 データ転送装置およびデータ転送方法 Active JP7142741B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021057828A JP7142741B2 (ja) 2016-12-26 2021-03-30 データ転送装置およびデータ転送方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016250776A JP2018105958A (ja) 2016-12-26 2016-12-26 データ転送装置およびデータ転送方法
JP2021057828A JP7142741B2 (ja) 2016-12-26 2021-03-30 データ転送装置およびデータ転送方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016250776A Division JP2018105958A (ja) 2016-12-26 2016-12-26 データ転送装置およびデータ転送方法

Publications (2)

Publication Number Publication Date
JP2021119386A true JP2021119386A (ja) 2021-08-12
JP7142741B2 JP7142741B2 (ja) 2022-09-27

Family

ID=60937497

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016250776A Pending JP2018105958A (ja) 2016-12-26 2016-12-26 データ転送装置およびデータ転送方法
JP2021057828A Active JP7142741B2 (ja) 2016-12-26 2021-03-30 データ転送装置およびデータ転送方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016250776A Pending JP2018105958A (ja) 2016-12-26 2016-12-26 データ転送装置およびデータ転送方法

Country Status (6)

Country Link
US (1) US10664944B2 (ja)
EP (1) EP3340635B1 (ja)
JP (2) JP2018105958A (ja)
KR (1) KR102516484B1 (ja)
CN (1) CN108241477B (ja)
TW (1) TWI753063B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10915444B2 (en) * 2018-12-27 2021-02-09 Micron Technology, Inc. Garbage collection candidate selection using block overwrite rate
US11375253B2 (en) * 2019-05-15 2022-06-28 Intel Corporation Link bandwidth improvement techniques
CN113141777B (zh) * 2019-09-25 2024-07-30 株式会社日立制作所 计算机系统、数据控制方法及存储介质
US11893698B2 (en) * 2020-11-04 2024-02-06 Samsung Electronics Co., Ltd. Electronic device, AR device and method for controlling data transfer interval thereof
JP2023084529A (ja) * 2021-12-07 2023-06-19 株式会社デンソーテン 情報処理装置、および情報処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006276221A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 表示ドライバ及び電子機器
WO2007116539A1 (ja) * 2006-03-30 2007-10-18 Fujitsu Limited データ転送装置およびデータ転送方法
JP2013223089A (ja) * 2012-04-16 2013-10-28 Sony Computer Entertainment Inc サーバ、クライアント装置、データ配信方法、およびデータ配信システム
JP2013228840A (ja) * 2012-04-25 2013-11-07 Fujitsu Ltd 演算処理装置及び演算処理装置の制御方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692894A (en) * 1984-12-18 1987-09-08 Advanced Micro Devices, Inc. Overflow/Underflow detection for elastic buffer
US5107457A (en) * 1989-04-03 1992-04-21 The Johns Hopkins University Stack data cache having a stack management hardware with internal and external stack pointers and buffers for handling underflow and overflow stack
FR2653953A1 (fr) * 1989-10-27 1991-05-03 Philips Electronique Lab Dispositif de codage comportant un codeur a mots de longueur variable et dispositif de decodage associe.
JPH05227192A (ja) * 1992-02-14 1993-09-03 Fujitsu Ltd バッフア蓄積量計数回路
JPH0652100A (ja) * 1992-07-30 1994-02-25 Nec Corp ファーストイン・ファーストアウト・メモリ制御装置
US5321809A (en) 1992-09-11 1994-06-14 International Business Machines Corporation Categorized pixel variable buffering and processing for a graphics system
US5534937A (en) * 1994-04-14 1996-07-09 Motorola, Inc. Minimum-delay jitter smoothing device and method for packet video communications
US5802068A (en) * 1995-06-30 1998-09-01 Nippon Steel Corporation Multiplexing apparatus of a plurality of data having different bit rates
JPH0946691A (ja) * 1995-07-31 1997-02-14 Victor Co Of Japan Ltd 情報蓄積出力方法及び情報蓄積出力装置
US6219381B1 (en) * 1997-05-26 2001-04-17 Kabushiki Kaisha Toshiba Image processing apparatus and method for realizing trick play
US6141055A (en) * 1997-07-10 2000-10-31 Aitech Int'l Corporation Method and apparatus for reducing video data memory in converting VGA signals to TV signals
JP3134818B2 (ja) * 1997-07-31 2001-02-13 日本電気株式会社 パケット多重化装置、パケット多重化方法、及びパケット多重化装置の制御プログラムを記録した媒体
JP2000165821A (ja) * 1998-11-30 2000-06-16 Fujitsu Ltd 画像フォーマット変換装置及び画像フォーマット変換方法
JP2000174735A (ja) * 1998-12-07 2000-06-23 Nec Corp 同期装置及び方法
CN1400754A (zh) * 2001-05-28 2003-03-05 松下电器产业株式会社 数据传送装置
US7589737B2 (en) * 2001-10-31 2009-09-15 Hewlett-Packard Development Company, L.P. System and method for communicating graphics image data over a communication network
JP4148968B2 (ja) * 2003-07-10 2008-09-10 富士通株式会社 通信システム
TWI229528B (en) * 2003-10-31 2005-03-11 Benq Corp Method of controlling dataflow for a media player system
JP2006050263A (ja) * 2004-08-04 2006-02-16 Olympus Corp 画像生成方法および装置
JP4444861B2 (ja) * 2005-03-17 2010-03-31 富士フイルム株式会社 画像送信装置及び画像送信方法
JP5538792B2 (ja) 2009-09-24 2014-07-02 キヤノン株式会社 画像処理装置、その制御方法、及びプログラム
EP2744196A1 (en) 2011-08-11 2014-06-18 Panasonic Corporation Hybrid broadcast and communication system, data generation device, and receiver
JP5868997B2 (ja) * 2011-11-25 2016-02-24 日立マクセル株式会社 画像伝送装置、画像伝送方法、画像受信装置および画像受信方法
AU2012375351A1 (en) * 2012-03-29 2014-09-25 Intel Corporation Techniques for forwarding or receiving data segments associated with a large data packet
KR101573637B1 (ko) * 2014-11-03 2015-12-01 현대자동차주식회사 데이터량 증대로 통신속도 개선을 위한 can 통신 방법 및 데이터 프레임 구조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006276221A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 表示ドライバ及び電子機器
WO2007116539A1 (ja) * 2006-03-30 2007-10-18 Fujitsu Limited データ転送装置およびデータ転送方法
JP2013223089A (ja) * 2012-04-16 2013-10-28 Sony Computer Entertainment Inc サーバ、クライアント装置、データ配信方法、およびデータ配信システム
JP2013228840A (ja) * 2012-04-25 2013-11-07 Fujitsu Ltd 演算処理装置及び演算処理装置の制御方法

Also Published As

Publication number Publication date
EP3340635A1 (en) 2018-06-27
TWI753063B (zh) 2022-01-21
KR20180075403A (ko) 2018-07-04
JP7142741B2 (ja) 2022-09-27
TW201830374A (zh) 2018-08-16
US20180182064A1 (en) 2018-06-28
JP2018105958A (ja) 2018-07-05
KR102516484B1 (ko) 2023-04-03
CN108241477A (zh) 2018-07-03
CN108241477B (zh) 2024-01-12
US10664944B2 (en) 2020-05-26
EP3340635B1 (en) 2023-05-31

Similar Documents

Publication Publication Date Title
JP2021119386A (ja) データ転送装置およびデータ転送方法
US10241721B2 (en) Image processing device and image processing method
JP2005242718A (ja) データ転送装置、および転送制御プログラム
JP5396169B2 (ja) データアクセス制御装置
JP2011150397A (ja) バス調停装置
US8549181B2 (en) Semiconductor memory device and method of operating the semiconductor memory device
WO2016201793A1 (zh) 一种数据处理方法及装置
US9026697B2 (en) Data processing apparatus
CN104268113A (zh) Dpi接口的lcd控制器以及其自适应带宽的方法
US10346323B2 (en) Data transfer device and data transfer method for smoothing data to a common bus
WO2011016168A1 (ja) メモリアクセス装置、及び映像処理システム
KR100938338B1 (ko) 반도체 장치 및 버퍼 제어 회로
JP4850504B2 (ja) 信号処理装置、撮像装置およびデータ転送方法
JP5360594B2 (ja) Dma転送装置及び方法
JP2015103008A (ja) メモリコントローラ,情報処理装置及びメモリコントローラの制御方法
US20120144150A1 (en) Data processing apparatus
JP5359692B2 (ja) フレーム出力方法及びフレーム出力装置
CN117939225A (zh) 一种帧率调整方法及相关设备
JP2017004409A (ja) データ転送装置およびデータ転送方法
JP2021096739A (ja) メモリ制御装置、メモリ制御方法および撮像装置
JP2015041301A (ja) 画像転送装置及び画像転送方法
JP2015102912A (ja) バス制御装置及び方法、並びに、撮像装置
JP2006099895A (ja) メモリ処理装置
JP2007122234A (ja) バスリクエスト調停装置
JP2012118895A (ja) 通信装置、通信装置のデータ転送方法および通信プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220913

R150 Certificate of patent or registration of utility model

Ref document number: 7142741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150