[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2020527865A - 高温熱処理に適した磁気トンネル接合 - Google Patents

高温熱処理に適した磁気トンネル接合 Download PDF

Info

Publication number
JP2020527865A
JP2020527865A JP2020502375A JP2020502375A JP2020527865A JP 2020527865 A JP2020527865 A JP 2020527865A JP 2020502375 A JP2020502375 A JP 2020502375A JP 2020502375 A JP2020502375 A JP 2020502375A JP 2020527865 A JP2020527865 A JP 2020527865A
Authority
JP
Japan
Prior art keywords
layer
capping
membrane stack
buffer
containing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020502375A
Other languages
English (en)
Other versions
JP7133613B2 (ja
Inventor
リン シュエ，
リン シュエ，
チー ホン チン，
チー ホン チン，
ジェス アン，
ジェス アン，
マヘンドラ パカラ，
マヘンドラ パカラ，
ロンジュン ワン，
ロンジュン ワン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020527865A publication Critical patent/JP2020527865A/ja
Application granted granted Critical
Publication of JP7133613B2 publication Critical patent/JP7133613B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3109—Details
    • G11B5/313—Disposition of layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3929—Disposition of magnetic thin films not used for directly coupling magnetic flux from the track to the MR film or for shielding
    • G11B5/3932—Magnetic biasing films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Soft Magnetic Materials (AREA)

Abstract

本書に記載の実施形態は、バッファ層と、バッファ層の上に配置されたシード層と、シード層の上に配置された第１のピンニング層と、第１のピンニング層の上に配置された合成フェリ磁性体（ＳｙＦ）結合層と、ＳｙＦ結合層の上に配置された第２のピンニング層と、第２のピンニング層の上に配置された構造ブロック層と、構造ブロック層の上に配置された磁気基準層と、磁気基準層の上に配置されたトンネルバリア層と、トンネルバリア層の上に配置された磁気ストレージ層と、磁気ストレージ層の上に配置された一又は複数の層を含むキャッピング層と、キャッピング層の上に配置されたハードマスクと、を含み、キャッピング層、バッファ層、及びＳｙＦ結合層のうちの少なくとも１つはＲｕから作られていない、基板の上に磁気トンネル接合（ＭＴＪ）構造を形成するために利用される膜スタックを提供する。【選択図】図１

Description

［０００１］ 本開示の実施形態は、スピン注入磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）アプリケーションで用いられる構造の製造方法に関する。より具体的には、本開示の実施形態は、ＭＲＡＭアプリケーションのための磁気トンネル接合構造の製造方法に関する。
［０００２］ 磁気ランダムアクセスメモリ（ＭＲＡＭ）は、電子電荷の代わりに抵抗値を用いてデータを記憶するＭＲＡＭセルのアレイを含むタイプのメモリデバイスである。概して、各ＭＲＡＭセルは磁気トンネル接合（ＭＴＪ）構造を含む。ＭＴＪ構造は一般的に、２つの強磁性層が薄い非磁性誘電体（例えば、絶縁トンネリング層）によって分離されている構成を有する磁性層のスタック（積層体）を含む。最上部電極と底部電極は、電流が最上部電極と底部電極との間を流れうるように、ＭＴＪ構造を挟み込むために利用される。
［０００３］ ＭＲＡＭセルのうちの１タイプは、スピン注入磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）である。このような製造処理フローでは、高いトンネル磁気抵抗（ＴＭＲ）比を生成しつつ、高温バックエンド熱処理を維持するため、安定した磁気トンネル接合（ＭＴＪ）スタックが必要となる。ＭＴＪスタックは、その後の層の接着とシーディング（ｓｅｅｄｉｎｇ）を改善するため、バッファ層から始まることが多い。ＭＴＪスタックはまた、第１のピンニング層（ｐｉｎｎｉｎｇ ｌａｙｅｒ）と第２のピンニング層を逆平行に連結するため、合成フェリ磁性体（ＳｙＦ）結合層を含む。キャッピング層は、ハードマスクエッチングの際に、スタックを腐食から保護し、エッチング停止層として機能する貴金属材料で終わるＭＴＪスタックの上部で利用される。
［０００４］ 従来のＳＴＴ−ＭＲＡＭデバイスの製造中には、強磁性層並びにデバイス構造に挟まれた絶縁体材料の結晶化を支援するため、多くの場合、膜層堆積処理の直後に熱アニーリング処理が行われる。アニーリング処理中の熱エネルギーが十分でない、或いは温度制御が正確でない場合には、膜結合の構造又は特性が望ましくない状態で形成されることがある。例えば、アニーリング処理中に、温度制御が不正確であったり、熱拡散が望ましくないほど変動すると、膜層の結晶化が不十分になり、意図した性能を満たすことができないデバイスの不具合を引き起こす。
［０００５］ 従来の方法は、その後の層の接着及びシーディングを目的として、Ｔａ（タンタル）及び／又はＲｕ（ルテニウム）ベースのバッファ層を使用する。しかしながら、バッファ層は容易に分離される。底部接触部のテクスチャ（ｔｅｘｔｕｒｅ）は、バッファを介してＭＴＪ膜スタックのテクスチャに影響を及ぼす傾向があり、スタックのＴＭＲ比及び磁気特性に有害となる。すなわち、テクスチャの粗さが基板／底部の接触層からＭＴＪ膜スタックの他の層まで運ばれる。Ｒｕはまた、ＳｙＦ結合層及びキャッピング層を製造する従来の方法でも使用される。しかしながら、Ｒｕは、酸素イオンと結合するため、ＭｇＯベースのトンネルバリア層に向って拡散する傾向がある。このような有害な拡散は、膜スタックのＴＭＲ比を低下させる。この影響は、高い温度での熱処理中に深刻になる。
［０００６］ したがって、当該技術では、ＳＴＴ−ＭＲＡＭアプリケーションのＭＴＪ構造を大量生産で製造するための方法及び装置の改良が必要となる。高いＴＭＲ比と、高いＳｙＦ結合、ピンド層（ｐｉｎｎｅｄ ｌａｙｅｒ）及び基準層の高い垂直磁気異方性、及びフリー層の制御可能な垂直磁気異方性などの磁気特性を確保しつつ、高温熱処理を維持できる、ＭＴＪスタックの改良も必要となる。
［０００７］ 本開示の実施形態は、ＭＲＡＭアプリケーションで、特にスピン注入磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）アプリケーションで、基板上に磁気トンネル接合（ＭＴＪ）構造を製造するための方法を提供する。いくつかの実施形態は、ＭＴＪ構造のための膜スタックの組成を提供する。
［０００８］ 一実施形態では、基板上に磁気トンネル接合（ＭＴＪ）構造を形成するために利用される膜スタックが提供される。膜スタックは、バッファ層と、バッファ層の上に配置されたシード層と、シード層の上に配置された第１のピンニング層と、第１のピンニング層の上に配置された合成フェリ磁性体（ＳｙＦ）結合層と、ＳｙＦ結合層の上に配置された第２のピンニング層と、第２のピンニング層の上に配置された構造ブロック層と、構造ブロック層の上に配置された磁気基準層と、磁気基準層の上に配置されたトンネルバリア層と、トンネルバリア層の上に配置された磁気ストレージ層と、磁気ストレージ層の上に配置された、一又は複数の層を含むキャッピング層と、キャッピング層の上に配置されたハードマスクと、を含み、キャッピング層、バッファ層、及びＳｙＦ結合層のうちの少なくとも１つはＲｕから作られていない。
［０００９］ 別の実施形態では、基板上に磁気トンネル接合（ＭＴＪ）構造を形成するために利用される膜スタックが提供される。膜スタックは、ＣｏＦｅＢ含有層を含むバッファ層と、バッファ層の上に配置されたシード層と、シード層の上に配置された第１のピンニング層と、第１のピンニング層の上に配置された、Ｉｒ含有層を含む合成フェリ磁性体（ＳｙＦ）結合層と、ＳｙＦ結合層の上に配置された第２のピンニング層と、第２のピンニング層の上に配置された構造ブロック層と、構造ブロック層の上に配置された磁気基準層と、磁気基準層の上に配置されたトンネルバリア層と、トンネルバリア層の上に配置された磁気ストレージ層と、磁気ストレージ層の上に配置された、一又は複数の層を含むキャッピング層と、キャッピング層の上に配置されたハードマスクと、を含み、キャッピング層、バッファ層、及びＳｙＦ結合層のうちの少なくとも１つはＲｕから作られていない。
［００１０］ 別の実施形態では、基板上に磁気トンネル接合（ＭＴＪ）構造を形成するために利用される膜スタックが提供される。膜スタックはバッファ層を含み、バッファ層は、ホウ素の重量％が約２０％を超えるＣｏＦｅＢ含有層と、バッファ層の上に配置されたシード層と、シード層の上に配置された第１のピンニング層と、第１のピンニング層の上に配置されたＩｒ含有層を含む合成フェリ磁性体（ＳｙＦ）結合層と、ＳｙＦ結合層の上に配置された第２のピンニング層と、第２のピンニング層の上に配置された構造ブロック層と、構造ブロック層の上に配置された磁気基準層と、磁気基準層の上に配置されたトンネルバリア層と、トンネルバリア層の上に配置された磁気ストレージ層と、磁気ストレージ層の上に配置された、一又は複数の層を含み、キャッピング層の最上層がＩｒ含有層であるキャッピング層と、キャッピング層の上に配置されたハードマスクと、を含み、キャッピング層、バッファ層、及びＳｙＦ結合層のうちの少なくとも１つはＲｕから作られていない。
［００１１］ 上述の本開示の特徴を詳しく理解しうるように、上記で簡単に要約した本開示のより詳細な説明が、実施形態を参照することによって得られ、一部の実施形態は付随する図面に示されている。しかしながら、添付図面は例示的な実施形態を示しているにすぎず、従って、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容されうることに留意されたい。
いくつかの実施形態による、磁気トンネル接合（ＭＴＪ）構造の製造方法を示す図である。 いくつかの実施形態による、膜スタックの一部の概略図を示す。 いくつかの実施形態による、膜スタックの一部の概略図を示す。 いくつかの実施形態による、膜スタックの一部の概略図を示す。 いくつかの実施形態による、キャッピング層の概略図を示す。 いくつかの実施形態による、キャッピング層の概略図を示す。 いくつかの実施形態による、キャッピング層の概略図を示す。 いくつかの実施形態による、キャッピング層の概略図を示す。
［００２０］ 理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を指し示すのに、同一の参照番号を使用した。一実施形態の要素及び特徴は、さらなる記述がなくとも、他の実施形態に有益に組み込まれうると、想定される。しかしながら、添付の図面は本開示の典型的な実施形態のみを示すものであり、したがって、本開示の範囲を限定するものと見なすべきではなく、本開示は他の等しく有効な実施形態も許容しうることに留意されたい。
［００２１］ 本開示の実施形態は、一般的に、ＭＲＡＭアプリケーション用の基板上に配置された膜スタックからＭＴＪ構造を形成するための装置及び方法を提供する。装置及び方法は、膜スタックでの材料層のパターニング後に実施される熱処理によって、所望の結晶度を有する膜スタックから材料層の膜特性を形成することを含む。パターニング中、側壁安定化処理層は、膜スタックの側壁に沿って形成されうる。したがって、パターニング処理及び側壁安定化堆積処理後の熱処理を実施することによって、熱処理によって供給される熱エネルギーは、膜スタックに形成された隣接する材料層に対して垂直ではなく、側壁安定化処理層に向って横方向外向きに、ドーパントを材料層の中へ効率的に拡散しうる。こうすることによって、隣接する材料から潜在的に交差拡散しうるドーパントによる損傷や干渉をうけることなく、膜スタック内の材料層の制御可能な結晶化度を得ることができる。所望の結晶化度でパターニングされアニールされた膜スタックは、ＭＲＡＭアプリケーションに望ましい寸法と特徴を有するＭＴＪ構造を形成するのに使用されうる。
［００２２］ 図１は、本開示の一実施形態によるＭＲＡＭアプリケーション用に基板上にＭＴＪ構造を作るための処理１００のフロー図を示している。いくつかの実施形態では、処理１００は処理フローを、操作１０１〜１０６は個別の処理を表わしている。処理１００は、プラズマ処理チャンバ及び熱処理チャンバ、或いは他の好適なプラズマ浸漬イオン注入システム、又は他の製造業者のものを含むエッチングチャンバで実行されるように構成されている。処理１００はまた、ＰＶＤチャンバ、ＣＶＤチャンバ、リソグラフィツールなどの他のツールも使用しうる。
［００２３］ 処理１００は、膜スタックが上部に配置された基板を提供することにより、操作１０１から始まる。いくつかの実施形態では、基板は、金属又はガラス、シリコン、誘電体バルク材料及び金属合金、又は複合ガラス、結晶シリコン（例えばＳｉ＜１００＞又はＳｉ＜１１１＞）、酸化ケイ素、歪みシリコン、シリコンゲルマニウム、ゲルマニウム、ドープされた又はドープされていないポリシリコン、ドープされた又はドープされていないシリコンウエハ、パターン形成された又はパターン形成されていないウエハシリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料を含む。基板は、様々な寸法（例えば約２００ｍｍ、約３００ｍｍ、約４５０ｍｍ、又はその他の直径）を有してよく、また、長方形又は正方形のパネルであることもある。別途明記されない限り、本書に記載の実施例は、直径２００ｍｍ、直径３００ｍｍ、又は直径４５０ｍｍの基板上で実行される。一実施形態では、基板は、基板上に配置された膜スタックを含む。
［００２４］ ピンド磁気層、オプションの構造分離層、トンネルバリア層、磁気ストレージ層、磁気基準層、及びキャッピング層は、ＰＶＤプロセスなどの任意の好適な技術及び任意の好適な方法によって形成されうることに留意されたい。これらの層を形成するために用いられうるシステムの一例としては、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｉｎｃ．（カリフォルニア州サンタクララ）から入手可能なＥｎｄｕｒａ（登録商標）ＰＶＤシステムがある。他の製造業者から入手可能なものを含む他の処理システムも本開示を実践するよう適合しうると、想定される。
［００２５］ 操作１０２でＭＴＪスタック堆積を実行する前に、トランジスタ又は相互接続層を形成する他の処理が存在しうることが、当業者には知られている。操作１０６でパターニング後のアニールを実施した後、残りの相互接続層と接触パッドを完成させるための操作など、追加の操作が実行されうる。
［００２６］ 操作１０２〜１０４では、ＭＴＪスタック堆積、パターニング前のアニール、及びＭＴＪパターニングが実行される。これらの操作には、下位の基板が露出するまで、エッチングマスク層（図示せず）によって、基板から露出され画定される膜スタックの一部を除去するように実施されるパターニング処理（例えば、エッチング処理）が含まれる。膜スタックをパターニングするためのパターニング処理には、各層に含まれる材料に従って、様々な層をエッチングするため、様々な混合ガス又はエッチャントを供給するように構成されたいくつかのステップ、或いは様々な方法が含まれる。パターニング中、エッチング混合ガス、或いは様々なエッチング核種を含むいくつかの混合ガスは、基板から膜スタックの一部を除去するため、基板表面に連続的に供給される。操作１０４でのパターニング処理の終点は、時間又は他の適切な方法によって制御されうる。例えば、パターニング処理は、基板が露出するまで、約２００秒間ないし約１０分間実行された後に終了となりうる。連続的なパターニング処理は、終点検出器（例えば、ＯＥＳ検出器又は必要に応じた他の好適な検出器）からの判定によって、終了されてもよい。
［００２７］ 操作１０４でのパターニング処理中に膜スタックが除去された基板の一部の上に、カプセル封止及び絶縁層を形成するため、さらなる堆積処理が実施されうる。カプセル封止は、良好なステップカバレッジと気密を可能にするもので、多くの場合、窒化ケイ素ベースの材料からなる。絶縁は多くの場合、酸化物ベースの材料からなり、典型的には、カプセル封止よりもかなり厚い。絶縁層は、絶縁層内に相互接続構造を形成するための一連のエッチング及び堆積処理（例えば、バックエンド処理）後に、デバイス構造製造処理を完了しうる、任意の好適な絶縁材料であってよい。一実施例では、絶縁層は酸化ケイ素層又は他の好適な材料である。
［００２８］ 操作１０６では、熱アニーリング処理が実施される。アニーリングに用いられうるシステムの一例としては、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｉｎｃ．（カリフォルニア州サンタクララ）から入手可能な急速熱アニールチャンバがある。他の製造業者から入手可能なものを含む他の処理システムも本開示を実践するよう適合しうると、想定される。熱アニーリング処理は、膜スタックの格子構造、特に膜スタックに含まれる磁気ストレージ層と磁気基準層を修復、圧縮、強化するために実施される。熱アニーリング処理後、磁気ストレージ層と磁気基準層は、ほぼ一平面内に結晶方向を有する、結晶化した磁気ストレージ層と結晶化した磁気基準層に変化しうる。磁気ストレージ層と磁気基準層の所望の結晶化が得られるため、ＭＴＪデバイス製造のための膜スタックの電気特性全体が改善される。
［００２９］ いくつかの実施形態では、アプリケーションに応じて、操作１０３及び１０６（或いは他の同等のアニール処理）が用いられうる。
［００３０］ 以下で説明するように、本開示のＭＴＪ膜スタックは、持続的な高温熱処理と電気及び磁気特性の改善を可能にする。
［００３１］ 図２Ａ〜図２Ｃの各々は、幾つかの実施形態による、膜スタックの一部の概略図を個別に示している。２００は基板である。２０４は、いくつかの実施形態でパターニングされた底部電極である。図２Ａ〜図２Ｃには描かれていないが、他の層、例えば、一又は複数の層の形態のトランジスタ及び相互接続構造は、いくつかの実施形態により、基板２００と底部接触部２０４との間に配置されうる。図２Ｂに描かれた膜スタックと図２Ｃに描かれた膜スタックとの違いは、バッファ層２０５／２０５’、シード層２１０／２１０’、及び第１のピンニング層２１５／２１５’である。いくつかの実施形態では、膜スタックには、底部接触部、バッファ層、シード層、第１のピンニング層、合成フェリ磁性体（ＳｙＦ）結合層、第２のピンニング層、構造ブロック層、磁気基準層、トンネルバリア層、磁気ストレージ層、キャッピング層、及びハードマスクのうちの一又は複数が含まれる。いくつかの実施形態では、これらの層の各々は、個別に一又は複数の層を含む。
［００３２］ いくつかの実施形態では、また、図２Ａ〜図２Ｃに示したように、磁気トンネル接合（ＭＴＪ）構造の形成に利用される膜スタックは、底部接触部２０４の上に配置される。ＭＴＪ構造は、底部接触部２０４の上に配置されたバッファ層２０５／２０５’と、バッファ層２０５／２０５’の上に配置されたシード層２１０／２１０’と、シード層２１０／２１０’の上に配置された第１のピンニング層２１５／２１５’と、第１のピンニング層２１５／２１５’の上に配置された合成フェリ磁性体（ＳｙＦ）結合層２２０と、ＳｙＦ結合層２２０の上に配置された第２のピンニング層２２５と、第２のピンニング層２２５の上に配置された構造ブロック層２３０と、構造ブロック層２３０の上に配置された磁気基準層２３５と、磁気基準層２３５の上に配置されたトンネルバリア層２４０と、トンネルバリア層２４０の上に配置された磁気ストレージ層２４５と、磁気ストレージ層２４５の上に配置された、一又は複数の層を含むキャッピング層２５０と、キャッピング層２５０の上に配置されたハードマスク２５５と、を含み、キャッピング層、バッファ層、及びＳｙＦ結合層のうちの少なくとも１つはＲｕから作られていない。
［００３３］ 膜スタックは、底部接触部２０４の上に配置されたバッファ層２０５／２０５’を含む。バッファ層２０５／２０５’は、底部接触部２０４とシード層２１０／２１０’との間に挟まれうる。ＭＴＪ膜スタックは、その後の層の接着とシーディングを改善するため、バッファ層から始まることが多い。いくつかの実施形態では、バッファ層２０５／２０５’は一又は複数の層を含む。いくつかの実施形態では、バッファ層はＲｕから作られていない。
［００３４］ いくつかの実施形態では、バッファ層はＣｏＦｅＢ含有層２０５ａ／２０５ａ’を含む。バッファ層内のホウ素（Ｂ）の重量％（ｗｔ％）は、約１０ｗｔ％〜約４０ｗｔ％の間に、好ましくは約２０ｗｔ％〜４０ｗｔ％の間に、より好ましくは約２５ｗｔ％〜約４０ｗｔ％の間になる。バッファ層内の鉄のｗｔ％は、約２０ｗｔ％〜約６０ｗｔ％の間に、好ましくは４０ｗｔ％〜６０ｗｔ％の間に、より好ましくは約４５ｗｔ％〜約６０ｗｔ％の間になる。ＣｏＦｅＢ含有層２０５ａ／２０５ａ’の厚みは、約０Å〜約２０Åの間に、好ましくは約１０Åになる。
［００３５］ いくつかの実施形態では、バッファ層２０５／２０５’は、ＴａＮ含有層２０５ｂ／２０５ｂ’及び／又はＴａ含有層２０５ｃ／２０５ｃ’を含みうる。ＴａＮ含有層２０５ｂ／２０５ｂ’とＴａ含有層２０５ｃ／２０５ｃ’は、ＣｏＦｅＢ層の上に堆積されうる。ＴａＮ含有層２０５ｂ／２０５ｂ’とＴａ含有層２０５ｃ／２０５ｃ’は、ＣｏＦｅＢ層の下に交互に堆積されうる。ＴａＮ含有層とＴａ含有層の厚みは、約０Å〜約４０Åの間に、好ましくは約１５Åになる。
［００３６］ 膜スタックは、バッファ層２０５／２０５’の上に配置されたシード層２１０／２１０’を含む。シード層２１０／２１０’は、バッファ層２０５／２０５’と第１のピンニング層２１５／２１５’との間に挟まれうる。
［００３７］ いくつかの実施形態では、シード層２１０は、Ｐｔ含有層、Ｉｒ含有層、及びＲｕ含有層のうちの一又は複数を含む。Ｐｔ含有層、Ｉｒ含有層、及びＲｕ含有層のうちの一又は複数を含むシード層２１０の厚みは、約０Å〜約６０Åの間に、好ましくは約２５Åになる。いくつかの実施形態では、シード層２１０が、Ｐｔ含有層、Ｉｒ含有層、及びＲｕ含有層のうちの一又は複数を含むとき、バッファ層のＣｏＦｅＢ含有層２０５ａは、バッファ層のＴａＮ含有層２０５ｂ（及び／又はＴａ含有層２０５ｃ）の下に配置される。
［００３８］ いくつかの実施形態では、シード層２１０’はＮｉＣｒ含有層を含む。ＮｉＣｒ含有層を有するシード層２１０’の厚みは、約０Å〜約１００Åの間に、好ましくは約５０Åになる。いくつかの実施形態では、シード層がＮｉＣｒ含有層を含むとき、バッファ層のＣｏＦｅＢ含有層２０５ａ’は、バッファ層のＴａＮ含有層２０５ｂ’（及び／又はＴａ含有層２０５ｃ’）の上に配置される。
［００３９］ いくつかの実施形態では、膜スタックは、シード層２１０／２１０’の上に配置された第１のピンニング層２１５／２１５’を含む。第１のピンニング層２１５／２１５’は、シード層２１０／２１０’とＳｙＦ結合層２２０との間に挟まれうる。第１のピンニング層２１５／２１５’は一又は複数の層を含みうる。第１のピンニング層は、ホウ素ドーパント、酸素ドーパントなどのドーパントを含む金属合金、或いは他の好適な材料など、いくつかの磁気材料から構成されうる。金属合金は、Ｎｉ含有材料、Ｐｔ含有材料、Ｒｕ含有材料、Ｃｏ含有材料、Ｔａ含有材料、及びＰｄ含有材料を含みうる。磁気材料の好適な例には、Ｒｕ、Ｔａ、Ｃｏ、Ｐｔ、Ｎｉ、ＴａＮ、ＮｉＦｅＯｘ、ＮｉＦｅＢ、ＣｏＦｅＯｘＢ、ＣｏＦｅＢ、ＣｏＦｅ、ＮｉＯｘＢ、ＣｏＢＯｘ、ＦｅＢＯｘ、ＣｏＦｅＮｉＢ、ＣｏＰｔ、ＣｏＰｄ、ＣｏＮｉ、及びＴａＯｘなどがある。
［００４０］ 幾つかの実施形態では、第１のピンニング層２１５は、Ｃｏ／Ｐｔ含有層２１５ａの上に配置されたＣｏ含有層２１５ｂを含む。Ｃｏ含有層２１５ｂの厚みは、約０Å〜１０Åの間に、好ましくは約５Åになる。Ｃｏ／Ｐｔ含有層２１５ａは、次式からなる組成を有しうる。
［Ｃｏ（ｘ）／Ｐｔ（ｙ）］ｍ
ここで、ｘは約０Å〜約１０Åの間の、好ましくは約０．５Å〜約７Åの間のＣｏの厚みを有し、ｙは約０Å〜約１０Åの間の、好ましくは約０．５Å〜約８Åの間のＰｔの厚みを有し、ｍは約３〜約１０の間の整数で、ｍは膜スタック内で繰り返し形成されるＣｏ／Ｐｔ含有層２１５ａの数を表す。例えば、ｘが５Å、ｙが３Åで、ｍが整数２のとき、これはＣｏ層（５Å）／Ｐｔ層（３Å）／Ｃｏ層（５Å）／Ｐｔ層（３Å）となるＣｏ／Ｐｔ層を表わす。
［００４１］ いくつかの実施形態では、第１のピンニング層２１５’は、Ｃｏ／Ｎｉ含有層２１５ａ’の上に堆積されたＣｏ含有層２１５ｂ’を含む。Ｃｏ含有層２１５ｂの厚みは、約０Å〜１０Åの間に、好ましくは約５Åになる。Ｃｏ／Ｎｉ含有層２１５ａ’は、次式からなる組成を有しうる。
［Ｃｏ（ｘ１）／Ｎｉ（ｙ１）］ｎ
ここで、ｘ１は約０Å〜約１０Åの間の、好ましくは約０．５Å〜約７Åの間のＣｏの厚みを有し、ｙ１は約０Å〜約１０Åの間の、好ましくは約０．５Å〜約８Åの間のＮｉの厚みを有し、ｎは約１〜約１０の間の整数で、ｎは膜スタック内で繰り返し形成されるＣｏ／Ｐｔ含有層２１５ａの数を表す。
［００４２］ いくつかの実施形態では、第１のピンニング層２１５はＣｏ／Ｐｔ含有層２１５ａを含み、シード層２１０はＰｔ含有層、Ｉｒ含有層、及びＲｕ含有層のうちの一又は複数を含む。
［００４３］ いくつかの実施形態では、第１のピンニング層２１５’はＣｏ／Ｎｉ含有層２１５ａ’を含み、シード層２１０はＮｉＣｒ含有層を含む。
［００４４］ 膜スタックは、第１のピンニング層２１５／２１５’の上に配置された合成フェリ磁性体（ＳｙＦ）結合層２２０を含む。いくつかの実施形態では、ＳｙＦ結合層２２０は、第１のピンニング層２１５／２１５’と第２のピンニング層２２５との間に挟まれている。ＳｙＦ結合層２２０は、第１のピンニング層と第２のピンニング層を非平行に結合するために使用される。いくつかの実施形態では、ＳｙＦ結合層２２０は、Ｉｒ含有層、Ｒｕ含有層、Ｒｈ含有層、及びＣｒ含有層のうちの一又は複数を含む。好ましくは、ＳｙＦ結合層はＩｒ含有層である。好ましくは、ＳｙＦ結合層はＲｕから作られていない。ＳｙＦ結合層２２０の厚みは、約３Å〜約１０Åの間になる。ＳｙＦ結合層がＲｕ含有層の場合には、層の厚みは、好ましくは約４Å〜約５Åの間に、或いは約７Å〜約９Åの間になる。ＳｙＦ結合層がＩｒ含有層の場合には、層の厚みは、好ましくは約４Å〜約６Åの間になる。
［００４５］ 膜スタックは、ＳｙＦ結合層２２０の上に配置されたマルチ材料層２２５を含む。いくつかの実施形態では、第２のピンニング層２２５は、ＳｙＦ結合層２２０と構造ブロック層２３０との間に挟まれている。第２のピンニング層２２５は、一又は複数の層を含みうる。第２のピンニング層は、ホウ素ドーパント、酸素ドーパントなどのドーパントを含む金属合金、或いは他の好適な材料など、いくつかの磁気材料から構成されうる。金属合金は、Ｎｉ含有材料、Ｐｔ含有材料、Ｒｕ含有材料、Ｃｏ含有材料、Ｔａ含有材料、及びＰｄ含有材料を含みうる。磁気材料の好適な例には、Ｒｕ、Ｔａ、Ｃｏ、Ｐｔ、Ｎｉ、ＴａＮ、ＮｉＦｅＯｘ、ＮｉＦｅＢ、ＣｏＦｅＯｘＢ、ＣｏＦｅＢ、ＣｏＦｅ、ＮｉＯｘＢ、ＣｏＢＯｘ、ＦｅＢＯｘ、ＣｏＦｅＮｉＢ、ＣｏＰｔ、ＣｏＰｄ、ＣｏＮｉ、及びＴａＯｘなどがある。
［００４６］ いくつかの実施形態では、第２のピンニング層２２５は、Ｃｏ／Ｐｔ含有層２１５ａの上に配置されたＣｏ含有層２２５ｂを含む。Ｃｏ含有層２２５ｂの厚みは、約０Å〜約１０Åの間に、好ましくは約５Åになる。Ｃｏ／Ｐｔ含有層２１５ａは、次式からなる組成を有しうる。
［Ｃｏ（ｘ２）／Ｐｔ（ｙ２）］ｐ
ここで、ｘ２は約０Å〜約１０Åの間の、好ましくは約０．５Å〜約７Åの間のＣｏの厚みを有し、ｙ２は約０Å〜約１０Åの間の、好ましくは約０．５Å〜約８Åの間のＰｔの厚みを有し、ｐは約０〜約５の間の整数で、ｐは膜スタック内で繰り返し形成されるＣｏ／Ｐｔ含有層２２５ａの数を表す。
［００４７］ 膜スタックは、第２のピンニング層２２５の上に配置された構造ブロック層２３０を含む。いくつかの実施形態では、構造ブロック層２３０は、第２のピンニング層２２５と磁気基準層２３５との間に挟まれている。いくつかの実施形態では、構造ブロック層２３０は一又は複数の層を含む。いくつかの実施形態では、構造ブロック層２３０は、金属含有材料又は磁気材料のうちの一又は複数（例えば、Ｍｏ、Ｔａ、Ｗ、ＣｏＦｅ、及びＣｏＦｅＢ）を含み、好ましくは、Ｔａ含有層、Ｍｏ含有層、及びＷ含有層のうちの一又は複数の金属含有材料又は磁気材料を含む第２のピンニング層２２５の厚みは、約０Å〜約８Åの間に、好ましくは約４Åになる。
［００４８］ 膜スタックは、オプションの材料層２３０の上に堆積したマルチ材料層２３５を含む。いくつかの実施形態では、磁気基準層２３５は、構造ブロック層２３０とトンネルバリア層２４０との間に挟まれている。いくつかの実施形態では、磁気基準層２３５は一又は複数の層を含む。磁気基準層２３５は、ホウ素ドーパント、酸素ドーパントなどのドーパントを含む金属合金、或いは他の好適な材料など、いくつかの磁気材料から構成されうる。金属合金は、Ｎｉ含有材料、Ｐｔ含有材料、Ｒｕ含有材料、Ｃｏ含有材料、Ｔａ含有材料、及びＰｄ含有材料を含みうる。磁気材料の好適な例には、Ｒｕ、Ｔａ、Ｃｏ、Ｐｔ、Ｎｉ、ＴａＮ、ＮｉＦｅＯｘ、ＮｉＦｅＢ、ＣｏＦｅＯｘＢ、ＣｏＦｅＢ、ＣｏＦｅ、ＮｉＯｘＢ、ＣｏＢＯｘ、ＦｅＢＯｘ、ＣｏＦｅＮｉＢ、ＣｏＰｔ、ＣｏＰｄ、ＣｏＮｉ、及びＴａＯｘなどがある。
［００４９］ いくつかの実施形態では、磁気基準層２３５の一又は複数の層はＣｏＦｅＢ含有層を含む。磁気基準層内のホウ素（Ｂ）の重量％（ｗｔ％）は、約１０ｗｔ％〜約４０ｗｔ％の間に、好ましくは約２０ｗｔ％〜４０ｗｔ％の間に、より好ましくは約２５ｗｔ％〜約４０ｗｔ％の間になる。磁気基準層内の鉄のｗｔ％は、約２０ｗｔ％〜約６０ｗｔ％の間に、好ましくは４０ｗｔ％〜６０ｗｔ％の間に、より好ましくは約４５ｗｔ％〜約６０ｗｔ％の間になる。磁気基準層２３５の厚みは、約５Å〜約２０Åの間に、好ましくは１０Åになる。
［００５０］ いくつかの実施形態では、膜スタックは、磁気基準層２３５の上に配置されたトンネルバリア層２４０を含む。いくつかの実施形態では、トンネルバリア層２４０は、磁気基準層２３５と磁気ストレージ層２４５との間に挟まれている。トンネルバリア層２４０は酸化物バリア層になりうる。トンネルバリア層２４０には、ＭｇＯ、ＨｆＯ２、ＴｉＯ２、ＴａＯｘ、Ａｌ２Ｏ３、又は他の好適な材料が含まれる。いくつかの実施形態では、トンネルバリア層２４０は、約１Å〜約１５Åの間の、好ましくは約１０Åの厚みを有するＭｇＯを含みうる。トンネルバリア層２４０は、急速熱アニール（ＲＴＰ）処理を用いて、堆積中又は堆積後にアニールされうる。
［００５１］ いくつかの実施形態では、膜スタックは、トンネルバリア層２４０の上に配置された磁気ストレージ層２４５を含む。いくつかの実施形態では、磁気ストレージ層２４５は、トンネルバリア層２４０とキャッピング層２５０との間に挟まれている。磁気ストレージ層２４５は、ホウ素ドーパント、酸素ドーパントなどのドーパントを含む金属合金、或いは他の好適な材料など、いくつかの磁気材料から構成されうる。金属合金は、Ｎｉ含有材料、Ｐｔ含有材料、Ｒｕ含有材料、Ｃｏ含有材料、Ｔａ含有材料、及び／又はＰｄ含有材料を含みうる。磁気材料の好適な例には、Ｒｕ、Ｔａ、Ｃｏ、Ｐｔ、Ｎｉ、ＴａＮ、ＮｉＦｅＯｘ、ＮｉＦｅＢ、ＣｏＦｅＯｘＢ、ＣｏＦｅＢ、ＣｏＦｅ、ＮｉＯｘＢ、ＣｏＢＯｘ、ＦｅＢＯｘ、ＣｏＦｅＮｉＢ、ＣｏＰｔ、ＣｏＰｄ、ＣｏＮｉ、及びＴａＯｘなどがある。
［００５２］ いくつかの実施形態では、磁気ストレージ層２４５は、ＣｏＦｅＢ、ＣｏＦｅＮｉＢ、Ｔａ、Ｍｏ又はＷ、これらの組み合わせ、或いは他の好適な層になりうる。例えば、図２に描かれた実施形態では、磁気ストレージ層２４５は、中間層２４５ｂを挟み込む第１のＣｏＦｅＢ含有層２４５ａと第２のＣｏＦｅＢ含有層２４５ａを含む。第１のＣｏＦｅＢ含有層２４５ａは、約５Å〜約２０Åの間の、好ましくは約１０Åの厚みを有しうる。第１のＣｏＦｅＢ含有層２４５ａ内のホウ素（Ｂ）の重量％（ｗｔ％）は、約１０ｗｔ％〜約４０ｗｔ％の間に、好ましくは約２０ｗｔ％〜４０ｗｔ％の間に、より好ましくは約２５ｗｔ％〜約４０ｗｔ％の間になる。第１のＣｏＦｅＢ含有層２４５ａ内の鉄のｗｔ％は、約２０ｗｔ％〜約６０ｗｔ％の間に、好ましくは４０ｗｔ％〜６０ｗｔ％の間に、より好ましくは約４５ｗｔ％〜約６０ｗｔ％の間になる。
［００５３］ 第２のＣｏＦｅＢ含有層２４５ｃは、約５Å〜約２０Åの間の、好ましくは約１０Åの厚みを有しうる。第２のＣｏＦｅＢ含有層２４５ｃ内のホウ素（Ｂ）の重量％（ｗｔ％）は、約１０ｗｔ％〜約４０ｗｔ％の間に、好ましくは約２０ｗｔ％〜４０ｗｔ％の間に、より好ましくは約２５ｗｔ％〜約４０ｗｔ％の間になる。第２のＣｏＦｅＢ含有層２４５ａ内の鉄のｗｔ％は、約２０ｗｔ％〜約６０ｗｔ％の間に、好ましくは４０ｗｔ％〜６０ｗｔ％の間に、より好ましくは約４５ｗｔ％〜約６０ｗｔ％の間になる。
［００５４］ 磁気ストレージ層２４５の中間層２４５ｂは、Ｔａ含有層、Ｍｏ含有層、及びＷ含有層のうちの少なくとも１つからなる複数の層を含みうる。中間層２４５ｂは、約０Å〜約８Åの間の、例えば約３Åの厚みを有しうる。
［００５５］ 膜スタックは、磁気ストレージ層２４５の上に配置されたキャッピング層２５０を含む。いくつかの実施形態では、キャッピング層２５０は、磁気ストレージ層２４５とハードマスク２５５との間に挟まれている。キャッピング層は、ハードマスクエッチングの際に、スタックを腐食から保護し、エッチング停止層として機能する貴金属材料で終わるＭＴＪスタックの最上部で利用される。いくつかの実施形態では、キャッピング層２５０は一又は複数の層を含む。
［００５６］ いくつかの実施形態では、キャッピング層２５０は、第１の層２５０ａ、第２の層２５０ｂ、第３の層２５０ｃ、及び第４の層２５０ｄを含む。
［００５７］ 第１の層２５０ａは、ＭｇＯ又は他の好適な材料などの、酸素含有層の一又は複数の層を含みうる。好ましくは、酸素含有層はＭｇＯである。第１の層２５０ａは、約０Å〜約１５Åの間の、例えば約７Åの厚みを有しうる。第２の層２５０ｂは、ＣｏＦｅＢの一又は複数の層を含みうる。チャネル層２１２は、約０Å〜約５０Åの間の、例えば約８Åの厚みを有しうる。第２の層２５０ｂのホウ素（Ｂ）の重量％（ｗｔ％）は、約１０ｗｔ％〜約４０ｗｔ％の間に、好ましくは約２０ｗｔ％〜４０ｗｔ％の間に、より好ましくは、約２５ｗｔ％〜約４０ｗｔ％の間になりうる。第２の層２５０ｂの鉄のｗｔ％は、約２０ｗｔ％〜約６０ｗｔ％の間、好ましくは約４０ｗｔ％〜６０ｗｔ％の間、より好ましくは、約４５ｗｔ％〜約６０ｗｔ％の間になりうる。
［００５８］ 第３の層２５０ｃは、Ｔａ含有材料の一又は複数の層を含みうる。第３の層２５０ｃは、約０Å〜約３０Åの間の、例えば約１０Åの厚みを有しうる。第４の層２５０ｄは、一又は複数のＩｒ含有層及びＲｕ含有層を、好ましくは一又は複数のＩｒ含有層を含みうる。第４の層２５０ｄは、約０Å〜約５０Åの間の、例えば約３０Åの厚みを有しうる。
［００５９］ いくつかの実施形態では、キャッピング層２５０の一又は複数の層は、Ｉｒ含有層の一又は複数の層、Ｒｕ含有層の一又は複数の層、或いはこれらの組み合わせを含む。
［００６０］ いくつかの実施形態では、キャッピング層２５０の一又は複数の層は、Ｉｒ含有層、Ｒｕ含有層、Ｔａ含有層、ＣｏＦｅＢ含有層、Ｍｏ含有層、Ｗ含有層、及び酸素含有層（例えば、ＭｇＯ）のうちの一又は複数を含む。好ましくは、Ｉｒ含有層又はＲｕ含有層（より好ましくはＩｒ含有層）は、ハードマスクエッチング停止として、キャッピング層の最上層になる。いくつかの実施形態では、キャッピング層はＲｕから作られていない。
［００６１］ いくつかの実施形態では、キャッピング層はオプション層２５０ｘを含む。オプション層は、第１の層２５０ａと第２の層２５０ｂとの間に配置されうる。オプション層２５０ｘは、Ｉｒ含有層及び／又はＲｕ含有層、好ましくはＩｒの一又は複数の層を含みうる。オプション層２５０ｘは、約０Å〜約３０Åの間の、例えば約２０Åの厚みを有しうる。
［００６２］ いくつかの実施形態では、キャッピング層２５０がオプション層２５０ｘを含むときには、第２の層２５０ｂは使用されない。このような実施形態では、オプション層２５０ｘは第１の層２５０ａの上にある。いくつかの実施形態では、オプション層２５０ｘは第１の層２５０ａの直上に配置される。いくつかの実施形態では、追加の層が２５０ｘの上に配置されうる。
［００６３］ いくつかの実施形態では、キャッピング層はオプション層２５０ｘと第１の層２５０ａを含む。この実施形態では、例えば、キャッピング層はＩｒ及び／又はＲｕ含有層と酸素含有層であってよく、Ｉｒ及び／又はＲｕ含有層は酸素含有層の上に位置する。他の実施形態では、キャッピング層は、オプション層２５０ｘ、第１の層２５０ａ、並びに、第２の層２５０ｂ、第３の層２５０ｃ、及び第４の層２５０ｄのうちの一又は複数を含み、オプション層２５０ｘは酸素含有層２５０ａの直上に配置されている。
［００６４］ 図３Ａ〜図３Ｄは、上述のように、キャッピング層２５０の様々な非排他的な実施形態を示している。
［００６５］ 例えば、図３Ａでは、キャッピング層２５０は第１の層２５０ａを含み、オプション層２５０ｘは第１の層２５０ａの上に配置され、第２の層２５０ｂはオプション層２５０ｘの上に配置され、第３の層２５０ｃは第２の層２５０ｂの上に配置され、第４の層２５０ｄは第３の層２５０ｃの上に配置されている。これらの層の各々に対する材料、組成、厚みの範囲は上述のとおりである。
［００６６］ 図３Ｂの実施例では、キャッピング層２５０は第１の層２５０ａを含み、第２の層２５０ｂは第１の層２５０ａの上に配置され、第３の層２５０ｃは第２の層２５０ｂの上に配置され、第４の層２５０ｄは第３の層２５０ｃの上に配置されている。これらの層の各々に対する材料、組成、厚みの範囲は上述のとおりである。
［００６７］ 図３Ｃの実施例では、キャッピング層２５０は第１の層２５０ａを含み、オプション層２５０ｘは第１の層２５０ａの上に配置され、第３の層２５０ｃはオプション層２５０ｘの上に配置され、第４の層２５０ｄは第３の層２５０ｃの上に配置されている。これらの層の各々に対する材料、組成、厚みの範囲は上述のとおりである。
［００６８］ 図３Ｃの実施例では、キャッピング層２５０は第１の層２５０ａを含み、オプション層２５０ｘは第１の層２５０ａの上に配置されている。これらの層の各々に対する材料、組成、厚みの範囲は上述のとおりである。
［００６９］ 図２Ａ〜図２Ｃは例示的なＭＴＪ膜スタックを示しており、バッファ層、ＳｙＦ結合層、及びキャッピング層のうちの一又は複数はＲｕから作られていない。いくつかの実施形態では、ＭＴＪ膜スタックはＣｏＦｅＢベースのバッファ層２０５／２０５’を含み、オプションにより一部のＴａＮ及び／又はＴａを含みうる。ＣｏＦｅＢ層は、ＴａＮ及び／又はＴａを含む層の上又は下に配置されうる。ＣｏＦｅＢベースのバッファ層のホウ素のｗｔ％は、約１０ｗｔ％を、好ましくは約２５ｗｔ％を超えていなければならない。いくつかの実施形態では、Ｉｒ、Ｒｕ、Ｒｈ、及び／又はＣｒはＳｙＦ結合層２２０として使用されてよく、好ましくはＩｒはＳｙＦ結合層である。いくつかの実施形態では、Ｉｒ及び／又はＲｕは、キャッピング層２５０の最上層金属になりうる。Ｉｒは、好ましくはキャッピング層２５０の最上層金属になる。
［００７０］ Ｒｕ含有バッファ層の代わりにＣｏＦｅＢベースのバッファ層を使用することで、最高４５０°Ｃの温度でアニーリングした後、優れた磁気ピンニングを有するトンネル磁気抵抗（ＴＭＲ）が増加することが示された。ピンド層及び基準層の高いＳｙＦ結合、高い垂直磁気異方性、及びフリー層の制御可能な垂直磁気異方性が実現される。ＣｏＦｅＢバッファ層（２５ｗｔ％のホウ素を含む）を実装するいくつかの実施形態は、従来のＴａ／Ｒｕ／Ｔａバッファ層よりも１０％を超えるＴＭＲ（％）の改善を示している。ＣｏＦｅＢ層は、底部接触部からＭＴＪ膜スタックへの搬送による粗度の増加をブロックする。
［００７１］ 加えて、ＳｙＦ結合層とキャッピング層でＲｕをＩｒに代えることによっても、最高４５０°Ｃの温度でアニーリングした後にＴＭＲ（％）が増加することが示された。Ｉｒ含有ＳｙＦ結合層を実装するいくつかの実施形態は、従来のＲｕ含有ＳｙＦ結合層よりも１０％を超えるＴＭＲ（％）の改善を示している。さらに、ＳｙＦ結合層とキャッピング層のＲｕを除去することによって、膜のＴＭＲは、ＭｇＯに向かうＲｕ拡散を除去することによって強化される。ＲｕＯ４よりもＩｒＯ２の高い熱安定性は、拡散を除去する役割を果たす可能性がある。
［００７２］ 図２Ａ〜図２Ｃなどの構成は、従来の膜スタックよりも利点をもたらす。第１の利点は、高温の熱処理であってもバッファが非晶質の状態に留まることと、底部接触からテクスチャをブロックすることである。第２の利点は、Ｉｒによってもたらされるピンニング層の間の強力な逆平行結合である。第３の利点は、新しいバッファ層を使用すること、及びスタックからのＲｕの除去によるＴＭＲの改善である。これらの利点は、高いＭＴＪ性能（高いＴＭＲ、高いＳｙＦ結合、ピンド層と基準層の高い垂直磁気異方性、及びフリー層の制御可能な垂直磁気異方性）と製造性の改善をもたらす。ＭＴＪ膜スタックは、ＳＴＴ−ＭＲＡＭアプリケーション用のメモリセル、並びにＭＴＪをユニット構成ブロックとして使用する他のメモリ及び論理デバイスの製造に使用することができる。物理的気相堆積システム（ＥＮＤＵＲＡ（登録商標）ＳＴＴ ＭＲＡＭ）は、高性能ＳＴＴ−ＭＲＡＭチップ用のＭＴＪ膜スタックの堆積に使用可能である。本書に記載のように、高温熱処理を維持できるＭＴＪ膜スタックは、ＭＴＪの電気特性と磁気特性の両方を改善する。
［００７３］ 表１及び表２は、基板上に磁気トンネル接合（ＭＴＪ）構造を形成するために利用される膜スタックのための例示的な組成を示している。ハードマスク層及び底部接触層の材料、組成、及び厚みは当業者に知られている。
［００７４］ キャッピング層内の付加的な（及びオプションの）Ｉｒ及び／又はＲｕ層は、上述のように（２５０ｘで表される）、酸素含有層の最上部に配置されうる。この層の厚みは、約０Å〜約３０Åの間になりうる。いくつかの実施形態では、付加的なＩｒ及び／又はＲｕ層が使用されるときには、キャッピング層のＣｏＦｅＢ層は使用されない。
Figure 2020527865
Figure 2020527865
［００７５］ 発明は本書で詳細な実施形態を参照して説明されているが、これらの実施形態は本発明の原理及び用途の例示にすぎないことを、理解されたい。本発明の趣旨及び範囲から逸脱することなく、本発明の方法及び装置に様々な改変及び変形を行いうることが、当業者には明らかになろう。ゆえに、本発明は、付随する特許請求の範囲及びその均等物に含まれる改変例及び変形例を含むことが意図されている。

Claims (15)

  1. 基板上に磁気トンネル接合（ＭＴＪ）構造を形成するために利用される膜スタックであって、
    バッファ層と、
    前記バッファ層の上に配置されたシード層と、
    前記シード層の上に配置された第１のピンニング層と、
    前記第１のピンニング層の上に配置された合成フェリ磁性体（ＳｙＦ）結合層と、
    前記ＳｙＦ結合層の上に配置された第２のピンニング層と、
    前記第２のピンニング層の上に配置された構造ブロック層と、
    前記構造ブロック層の上に配置された磁気基準層と、
    前記磁気基準層の上に配置されたトンネルバリア層と、
    前記トンネルバリア層の上に配置された磁気ストレージ層と、
    前記磁気ストレージ層の上に配置された、一又は複数の層を含むキャッピング層と、
    前記キャッピング層の上に配置されたハードマスクと、
    を含み、
    前記キャッピング層、前記バッファ層、及び前記ＳｙＦ結合層のうちの少なくとも１つはＲｕから作られていない、膜スタック。
  2. 前記キャッピング層は、Ｉｒ含有層、Ｒｕ含有層、またはこれらの組み合わせのうちの一又は複数を含む、請求項１に記載の膜スタック。
  3. 前記キャッピング層は酸素含有層をさらに含む、請求項２に記載の膜スタック。
  4. 前記キャッピング層はＣｏＦｅＢ含有層をさらに含む、請求項３に記載の膜スタック。
  5. 前記キャッピング層はＴａ含有層をさらに含む、請求項３に記載の膜スタック。
  6. 前記キャッピング層は、
    最上層としての、Ｉｒ含有層、Ｒｕ含有層、又はこれらの組み合わせと、
    酸素含有層とを含み、
    前記最上層は前記酸素含有層の直上に配置される、請求項３に記載の膜スタック。
  7. 前記キャッピング層は、
    最上層としてのＩｒ含有層と、
    Ｗ含有層、酸素含有層、前記酸素含有層の直上に配置された第２のＩｒ含有層、ＣｏＦｅＢ含有層、Ｔａ含有層、及びＭｏ含有層のうちの一又は複数とを含む、請求項１に記載の膜スタック。
  8. 前記ＳｙＦ結合層はＩｒ含有層を含む、請求項１に記載の膜スタック。
  9. 前記バッファ層はＣｏＦｅＢ含有層を含む、請求項１に記載の膜スタック。
  10. 前記バッファ層のホウ素の重量％は、約２０重量％〜４０重量％の間になる、請求項９に記載の膜スタック。
  11. 前記シード層は、（ａ）ＮｉＣｒ含有層、又は（ｂ）Ｐｔ含有層、Ｉｒ含有層、及びＲｕ含有層のうちの一又は複数を含む、請求項１に記載の膜スタック。
  12. 前記シード層はＮｉＣｒ含有層を含み、
    前記バッファ層は、ＴａＮ含有層とＴａ含有層のうちの一又は複数をさらに含み、前記バッファ層の前記ＣｏＦｅＢ含有層は、前記バッファ層のＴａＮ含有層及び前記バッファ層のＴａ含有層の一又は複数の上に配置される、請求項９に記載の膜スタック。
  13. 前記シード層は、Ｐｔ含有層、Ｉｒ含有層、及びＲｕ含有層のうちの一又は複数を含み、
    前記バッファ層はＴａＮ含有層とＴａ含有層のうちの一又は複数をさらに含み、前記バッファ層の前記ＣｏＦｅＢ含有層は、前記バッファ層の前記ＴａＮ含有層と前記バッファ層の前記Ｔａ含有層のうちの一又は複数の下に配置される、請求項９に記載の膜スタック。
  14. 基板上に磁気トンネル接合（ＭＴＪ）構造を形成するために利用される膜スタックであって、
    ＣｏＦｅＢ含有層を含むバッファ層と、
    前記バッファ層の上に配置されたシード層と、
    前記シード層の上に配置された第１のピンニング層と、
    前記第１のピンニング層の上に配置された、Ｉｒ含有層を含む合成フェリ磁性体（ＳｙＦ）結合層と、
    前記ＳｙＦ結合層の上に配置された第２のピンニング層と、
    前記第２のピンニング層の上に配置された構造ブロック層と、
    前記構造ブロック層の上に配置された磁気基準層と、
    前記磁気基準層の上に配置されたトンネルバリア層と、
    前記トンネルバリア層の上に配置された磁気ストレージ層と、
    前記磁気ストレージ層の上に配置された、一又は複数の層を含むキャッピング層と、
    前記キャッピング層の上に配置されたハードマスクと、
    を含み、
    前記キャッピング層、前記バッファ層、及び前記ＳｙＦ結合層のうちの少なくとも１つはＲｕから作られていない、膜スタック。
  15. 前記キャッピング層は、最上層としてＩｒ含有層を含む、請求項１４に記載の膜スタック。
JP2020502375A 2017-07-21 2018-05-17 高温熱処理に適した磁気トンネル接合 Active JP7133613B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762535792P 2017-07-21 2017-07-21
US62/535,792 2017-07-21
US15/862,301 US10255935B2 (en) 2017-07-21 2018-01-04 Magnetic tunnel junctions suitable for high temperature thermal processing
US15/862,301 2018-01-04
PCT/US2018/033262 WO2019018051A1 (en) 2017-07-21 2018-05-17 MAGNETIC TUNNEL JUNCTIONS SUITABLE FOR HEAT TREATMENT AT HIGH TEMPERATURE

Publications (2)

Publication Number Publication Date
JP2020527865A true JP2020527865A (ja) 2020-09-10
JP7133613B2 JP7133613B2 (ja) 2022-09-08

Family

ID=65016047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020502375A Active JP7133613B2 (ja) 2017-07-21 2018-05-17 高温熱処理に適した磁気トンネル接合

Country Status (8)

Country Link
US (3) US10255935B2 (ja)
EP (1) EP3656003A4 (ja)
JP (1) JP7133613B2 (ja)
KR (1) KR102512558B1 (ja)
CN (2) CN110692144B (ja)
SG (1) SG11202000011SA (ja)
TW (2) TWI782038B (ja)
WO (1) WO2019018051A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10255935B2 (en) 2017-07-21 2019-04-09 Applied Materials, Inc. Magnetic tunnel junctions suitable for high temperature thermal processing
US10636964B2 (en) * 2018-03-30 2020-04-28 Applied Materials, Inc. Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy
US10957849B2 (en) 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10910557B2 (en) 2018-09-14 2021-02-02 Applied Materials, Inc. Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device
CN111816760B (zh) * 2019-04-11 2023-07-14 上海磁宇信息科技有限公司 一种磁性随机存储器磁性存储单元及其形成方法
US11456411B2 (en) * 2019-07-02 2022-09-27 HeFeChip Corporation Limited Method for fabricating magnetic tunneling junction element with a composite capping layer
WO2021011144A1 (en) * 2019-07-16 2021-01-21 Applied Materials, Inc. Magnetic tunnel junction stack with data retention
US12108684B2 (en) 2019-07-21 2024-10-01 HeFeChip Corporation Limited Magnetic tunneling junction element with a composite capping layer and magnetoresistive random access memory device using the same
US11049537B2 (en) 2019-07-29 2021-06-29 Applied Materials, Inc. Additive patterning of semiconductor film stacks
JP2021044429A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 磁気記憶装置
CN112635655A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 一种磁性隧道结覆盖层及其制作工艺
CN112635651A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112635652B (zh) * 2019-10-08 2023-05-26 上海磁宇信息科技有限公司 磁性随机存储器的磁性隧道结结构
CN112652709A (zh) * 2019-10-10 2021-04-13 上海磁宇信息科技有限公司 磁性隧道结的种子层形成方法
CN112652702B (zh) * 2019-10-10 2023-12-22 上海磁宇信息科技有限公司 磁性随机存储器的磁性隧道结结构
US11522126B2 (en) * 2019-10-14 2022-12-06 Applied Materials, Inc. Magnetic tunnel junctions with protection layers
CN112736193A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器
CN112736194A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112864308B (zh) * 2019-11-12 2023-04-28 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112802959A (zh) * 2019-11-13 2021-05-14 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
US11871679B2 (en) 2021-06-07 2024-01-09 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11404632B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11404193B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11056640B2 (en) 2019-11-22 2021-07-06 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US10991407B1 (en) 2019-11-22 2021-04-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
US11005034B1 (en) 2019-11-22 2021-05-11 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11361805B2 (en) 2019-11-22 2022-06-14 Western Digital Technologies, Inc. Magnetoresistive memory device including a reference layer side dielectric spacer layer
CN112928203B (zh) * 2019-12-05 2023-04-07 上海磁宇信息科技有限公司 多层覆盖层的磁性隧道结结构及磁性随机存储器
CN112928204B (zh) * 2019-12-05 2023-06-02 上海磁宇信息科技有限公司 提升磁性隧道结自由层垂直各向异性的覆盖层结构单元
CN113013325B (zh) * 2019-12-19 2023-04-07 上海磁宇信息科技有限公司 具漏磁场平衡层的磁性隧道结单元及磁性随机存储器
CN113140670A (zh) * 2020-01-16 2021-07-20 上海磁宇信息科技有限公司 一种磁性隧道结垂直反铁磁层及随机存储器
CN113346007A (zh) * 2020-03-02 2021-09-03 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器
US11889702B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11887640B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195373A (ja) * 2011-03-15 2012-10-11 Fujitsu Ltd 磁気デバイス及び製造方法
JP2013115412A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2014022730A (ja) * 2012-07-17 2014-02-03 Samsung Electronics Co Ltd 磁気素子及びその製造方法
JP2014030030A (ja) * 2008-06-20 2014-02-13 Canon Anelva Corp スピンバルブ型トンネル磁気抵抗素子の製造方法
US20140145792A1 (en) * 2012-11-27 2014-05-29 Headway Technologies, Inc. Free Layer with Out-of-Plane Anisotropy for Magnetic Device Applications
WO2016189772A1 (ja) * 2015-05-22 2016-12-01 キヤノンアネルバ株式会社 磁気抵抗効果素子
WO2017086481A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6574079B2 (en) * 2000-11-09 2003-06-03 Tdk Corporation Magnetic tunnel junction device and method including a tunneling barrier layer formed by oxidations of metallic alloys
US6831312B2 (en) 2002-08-30 2004-12-14 Freescale Semiconductor, Inc. Amorphous alloys for magnetic devices
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US8609262B2 (en) * 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
CN102024224A (zh) 2009-09-11 2011-04-20 阿里巴巴集团控股有限公司 实现商品最优时间上架和/或下架的电子商务系统及方法
FR2976396B1 (fr) * 2011-06-07 2013-07-12 Commissariat Energie Atomique Empilement magnetique et point memoire comportant un tel empilement
JP5856490B2 (ja) * 2012-01-20 2016-02-09 ルネサスエレクトロニクス株式会社 磁気抵抗効果素子及び磁気メモリ
US9093639B2 (en) * 2012-02-21 2015-07-28 Western Digital (Fremont), Llc Methods for manufacturing a magnetoresistive structure utilizing heating and cooling
US8981505B2 (en) * 2013-01-11 2015-03-17 Headway Technologies, Inc. Mg discontinuous insertion layer for improving MTJ shunt
US10008663B1 (en) * 2017-04-19 2018-06-26 Avalanche Technology, Inc. Perpendicular magnetic fixed layer with high anisotropy
US9496489B2 (en) * 2014-05-21 2016-11-15 Avalanche Technology, Inc. Magnetic random access memory with multilayered seed structure
KR101596584B1 (ko) * 2014-07-15 2016-02-24 한양대학교 산학협력단 자기터널접합을 위한 구조 및 그를 포함하는 자기터널접합과 자기 메모리
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9647204B2 (en) 2014-12-05 2017-05-09 International Business Machines Corporation Spin torque MRAM based on Co, Ir synthetic antiferromagnetic multilayer
US9634237B2 (en) 2014-12-23 2017-04-25 Qualcomm Incorporated Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices
KR101739640B1 (ko) 2015-02-23 2017-05-24 고려대학교 산학협력단 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자
WO2016148394A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
US10580964B2 (en) * 2015-03-18 2020-03-03 Industry-University Cooperation Foundation Hanyang University Memory device
US9337415B1 (en) * 2015-03-20 2016-05-10 HGST Netherlands B.V. Perpendicular spin transfer torque (STT) memory cell with double MgO interface and CoFeB layer for enhancement of perpendicular magnetic anisotropy
US11245069B2 (en) 2015-07-14 2022-02-08 Applied Materials, Inc. Methods for forming structures with desired crystallinity for MRAM applications
EP3933948A1 (en) * 2015-12-10 2022-01-05 Everspin Technologies, Inc. Magnetoresistive stack, seed region therefor and method of manufacturing same
US10255935B2 (en) 2017-07-21 2019-04-09 Applied Materials, Inc. Magnetic tunnel junctions suitable for high temperature thermal processing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014030030A (ja) * 2008-06-20 2014-02-13 Canon Anelva Corp スピンバルブ型トンネル磁気抵抗素子の製造方法
JP2012195373A (ja) * 2011-03-15 2012-10-11 Fujitsu Ltd 磁気デバイス及び製造方法
JP2013115412A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2014022730A (ja) * 2012-07-17 2014-02-03 Samsung Electronics Co Ltd 磁気素子及びその製造方法
US20140145792A1 (en) * 2012-11-27 2014-05-29 Headway Technologies, Inc. Free Layer with Out-of-Plane Anisotropy for Magnetic Device Applications
WO2016189772A1 (ja) * 2015-05-22 2016-12-01 キヤノンアネルバ株式会社 磁気抵抗効果素子
WO2017086481A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ

Also Published As

Publication number Publication date
KR102512558B1 (ko) 2023-03-21
JP7133613B2 (ja) 2022-09-08
CN110692144A (zh) 2020-01-14
TWI826026B (zh) 2023-12-11
TWI782038B (zh) 2022-11-01
US10255935B2 (en) 2019-04-09
EP3656003A4 (en) 2021-09-22
KR20200022516A (ko) 2020-03-03
US20200160884A1 (en) 2020-05-21
US20190027169A1 (en) 2019-01-24
CN117750869A (zh) 2024-03-22
TW201909459A (zh) 2019-03-01
US10622011B2 (en) 2020-04-14
CN110692144B (zh) 2024-01-30
TW202306207A (zh) 2023-02-01
US11251364B2 (en) 2022-02-15
EP3656003A1 (en) 2020-05-27
TW202410499A (zh) 2024-03-01
US20190172485A1 (en) 2019-06-06
SG11202000011SA (en) 2020-02-27
WO2019018051A1 (en) 2019-01-24

Similar Documents

Publication Publication Date Title
KR102512558B1 (ko) 고온 열 처리에 적합한 자기 터널 접합들
CN111868946B (zh) 具有可调的高垂直磁各向异性的磁隧道结
US12082509B2 (en) Dual magnetic tunnel junction (DMTJ) stack design
US20200243125A1 (en) Novel Free Layer Structure in Magnetic Random Access Memory (MRAM) for Mo or W Perpendicular Magnetic Anisotropy (PMA) Enhancing Layer
US20180358545A1 (en) Silicon Oxynitride Based Encapsulation Layer for Magnetic Tunnel Junctions
CN112136223A (zh) 具有耦合钉扎层晶格匹配的磁性隧道结
KR20090114682A (ko) 자기터널접합 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220829

R150 Certificate of patent or registration of utility model

Ref document number: 7133613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150