JP2020505639A - マスク板及びアレイ基板の製造方法 - Google Patents
マスク板及びアレイ基板の製造方法 Download PDFInfo
- Publication number
- JP2020505639A JP2020505639A JP2019538607A JP2019538607A JP2020505639A JP 2020505639 A JP2020505639 A JP 2020505639A JP 2019538607 A JP2019538607 A JP 2019538607A JP 2019538607 A JP2019538607 A JP 2019538607A JP 2020505639 A JP2020505639 A JP 2020505639A
- Authority
- JP
- Japan
- Prior art keywords
- region
- sub
- photoresist
- exposed
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 142
- 238000004380 ashing Methods 0.000 claims abstract description 27
- 238000002834 transmittance Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 abstract description 11
- 239000010408 film Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
- G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
- G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/54—Absorbers, e.g. of opaque materials
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/7095—Materials, e.g. materials for housing, stage or other support having particular properties, e.g. weight, strength, conductivity, thermal expansion coefficient
- G03F7/70958—Optical materials or coatings, e.g. with particular transmittance, reflectance or anti-reflection properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Environmental & Geological Engineering (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
半透光領域となるように間隔を空けて設けられる少なくとも二つの第１サブ領域（１０１）と、光透過率が第１サブ領域よりも大きい少なくとも一つの第２サブ領域（２０１）であって、少なくとも二つの第１サブ領域の間に存する間隔に設けられる第２サブ領域（２０１）、とを含み、フォトレジストが露光される際に、第２サブ領域で露光されるフォトレジストの厚さが第１サブ領域で露光されるフォトレジストの厚さよりも大きく、アレイ基板が作製される際に、少なくとも一つの第２サブ領域に対応する位置はアレイ基板の少なくとも一つのチャンネルであるマスク板及びアレイ基板の製造方法。前記マスク板により、アレイ基板が作製される際に露光時間及び灰化時間が減少され、エネルギーが節約される。【選択図】 図２
Description
本発明は、表示技術分野に関し、特にマスク板及びアレイ基板の製造方法に関する。
パネル表示分野において、薄膜トランジスタは、表示装置を製造するための重要な部品であり、薄膜トランジスタの製造には、マスク板が不可欠なツールである。
図１に示すように、従来のマスク板では、二つの遮光領域１の間に存する隙間に半透光膜２が設けられる。そして、露光を行う際に、二つの遮光領域１では光が完全に透過しておらず、フォトレジスト３の二つの遮光領域１に対応する位置のフォトレジストが完全に残る一方、半透光膜２では光の一部しか透過しておらず、フォトレジスト３の半透光膜２に対応する位置のフォトレジストの一部が露光により除去される。次の工程において、半透光膜２に対応する位置の残りのフォトレジストが完全に灰化された後、一連の工程を経て、半透光膜２に対応する位置には薄膜トランジスタのチャンネルが形成される。
本発明者は、鋭意研究を進めたところ、上記のような従来のマスク板は、薄膜トランジスタの製造過程において、露光及び灰化にかかる時間が長いため、生産性が低く、エネルギー損失が大きいという問題が発生しやすくなることを発見した。
本発明は、露光及び灰化の時間を減少しつつ省エネルギーを図ることができるマスク板及びアレイ基板の製造方法を提供することを課題とする。
上記課題を解決するために、本発明のある一態様によれば、
半透光領域となるように間隔を空けて設けられる少なくとも二つの第１サブ領域を含む第１領域と、
光透過率が前記第１サブ領域よりも大きい少なくとも一つの第２サブ領域を含む第２領域であって、少なくとも一つの前記第２サブ領域が少なくとも二つの前記第１サブ領域の間に存する間隔に設けられる第２領域と、
それぞれ前記第１領域の両辺に密接して設けられる第３領域及び第４領域と、
それぞれ前記第１領域から離間した前記第３領域の一辺及び前記第１領域から離間した前記第４領域の一辺に密接して設けられる第５領域及び第６領域と、を含み、
前記第２サブ領域は、貫通領域又は光透過率が前記第１サブ領域よりも大きい実体領域であり、前記第２サブ領域が貫通領域である場合、前記第２サブ領域の幅が露光機の解像度よりも小さく、
前記第３領域及び前記第４領域は、遮光領域であり、
前記第５領域及び前記第６領域は、全透光領域であり、
フォトレジストが露光される際に、前記第２サブ領域で露光される前記フォトレジストの厚さが前記第１サブ領域で露光される前記フォトレジストの厚さよりも大きく、
アレイ基板が作製される際に、前記少なくとも一つの第２サブ領域に対応する位置は、前記アレイ基板の少なくとも一つのチャンネルである、マスク板が提供される。
半透光領域となるように間隔を空けて設けられる少なくとも二つの第１サブ領域を含む第１領域と、
光透過率が前記第１サブ領域よりも大きい少なくとも一つの第２サブ領域を含む第２領域であって、少なくとも一つの前記第２サブ領域が少なくとも二つの前記第１サブ領域の間に存する間隔に設けられる第２領域と、
それぞれ前記第１領域の両辺に密接して設けられる第３領域及び第４領域と、
それぞれ前記第１領域から離間した前記第３領域の一辺及び前記第１領域から離間した前記第４領域の一辺に密接して設けられる第５領域及び第６領域と、を含み、
前記第２サブ領域は、貫通領域又は光透過率が前記第１サブ領域よりも大きい実体領域であり、前記第２サブ領域が貫通領域である場合、前記第２サブ領域の幅が露光機の解像度よりも小さく、
前記第３領域及び前記第４領域は、遮光領域であり、
前記第５領域及び前記第６領域は、全透光領域であり、
フォトレジストが露光される際に、前記第２サブ領域で露光される前記フォトレジストの厚さが前記第１サブ領域で露光される前記フォトレジストの厚さよりも大きく、
アレイ基板が作製される際に、前記少なくとも一つの第２サブ領域に対応する位置は、前記アレイ基板の少なくとも一つのチャンネルである、マスク板が提供される。
上記の技術的問題を解決するために、本発明の他の態様によれば、
半透光領域となるように間隔を空けて設けられる少なくとも二つの第１サブ領域を含む第１領域と、
光透過率が前記第１サブ領域よりも大きい少なくとも一つの第２サブ領域を含む第２領域であって、少なくとも一つの前記第２サブ領域が少なくとも二つの前記第１サブ領域の間に存する間隔に設けられる第２領域と、を含み、
フォトレジストが露光される際に、前記第２サブ領域で露光される前記フォトレジストの厚さが前記第１サブ領域で露光される前記フォトレジストの厚さよりも大きく、
アレイ基板が作製される際に、前記少なくとも一つの第２サブ領域に対応する位置は、前記アレイ基板の少なくとも一つのチャンネルである、マスク板が提供される。
半透光領域となるように間隔を空けて設けられる少なくとも二つの第１サブ領域を含む第１領域と、
光透過率が前記第１サブ領域よりも大きい少なくとも一つの第２サブ領域を含む第２領域であって、少なくとも一つの前記第２サブ領域が少なくとも二つの前記第１サブ領域の間に存する間隔に設けられる第２領域と、を含み、
フォトレジストが露光される際に、前記第２サブ領域で露光される前記フォトレジストの厚さが前記第１サブ領域で露光される前記フォトレジストの厚さよりも大きく、
アレイ基板が作製される際に、前記少なくとも一つの第２サブ領域に対応する位置は、前記アレイ基板の少なくとも一つのチャンネルである、マスク板が提供される。
上記の技術的問題を解決するために、本発明の他の態様によれば、
アレイ基板を製造するアレイ基板の製造方法であって、
基板を提供し、前記基板上にゲート層、前記ゲート層及び前記基板を覆う絶縁層、前記絶縁層を覆う半導体層、前記半導体層を覆う第２金属層、及び前記第２金属層を覆うフォトレジスト層を順次形成する工程と、
マスク板を提供し、前記フォトレジスト層を露光する工程と、
前記マスク板のパターンが前記フォトレジスト層に転写されるように現像を行う工程と、を含み、
前記マスク板は、
半透光領域となるように間隔を空けて設けられる少なくとも二つの第１サブ領域を含む第１領域と、
光透過率が前記第１サブ領域よりも大きい少なくとも一つの第２サブ領域を含む第２領域であって、少なくとも一つの前記第２サブ領域が少なくとも二つの前記第１サブ領域の間に存する間隔に設けられる第２領域と、を含み、
前記フォトレジスト層が露光される際に、前記第２サブ領域で露光される前記フォトレジスト層のフォトレジストの厚さが前記第１サブ領域で露光される前記フォトレジスト層のフォトレジストの厚さよりも大きく、
前記第１サブ領域及び前記第２サブ領域に対応する前記フォトレジスト層のフォトレジストのいずれも完全に露光されていない、アレイ基板の製造方法が提供される。
アレイ基板を製造するアレイ基板の製造方法であって、
基板を提供し、前記基板上にゲート層、前記ゲート層及び前記基板を覆う絶縁層、前記絶縁層を覆う半導体層、前記半導体層を覆う第２金属層、及び前記第２金属層を覆うフォトレジスト層を順次形成する工程と、
マスク板を提供し、前記フォトレジスト層を露光する工程と、
前記マスク板のパターンが前記フォトレジスト層に転写されるように現像を行う工程と、を含み、
前記マスク板は、
半透光領域となるように間隔を空けて設けられる少なくとも二つの第１サブ領域を含む第１領域と、
光透過率が前記第１サブ領域よりも大きい少なくとも一つの第２サブ領域を含む第２領域であって、少なくとも一つの前記第２サブ領域が少なくとも二つの前記第１サブ領域の間に存する間隔に設けられる第２領域と、を含み、
前記フォトレジスト層が露光される際に、前記第２サブ領域で露光される前記フォトレジスト層のフォトレジストの厚さが前記第１サブ領域で露光される前記フォトレジスト層のフォトレジストの厚さよりも大きく、
前記第１サブ領域及び前記第２サブ領域に対応する前記フォトレジスト層のフォトレジストのいずれも完全に露光されていない、アレイ基板の製造方法が提供される。
本発明は、以下の有益な効果を有する。すなわち、本発明のマスク板において、半透光領域である第１領域は、間隔を空けて設けられる少なくとも二つの第１サブ領域に形成され、少なくとも一つの第２サブ領域を少なくとも二つの第１サブ領域の間に存する間隔に設けることによって、アレイ基板が作製される際に、第２サブ領域の光透過率が第１サブ領域の光透過率よりも大きいため、第２サブ領域で露光されるフォトレジストの厚さが第１サブ領域で露光されるフォトレジストの厚さよりも大きい。これによって、同一の露光量では、第２サブ領域で露光されるフォトレジストがより深くなる。フォトレジストを同じ深さまで露光させる必要がある場合、露光時間及び露光エネルギーが節約される。また、次の灰化時に、第２サブ領域に対応するフォトレジストの灰化が完了したときに灰化を停止すればよい。このとき、第２サブ領域で露光されるフォトレジストが第１サブ領域で露光されるフォトレジストよりも深いため、現像が行われる後に第２サブ領域に対応する位置における残りのフォトレジストが第１サブ領域に対応する位置における残りのフォトレジストよりも小さくなる。したがって、灰化時間及びエネルギーが節約され、生産性が向上する。
図２は、本発明に係るマスク板の一実施例の断面構造の模式図である。本実施例において、当該マスク板は、第１領域１０、第２領域２０、第３領域３０、第４領域４０、第５領域５０及び第６領域６０を含む。
第１領域１０は、少なくとも二つの第１サブ領域１０１を含み、少なくとも二つの第１サブ領域１０１が間隔を空けて設けられ、隣接する二つの第１サブ領域１０１の間に間隔１０２が設けられる。そして、図２には、第１サブ領域１０１は、三つ示されているが、その数が二つ、四つ又はそれ以上の数であってもよく、具体的には、設計及び生産の必要に応じて確定される。
そして、少なくとも二つの第１サブ領域１０１は、半透光領域である。光を第１サブ領域１０１に透過させる際に、一部分の光しか透過できず、他部分の光が反射される。具体的には、少なくとも二つの第１サブ領域１０１は、半透光膜により形成される。
第２領域２０は、少なくとも一つの第２サブ領域２０１を含む。少なくとも一つの第２サブ領域２０１は、少なくとも二つの第１サブ領域１０１の間に存する間隔１０２に設けられる。図２に示すように、第１サブ領域１０１の数が三つである場合、第２サブ領域２０１の数は二つとなる。
そして、第２サブ領域２０１の光透過率は、第１サブ領域１０１の光透過率よりも大きい。これによって、当該マスク板を用いてアレイ基板を作製する過程において、フォトレジストが露光される際に、第２サブ領域２０１で露光されるフォトレジストの厚さは第１サブ領域１０１で露光されるフォトレジストの厚さよりも大きいため、現像が行われる後に、第２サブ領域２０１に対応する残りのフォトレジストの厚さは第１サブ領域１０１に対応する残りのフォトレジストの厚さよりも小さくなる。次の灰化では、第２サブ領域２０１に対応する残りのフォトレジストの灰化が完了したときに灰化工程を停止すればよい。最後にエッチング等の工程により、アレイ基板の少なくとも一つの第２サブ領域２０１に対応する位置にアレイ基板の少なくとも一つのチャンネルが形成される。
従来技術では、半透光膜２全体に対応するフォトレジストが同じ深さまで露光される必要があるのに対し、本実施例では、少なくとも一つの第２サブ領域２０１に対応するフォトレジストのみが所定の深さまで露光されればよい。これによって、少なくとも一つの第２サブ領域２０１の光透過率が少なくとも二つの第１サブ領域１０１よりも大きい場合において、従来技術と同じ深さまでフォトレジストが露光される必要があるとき、露光時間及び露光エネルギーが節約される。また、次の灰化では、第２サブ領域２０１に対応するフォトレジストの灰化が完了したときに灰化を停止すればよいため、灰化時間及びエネルギーが節約され、生産性が向上する。
本実施例において、第２サブ領域２０１は、貫通領域又は光透過率が第１サブ領域１０１よりも大きい実体領域であってもよい。第２サブ領域２０１が貫通領域であるとは、間隔を空けて設けられる少なくとも二つの第１サブ領域１０１が形成されるように、完全な半透光領域、例えば、完全な半透光膜である第１領域１０の少なくとも一つのサブ領域を貫通させ、貫通された領域により形成された少なくとも一つの第２サブ領域２０１を指す。このとき、アレイ基板が作製される際に対応する位置にチャンネルが形成されることを保証するために、第２サブ領域２０１の幅を露光機の解像度よりも小さく、例えば、２．５μｍよりも小さくすることによって、回折効果を発生させることができ、次の工程の完成が保証される。
必要に応じて、作製されたアレイ基板により狭い幅のチャンネルが形成されるために、本実施例のある応用シーンにおいて、フォトレジスト層を露光する際に、少なくとも一つの第２サブ領域２０１で露光されるフォトレジストは、同一位置のフォトレジストである。これによって、一連の工程を経た後、対応する位置にアレイ基板の一つのチャンネルが形成され、この場合、当該チャンネルの幅は、当該同一位置のフォトレジストの幅である。従来技術におけるチャンネルの幅が二つの遮光領域１間の隙間の幅であることに比べ、本実施例に係るマスク板は、当該応用シーンにおいてチャンネルの幅を有効に縮小させ、充電率を向上させることができる。具体的には、当該応用シーンにおいて、第２サブ領域２０１の数は、一つ又は二つであってもよい。そして、第２サブ領域２０１の数が二つである場合、二重スリット干渉効果により、光が二つの第２サブ領域２０１を透過した後、フォトレジスト層に対応する位置の範囲内に一本の明るい縞が形成され、フォトレジスト層のフォトレジストを当該明るい縞によりが露光することにより、二つの第２サブ領域２０１で露光されるフォトレジストを同一位置にさせ、一連の工程を経た後、一本のチャンネルが形成される。
必要に応じて、本実施例において、マスク板は、第３領域３０、第４領域４０、第５領域５０及び第６領域６０をさらに含む。
第３領域３０及び第４領域４０は、それぞれ第１領域１０の両辺に密接して設けられる。なお、第３領域３０及び第４領域４０は、図２に示すように第１領域１０と同一水平面であってもよいし、図３に示すように同一水平面でなくてもよい。第３領域３０及び第４領域４０は、遮光領域である。なお、図３には、第１領域１０が第３領域３０及び第４領域４０の下方に位置することを例として説明するが、他の実施例において、第１領域１０は、第３領域３０及び第４領域４０の上方に位置してもよい。
第５領域５０及び第６領域６０は、それぞれ第１領域１０から離間した第３領域３０の一辺及び第１領域１０から離間した第４領域４０の一辺に密接して設けられる全透光領域である。
図４は、本発明に係るアレイ基板の製造方法の一実施例のフロー模式図である。当該方法は、以下のステップを含む。
Ｓ１００において、基板を提供し、基板上にゲート層、ゲート層及び基板を覆う絶縁層、絶縁層を覆う半導体層、半導体層を覆う第２金属層、及び第２金属層を覆うフォトレジスト層を順次形成する。
図５に示すように、基板１００を提供する。基板１００は、優れた光学性能、比較的大きい透明度及び比較的低い反射率を有し、ガラス材料で作製される。
基板１００上にゲート層２００、ゲート層２００及び基板１００を覆う絶縁層３００、絶縁層３００を覆う半導体層４００、半導体層４００を覆う第２金属層５００、及び第２金属層５００を覆うフォトレジスト層６００を順次形成する。
ゲート層２００の形成は、具体的には、基板１００上に第１金属層（図示せず）を形成し、前記第１金属層をパターン化してゲート層２００を形成することを含む。
ゲート層２００及び第２金属層５００の材料は、モリブデン、チタン、アルミニウム及び銅のうちの一種又は複数種の組み合わせである。絶縁層３００の材料は、酸化ケイ素及び窒化ケイ素のうちの一種又は複数種の組み合わせである。半導体層４００は、アモルファスシリコン又はポリシリコンなどの半導体材料を用いることができる。
Ｓ２００において、マスク板を提供し、当該フォトレジスト層を露光する。
図６に示すように、マスク板７００を提供し、フォトレジスト層６００を露光する。マスク板７００は、上述した各実施例に係るマスク板と同様であるため、その説明を省略する。
露光作用によって、紫外線の照射によりマスク板７００上のパターンをフォトレジスト層６００に転写させる。図６に示すように、露光後、フォトレジスト層６００は、第１露光領域６０１及び第２露光領域６０２に分けられる。そして、第１露光領域６０１は、マスク板７００の少なくとも二つの第１サブ領域１０１に対応する位置であり、第２露光領域６０２は、マスク板７００の少なくとも一つの第２サブ領域２０１に対応する位置である。
第２サブ領域２０１の光透過率が第１サブ領域１０１の光透過率よりも大きいため、第２露光領域６０２で露光されるフォトレジストの厚さは第１露光領域６０１で露光されるフォトレジストの厚さよりも大きい。また、第１サブ領域１０１は半透光領域であり、且つ第２サブ領域２０１は光透過率が第１サブ領域１０１よりも大きい実体領域又は幅が露光機の解像度よりも小さい貫通領域であるため、露光時に、第１サブ領域１０１及び第２サブ領域２０１に対応するフォトレジスト層６００のフォトレジストのいずれも完全に露光されていない。
従来技術では、半透光膜２全体に対応するフォトレジストを同じ深さまで露光する必要があるのに対し、本実施例では、少なくとも一つの第２サブ領域２０１に対応するフォトレジストのみを所定の深さまで露光すればよい。したがって、同一の露光量では、第２サブ領域で露光されるフォトレジストがより深くなるため、灰化時間及びエネルギーが有効に減少され、生産性が向上する。
必要に応じて、マスク板７００が第３領域３０、第４領域４０、第５領域５０及び第６領域６０を含む場合、露光後、フォトレジスト層６００は、第３露光領域６０３及び第４露光領域６０４をさらに含む。第３露光領域６０３は、マスク板７００の第３領域３０及び第４領域４０の位置に対応し、第４露光領域６０４は、マスク板７００の第５領域５０及び第６領域６０の位置に対応する。第３領域３０及び第４領域４０は、遮光領域であるため、第３露光領域６０３に対応するフォトレジストは、露光されない。また、第５領域５０及び第６領域６０は、全透光領域であるため、第４露光領域６０４に対応するフォトレジスト層６００のフォトレジストは完全に露光される。
より狭いチャンネルを得るために、ある応用シーンにおいて、マスク板７００を介してフォトレジスト層６００を露光する際に、図７に示すように、マスク板７００の少なくとも一つの第２サブ領域２０１で露光されるフォトレジスト層６００のフォトレジストは、同一位置のフォトレジストである。この場合、第２サブ領域２０１の数は一つ又は二つであってもよい。第２サブ領域２０１の数が二つである場合、フォトレジスト層６００が露光されるように、二重スリット干渉効果によりフォトレジスト層に対応する位置の範囲内に一本の明るい縞を形成することができる。
Ｓ３００において、前記マスク板のパターンが前記フォトレジスト層に転写されるように現像を行う。
図８に示すように、現像を現像液により行う。具体的には、露光されたフォトレジストを溶解し、マスク板７００のパターンをフォトレジスト層６００に転写する。
必要に応じて、本発明に係るアレイ基板の製造方法の他の実施例において、ステップＳ３００の後に以下のステップＳ４００をさらに含む。
Ｓ４００において、残りのフォトレジスト層のフォトレジストにより第２金属層及び半導体層をパターン化する。
図９に示すように、第１次エッチングを行い、フォトレジスト層６００で覆われていない第２金属層５００及び半導体層４００を除去する。
必要に応じて、本発明に係るアレイ基板の製造方法の他の実施例において、ステップＳ４００の後に以下のステップＳ５００をさらに含む。
Ｓ５００において、残りのフォトレジスト層のフォトレジストを灰化し、第２サブ領域に対応するフォトレジスト層のフォトレジストの灰化が完了したときに、灰化を停止する。
図１０に示すように、残りのフォトレジスト層６００を灰化し、第２サブ領域２０１に対応するフォトレジスト層６００のフォトレジストの灰化が完了したときに、灰化を停止する。
このとき、第２サブ領域２０１に対応する残りのフォトレジストの厚さは第１サブ領域１０１に対応する残りのフォトレジストの厚さよりも小さい。これによって、従来技術における半透光膜２全体に対応するフォトレジストを同じ深さまで露光する場合に比べて灰化時間及び灰化エネルギーが減少され、生産性が向上する。
必要に応じて、本発明に係るアレイ基板の製造方法の他の実施例において、ステップＳ５００の後にステップＳ６００をさらに含む。
Ｓ６００において、前記少なくとも一つの第２サブ領域に対応する位置に前記アレイ基板の少なくとも一つのチャンネルが形成されるように、残りのフォトレジスト層のフォトレジストにより第２金属層及び半導体層をパターン化する。
図１１に示すように、第２次エッチングを行い、フォトレジスト層６００で覆われていない第２金属層５００及び部分半導体層４００を除去し、ソース電極５０１及びドレイン電極５０２を形成する。図１１は、例示的な説明に過ぎず、他の実施例において、ソース電極５０１とドレイン電極５０２の位置は交換してもよい。この場合、少なくとも一つの第２サブ領域２０１に対応する位置にアレイ基板の少なくとも一つのチャンネル５０３が形成される。
前記応用シーンにおいて、図１２に示すように、少なくとも一つの第２サブ領域２０１で露光されるフォトレジスト層６００のフォトレジストが同一位置のフォトレジストである場合、製造されたアレイ基板のチャンネル５０３は一本である。この場合、チャンネル５０３の幅は、露光されるフォトレジストの幅であり、従来技術におけるチャンネル５０３の幅が半透光膜２全体の幅である場合に比べ、チャンネルの幅が有効に減少され、充電率が向上できる。また、第１領域１０に対応するアレイ基板の位置にはソース電極又はドレイン電極が形成されてもよい。この場合、薄膜トランジスタのサイズが有効に減少され、開口率が向上する。
従来技術に比べ、本発明のマスク板において、半透光領域である第１領域は、間隔を空けて設けられる少なくとも二つの第１サブ領域に形成され、少なくとも一つの第２サブ領域を少なくとも二つの第１サブ領域の間に存する間隔に設けることによって、アレイ基板が作製される際に、第２サブ領域の光透過率が第１サブ領域の光透過率よりも大きいため、第２サブ領域で露光されるフォトレジストの厚さが第１サブ領域で露光されるフォトレジストの厚さよりも大きい。これによって、同一の露光量では、第２サブ領域で露光されるフォトレジストがより深くなる。フォトレジストを同じ深さまで露光させる必要がある場合、露光時間及び露光エネルギーが節約される。また、次の灰化時に、第２サブ領域に対応するフォトレジストの灰化が完了したときに灰化を停止すればよい。このとき、第２サブ領域で露光されるフォトレジストが第１サブ領域で露光されるフォトレジストよりも深いため、現像が行われる後に第２サブ領域に対応する位置における残りのフォトレジストが第１サブ領域に対応する位置における残りのフォトレジストよりも小さくなる。したがって、灰化時間及びエネルギーが節約され、生産性が向上する。
以上の説明は本発明の実施形態に過ぎず、本発明の特許請求の範囲を制限するものではない。是利用本発明の明細書及び図面に基づく同等構造又は同等変換、或いは他の関連技術分野への直接又は間接適用は、いずれも本発明の保護範囲に含まれる。
Claims (12)
- 半透光領域となるように間隔を空けて設けられる少なくとも二つの第１サブ領域を含む第１領域と、
光透過率が前記第１サブ領域よりも大きい、少なくとも一つの第２サブ領域を含む第２領域であって、少なくとも一つの前記第２サブ領域が少なくとも二つの前記第１サブ領域の間に存する間隔に設けられる第２領域と、
それぞれ前記第１領域の両辺に密接して設けられる第３領域及び第４領域と、
それぞれ前記第１領域から離間した前記第３領域の一辺及び前記第１領域から離間した前記第４領域の一辺に密接して設けられる第５領域及び第６領域と、を含み、
前記第２サブ領域は、貫通領域又は光透過率が前記第１サブ領域よりも大きい実体領域であり、前記第２サブ領域が貫通領域である場合、前記第２サブ領域の幅が露光機の解像度よりも小さく、
前記第３領域及び前記第４領域は、遮光領域であり、
前記第５領域及び前記第６領域は、全透光領域であり、
フォトレジストが露光される際に、前記第２サブ領域で露光される前記フォトレジストの厚さが前記第１サブ領域で露光される前記フォトレジストの厚さよりも大きく、
アレイ基板が作製される際に、前記少なくとも一つの第２サブ領域に対応する位置は、前記アレイ基板の少なくとも一つのチャンネルである、マスク板。 - 前記フォトレジストが露光される際に、前記少なくとも一つの第２サブ領域で露光される前記フォトレジストは、同一位置の前記フォトレジストである、請求項１に記載のマスク板。
- 半透光領域となるように間隔を空けて設けられる少なくとも二つの第１サブ領域を含む第１領域と、
光透過率が前記第１サブ領域よりも大きい、少なくとも一つの第２サブ領域を含む第２領域であって、少なくとも一つの前記第２サブ領域が少なくとも二つの前記第１サブ領域の間に存する間隔に設けられる第２領域と、を含み、
フォトレジストが露光される際に、前記第２サブ領域で露光される前記フォトレジストの厚さが前記第１サブ領域で露光される前記フォトレジストの厚さよりも大きく、
アレイ基板が作製される際に、前記少なくとも一つの第２サブ領域に対応する位置は、前記アレイ基板の少なくとも一つのチャンネルである、マスク板。 - 前記第２サブ領域は、貫通領域又は光透過率が前記第１サブ領域よりも大きい実体領域であり、前記第２サブ領域が貫通領域である場合、前記第２サブ領域の幅が露光機の解像度よりも小さい、請求項３に記載のマスク板。
- 前記フォトレジストが露光される際に、前記少なくとも一つの第２サブ領域で露光される前記フォトレジストは、同一位置の前記フォトレジストである、請求項４に記載のマスク板。
- それぞれ前記第１領域の両辺に密接して設けられる第３領域及び第４領域と、
それぞれ前記第１領域から離間した前記第３領域の一辺及び前記第１領域から離間した前記第４領域の一辺に密接して設けられる第５領域及び第６領域と、をさらに含み、
前記第３領域及び前記第４領域は、遮光領域であり、
前記第５領域及び前記第６領域は、全透光領域である、請求項３に記載のマスク板。 - アレイ基板を製造するアレイ基板の製造方法であって、
基板を提供し、前記基板上にゲート層、前記ゲート層及び前記基板を覆う絶縁層、前記絶縁層を覆う半導体層、前記半導体層を覆う第２金属層、及び前記第２金属層を覆うフォトレジスト層を順次形成する工程と、
マスク板を提供し、前記フォトレジスト層を露光する工程と、
前記マスク板のパターンが前記フォトレジスト層に転写されるように現像を行う工程と、を含み、
前記マスク板は、
半透光領域となるように間隔を空けて設けられる少なくとも二つの第１サブ領域を含む第１領域と、
光透過率が前記第１サブ領域よりも大きい、少なくとも一つの第２サブ領域を含む第２領域であって、少なくとも一つの前記第２サブ領域が少なくとも二つの前記第１サブ領域の間に存する間隔に設けられる第２領域と、を含み、
前記フォトレジスト層が露光される際に、前記第２サブ領域で露光される前記フォトレジスト層のフォトレジストの厚さが前記第１サブ領域で露光される前記フォトレジスト層のフォトレジストの厚さよりも大きく、
前記第１サブ領域及び前記第２サブ領域に対応する前記フォトレジスト層のフォトレジストのいずれも完全に露光されていない、アレイ基板の製造方法。 - マスク板を提供し、前記フォトレジスト層を露光する工程において、
前記マスク板の前記第２サブ領域は、貫通領域又は光透過率が前記第１サブ領域よりも大きい実体領域であり、前記第２サブ領域が貫通領域である場合、前記第２サブ領域の幅が露光機の解像度よりも小さい、請求項７に記載の製造方法。 - 前記マスク板を提供し、前記フォトレジスト層を露光する工程において、
前記フォトレジスト層を露光する際に、前記マスク板の前記少なくとも一つの第２サブ領域で露光される前記フォトレジスト層のフォトレジストは、同一位置の前記フォトレジスト層のフォトレジストである、請求項８に記載の製造方法。 - 前記マスク板は、
それぞれ前記第１領域の両辺に密接して設けられる第３領域及び第４領域と、
それぞれ前記第１領域から離間した前記第３領域の一辺及び前記第１領域から離間した前記第４領域の一辺に密接して設けられる第５領域及び第６領域と、をさらに含み、
前記第３領域及び前記第４領域は、遮光領域であり、
前記第５領域及び前記第６領域は、全透光領域である、請求項７に記載の製造方法。 - 残りの前記フォトレジスト層のフォトレジストにより前記第２金属層及び前記半導体層をパターン化する工程と、
残りの前記フォトレジスト層のフォトレジストを灰化し、前記第２サブ領域に対応する前記フォトレジスト層のフォトレジストの灰化が完了したときに、前記灰化を停止する工程と、をさらに含む、請求項１０に記載の製造方法。 - 残りの前記フォトレジスト層のフォトレジストにより前記第２金属層及び前記半導体層をパターン化する工程をさらに含み、
前記少なくとも一つの第２サブ領域に対応する位置には、前記アレイ基板の少なくとも一つのチャンネルが形成される、請求項１１に記載の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710325080.1 | 2017-05-10 | ||
| CN201710325080.1A CN107132724B (zh) | 2017-05-10 | 2017-05-10 | 一种掩膜版以及阵列基板的制备方法 |
| PCT/CN2017/088614 WO2018205345A1 (zh) | 2017-05-10 | 2017-06-16 | 一种掩膜板以及阵列基板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020505639A true JP2020505639A (ja) | 2020-02-20 |
| JP6895525B2 JP6895525B2 (ja) | 2021-06-30 |
Family
ID=59732781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019538607A Active JP6895525B2 (ja) | 2017-05-10 | 2017-06-16 | マスク板及びアレイ基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP3640976A4 (ja) |
| JP (1) | JP6895525B2 (ja) |
| KR (1) | KR102316173B1 (ja) |
| CN (1) | CN107132724B (ja) |
| WO (1) | WO2018205345A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109136834B (zh) * | 2018-09-07 | 2021-03-05 | 京东方科技集团股份有限公司 | 一种掩膜版、oled显示基板及其制备方法 |
| CN109343304B (zh) | 2018-11-21 | 2020-04-14 | 惠科股份有限公司 | 一种用于制作主动开关的光罩和显示面板的制作方法 |
| CN115963664A (zh) * | 2020-02-26 | 2023-04-14 | 京东方科技集团股份有限公司 | 一种阵列基板、掩膜板和显示面板 |
| CN115064635A (zh) * | 2022-06-07 | 2022-09-16 | Tcl华星光电技术有限公司 | 基板的侧面走线的制作方法及显示面板 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004309958A (ja) * | 2003-04-10 | 2004-11-04 | Matsushita Electric Ind Co Ltd | フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法 |
| JP2009063638A (ja) * | 2007-09-04 | 2009-03-26 | Fujitsu Microelectronics Ltd | フォトマスクの製造方法及び半導体装置の製造方法 |
| KR20090073687A (ko) * | 2007-12-31 | 2009-07-03 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법 |
| CN101615594A (zh) * | 2009-08-14 | 2009-12-30 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板的制造方法 |
| JP2010123926A (ja) * | 2008-10-21 | 2010-06-03 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| CN101738846A (zh) * | 2008-11-17 | 2010-06-16 | 北京京东方光电科技有限公司 | 掩模板及其制备方法 |
| US20100320464A1 (en) * | 2009-06-19 | 2010-12-23 | Chia-Ming Chang | Thin film transistor, photo mask for defining thin film transistor, and method of making thin film transistor |
| JP2011227223A (ja) * | 2010-04-19 | 2011-11-10 | Hoya Corp | 多階調マスクの製造方法およびエッチング装置 |
| JP2012032783A (ja) * | 2010-06-29 | 2012-02-16 | Hoya Corp | マスクブランクおよび多階調マスク並びにこれらの製造方法 |
| JP2012256890A (ja) * | 2011-06-09 | 2012-12-27 | Lg Display Co Ltd | 酸化物薄膜トランジスタ及びその製造方法 |
| JP2016507905A (ja) * | 2013-02-19 | 2016-03-10 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスター及びその製作方法、表示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7241539B2 (en) * | 2002-10-07 | 2007-07-10 | Samsung Electronics Co., Ltd. | Photomasks including shadowing elements therein and related methods and systems |
| KR100616708B1 (ko) * | 2004-04-12 | 2006-08-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 어레이 기판 및 그 제조방법 |
| KR101190045B1 (ko) * | 2005-12-21 | 2012-10-12 | 엘지디스플레이 주식회사 | 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법 |
| KR101255616B1 (ko) * | 2006-07-28 | 2013-04-16 | 삼성디스플레이 주식회사 | 다중톤 광마스크, 이의 제조방법 및 이를 이용한박막트랜지스터 기판의 제조방법 |
| CN101211118A (zh) * | 2006-12-25 | 2008-07-02 | 上海广电Nec液晶显示器有限公司 | 液晶显示装置制造方法以及在此方法中使用的掩模 |
| CN101546733B (zh) * | 2008-03-28 | 2011-07-27 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板和彩膜基板的制造方法 |
| TWI373097B (en) * | 2008-07-09 | 2012-09-21 | Au Optronics Corp | Method for fabricating thin film transistor array substrate |
| KR101237096B1 (ko) * | 2008-08-21 | 2013-02-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
| KR101079161B1 (ko) * | 2008-12-22 | 2011-11-02 | 엘지이노텍 주식회사 | 하프톤 마스크 및 그 제조방법 |
| TWI424507B (zh) * | 2011-04-15 | 2014-01-21 | Chunghwa Picture Tubes Ltd | 薄膜電晶體陣列基板的製造方法 |
| CN102707575B (zh) * | 2012-05-18 | 2015-02-25 | 北京京东方光电科技有限公司 | 掩模板及制造阵列基板的方法 |
-
2017
- 2017-05-10 CN CN201710325080.1A patent/CN107132724B/zh active Active
- 2017-06-16 KR KR1020197035836A patent/KR102316173B1/ko active IP Right Grant
- 2017-06-16 WO PCT/CN2017/088614 patent/WO2018205345A1/zh active Application Filing
- 2017-06-16 JP JP2019538607A patent/JP6895525B2/ja active Active
- 2017-06-16 EP EP17908931.3A patent/EP3640976A4/en not_active Withdrawn
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004309958A (ja) * | 2003-04-10 | 2004-11-04 | Matsushita Electric Ind Co Ltd | フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法 |
| JP2009063638A (ja) * | 2007-09-04 | 2009-03-26 | Fujitsu Microelectronics Ltd | フォトマスクの製造方法及び半導体装置の製造方法 |
| KR20090073687A (ko) * | 2007-12-31 | 2009-07-03 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법 |
| JP2010123926A (ja) * | 2008-10-21 | 2010-06-03 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| CN101738846A (zh) * | 2008-11-17 | 2010-06-16 | 北京京东方光电科技有限公司 | 掩模板及其制备方法 |
| US20100320464A1 (en) * | 2009-06-19 | 2010-12-23 | Chia-Ming Chang | Thin film transistor, photo mask for defining thin film transistor, and method of making thin film transistor |
| CN101615594A (zh) * | 2009-08-14 | 2009-12-30 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板的制造方法 |
| JP2011227223A (ja) * | 2010-04-19 | 2011-11-10 | Hoya Corp | 多階調マスクの製造方法およびエッチング装置 |
| JP2012032783A (ja) * | 2010-06-29 | 2012-02-16 | Hoya Corp | マスクブランクおよび多階調マスク並びにこれらの製造方法 |
| JP2012256890A (ja) * | 2011-06-09 | 2012-12-27 | Lg Display Co Ltd | 酸化物薄膜トランジスタ及びその製造方法 |
| JP2016507905A (ja) * | 2013-02-19 | 2016-03-10 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスター及びその製作方法、表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107132724B (zh) | 2019-11-26 |
| EP3640976A1 (en) | 2020-04-22 |
| KR102316173B1 (ko) | 2021-10-26 |
| EP3640976A4 (en) | 2021-03-03 |
| CN107132724A (zh) | 2017-09-05 |
| KR20200003180A (ko) | 2020-01-08 |
| WO2018205345A1 (zh) | 2018-11-15 |
| JP6895525B2 (ja) | 2021-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101738846B (zh) | 掩模板及其制备方法 | |
| JP6895525B2 (ja) | マスク板及びアレイ基板の製造方法 | |
| CN106206456B (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| US20100187611A1 (en) | Contacts in Semiconductor Devices | |
| TWI444758B (zh) | 薄膜電晶體元件與用於定義薄膜電晶體元件之光罩及薄膜電晶體元件之製作方法 | |
| US9978595B2 (en) | Photo mask and exposure system | |
| TWI578546B (zh) | 薄膜電晶體的製造方法 | |
| WO2014205987A1 (zh) | 一种阵列基板及其制造方法、显示装置 | |
| WO2015021712A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN108363270B (zh) | 一种相移掩模板、阵列基板、其制备方法及显示装置 | |
| WO2020073547A1 (zh) | 薄膜晶体管及其制造方法 | |
| KR102278989B1 (ko) | 포토마스크 구조 및 어레이 기판 제조 방법 | |
| TW201322342A (zh) | 畫素結構及其製作方法 | |
| KR100803105B1 (ko) | 박막 트랜지스터의 제조방법, 박막 트랜지스터, 집적회로,액정표시장치, 및 하프톤 마스크를 이용한 노광방법 | |
| WO2016008182A1 (zh) | 一种掩膜板、阵列基板制作方法及阵列基板 | |
| JP2004014622A (ja) | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 | |
| KR102423679B1 (ko) | 표시 장치 제조 방법 | |
| CN104040428A (zh) | 相移掩模及使用该相移掩模的抗蚀图案形成方法 | |
| TWI467655B (zh) | 半導體裝置中形成開口之方法及半導體裝置 | |
| KR101577234B1 (ko) | 패턴 형성 방법 및 박막 트랜지스터 어레이 기판의 제조 방법 | |
| JPH1115128A (ja) | ホトマスク及びそれを用いたパタン形成方法 | |
| US10345697B2 (en) | Mask plates and manufacturing methods of array substrates | |
| CN101452858A (zh) | 薄膜晶体管的制造方法和使用了网目调型掩模的曝光方法 | |
| JP3727900B2 (ja) | 位相シフトマスクの設定方法およびその設定方法を用いた位相シフトマスク並びにパターン形成装置 | |
| JP4654144B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ、集積回路、および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210607 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6895525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |