[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2020131552A - キャリアおよび半導体装置の製造方法 - Google Patents

キャリアおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP2020131552A
JP2020131552A JP2019028074A JP2019028074A JP2020131552A JP 2020131552 A JP2020131552 A JP 2020131552A JP 2019028074 A JP2019028074 A JP 2019028074A JP 2019028074 A JP2019028074 A JP 2019028074A JP 2020131552 A JP2020131552 A JP 2020131552A
Authority
JP
Japan
Prior art keywords
layer
support substrate
carrier
wiring
resin plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019028074A
Other languages
English (en)
Inventor
下川　一生
Kazuo Shimokawa
一生 下川
尚之 田嶋
Naoyuki Tajima
尚之 田嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Kioxia Corp
Original Assignee
Toshiba Corp
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Kioxia Corp filed Critical Toshiba Corp
Priority to JP2019028074A priority Critical patent/JP2020131552A/ja
Priority to CN202010018235.9A priority patent/CN111599738A/zh
Priority to TW109100703A priority patent/TWI744768B/zh
Priority to US16/743,072 priority patent/US20200266089A1/en
Priority to KR1020200020906A priority patent/KR102386061B1/ko
Publication of JP2020131552A publication Critical patent/JP2020131552A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/10—Coating on the layer surface on synthetic resin layer or on natural or synthetic rubber layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B32B2255/205—Metallic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/28—Multiple coating on one surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/748—Releasability
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2400/00—Presence of inorganic and organic materials
    • C09J2400/10—Presence of inorganic materials
    • C09J2400/16—Metal
    • C09J2400/163—Metal in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】支持基板の再利用が可能なキャリアおよび半導体装置の製造方法を提供する。【解決手段】キャリアは、支持基板と、前記支持基板の上に設けられた剥離層と、前記支持基板と前記剥離層との間に設けられた第１の密着層と、前記支持基板と前記第１の密着層との間に設けられ、前記剥離層の厚さおよび前記第１の密着層の厚さよりも厚い保護層と、を備えている。【選択図】図１

Description

本発明の実施形態は、キャリアおよび半導体装置の製造方法に関する。
新たなパッケージ技術として、ＦＯ−ＷＬＰ（Fan Out Wafer Level Package）の開発が進められている。ＦＯ−ＷＬＰでは、支持基板上で配線の形成、チップのマウント、封止などの実装工程が行われた後、支持基板から封止品を剥離し、個片化してパッケージが完成する。
高精細な配線ピッチを形成する製品では、生産に前工程装置を使用するため、使用される支持基板はガラスやシリコンのウェーハである。いずれも総コストに占める比率が高いため、支持基板の再利用の要求がある。
特開２０１６−２０３４０９号公報 特開２０１８−２９１８４号公報
本発明の実施形態は、支持基板の再利用が可能なキャリアおよび半導体装置の製造方法を提供する。
本発明の一実施形態によれば、キャリアは、支持基板と、前記支持基板の上に設けられた剥離層と、前記支持基板と前記剥離層との間に設けられた第１の密着層と、前記支持基板と前記第１の密着層との間に設けられ、前記剥離層の厚さおよび前記第１の密着層の厚さよりも厚い保護層と、を備えている。
本発明の実施形態に係るキャリアの模式断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す模式断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す模式断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す模式断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す模式断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す模式断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す模式断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す模式断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す模式断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す模式平面図である。 本発明の実施形態に係るキャリアの模式断面図である。
以下、図面を参照し、本発明の実施形態について説明する。各図において、同じ要素には同じ符号を付して詳細な説明は適宜省略する。なお、図面は模式的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
図１は、本発明の実施形態に係るキャリア１０の模式断面図である。
キャリア１０は、支持基板１１と、保護層１２と、第１の密着層（以下、単に密着層ともいう）１３と、剥離層１４と、金属層１５とを有する。支持基板１１上に、保護層１２、密着層１３、剥離層１４、および金属層１５が順に設けられている。
支持基板１１は、例えば、シリコン基板またはガラス基板である。支持基板１１の厚さは、保護層１２の厚さ、密着層１３の厚さ、剥離層１４の厚さ、および金属層１５の厚さよりも厚い。支持基板１１の厚さは、例えば１ｍｍほどである。
密着層１３の厚さは、５μｍ以下であり、より好ましくは１μｍ以下であり、例えば０．５μｍほどである。剥離層１４の厚さは、１０００ｎｍ以下であり、好ましくは１００ｎｍ以下であり、より好ましくは１０ｎｍ以下であり、例えば数ｎｍである。金属層１５の厚さは、５μｍ以下であり、より好ましくは１μｍ以下であり、例えば０．５μｍほどである。
保護層１２の厚さは、密着層１３の厚さ、剥離層１４の厚さ、および金属層１５の厚さよりも厚い。保護層１２の厚さは、例えば、１μｍ以上であり、好ましくは５μｍ以上、より好ましくは１０μｍ以上である。また、保護層１２は支持基板１１の両面に形成してもよい。これにより、厚い保護層１２によるウェーハの反りを抑制できる。
保護層１２は、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｇｅ、Ｒｂ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｈ、Ｐｄ、Ａｇ、Ｓｎ、Ｓｍ、Ｇｄ、Ｄｙ、Ｅｒ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｔｈ、およびＵよりなる群から選択された少なくとも１つを含む金属または酸化物からなる。または、保護層１２は、樹脂層である。
密着層１３と金属層１５も、保護層１２と同じ金属を含む材料を用いることができる。また、密着層１３は少なくとも１層であり、２層以上形成してもよい。例えば、密着層１３は、剥離層１４との密着性が高い材料の層と、保護層１２との密着性が高い材料の層を含む構成にすることで密着層１３を挟む層構造の密着性を向上させることができる。金属層１５も、少なくとも１層であり、２層以上形成してもよい。
剥離層１４は、例えばカーボンを主成分として含む。密着層１３は、保護層１２と剥離層１４との間の密着性を高め、例えば金属層である。
金属層１５は、例えばメッキ用のシード層として機能する。また、金属層１５は、剥離層１４の表面を覆って剥離層１４の表面を汚染等から保護するカバー層としても機能する。
保護層１２が金属を含む材料の場合、例えばめっきで形成すると厚膜化が容易である。または、保護層１２は、スパッタリング法や蒸着法で形成してもよい。
保護層１２のＴＴＶ（Total Thickness Variation）を、１０μｍ以下、好ましくは５μｍ以下、より好ましくは１μｍ以下とすると、キャリア１０上に段切れのない配線形成が可能になる。
剥離層１４の厚さがｎｍオーダーのため、保護層１２の表面粗さ（例えばＲａ）は、０．１μｍ以下、好ましくは０．０１μｍ以下、より好ましくは０．００１μｍ以下である。また、保護層１２の成膜後に表面研削をして、求めるＴＴＶ、Ｒａを確保してもよい。
保護層１２が樹脂層である場合、熱可塑性樹脂、熱硬化性樹脂を、コンプレッションモールド、トランスファーモールド、インクジェットモールドなどの方法で形成することができる。この場合も、樹脂層の成膜後に表面研削をして、求めるＴＴＶ、Ｒａを確保することができる。
また、保護層１２、密着層１３、剥離層１４、および金属層１５は、例えば、ターゲットを変えたスパッタリング法で、同じチャンバー内で連続して形成することができる。
図２（ａ）〜図５（ｂ）は、キャリア１０を用いた半導体装置の製造方法を示す模式断面図である。
まず、図２（ａ）に示すように、前述したキャリア１０を準備する。なお、図２（ａ）以降の製造方法を示す断面図においては、図１に示す密着層１３および金属層１５の図示を省略している。
キャリア１０上には、図２（ｂ）に示すように、配線層２０が形成される。配線層２０は、複数の配線２２と、複数の配線２２間を絶縁する絶縁層２１とを有する。配線２２は、金属配線であり、例えばＣｕを含む。配線２２は、単層でも複数層でもよい。
図１に示す金属層１５上にレジストが形成される。そのレジストは露光および現像によりパターニングされ、メッキレジストが形成される。そして、金属層１５をシード層として用いたメッキ法により、メッキレジストから露出している金属層１５上に配線２２が形成される。その後、メッキレジストを除去する。その後、絶縁層２１が形成される。複数層の配線２２を形成する場合には、絶縁層２１にビアを形成する工程や、上層の配線２２を形成するメッキ工程などが続けられる。
配線層２０上には、図３（ａ）に示すように、半導体素子３０が実装される。半導体素子３０は、半導体層３１と、オンチップ配線層３２と、電極３３とを有する。電極３３が配線層２０の配線２２に接合され、半導体素子３０は配線２２と電気的に接続される。
半導体素子３０を配線層２０上に実装した後、図３（ｂ）に示すように、半導体素子３０を樹脂材４０で覆う。配線層２０上に、半導体素子３０と、半導体素子３０を覆う樹脂材４０とを有する樹脂プレート５０が形成される。
樹脂プレート５０を形成した後、図４（ａ）に示すように、例えばナイフ等の治具１００を用いて、剥離層１４の一部を破断する。
図１０は、図４（ａ）の構造体の模式上面図である。
例えば円形ウェーハ状態のキャリア１０における外周部には樹脂プレート５０が形成されていない。その外周部の一部分に治具１００による破断部１０１が形成される。
治具１００によって、配線層２０、金属層１５、剥離層１４、および密着層１３が厚さ方向に破断され、治具１００の先端は保護層１２に達する。破断部は、保護層１２で止まり、支持基板１１には達しない。したがって、支持基板１１には治具１００による傷が付かない。
破断部を形成した後、その破断部を起点にして、支持基板１１を樹脂プレート５０から剥離する。例えば、樹脂プレート５０側をダイシングテープを介してステージ上に固定した状態で、破断部に近い側から支持基板１１を真空吸着していくことで、支持基板１１を剥離する。
図４（ｂ）に示すように、支持基板１１と樹脂プレート５０とは、剥離層１４を境にして分離する。例えば、剥離層１４は、樹脂プレート５０側に付いた部分と、支持基板１１側に付いた部分とにそれぞれに分かれる。
樹脂プレート５０側の配線層２０に付いている剥離層１４は、例えばエッチングで除去される。その後、金属層１５も、例えばエッチングで除去される。支持基板１１が剥離され、図５（ａ）に示すように、配線層２０における樹脂プレート５０が形成された面とは反対側の面が露出する。その面に露出した配線２２の一部（パッド）には、電解めっき、もしくは無電解めっきにより、外部接続用の金属膜を形成する。さらに、必要に応じて、半田ボールや金属バンプが形成される。
その後、樹脂プレート５０および配線層２０は切断され、図５（ｂ）に示すように、複数の半導体装置６０に個片化される。
現在、支持基板の剥離方法として、剥離層にレーザ光を照射して材料改質し剥離をする方法と、剥離層にナイフ等で剥離のきっかけ（破断部）を形成して機械的に剥離をする方法の開発が進められている。
高価なレーザ装置を使用しないため、コスト観点で、機械剥離が注目されているが、剥離のきっかけ（破断部）の形成の際に、支持基板が損傷し、支持基板を再利用できないため、低コスト化の課題となっている。
本実施形態によれば、支持基板１１と剥離層１４の間に、剥離のきっかけとなる破断部の形成に使用するナイフの刃の先端を止める保護層１２を形成しているため、支持基板１１を損傷させずに、支持基板１１を剥離することができる。このため、支持基板１１の再利用が可能になり、プロセスコストを低減できる。
すなわち、剥離した支持基板１１上に残存した剥離層１４、金属層１５を除去した後、剥離層１４および金属層１５を再形成して、図１に示すキャリア１０を再び準備する。保護層１２および密着層１３も場合によっては再形成される。または、保護層１２は再形成ではなく、前回の使用で傷が入った表面を研削して再利用することもできる。そして、この再作成されたキャリア１０上に、前述した工程により、樹脂プレート５０を再び形成する。
図６（ａ）〜図７（ｂ）は、キャリア１０を用いた半導体装置の製造方法の他の例を示す模式断面図である。
図６（ａ）に示すように、キャリア１０における剥離層１４上に、半導体素子３０を実装する。半導体素子３０のオンチップ配線層３２が剥離層１４に対向される。
この例では、剥離層１４上のメッキ用シード層は不要にすることもできる。なお、メッキ用シード層の代わりに、剥離層１４の表面を保護するためのカバー層（絶縁膜や金属膜）や、半導体素子３０を接着、粘着させるための樹脂層が形成されていてもよい。
半導体素子３０をキャリア１０上に実装した後、図６（ｂ）に示すように、半導体素子３０を樹脂材４０で覆い、樹脂プレート５０を形成する。
その後、前述した工程と同様な方法で、剥離層１４に破断部を形成した後、その破断部を起点にして、支持基板１１を樹脂プレート５０から剥離する。このときも、破断部は、保護層１２で止まり、支持基板１１には達しない。
支持基板１１が剥離され、図７（ａ）に示すように、半導体素子３０のオンチップ配線層３２が露出する。この例では、剥離層１４上に形成している金属層や樹脂層を、支持基板１１の剥離後にエッチング等により除去する。そのオンチップ配線層３２、および樹脂材４０におけるオンチップ配線層３２側の面に、図７（ｂ）に示すように、配線層２０が形成される。この後、前述した例と同様に、複数の半導体装置に個片化される。
図８（ａ）〜図９（ｂ）は、キャリア１０を用いた半導体装置の製造方法のさらに他の例を示す模式断面図である。
図８（ａ）に示すように、キャリア１０における剥離層１４上に、半導体素子３０を実装する。半導体素子３０の実装には樹脂材料、もしくは、はんだ材料を使用する。半導体素子３０のオンチップ配線層３２および電極３３は、キャリア１０の反対側に向けられる。
この例では、剥離層１４上のメッキ用シード層は不要にすることもできる。なお、メッキ用シード層の代わりに、剥離層１４の表面を保護するためのカバー層（絶縁膜や金属膜）が形成されていてもよい。
半導体素子３０をキャリア１０上に実装した後、半導体素子３０を樹脂材４０で覆い、樹脂プレート５０を形成する。この後、樹脂材４０の表面は例えば研削され、図８（ｂ）に示すように、半導体素子３０の電極３３が樹脂材４０から露出される。
樹脂材４０における電極３３が露出した面に、図９（ａ）に示すように、配線層２０が形成される。電極３３は、配線層２０の配線２２と接続する。
その後、前述した工程と同様な方法で、剥離層１４に破断部を形成した後、その破断部を起点にして、支持基板１１を樹脂プレート５０から剥離する。このときも、破断部は、保護層１２で止まり、支持基板１１には達しない。
支持基板１１が剥離された図９（ｂ）に示す構造体は、前述した例と同様に、複数の半導体装置に個片化される。
図１１は、キャリア１０の他の例の模式断面図である。
図１１に示す例では、支持基板１１と保護層１２との間に、第２の密着層１６を設けている。この第２の密着層１６により、支持基板１１と保護層１２との間の密着性を高めることができ、保護層１２自体の材料選択の自由度が上がる。
なお、保護層１２として、治具１００よりも硬い層（例えば超硬合金層）を形成すると、保護層１２の薄化が可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…キャリア、１１…支持基板、１２…保護層、１３…第１の密着層、１４…剥離層、１５…金属層、１６…第２の密着層、２０…配線層、２１…絶縁層、２２…配線、３０…半導体素子、４０…樹脂材、５０…樹脂プレート、１０１…破断部

Claims (11)

  1. 支持基板と、
    前記支持基板の上に設けられた剥離層と、
    前記支持基板と前記剥離層との間に設けられた第１の密着層と、
    前記支持基板と前記第１の密着層との間に設けられ、前記剥離層の厚さおよび前記第１の密着層の厚さよりも厚い保護層と、
    を備えたキャリア。
  2. 前記保護層は、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｇｅ、Ｒｂ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｈ、Ｐｄ、Ａｇ、Ｓｎ、Ｓｍ、Ｇｄ、Ｄｙ、Ｅｒ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｔｈ、およびＵよりなる群から選択された少なくとも１つを含む金属または酸化物からなる請求項１記載のキャリア。
  3. 前記保護層は、樹脂層である請求項１記載のキャリア。
  4. 前記剥離層の表面を覆うカバー層をさらに備え、
    前記保護層は前記カバー層よりも厚い請求項１〜３のいずれか１つに記載のキャリア。
  5. 前記カバー層は、金属層である請求項４記載のキャリア。
  6. 前記支持基板と前記保護層との間に設けられた第２の密着層をさらに備えた請求項１〜５のいずれか１つに記載のキャリア。
  7. 支持基板と、前記支持基板の上に設けられた剥離層と、前記支持基板と前記剥離層との間に設けられた保護層と、を有するキャリアを準備する工程と、
    前記剥離層上に、半導体素子と、前記半導体素子を覆う樹脂材とを有する樹脂プレートを形成する工程と、
    前記剥離層を厚さ方向に破断して前記保護層に達し、前記支持基板には達しない破断部を、前記キャリアに形成する工程と、
    前記破断部を起点にして、前記支持基板を前記樹脂プレートから剥離する工程と、
    を備えた半導体装置の製造方法。
  8. 前記キャリアは、前記剥離層上に設けられた金属層を有し、
    前記金属層をパターニングして形成された配線を含む配線層を前記剥離層上に形成する工程をさらに有し、
    前記樹脂プレートは、前記配線層上に形成される請求項７記載の半導体装置の製造方法。
  9. 前記樹脂プレートにおける前記支持基板の剥離により露出した面に、配線層を形成する工程をさらに備えた請求項７記載の半導体装置の製造方法。
  10. 前記樹脂プレートにおける前記キャリアに支持されている面とは反対の面に、配線層を形成する工程をさらに備え、
    前記配線層を形成した後に、前記支持基板を前記樹脂プレートから剥離する請求項７記載の半導体装置の製造方法。
  11. 前記樹脂プレートから剥離した前記支持基板上に前記保護層および前記剥離層を再形成して、前記キャリアを再び準備する工程と、
    前記再形成された剥離層上に、前記樹脂プレートを再び形成する工程と、
    をさらに備えた請求項７〜１０のいずれか１つに記載の半導体装置の製造方法。
JP2019028074A 2019-02-20 2019-02-20 キャリアおよび半導体装置の製造方法 Pending JP2020131552A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019028074A JP2020131552A (ja) 2019-02-20 2019-02-20 キャリアおよび半導体装置の製造方法
CN202010018235.9A CN111599738A (zh) 2019-02-20 2020-01-08 载体及半导体装置的制造方法
TW109100703A TWI744768B (zh) 2019-02-20 2020-01-09 半導體裝置之製造方法
US16/743,072 US20200266089A1 (en) 2019-02-20 2020-01-15 Carrier and method for manufacturing semiconductor device
KR1020200020906A KR102386061B1 (ko) 2019-02-20 2020-02-20 캐리어 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019028074A JP2020131552A (ja) 2019-02-20 2019-02-20 キャリアおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020131552A true JP2020131552A (ja) 2020-08-31

Family

ID=72042240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019028074A Pending JP2020131552A (ja) 2019-02-20 2019-02-20 キャリアおよび半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20200266089A1 (ja)
JP (1) JP2020131552A (ja)
KR (1) KR102386061B1 (ja)
CN (1) CN111599738A (ja)
TW (1) TWI744768B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116636316A (zh) * 2020-11-11 2023-08-22 三井金属矿业株式会社 布线基板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088464A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 基板製造方法
WO2017122258A1 (ja) * 2016-01-12 2017-07-20 株式会社日立国際電気 混雑状況監視システム
WO2017150283A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017149811A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
JP3809681B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP2000038556A (ja) * 1998-07-22 2000-02-08 Nitto Denko Corp 半導体ウエハ保持保護用ホットメルトシート及びその貼り付け方法
JP4307825B2 (ja) * 2002-08-28 2009-08-05 リンテック株式会社 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
DE10256247A1 (de) * 2002-11-29 2004-06-09 Andreas Jakob Schichtverbund aus einer Trennschicht und einer Schutzschicht zum Schutze und zum Handling eines Wafers beim Dünnen, bei der Rückseitenbeschichtung und beim Vereinzeln
JP2005340655A (ja) * 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
JP5991373B2 (ja) * 2012-05-29 2016-09-14 旭硝子株式会社 ガラス積層体および電子デバイスの製造方法
TWI610374B (zh) * 2013-08-01 2018-01-01 格芯公司 用於將搬運器晶圓接合至元件晶圓以及能以中段波長紅外光雷射燒蝕釋出之接著劑
KR102268248B1 (ko) * 2014-01-29 2021-06-24 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법
CN105378150B (zh) * 2014-02-14 2018-06-22 古河电气工业株式会社 带载体极薄铜箔和使用该带载体极薄铜箔制造的覆铜层压板、印制电路板以及无核基板
KR102419729B1 (ko) * 2015-03-10 2022-07-12 니폰 덴키 가라스 가부시키가이샤 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판
JP2017088782A (ja) * 2015-11-13 2017-05-25 日東電工株式会社 積層体および合同体・組み合わせの回収方法・半導体装置の製造方法
KR20170074075A (ko) * 2015-12-21 2017-06-29 삼성전기주식회사 캐리어 기판
KR20190003470A (ko) * 2016-04-28 2019-01-09 린텍 가부시키가이샤 보호막 형성용 필름 및 보호막 형성용 복합 시트
US11525073B2 (en) * 2016-11-28 2022-12-13 Mitsui Mining & Smelting Co., Ltd. Multilayer circuit board manufacturing method
JP6887326B2 (ja) * 2017-06-28 2021-06-16 株式会社ディスコ 半導体パッケージの形成方法
JP6816046B2 (ja) * 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法
KR20210093849A (ko) * 2018-11-20 2021-07-28 미쓰이금속광업주식회사 캐리어를 구비한 금속박 및 그것을 사용한 밀리미터파 안테나 기판의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088464A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 基板製造方法
WO2017122258A1 (ja) * 2016-01-12 2017-07-20 株式会社日立国際電気 混雑状況監視システム
WO2017150283A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017149811A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法

Also Published As

Publication number Publication date
TW202032737A (zh) 2020-09-01
KR20200101875A (ko) 2020-08-28
TWI744768B (zh) 2021-11-01
CN111599738A (zh) 2020-08-28
KR102386061B1 (ko) 2022-04-14
US20200266089A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
JP5995695B2 (ja) Ｌｅｄ装置の製造方法
JP4659660B2 (ja) 半導体装置の製造方法
US7459343B2 (en) Method of manufacturing semiconductor device and support structure for semiconductor substrate
KR100517075B1 (ko) 반도체 소자 제조 방법
KR20150104467A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP6649308B2 (ja) 半導体装置およびその製造方法
JP5232185B2 (ja) 半導体装置の製造方法
JP2005158929A (ja) 半導体装置及びその製造方法
TW200411755A (en) Method of processing a semiconductor wafer
JP2011181822A (ja) 半導体装置の製造方法
TW201227937A (en) Image sensor chip package and method for forming the same
US8883627B2 (en) Method for chip packaging
JP2019009371A (ja) 半導体パッケージ、半導体パッケージの形成方法
TWI399817B (zh) 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法
JP5541618B2 (ja) 半導体パッケージの製造方法
JP2020131552A (ja) キャリアおよび半導体装置の製造方法
JP2004235612A (ja) 半導体装置の製造方法
JP4619308B2 (ja) 半導体装置の製造方法及び支持テープ
JP7362378B2 (ja) キャリア及び半導体装置の製造方法
US20220399235A1 (en) Manufacturing method for device chip
JP7395898B2 (ja) 半導体多面付け基板用部材、半導体多面付け基板、および半導体部材
JP3708342B2 (ja) 発光ダイオード素子の製造方法
KR100984848B1 (ko) 웨이퍼 에지를 보호하는 웨이퍼 스택 제작 방법
CN110504238B (zh) 封装载板结构及其制造方法
JP2010147358A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230120