[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN116636316A - 布线基板的制造方法 - Google Patents

布线基板的制造方法 Download PDF

Info

Publication number
CN116636316A
CN116636316A CN202180075534.9A CN202180075534A CN116636316A CN 116636316 A CN116636316 A CN 116636316A CN 202180075534 A CN202180075534 A CN 202180075534A CN 116636316 A CN116636316 A CN 116636316A
Authority
CN
China
Prior art keywords
layer
carrier
metal
device layer
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180075534.9A
Other languages
English (en)
Inventor
北畠有纪子
柳井威范
松浦宜范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN116636316A publication Critical patent/CN116636316A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种能够抑制剥离载体时对器件层造成的损伤且能够对剥离载体后的器件层精度良好地实施光刻处理的布线基板的制造方法。该布线基板的制造方法包含：准备在载体上依次具备剥离层、金属层和器件层的积层片的工序；以在俯视时通过比器件层的轮廓靠内侧的位置且其两端到达积层片的端部的方式，并且以在剖视时贯穿载体、剥离层和金属层的方式，从积层片的靠载体侧的表面划出切入线的工序；以及去除载体、剥离层和金属层的比切入线靠外侧的外缘部分，由此使器件层的靠金属层侧的表面的局部露出而成为用于促进载体的剥离的能够加压的露出部的工序。

Description

布线基板的制造方法
技术领域
本发明涉及一种布线基板的制造方法。
背景技术
近年来，为了提高印刷电路板的安装密度而进行小型化，开始广泛进行印刷电路板的多层化。这样的多层印刷电路板在便携式电子设备的多数中出于轻量化、小型化为目的而被利用。于是，对该多层印刷电路板要求层间绝缘层的厚度的进一步降低、以及作为布线板的更进一步的轻量化。
作为满足这样的要求的技术，采用使用无芯积层法的多层印刷电路板的制造方法。无芯积层法是指不使用所谓的芯基板、而是交替地积层(Build up)绝缘层与布线层来进行多层化的方法。无芯积层法中，为了能够容易地进行支撑体与多层印刷电路板的剥离，提出了使用带载体的金属箔的方案。例如，专利文献1(日本特开2005-101137号公报)中公开了一种半导体元件搭载用封装基板的制造方法，其包括以下步骤：在带载体的铜箔的载体面粘贴绝缘树脂层而制成支撑体，通过光致抗蚀加工、图案电镀铜、抗蚀剂去除等工序在带载体的铜箔的极薄铜层侧形成第一布线导体后，形成积层布线层，将带载体的支撑基板剥离，去除极薄铜层。
另外，为了专利文献1所示的嵌入电路的微细化，理想的是，将金属层的厚度设为1μm以下的带载体的金属箔。因此，为了实现金属层的厚度降低，提出了通过溅镀等气相法形成金属层的方案。例如，专利文献2(国际公开第2017/150283号)中公开了通过溅镀在玻璃片等载体上形成有剥离层、防反射层以及极薄铜层(例如膜厚300nm)的带载体的铜箔。另外，专利文献3(国际公开第2017/150284号)中公开了通过溅镀在玻璃片等载体上形成有中间层(例如密合金属层和剥离辅助层)、剥离层以及极薄铜层(例如膜厚300nm)的带载体的铜箔。专利文献2和3中还给出了如下启示：通过夹设由规定的金属构成的中间层来赋予载体机械剥离强度优异的稳定性、或者通过使防反射层呈理想的暗色，可以使图像检测(例如自动图像检测(AOI))中的辨识性提高。
尤其是，随着电子器件的更进一步小型化以及节电化，对半导体芯片和印刷电路板的高度集成化以及薄型化的需求正在提高。作为满足该需求的新一代封装技术，近年正在研究采用FO-WLP(Fan-Out Wafer Level Packaging)、PLP(Panel Level Packaging)。并且，在FO-WLP、PLP中，也正在研究采用无芯积层法。作为这样的方法之一，有被称作RDL-First(Redistribution Layer-First)法的方法，即，在无芯支撑体表面形成布线层以及根据需要的积层布线层后，进行芯片的安装和密封，之后剥离支撑体。例如，专利文献4(日本特开2015-35551号公报)中公开了一种半导体装置的制造方法，其包括如下步骤：在由玻璃或硅晶圆制成的支撑体的主面形成金属剥离层；在其之上形成绝缘树脂层；在其之上形成包含积层层的重布线层(Redistribution Layer)；在其之上的半导体集成电路的安装以及密封；由支撑体的去除带来的剥离层的露出；由剥离层的去除带来的2次安装焊盘的露出；以及在2次安装焊盘的表面形成焊锡凸块；以及2次安装。
另外，在从使用无芯积层法等制作成的带布线层的载体剥离载体时，布线层大幅地弯曲而引起断线、剥离，其结果是，可能造成布线层的连接可靠性降低。因此，提出应对该问题的载体的去除方法。例如，在专利文献5(日本特开2020-119952号公报)中，公开了从借助临时粘接层设置于载体的表面的工件(例如包含与临时粘接层接触的布线层、接合于布线层的多个芯片、以及将各芯片密封的模制层)去除载体的方法。在专利文献5所公开的方法中，通过形成载体的背面侧比设有工件的载体的表面侧向侧方突出的台阶部，并在自上方保持工件的状态下对台阶部施加朝下的力，能够从工件容易地去除载体。另外，在专利文献6(日本特开2020-27888号公报)中，关于从借助临时粘接层设置于载体的表面的工件去除载体的方法，公开了：使切削刀片从工件侧沿着载体的外周缘切入未达到载体的背面的深度，形成载体的背面侧比表面侧向外突出的台阶部。
现有技术文献
专利文献
专利文献1：日本特开2005-101137号公报
专利文献2：国际公开第2017/150283号
专利文献3：国际公开第2017/150284号
专利文献4：日本特开2015-35551号公报
专利文献5：日本特开2020-119952号公报
专利文献6：日本特开2020-27888号公报
发明内容
发明要解决的问题
对于剥离载体后的布线层的表面，有时进行包含电路图案的曝光转印的光刻处理。在此，在通常的曝光装置中，进行曝光的晶圆、面板等的对应尺寸是确定的，要求准备与该对应尺寸一致的晶圆等。即，在晶圆等的大小偏离规定的对应尺寸的情况下(例如比对应尺寸小的情况下)，成为曝光前的对位基准的对准标记会产生偏移，其结果是，无法适当进行对位，有可能对之后的曝光造成障碍。对于这点，在专利文献5和6所公开的载体的剥离方法中，虽然能够抑制剥离载体时对器件层(例如包含布线层、电子元件(芯片)和模制层)造成的损伤，但伴随有器件层自身的加工，其结果是，尺寸必然变小，因此难以对加工后的器件层精度良好地进行光刻处理。
本发明人等如今得到能够制造如下这样的布线基板的见解：通过在依次具备载体、剥离层、金属层和器件层的积层片的除器件层以外的部分划出规定的切入线，去除比该切入线靠外侧的外缘部分并形成能够对器件层加压的露出部，从而能够抑制剥离载体时对器件层造成的损伤，且能够对剥离载体后的器件层精度良好地实施光刻处理。
因而，本发明的目的在于，提供一种能够抑制剥离载体时对器件层造成的损伤且能够对剥离载体后的器件层精度良好地实施光刻处理的布线基板的制造方法。
用于解决问题的方案
根据本发明的一技术方案，提供一种布线基板的制造方法，其中，该布线基板的制造方法包含：准备在载体上依次具备剥离层、金属层和器件层的积层片的工序；以在俯视时通过比所述器件层的轮廓靠内侧的位置且其两端到达所述积层片的端部的方式，并且以在剖视时贯穿所述载体、所述剥离层和所述金属层的方式，从所述积层片的靠所述载体侧的表面划出切入线的工序；以及去除所述载体、所述剥离层和所述金属层的比所述切入线靠外侧的外缘部分，由此使所述器件层的靠所述金属层侧的表面的局部露出而成为用于促进所述载体的剥离的能够加压的露出部的工序。
根据本发明的另一技术方案，提供一种布线基板材料，该布线基板材料在载体上依次具备剥离层、金属层和器件层，其中，该布线基板材料沿着在俯视时通过比所述器件层的轮廓靠内侧的位置的至少1条线而缺少至少一处所述载体、所述剥离层和所述金属层的外缘部分，由此，所述器件层的靠所述金属层侧的表面的局部露出。
附图说明
图1A是利用示意性剖视图来表示本发明的布线基板的制造方法的一个例子的工序流程图。
图1B是利用从载体侧观察积层片的示意性俯视图来表示与图1A对应的工序的工序流程图。
图2是表示沿着器件层的轮廓预先切断金属层的伸出部分的工序的一个例子的图，相当于图1A的(ii)所示的工序之前的工序。
图3A的(i)是表示矩形形状的积层片中的切入线的位置的一个例子的俯视图，图3A的(ii)是表示去除矩形形状的积层片中的比该切入线靠外侧的外缘部分后的状态的俯视图。
图3B的(i)是表示圆板状的积层片中的切入线的位置的一个例子的俯视图，图3B的(ii)是表示去除圆板状的积层片中的比该切入线靠外侧的外缘部分后的状态的俯视图。
图4是表示从积层片剥离载体的工序的一个例子的图，相当于图1A的(iii)所示的工序之后的工序。
图5是利用示意性剖视图来表示以往的布线基板的制造方法的一个例子的工序流程图，相当于前半部分工序(工序(i)和工序(ii))。
图6是利用示意性剖视图来表示以往的布线基板的制造方法的一个例子的工序流程图，相当于接着图5所示的工序的后半部分工序(工序(iii)和工序(iv))。
图7A是利用俯视图来表示在载体为硅晶圆时基于剥离的外部应力的进展方向和解理取向一致且在硅晶圆产生裂缝的情况的工序流程图，相当于前半部分工序(工序(i)和工序(ii))。
图7B是利用俯视图来表示在载体为硅晶圆时基于剥离的外部应力的进展方向和解理取向一致且在硅晶圆产生裂缝的情况的工序流程图，相当于接着图7A所示的工序的后半部分工序(工序(iii)和工序(iv))。
图8A是利用俯视图来表示在载体为硅晶圆时基于剥离的外部应力的进展方向和解理取向不一致且能够抑制硅晶圆的裂缝的情况的工序流程图，相当于前半部分工序(工序(i)和工序(ii))。
图8B是利用俯视图来表示在载体为硅晶圆时基于剥离的外部应力的进展方向和解理取向不一致且能够抑制硅晶圆的裂缝的情况的工序流程图，相当于接着图8A所示的工序的后半部分工序(工序(iii)和工序(iv))。
具体实施方式
布线基板的制造方法
本发明涉及一种布线基板的制造方法。本发明的方法包含以下各工序：(1)积层片的准备、(2)切入线的形成、(3)能够加压的露出部的形成、(4)根据期望进行的载体的剥离以及(5)根据期望进行的金属层的去除。
以下，参照附图并说明各个工序(1)～(5)。
(1)积层片的准备
本发明的布线基板的制造方法的一个例子示于图1A和图1B。首先，如图1A的(i)所示，准备在载体12上依次具备剥离层15、金属层16和器件层20的积层片10。剥离层15设置在载体12上，是有助于载体12与金属层16的剥离的层。金属层16是设置在剥离层15上的由金属构成的层。器件层20是设置在金属层16上的、具有器件功能的层。
也可以是，积层片10在载体12与剥离层15之间还具有中间层14。中间层14、剥离层15和金属层16分别可以为由1层构成的单层，也可以为由2层以上构成的多层。
载体12可以由玻璃、陶瓷、硅、树脂和金属中的任一者构成，但优选为玻璃载体、单晶硅载体或多晶硅载体。根据本发明的优选的形态，载体12为直径100mm以上的圆板状，更优选为直径200mm以上且450mm以下的圆板状。根据本发明的另一优选的形态，载体12是短边为100mm以上的矩形形状，更优选是短边为150mm以上且600mm以下且长边为200mm以上且650mm以下的矩形形状。
器件层20优选包含布线层20a、设置在布线层20a上的电子元件20b、以及至少包围电子元件20b的模制层20c，更优选的是，模制层20c包围布线层20a和电子元件20b。不过，器件层20主要由布线层20a构成，也可以不包含电子元件20b和/或模制层20c。
优选的是，能够如下那样准备积层片10。首先，准备在载体12上具备根据期望设置的中间层14(即任意的层)、剥离层15和金属层16的带载体的金属箔18。接着，在金属层16的表面形成第1布线层。之后，以第1布线层为基础来构筑器件层20。第1布线层的形成和器件层20的构筑只要通过公知的方法进行即可，例如能够优选采用上述无芯积层法。在以下的说明中，有时将载体12、中间层14(存在的情况下)、剥离层15和金属层16总称为“带载体的金属箔18”。此外，在后面叙述带载体的金属箔18的优选形态。
对于积层片10，也可以是，金属层16具有在俯视时从器件层20的端部伸出的伸出部分E。在该情况下，如图2的(i)和图2的(ii)所示，优选的是，在划出后述的切入线C之前，在伸出部分E沿着器件层20的轮廓预先切断金属层16(根据期望，进一步切断剥离层15和中间层14(存在的情况下))。如此一来，能够从器件层20更进一步容易且可靠地剥离带载体的金属箔18。
(2)切入线的形成
从准备好的积层片10的靠载体12侧的表面划出切入线C。如图1A的(ii)所示，该切入线C以在剖视时贯穿载体12、中间层14(存在的情况下)、剥离层15和金属层16的方式在积层片10划出。此时，如图1B的(ii)所示，切入线C以在俯视时通过比器件层20的轮廓靠内侧的位置且其两端(即切入线C的两端)到达积层片10的端部的方式划出。通过在积层片10划出这样的切入线C，从而成为带载体的金属箔18中的、比切入线C靠外侧的外缘部分与比切入线C靠内侧的部分分开的状态。其结果是，在后述的能够加压的露出部P的形成工序中，能够去除带载体的金属箔18的比切入线C靠外侧的外缘部分。切入线C的形成方法只要采用公知的方法即可，并不特别限定。例如，能够使用刀具等切削工具或切削刀片等机床在积层片10划出切入线C。
优选的是，在积层片10，以使后述的能够加压的露出部P具有多边形形状或圆弧形状的方式设置切入线C。在此，在图3A的(i)和图3B的(i)中，分别示出矩形形状(长方形或正方形的形状)的积层片(图3A)和圆板状(晶圆形形状)的积层片(图3B)中的切入线C的位置的一个例子，在图3A的(ii)和图3B的(ii)中，分别示出去除矩形形状(长方形或正方形的形状)的积层片(图3A)和圆板状(晶圆形形状)的积层片(图3B)中的比切入线C靠外侧的外缘部分后的状态。在积层片10为矩形形状的情况下，例如通过沿着图3A的(i)所示的点线从载体12侧使用切削刀片在带载体的金属箔18划出切入线C，能够形成具有三角形形状的能够加压的露出部P(图3A的(ii))。另外，在积层片10为圆板状的情况下，例如通过沿着图3B的(i)所示的点线从载体12侧使用切削刀片在带载体的金属箔18划出切入线C，能够形成具有圆弧形状的能够加压的露出部P(图3B的(ii))。
在积层片10上，从能够有效地抑制剥离载体12时对布线层20a和电子元件20b造成的损伤的观点来看，优选通过设置至少两处切入线C而在器件层20形成至少两处后述的能够加压的露出部P。例如，在积层片10为矩形形状的情况下，如图3A的(i)所示，优选以对带载体的金属箔18和器件层20的对角线上的两个角(或四角)进行切除的方式设置切入线C。另外，在积层片10为圆板状的情况下，如图3B的(i)所示，优选沿着通过带载体的金属箔18和器件层20这两者的相互平行的两条直线(或进一步沿着与该两条直线垂直的两条直线)设置切入线C。在积层片10中，切入线C(和能够加压的露出部P)的设置部位的数量的上限并不特别限定，典型而言为4个部位以下。
在器件层20包含布线层20a、设置在布线层20a上的电子元件20b、以及包围布线层20a和电子元件20b的模制层20c的情况下，切入线C优选设置为，在俯视时不横穿布线层20a和电子元件20b，而是横穿模制层20c。如此一来，能够在仅由模制层20c构成的部分形成后述的能够加压的露出部P，因此，能够有效地抑制在剥离载体12时对布线层20a和电子元件20b造成的损伤。从该观点来看，切入线C优选设置为在俯视时通过在内侧距器件层20的轮廓0.5mm以上且30.0mm以下的区域，更优选设置为在俯视时通过在内侧距器件层20的轮廓1.0mm以上且15.0mm以下的区域，进一步优选设置为在俯视时通过在内侧距器件层20的轮廓1.5mm以上且5.0mm以下的区域。
(3)能够加压的露出部的形成
从形成有切入线C的积层片10去除载体12、中间层14(存在的情况下)、剥离层15和金属层16的比切入线C靠外侧的外缘部分。由此，如图1A的(iii)和图1B的(iii)所示，能够使器件层20的靠金属层16侧的表面的局部露出而成为能够加压的露出部P。能够加压的露出部P是为了促进载体12的剥离而能够对器件层20直接施加力的部位。在本说明书中，“加压”是指，对物(对象)施加力，包含对物(对象)进行“推”和“拉”这两个意思。在以下的说明中，有时将在器件层20设有能够加压的露出部P的积层片10称作“布线基板22”或“布线基板材料”。
如上所述，对于剥离载体12后的器件层20(例如包含布线层20a)的表面，有时进行包含电路图案的曝光转印的光刻处理。在此，在通常的曝光装置中，进行曝光的晶圆、面板等的对应尺寸是确定的，要求准备与该对应尺寸一致的晶圆等。即，在晶圆等的大小偏离规定的对应尺寸的情况下(例如比对应尺寸小的情况下)，成为曝光前的对位的基准的对准标记会产生偏移，其结果是，无法适当进行对位，有可能对之后的曝光造成障碍。
对于该点，在专利文献5和6所公开那样的以往的方法中，难以对剥离载体后的包含布线层等的器件层精度良好地进行光刻处理。在此，在图5和图6中，示出以往的布线基板的制造方法的一个例子。在图5和图6所示的以往工序中，首先，准备在带载体的金属箔118上设有器件层120的积层片110(图5的工序(i))。在该例子中，带载体的金属箔118在载体112上依次具备中间层114、剥离层115和金属层116。另外，器件层120包含布线层120a、电子元件120b和模制层120c。接着，从准备好的积层片110的器件层120侧，使用切削刀片B划出到达带载体的金属箔118的切口，去除器件层120的比切口靠外侧的外缘部分而形成伸出部分E(图5的工序(ii))。之后，在利用吸引装置S固定了器件层120的状态下，沿从器件层120拉离载体112的方向对形成的伸出部分E施加力(图6的工序(iii))。这样，从器件层120在剥离层115的位置处剥离载体112和中间层114(图6的工序(iv))。
如此，在以往的布线基板的制造方法中，去除器件层120的外缘部分(例如比距器件层120的轮廓0.2mm以上且5mm以下的位置靠外侧的部分)。因此，即使加工前的器件层120与曝光装置的对应尺寸一致(例如直径300mm的圆板状)，加工后的器件层120的尺寸(例如直径295mm的圆板状)也会小于曝光装置的对应尺寸。因而，在对剥离载体112后的器件层120进行光刻处理的情况下，会因器件层120与曝光装置的尺寸差而产生对准标记的偏移，其结果是，有可能无法适当进行曝光前的对位。因而，在以往的布线基板的制造方法中，难以对剥离载体后的器件层精度良好地进行光刻处理。
与此相对，在本发明的方法中，通过对积层片10中的载体12、中间层14(存在的情况下)、剥离层15和金属层16进行加工，从而形成能够加压的露出部P，因此能够保持器件层20的尺寸。因而，对于剥离载体12后的器件层20，能够适当地进行基于对准标记的曝光前的对位，结果能够精度良好地实施光刻处理。在此基础上，在剥离载体12时，通过对能够加压的露出部P施加适度的力，能够容易地剥离载体12，因此，能够抑制对器件层20造成的损伤。另外，由于能够通过物理剥离来简便地进行载体12的剥离去除，因此，还存在不必采用伴随有将剥离层溶解的溶液的浸没、激光照射等工序的剥离方法这样的优点。
(4)载体的剥离(任意工序)
根据期望，在去除带载体的金属箔18的外缘部分之后，从布线基板22在剥离层15的位置处剥离载体12和中间层14(存在的情况下)。此时，由于布线基板22具有能够加压的露出部P，因此能够容易地剥离载体12。在此，在图4中，示出剥离载体12的工序的一个例子。如图4的(i)和图4的(ii)所示，载体12等的剥离优选通过以下方式进行：在固定了载体12的状态下，沿从载体12拉离器件层20的方向(图4的(i)的箭头所示的方向)对器件层20的能够加压的露出部P施加力。对于能够加压的露出部P的加压方法并未特别限定，能够使用手、治工具、机械等。例如，通过使用按压构件对能够加压的露出部P进行按压、或者将钩构件钩挂于能够加压的露出部P并沿从载体12拉离器件层20的方向拉拽钩构件，能够剥离载体12。
在该剥离工序中，在载体为单晶硅载体的情况下，优选留意剥离的进展方向。在此，将带载体的金属箔18的载体12为单晶硅载体的情况下的、载体12的剥离工序分别示于图7A、图7B、图8A和图8B。在图7A～图8B所示的工序中，准备载体12为单晶硅载体的带载体的金属箔18(图7A的(i)和图8A的(i))，在带载体的金属箔18的金属层16上形成器件层20之后(图7A的(ii)和图8A的(ii))，进行载体12的剥离(图7B的(iii)和图7B的(iv)以及图8B的(iii)和图8B的(iv))。
如图7B的(iii)和图7B的(iv)所示，在以外部应力ST的进展方向和解理取向CL一致的方向进行了剥离的情况下，存在以施加有基于最初的剥离的外部应力ST的点为起点沿着解理取向CL产生裂缝CR等、硅载体被破坏的可能性。为了抑制这样的硅载体的解理所导致的破坏，在载体12为单晶硅载体时，如图8B的(iii)和图8B的(iv)所示，优选的是，以与硅载体上的x轴(图中的左右方向)的解理取向CL和y轴(图中的上下方向)的解理取向CL中的任一方向均不一致的方式施加外部应力ST而进行载体12的剥离。
更具体地进行说明。如图7A的(i)和图8的(i)所示，当以从载体12的中心起到槽口N为止的半直线L为起点向右旋转地(沿顺时针方向)规定角度θ时，θ＝0°、90°、180°和270°对应于解理取向CL。因此，对于基于剥离的外部应力ST的进展方向θr，如图8B的(iii)所示，优选的是，以使θr处于1°＜θr＜89°的范围内的方式保持外部应力ST的进展方向的同时进行剥离，更优选设为5°＜θr＜85°的范围内。通过满足这样的θr的范围的剥离方法，能够抑制由硅晶圆构成的载体12的破坏。该剥离时的特别优选θr的范围是，以半直线L为起点向右旋转θr＝45±5°、135±5°、225±5°和315±5°。对于这些角度，在硅晶圆的晶体取向＜100＞方向上晶圆最难以解理，因此，通过以这些角度使外部应力进展，能够在有效地抑制晶圆的破坏的同时进行载体的去除。另外，为了使外部应力ST的进展方向θr为上述角度，优选在使能够加压的露出部P形成为θr＝45±10°、135±10°、225±10°和/或315±10°之后进行载体12的剥离。
在至少形成两处能够加压的露出部P的情况下，优选的是，通过沿从载体12拉离器件层20的方向对上述至少两处的能够加压的露出部P施加力，从而进行载体12的剥离。如此一来，与能够加压的露出部P仅为一处的情况相比，能够使施加于能够加压的露出部P的力分散，其结果是，能够更进一步有效地抑制器件层20的损伤。为了进一步提高该效果，优选的是，通过在沿相对于由载体12限定的面(载体面)垂直的方向拉离器件层20的方向上施加力，从而进行载体12的剥离。
典型而言，器件层20的弹性模量可低于载体12的弹性模量。例如，器件层20的弹性模量小于载体12的弹性模量的1倍，更典型地小于0.7倍，更优选小于0.5倍。作为该形态的例子，可举出器件层20(例如模制层20c)包含树脂的情况。在该情况下，在剥离载体12等之前，优选使加强件抵接于器件层20的与金属层16所在侧相反的那一侧的面和/或器件层20的露出的端部。如此一来，能够更顺畅地进行载体12的剥离，且能够更进一步降低剥离载体12时对器件层20造成的损伤。既可以通过使加强件粘接(例如使用粘接剂、粘合带的粘接)于器件层20来进行加强件的抵接，也可以通过在不使用粘接剂等的情况下仅使加强件密合于器件层20来进行加强件的抵接。加强件优选由金属、橡胶(例如有机硅橡胶)、树脂(例如环氧树脂)或它们的组合构成。在使加强件抵接于器件层20的与金属层16所在侧相反的那一侧的面的情况下，既可以使整个该面抵接于加强件(例如有机硅橡胶那样的不具有刚性的加强件)，也可以以在俯视时至少布线层20a和电子元件20b被覆盖的方式使上述面的局部抵接于加强件(例如金属板那样的具有刚性的加强件)。
或者，器件层20的弹性模量可以高于载体12的弹性模量。例如，器件层20的弹性模量超过载体12的弹性模量的1倍，更典型地超过两倍，更优选超过4倍。作为该形态的例子，可举出器件层20(例如模制层20c)包含陶瓷的情况。在该情况下，能够不使上述加强件抵接于器件层20地较佳地进行载体12的剥离。不过，当然，在本形态中，也可以在使加强件抵接于器件层20之后剥离载体12。
(5)金属层的去除(任意工序)
根据期望，通过蚀刻将剥离载体12后露出的金属层16去除。如此一来，嵌入布线会露出，因此，更适合于在其之上进一步形成基于光刻处理的电路。金属层16的蚀刻只要基于公知的方法来进行即可，并不特别限定。
布线基板材料
根据本发明的优选形态，提供一种具备带载体的金属箔18和设置在带载体的金属箔18上的器件层20的布线基板22(布线基板材料)。该布线基板22沿着在俯视时通过比器件层20的轮廓靠内侧的位置的至少1条线而缺少至少一处带载体的金属箔18的外缘部分(参照图1B的(iii))。由此，在布线基板22中，器件层20的靠带载体的金属箔18侧的表面的局部露出，成为用于促进载体12(和存在的情况下的中间层14)的剥离的能够加压的露出部P(参照图1A的(iii))。根据这样的布线基板22，能够抑制剥离载体12(和存在的情况下的中间层14)时对器件层20造成的损伤，且能够对剥离后的器件层20精度良好地实施光刻处理。
布线基板22(布线基板材料)可以通过任意的方法来制造。典型而言，布线基板22相当于在上述布线基板的制造方法中在器件层20形成能够加压的露出部P之后且在剥离载体12之前的积层片10。因而，布线基板22例如能够采用图1A的(iii)和图1B的(iii)所示的结构。关于布线基板22所包含的器件层20如前所述。
带载体的金属箔
参照图1A，如上所述，在本发明的方法中，根据期望使用的带载体的金属箔18依次具备载体12、根据期望设置的中间层14、剥离层15和金属层16。
如上所述，载体12的材质为玻璃、陶瓷、硅、树脂、及金属均可。优选载体12由玻璃、单晶硅、多晶硅或陶瓷构成。载体12的形态为片、薄膜和板均可。另外，载体12也可以积层有这些片、薄膜及板等。例如，载体12可以为玻璃板、陶瓷板、硅晶圆、金属板等可以作为具有刚性的支撑体发挥功能的载体，也可以为金属箔、树脂薄膜等不具有刚性的形态。作为构成载体12的金属的优选例，可举出铜、钛、镍、不锈钢、铝等。作为陶瓷的优选例，可举出氧化铝、氧化锆、氮化硅、氮化铝、其他各种精细陶瓷等。作为树脂的优选例，可举出聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚酰胺、聚酰亚胺、尼龙、液晶聚合物、聚醚醚酮(PEEK(注册商标))、聚酰胺酰亚胺、聚醚砜、聚苯硫醚、聚四氟乙烯(PTFE)、乙烯-四氟乙烯(ETFE)等。从防止伴随搭载电子元件时的加热的无芯支撑体的翘曲的观点来看，更优选热膨胀系数(CTE)小于25ppm/K(典型的是1.0ppm/K以上且23ppm/K以下)的材料，作为这样的材料的例子，可举出如上所述的各种树脂(特别是聚酰亚胺、液晶聚合物等低热膨胀树脂)、玻璃、单晶硅、多晶硅及陶瓷等。另外，从确保处理性、芯片安装时的平坦性的观点来看，载体12的维氏硬度优选为100HV以上，更优选为150HV以上且2500HV以下。作为满足这些特性的材料，载体12优选由玻璃、硅或陶瓷构成，更优选由玻璃或陶瓷构成，特别优选由玻璃构成。作为由玻璃构成的载体12，例如可举出玻璃板。将玻璃用作载体12时，由于轻量、热膨胀系数低、绝缘性高、刚性且表面平坦，因此有可以使金属层16的表面极度平滑等优点。另外，载体12为玻璃时，具有以下等优点：具有有利于微细电路形成的表面平坦性(共面性)；在布线制造工序中的除钻污、各种镀工序中具有耐化学药品性；将载体12从带载体的金属箔18剥离时可以采用化学分离法。作为构成载体12的玻璃的优选例，可举出石英玻璃、硼硅酸玻璃、无碱玻璃、钠钙玻璃、铝硅玻璃、以及它们的组合，更优选无碱玻璃、钠钙玻璃、及它们的组合，特别优选无碱玻璃。无碱玻璃为以二氧化硅、氧化铝、氧化硼、以及氧化钙或氧化钡等碱土类金属氧化物作为主要成分且进一步含有硼酸的、实质上不含碱金属的玻璃。该无碱玻璃在0℃～350℃的宽温度范围中的热膨胀系数为3ppm/K以上且5ppm/K以下的范围，低且稳定，因此具有可以将伴随有加热的工序中的玻璃的翘曲控制为最小限度的优点。载体12的厚度优选为100μm以上且2000μm以下，更优选为300μm以上且1800μm以下，进一步优选为400μm以上且1100μm以下。载体12为这样的范围内的厚度时，可以边确保不对处理造成阻碍的适当的强度，边实现布线的薄型化及降低搭载电子元器件时产生的翘曲。
根据期望设置的中间层14可以为1层结构，也可以为2层以上的结构。中间层14由2层以上的层构成时，中间层14包含：设置在载体12正上方的第1中间层和与剥离层15相邻设置的第2中间层。从确保与载体12的密合性的方面来看，第1中间层优选为由选自由Ti、Cr、Al及Ni组成的组中的至少1种金属构成的层。第1中间层可以为纯金属，也可以为合金。第1中间层的厚度优选为5nm以上且500nm以下，更优选为10nm以上且300nm以下，进一步优选为18nm以上且200nm以下，特别优选为20nm以上且100nm以下。从将与剥离层15的剥离强度控制为期望的值的方面来看，第2中间层优选为由Cu构成的层。第2中间层的厚度优选为5nm以上且500nm以下，更优选为10nm以上且400nm以下，进一步优选为15nm以上且300nm以下，特别优选为20nm以上且200nm以下。第1中间层与第2中间层之间也可以存在其他夹设层，作为夹设层的构成材料的例子，可举出选自由Ti、Cr、Mo、Mn、W及Ni组成的组中的至少1种金属与Cu的合金等。另一方面，中间层14为1层结构时，可以直接采用上述的第1中间层作为中间层，也可以用1层中间合金层替换第1中间层和第2中间层。该中间合金层优选由如下铜合金构成：选自由Ti、Cr、Mo、Mn、W、Al及Ni组成的组中的至少1种金属的含量为1.0at％以上，且Cu含量为30at％以上。中间合金层的厚度优选为5nm以上且500nm以下，更优选为10nm以上且400nm以下，进一步优选为15nm以上且300nm以下，特别优选为20nm以上且200nm以下。此外，上述各层的厚度设为通过用透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。构成中间层14的金属也可以包含由原料成分、成膜工序等引起的不可避免的杂质。另外，虽然没有特别限制，但在中间层14成膜后暴露于大气的情况下，容许由其引起的混入氧的存在。中间层14可以用任何方法制造，但从可以具备膜厚分布的均匀性的方面来看，特别优选为通过使用金属靶的磁控溅射法形成的层。
剥离层15是能够实现载体12以及存在时的中间层14的剥离、或使其容易的层。剥离层15为有机剥离层及无机剥离层均可。作为有机剥离层中使用的有机成分的例子，可举出含氮有机化合物、含硫有机化合物、羧酸等。作为含氮有机化合物的例子，可举出三唑化合物、咪唑化合物等。另一方面，作为无机剥离层中使用的无机成分的例子，可举出含有Cu、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、In、Sn、Zn、Ga、Mo中的至少一种以上的金属氧化物或金属氮氧化物或者碳等。这些之中，从剥离容易性、膜形成性方面等来看，剥离层15优选为主要包含碳的层，更优选主要由碳或烃形成的层，进一步优选由属于硬质碳膜的无定形碳形成的层。此时，剥离层15(即含碳层)优选通过XPS测定的碳浓度为60原子％以上，更优选为70原子％以上，进一步优选为80原子％以上，特别优选为85原子％以上。碳浓度的上限值没有特别限定，可以为100原子％，但现实的是98原子％以下。剥离层15可以包含不可避免的杂质(例如源自气氛等周围环境的氧、碳、氢等)。另外，剥离层15中，可能会因之后积层的金属层16等的成膜方法从而混入作为剥离层15而含有的金属以外的种类的金属原子。在使用含碳层作为剥离层15的情况下，剥离层15与载体的相互扩散性及反应性小，即使承受大于300℃的温度下的压力加工等，也能够防止金属层与接合界面之间的、由高温加热导致的金属结合的形成，能够维持载体剥离去除容易的状态。从抑制剥离层15中的过度的杂质、其他层的连续生产率等方面来看，剥离层15优选为通过溅镀等气相法形成的层。使用含碳层作为剥离层15的情况下的厚度优选为1nm以上且20nm以下，更优选为1nm以上且10nm以下。该厚度设为通过透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。
剥离层15可以是包含金属氧化物层或含碳层的层，或者也可以为包含金属氧化物及碳这两者的层。特别是在带载体的金属箔18包含中间层14时，含碳层有助于载体12的稳定剥离，并且金属氧化物层能够抑制源自中间层14和金属层16的金属元素的伴随加热的扩散，结果即使例如以350℃以上的高温加热后，也能够保持稳定的剥离性。金属氧化物层优选为包含由Cu、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、In、Sn、Zn、Ga、Mo及它们的组合构成的金属的氧化物的层。从能够通过调节成膜时间来容易地控制膜厚的方面来看，金属氧化物层特别优选为通过使用金属靶并在氧化性气氛下进行溅射的反应性溅射法形成的层。金属氧化物层的厚度优选为0.1nm以上且100nm以下。作为金属氧化物层的厚度的上限值，更优选为60nm以下，进一步优选为30nm以下，特别优选为10nm以下。该厚度设为通过使用透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。此时，作为剥离层15而积层金属氧化物层和碳层的顺序没有特别限定。另外，剥离层15也可以以无法清晰地确定金属氧化物层和含碳层的边界的混相(即包含金属氧化物和碳这两者的层)的状态存在。
同样，从即使在高温下的热处理后也保持稳定的剥离性的观点来看，剥离层15还可以为与金属层16相邻一侧的面为氟化处理面和/或氮化处理面的含金属层。含金属层中氟的含量及氮的含量之和为1.0原子％以上的区域(以下称作“(F+N)区域”)优选以10nm以上的厚度存在，(F+N)区域优选存在于含金属层的金属层16侧。(F+N)区域的厚度(SiO2换算)设为通过使用XPS对带载体的金属箔18进行深度方向元素分析而确定的值。氟化处理面或氮化处理面能够通过反应性离子蚀刻(RIE：Reactive ion etching)或反应性溅射法来优选地形成。另一方面，含金属层中包含的金属元素优选具有负的标准电极电位。作为含金属层中包含的金属元素的优选例，可举出Cu、Ag、Sn、Zn、Ti、Al、Nb、Zr、W、Ta、Mo及它们的组合(例如合金、金属间化合物)。含金属层中的金属元素的含有率优选为50原子％以上且100原子％以下。含金属层可以为由1层构成的单层，也可以为由2层以上构成的多层。含金属层整体的厚度优选为10nm以上且1000nm以下，更优选为30nm以上且500nm以下，进一步优选为50nm以上且400nm以下，特别优选为100nm以上且300nm以下。含金属层自身的厚度设为通过使用透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。
或者，剥离层15也可以是含金属氮氧化物的层来替代碳层等。含金属氮氧化物的层的与载体12所在侧相反的那一侧(即金属层16所在侧)的表面优选含有由选自由TaON、NiON、TiON、NiWON和MoON组成的组中的至少1种金属氮氧化物。另外，从确保载体12与金属层16的密合性的方面来看，含金属氮氧化物的层的靠载体12侧的表面优选含有由选自由Cu、Ti、Ta、Cr、Ni、Al、Mo、Zn、W、TiN和TaN组成的组中的至少1种。如此一来，能够抑制金属层16表面的异物颗粒数而提高电路形成性，且即使在高温条件下进行了长时间加热之后，也能够保持稳定的剥离强度。含金属氮氧化物的层的厚度优选为5nm以上且500nm以下，更优选为10nm以上且400nm以下，进一步优选为20nm以上且200nm以下，特别优选为30nm以上且100nm以下。该厚度设为通过透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。
金属层16为由金属构成的层。金属层16可以为1层结构，也可以为2层以上的结构。金属层16由2层以上的层构成时，金属层16可以为在剥离层15的与载体12相反的面侧依次积层第1金属层至第m金属层(m为2以上的整数)的各金属层而成的结构。金属层16整体的厚度优选为1nm以上且2000nm以下，优选为100nm以上且1500nm以下，更优选为200nm以上且1000nm以下，进一步优选为300nm以上且800nm以下，特别优选为350nm以上且500nm以下。金属层16的厚度设为通过使用透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。以下，对金属层16由第1金属层和第2金属层这2层构成的例子进行说明。
第1金属层优选为对带载体的金属箔18赋予蚀刻阻挡功能、防反射功能等期望的功能的层。作为构成第1金属层的金属的优选例，可举出Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、Mo及它们的组合，更优选为Ti、Zr、Al、Cr、W、Ni、Mo及它们的组合，进一步优选为Ti、Al、Cr、Ni、Mo及它们的组合，特别优选为Ti、Mo及它们的组合。这些元素具有相对于闪蚀液(例如铜闪蚀液)不溶解的性质，其结果，可以对闪蚀液呈现优异的耐化学药品性。因此，与后述的第2金属层相比，第1金属层为难以被闪蚀液蚀刻的层，因此能够作为蚀刻阻挡层发挥功能。另外，构成第1金属层的上述金属还具有防止光的反射的功能，因此第1金属层还能够作为用于使图像检査(例如自动图像检査(AOI))中的辨识性提高的防反射层发挥功能。第1金属层可以为纯金属，也可以为合金。构成第1金属层的金属也可以包含由原料成分、成膜工序等引起的不可避免的杂质。另外，上述金属的含有率的上限没有特别限定，也可以为100原子％。第1金属层优选为通过物理气相沉积(PVD)法形成的层，更优选为通过溅镀形成的层。第1金属层的厚度优选为1nm以上且500nm以下，更优选为10nm以上且400nm以下，进一步优选为30nm以上且300nm以下，特别优选为50nm以上且200nm以下。
作为构成第2金属层的金属的优选例，可举出第4副族、第5副族、第6副族、第8副族(第9族)、第8副族(第10族)及第1副族(第11族)的过渡元素、Al、及它们的组合(例如合金、金属间化合物)，更优选为第4副族及第1副族(第11族)的过渡元素、Al、Nb、Co、Ni、Mo、及它们的组合，进一步优选为第1副族(第11族)的过渡元素、Ti、Al、Mo、及它们的组合，特别优选为Cu、Ti、Mo、及它们的组合，最优选为Cu。第2金属层可以通过任何方法制造，例如可以为通过化学金属镀覆法及电解金属镀覆法等湿式成膜法、溅镀及真空蒸镀等物理气相沉积(PVD)法、化学气相成膜、或它们的组合形成的金属箔。从容易应对由极薄化导致的细间距化的观点来看，特别优选的第2金属层为通过溅射法、真空蒸镀等物理气相沉积(PVD)法形成的金属层，最优选为通过溅射法制造的金属层。另外，第2金属层优选为未粗化的金属层，但只要不对布线图案形成造成障碍，则第2金属层也可以为通过预粗化、软蚀刻处理、清洗处理、氧化还原处理而产生二次粗化的层。从应对细间距化的观点来看，第2金属层的厚度优选为10nm以上且1000nm以下，更优选为20nm以上且900nm以下，进一步优选为30nm以上且700nm以下，进一步更优选为50nm以上且600nm以下，特别优选为70nm以上且500nm以下，最优选为100nm以上且400nm以下。从成膜厚度的面内均匀性、片状、卷状下的生产率的观点来看，上述范围内的厚度的金属层优选通过溅射法制造。
金属层16为1层结构时，优选直接采用上述的第2金属层作为金属层16。另一方面，金属层16为n层(n为3以上的整数)结构时，优选将金属层16的从第1金属层起到第(n-1)金属层为止设为上述第1金属层的结构，优选将金属层16的最外层、即第n金属层设为上述第2金属层的结构。
优选的是，通过使金属层16、根据期望设置的中间层14以及根据期望设置的剥离层15(即至少使金属层16、例如使金属层16和中间层14)伸出到载体12的端面，从而覆盖该端面。即，优选的是，不仅载体12的表面被覆盖，而且载体12的端面也至少被金属层16覆盖。通过还覆盖端面，不仅能够防止布线基板的制造工序中药液向载体12渗入，还能够牢固地防止在对带载体的金属箔18或积层片10进行处理时的侧端部的因剥离而引起的破片、即剥离层15上的覆膜(即金属层16)的缺损。对于载体12的端面的覆盖区域，优选为从载体12的表面去向厚度方向(即相对于载体表面垂直的方向)0.1mm以上的区域，更优选0.2mm以上的区域，进一步优选遍及载体12的端面的整个区域。

Claims (18)

1.一种布线基板的制造方法，其中，
该布线基板的制造方法包含：
准备在载体上依次具备剥离层、金属层和器件层的积层片的工序；
以在俯视时通过比所述器件层的轮廓靠内侧的位置且其两端到达所述积层片的端部的方式，并且以在剖视时贯穿所述载体、所述剥离层和所述金属层的方式，从所述积层片的靠所述载体侧的表面划出切入线的工序；以及
去除所述载体、所述剥离层和所述金属层的比所述切入线靠外侧的外缘部分，由此使所述器件层的靠所述金属层侧的表面的局部露出而成为用于促进所述载体的剥离的能够加压的露出部的工序。
2.根据权利要求1所述的方法，其中，
所述积层片的所述金属层具有在俯视时从所述器件层的端部伸出的伸出部分，
所述方法还包含在划出所述切入线之前，在所述伸出部分沿着所述器件层的轮廓预先切断所述金属层的工序。
3.根据权利要求1或2所述的方法，其中，
该方法还包含在去除所述外缘部分后，从所述积层片在所述剥离层的位置处剥离所述载体的工序。
4.根据权利要求3所述的方法，其中，
在所述载体的剥离中包含以下步骤：在固定了所述载体的状态下，沿从所述载体拉离所述器件层的方向对所述器件层的所述能够加压的露出部施加力。
5.根据权利要求1至4中任一项所述的方法，其中，
所述切入线设置为在俯视时通过在内侧距所述器件层的轮廓0.5mm以上且30.0mm以下的区域。
6.根据权利要求1至5中任一项所述的方法，其中，
以使所述能够加压的露出部具有多边形形状或圆弧形状的方式设置所述切入线。
7.根据权利要求3至6中任一项所述的方法，其中，
通过设置至少两处所述切入线而形成至少两处所述能够加压的露出部，
通过沿从所述载体拉离所述器件层的方向对所述至少两处的能够加压的露出部施加力，从而进行所述载体的剥离。
8.根据权利要求7所述的方法，其中，
通过在沿相对于由所述载体限定的面垂直的方向拉离所述器件层的方向上施加力，从而进行所述载体的剥离。
9.根据权利要求1至8中任一项所述的方法，其中，
所述器件层包含布线层、设置在所述布线层上的电子元件、以及包围所述布线层和所述电子元件的模制层，
所述切入线设置为，在俯视时不横穿所述布线层和所述电子元件，而是横穿所述模制层。
10.根据权利要求1至9中任一项所述的方法，其中，
所述器件层的弹性模量低于所述载体的弹性模量。
11.根据权利要求10所述的方法，其中，
所述器件层包含树脂。
12.根据权利要求1至9中任一项所述的方法，其中，
所述器件层的弹性模量高于所述载体的弹性模量。
13.根据权利要求12所述的方法，其中，
所述器件层包含陶瓷。
14.根据权利要求1至13中任一项所述的方法，其中，
所述载体为玻璃载体。
15.根据权利要求1至14中任一项所述的方法，其中，
所述载体是直径100mm以上的圆板状或是短边为100mm以上的矩形形状。
16.根据权利要求1至15中任一项所述的方法，其中，
在准备所述积层片中包含：
准备在载体上具备剥离层和金属层的带载体的金属箔的工序；
在所述金属层的表面形成第1布线层的工序；以及
以所述第1布线层为基础来构筑所述器件层的工序。
17.根据权利要求3至16中任一项所述的方法，其中，
该方法还包含通过蚀刻将剥离所述载体后露出的所述金属层去除的工序。
18.一种布线基板材料，该布线基板材料在载体上依次具备剥离层、金属层和器件层，其中，
该布线基板材料沿着在俯视时通过比所述器件层的轮廓靠内侧的位置的至少1条线而缺少至少一处所述载体、所述剥离层和所述金属层的外缘部分，由此，所述器件层的靠所述金属层侧的表面的局部露出。
CN202180075534.9A 2020-11-11 2021-08-06 布线基板的制造方法 Pending CN116636316A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020187948 2020-11-11
JP2020-187948 2020-11-11
PCT/JP2021/029415 WO2022102182A1 (ja) 2020-11-11 2021-08-06 配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN116636316A true CN116636316A (zh) 2023-08-22

Family

ID=81601067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180075534.9A Pending CN116636316A (zh) 2020-11-11 2021-08-06 布线基板的制造方法

Country Status (7)

Country Link
US (1) US20230420270A1 (zh)
EP (1) EP4246565A4 (zh)
JP (1) JP7212210B2 (zh)
KR (1) KR20230104908A (zh)
CN (1) CN116636316A (zh)
TW (1) TWI825464B (zh)
WO (1) WO2022102182A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053565A1 (ja) * 2022-09-05 2024-03-14 三井金属鉱業株式会社 配線基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2083072C (en) * 1991-11-21 1998-02-03 Shinichi Hasegawa Method for manufacturing polyimide multilayer wiring substrate
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP5473838B2 (ja) * 2010-03-30 2014-04-16 日本電解株式会社 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
JP5110178B2 (ja) * 2010-04-13 2012-12-26 株式会社デンソー 半導体装置およびその製造方法
JP2014072440A (ja) * 2012-09-28 2014-04-21 Nitto Denko Corp 半導体装置の製造方法、及び、接着シート
KR101460034B1 (ko) * 2013-03-27 2014-11-11 주식회사 심텍 캐리어 기판을 이용하는 박형 인쇄회로기판의 제조 방법
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016134497A (ja) * 2015-01-19 2016-07-25 凸版印刷株式会社 配線基板積層体及びこれを用いた半導体装置の製造方法
WO2017149811A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017149810A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
KR102179806B1 (ko) * 2016-10-06 2020-11-17 미쓰이금속광업주식회사 다층 배선판의 제조 방법
US11525073B2 (en) * 2016-11-28 2022-12-13 Mitsui Mining & Smelting Co., Ltd. Multilayer circuit board manufacturing method
JP7187112B2 (ja) 2018-08-13 2022-12-12 株式会社ディスコ キャリア板の除去方法
JP7146354B2 (ja) 2019-01-22 2022-10-04 株式会社ディスコ キャリア板の除去方法
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2022102182A1 (zh) 2022-05-19
TW202218892A (zh) 2022-05-16
KR20230104908A (ko) 2023-07-11
US20230420270A1 (en) 2023-12-28
EP4246565A4 (en) 2024-05-08
TWI825464B (zh) 2023-12-11
WO2022102182A1 (ja) 2022-05-19
EP4246565A1 (en) 2023-09-20
JP7212210B2 (ja) 2023-01-24

Similar Documents

Publication Publication Date Title
KR102426429B1 (ko) 캐리어를 구비한 구리박 및 그 제조 방법, 그리고 배선층을 구비한 코어리스 지지체 및 프린트 배선판의 제조 방법
KR102493697B1 (ko) 다층 배선판의 제조 방법
US11527415B2 (en) Multilayer circuit board manufacturing method
KR102386554B1 (ko) 유리 캐리어를 구비하는 구리박 및 그 제조 방법
CN116636316A (zh) 布线基板的制造方法
TWI807546B (zh) 配線基板及其修整方法、以及多層配線板
KR20210093849A (ko) 캐리어를 구비한 금속박 및 그것을 사용한 밀리미터파 안테나 기판의 제조 방법
TWI817577B (zh) 配線基板之製造方法
CN117652212A (zh) 布线基板的制造方法
TWI857285B (zh) 多層基板的製造方法及配線基板
EP4318567A1 (en) Multilayer substrate manufacturing method and wiring substrate
WO2024053565A1 (ja) 配線基板の製造方法
CN118946454A (zh) 带载体的金属箔
CN113826194B (zh) 带载体的金属箔以及其使用方法和制造方法
WO2024181241A1 (ja) 配線板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination