[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2020107763A - 半導体素子の実装方法及び半導体装置の製造方法 - Google Patents

半導体素子の実装方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2020107763A
JP2020107763A JP2018246087A JP2018246087A JP2020107763A JP 2020107763 A JP2020107763 A JP 2020107763A JP 2018246087 A JP2018246087 A JP 2018246087A JP 2018246087 A JP2018246087 A JP 2018246087A JP 2020107763 A JP2020107763 A JP 2020107763A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
mounting
stretchable film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018246087A
Other languages
English (en)
Other versions
JP7436772B2 (ja
Inventor
正和 酒本
Masakazu Sakamoto
正和 酒本
健次 鈴木
Kenji Suzuki
健次 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2018246087A priority Critical patent/JP7436772B2/ja
Priority to US16/726,315 priority patent/US11404398B2/en
Publication of JP2020107763A publication Critical patent/JP2020107763A/ja
Application granted granted Critical
Publication of JP7436772B2 publication Critical patent/JP7436772B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】半導体素子の高密度化ができる半導体素子の実装方法及び半導体装置の製造方法を提供する。【解決手段】半導体素子の実装方法は、伸縮性フィルムを弾性力に抗して伸張させ、伸張状態の前記伸縮性フィルムの予め設定された領域に複数の半導体素子を離間して載置する工程Ｓ１０１と、前記伸縮性フィルムの弾性力によって伸張状態を解除する工程Ｓ１０２と、を含み、前記半導体素子を載置した直後の前記半導体素子同士の間隔（ｄ１）より、前記伸縮性フィルムの伸張状態を解除した後の前記半導体素子同士の間隔（ｄ２）の方を狭くして、前記半導体素子同士の間隔（ｄ２）を実装間隔とする。【選択図】図２

Description

本開示は、半導体素子の実装方法及び半導体装置の製造方法に関するものである。
従来、発光装置を製造する際、複数の発光素子を基板に実装することが行われている。例えば、特許文献１には、複数の発光素子を基板に配置しておき、別の基板へ一括に接合させる際に、基板同士の線膨張係数が異なる場合でも、発光素子を基板の所望の位置へ接合可能な発光装置の製造方法が開示されている。
特開２０１６−１９５１５４号公報
特許文献１では、発光素子の高密度化を行うためにさらなる改善の余地がある。
そこで、本開示に係る実施形態は、半導体素子の高密度化ができる半導体素子の実装方法及び半導体装置の製造方法を提供することを課題とする。
本開示の実施形態に係る半導体素子の実装方法は、伸縮性フィルムを弾性力に抗して伸張させ、伸張状態の前記伸縮性フィルムの予め設定された領域に複数の半導体素子を離間して載置する工程と、前記伸縮性フィルムの弾性力によって伸張状態を解除する工程と、を含み、前記半導体素子を載置した直後の前記半導体素子同士の間隔（ｄ１）より、前記伸縮性フィルムの伸張状態を解除した後の前記半導体素子同士の間隔（ｄ２）の方を狭くして、前記半導体素子同士の間隔（ｄ２）を実装間隔とする。
本開示の実施形態に係る半導体装置の製造方法は、前記記載の半導体素子の実装方法を行った後、前記半導体素子を被覆部材で被覆する工程と、前記伸縮性フィルムを剥がし、前記電極を露出させる工程と、を含む。
本開示の実施形態に係る半導体装置の製造方法は、前記記載の半導体素子の実装方法を行った後、前記電極と反対の面が支持基板に対向するように、前記半導体素子を前記支持基板に載置する工程と、前記伸縮性フィルムを剥がし、前記電極を露出させる工程と、を含む。
本開示の実施形態に係る半導体装置の製造方法は、前記記載の半導体素子の実装方法を行った後、前記電極が支持基板に対向するように、前記半導体素子を前記支持基板に載置する工程と、前記伸縮性フィルムを剥がす工程と、前記半導体素子を被覆部材で被覆する工程と、前記半導体素子を個片化する工程と、を含む。
本開示の実施形態に係る半導体装置の製造方法は、前記記載の半導体素子の実装方法を行った後、前記電極が支持基板に対向するように、前記半導体素子を前記支持基板に載置する工程と、前記支持基板と前記伸縮性フィルムとの間に、前記半導体素子の側面を被覆する被覆部材を配置する工程と、前記伸縮性フィルムを剥がす工程と、前記半導体素子を個片化する工程と、を含む。
本開示の実施形態に係る半導体装置の製造方法は、伸縮性フィルム上に配線パターンを形成する工程と、伸縮性フィルムを弾性力に抗して伸張させ、伸張状態の前記伸縮性フィルムの予め設定された領域に複数の半導体素子を離間して載置する工程と、前記伸縮性フィルムの弾性力によって伸張状態を解除する工程と、を含み、前記配線パターンを形成する工程は、前記半導体素子を載置する領域を有する一対の配線パターンを、前記半導体素子を載置する領域が並列するように等間隔で複数形成し、前記半導体素子を載置した直後の前記半導体素子同士の間隔（ｄ１）より、前記伸縮性フィルムの伸張状態を解除した後の前記半導体素子同士の間隔（ｄ２）の方を狭くして、前記半導体素子同士の間隔（ｄ２）を実装間隔とする。
本開示の実施形態に係る半導体素子の実装方法及び半導体装置の製造方法によれば、半導体素子の高密度化ができる。
第１実施形態に係る半導体装置の構成を示す模式的に示す平面図である。 第１実施形態に係る半導体装置の構成を示す模式的に示す断面図であり、図１ＡのＩＢ−ＩＢ線における断面図である。 第１実施形態に係る半導体素子の実装方法の手順を示すフローチャートである。 第１実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムを固定器具に取り付け、固定器具で伸縮性フィルムを伸張させた状態を模式的に示す平面図である。 第１実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムに半導体素子を載置した状態を模式的に示す平面図である。 第１実施形態に係る半導体素子の実装方法において、伸縮性フィルムの伸張状態を解除する工程を模式的に示す平面図である。 従来技術における、半導体素子を支持基板に実装する際に半導体素子同士が接触する状態を説明する模式的な平面図である。 従来技術における、半導体素子を支持基板に実装する際の実装精度について説明する模式的な平面図である。 従来技術における、半導体素子を支持基板に実装する際のθ回転について説明する模式的な平面図である。 従来技術における、半導体素子を支持基板に実装する際の必要クリアランスについて説明する模式的な平面図である。 第１実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。 第１実施形態に係る半導体装置の製造方法において、半導体素子を支持基板に載置する工程及びフィルムを剥がして電極を露出させる工程を模式的に示す平面図である。 第１実施形態に係る半導体装置の製造方法において、半導体素子を被覆部材で被覆する工程を模式的に示す平面図である。 第１実施形態に係る半導体装置の製造方法において、半導体素子を被覆部材で被覆する工程を模式的に示す断面図であり、図７ＢのＶＩＩＣ−ＶＩＩＣ線における断面図である。 第１実施形態に係る半導体装置の製造方法において、研磨して電極を露出させる工程を模式的に示す平面図である。 第１実施形態に係る半導体装置の製造方法において、研磨して電極を露出させる工程を模式的に示す断面図であり、図７ＤのＶＩＩＥ−ＶＩＩＥ線における断面図である。 第１実施形態に係る半導体装置の製造方法において、支持基板を剥がす工程及び半導体素子を個片化する工程を模式的に示す平面図である。 第１実施形態に係る半導体装置の製造方法において、支持基板を剥がす工程及び半導体素子を個片化する工程を模式的に示す断面図であり、図７ＦのＶＩＩＧ−ＶＩＩＧ線における断面図である。 第２実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。 第３実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。 第４実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。 第４実施形態に係る半導体装置の製造方法において、半導体素子を被覆部材で被覆する工程を模式的に示す平面図である。 第４実施形態に係る半導体装置の製造方法において、半導体素子を被覆部材で被覆する工程を模式的に示す断面図であり、図１０ＡのＸＢ−ＸＢ線における断面図である。 第４実施形態に係る半導体装置の製造方法において、フィルムを剥がして電極を露出させる工程を模式的に示す平面図である。 第４実施形態に係る半導体装置の製造方法において、フィルムを剥がして電極を露出させる工程を模式的に示す断面図であり、図１０ＣのＸＤ−ＸＤ線における断面図である。 第４実施形態に係る半導体装置の製造方法において、半導体素子を個片化する工程を模式的に示す平面図である。 第５実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。 第５実施形態に係る半導体装置の製造方法において、半導体素子を被覆部材で被覆する工程を模式的に示す平面図である。 第５実施形態に係る半導体装置の製造方法において、半導体素子を個片化する工程を模式的に示す平面図である。 第５実施形態に係る半導体装置の製造方法において、フィルムを剥がして電極を露出させる工程を模式的に示す平面図である。 第６実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。 第７実施形態に係る半導体素子の実装方法の手順を示すフローチャートである。 第７実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムに半導体素子を載置した状態を模式的に示す平面図である。 第７実施形態に係る半導体素子の実装方法において、伸縮性フィルムの伸張状態を解除する工程を模式的に示す平面図である。 第７実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。 第７実施形態に係る半導体素子の実装方法において、半導体素子を支持基板に載置する工程及び伸縮性フィルムを剥がす工程を模式的に示す平面図である。 第７実施形態に係る半導体素子の実装方法において、半導体素子を被覆部材で被覆する工程を模式的に示す平面図である。 第７実施形態に係る半導体素子の実装方法において、支持基板を剥がす工程を模式的に示す平面図である。 第７実施形態に係る半導体素子の実装方法において、支持基板を個片化する工程を模式的に示す平面図である。 第８実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。 第８実施形態に係る半導体素子の実装方法において、半導体素子を個片化する工程を模式的に示す平面図である。 第９実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。 第１０実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。 第１１実施形態に係る半導体装置の構成を示す模式的に示す平面図である。 第１１実施形態に係る半導体装置の構成を示す模式的に示す断面図であり、図１ＡのＸＸＩＢ−ＸＸＩＢ線における断面図である。 第１１実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムを固定器具に取り付け、固定器具で伸縮性フィルムを伸張させた状態を模式的に示す平面図である。 第１１実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムに半導体素子を載置した状態を模式的に示す平面図である。 第１１実施形態に係る半導体素子の実装方法において、伸縮性フィルムの伸張状態を解除する工程を模式的に示す平面図である。 第１２実施形態に係る半導体装置の構成を示す模式的に示す平面図である。 第１２実施形態に係る半導体装置の構成を示す模式的に示す断面図であり、図２３ＡのＸＸＩＩＩＢ−ＸＸＩＩＩＢ線における断面図である。 第１２実施形態に係る半導体素子の実装方法の手順を示すフローチャートである。 第１２実施形態に係る半導体素子の実装方法において、配線パターンを形成する工程を模式的に示す平面図である。 第１２実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムを固定器具に取り付け、固定器具で伸縮性フィルムを伸張させた状態を模式的に示す平面図である。 図２５ＢのＸＸＶＣ−ＸＸＶＣ線における断面図である。 第１２実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムに半導体素子を載置した状態を模式的に示す平面図である。 第１２実施形態に係る半導体素子の実装方法において、伸縮性フィルムの伸張状態を解除する工程を模式的に示す平面図である。
実施形態を、以下に図面を参照しながら説明する。ただし、以下に示す形態は、本実施形態の技術思想を具現化するための半導体装置、半導体素子の実装方法及び半導体装置の製造方法を例示するものであって、以下に限定するものではない。また、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限り、本発明の範囲をそれのみに限定する趣旨ではなく、単なる例示に過ぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。
＜第１実施形態＞
［半導体装置］
はじめに、半導体装置について説明する。
図１Ａは、第１実施形態に係る半導体装置の構成を示す模式的に示す平面図である。図１Ｂは、第１実施形態に係る半導体装置の構成を示す模式的に示す断面図であり、図１ＡのＩＢ−ＩＢ線における断面図である。
半導体装置１００は、半導体素子１と、被覆部材２と、波長変換部材３と、を備えている。半導体装置１００は、４つの半導体素子１が２×２の行列方向に並べられている。
（半導体素子）
半導体素子１は、ＩＣやＬＳＩ、ＬＥＤ素子等の半導体発光素子を用いることができ、ＬＥＤ素子が好ましい。半導体素子１は、種々の半導体で構成される素子構造に正負一対の電極１１，１２が設けられたものであればよい。特に、半導体素子１は、蛍光体を効率良く励起可能な窒化物半導体（ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ、０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）のものが好ましい。この他、半導体素子１は、硫化亜鉛系半導体、セレン化亜鉛系半導体、炭化珪素系半導体のものでもよい。
以下、半導体素子１は、半導体発光素子であるものとして説明する。
半導体素子１としては、例えば、一辺の長さが１００μｍ以上２ｍｍ以下の正四角形のものが挙げられるが、三角形、四角形、五角形、六角形、八角形等の多角形を用いることもでき、これら多角形を種々組み合わせてもよい。複数の半導体素子１が組み合わさった状態を考慮して、半導体素子１の形態を決めることが好ましい。ここでは、正四角形を４個用いて正四角形の集合体を作成するが、正四角形を２×３の６個用い長方形の集合体としたり、１行目に２個、２行目に４個、３行目に４個、４行目に２個の半導体素子１を並べ八角形や円形に近い集合体としたりすることもできる。更に、３個の四角形をＬ字型に並べ、Ｌ字型の内側に三角形を配置することで五角形として、この五角形の半導体素子１と他の四角形の半導体素子１等を複数配置した際に、外周に段差を少なくし、なだらかにすることもできる。
半導体素子１同士の間隔は、０μｍ以上５０μｍ以下が好ましく、５μｍ以上４０μｍ以下が更に好ましい。間隔が０μｍ以上であれば、半導体装置１００を製造し易くなり、５μｍ以上とすることで隣の半導体素子１に干渉することなく高密度配置することができる。一方、間隔が５０μｍ以下であれば、半導体素子１を更に高密度化することができ、半導体装置１００を小型化することができる。ただし、使用する伸縮性フィルム２０の伸縮率に応じて、半導体素子１同士の間隔を調整することができ、例えば伸縮性フィルム２０の伸縮率が大きい場合は、半導体素子１同士の間隔を５０μｍより広くしてもよい。
（被覆部材）
被覆部材２は、半導体素子１が発光し、横方向又は下方向に進行する光を、半導体装置１００の発光領域である波長変換部材３側に反射するための反射部材である。
被覆部材２は、半導体素子１の側面、波長変換部材３の側面、及び、電極１１，１２の下面を除く半導体素子１の下面（電極１１，１２側）に設けられている。なお、被覆部材２は、半導体素子１の電極１１，１２間にも設けられているが、電極１１，１２の下面は、被覆部材２から露出している。
被覆部材２は、例えば、反射物質を含有する樹脂層である。被覆部材２は、母材あるいはバインダーとなる樹脂に、反射物質の他に、充填剤を含有して構成されてもよい。
バインダーは、前記した反射物質や充填剤を、被覆部材２として半導体素子１等に結着させるための樹脂である。バインダーとなる樹脂としては、例えば、ポリカーボネート樹脂、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、アクリル樹脂、ＴＰＸ樹脂、ポリノルボルネン樹脂、ウレタン樹脂等が挙げられる。又は、バインダーとなる樹脂としては、例えば、これらの変性樹脂やこれらの樹脂を１種以上含むハイブリッド樹脂が挙げられる。なかでも、シリコーン樹脂又はその変性樹脂は、耐熱性や耐光性に優れ、硬化後の体積収縮が少ないため、好ましい。
反射物質は、半導体素子１が発光した光を反射する物質である。反射物質としては、例えば、シリカ、酸化チタン、酸化ケイ素、酸化アルミニウム、チタン酸カリウム、酸化亜鉛、窒化硼素等が挙げられる。また、シリコーンパウダー等の樹脂の粉末を用いてもよい。
充填剤は、樹脂層である被覆部材２の強度を上げるため、又は、被覆部材２の熱伝導率を上げるため等の理由から添加されるものである。充填剤としては、例えば、ガラス繊維、ウィスカー、酸化アルミニウム、酸化ケイ素、窒化硼素、酸化亜鉛、窒化アルミニウム等が挙げられる。
（波長変換部材）
波長変換部材３は、半導体素子１が発光する波長の光の一部を吸収し、異なる波長の光に変換して発光する波長変換物質を含有する部材である。波長変換部材３で用いられる波長変換物質は、例えば蛍光体である。波長変換部材３は、半導体素子１の発光面上に設けられている。
波長変換部材３の母材あるいはバインダーは、透光性の樹脂によって形成されていることが好ましい。ここでの樹脂としては、例えば、前記した被覆部材２の母材あるいはバインダーとなる樹脂が挙げられる。なかでも、シリコーン樹脂又はその変性樹脂は、耐熱性や耐光性に優れ、硬化後の体積収縮が少ないため、好ましい。また、波長変換部材３の母材あるいはバインダーは、樹脂の他、ガラスによって形成されてもよい。
波長変換部材３に含有される蛍光体としては、例えば、セリウムで賦活されたイットリウム・アルミニウム・ガーネット、セリウムで賦活されたルテチウム・アルミニウム・ガーネット、セリウムで賦活されたテルビウム・アルミニウム・ガーネット、ユウロピウム及びクロムのうちのいずれか１つ又は２つで賦活された窒素含有アルミノ珪酸カルシウム、ユウロピウムで賦活されたサイアロン、ユウロピウムで賦活されたシリケート、マンガンで賦活されたフッ化珪酸カリウム、ユウロピウムで賦活された窒化物蛍光体等が挙げられる。
［半導体素子の実装方法］
次に、半導体素子の実装方法の一例について説明する。
図２は、第１実施形態に係る半導体素子の実装方法の手順を示すフローチャートである。図３Ａは、第１実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムを固定器具に取り付け、固定器具で伸縮性フィルムを伸張させた状態を模式的に示す平面図である。図３Ｂは、第１実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムに半導体素子を載置した状態を模式的に示す平面図である。図３Ｃは、第１実施形態に係る半導体素子の実装方法において、伸縮性フィルムの伸張状態を解除する工程を模式的に示す平面図である。図４は、従来技術における、半導体素子を支持基板に実装する際に半導体素子同士が接触する状態を説明する模式的な平面図である。図５Ａは、従来技術における、半導体素子を支持基板に実装する際の実装精度について説明する模式的な平面図である。図５Ｂは、従来技術における、半導体素子を支持基板に実装する際のθ回転について説明する模式的な平面図である。図５Ｃは、従来技術における、半導体素子を支持基板に実装する際の必要クリアランスについて説明する模式的な平面図である。
半導体素子の実装方法は、伸縮性フィルム２０を弾性力に抗して伸張させ、伸張状態の伸縮性フィルム２０の予め設定された領域に複数の半導体素子１を離間して載置する、半導体素子を載置する工程Ｓ１０１と、伸縮性フィルム２０の弾性力によって伸張状態を解除する、伸張状態を解除する工程Ｓ１０２と、を含み、この順に行う。そして、半導体素子の実装方法は、半導体素子１を載置した直後の半導体素子１同士の間隔（ｄ１）より、伸縮性フィルム２０の伸張状態を解除した後の半導体素子１同士の間隔（ｄ２）の方を狭くして、半導体素子１同士の間隔（ｄ２）を実装間隔とする。
以下、各工程について説明する。なお、各部材の材質や配置等については、前記した半導体装置１００の説明で述べた通りであるので、ここでは、適宜、説明を省略する。
（半導体素子を載置する工程）
半導体素子を載置する工程Ｓ１０１は、伸縮性フィルム２０を弾性力に抗して伸張させ、伸張状態の伸縮性フィルム２０の予め設定された領域に複数の半導体素子１を離間して載置する工程である。
この工程Ｓ１０１では、伸縮性フィルム２０を固定器具３０に取り付け、固定器具３０で伸縮性フィルム２０を伸張させる。又は、伸縮性フィルム２０を伸張させ、伸縮性フィルム２０を伸張させた伸張状態で固定器具３０に固定する。ここでは、固定器具３０で伸縮性フィルム２０を伸張させた状態であるものとする。
また、この工程Ｓ１０１では、Ｘ方向に沿った一方（Ｘプラス方向）と他方（Ｘマイナス方向）との２方向と、Ｘ方向と直交するＹ方向に沿った一方（Ｙプラス方向）と他方（Ｙマイナス方向）との２方向と、の４方向に伸縮性フィルム２０を伸張させる。
伸縮性フィルム２０の伸張は、４方向の全てで同じ伸び率となるように行うことが好ましい。全て同じ伸び率とすることで、伸張状態での半導体素子１の実装間隔や、伸張状態を解除した後の半導体素子１の実装間隔を調整し易くなり、半導体素子１を実装し易くなる。伸び率は、伸張状態での半導体素子１の実装間隔や、伸張状態を解除した後の半導体素子１の実装間隔等を考慮して適宜設定すればよい。
また、半導体装置１００における半導体素子１同士の間隔が２００μｍ以下である場合、伸縮性フィルム２０を伸張させた際の相対する２方向の伸張幅は、５０μｍ以上５００μｍ以下が好ましい。伸張幅が５０μｍ以上であれば、伸縮性フィルム２０に半導体素子１を載置し易くなる。一方、伸張幅が５００μｍ以下であれば、半導体素子１の実装部に歪みが生じることを抑制することができる。伸張幅は、より好ましくは、５０μｍ以上２００μｍ以下である。
伸縮性フィルム２０としては、所望のクリアランス（半導体素子１同士の間隔）を確保できるだけの伸び率があり、半導体素子１を問題なく実装できるものであればよい。伸縮性フィルム２０の材料としては、例えば、ＵＶテープ、各種プラスチック、ゴム等が挙げられる。伸縮性フィルム２０の厚さは、例えば、１０μｍ以上５００μｍ以下が好ましく、２０μｍ以上２００μｍ以下であることが更に好ましい。伸縮性フィルム２０の伸び率は７００％以下が好ましく、５００％以下が更に好ましく、３００％以下が特に好ましい。伸縮性フィルム２０の伸び率が５００％を超えるものを用いることにより、半導体素子１を高密度に配置することができる。また、伸縮性フィルム２０の伸び率を３００％以下に抑えることにより、伸縮性フィルム２０を配線等に使用することができたり、伸縮性フィルム２０の破断を抑制したりすることができる。
固定器具３０としては、従来公知の固定器具３０を使用することができる。
この工程Ｓ１０１では、半導体素子１の４つを１組として、各組の半導体素子１を行列方向に載置する。そして、４つの半導体素子１を含む各組を一列として、行列方向に、４行×４列で配置する。ここでは、１６組が行列方向に配置され、６４個の半導体素子１が載置されている。
また、この工程Ｓ１０１では、例えば、各組の半導体素子１同士の間隔が５０μｍ以上５００μｍ以下となるように半導体素子１を載置する。
ここでは、半導体素子１を電極１１，１２が伸縮性フィルム２０に対向するように、半導体素子１を伸縮性フィルム２０に載置する。
（伸張状態を解除する工程）
伸張状態を解除する工程Ｓ１０２は、伸縮性フィルム２０の弾性力によって伸張状態を解除する工程である。この工程Ｓ１０２では、伸縮性フィルム２０を伸張状態としている固定器具３０から外し、伸縮性フィルム２０の弾性力によって伸張状態を解除する。
この工程Ｓ１０２では、半導体素子１を載置した直後の半導体素子１同士の間隔（ｄ１）より、伸縮性フィルム２０の伸張状態を解除した後の半導体素子１同士の間隔（ｄ２）の方を狭くして、半導体素子１同士の間隔（ｄ２）を実装間隔とする。ここでは、各組の４つの半導体素子１同士の間隔を狭くして半導体素子１の実装間隔とする。また、伸張状態を保持している状態において、４つの半導体素子１を１組として、１組内の隣り合う半導体素子１の間隔より、１組の半導体素子１が隣り合う組の半導体素子１の間隔の方を広くすることにより、伸張状態を解除した際に、４つの半導体素子１を１組とすることもできる。
また、この工程Ｓ１０２では、伸縮性フィルム２０の伸張状態を解除した後の各組の半導体素子１の実装間隔を０μｍ以上５０μｍ以下とする。
以上のように、本実施形態の半導体素子１の実装方法によれば、半導体素子１の高密度化ができる。ここで、従来技術の場合、複数の半導体素子１（チップ）を基板に実装する際に、クリアランスがないと半導体素子１がθ回転すること等で、半導体素子１同士が縦方向で接触してしまい、半導体素子１を実装できない場合がある（図４参照）。そこで、従来技術では、半導体素子１を実装する場合、「実装精度＋θ回転分のクリアランス」が必要となり、例えば、以下の条件の場合、必要クリアランスは、６６μｍ以上１６０μｍ以下となる（図５Ａ〜図５Ｃ参照）。
「条件」
・想定チップサイズ：一辺の長さが１００μｍ以上２ｍｍ以下の正四角形
・（一般的な）実装精度（ｔ１）：±３０μｍ 計６０μｍ
・（一般的な）θ回転：±３°
・２ｍｍチップが３°回転した場合の回転によるズレ量（ｔ２）：約５０μｍ
・１００μｍチップが３°回転した場合の回転によるズレ量（ｔ２）：約３μｍ
・２ｍｍチップの場合の必要クリアランス（Ｔ）：３０×２＋５０×２＝１６０μｍ
・１００μｍチップの場合の必要クリアランス（Ｔ）：３０×２＋３×２＝６６μｍ
これに対し、本実施形態では、伸張状態の伸縮性フィルム２０の予め設定された領域に複数の半導体素子１を離間して載置するため、半導体素子１の実装時に半導体素子１同士が接触することがない。また、仮に、伸縮性フィルム２０の伸張状態を解除した際に半導体素子１同士が接触したとしても、伸縮性フィルム２０の伸縮が応力を吸収し、半導体素子１の損傷が防止される。そのため、従来よりも、狭い実装間隔を設定することができる。なお、伸縮性フィルム２０の伸張状態を解除した際、多少、伸縮性フィルム２０によれが生じた場合でも、後述するように、半導体装置１００の製造方法の工程で伸縮性フィルム２０を剥がすので問題は生じない。
［半導体装置の製造方法］
次に、半導体装置の製造方法の一例について説明する。
図６は、第１実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。図７Ａは、第１実施形態に係る半導体装置の製造方法において、半導体素子を支持基板に載置する工程及びフィルムを剥がして電極を露出させる工程を模式的に示す平面図である。図７Ｂは、第１実施形態に係る半導体装置の製造方法において、半導体素子を被覆部材で被覆する工程を模式的に示す平面図である。図７Ｃは、第１実施形態に係る半導体装置の製造方法において、半導体素子を被覆部材で被覆する工程を模式的に示す断面図であり、図７ＢのＶＩＩＣ−ＶＩＩＣ線における断面図である。図７Ｄは、第１実施形態に係る半導体装置の製造方法において、研磨して電極を露出させる工程を模式的に示す平面図である。図７Ｅは、第１実施形態に係る半導体装置の製造方法において、研磨して電極を露出させる工程を模式的に示す断面図であり、図７ＤのＶＩＩＥ−ＶＩＩＥ線における断面図である。図７Ｆは、第１実施形態に係る半導体装置の製造方法において、支持基板を剥がす工程及び半導体素子を個片化する工程を模式的に示す平面図である。図７Ｇは、第１実施形態に係る半導体装置の製造方法において、支持基板を剥がす工程及び半導体素子を個片化する工程を模式的に示す断面図であり、図７ＦのＶＩＩＧ−ＶＩＩＧ線における断面図である。
半導体装置の製造方法は、前記記載の半導体素子の実装方法を行った後、電極１１，１２と反対の面が支持基板２１に対向するように、半導体素子１を支持基板２１に載置する、支持基板に載置する工程Ｓ２０１と、伸縮性フィルム２０を剥がし、電極１１，１２を露出させる、フィルムを剥がして電極を露出させる工程Ｓ２０２と、電極１１，１２を覆うように、半導体素子１を被覆部材２で被覆する、被覆部材で被覆する工程Ｓ２０３と、被覆部材２を研磨して、電極１１，１２を露出させる、研磨して電極を露出させる工程Ｓ２０４と、支持基板を剥がす工程Ｓ２０５と、半導体素子１を個片化する、個片化する工程Ｓ２０６と、を含み、この順に行う。
以下、各工程について説明する。なお、各部材の材質や配置等については、前記した半導体装置１００の説明で述べた通りであるので、ここでは、適宜、説明を省略する。
（支持基板に載置する工程）
支持基板に載置する工程Ｓ２０１は、第１実施形態に係る半導体素子の実装方法で実装された半導体素子１を、電極１１，１２と反対の面が支持基板２１に対向するように、半導体素子１を支持基板２１に載置する工程である。
この工程Ｓ２０１では、まず、伸縮性フィルム２０に半導体素子１が載置された状態で、半導体素子１の波長変換部材３が支持基板２１に接着するように、半導体素子１を支持基板２１に載置する。
支持基板２１としては、例えば、ポリイミドフィルム、ＰＥＴフィルム等が挙げられる。
支持基板２１の厚さは、例えば、５μｍ以上３００μｍ以下が好ましく、１０μｍ以上１５０μｍ以下が更に好ましい。
（フィルムを剥がして電極を露出させる工程）
フィルムを剥がして電極を露出させる工程Ｓ２０２は、伸縮性フィルム２０を剥がし、電極１１，１２の下面を露出させる工程である。
（被覆部材で被覆する工程）
被覆部材で被覆する工程Ｓ２０３は、電極１１，１２を覆うように、半導体素子１を被覆部材２で被覆する工程である。
この工程Ｓ２０３では、電極１１，１２を含めた半導体素子１の全部を被覆部材２で被覆する。ここでは、被覆部材２は、電極１１，１２の上面が被覆されるように設けられている。
半導体素子１の被覆は、例えば、固定された支持基板２１の上側において、支持基板２１に対して上下方向あるいは水平方向等に移動（可動）させることができる吐出装置（ディスペンサー）を用いて行うことができる。半導体素子１の被覆は、吐出装置を用いて、被覆部材２を構成する樹脂等を支持基板２１上に充填することにより行うことができる。
また、圧縮成形法、トランスファー成形法等によって被覆することも可能である。
（研磨して電極を露出させる工程）
研磨して電極を露出させる工程Ｓ２０４は、被覆部材２を研磨して、電極１１，１２を露出させる工程である。
この工程Ｓ２０４では、電極１１，１２側から、被覆部材２の表面を電極１１，１２が露出するまで研磨する。
（支持基板を剥がす工程）
支持基板を剥がす工程Ｓ２０５は、被覆部材２を研磨して電極１１，１２を露出させた後、支持基板２１を剥がす工程である。
（個片化する工程）
個片化する工程Ｓ２０６は、半導体素子１を個片化する工程である。
この工程Ｓ２０６では、個々の半導体装置１００となるように、切断線１５に沿って所定の領域で電極１１，１２を露出させた成型体を切断する。切断は、例えば、ブレードで切断するダイシング方法等、従来公知の方法により行うことができる。
これにより、４つの半導体素子１を備える半導体装置１００が得られる。
＜第２実施形態＞
次に、第２実施形態に係る半導体装置の製造方法の一例について説明する。なお、第２実施形態に係る半導体素子の実装方法は、第１実施形態に係る半導体素子の実装方法と同様であるので、説明を省略する。
図８Ａは、第２実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。
第２実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体装置の製造方法で説明した、支持基板に載置する工程Ｓ２０１と、フィルムを剥がして電極を露出させる工程Ｓ２０２と、被覆部材で被覆する工程Ｓ２０３と、研磨して電極を露出させる工程Ｓ２０４と、を含み、この順に行うものである。すなわち、図７Ｃに示すように、支持基板２２を有し、個片化していないものを半導体装置としたものである。
＜第３実施形態＞
次に、第３実施形態に係る半導体装置の製造方法の一例について説明する。なお、第３実施形態に係る半導体素子の実装方法は、第１実施形態に係る半導体素子の実装方法と同様であるので、説明を省略する。
図８Ｂは、第３実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。
第３実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体装置の製造方法で説明した、支持基板に載置する工程Ｓ２０１と、フィルムを剥がして電極を露出させる工程Ｓ２０２と、を含み、この順に行うものである。すなわち、図７Ａに示すように、支持基板２１を有し、被覆部材２を有さず、個片化していないものを半導体装置としたものである。
＜第４実施形態＞
次に、第４実施形態に係る半導体装置の製造方法の一例について説明する。なお、第４実施形態に係る半導体素子の実装方法は、第１実施形態に係る半導体素子の実装方法と同様であるので、説明を省略する。
図９は、第４実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。図１０Ａは、第４実施形態に係る半導体装置の製造方法において、半導体素子を被覆部材で被覆する工程を模式的に示す平面図である。図１０Ｂは、第４実施形態に係る半導体装置の製造方法において、半導体素子を被覆部材で被覆する工程を模式的に示す断面図であり、図１０ＡのＸＢ−ＸＢ線における断面図である。図１０Ｃは、第４実施形態に係る半導体装置の製造方法において、フィルムを剥がして電極を露出させる工程を模式的に示す平面図である。図１０Ｄは、第４実施形態に係る半導体装置の製造方法において、フィルムを剥がして電極を露出させる工程を模式的に示す断面図であり、図１０ＣのＸＤ−ＸＤ線における断面図である。図１０Ｅは、第４実施形態に係る半導体装置の製造方法において、半導体素子を個片化する工程を模式的に示す平面図である。
第４実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体素子の実装方法を行った後、半導体素子１を被覆部材２で被覆する、被覆部材で被覆する工程Ｓ３０１と、伸縮性フィルム２０を剥がし、電極１１，１２を露出させる、フィルムを剥がして電極を露出させる工程Ｓ３０２と、半導体素子１を個片化する、個片化する工程Ｓ３０３と、を含み、この順に行う。
以下、各工程について説明する。なお、各部材の材質や配置等については、前記した半導体装置１００の説明で述べた通りであるので、ここでは、適宜、説明を省略する。
（被覆部材で被覆する工程）
被覆部材で被覆する工程Ｓ３０１は、半導体素子１を被覆部材２で被覆する工程である。
この工程Ｓ３０１では、伸縮性フィルム２０上に、半導体素子１の側面を被覆するように、被覆部材２を配置する。半導体素子１の被覆は、第１実施形態に係る半導体装置の製造方法に準じて行えばよい。なお、波長変換部材３の上面が被覆部材２で被覆された場合は、研磨等により被覆部材２を除去して、波長変換部材３の上面を露出させればよい。
（フィルムを剥がして電極を露出させる工程）
フィルムを剥がして電極を露出させる工程Ｓ３０２は、伸縮性フィルム２０を剥がし、電極１１，１２の下面を露出させる工程である。なお、図１０Ｃ、図１０Ｄでは、電極１１，１２側を上面としている。
（個片化する工程）
個片化する工程Ｓ３０３は、半導体素子１を個片化する工程である。半導体素子１を個片化は、第１実施形態に係る半導体装置の製造方法に準じて行えばよい。
これにより、４つの半導体素子１を備える半導体装置１００が得られる。
＜第５実施形態＞
次に、第５実施形態に係る半導体装置の製造方法の一例について説明する。なお、第５実施形態に係る半導体素子の実装方法は、第１実施形態に係る半導体素子の実装方法と同様であるので、説明を省略する。
図１１は、第５実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。図１２Ａは、第５実施形態に係る半導体装置の製造方法において、半導体素子を被覆部材で被覆する工程を模式的に示す平面図である。図１２Ｂは、第５実施形態に係る半導体装置の製造方法において、半導体素子を個片化する工程を模式的に示す平面図である。図１２Ｃは、第５実施形態に係る半導体装置の製造方法において、フィルムを剥がして電極を露出させる工程を模式的に示す平面図である。
第５実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体素子の実装方法を行った後、半導体素子１を被覆部材２で被覆する、被覆部材で被覆する工程Ｓ３０１ａと、半導体素子１を個片化する、個片化する工程Ｓ３０２ａと、伸縮性フィルム２０を剥がし、電極１１，１２を露出させる、フィルムを剥がして電極を露出させる工程Ｓ３０３ａと、を含み、この順に行う。
第５実施形態に係る半導体装置の製造方法は、第４実施形態に係る半導体装置の製造方法において、フィルムを剥がして電極を露出させる工程Ｓ３０２の前に、個片化する工程Ｓ３０３を行うものである。その他については、第４実施形態に係る半導体装置の製造方法と同様である。
なお、個片化する工程Ｓ３０２ａでは、伸縮性フィルム２０は切断されてもよく、切断されなくてもよい。
＜第６実施形態＞
次に、第６実施形態に係る半導体装置の製造方法の一例について説明する。なお、第６実施形態に係る半導体素子の実装方法は、第１実施形態に係る半導体素子の実装方法と同様であるので、説明を省略する。
図１３は、第６実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。
第６実施形態に係る半導体装置の製造方法は、第４実施形態に係る半導体装置の製造方法で説明した、半導体素子１を被覆部材２で被覆する、被覆部材で被覆する工程Ｓ３０１と、伸縮性フィルム２０を剥がし、電極１１，１２を露出させる、フィルムを剥がして電極を露出させる工程Ｓ３０２と、を含み、この順に行うものである。すなわち、図１０Ｂに示すように、個片化していないものを半導体装置としたものである。
＜第７実施形態＞
次に、第７実施形態に係る半導体素子の実装方法及び半導体装置の製造方法の一例について説明する。
［半導体素子の実装方法］
図１４は、第７実施形態に係る半導体素子の実装方法の手順を示すフローチャートである。図１５Ａは、第７実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムに半導体素子を載置した状態を模式的に示す平面図である。図１５Ｂは、第７実施形態に係る半導体素子の実装方法において、伸縮性フィルムの伸張状態を解除する工程を模式的に示す平面図である。
第７実施形態に係る半導体素子の実装方法は、電極１１，１２を有する面とは反対の面が伸縮性フィルム２０に対向するように、半導体素子１を伸縮性フィルム２０に載置する、半導体素子を載置する工程Ｓ１０１ａと、伸縮性フィルム２０の弾性力によって伸張状態を解除する、伸張状態を解除する工程Ｓ１０２ａと、を含み、この順に行う。
第７実施形態に係る半導体素子の実装方法では、半導体素子１の波長変換部材３が伸縮性フィルム２０に接着するように、半導体素子１を伸縮性フィルム２０に載置する。それ以外の事項については、第１実施形態の半導体素子の実装方法と同様である。
［半導体装置の製造方法］
図１６は、第７実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。図１７Ａは、第７実施形態に係る半導体素子の実装方法において、半導体素子を支持基板に載置する工程及び伸縮性フィルムを剥がす工程を模式的に示す平面図である。図１７Ｂは、第７実施形態に係る半導体素子の実装方法において、半導体素子を被覆部材で被覆する工程を模式的に示す平面図である。図１７Ｃは、第７実施形態に係る半導体素子の実装方法において、支持基板を剥がす工程を模式的に示す平面図である。図１７Ｄは、第７実施形態に係る半導体素子の実装方法において、支持基板を個片化する工程を模式的に示す平面図である。
半導体装置の製造方法は、第７実施形態に係る半導体素子の実装方法を行った後、電極１１，１２が支持基板２１に対向するように、半導体素子１を支持基板２１に載置する、支持基板に載置する工程Ｓ４０１と、伸縮性フィルムを剥がす工程Ｓ４０２と、半導体素子１を被覆部材２で被覆する、被覆部材で被覆する工程Ｓ４０３と、支持基板を剥がす工程Ｓ４０４と、半導体素子１を個片化する、個片化する工程Ｓ４０５と、を含み、この順に行う。
半導体装置の製造方法は、支持基板に載置する工程Ｓ４０１において、電極１１，１２が下面となるように半導体素子１を支持基板２１に載置する。すなわち、波長変換部材３が上面となるように半導体素子１を支持基板２１に載置する。次に、伸縮性フィルムを剥がす工程Ｓ４０２において、伸縮性フィルム２０を剥がして波長変換部材３を露出させる。次に、被覆部材で被覆する工程Ｓ４０３において、支持基板２１上に、半導体素子１の側面を被覆するように、被覆部材２を配置する。なお、波長変換部材３の上面が被覆部材２で被覆された場合は、研磨等により被覆部材２を除去して、波長変換部材３の上面を露出させればよい。次に、支持基板を剥がす工程Ｓ４０４において、波長変換部材３を露出させた成型体を支持基板２１から剥がす。次に、個片化する工程Ｓ４０５において、個々の半導体装置１００となるように、切断線１５に沿って所定の領域で成型体を切断する。それ以外の事項については、第１実施形態に係る半導体装置の製造方法と同様である。
これにより、４つの半導体素子１を備える半導体装置１００が得られる。
＜第８実施形態＞
次に、第８実施形態に係る半導体装置の製造方法の一例について説明する。なお、第８実施形態に係る半導体素子の実装方法は、第７実施形態に係る半導体素子の実装方法と同様であるので、説明を省略する。
図１８は、第８実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。図１９は、第８実施形態に係る半導体素子の実装方法において、半導体素子を個片化する工程を模式的に示す平面図である。
第８実施形態に係る半導体装置の製造方法は、第７実施形態に係る半導体装置の製造方法で説明した、電極１１，１２が支持基板２１に対向するように、半導体素子１を支持基板２１に載置する、支持基板に載置する工程Ｓ４０１と、伸縮性フィルムを剥がす工程Ｓ４０２と、半導体素子１を被覆部材２で被覆する、被覆部材で被覆する工程Ｓ４０３と、半導体素子を個片化する、個片化する工程Ｓ４０５と、を含み、この順に行うものである。
第８実施形態に係る半導体装置の製造方法は、支持基板を剥がす工程Ｓ４０４を行わず、支持基板２１上で半導体素子１を個片化する。なお、個片化する工程Ｓ４０５では、支持基板２１は切断されてもよく、切断されなくてもよい。また、個片化する工程Ｓ４０５の後に、支持基板２１を剥がしてもよい。
＜第９実施形態＞
次に、第９実施形態に係る半導体装置の製造方法の一例について説明する。なお、第９実施形態に係る半導体素子の実装方法は、第７実施形態に係る半導体素子の実装方法と同様であるので、説明を省略する。
図２０Ａは、第９実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。
半導体装置の製造方法は、第７実施形態に係る半導体素子の実装方法を行った後、電極１１，１２が支持基板２１に対向するように、半導体素子１を支持基板２１に載置する、支持基板に載置する工程Ｓ５０１と、支持基板２１と伸縮性フィルム２０との間に、半導体素子１の側面を被覆する被覆部材２を配置する、被覆部材を配置する工程Ｓ５０２と、支持基板を剥がす工程Ｓ５０３と、伸縮性フィルムを剥がす工程Ｓ５０４と、半導体素子１を個片化する、個片化する工程Ｓ５０５と、を含み、この順に行う。
被覆部材を配置する工程Ｓ５０２では、支持基板２１と伸縮性フィルム２０との間に、半導体素子１の側面を被覆するように、被覆部材２を配置する。半導体素子１の被覆は、第１実施形態に係る半導体装置の製造方法に準じて行えばよく、この際、被覆部材２は、支持基板２１と伸縮性フィルム２０との間に充填すればよい。それ以外の事項については、第７実施形態に係る半導体装置の製造方法と工程順序が異なるだけで、第７実施形態に係る半導体装置の製造方法と同様である。
これにより、４つの半導体素子１を備える半導体装置１００が得られる。
＜第１０実施形態＞
次に、第１０実施形態に係る半導体装置の製造方法の一例について説明する。なお、第１０実施形態に係る半導体素子の実装方法は、第７実施形態に係る半導体素子の実装方法と同様であるので、説明を省略する。
図２０Ｂは、第１０実施形態に係る半導体装置の製造方法の手順を示すフローチャートである。
第１０実施形態に係る半導体装置の製造方法は、第９実施形態に係る半導体装置の製造方法で説明した、電極１１，１２が支持基板２１に対向するように、半導体素子１を支持基板２１に載置する、支持基板に載置する工程Ｓ５０１と、支持基板２１と伸縮性フィルム２０との間に、半導体素子１の側面を被覆する被覆部材２を配置する、被覆部材を配置する工程Ｓ５０２と、伸縮性フィルムを剥がす工程Ｓ５０４と、半導体素子１を個片化する、個片化する工程Ｓ５０５と、を含み、この順に行うものである。
第１０実施形態に係る半導体装置の製造方法は、支持基板を剥がす工程Ｓ５０３を行わず、支持基板２１上で半導体素子１を個片化する。なお、個片化する工程Ｓ５０５では、支持基板２１は切断されてもよく、切断されなくてもよい。また、個片化する工程Ｓ５０５の後に、支持基板２１を剥がしてもよい。
＜第１１実施形態＞
［半導体装置］
はじめに、半導体装置について説明する。
図２１Ａは、第１１実施形態に係る半導体装置の構成を示す模式的に示す平面図である。図２１Ｂは、第１１実施形態に係る半導体装置の構成を示す模式的に示す断面図であり、図１ＡのＸＸＩＢ−ＸＸＩＢ線における断面図である。
半導体装置１００Ａは、半導体素子１と、被覆部材２と、波長変換部材３と、を備えている。
半導体装置１００Ａは、３つの半導体素子１が、３つの半導体素子１の中心を仮想的に結んだ直線が三角形となるように並べられている。すなわち、半導体装置１００は、３つの半導体素子１のち、２つが並列で載置され、残りの１つが、２つの半導体素子１のそれぞれの横側に位置するように載置される。
３つの半導体素子１は、それぞれ、赤色光を発光する第１半導体素子、青色光を発光する第２半導体素子、緑色光を発光する第３半導体素子である。
このような半導体装置１００Ａによれば、ＲＢＧによるフルカラー表示が可能となる。
青色（波長４３０〜４９０ｎｍの光）、緑色（波長４９５〜５６５ｎｍの光）の半導体素子１としては、窒化物系半導体（ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ、０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）、ＧａＰ等を用いたものを使用することができる。赤色（波長６１０〜７００ｎｍの光）の半導体素子１としては、窒化物系半導体素子の他にもＧａＡｌＡｓ、ＡｌＩｎＧａＰ等を用いることができる。
その他の事項については、第１実施形態に係る半導体装置１００と同様である。
［半導体素子の実装方法］
次に、半導体素子の実装方法の一例について説明する。
図２２Ａは、第１１実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムを固定器具に取り付け、固定器具で伸縮性フィルムを伸張させた状態を模式的に示す平面図である。図２２Ｂは、第１１実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムに半導体素子を載置した状態を模式的に示す平面図である。図２２Ｃは、第１１実施形態に係る半導体素子の実装方法において、伸縮性フィルムの伸張状態を解除する工程を模式的に示す平面図である。
半導体素子の実装方法は、第１実施形態に係る半導体素子の実装方法と同様に、半導体素子を載置する工程Ｓ１０１と、伸張状態を解除する工程Ｓ１０２と、を含み、この順に行う。なお、各部材の材質や配置等については、前記した半導体装置１００Ａの説明で述べた通りであるので、ここでは、適宜、説明を省略する。
半導体素子の実装方法は、半導体素子を載置する工程Ｓ１０１において、３つの半導体素子１が伸縮性フィルム２０の伸張状態を解除した後に所望の位置になるように、伸縮性フィルム２０を伸張させる４方向を調整する。また、半導体素子の実装方法は、半導体素子を載置する工程Ｓ１０１において、半導体素子１の３つを１組として、各組の３つの半導体素子１の中心を仮想的に結んだ直線が三角形となる位置に半導体素子１を載置する。また、半導体素子の実装方法は、伸張状態を解除する工程Ｓ１０２において、各組の３つの半導体素子１同士の間隔を狭くして半導体素子１の実装間隔とする。それ以外の事項については、第１実施形態に係る半導体素子の実装方法と同様である。
［半導体装置の製造方法］
第１１実施形態に係る半導体装置の製造方法は、半導体素子１の３つを１組とすること以外は、第１〜第１０実施形態に係る半導体装置の製造方法に準じて行うことができる。
これにより、３つの半導体素子１を備える半導体装置１００Ａが得られる。
＜第１２実施形態＞
［半導体装置］
はじめに、半導体装置について説明する。
図２３Ａは、第１２実施形態に係る半導体装置の構成を示す模式的に示す平面図である。図２３Ｂは、第１２実施形態に係る半導体装置の構成を示す模式的に示す断面図であり、図２３ＡのＸＸＩＩＩＢ−ＸＸＩＩＩＢ線における断面図である。
半導体装置１００Ｂは、伸縮性フィルム２０と、配線パターン４０と、半導体素子１と、波長変換部材３と、を備えている。
伸縮性フィルム２０は、第１実施形態の半導体素子の実装方法で説明した伸縮性フィルム２０と同様のものを用いることができる。半導体素子１及び波長変換部材３と、は、第１実施形態の半導体装置１００で説明した半導体素子１及び波長変換部材３と同様のものを用いることができる。
半導体素子１同士の間隔は、０μｍ以上５０μｍ以下が好ましい。間隔が０μｍ以上であれば、半導体装置１００Ｂを製造し易くなる。一方、間隔が５０μｍ以下であれば、半導体素子１を更に高密度化することができ、半導体装置１００Ｂを小型化することができる。
（配線パターン）
配線パターン４０は、一対の配線パターン４１を、半導体素子１を載置する領域が並列するように等間隔で並行に複数形成したものである。
一対の配線パターン４１は、２つの直線状の配線４２，４３が、端部が相対するように所定の間隔を空けて伸縮性フィルム２０上に配置されている。配線パターン４０は、一対の配線パターン４１が並列して４つ設けられている。一対の配線パターン４１は、一方の端部に半導体素子１の一方の電極１１が接合され、他方の端部に半導体素子１の他方の電極１２（図１Ｂ参照）が接合されている。これにより、半導体素子１は、一対の配線パターン４１上に跨るように、かつ、並列に載置されている。
配線パターン４０の材料としては、銅等の金属性の材料、導電性ペースト、ストレッチャブルペースト等を用いることができる。
［半導体素子の実装方法及び半導体装置の製造方法］
次に、半導体素子の実装方法及び半導体装置の製造方法の一例について説明する。
図２４は、第１２実施形態に係る半導体素子の実装方法の手順を示すフローチャートである。図２５Ａは、第１２実施形態に係る半導体素子の実装方法において、配線パターンを形成する工程を模式的に示す平面図である。図２５Ｂは、第１２実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムを固定器具に取り付け、固定器具で伸縮性フィルムを伸張させた状態を模式的に示す平面図である。図２５Ｃは、図２５ＢのＸＸＶＣ−ＸＸＶＣ線における断面図である。図２５Ｄは、第１２実施形態に係る半導体素子の実装方法において、半導体素子を載置する工程で、伸縮性フィルムに半導体素子を載置した状態を模式的に示す平面図である。図２５Ｅは、第１２実施形態に係る半導体素子の実装方法において、伸縮性フィルムの伸張状態を解除する工程を模式的に示す平面図である。
第１２実施形態では、半導体素子の実装方法により半導体素子が実装された伸縮性フィルムが半導体装置となるため、半導体素子の実装方法と半導体装置の製造方法は同じ工程を経る。以下、代表して半導体素子の実装方法について説明する。
半導体素子の実装方法は、伸縮性フィルム２０上に配線パターン４０を形成する、配線パターンを形成する工程Ｓ６０１と、伸縮性フィルム２０を弾性力に抗して伸張させ、伸張状態の伸縮性フィルム２０の予め設定された領域に複数の半導体素１子を離間して載置する、半導体素子を載置する工程Ｓ６０２と、伸縮性フィルム２０の弾性力によって伸張状態を解除する、伸張状態を解除する工程Ｓ６０３と、を含み、この順に行う。配線パターンを形成する工程Ｓ６０１は、半導体素子１を載置する領域を有する一対の配線パターン４１を、半導体素子１を載置する領域が並列するように等間隔で複数形成する。
そして、半導体素子の実装方法は、前記半導体素子を載置した直後の前記半導体素子同士の間隔（ｄ１）より、前記伸縮性フィルムの伸張状態を解除した後の前記半導体素子同士の間隔（ｄ２）の方を狭くして、前記半導体素子同士の間隔（ｄ２）を実装間隔とする。
以下、各工程について説明する。なお、各部材の材質や配置等については、前記した半導体装置１００Ｂの説明で述べた通りであるので、ここでは、適宜、説明を省略する。
（配線パターンを形成する工程）
配線パターンを形成する工程Ｓ６０１は、伸縮性フィルム２０上に配線パターン４０を形成する工程である。
この工程Ｓ６０１では、半導体素子１を載置する領域を有する一対の配線パターン４１を、半導体素子１を載置する領域が並列するように等間隔で複数形成する。
具体的には、２つの直線状の配線４２，４３を、端部が相対するように所定の間隔を空けて伸縮性フィルム２０上に配置し、一対の配線パターン４１を４つ形成する。
配線パターン４０は、例えば、伸縮性フィルム２０の表面に銅箔を接合し、エッチングを行うことで形成することができる。又は、伸縮性フィルム２０の表面に導電性ペーストやストレッチャブルペーストを塗布することで形成することができる。
一対の配線パターン４１の幅（ライン）、すなわち１つの配線パターン４０の幅は、２０μｍ以上５００μｍ以下が好ましい。一対の配線パターン４１の幅が２０μｍ以上であれば、一対の配線パターン４１上に半導体素子１を載置し易くなる。一方、一対の配線パターン４１の幅が５００μｍ以下であれば、伸張状態を解除した後の半導体素子１の実装間隔を調整し易くなる。一対の配線パターン４１の幅は、より好ましくは、５０μｍ以上２００μｍ以下である。
一対の配線パターン４１同士のパターン幅（スペース）は、２０μｍ以上５００μｍ以下が好ましい。パターン幅がこの範囲であれば、伸張状態を解除した後の半導体素子１の実装間隔を調整し易くなる。パターン幅は、より好ましくは、５０μｍ以上２００μｍ以下である。
（半導体素子を載置する工程）
半導体素子を載置する工程Ｓ６０２は、伸縮性フィルム２０を弾性力に抗して伸張させ、伸張状態の伸縮性フィルム２０の予め設定された領域に複数の半導体素１子を離間して載置する工程である。
この工程Ｓ６０２では、伸縮性フィルム２０の所定の領域に固定器具３１を取付け、弾性力に抗して固定器具３１で伸縮性フィルム２０を伸張させ、伸縮性フィルム２０を伸張させた伸張状態で固定器具３１に固定する。
具体的には、隣り合う一対の配線パターン４１の間隔が広がるように、相対する２方向に伸縮性フィル２０ムを伸張させた伸張状態で固定器具３１に固定する。
伸縮性フィルム２０の伸張状態での固定は、伸縮性フィルム２０の裏側から固定器具３１の突き上げ部材３１ａにより伸縮性フィルムを突き上げた後、突き上げた部位を、伸縮性フィルム２０の表側から固定器具３１の固定部材３１ｂで固定することで行うことができる。
ここでは、配線パターン４０の左右の両側の部位を突き上げることで、左右の２方向に伸縮性フィルム２０を伸張させる。
隣り合う一対の配線パターン４１の間隔は、半導体素子を載置する工程Ｓ６０２において、半導体素子１同士の間隔が所望の範囲となるように調整する。隣り合う一対の配線パターン４１の間隔は、伸縮性フィルム２０の伸張の量により調整することができ、伸縮性フィルム２０の伸張の量は、突き上げ部材３１ａによる突き上げの高さにより調整することができる。
また、半導体装置１００Ｂにおける半導体素子１同士の間隔が２００μｍ以下である場合、伸縮性フィルム２０を伸張させた際の相対する２方向の伸張幅は、５０μｍ以上５００μｍ以下が好ましい。伸張幅が５０μｍ以上であれば、伸縮性フィルム２０に半導体素子１を載置し易くなる。一方、伸張幅が５００μｍ以下であれば、半導体素子１の実装部に歪みが生じることを抑制することができる。伸張幅は、より好ましくは、５０μｍ以上２００μｍ以下である。
工程Ｓ６０２では、一対の配線パターン４１上に跨るように、かつ、並列に半導体素子１を載置する。ここでは、４つの半導体素子１が並列に載置されている。この工程Ｓ６０２では、例えば、半導体素子１同士の間隔が５０μｍ以上５００μｍ以下となるように半導体素子１を載置する。
（伸張状態を解除する工程）
伸張状態を解除する工程Ｓ６０３は、伸縮性フィルム２０の弾性力によって伸張状態を解除する工程である。この工程Ｓ６０３では、伸縮性フィルム２０を伸張状態としている固定器具３１から外し、伸縮性フィルム２０の弾性力によって伸張状態を解除する。具体的には、伸縮性フィルム２０の伸張状態の解除は、固定器具３１の固定部材３１ｂを外し、突き上げ部材３１ａの突き上げを元に戻すことで行う。
この工程Ｓ６０３では、半導体素子１を載置した直後の半導体素子１同士の間隔（ｄ１）より、伸縮性フィルム２０の伸張状態を解除した後の半導体素子１同士の間隔（ｄ２）の方を狭くして、半導体素子１同士の間隔（ｄ２）を実装間隔とする。
また、この工程Ｓ６０３では、伸縮性フィルム２０の伸張状態を解除した後の実装間隔を０μｍ以上５０μｍ以下とする。
これにより、４つの半導体素子１を備える半導体装置１００Ｂが得られる。
なお、この工程Ｓ６０３後における半導体素子１の実装間隔は、配線パターンを形成する工程Ｓ６０１における、半導体素子１を実装する予定の間隔と略同一であることが好ましい。すなわち、予め設定した半導体素子１を実装する予定の間隔と、実際の実装間隔とが略同一であることが好ましい。このような構成によれば、所望の実装間隔の半導体装置１００Ｂが得られやすくなる。
以上、本実施形態に係る半導体装置、半導体素子の実装方法及び半導体装置の製造方法について、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変等したものも本発明の趣旨に含まれる。
例えば、半導体素子の実装方法は、一例として、半導体素子１の４つを１組として、各組の半導体素子１を行列方向に載置したり、半導体素子１の３つを１組として、各組の３つの半導体素子１の中心を仮想的に結んだ直線が三角形となる位置に半導体素子１を載置したりした。しかしながら、他の数を１組として半導体素子１を伸縮性フィルム２０上に載置してもよく、組とせずに、全ての半導体素子１を均等な間隔で伸縮性フィルム２０上に載置してもよい。その場合も、半導体素子を載置する工程Ｓ１０１において、半導体素子１同士の間隔が５０μｍ以上５００μｍ以下となるように半導体素子１を載置し、伸張状態を解除する工程Ｓ１０２において、半導体素子１同士の実装間隔を０μｍ以上５０μｍ以下とすることができる。
また、半導体素子１は正四角形のものとしたが、半導体素子１は矩形であってもよい。この場合、例えば、隣り合う半導体素子１の第１の辺を１としたときに、直交する辺は０．５以上１．５以下であり、かつ、前記第１の辺は３００μｍ以上２ｍｍ以下であるものを用いることができる。
また、この場合、半導体素子を載置する工程Ｓ１０１において、半導体素子同士の間隔が前記１の辺の０．５倍以上２倍以下となるように半導体素子１を載置し、伸張状態を解除する工程Ｓ１０２において、半導体素子１同士の実装間隔を解除前の２０％以上１００％以下の収縮率とすることができる。ここでの収縮率とは、伸縮性フィルム２０の伸張状態の解除前後で、半導体素子１同士の実装間隔がどれだけ短くなったかを示す率である。収縮率が２０％とは、半導体素子１同士の実装間隔が５分の１となった状態であり、１００％とは、半導体素子１同士がくっついた状態である。
なお、前記したように、半導体素子１の各組の数によらず、また、組としない場合も同様とすることができる。
また、半導体素子１は、三角形、台形、菱形、円形等、その他の形状であってもよい。
また、例えば、半導体素子を載置する工程Ｓ１０１では、Ｘ方向に沿った一方と他方との２方向、又は、Ｘ方向と直交するＹ方向に沿った一方と他方との２方向、のいずれかに伸縮性フィルム２０を伸張させるものであってもよい。
また、半導体素子を載置する工程Ｓ１０１では、伸縮性フィルム２０の中心から、放射方向に伸縮性フィルム２０を伸張させるものであってもよい。
また、例えば、研磨して電極を露出させる工程Ｓ２０４では、支持基板２１を剥がして、被覆部材２で被覆した成型体を、別の支持基板に載置してから研磨してもよい。
また、半導体素子の実装方法及び半導体装置の製造方法は、前記各工程に悪影響を与えない範囲において、前記各工程の間、あるいは前後に、他の工程を含めてもよい。例えば、製造途中に混入した異物を除去する異物除去工程等を含めてもよい。
１ 半導体素子
２ 被覆部材
３ 波長変換部材
１１ 電極
１２ 電極
１５ 切断線
２０ 伸縮性フィルム
２１ 支持基板
３０ 固定器具
３１ 固定器具
３１ａ 突き上げ部材
３１ｂ 固定部材
４０ 配線パターン
４１ 一対の配線パターン
４２ 配線
４３ 配線
１００、１００Ａ、１００Ｂ 半導体装置

Claims (26)

  1. 伸縮性フィルムを弾性力に抗して伸張させ、伸張状態の前記伸縮性フィルムの予め設定された領域に複数の半導体素子を離間して載置する工程と、
    前記伸縮性フィルムの弾性力によって伸張状態を解除する工程と、を含み、
    前記半導体素子を載置した直後の前記半導体素子同士の間隔（ｄ１）より、前記伸縮性フィルムの伸張状態を解除した後の前記半導体素子同士の間隔（ｄ２）の方を狭くして、前記半導体素子同士の間隔（ｄ２）を実装間隔とする半導体素子の実装方法。
  2. 前記複数の半導体素子を離間して載置する工程において、
    前記伸縮性フィルムを固定器具に取り付け、前記固定器具で伸張させる請求項１に記載の半導体素子の実装方法。
  3. 前記複数の半導体素子を離間して載置する工程において、
    前記伸縮性フィルムを伸張させ、前記伸縮性フィルムを伸張させた伸張状態で固定器具に固定する請求項１に記載の半導体素子の実装方法。
  4. 前記複数の半導体素子を離間して載置する工程において、
    前記伸縮性フィルムは、Ｘ方向に沿った一方と他方との２方向、又は、前記Ｘ方向と直交するＹ方向に沿った一方と他方との２方向、のいずれかに前記伸縮性フィルムを伸張させる請求項１乃至請求項３のいずれか一項に記載の半導体素子の実装方法。
  5. 前記複数の半導体素子を離間して載置する工程において、
    前記伸縮性フィルムは、Ｘ方向に沿った一方と他方との２方向と、前記Ｘ方向と直交するＹ方向に沿った一方と他方との２方向と、の４方向に前記伸縮性フィルムを伸張させる請求項１乃至請求項３のいずれか一項に記載の半導体素子の実装方法。
  6. 前記複数の半導体素子を離間して載置する工程において、
    前記伸縮性フィルムの中心から、放射方向に前記伸縮性フィルムを伸張させる請求項１乃至請求項３のいずれか一項に記載の半導体素子の実装方法。
  7. 前記半導体素子は、半導体発光素子である請求項１乃至請求項６のいずれか一項に記載の半導体素子の実装方法。
  8. 前記複数の半導体素子を離間して載置する工程は、前記半導体素子の４つを１組として、各組の前記半導体素子を行列方向に載置し、前記伸張状態を解除する工程は、前記各組の４つの前記半導体素子同士の間隔を狭くして前記半導体素子の実装間隔とする請求項１乃至請求項７のいずれか一項に記載の半導体素子の実装方法。
  9. 前記複数の半導体素子を離間して載置する工程は、前記半導体素子の３つを１組として、各組の３つの前記半導体素子の中心を仮想的に結んだ直線が三角形となる位置に前記半導体素子を載置し、前記伸張状態を解除する工程は、前記各組の３つの前記半導体素子同士の間隔を狭くして前記半導体素子の実装間隔とする請求項１乃至請求項７のいずれか一項に記載の半導体素子の実装方法。
  10. 前記各組の３つの半導体素子は、それぞれ、青色光を発光する第１半導体発光素子、緑色光を発光する第２半導体発光素子、赤色光を発光する第３半導体発光素子である請求項９に記載の半導体素子の実装方法。
  11. 前記複数の半導体素子を離間して載置する工程は、前記半導体素子同士の間隔が５０μｍ以上５００μｍ以下となるように前記半導体素子を載置し、前記伸縮性フィルムの前記伸張状態を解除する工程は、前記半導体素子同士の実装間隔を０μｍ以上５０μｍ以下とする請求項１乃至請求項１０のいずれか一項に記載の半導体素子の実装方法。
  12. 前記半導体素子が矩形であり、隣り合う前記半導体素子の第１の辺を１としたときに直交する辺は０．５以上１．５以下であり、かつ、前記第１の辺は３００μｍ以上２ｍｍ以下であり、
    前記複数の半導体素子を離間して載置する工程は、前記半導体素子同士の間隔が前記１の辺の０．５倍以上２倍以下となるように前記半導体素子を載置し、前記伸縮性フィルムの前記伸張状態を解除する工程は、前記半導体素子同士の実装間隔を解除前の２０％以上１００％以下の収縮率とする請求項１乃至請求項１０のいずれか一項に記載の半導体素子の実装方法。
  13. 前記複数の半導体素子を離間して載置する工程の前において、前記伸縮性フィルム上に配線パターンを形成する工程を含み、
    前記配線パターンを形成する工程は、前記半導体素子を載置する領域を有する一対の配線パターンを、前記半導体素子を載置する領域が並列するように等間隔で複数形成する請求項１乃至請求項１２のいずれか一項に記載の半導体素子の実装方法。
  14. 前記伸縮性フィルムの伸張状態を解除する工程後における前記半導体素子の実装間隔は、前記配線パターンを形成する工程における、前記半導体素子を実装する予定の間隔と略同一である請求項１３に記載の半導体素子の実装方法。
  15. 前記複数の半導体素子を離間して載置する工程において、前記半導体素子は電極を有しており、前記電極が前記伸縮性フィルムに対向するように、前記半導体素子を前記伸縮性フィルムに載置する請求項１乃至請求項１４のいずれか一項に記載の半導体素子の実装方法。
  16. 前記複数の半導体素子を離間して載置する工程において、前記半導体素子は電極を有しており、前記電極を有する面とは反対の面が前記伸縮性フィルムに対向するように、前記半導体素子を前記伸縮性フィルムに載置する請求項１乃至請求項１４のいずれか一項に記載の半導体素子の実装方法。
  17. 請求項１５に記載の半導体素子の実装方法を行った後、
    前記半導体素子を被覆部材で被覆する工程と、
    前記伸縮性フィルムを剥がし、前記電極を露出させる工程と、を含む半導体装置の製造方法。
  18. 前記半導体素子を被覆部材で被覆する工程の後、前記伸縮性フィルムを剥がし、前記電極を露出させる工程の前又は後に、前記半導体素子を個片化する工程と、を含む請求項１７に記載の半導体装置の製造方法。
  19. 請求項１５に記載の半導体素子の実装方法を行った後、
    前記電極と反対の面が支持基板に対向するように、前記半導体素子を前記支持基板に載置する工程と、
    前記伸縮性フィルムを剥がし、前記電極を露出させる工程と、を含む半導体装置の製造方法。
  20. 前記伸縮性フィルムを剥がし、前記電極を露出させる工程の後に、前記電極を覆うように、前記半導体素子を被覆部材で被覆する工程と、
    前記被覆部材を研磨して、前記電極を露出させる工程と、を含む請求項１９に記載の半導体装置の製造方法。
  21. 前記被覆部材を研磨して、前記電極を露出させる工程の後に、
    前記支持基板を剥がす工程と、
    前記半導体素子を個片化する工程と、を含む請求項２０に記載の半導体装置の製造方法。
  22. 請求項１６に記載の半導体素子の実装方法を行った後、
    前記電極が支持基板に対向するように、前記半導体素子を前記支持基板に載置する工程と、
    前記伸縮性フィルムを剥がす工程と、
    前記半導体素子を被覆部材で被覆する工程と、
    前記半導体素子を個片化する工程と、を含む半導体装置の製造方法。
  23. 前記半導体素子を被覆部材で被覆する工程の後、
    前記支持基板を剥がす工程と、を含む請求項２２に記載の半導体装置の製造方法。
  24. 請求項１６に記載の半導体素子の実装方法を行った後、
    前記電極が支持基板に対向するように、前記半導体素子を前記支持基板に載置する工程と、
    前記支持基板と前記伸縮性フィルムとの間に、前記半導体素子の側面を被覆する被覆部材を配置する工程と、
    前記伸縮性フィルムを剥がす工程と、
    前記半導体素子を個片化する工程と、を含む半導体装置の製造方法。
  25. 前記被覆部材を配置する工程の後、
    前記支持基板を剥がす工程と、を含む請求項２４に記載の半導体装置の製造方法。
  26. 伸縮性フィルム上に配線パターンを形成する工程と、
    伸縮性フィルムを弾性力に抗して伸張させ、伸張状態の前記伸縮性フィルムの予め設定された領域に複数の半導体素子を離間して載置する工程と、
    前記伸縮性フィルムの弾性力によって伸張状態を解除する工程と、を含み、
    前記配線パターンを形成する工程は、前記半導体素子を載置する領域を有する一対の配線パターンを、前記半導体素子を載置する領域が並列するように等間隔で複数形成し、
    前記半導体素子を載置した直後の前記半導体素子同士の間隔（ｄ１）より、前記伸縮性フィルムの伸張状態を解除した後の前記半導体素子同士の間隔（ｄ２）の方を狭くして、前記半導体素子同士の間隔（ｄ２）を実装間隔とする半導体装置の製造方法。
JP2018246087A 2018-12-27 2018-12-27 半導体装置の製造方法 Active JP7436772B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018246087A JP7436772B2 (ja) 2018-12-27 2018-12-27 半導体装置の製造方法
US16/726,315 US11404398B2 (en) 2018-12-27 2019-12-24 Method of mounting semiconductor elements and method of manufacturing semiconductor device using a stretched film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018246087A JP7436772B2 (ja) 2018-12-27 2018-12-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020107763A true JP2020107763A (ja) 2020-07-09
JP7436772B2 JP7436772B2 (ja) 2024-02-22

Family

ID=71121794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018246087A Active JP7436772B2 (ja) 2018-12-27 2018-12-27 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11404398B2 (ja)
JP (1) JP7436772B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022097370A (ja) * 2020-12-18 2022-06-30 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP2023551566A (ja) * 2020-12-04 2023-12-08 ルミレッズ リミテッド ライアビリティ カンパニー ダウンコンバータ層転写デバイス及びダウンコンバータ層転写デバイスを使用する方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023050847A (ja) * 2021-09-30 2023-04-11 株式会社ディスコ 被加工物の分割方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004302392A (ja) * 2003-04-01 2004-10-28 Seiko Epson Corp 表示装置、電子機器、並びに表示装置の製造方法
JP2007027157A (ja) * 2005-07-12 2007-02-01 Akita Denshi Systems:Kk 発光ダイオード装置及びその製造方法並びに照明装置
JP2013251417A (ja) * 2012-06-01 2013-12-12 Nichia Chem Ind Ltd 発光装置
US20150249069A1 (en) * 2012-09-25 2015-09-03 Sharp Kabushiki Kaisha Display device and method for manufacturing display device
US20160111604A1 (en) * 2014-10-20 2016-04-21 PlayNitride Inc. Method for expanding spacings in light-emitting element array and light-emitting element array unit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4491948B2 (ja) 2000-10-06 2010-06-30 ソニー株式会社 素子実装方法および画像表示装置の製造方法
JP4081985B2 (ja) 2001-03-02 2008-04-30 日亜化学工業株式会社 発光装置およびその製造方法
JP2002368288A (ja) 2001-06-12 2002-12-20 Sony Corp 素子の配列方法及び画像表示装置の製造方法
JP2004088083A (ja) 2002-06-25 2004-03-18 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及びその実装方法
DE102005048826B3 (de) * 2005-10-10 2007-04-12 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Klebstofffolie und Verfahren zur Herstellung des Halbleiterchips und Halbleiterbauteils
JP2008002837A (ja) * 2006-06-20 2008-01-10 Denso Corp 半導体容量式センサの製造方法
US7842552B2 (en) * 2007-10-12 2010-11-30 International Business Machines Corporation Semiconductor chip packages having reduced stress
JP5378780B2 (ja) 2008-12-19 2013-12-25 株式会社ディスコ テープ拡張方法およびテープ拡張装置
WO2010119506A1 (ja) 2009-04-14 2010-10-21 パイオニア株式会社 電子部品の分離装置及び方法
JP6295132B2 (ja) 2014-04-24 2018-03-14 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2016062986A (ja) 2014-09-16 2016-04-25 株式会社東芝 半導体装置と半導体装置の製造方法
SG11201706310UA (en) * 2015-02-06 2017-09-28 Asahi Glass Co Ltd Film, method for its production, and method for producing semiconductor element using the film
JP2016195154A (ja) 2015-03-31 2016-11-17 日亜化学工業株式会社 発光装置の製造方法
US10132478B2 (en) * 2016-03-06 2018-11-20 Svv Technology Innovations, Inc. Flexible solid-state illumination devices
DE102016109693B4 (de) * 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
JP6380590B2 (ja) 2016-06-30 2018-08-29 日亜化学工業株式会社 Ｌｅｄモジュール
JP6785162B2 (ja) 2017-01-12 2020-11-18 株式会社ディスコ 分割装置
CN110444573B (zh) * 2019-08-14 2022-06-03 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004302392A (ja) * 2003-04-01 2004-10-28 Seiko Epson Corp 表示装置、電子機器、並びに表示装置の製造方法
JP2007027157A (ja) * 2005-07-12 2007-02-01 Akita Denshi Systems:Kk 発光ダイオード装置及びその製造方法並びに照明装置
JP2013251417A (ja) * 2012-06-01 2013-12-12 Nichia Chem Ind Ltd 発光装置
US20150249069A1 (en) * 2012-09-25 2015-09-03 Sharp Kabushiki Kaisha Display device and method for manufacturing display device
US20160111604A1 (en) * 2014-10-20 2016-04-21 PlayNitride Inc. Method for expanding spacings in light-emitting element array and light-emitting element array unit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023551566A (ja) * 2020-12-04 2023-12-08 ルミレッズ リミテッド ライアビリティ カンパニー ダウンコンバータ層転写デバイス及びダウンコンバータ層転写デバイスを使用する方法
JP7469568B2 (ja) 2020-12-04 2024-04-16 ルミレッズ リミテッド ライアビリティ カンパニー ダウンコンバータ層転写デバイス及びダウンコンバータ層転写デバイスを使用する方法
JP2022097370A (ja) * 2020-12-18 2022-06-30 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP7161132B2 (ja) 2020-12-18 2022-10-26 日亜化学工業株式会社 発光装置の製造方法及び発光装置

Also Published As

Publication number Publication date
JP7436772B2 (ja) 2024-02-22
US11404398B2 (en) 2022-08-02
US20200212016A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
KR20180080113A (ko) 디스플레이 장치 및 디스플레이 장치 형성 방법
JP6555247B2 (ja) 発光装置及びその製造方法
JP6773162B2 (ja) 発光装置
US20110186900A1 (en) Led package, method for manufacturing led package, and packing member for led package
US11289633B2 (en) LED array package and manufacturing method thereof
JP7436772B2 (ja) 半導体装置の製造方法
TWI574358B (zh) 半導體裝置及半導體裝置之製造方法
US8900892B2 (en) Printing phosphor on LED wafer using dry film lithography
CN105845800B (zh) 发光装置
US20130334709A1 (en) Stacked semiconductor device and manufacturing method thereof
US20120132938A1 (en) Led package
JP5817521B2 (ja) 発光装置の製造方法
JP2015195349A (ja) 発光装置
JP2013153134A (ja) 発光装置の製造方法
JP6776764B2 (ja) 発光装置の製造方法
JP2012164902A (ja) 半導体発光装置の製造方法
JPWO2020067495A1 (ja) 発光モジュール及びその製造方法
WO2019186693A1 (ja) ガラス基板の切断方法
US20100144096A1 (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
KR20120083082A (ko) 백색 발광 소자의 제조 방법 및 제조 장치
US11183480B2 (en) Semiconductor device
JP2017034145A (ja) 発光装置の製造方法
JP7464837B2 (ja) 発光装置の製造方法
JP2008172153A (ja) ディスプレイモジュールおよびその製造方法
CN114447084A (zh) 柔性显示面板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240122

R151 Written notification of patent or utility model registration

Ref document number: 7436772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151