[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2020195148A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2020195148A
JP2020195148A JP2020136277A JP2020136277A JP2020195148A JP 2020195148 A JP2020195148 A JP 2020195148A JP 2020136277 A JP2020136277 A JP 2020136277A JP 2020136277 A JP2020136277 A JP 2020136277A JP 2020195148 A JP2020195148 A JP 2020195148A
Authority
JP
Japan
Prior art keywords
transistor
layer
oxide semiconductor
wiring
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020136277A
Other languages
English (en)
Other versions
JP6995947B2 (ja
Inventor
黒川　義元
Yoshimoto Kurokawa
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020195148A publication Critical patent/JP2020195148A/ja
Priority to JP2021203196A priority Critical patent/JP7212752B2/ja
Application granted granted Critical
Publication of JP6995947B2 publication Critical patent/JP6995947B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】低消費電力の撮像装置を提供する。【解決手段】第１の撮像データを保持する機能、および第１の撮像データと第２の撮像データとの差分データを取得する機能を有する画素と、コンパレータ回路およびカウンタ回路を有するＡ／Ｄ変換回路と、を有し、画素の出力が差分データに相当する際には、カウンタ回路に供給するクロック信号を停止する構成とする。【選択図】図１

Description

本発明の一態様は、撮像装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を
一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
トランジスタに適用可能な半導体材料として酸化物半導体が注目されている。例えば、酸
化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジス
タを作製する技術が開示されている（特許文献１および特許文献２参照）。
また、酸化物半導体を有するトランジスタを画素回路の一部に用いる構成の撮像装置が特
許文献３に開示されている。
また、８Ｋ４Ｋの撮像に対応する１億３３００万画素を有するＣＭＯＳ（Ｃｏｍｐｌｅｍ
ｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）撮像素子に関す
る技術が非特許文献１に開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９７１１号公報
撮像装置で取得したデータを伝送する場合、当該データを圧縮処理することにより伝送デ
ータ量を低減することができる。例えば動画の圧縮方式では、数フレーム毎に参照フレー
ムを設定し、参照フレーム間では参照フレームの撮像データと現フレームの撮像データと
の差分を取得する方法などが挙げられる。
また、マトリクス状に配置された画素を有する撮像装置において、連続する数フレーム間
では、出力データに変化がない画素が多数であることが多い。つまり、当該数フレーム間
においては、同一画素における差分データは”０”となることが多い。したがって、”０
”を効率的に表現できる符号化処理を用いることで、正味のデータ量を減らすことができ
る。
一方で、撮像装置で取得したデータを圧縮することで、データ伝送の負荷は低減するが、
データの圧縮に要するデジタル画像処理に膨大な電力を費やすことになる。例えば、撮像
装置の各画素から出力したデータのＡ／Ｄ変換、Ａ／Ｄ変換したデータの出力、フレーム
メモリへの格納、および差分処理などがある。特に、撮像装置の各画素から出力したデー
タのＡ／Ｄ変換および差分処理に要する電力が支配的となる。
したがって、本発明の一態様では、低消費電力の撮像装置を提供することを目的の一つと
する。または、Ａ／Ｄ変換処理における消費電力を低減する撮像装置を提供することを目
的の一つとする。または、連続するフレームにおいて差分のデータを取得する撮像装置を
提供することを目的の一つとする。または、高速動作に適した撮像装置を提供することを
目的の一つとする。または、解像度の高い撮像装置を提供することを目的の一つとする。
または、集積度の高い撮像装置を提供することを目的の一つとする。または、低照度下で
撮像することができる撮像装置を提供することを目的の一つとする。または、ダイナミッ
クレンジの広い撮像装置を提供することを目的の一つとする。または、広い温度範囲にお
いて使用可能な撮像装置を提供することを目的の一つとする。または、高開口率の撮像装
置を提供することを目的の一つとする。または、信頼性の高い撮像装置を提供することを
目的の一つとする。または、新規な撮像装置などを提供することを目的の一つとする。ま
たは、上記撮像装置の駆動方法を提供することを目的の一つとする。または、新規な半導
体装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、参照フレームの撮像データと現フレームの撮像データとの差分データ
を出力する撮像装置に関する。
本発明の一態様は、マトリクス状に配置された画素と、Ａ／Ｄ変換回路と、を有する撮像
装置であって、Ａ／Ｄ変換回路は、第１の回路と、第２の回路と、第３の回路と、第４の
回路と、を有し、画素は第１の回路と電気的に接続され、第１乃至第４の回路は、ハイレ
ベル電位またはローレベル電位の信号を入出力することができ、第１の回路は、第１の信
号に従って動作が停止する機能を有し、第１の回路は、画素から出力される第２の信号お
よび参照電位信号である第３の信号を比較して第４の信号を出力する機能を有し、第２の
回路は、第４の信号と、第４の回路を制御する第５の信号と、第２の回路を制御する第６
の信号との組み合わせから判定される第７の信号を出力する機能を有し、第３の回路は、
第７の信号に従ってクロック信号の出力を停止する機能を有し、第４の回路は、クロック
信号に従って計数を行い、当該計数したデータを出力する機能を有することを特徴とする
撮像装置である。
第１の回路はコンパレータ回路、第４の回路はカウンタ回路の構成とすることができる。
画素は、第１の撮像データを保持する機能、および第１の撮像データと第２の撮像データ
との差分データを取得する機能を有することができる。
また、第１の回路は、第１の信号がハイレベル電位のときに動作し、第１の信号がローレ
ベル電位のときに停止することができる。
第１の回路が出力する第４の信号は、第１の信号がハイレベル電位かつ第２の信号が第３
の信号より大きいときにハイレベル電位であり、第１の信号がハイレベル電位かつ第２の
信号が第３の信号より小さいときにローレベル電位であり、第１の信号がローレベル電位
のときにローレベル電位とすることができる。
また、第２の回路が出力する第７の信号は、第６の信号がハイレベル電位かつ第５の信号
および第４の信号の両者がハイレベル電位または両者がローレベル電位のときにハイレベ
ル電位であり、第６の信号がハイレベル電位かつ第５の信号および第４の信号の一方がハ
イレベル電位、他方がローレベル電位であるときにローレベル電位であり、第６の信号が
ローレベル電位であるときローレベル電位とすることができる。
また、第１の信号がローレベル電位のときに、第６の信号はローレベル電位とすることが
できる。
また、第３の回路は第７の信号がハイレベル電位のときにクロック信号を出力し、第７の
信号がローレベル電位のときにクロック信号を停止することができる。
また、第４の回路は、第５の信号がハイレベル電位のとき加算動作し、第５の信号がロー
レベル電位のとき減算動作することができる。
画素は、第１乃至第５のトランジスタ、第１の容量素子、第２の容量素子および光電変換
素子を有し、光電変換素子の一方の電極は、第１のトランジスタのソース電極またはドレ
イン電極の一方と電気的に接続され、第１のトランジスタのソース電極またはドレイン電
極の他方は、第２のトランジスタのソース電極またはドレイン電極の一方と電気的に接続
され、第１のトランジスタのソース電極またはドレイン電極の他方は、第１の容量素子の
一方の電極と電気的に接続され、第１の容量素子の他方の電極は、第３のトランジスタの
ソース電極またはドレイン電極の一方と電気的に接続され、第１の容量素子の他方の電極
は、第４のトランジスタのゲート電極と電気的に接続され、第１の容量素子の他方の電極
は、第２の容量素子の一方の電極と電気的に接続され、第４のトランジスタのソース電極
またはドレイン電極の一方は、第５のトランジスタのソース電極またはドレイン電極の一
方と電気的に接続され、第５のトランジスタのソース電極またはドレイン電極の他方は、
第１の回路に電気的に接続されている構成とすることができる。
また、第１のトランジスタ乃至第６のトランジスタには、活性層に酸化物半導体を有する
トランジスタを用いることができる。当該酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡ
ｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有することが好
ましい。
また、光電変換素子は、光電変換層にセレンまたはセレンを含む化合物を用いることがで
きる。例えば、セレンとしてはアモルファスセレンまたは結晶セレンを用いることができ
る。
本発明の一態様を用いることで、低消費電力の撮像装置を提供することができる。または
、Ａ／Ｄ変換処理における消費電力を低減する撮像装置を提供することができる。または
、連続するフレームにおいて差分のデータを取得する撮像装置を提供することができる。
または、高速動作に適した撮像装置を提供することができる。または、解像度の高い撮像
装置を提供することができる。または、集積度の高い撮像装置を提供することができる。
または、低照度下で撮像することができる撮像装置を提供することができる。または、ダ
イナミックレンジの広い撮像装置を提供することができる。または、広い温度範囲におい
て使用可能な撮像装置を提供することができる。または、高開口率の撮像装置を提供する
ことができる。または、信頼性の高い撮像装置を提供することができる。または、新規な
撮像装置などを提供することができる。または、上記撮像装置の駆動方法を提供すること
ができる。または、新規な半導体装置などを提供することができる。
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態
様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合も
ある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、こ
れらの効果を有さない場合もある。
撮像装置を説明するブロック図および回路図。 撮像装置を説明するブロック図および回路図。 画素および読み出し回路を説明する回路図。 撮像およびＡ／Ｄ変換処理の動作を説明するタイミングチャート。 撮像およびＡ／Ｄ変換処理の動作を説明するタイミングチャート。 画素および読み出し回路を説明する回路図。 画素および読み出し回路を説明する回路図。 画素を説明する回路図。 撮像装置の構成を説明する断面図。 ローリングシャッタ方式およびグローバルシャッタ方式の動作を説明する図。 光電変換素子の接続形態を説明する断面図。 光電変換素子の接続形態を説明する断面図。 撮像装置を説明する断面図。 光電変換素子の接続形態を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図および回路図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 湾曲した撮像装置を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 半導体層を説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 撮像装置を収めたパッケージの斜視図および断面図。 撮像装置を収めたパッケージの斜視図および断面図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
なお、一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大き
さによって大きさが決定される。したがって、「接地」「ＧＮＤ」「グラウンド」などと
記載されている場合であっても、必ずしも、電位が０ボルトであるとは限らないものとす
る。例えば、回路で最も低い電位を基準として、「接地」や「ＧＮＤ」を定義する場合も
ある。または、回路で中間くらいの電位を基準として、「接地」や「ＧＮＤ」を定義する
場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定されるこ
ととなる。
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
本発明の一態様の撮像装置は、複数の画素およびＡ／Ｄ変換回路を有する。当該画素は、
第１の撮像データを保持する機能、および第１の撮像データと第２の撮像データとの差分
データを取得する機能を有する。
Ａ／Ｄ変換回路は、コンパレータ回路およびカウンタ回路を有し、コンパレータ回路は画
素の出力電位と参照電位とを比較する機能を有し、カウンタ回路はコンパレータ回路の出
力に応じて計数する機能を有する。
画素の出力が上記差分データに相当する際には、参照電位を第１の基準電位から増加させ
る第１の期間、および第２の基準電位から減少させる第２の期間を設ける。第１の期間お
よび第２の期間において、コンパレータ回路の出力が反転した時点でカウンタ回路に供給
するクロック信号を停止することを特徴とする。
図１は、本発明の一態様の撮像装置を説明する図である。当該撮像装置は、マトリクス状
に配列された画素２０および当該画素を駆動するための回路２３および回路２４を有する
。また、画素２０から出力される信号が入力される回路２５（Ａ／Ｄ変換回路）を有する
。
回路２５は画素２０から出力されるアナログ信号をデジタル信号に変換する機能を有し、
図１はその具体的な回路図を示している。なお、図１では、１列目の画素２０が接続され
る配線９０（ＯＵＴ［１］）と回路２５［１］との接続形態を示している。同様に２列目
の画素２０の配線９０（ＯＵＴ［２］）は回路２５［２］に接続され、ｎ列目の画素２０
の配線９０（ＯＵＴ［ｎ］）は回路２５［ｎ］に接続される形態とすることができる。な
お、複数の配線９０（ＯＵＴ）ごとに一つの回路２５を電気的に接続し、順次配線９０（
ＯＵＴ）を切り替えて処理を行う形態としてもよい。
回路２５は、比較回路と、判定回路と、カウンタ回路を有する。なお、本実施の形態では
、一例として回路２５が３ビットのカウンタ回路を有する構成および動作を説明するが、
より多くのビット数のカウンタ回路であってもよい。
比較回路としては、コンパレータ回路３１を用いることができる。コンパレータ回路３１
の第１の入力端子（＋）には、画素２０が出力する信号を配線９０（ＯＵＴ）を介して入
力することができる。また、第２の入力端子（−）には、配線９１（ＲＡＭＰ）から参照
電位信号を入力することができる。
ここで、コンパレータ回路３１の出力端子から出力される出力信号ＣＯＭＰは、画素２０
が出力する信号より参照電位信号が低いときに”Ｈ”となり、画素２０が出力する信号よ
り参照電位信号が高いときに”Ｌ”となる。なお、コンパレータ回路３１は、第３の入力
端子に接続される配線９２（ＣＥＮ）から”Ｈ”が入力されると動作状態となり、”Ｌ”
が入力されると非動作状態（出力信号ＣＯＭＰは”Ｌ”）となる。なお、信号の説明にお
いて、”Ｈ”は高電位信号を意味し、”１”またはハイレベル電位の信号と表現すること
もできる。また、”Ｌ”は低電位信号を意味し、”０”またはローレベル電位の信号と表
現することもできる。
判定回路は、回路３２および回路３３で構成することができる。回路３２は、二つの入力
信号に対して、両者が”Ｈ”のとき、または両者が”Ｌ”のときに”Ｈ”の信号を出力す
ることができる構成とする。例えば、図１に示すような回路構成とすることができるが、
その構成は限定されない。
回路３２に入力される一方の信号はコンパレータ回路３１の出力信号ＣＯＭＰであり、他
方の信号は配線９３（ＵＰＤＮ）から入力される信号である。配線９３（ＵＰＤＮ）から
入力される信号は、カウンタ回路の動作形態により異なる。カウンタ回路をアップカウン
タとして加算動作させる場合は、配線９３（ＵＰＤＮ）から”Ｈ”が入力され、ダウンカ
ウンタとして減算動作させる場合は”Ｌ”が入力される。
また、回路３２には配線９４（ＥＮ）から制御信号ＥＮが入力される。制御信号ＥＮが”
Ｈ”である場合、回路３２は出力信号ＣＯＭＰおよび配線９３（ＵＰＤＮ）から入力され
る信号の組み合わせによって”Ｈ”または”Ｌ”の信号を出力することができる。一方、
制御信号ＥＮが”Ｌ”である場合、回路３２は出力信号ＣＯＭＰの値によらず”Ｌ”の信
号を出力することができる。
回路３３は二つの入力信号に対して、両者が”Ｈ”のときに”Ｈ”の信号を出力すること
ができる構成とする。回路３３に入力される一方の信号は回路３２の出力信号であり、他
方の信号は配線９５（ＣＬＫ）から入力されるクロック信号（ＣＬＫ１）である。したが
って、回路３２の出力信号が”Ｈ”であるとき、回路３３からクロック信号（ＣＬＫ２）
が出力される。ここで、クロック信号（ＣＬＫ２）はカウンタ回路の動作に利用される。
カウンタ回路は、フリップフロップ回路３４、３５、３６、インバータ回路５１、５２、
５３、５４、５５およびセレクタ回路５６、５７、５８、５９を有する構成とすることが
できる。なお、これらの構成要素は一例であり、以下に説明する動作と同様の動作をする
他の要素をカウンタ回路の構成要素とすることができる。または、上記の要素が有する機
能が統合された他の要素をカウンタ回路の構成要素とすることができる。
フリップフロップ回路３４、３５、３６は、クロック信号入力端子、入力端子（Ｄ）、出
力端子（Ｑ）、リセット端子（Ｒ）を有する構成とすることができる。なお、フリップフ
ロップ回路３４、３５、３６のリセット端子（Ｒ）は、リセット信号を供給することので
きる配線９６（ＲＳＴ）と電気的に接続される。
フリップフロップ回路３４のクロック信号入力端子には、回路３３の出力端子が電気的に
接続される。また、フリップフロップ回路３４の入力端子（Ｄ）には、インバータ回路５
１の出力端子が電気的に接続される。また、フリップフロップ回路３４の出力端子（Ｑ）
は、配線６７（ＤＡＴＡ［０］）と電気的に接続される。また、フリップフロップ回路３
４の出力端子（Ｑ）は、インバータ回路５１の入力端子と電気的に接続される。
フリップフロップ回路３５のクロック信号入力端子には、セレクタ回路５６の出力端子が
電気的に接続される。また、セレクタ回路５６の第１の入力端子には、インバータ回路５
２の出力端子が電気的に接続される。また、セレクタ回路５６の第２の入力端子およびイ
ンバータ回路５２の入力端子には、フリップフロップ回路３４の出力端子（Ｑ）が電気的
に接続される。また、セレクタ回路５６の選択制御信号端子は、配線９３（ＵＰＤＮ）と
電気的に接続される。
セレクタ回路５６において、配線９３（ＵＰＤＮ）から入力される信号が”Ｈ”のとき、
第１の入力端子から入力された信号が出力信号となる。また、配線９３（ＵＰＤＮ）から
入力される信号が”Ｌ”のとき、第２の入力端子から入力された信号が出力信号となる。
フリップフロップ回路３５の入力端子（Ｄ）には、セレクタ回路５７の出力端子が電気的
に接続される。また、セレクタ回路５７の第１の入力端子には、インバータ回路５３の出
力端子が電気的に接続される。また、セレクタ回路５７の第２の入力端子およびインバー
タ回路５３の入力端子には、フリップフロップ回路３５の出力端子（Ｑ）が電気的に接続
される。また、セレクタ回路５７の選択制御信号端子は、配線９７（ＣＯＵＮＴ）と電気
的に接続される。
セレクタ回路５７において、配線９７（ＣＯＵＮＴ）から入力される信号が”Ｈ”のとき
、第１の入力端子から入力された信号が出力信号となる。また、配線９７（ＣＯＵＮＴ）
から入力される信号が”Ｌ”のとき、第２の入力端子から入力された信号が出力信号とな
る。なお、配線９７（ＣＯＵＮＴ）から入力される信号が”Ｌ”のとき、カウンタ回路は
計数されない。
また、フリップフロップ回路３５の出力端子（Ｑ）は、配線６８（ＤＡＴＡ［１］）と電
気的に接続される。
フリップフロップ回路３６のクロック信号入力端子には、セレクタ回路５８の出力端子が
電気的に接続される。また、セレクタ回路５８の第１の入力端子には、インバータ回路５
４の出力端子が電気的に接続される。また、セレクタ回路５８の第２の入力端子およびイ
ンバータ回路５４の入力端子には、フリップフロップ回路３５の出力端子（Ｑ）が電気的
に接続される。また、セレクタ回路５８の選択制御信号端子は、配線９３（ＵＰＤＮ）と
電気的に接続される。なお、セレクタ回路５８は、セレクタ回路５６と同様に動作するこ
とができる。
フリップフロップ回路３６の入力端子（Ｄ）には、セレクタ回路５９の出力端子が電気的
に接続される。また、セレクタ回路５９の第１の入力端子には、インバータ回路５５の出
力端子が電気的に接続される。また、セレクタ回路５９の第２の入力端子およびインバー
タ回路５５の入力端子には、フリップフロップ回路３６の出力端子（Ｑ）が電気的に接続
される。また、セレクタ回路５９の選択制御信号端子は、配線９７（ＣＯＵＮＴ）と電気
的に接続される。なお、セレクタ回路５９は、セレクタ回路５７と同様に動作することが
できる。
また、フリップフロップ回路３６の出力端子（Ｑ）は、配線６９（ＤＡＴＡ［２］）と電
気的に接続される。
配線６７（ＤＡＴＡ［０］）、配線６８（ＤＡＴＡ［１］）、配線６９（ＤＡＴＡ［２］
）に出力される信号は、カウンタ回路の出力値（ＤＡＴＡ［２：０］）となる。なお、配
線９６（ＲＳＴ）を”Ｈ”とすることで、カウンタ回路がリセットされ、カウンタ回路の
出力値ＤＡＴＡ［２：０］＝”０００”となるものとする。
また、フリップフロップ回路３４、３５、３６として反転出力端子（Ｑバー）を有する回
路を用いた場合は、図２に示すようにインバータ回路５２、５４を省くことができる。
本発明の一態様の撮像装置に用いる画素２０は、予め取得した参照フレームの撮像データ
（第１の撮像データ）を保持する機能を有し、現フレームの撮像データ（第２の撮像デー
タ）との差分を出力できる構成であることが望ましい。
画素２０は、例えば図３に示す回路図の構成とすることができる。画素２０は、光電変換
素子ＰＤ、トランジスタ４１、トランジスタ４２、トランジスタ４３、トランジスタ４４
、トランジスタ４５、容量素子Ｃ１および容量素子Ｃ２を有する。容量素子Ｃ１の容量値
は、容量素子Ｃ２の容量値より大きいことが好ましい。また、図３では、読み出し回路２
６として、トランジスタ４６から構成される電流源を有する構成を示している。なお、読
み出し回路２６にサンプルホールド回路を設けてもよい。
光電変換素子ＰＤ（フォトダイオード）の一方の電極は、トランジスタ４１のソース電極
またはドレイン電極の一方と電気的に接続される。また、トランジスタ４１のソース電極
またはドレイン電極の他方は、トランジスタ４２のソース電極またはドレイン電極の一方
および容量素子Ｃ１の一方の電極と電気的に接続される。また、容量素子Ｃ１の他方の電
極は、トランジスタ４３のソース電極またはドレイン電極の一方、トランジスタ４４のゲ
ート電極および容量素子Ｃ２の一方の電極と電気的に接続される。また、トランジスタ４
４のソース電極またはドレイン電極の一方は、トランジスタ４５のソース電極またはドレ
イン電極の一方と電気的に接続される。また、トランジスタ４５のソース電極またはドレ
イン電極の他方は、トランジスタ４６のソース電極またはドレイン電極の一方と電気的に
接続される。
また、光電変換素子ＰＤの他方の電極は、配線７１（ＶＰＤ）に電気的に接続される。ト
ランジスタ４２のソース電極またはドレイン電極の他方は、配線７２（ＶＰＲ）に電気的
に接続される。トランジスタ４３のソース電極またはドレイン電極の他方は、配線７３（
ＶＦＲ）に電気的に接続される。容量素子Ｃ２の他方の電極は、配線７４（ＶＣ）に電気
的に接続される。トランジスタ４４のソース電極またはドレイン電極の他方は、配線７５
（ＶＯ）に電気的に接続される。トランジスタ４６のソース電極またはドレイン電極の他
方は、配線７６（ＶＲ）に電気的に接続される。
ここで、配線７１（ＶＰＤ）、配線７２（ＶＰＲ）、配線７３（ＶＦＲ）、配線７４（Ｖ
Ｃ）配線７５（ＶＯ）および配線７６（ＶＲ）は、電源線としての機能を有することがで
きる。例えば、配線７１（ＶＰＤ）、配線７４（ＶＣ）および配線７６（ＶＲ）は、低電
源電位線として機能させることができる。配線７２（ＶＰＲ）、配線７３（ＶＦＲ）およ
び配線７５（ＶＯ）は、高電源電位線として機能させることができる。
また、トランジスタ４１のゲート電極は、配線６１（ＴＸ）と電気的に接続される。トラ
ンジスタ４２のゲート電極は、配線６２（ＰＲ）と電気的に接続される。トランジスタ４
３のゲート電極は、配線６３（ＦＲ）と電気的に接続される。トランジスタ４５のゲート
電極は、配線６４（ＳＥＬ）と電気的に接続される。トランジスタ４６のゲート電極は、
配線６５（ＲＢＩＡＳ）と電気的に接続される。
ここで、配線６１（ＴＸ）、配線６２（ＰＲ）、配線６３（ＦＲ）、配線６４（ＳＥＬ）
および配線６５（ＲＢＩＡＳ）は、トランジスタのオンオフを制御する信号線として機能
させることができる。
トランジスタ４１は、光電変換素子ＰＤの出力に応じて電荷保持部（ＦＤ１）の電位を制
御するための転送トランジスタとして機能させることができる。また、トランジスタ４２
は、電荷保持部（ＦＤ１）の電位を初期化するリセットトランジスタとして機能させるこ
とができる。また、トランジスタ４３は、電荷検出部（ＦＤ２）の電位を初期化するリセ
ットトランジスタとして機能させることができる。また、トランジスタ４４は、電荷検出
部（ＦＤ２）の電位に応じた出力を行う増幅トランジスタとして機能させることができる
。また、トランジスタ４５は、画素２０を選択する選択トランジスタとして機能させるこ
とができる。また、トランジスタ４６は、ソース電極またはドレイン電極の一方と電気的
に接続する配線９０（ＯＵＴ）に適切な信号電位を供給するための電流源トランジスタと
して機能させることができる。
なお、上述した回路２５、画素２０、読み出し回路２６の構成は一例であり、一部の回路
、一部のトランジスタ、一部の容量素子、または一部の配線等が含まれない場合もある。
または、上述した構成に含まれない回路、トランジスタ、容量素子、配線等が含まれる場
合もある。また、一部の配線の接続形態が上述した構成とは異なる場合もある。
次に、図４および図５に示すタイミングチャートを用いて、上述した画素２０および回路
２５の動作を説明する。なお、配線７１（ＶＰＤ）、配線７４（ＶＣ）および配線７６（
ＶＲ）は低電位とし、配線７２（ＶＰＲ）、配線７３（ＶＦＲ）および配線７５（ＶＯ）
は高電位とする。
時刻Ｔ０１乃至時刻Ｔ０４および時刻Ｔ１１乃至時刻Ｔ１４では、参照フレームの撮像デ
ータを取得する。
時刻Ｔ０１乃至時刻Ｔ０２において、配線６２（ＰＲ）を”Ｈ”、配線６３（ＦＲ）を”
Ｈ”、配線６１（ＴＸ）を”Ｈ”とする。このとき、電荷検出部ＦＤ２の電位は配線７３
（ＶＦＲ）の電位ＶＦＲに設定され、電荷保持部ＦＤ１の電位は配線７２（ＶＰＲ）の電
位ＶＰＲに設定される。
時刻Ｔ０２乃至時刻Ｔ０３において、配線６２（ＰＲ）を”Ｌ”、配線６３（ＦＲ）を”
Ｈ”、配線６１（ＴＸ）を”Ｈ”とする。このとき、光電変換素子ＰＤに照射する光に応
じて、電荷保持部ＦＤ１の電位はＶＰ’低下してＶＰＲ−ＶＰ’となる。なお、光電変換
素子ＰＤに照射する光が強い程、電荷保持部ＦＤ１の電位は小さくなる。なお、電荷検出
部ＦＤ２の電位は電位ＶＦＲを維持する。
時刻Ｔ０３乃至時刻Ｔ０４において、配線６２（ＰＲ）を”Ｌ”、配線６３（ＦＲ）を”
Ｌ”、配線６１（ＴＸ）を”Ｈ”とする。このとき、光電変換素子ＰＤに照射する光に応
じて、電荷保持部ＦＤ１の電位はさらにＶＰ’低下してＶＰＲ−２ＶＰ’となる。また、
容量素子Ｃ１と容量素子Ｃ２との容量結合により、電荷検出部ＦＤ２の電位はＶＰ低下し
てＶＦＲ−ＶＰとなる。なお、光電変換素子ＰＤに照射する光が強い程、電荷保持部ＦＤ
１の電位および電荷検出部ＦＤ２の電位は小さくなる。
なお、上記動作において、時刻Ｔ０２乃至時刻Ｔ０３の間隔および時刻Ｔ０３乃至時刻Ｔ
０４の間隔をＴとし、両者の間隔は等しいこととする。また、時刻Ｔ０２乃至時刻Ｔ０３
および時刻Ｔ０３乃至時刻Ｔ０４では、光電変換素子ＰＤに照射する光量は同一とみなせ
るものとする。
時刻Ｔ１１乃至時刻Ｔ１２において、配線６２（ＰＲ）を”Ｈ”、配線６３（ＦＲ）を”
Ｌ”、配線６１（ＴＸ）を”Ｈ”とする。このとき、電荷保持部ＦＤ１の電位はＶＰＲ−
２ＶＰ’から配線７２（ＶＰＲ）の電位ＶＰＲに設定される。すなわち、電荷保持部ＦＤ
１では、時刻Ｔ０２乃至時刻Ｔ０４における電圧降下分である電位２ＶＰ’だけ上昇する
。一方、電荷検出部ＦＤ２の電位は、ＶＦＲ−ＶＰから、容量素子Ｃ１と容量素子Ｃ２と
の容量結合により電位が２ＶＰ上昇する。すなわち、電荷検出部ＦＤ２の電位は、配線７
３（ＶＦＲ）の電位ＶＦＲと、時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分である電位
−ＶＰと、電位２ＶＰを加えた電位ＶＦＲ＋ＶＰとなる。
時刻Ｔ１３乃至時刻Ｔ１４において、配線６４（ＳＥＬ）を”Ｈ”とする。このとき、配
線６５（ＲＢＩＡＳ）に適切な電位を印加することで、電荷検出部ＦＤ２の電位ＶＦＲ＋
ＶＰに応じて、配線９０（ＯＵＴ）に撮像データに対応する電圧が出力される。
ここで、時刻Ｔ１３１において、配線９６（ＲＳＴ）を”Ｈ”とする。このとき、回路２
５のカウンタ回路はリセットされ、配線６９（ＤＡＴＡ［２］）、配線６８（ＤＡＴＡ［
１］）、配線６７（ＤＡＴＡ［０］）に出力されるＤＡＴＡ［２：０］は”０００”とな
る。
その後、時刻Ｔ１３２までに、配線９７（ＣＯＵＮＴ）を”Ｈ”、配線９３（ＵＰＤＮ）
を”Ｈ”として、カウンタ回路をアップカウンタとして動作させる状態とし、配線９２（
ＣＥＮ）を”Ｈ”としてコンパレータ回路３１を動作させる状態とする。当初、配線９１
（ＲＡＭＰ）の電位は低電位に設定してあり、配線９０（ＯＵＴ）の電位より低いため、
コンパレータ回路３１の出力信号ＣＯＭＰは”Ｈ”となる。
なお、配線９４（ＥＮ）の電位は、配線９７（ＣＯＵＮＴ）が”Ｈ”において、配線９３
（ＵＰＤＮ）が”Ｈ”かつコンパレータ回路３１の出力信号ＣＯＭＰが”Ｈ”の条件を満
たしたとき、または、配線９３（ＵＰＤＮ）が”Ｌ”かつコンパレータ回路３１の出力信
号ＣＯＭＰが”Ｌ”の条件を満たしたときに”Ｈ”となるような構成とする。したがって
、時刻Ｔ１３１と時刻Ｔ１３２との間で上記条件を満たすことになるため、配線９４（Ｅ
Ｎ）の電位、すなわち制御信号ＥＮは”Ｈ”となり、回路３２は”Ｈ”の信号を出力する
ことができる状態となる。
また、制御信号ＥＮは、配線９７（ＣＯＵＮＴ）が”Ｈ”において、配線９３（ＵＰＤＮ
）が”Ｈ”かつコンパレータ回路３１の出力信号ＣＯＭＰが”Ｌ”の条件を満たしたとき
、または、配線９３（ＵＰＤＮ）が”Ｌ”かつコンパレータ回路３１の出力信号ＣＯＭＰ
が”Ｈ”の条件を満たしたときに”Ｌ”となるような構成とする。ただし、配線９２（Ｃ
ＥＮ）が”Ｌ”である場合は、制御信号ＥＮは”Ｌ”となるような構成とする。なお、配
線９２（ＣＥＮ）が”Ｌ”であるとき、コンパレータ回路３１の出力信号ＣＯＭＰは”Ｌ
”となる。なお、配線９４（ＥＮ）には、各配線の電位に対して以下の表に示す制御信号
ＥＮが生成される回路を接続すればよい。
時刻Ｔ１３２において、配線９１（ＲＡＭＰ）の電位の上昇を開始する。また、配線９５
（ＣＬＫ）から回路３３にクロック信号ＣＬＫ１を供給する。当初、回路３２の出力信号
は”Ｈ”であることから、回路３３からはクロック信号ＣＬＫ１と同じ波形のクロック信
号ＣＬＫ２が出力され、カウンタ回路は計数していく。
時刻Ｔ１３Ｘにおいて、配線９１（ＲＡＭＰ）の電位は配線９０（ＯＵＴ）の電位より高
くなり、コンパレータ回路３１の出力信号ＣＯＭＰは”Ｌ”となる。このとき、クロック
信号ＣＬＫ２は”Ｌ”となり、カウンタ回路の計数は停止する。カウンタ回路の計数が停
止した後、信号線ＣＥＮを”Ｌ”としてコンパレータ回路３１の動作を停止する構成が有
効である。また、配線９１（ＲＡＭＰ）の電位が最大値に達した場合は、速やかにクロッ
ク信号ＣＬＫ１の供給を停止することが望ましい。このようにすることで、消費電力を低
減することができる。なお、時刻Ｔ１３Ｘの時点でのＤＡＴＡ［２：０］は”１１０”と
なる。
時刻Ｔ２１乃至時刻Ｔ２５は、第１のフレームにおける撮像データの取得および第１のフ
レームの撮像データと参照フレームの撮像データとの差分データを取得する期間に相当す
る。ここでは、参照フレームおよび第１のフレームの撮像データは同一、すなわち、差分
データは０である場合を例示する。
時刻Ｔ２１乃至時刻Ｔ２２において、配線６２（ＰＲ）を”Ｈ”、配線６３（ＦＲ）を”
Ｌ”、配線６１（ＴＸ）を”Ｈ”とする。このとき、電荷保持部ＦＤ１の電位は配線７２
（ＶＰＲ）の電位ＶＰＲに設定される。一方、電荷検出部ＦＤ２の電位はＶＦＲ＋ＶＰと
なる。
時刻Ｔ２２乃至時刻Ｔ２３において、配線６２（ＰＲ）を”Ｌ”、配線６３（ＦＲ）を”
Ｌ”、配線６１（ＴＸ）を”Ｈ”とする。このとき、光電変換素子ＰＤに照射する光に応
じて、電荷保持部ＦＤ１の電位は低下する。また、容量素子Ｃ１と容量素子Ｃ２との容量
結合により、電荷検出部ＦＤ２の電位も低下する。
なお、上記動作において、時刻Ｔ２２乃至時刻Ｔ２３の間隔は、前述の時刻Ｔ０２乃至時
刻Ｔ０３または時刻Ｔ０３乃至時刻Ｔ０４の間隔Ｔと等しいこととする。また、時刻Ｔ２
２乃至時刻Ｔ２３において光電変換素子ＰＤに照射する光量は、時刻Ｔ０２乃至時刻Ｔ０
３または時刻Ｔ０３乃至時刻Ｔ０４において光電変換素子ＰＤに照射する光量と同一とみ
なせるものとする。
このとき、電荷保持部ＦＤ１の電圧降下分に相当する電位ＶＰ２’は、時刻Ｔ０２乃至時
刻Ｔ０３または時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分に相当する電位ＶＰ’と同
じである。また、電荷検出部ＦＤ２の電圧降下分に相当する電位ＶＰ２は、時刻Ｔ０３乃
至時刻Ｔ０４における電圧降下分の電位ＶＰと同じである。したがって、電荷検出部ＦＤ
２の電位ＶＦＲ＋ＶＰ−ＶＰ２は、配線７３（ＶＦＲ）の電位と同じ電位になる。これは
、参照フレームの撮像データと第１のフレームにおける撮像データとの差分が０であるこ
とに対応する。
時刻Ｔ２４乃至時刻Ｔ２５において、配線６４（ＳＥＬ）を”Ｈ”とする。このとき、配
線６５（ＲＢＩＡＳ）に適切な電位を印加することで、電荷検出部ＦＤ２の電位ＶＦＲ＋
ＶＰ−ＶＰ２（＝ＶＦＲ）に応じて、配線９０（ＯＵＴ）に撮像データに対応する電圧が
出力される。
ここで、時刻Ｔ２４１において、配線９６（ＲＳＴ）を”Ｈ”とする。このとき、回路２
５のカウンタ回路はリセットされ、配線６９（ＤＡＴＡ［２］）、配線６８（ＤＡＴＡ［
１］）、配線６７（ＤＡＴＡ［０］）に出力されるＤＡＴＡ［２：０］は”０００”とな
る。
その後、時刻Ｔ２４２までに、配線９７（ＣＯＵＮＴ）を”Ｈ”、配線９３（ＵＰＤＮ）
を”Ｈ”として、カウンタ回路をアップカウンタとして動作させる状態とし、配線９２（
ＣＥＮ）を”Ｈ”としてコンパレータ回路３１を動作させる状態とする。
時刻Ｔ２４２において、配線９１（ＲＡＭＰ）の電位を第１の基準電位とした後、配線９
１（ＲＡＭＰ）の電位を徐々に上昇させる。また、配線９５（ＣＬＫ）にクロック信号Ｃ
ＬＫ１を供給する。
なお、第１の基準電位とは、電荷検出部ＦＤ２の電位が電位ＶＦＲであるときの配線９０
（ＯＵＴ）の電位を僅かに超える電位である。より具体的には、電荷検出部ＦＤ２の電位
が電位ＶＦＲであるとき、コンパレータ回路３１が配線９０（ＯＵＴ）の電位より高いと
判定しうる最低電位ということができる。
当初、配線９１（ＲＡＭＰ）の電位は配線９０（ＯＵＴ）の電位より高いため、コンパレ
ータ回路３１の出力信号ＣＯＭＰは”Ｌ”となる。このとき、配線９４（ＥＮ）は”Ｌ”
、クロック信号ＣＬＫ２は”Ｌ”となり、カウンタ回路は計数しない。ここで、カウンタ
回路の計数が停止しているので、配線９２（ＣＥＮ）を”Ｌ”として、コンパレータ回路
３１の動作を停止する構成が有効である。このようにすることで、消費電力を低減するこ
とができる。
時刻Ｔ２４３乃至時刻Ｔ２４４において、配線９７（ＣＯＵＮＴ）を”Ｌ”とする。その
後、時刻Ｔ２４４までに配線９３（ＵＰＤＮ）を”Ｌ”としてから配線９７（ＣＯＵＮＴ
）を”Ｈ”として、カウンタ回路をダウンカウンタとして動作させる状態とする。また、
配線９２（ＣＥＮ）を”Ｈ”として、コンパレータ回路３１を動作させる状態とする。
時刻Ｔ２４４において、配線９１（ＲＡＭＰ）の電位を第２の基準電位とした後、配線９
１（ＲＡＭＰ）の電位を徐々に低下させ、配線９５（ＣＬＫ）にクロック信号ＣＬＫ１を
供給する。
なお、第２の基準電位とは、電荷検出部ＦＤ２の電位が電位ＶＦＲであるときの配線９０
（ＯＵＴ）の電位を僅かに下回る電位である。より具体的には、電荷検出部ＦＤ２の電位
が電位ＶＦＲであるとき、コンパレータ回路３１が配線９０（ＯＵＴ）の電位より低いと
判定しうる最高電位ということができる。
この間において、配線９１（ＲＡＭＰ）の電位が配線９０（ＯＵＴ）の電位より低くなっ
たとき、コンパレータ回路３１の出力信号ＣＯＭＰは”Ｈ”となる。
このとき、配線９４（ＥＮ）は”Ｌ”、クロック信号ＣＬＫ２は”Ｌ”となり、カウンタ
回路は計数しない。ここで、カウンタ回路の計数が停止しているので、配線９２（ＣＥＮ
）を”Ｌ”として、コンパレータ回路３１の動作を停止する構成が有効である。また、配
線９１（ＲＡＭＰ）の電位が最低値に達した場合は、速やかにクロック信号ＣＬＫ１の供
給を停止することが望ましい。このようにすることで、消費電力を低減することができる
。ここで、回路２５の出力であるＤＡＴＡ［２：０］は”０００”となる。
時刻Ｔ３１乃至時刻Ｔ３５は、第２のフレームにおける撮像データの取得および第２のフ
レームの撮像データと参照フレームの撮像データとの差分データを取得する期間に相当す
る。ここでは、参照フレームと第２のフレームとの差分が有限（値が正）である場合を例
示する。なお、第２のフレームの撮像データは、参照フレームの撮像データから差分デー
タを差し引くことで取得することができる。
時刻Ｔ３１乃至時刻Ｔ３２において、配線６２（ＰＲ）を”Ｈ”、配線６３（ＦＲ）を”
Ｌ”、配線６１（ＴＸ）を”Ｈ”とする。このとき、電荷保持部ＦＤ１の電位は配線７２
（ＶＰＲ）の電位ＶＰＲに設定される。一方、電荷検出部ＦＤ２の電位はＶＦＲ＋ＶＰと
なる。
時刻Ｔ３２乃至時刻Ｔ３３において、配線６２（ＰＲ）を”Ｌ”、配線６３（ＦＲ）を”
Ｌ”、配線６１（ＴＸ）を”Ｈ”とする。このとき、光電変換素子ＰＤに照射する光に応
じて、電荷保持部ＦＤ１の電位は低下する。また、容量素子Ｃ１と容量素子Ｃ２との容量
結合により、電荷検出部ＦＤ２の電位も低下する。
なお、上記動作において、時刻Ｔ３２乃至時刻Ｔ３３の間隔は、前述の時刻Ｔ０２乃至時
刻Ｔ０３または時刻Ｔ０３乃至時刻Ｔ０４の間隔Ｔと等しいこととする。また、時刻Ｔ３
２乃至時刻Ｔ３３において光電変換素子ＰＤに照射する光量は、時刻Ｔ０２乃至時刻Ｔ０
３または時刻Ｔ０３乃至時刻Ｔ０４において光電変換素子ＰＤに照射する光量より少ない
こととする。
このとき、電荷保持部ＦＤ１の電圧降下分に相当する電位ＶＰ３’は、時刻Ｔ０２乃至時
刻Ｔ０３または時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分に相当する電位ＶＰ’より
小さい。また、電荷検出部ＦＤ２の電圧降下分に相当する電位ＶＰ３も時刻Ｔ０３乃至時
刻Ｔ０４における電圧降下分ＶＰより小さい。したがって、電荷検出部ＦＤ２の電位ＶＦ
Ｒ＋ＶＰ−ＶＰ３は、配線７３（ＶＦＲ）の電位より高い電位になる。これは、参照フレ
ームの撮像データと第２のフレームにおける撮像データとの差分が有限（値が正）である
ことに対応する。
時刻Ｔ３４乃至時刻Ｔ３５において、配線６４（ＳＥＬ）を”Ｈ”とする。このとき、配
線６５（ＲＢＩＡＳ）に適切な電位を印加することで、電荷検出部ＦＤ２の電位ＶＦＲ＋
ＶＰ−ＶＰ３（＞ＶＦＲ）に応じて、配線９０（ＯＵＴ）に撮像データに対応する電圧が
出力される。
ここで、時刻Ｔ３４１において、配線９６（ＲＳＴ）を”Ｈ”とする。このとき、回路２
５のカウンタ回路はリセットされ、配線６９（ＤＡＴＡ［２］）、配線６８（ＤＡＴＡ［
１］）、配線６７（ＤＡＴＡ［０］）に出力されるＤＡＴＡ［２：０］は”０００”とな
る。
その後、時刻Ｔ３４２までに、配線９７（ＣＯＵＮＴ）を”Ｈ”、配線９３（ＵＰＤＮ）
を”Ｈ”、配線９４（ＥＮ）を”Ｈ”として、カウンタ回路をアップカウンタとして動作
させる状態とし、配線９２（ＣＥＮ）を”Ｈ”としてコンパレータ回路３１を動作させる
状態とする。
時刻Ｔ３４２において、配線９１（ＲＡＭＰ）の電位を第１の基準電位とした後、配線９
１（ＲＡＭＰ）の電位を徐々に上昇させる。また、配線９５（ＣＬＫ）にクロック信号Ｃ
ＬＫ１を供給する。
当初、配線９１（ＲＡＭＰ）の電位は配線９０（ＯＵＴ）の電位より低いため、コンパレ
ータ回路３１の出力信号ＣＯＭＰは”Ｈ”となる。このとき、クロック信号ＣＬＫ２はク
ロック信号ＣＬＫ１と同じ波形となり、カウンタ回路は計数していく。
時刻Ｔ３４Ｘにおいて、配線９１（ＲＡＭＰ）の電位は配線９０（ＯＵＴ）の電位より高
くなり、コンパレータ回路３１の出力信号ＣＯＭＰは”Ｌ”となる。このとき、配線９４
（ＥＮ）は”Ｌ”、クロック信号ＣＬＫ２は”Ｌ”となり、カウンタ回路の計数は停止す
る。ここで、カウンタ回路の計数が停止した後、配線９２（ＣＥＮ）を”Ｌ”として、コ
ンパレータ回路３１の動作を停止する構成が有効である。このようにすることで、消費電
力を低減することができる。
時刻Ｔ３４３乃至時刻Ｔ３４４において、配線９７（ＣＯＵＮＴ）を”Ｌ”とする。その
後、時刻Ｔ３４４までに配線９３（ＵＰＤＮ）を”Ｌ”としてから配線９７（ＣＯＵＮＴ
）を”Ｈ”として、カウンタ回路をダウンカウンタとして動作させる状態とする。また、
配線９２（ＣＥＮ）を”Ｈ”としてコンパレータ回路３１を動作させる状態とする。
時刻Ｔ３４４までの間に、配線９１（ＲＡＭＰ）の電位を第２の基準電位以下となるよう
に徐々に低下させる。また、配線９５（ＣＬＫ）にクロック信号ＣＬＫ１を供給する。こ
の間において、配線９１（ＲＡＭＰ）の電位が配線９０（ＯＵＴ）の電位より低くなった
とき、コンパレータ回路３１の出力信号ＣＯＭＰは”Ｈ”となる。
このとき、配線９４（ＥＮ）は”Ｌ”、クロック信号ＣＬＫ２は”Ｌ”となり、カウンタ
回路は計数しない。ここで、カウンタ回路の計数が停止しているので、配線９２（ＣＥＮ
）を”Ｌ”として、コンパレータ回路３１の動作を停止する構成が有効である。また、配
線９１（ＲＡＭＰ）の電位が最低値に達した場合は、速やかにクロック信号ＣＬＫ１の供
給を停止することが望ましい。このようにすることで、消費電力を低減することができる
。ここで、時刻Ｔ３４Ｘの時点でのＤＡＴＡ［２：０］は”０１０”となる。
時刻Ｔ４１乃至時刻Ｔ４５は、第３のフレームにおける撮像データの取得および第３のフ
レームの撮像データと参照フレームの撮像データとの差分データを取得する期間に相当す
る。ここでは、参照フレームと第３のフレームとの差分が有限（値が負）である場合を例
示する。なお、第３のフレームの撮像データは、参照フレームの撮像データから差分デー
タを差し引くことで取得することができる。
時刻Ｔ４１乃至時刻Ｔ４２において、配線６２（ＰＲ）を”Ｈ”、配線６３（ＦＲ）を”
Ｌ”、配線６１（ＴＸ）を”Ｈ”とする。このとき、電荷保持部ＦＤ１の電位は配線７２
（ＶＰＲ）の電位ＶＰＲに設定される。一方、電荷検出部ＦＤ２の電位はＶＦＲ＋ＶＰと
なる。
時刻Ｔ４２乃至時刻Ｔ４３において、配線６２（ＰＲ）を”Ｌ”、配線６３（ＦＲ）を”
Ｌ”、配線６１（ＴＸ）を”Ｈ”とする。このとき、光電変換素子ＰＤに照射する光に応
じて、電荷保持部ＦＤ１の電位は低下する。また、容量素子Ｃ１と容量素子Ｃ２との容量
結合により、電荷検出部ＦＤ２の電位も低下する。
なお、上記動作において、時刻Ｔ４２乃至時刻Ｔ４３の間隔は、前述の時刻Ｔ０２乃至時
刻Ｔ０３または時刻Ｔ０３乃至時刻Ｔ０４の間隔Ｔと等しいこととする。また、時刻Ｔ４
２乃至時刻Ｔ４３において光電変換素子ＰＤに照射する光量は、時刻Ｔ０２乃至時刻Ｔ０
３または時刻Ｔ０３乃至時刻Ｔ０４において光電変換素子ＰＤに照射する光量より多いこ
ととする。
このとき、電荷保持部ＦＤ１の電圧降下分に相当する電位ＶＰ４’は、時刻Ｔ０２乃至時
刻Ｔ０３または時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分に相当する電位ＶＰ’より
大きい。また、電荷検出部ＦＤ２の電圧降下分に相当する電位ＶＰ４も時刻Ｔ０３乃至時
刻Ｔ０４における電圧降下分ＶＰより大きい。したがって、電荷検出部ＦＤ２の電位ＶＦ
Ｒ＋ＶＰ−ＶＰ４は、配線７３（ＶＦＲ）の電位より低い電位になる。これは、参照フレ
ームの撮像データと第３のフレームにおける撮像データとの差分が有限（値が負）である
ことに対応する。
時刻Ｔ４４乃至時刻Ｔ４５において、配線６４（ＳＥＬ）を”Ｈ”とする。このとき、配
線６５（ＲＢＩＡＳ）に適切な電位を印加することで、電荷検出部ＦＤ２の電位ＶＦＲ＋
ＶＰ−ＶＰ４（＜ＶＦＲ）に応じて、配線９０（ＯＵＴ）に撮像データに対応する電圧が
出力される。
ここで、時刻Ｔ４４１において、配線９６（ＲＳＴ）を”Ｈ”とする。このとき、回路２
５のカウンタ回路はリセットされ、配線６９（ＤＡＴＡ［２］）、配線６８（ＤＡＴＡ［
１］）、配線６７（ＤＡＴＡ［０］）に出力されるＤＡＴＡ［２：０］は”０００”とな
る。
その後、時刻Ｔ４４２までに、配線９７（ＣＯＵＮＴ）を”Ｈ”、配線９３（ＵＰＤＮ）
を”Ｈ”として、カウンタ回路をアップカウンタとして動作させる状態とし、配線９２（
ＣＥＮ）を”Ｈ”としてコンパレータ回路３１を動作させる状態とする。
時刻Ｔ４４２において、配線９１（ＲＡＭＰ）の電位を第１の基準電位とした後、配線９
１（ＲＡＭＰ）の電位を徐々に上昇させる。また、配線９５（ＣＬＫ）にクロック信号Ｃ
ＬＫ１を供給する。
当初、配線９１（ＲＡＭＰ）の電位は配線９０（ＯＵＴ）の電位より高いため、コンパレ
ータ回路３１の出力信号ＣＯＭＰは”Ｌ”となる。このとき、配線９４（ＥＮ）は”Ｌ”
、クロック信号ＣＬＫ２は”Ｌ”となり、カウンタ回路は計数しない。ここで、カウンタ
回路の計数が停止しているので、配線９２（ＣＥＮ）を”Ｌ”として、コンパレータ回路
３１の動作を停止する構成が有効である。このようにすることで、消費電力を低減するこ
とができる。
時刻Ｔ４４３乃至時刻Ｔ４４４において、配線９７（ＣＯＵＮＴ）を”Ｌ”とする。その
後、時刻Ｔ４４４までに配線９３（ＵＰＤＮ）を”Ｌ”としてから配線９７（ＣＯＵＮＴ
）を”Ｈ”、配線９４（ＥＮ）を”Ｈ”、として、カウンタ回路をダウンカウンタとして
動作させる状態とする。また、配線９２（ＣＥＮ）を”Ｈ”として、コンパレータ回路３
１を動作させる状態とする。
時刻Ｔ４４４までの間に、配線９１（ＲＡＭＰ）の電位を第２の基準電位とした後、配線
９１（ＲＡＭＰ）の電位を徐々に低下させ、配線９５（ＣＬＫ）にクロック信号ＣＬＫ１
を供給する。
時刻Ｔ４４４において、配線９１（ＲＡＭＰ）の電位は配線９０（ＯＵＴ）の電位より高
いため、コンパレータ回路３１の出力信号ＣＯＭＰは”Ｌ”となる。したがって、クロッ
ク信号ＣＬＫ２はクロック信号ＣＬＫ１と同じ波形となり、カウンタ回路は計数していく
。
さらに時刻Ｔ４４４以降も配線９１（ＲＡＭＰ）の電位を低下させると、時刻Ｔ４４Ｘに
おいて、配線９１（ＲＡＭＰ）の電位は配線９０（ＯＵＴ）の電位より低くなり、コンパ
レータ回路３１の出力信号ＣＯＭＰは”Ｈ”となる。
このとき、信号線ＥＮは”Ｌ”、クロック信号ＣＬＫ２は”Ｌ”となり、カウンタ回路は
計数しない。ここで、カウンタ回路の計数が停止しているので、配線９２（ＣＥＮ）を”
Ｌ”として、コンパレータ回路３１の動作を停止する構成が有効である。また、配線９１
（ＲＡＭＰ）の電位が最低値に達した場合は、速やかにクロック信号ＣＬＫ１の供給を停
止することが望ましい。このようにすることで、消費電力を低減することができる。ここ
で、時刻Ｔ４４Ｘの時点でのＤＡＴＡ［２：０］は”１０１”となる。
以上のような回路構成および動作により、撮像データおよび差分データをデジタルデータ
に変換するＡ／Ｄ変換処理における消費電力を低減することが可能となる。したがって、
低消費電力でデータ圧縮処理が可能な撮像装置を提供することができる。
なお、画素２０の回路は図３に示した構成に限らず、図６（Ａ）乃至図６（Ｃ）に示す構
成であってもよい。図６（Ａ）は光電変換素子ＰＤの接続の向きが図３とは逆となる構成
である。当該構成では、配線７１（ＶＰＤ）を高電位、配線７２（ＶＰＲ）および配線７
３（ＶＦＲ）の電位を低電位として動作させることができる。図６（Ｂ）はトランジスタ
４２を設けない構成である。当該構成では、配線７１（ＶＰＤ）の電位を高電位とするこ
とにより電荷保持部ＦＤ１をリセットすることができる。図６（Ｃ）はトランジスタ４４
のソース電極またはドレイン電極の他方が配線９０（ＯＵＴ）に接続する構成である。
また、画素回路に用いるトランジスタは、図７（Ａ）乃至図７（Ｃ）に示すように、トラ
ンジスタ４１乃至トランジスタ４６にバックゲートを設けた構成であってもよい。図７（
Ａ）はバックゲートに定電位を印加する構成であり、しきい値電圧を制御することができ
る。なお、一例としてバックゲートが低電位を供給する配線６６（ＶＳＳ）、配線７４（
ＶＣ）またはトランジスタのソース側に接続された図を示しているが、いずれか一つの構
成であってもよい。また、図７（Ｂ）はフロントゲートと同じ電位がバックゲートに印加
される構成であり、オン電流を増加させることができる。また、図７（Ｃ）は所望のトラ
ンジスタが適切な電気特性を有するように図７（Ａ）および図７（Ｂ）の構成を組み合わ
せた構成である。なお、図７（Ｃ）の構成は一例である。また、図３および図６（Ａ）乃
至図６（Ｃ）の構成と、図７（Ａ）乃至図７（Ｃ）の構成は必要に応じて組み合わせるこ
とができる。
また、画素２０の回路は、図８に示すようにトランジスタ４２乃至トランジスタ４５を複
数の画素で共用する形態としてもよい。図８は垂直方向の複数の画素でトランジスタ４２
乃至トランジスタ４５を共用する構成を例示しているが、水平方向または水平垂直方向の
複数の画素でトランジスタ４２乃至トランジスタ４５を共用してもよい。このような構成
とすることで、一画素あたりが有するトランジスタ数を削減させることができる。なお、
図８ではトランジスタ４３のソース電極またはドレイン電極の他方を配線７２（ＶＰＲ）
と接続する例を示しているが、配線７３（ＶＦＲ）を設けて当該配線に接続する構成とす
ることもできる。また、図８では容量素子Ｃ１の他方の電極を配線７４（ＶＣ）に接続す
る例を示しているが、当該電極を配線７１（ＶＰＤ）に接続する構成とすることもできる
。
なお、図８ではトランジスタ４２乃至トランジスタ４５が４画素で共用される形態を図示
しているが、２画素、３画素または５画素以上で共用される形態であってもよい。なお、
当該構成と図６（Ａ）乃至図６（Ｃ）に示す構成および図７（Ａ）乃至図７（Ｃ）に示す
構成は任意に組み合すことができる。
次に、本発明の一態様の撮像装置の具体的な構成例について、図面を参照して説明する。
図９（Ａ）は、図３に示す画素２０における光電変換素子ＰＤ、トランジスタ４１、トラ
ンジスタ４２および容量素子Ｃ１の具体的な接続形態の一例を示している。なお、図９（
Ａ）にはトランジスタ４３乃至トランジスタ４５は図示されていない。画素２０は、トラ
ンジスタ４１乃至トランジスタ４５および容量素子Ｃ１が設けられる層１１００、および
光電変換素子ＰＤが設けられる層１２００を有する。
なお、本実施の形態で説明する断面図において、各配線、各電極および各導電体８１を個
別の要素として図示しているが、それらが電気的に接続している場合においては、同一の
要素として設けられる場合もある。また、トランジスタのゲート電極、ソース電極、また
はドレイン電極が導電体８１を介して各配線と接続される形態は一例であり、トランジス
タのゲート電極、ソース電極、またはドレイン電極のそれぞれが配線としての機能を有す
る場合もある。
また、各要素上には保護膜、層間絶縁膜または平坦化膜としての機能を有する絶縁層８２
および絶縁層８３等が設けられる。例えば、絶縁層８２および絶縁層８３等は、酸化シリ
コン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル
樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。絶縁層８２および絶縁層８
３等の上面は、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
なお、図面に示される配線等の一部が設けられない場合や、図面に示されない配線等やト
ランジスタ等が各層に含まれる場合もある。また、図面に示されない層が含まれる場合も
ある。また、図面に示される層の一部が含まれない場合もある。
トランジスタ４１乃至トランジスタ４５には、酸化物半導体を用いたトランジスタ（以下
、ＯＳトランジスタ）を用いることが特に好ましい。
ＯＳトランジスタは極めて低いオフ電流特性を有するため、撮像のダイナミックレンジを
拡大することができる。図３に示す画素２０の回路構成では、光電変換素子ＰＤに入射さ
れる光の強度が大きいときに電荷保持部ＦＤ１の電位が小さくなる。ＯＳトランジスタは
極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位に
応じた電流を正確に出力することができる。したがって、検出することのできる照度のレ
ンジ、すなわちダイナミックレンジを広げることができる。
また、トランジスタ４１、トランジスタ４２およびトランジスタ４３の低いオフ電流特性
によって電荷保持部ＦＤ１および電荷検出部ＦＤ２で電荷を保持できる期間を極めて長く
することができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時
に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。
一般的に、画素がマトリクス状に配置された撮像装置では、図１０（Ａ）に示す、行毎に
撮像動作１２、データ保持動作１３、読み出し動作１４を行う駆動方法であるローリング
シャッタ方式が用いられる。ローリングシャッタ方式を用いる場合には、撮像の同時性が
失われるため、被写体が移動した場合には、画像に歪が生じてしまう。
したがって、本発明の一態様は、図１０（Ｂ）に示す全行で同時に撮像動作１２、データ
保持動作１３を行い、行毎に読み出し動作１４を行うことができるグローバルシャッタ方
式を用いることが好ましい。グローバルシャッタ方式を用いることで、撮像装置の各画素
における撮像の同時性を確保することができ、被写体が移動する場合であっても歪の小さ
い画像を容易に得ることができる。
また、ＯＳトランジスタは、シリコンを活性領域または活性層に用いたトランジスタ（以
下、Ｓｉトランジスタ）よりも電気特性変動の温度依存性が小さいため、極めて広い温度
範囲で使用することができる。したがって、ＯＳトランジスタを有する撮像装置および半
導体装置は、自動車、航空機、宇宙機などへの搭載にも適している。
また、ＯＳトランジスタは、Ｓｉトランジスタよりもドレイン耐圧の高い特性を有する。
セレン系材料を光電変換層とした光電変換素子では、アバランシェ現象が起こりやすいよ
うに比較的高い電圧（例えば、１０Ｖ以上）を印加することが好ましい。したがって、Ｏ
Ｓトランジスタと、セレン系材料を光電変換層とした光電変換素子とを組み合わせること
で、信頼性の高い撮像装置とすることができる。
なお、図９（Ａ）において、各トランジスタはバックゲートを有する形態を例示している
が、図９（Ｂ）に示すように、バックゲートを有さない形態であってもよい。また、図９
（Ｃ）に示すように一部のトランジスタ、例えばトランジスタ４１のみにバックゲートを
有するような形態であってもよい。当該バックゲートは、対向して設けられるトランジス
タのフロントゲートと電気的に接続する場合がある。または、当該バックゲートにフロン
トゲートとは異なる固定電位が供給される場合がある。なお、当該バックゲート有無に関
する形態は、本実施の形態で説明する他の画素の構成にも適用することができる。
層１２００に設けられる光電変換素子ＰＤは、様々な形態の素子を用いることができる。
図９（Ａ）では、セレン系材料を光電変換層５６１に用いた形態を図示している。セレン
系材料を用いた光電変換素子ＰＤは、可視光に対する外部量子効率が高い特性を有する。
また、セレン系材料は光吸収係数が高いため、光電変換層５６１を薄くしやすい利点を有
する。セレン系材料を用いた光電変換素子ＰＤでは、アバランシェ現象により入射される
光量に対する電子の増幅が大きい高感度のセンサとすることができる。つまり、セレン系
材料を光電変換層５６１に用いることで、画素面積が縮小しても十分な光電流を得ること
ができる。また、セレン系材料を用いた光電変換素子ＰＤは、低照度環境における撮像に
も適しているといえる。
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレ
ンは、一例として、非晶質セレンを成膜後、熱処理することで得ることができる。なお、
結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低
減させることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感
度や光吸収係数が高い特性を有する。
なお、光電変換層５６１は単層として図示しているが、セレン系材料の受光面側に正孔注
入阻止層として酸化ガリウムまたは酸化セリウムなどを設け、電極５６６側に電子注入阻
止層として酸化ニッケルまたは硫化アンチモンなどを設ける構成とすることもできる。
また、光電変換層５６１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であっ
てもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層で
あってもよい。ＣＩＳおよびＣＩＧＳでは、セレンの単体と同様にアバランシェ現象が利
用できる光電変換素子を形成することができる。
セレン系材料を用いた光電変換素子ＰＤは、例えば、金属材料などで形成された電極５６
６と透光性導電層５６２との間に光電変換層５６１を有する構成とすることができる。ま
た、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するためにｎ型半導体の硫化
カドミウムや硫化亜鉛等を接して設けてもよい。
アバランシェ現象を発生させるためには、光電変換素子に比較的高い電圧（例えば、１０
Ｖ以上）を印加することが好ましい。ＯＳトランジスタは、Ｓｉトランジスタよりもドレ
イン耐圧の高い特性を有するため、光電変換素子に比較的高い電圧を印加することが容易
である。したがって、ドレイン耐圧の高いＯＳトランジスタと、セレン系材料を光電変換
層とした光電変換素子とを組み合わせることで、高感度、かつ信頼性の高い撮像装置とす
ることができる。
なお、図９（Ａ）では、光電変換層５６１および透光性導電層５６２を画素回路間で分離
しない構成としているが、図１１（Ａ）に示すように回路間で分離する構成としてもよい
。また、画素間において、電極５６６を有さない領域には、絶縁体で隔壁５６７を設け、
光電変換層５６１および透光性導電層５６２に亀裂が入らないようにすることが好ましい
が、図１１（Ｂ）に示すように隔壁５６７を設けない構成としてもよい。また、図９（Ａ
）では、透光性導電層５６２と配線８７との間に配線８８および導電体８１を介する構成
を図示しているが、図１１（Ｃ）、（Ｄ）に示すように透光性導電層５６２と配線８７が
直接接する形態としてもよい。
また、電極５６６および配線８７等は多層としてもよい。例えば、図１２（Ａ）に示すよ
うに、電極５６６を導電層５６６ａおよび導電層５６６ｂの二層とし、配線８７を導電層
８７ａおよび導電層８７ｂの二層とすることができる。図１２（Ａ）の構成においては、
例えば、導電層５６６ａおよび導電層８７ａを低抵抗の金属等を選択して形成し、導電層
５６６ｂおよび導電層８７ｂを光電変換層５６１とコンタクト特性の良い金属等を選択し
て形成するとよい。このような構成とすることで、光電変換素子ＰＤの電気特性を向上さ
せることができる。また、一部の金属は透光性導電層５６２と接触することにより電蝕を
起こすことがある。そのような金属を導電層８７ａに用いた場合でも導電層８７ｂを介す
ることによって電蝕を防止することができる。
導電層５６６ｂおよび導電層８７ｂには、例えば、モリブデンやタングステンなどを用い
ることができる。また、導電層５６６ａおよび導電層８７ａには、例えば、アルミニウム
、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。
また、絶縁層８２等が多層である構成であってもよい。例えば、図１２（Ｂ）に示すよう
に、絶縁層８２が絶縁層８２ａおよび絶縁層８２ｂを有し、かつ絶縁層８２ａと絶縁層８
２ｂとのエッチングレート等が異なる場合は、導電体８１は段差を有するようになる。層
間絶縁膜や平坦化膜に用いられるその他の絶縁層が多層である場合も同様に導電体８１は
段差を有するようになる。なお、ここでは絶縁層８２が２層である例を示したが、絶縁層
８２およびその他の絶縁層は３層以上の構成であってもよい。
なお、隔壁５６７は、無機絶縁体や絶縁有機樹脂などを用いて形成することができる。ま
た、隔壁５６７は、トランジスタ等に対する遮光のため、および／または１画素あたりの
受光部の面積を確定するために黒色等に着色されていてもよい。
また、光電変換素子ＰＤには、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ
型ダイオード素子などを用いてもよい。
例えば、図１３は光電変換素子ＰＤにｐｉｎ型の薄膜フォトダイオードを用いた例である
。当該フォトダイオードは、ｎ型の半導体層５６５、ｉ型の半導体層５６４、およびｐ型
の半導体層５６３が順に積層された構成を有している。ｉ型の半導体層５６４には非晶質
シリコンを用いることが好ましい。また、ｐ型の半導体層５６３およびｎ型の半導体層５
６５には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シ
リコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオード
は可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
図１３に示す光電変換素子ＰＤでは、カソードとして作用するｎ型の半導体層５６５がト
ランジスタ４１と電気的な接続を有する電極５６６と電気的な接続を有する。また、アノ
ードとして作用するｐ型の半導体層５６３が導電体８１を介して配線８７と電気的な接続
を有する。
なお、図６（Ａ）に示すように、光電変換素子ＰＤの接続形態が図３に示す向きとは逆と
なる構成であってもよい。そのため、図１３において、光電変換素子ＰＤのアノードおよ
びカソードと電極層および配線との接続形態が逆となる場合もある。
なお、いずれの場合においても、ｐ型の半導体層５６３が受光面となるように光電変換素
子ＰＤを形成することが好ましい。ｐ型の半導体層５６３を受光面とすることで、光電変
換素子ＰＤの出力電流を高めることができる。
また、ｐｉｎ型の薄膜フォトダイオードの形態を有する光電変換素子ＰＤの構成、ならび
に光電変換素子ＰＤおよび配線の接続形態は、図１４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、
（Ｅ）、（Ｆ）に示す例であってもよい。なお、光電変換素子ＰＤの構成、光電変換素子
ＰＤと配線の接続形態はこれらに限定されず、他の形態であってもよい。
図１４（Ａ）は、光電変換素子ＰＤのｐ型の半導体層５６３と接する透光性導電層５６２
を設けた構成である。透光性導電層５６２は電極として作用し、光電変換素子ＰＤの出力
電流を高めることができる。
透光性導電層５６２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸
化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを
含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェ
ン等を用いることができる。また、透光性導電層５６２は単層に限らず、異なる膜の積層
であっても良い。
図１４（Ｂ）は、光電変換素子ＰＤのｐ型の半導体層５６３と配線８８が電気的な接続を
直接有する構成である。
図１４（Ｃ）は、光電変換素子ＰＤのｐ型の半導体層５６３と接する透光性導電層５６２
が設けられ、配線８７と透光性導電層５６２が電気的な接続を有する構成である。
図１４（Ｄ）は、光電変換素子ＰＤを覆う絶縁層にｐ型の半導体層５６３が露出する開口
部が設けられ、当該開口部を覆う透光性導電層５６２と配線８８が電気的な接続を有する
構成である。
図１４（Ｅ）は、光電変換素子ＰＤを貫通する導電体８１が設けられた構成である。当該
構成では、配線８７は導電体８１を介してｐ型の半導体層５６３と電気的に接続される。
なお、図面上では、配線８７と電極５６６とは、ｎ型の半導体層５６５を介して見かけ上
導通してしまう形態を示している。しかしながら、ｎ型の半導体層５６５の横方向の抵抗
が高いため、配線８７と電極５６６との間に適切な間隔を設ければ、両者間は極めて高抵
抗となる。したがって、光電変換素子ＰＤは、アノードとカソードが短絡することなく、
ダイオード特性を有することができる。なお、ｐ型の半導体層５６３と電気的に接続され
る導電体８１は複数であってもよい。
図１４（Ｆ）は、図１４（Ｅ）の光電変換素子ＰＤに対して、ｐ型の半導体層５６３と接
する透光性導電層５６２を設けた構成である。
なお、図１４（Ｄ）、図１４（Ｅ）、および図１４（Ｆ）に示す光電変換素子ＰＤでは、
受光領域と配線等が重ならないため、広い受光面積を確保できる利点を有する。
また、光電変換素子ＰＤには、図１５に示すように、シリコン基板６００を光電変換層と
したフォトダイオードを用いることもできる。
上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子ＰＤは、成膜
工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製す
ることができる。また、セレン系材料は高抵抗であり、図９（Ａ）に示すように、光電変
換層５６１を回路間で分離しない構成とすることもできる。したがって、本発明の一態様
の撮像装置は、歩留りが高く、低コストで作製することができる。一方で、シリコン基板
６００を光電変換層としたフォトダイオードを形成する場合は、研磨工程や貼り合わせ工
程などの難度の高い工程が必要となる。
また、本発明の一態様の撮像装置は、回路が形成されたシリコン基板６００が積層された
構成としてもよい。例えば、図１６（Ａ）に示すようにシリコン基板６００に活性領域を
有するトランジスタ６１０およびトランジスタ６２０を有する層１４００が画素回路と重
なる構成とすることができる。なお、図１６（Ｂ）はトランジスタのチャネル幅方向の断
面図に相当する。
ここで、図１６（Ａ）、（Ｂ）において、Ｓｉトランジスタはフィン型の構成を例示して
いるが、図１７（Ａ）に示すようにプレーナー型であってもよい。または、図１７（Ｂ）
に示すように、シリコン薄膜の活性層６５０を有するトランジスタであってもよい。また
、活性層６５０は、多結晶シリコンやＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏ
ｒ）の単結晶シリコンとすることができる。
シリコン基板６００に形成された回路は、画素回路が出力する信号を読み出す機能や当該
信号を変換する処理などを行う機能を有することができ、例えば、図１７（Ｃ）に示す回
路図のようなＣＭＯＳインバータを含む構成とすることができる。トランジスタ６１０（
ｎ−ｃｈ型）およびトランジスタ６２０（ｐ−ｃｈ型）のゲートは電気的に接続される。
また、一方のトランジスタのソースまたはドレインの一方は、他方のトランジスタのソー
スまたはドレインの一方と電気的に接続される。また、両方のトランジスタのソースまた
はドレインの他方はそれぞれ別の配線に電気的に接続される。
なお、シリコン基板６００に形成された回路は、例えば、図１に示す回路２３、回路２４
および回路２５などに相当する。
また、シリコン基板６００はバルクのシリコン基板に限らず、ゲルマニウム、シリコンゲ
ルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン
、窒化ガリウム、有機半導体を材料とする基板を用いることもできる。
ここで、図１５および図１６（Ａ）に示すように、酸化物半導体を有するトランジスタが
形成される領域と、Ｓｉデバイス（ＳｉトランジスタまたはＳｉフォトダイオード）が形
成される領域との間には絶縁層８０が設けられる。
トランジスタ６１０およびトランジスタ６２０の活性領域近傍に設けられる絶縁層中の水
素はシリコンのダングリングボンドを終端する。したがって、当該水素はトランジスタ６
１０およびトランジスタ６２０の信頼性を向上させる効果がある。一方、トランジスタ４
１等の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体
層中にキャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタ４１等
の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用い
たトランジスタを有する一方の層と、酸化物半導体を用いたトランジスタを有する他方の
層を積層する場合、これらの間に水素の拡散を防止する機能を有する絶縁層８０を設ける
ことが好ましい。絶縁層８０により、一方の層に水素を閉じ込めることでトランジスタ６
１０およびトランジスタ６２０の信頼性が向上することができる。また、一方の層から他
方の層への水素の拡散が抑制されることでトランジスタ４１等の信頼性も向上させること
ができる。
絶縁層８０としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
なお、図１６（Ａ）に示すような構成では、シリコン基板６００に形成される回路（例え
ば、駆動回路）と、トランジスタ４１等と、光電変換素子ＰＤとを重なるように形成する
ことができるため、画素の集積度を高めることができる。すなわち、撮像装置の解像度を
高めることができる。例えば、画素数が４ｋ２ｋ、８ｋ４ｋまたは１６ｋ８ｋなどの撮像
装置に用いることが適する。なお、画素２０が有するトランジスタ４４等をＳｉトランジ
スタで形成し、トランジスタ４１、トランジスタ４２、光電変換素子ＰＤ等と、重なる領
域を有する構成とすることもできる。
また、本発明の一態様の撮像装置は、図１８に示す構成とすることができる。
図１８に示す撮像装置は、図１６（Ａ）に示す撮像装置の変形例であり、ＯＳトランジス
タおよびＳｉトランジスタでＣＭＯＳインバータを構成する例を図示している。
ここで、層１４００に設けるＳｉトランジスタであるトランジスタ６２０はｐ−ｃｈ型と
し、層１１００に設けるＯＳトランジスタであるトランジスタ６１０はｎ−ｃｈ型とする
。ｐ−ｃｈ型トランジスタのみをシリコン基板６００に設けることで、ウェル形成やｎ型
不純物層形成など工程を省くことができる。
なお、図１８に示す撮像装置は、光電変換素子ＰＤにセレン等を用いた例を示したが、図
１３と同様にｐｉｎ型の薄膜フォトダイオードを用いた構成としてもよい。
図１８に示す撮像装置において、トランジスタ６１０は、層１１００に形成するトランジ
スタ４１およびトランジスタ４２と同一の工程で作製することができる。したがって、撮
像装置の製造工程を簡略化することができる。
また、本発明の一態様の撮像装置は、図１９に示すように、シリコン基板６６０に形成さ
れた光電変換素子ＰＤおよびその上に形成されたＯＳトランジスタで構成された画素を有
する構成と、回路が形成されたシリコン基板６００とを貼り合わせた構成としてもよい。
このような構成とすることで、シリコン基板６６０に形成する光電変換素子ＰＤの実効的
な面積を向上することが容易になる。また、シリコン基板６００に形成する回路を微細化
したＳｉトランジスタで高集積化することで高性能な半導体装置を提供することができる
。
また、図１９の変形例として、図２０および図２１に示すように、ＯＳトランジスタおよ
びＳｉトランジスタで回路を構成する形態であってもよい。このような構成とすることで
、シリコン基板６６０に形成する光電変換素子ＰＤの実効的な面積を向上することが容易
になる。また、シリコン基板６００に形成する回路を微細化したＳｉトランジスタで高集
積化することで高性能な半導体装置を提供することができる。
図２０の構成の場合、シリコン基板６００の上のＯＳトランジスタおよびＳｉトランジス
タでＣＭＯＳ回路を構成することができる。ＯＳトランジスタは極めてオフ電流が低いた
め、静的なリーク電流が極めて少ないＣＭＯＳ回路を構成することができる。
図２１の構成の場合、シリコン基板６６０の上のＯＳトランジスタおよびシリコン基板６
００の上のＳｉトランジスタでＣＭＯＳ回路を構成することができる。
なお、本実施の形態における撮像装置が有するトランジスタおよび光電変換素子の構成は
一例である。したがって、例えば、トランジスタ４１乃至トランジスタ４５のいずれか、
または一つ以上を活性領域または活性層にシリコン等を有するトランジスタで構成するこ
ともできる。また、トランジスタ６１０およびトランジスタ６２０の両方また一方を活性
層に酸化物半導体層を有するトランジスタで構成することもできる。
図２２（Ａ）は、撮像装置にカラーフィルタ等を付加した形態の一例の断面図である。当
該断面図は、３画素分の画素回路を有する領域の一部を示している。光電変換素子ＰＤが
形成される層１２００上には、絶縁層２５００が形成される。絶縁層２５００は可視光に
対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション
膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハ
フニウムなどの誘電体膜を積層する構成としてもよい。
絶縁層２５００上には、遮光層２５１０が形成されてもよい。遮光層２５１０は、上部の
カラーフィルタを通る光の混色を防止する機能を有する。遮光層２５１０には、アルミニ
ウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体
膜を積層する構成とすることができる。
絶縁層２５００および遮光層２５１０上には平坦化膜として有機樹脂層２５２０を設ける
構成とすることができる。また、画素別にカラーフィルタ２５３０（カラーフィルタ２５
３０ａ、カラーフィルタ２５３０ｂ、カラーフィルタ２５３０ｃ）が形成される。例えば
、カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０
ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの
色を割り当てることにより、カラー画像を得ることができる。
カラーフィルタ２５３０上には、透光性を有する絶縁層２５６０などを設けることができ
る。
また、図２２（Ｂ）に示すように、カラーフィルタ２５３０の代わりに光学変換層２５５
０を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られ
る撮像装置とすることができる。
例えば、光学変換層２５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線
撮像装置とすることができる。また、光学変換層２５５０に近赤外線の波長以下の光を遮
るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層２５５０
に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる
。
また、光学変換層２５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射
線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等
の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可
視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子ＰＤで
検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装
置を用いてもよい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収し
て可視光や紫外光を発する物質、または当該物質を含む材料からなる。例えば、Ｇｄ２Ｏ
２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、Ｃ
ｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどの材料や、それらを
樹脂やセラミクスに分散させたものを用いることができる。
なお、セレン系材料を用いた光電変換素子ＰＤにおいては、Ｘ線等の放射線を電荷に直接
変換することができるため、シンチレータを不要とする構成とすることもできる。
また、図２２（Ｃ）に示すように、カラーフィルタ２５３０ａ、カラーフィルタ２５３０
ｂおよびカラーフィルタ２５３０ｃ上にマイクロレンズアレイ２５４０を設けてもよい。
マイクロレンズアレイ２５４０が有する個々のレンズを通る光が直下のカラーフィルタを
通り、光電変換素子ＰＤに照射されるようになる。なお、図２２（Ａ）、（Ｂ）、（Ｃ）
に示す層１２００以外の領域を層１６００とする。
図２３は、本発明の一態様の画素２０および図２２（Ｃ）に示すマイクロレンズアレイ２
５４０等の具体的な積層構成を例示する図である。なお、図２３は、図１６（Ａ）に示す
画素の構成を用いた例である。図２０に示す画素を用いる場合は、図２４に示すような構
成となる。
このように、光電変換素子ＰＤ、画素２０が有する回路を構成するトランジスタまたは容
量素子のそれぞれが互いに重なる領域を有するように構成することができるため、撮像装
置を小型化することができる。
また、図２３および図２４に示すようにマイクロレンズアレイ２５４０の上方に回折格子
１５００を設けた構成としてもよい。回折格子１５００を介した被写体の像（回折画像）
を画素に取り込み、画素における撮像画像から演算処理により入力画像（被写体の像）を
構成することができる。また、レンズの替わりに回折格子１５００を用いることで撮像装
置のコストを下げることができる。
回折格子１５００は、透光性を有する材料で形成することができる。例えば、酸化シリコ
ン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹
脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。または、上記無機絶縁膜と有
機絶縁膜との積層であってもよい。
また、回折格子１５００は、感光性樹脂などを用いたリソグラフィ工程で形成することが
できる。また、リソグラフィ工程とエッチング工程とを用いて形成することもできる。ま
た、ナノインプリントリソグラフィやレーザスクライブなどを用いて形成することもでき
る。
なお、回折格子１５００とマイクロレンズアレイ２５４０との間に間隔Ｘを設けてもよい
。間隔Ｘは、１ｍｍ以下、好ましくは１００μｍ以下とすることができる。なお、当該間
隔は空間でもよいし、透光性を有する材料を封止層または接着層として設けてもよい。例
えば、窒素や希ガスなどの不活性ガスを当該間隔に封じ込めることができる。または、ア
クリル樹脂、エポキシ樹脂またはポリイミド樹脂などを当該間隔に設けてもよい。または
シリコーンオイルなどの液体を設けてもよい。なお、マイクロレンズアレイ２５４０を設
けない場合においても、カラーフィルタ２５３０と回折格子１５００との間に間隔Ｘを設
けてもよい。
また、撮像装置は、図２５（Ａ１）および図２５（Ｂ１）に示すように湾曲させてもよい
。図２５（Ａ１）は、撮像装置を同図中の二点鎖線Ｘ１−Ｘ２の方向に湾曲させた状態を
示している。図２５（Ａ２）は、図２５（Ａ１）中の二点鎖線Ｘ１−Ｘ２で示した部位の
断面図である。図２５（Ａ３）は、図２５（Ａ１）中の二点鎖線Ｙ１−Ｙ２で示した部位
の断面図である。
図２５（Ｂ１）は、撮像装置を同図中の二点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、同
図中の二点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図２５（Ｂ２）は、図
２５（Ｂ１）中の二点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図２５（Ｂ３）は、
図２５（Ｂ１）中の二点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮
像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、
収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化
や軽量化を容易とすることができる。また、撮像された画像の品質を向上させる事ができ
る。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載され
ているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様と
して、撮像装置に適用した場合の例を示したが、本発明の一態様は、これに限定されない
。場合によっては、または、状況に応じて、本発明の一態様は、撮像装置に適用しなくて
もよい。例えば、本発明の一態様は、別の機能を有する半導体装置に適用してもよい。例
えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域な
どが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されな
い。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジス
タ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域など
は、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明
の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トラ
ンジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲル
マニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、
窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例
えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジ
スタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域な
どは、酸化物半導体を有していなくてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジ
スタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のた
めに一部の要素を拡大、縮小、または省略して図示している。
図２６（Ａ）、（Ｂ）は、本発明の一態様のトランジスタ１０１の上面図および断面図で
ある。図２６（Ａ）は上面図であり、図２６（Ａ）に示す一点鎖線Ｂ１−Ｂ２方向の断面
が図２６（Ｂ）に相当する。また、図２６（Ａ）に示す一点鎖線Ｂ３−Ｂ４方向の断面が
図２８（Ａ）に相当する。また、一点鎖線Ｂ１−Ｂ２方向をチャネル長方向、一点鎖線Ｂ
３−Ｂ４方向をチャネル幅方向と呼称する。
トランジスタ１０１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４０および導電
層１５０と、酸化物半導体層１３０、導電層１４０および導電層１５０と接する絶縁層１
６０と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、絶縁層１
６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機能を付加してもよい
。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
また、図２６（Ｂ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２
３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は導
電層１４０および導電層１５０とそれぞれ接しており、導電層１４０および導電層１５０
として酸素と結合しやすい導電材料を用いれば領域２３１および領域２３２を低抵抗化す
ることができる。
具体的には、酸化物半導体層１３０と導電層１４０および導電層１５０とが接することで
酸化物半導体層１３０内に酸素欠損が生じ、当該酸素欠損と酸化物半導体層１３０内に残
留または外部から拡散する水素との相互作用により、領域２３１および領域２３２は低抵
抗のｎ型となる。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替
えて用いることができるものとする。また、「電極層」は、「配線」と言い換えることも
できる。
また、導電層１７０は、導電層１７１および導電層１７２の二層で形成される例を図示し
ているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明す
る他のトランジスタにも適用できる。
また、導電層１４０および導電層１５０は単層で形成される例を図示しているが、二層以
上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用
できる。
また、本発明の一態様のトランジスタは、図２６（Ｃ）、（Ｄ）に示す構成であってもよ
い。図２６（Ｃ）はトランジスタ１０２の上面図であり、図２６（Ｃ）に示す一点鎖線Ｃ
１−Ｃ２方向の断面が図２６（Ｄ）に相当する。また、図２６（Ｃ）に示す一点鎖線Ｃ３
−Ｃ４方向の断面は、図２８（Ｂ）に相当する。また、一点鎖線Ｃ１−Ｃ２方向をチャネ
ル長方向、一点鎖線Ｃ３−Ｃ４方向をチャネル幅方向と呼称する。
トランジスタ１０２は、ゲート絶縁膜として作用する絶縁層１６０の端部とゲート電極層
として作用する導電層１７０の端部とを一致させない点を除き、トランジスタ１０１と同
様の構成を有する。トランジスタ１０２の構造は、導電層１４０および導電層１５０が絶
縁層１６０で広く覆われているため、導電層１４０および導電層１５０と導電層１７０と
の間の抵抗が高く、ゲートリーク電流の少ない特徴を有している。
トランジスタ１０１およびトランジスタ１０２は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の
幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。当
該構成では、酸化物半導体層１３０にオフセット領域が形成されないため、オン電流の高
いトランジスタを形成しやすい。
また、本発明の一態様のトランジスタは、図２６（Ｅ）、（Ｆ）に示す構成であってもよ
い。図２６（Ｅ）はトランジスタ１０３の上面図であり、図２６（Ｅ）に示す一点鎖線Ｄ
１−Ｄ２方向の断面が図２６（Ｆ）に相当する。また、図２６（Ｅ）に示す一点鎖線Ｄ３
−Ｄ４方向の断面は、図２８（Ａ）に相当する。また、一点鎖線Ｄ１−Ｄ２方向をチャネ
ル長方向、一点鎖線Ｄ３−Ｄ４方向をチャネル幅方向と呼称する。
トランジスタ１０３は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接
する導電層１７０と、酸化物半導体層１３０、絶縁層１６０および導電層１７０を覆う絶
縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０
に設けられた開口部を通じて酸化物半導体層１３０と電気的に接続する導電層１４０およ
び導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層
１５０に接する絶縁層（平坦化膜）などを有していてもよい。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
また、図２６（Ｆ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２
３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は絶
縁層１７５と接しており、例えば絶縁層１７５として水素を含む絶縁材料を用いれば領域
２３１および領域２３２を低抵抗化することができる。
具体的には、絶縁層１７５を形成するまでの工程により領域２３１および領域２３２に生
じる酸素欠損と、絶縁層１７５から領域２３１および領域２３２に拡散する水素との相互
作用により、領域２３１および領域２３２は低抵抗のｎ型となる。なお、水素を含む絶縁
材料としては、例えば窒化シリコンや窒化アルミニウムなどを用いることができる。
また、本発明の一態様のトランジスタは、図２７（Ａ）、（Ｂ）に示す構成であってもよ
い。図２７（Ａ）はトランジスタ１０４の上面図であり、図２７（Ａ）に示す一点鎖線Ｅ
１−Ｅ２方向の断面が図２７（Ｂ）に相当する。また、図２７（Ａ）に示す一点鎖線Ｅ３
−Ｅ４方向の断面は、図２８（Ａ）に相当する。また、一点鎖線Ｅ１−Ｅ２方向をチャネ
ル長方向、一点鎖線Ｅ３−Ｅ４方向をチャネル幅方向と呼称する。
トランジスタ１０４は、導電層１４０および導電層１５０が酸化物半導体層１３０の端部
を覆うように接している点を除き、トランジスタ１０３と同様の構成を有する。
また、図２７（Ｂ）に示す領域３３１および領域３３４はソース領域、領域３３２および
領域３３５はドレイン領域、領域３３３はチャネル形成領域として機能することができる
。
領域３３１および領域３３２は、トランジスタ１０１における領域２３１および領域２３
２と同様に低抵抗化することができる。
また、領域３３４および領域３３５は、トランジスタ１０３における領域２３１および領
域２３２と同様に低抵抗化することができる。なお、チャネル長方向における領域３３４
および領域３３５の幅が１００ｎｍ以下、好ましくは５０ｎｍ以下の場合には、ゲート電
界の寄与によりオン電流は大きく低下しない。したがって、領域３３４および領域３３５
の低抵抗化を行わない場合もある。
トランジスタ１０３およびトランジスタ１０４は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のト
ランジスタはゲート電極層とソース電極層およびドレイン電極層間の寄生容量が極めて小
さいため、高速動作用途に適している。
また、本発明の一態様のトランジスタは、図２７（Ｃ）、（Ｄ）に示す構成であってもよ
い。図２７（Ｃ）はトランジスタ１０５の上面図であり、図２７（Ｃ）に示す一点鎖線Ｆ
１−Ｆ２方向の断面が図２７（Ｄ）に相当する。また、図２７（Ｃ）に示す一点鎖線Ｆ３
−Ｆ４方向の断面は、図２８（Ａ）に相当する。また、一点鎖線Ｆ１−Ｆ２方向をチャネ
ル長方向、一点鎖線Ｆ３−Ｆ４方向をチャネル幅方向と呼称する。
トランジスタ１０５は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０、導電層１４１、導電層１５１と接する絶縁層１６０
と、絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、導電層１４１、導電
層１５１、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電
層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５
２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接す
る絶縁層などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
トランジスタ１０５は、導電層１４１および導電層１５１を有する点、絶縁層１７５およ
び絶縁層１８０に設けられた開口部を有する点、ならびに当該開口部を通じて導電層１４
１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有
する点を除き、トランジスタ１０１と同様の構成を有する。導電層１４０（導電層１４１
および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電
層１５１および導電層１５２）はドレイン電極層として作用させることができる。
また、本発明の一態様のトランジスタは、図２７（Ｅ）、（Ｆ）に示す構成であってもよ
い。図２７（Ｅ）はトランジスタ１０６の上面図であり、図２７（Ｅ）に示す一点鎖線Ｇ
１−Ｇ２方向の断面が図２７（Ｆ）に相当する。また、図２７（Ａ）に示す一点鎖線Ｇ３
−Ｇ４方向の断面は、図２８（Ａ）に相当する。また、一点鎖線Ｇ１−Ｇ２方向をチャネ
ル長方向、一点鎖線Ｇ３−Ｇ４方向をチャネル幅方向と呼称する。
トランジスタ１０６は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電
層１７０と、絶縁層１２０、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁
層１６０、導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電
層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、
必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層（平坦化膜
）などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
トランジスタ１０６は、導電層１４１および導電層１５１を有する点を除き、トランジス
タ１０３と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソ
ース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５
２）はドレイン電極層として作用させることができる。
トランジスタ１０５およびトランジスタ１０６の構成では、導電層１４０および導電層１
５０が絶縁層１２０と接しない構成であるため、絶縁層１２０中の酸素が導電層１４０お
よび導電層１５０に奪われにくくなり、絶縁層１２０から酸化物半導体層１３０中への酸
素の供給を容易とすることができる。
トランジスタ１０３における領域２３１および領域２３２、トランジスタ１０４およびト
ランジスタ１０６における領域３３４および領域３３５には、酸素欠損を形成し導電率を
高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純物とし
ては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリ
ウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、
亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該不純物
の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオンインプランテーション法などを用いることができる。
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属
元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸
素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物
半導体層の導電率を高くすることができる。
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠
損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導電体を
形成することができる。ここでは、導電体化された酸化物半導体を酸化物導電体という。
なお、酸化物導電体は酸化物半導体と同様に透光性を有する。
酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致して
いると推定される。このため、酸化物導電体層とソース電極層およびドレイン電極層とし
て機能する導電層との接触はオーミック接触であり、酸化物導電体層とソース電極層およ
びドレイン電極層として機能する導電層との接触抵抗を低減することができる。
また、本発明の一態様のトランジスタは、図２９（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図２８（Ｃ）、（Ｄ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いること
で、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図２９（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸
化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の
幅よりも短くしてもよい。
オン電流を増加させるには、例えば、導電層１７０と導電層１７３を同電位とし、ダブル
ゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導
電層１７０とは異なる定電位を導電層１７３に供給すればよい。導電層１７０と導電層１
７３を同電位とするには、例えば、図２８（Ｄ）に示すように、導電層１７０と導電層１
７３とをコンタクトホールを介して電気的に接続すればよい。
また、図２６および図２７におけるトランジスタ１０１乃至トランジスタ１０６では、酸
化物半導体層１３０が単層である例を図示したが、酸化物半導体層１３０は積層であって
もよい。トランジスタ１０１乃至トランジスタ１０６の酸化物半導体層１３０は、図３０
（Ｂ）、（Ｃ）または図３０（Ｄ）、（Ｅ）に示す酸化物半導体層１３０と入れ替えるこ
とができる。
図３０（Ａ）は酸化物半導体層１３０の上面図であり、図３０（Ｂ）、（Ｃ）は、二層構
造である酸化物半導体層１３０の断面図である。また、図３０（Ｄ）、（Ｅ）は、三層構
造である酸化物半導体層１３０の断面図である。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃには、それ
ぞれ組成の異なる酸化物半導体層などを用いることができる。
また、本発明の一態様のトランジスタは、図３１（Ａ）、（Ｂ）に示す構成であってもよ
い。図３１（Ａ）はトランジスタ１０７の上面図であり、図３１（Ａ）に示す一点鎖線Ｈ
１−Ｈ２方向の断面が図３１（Ｂ）に相当する。また、図３１（Ａ）に示す一点鎖線Ｈ３
−Ｈ４方向の断面が図３３（Ａ）に相当する。また、一点鎖線Ｈ１−Ｈ２方向をチャネル
長方向、一点鎖線Ｈ３−Ｈ４方向をチャネル幅方向と呼称する。
トランジスタ１０７は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４０および導電層１５０と、当該積層、導電層１４０および導電層１５
０と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、酸化物半導体層
１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機
能を付加してもよい。
トランジスタ１０７は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、および導電層１４０および導電層１５０と絶縁層１６０
との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、ト
ランジスタ１０１と同様の構成を有する。
また、本発明の一態様のトランジスタは、図３１（Ｃ）、（Ｄ）に示す構成であってもよ
い。図３１（Ｃ）はトランジスタ１０８の上面図であり、図３１（Ｃ）に示す一点鎖線Ｉ
１−Ｉ２方向の断面が図３１（Ｄ）に相当する。また、図３１（Ｃ）に示す一点鎖線Ｉ３
−Ｉ４方向の断面が図３３（Ｂ）に相当する。また、一点鎖線Ｉ１−Ｉ２方向をチャネル
長方向、一点鎖線Ｉ３−Ｉ４方向をチャネル幅方向と呼称する。
トランジスタ１０８は、絶縁層１６０および酸化物半導体層１３０ｃの端部が導電層１７
０の端部と一致しない点がトランジスタ１０７と異なる。
また、本発明の一態様のトランジスタは、図３１（Ｅ）、（Ｆ）に示す構成であってもよ
い。図３１（Ｅ）はトランジスタ１０９の上面図であり、図３１（Ｅ）に示す一点鎖線Ｊ
１−Ｊ２方向の断面が図３１（Ｆ）に相当する。また、図３１（Ｅ）に示す一点鎖線Ｊ３
−Ｊ４方向の断面が図３３（Ａ）に相当する。また、一点鎖線Ｊ１−Ｊ２方向をチャネル
長方向、一点鎖線Ｊ３−Ｊ４方向をチャネル幅方向と呼称する。
トランジスタ１０９は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と接する酸
化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６
０と接する導電層１７０と、当該積層、酸化物半導体層１３０ｃ、絶縁層１６０および導
電層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５
および絶縁層１８０に設けられた開口部を通じて当該積層と電気的に接続する導電層１４
０および導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および
導電層１５０に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１０９は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０３と同様の構成を有する。
また、本発明の一態様のトランジスタは、図３２（Ａ）、（Ｂ）に示す構成であってもよ
い。図３２（Ａ）はトランジスタ１１０の上面図であり、図３２（Ａ）に示す一点鎖線Ｋ
１−Ｋ２方向の断面が図３２（Ｂ）に相当する。また、図３２（Ａ）に示す一点鎖線Ｋ３
−Ｋ４方向の断面が図３３（Ａ）に相当する。また、一点鎖線Ｋ１−Ｋ２方向をチャネル
長方向、一点鎖線Ｋ３−Ｋ４方向をチャネル幅方向と呼称する。
トランジスタ１１０は、領域３３１および領域３３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域３３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０４と同様の構成を有する。
また、本発明の一態様のトランジスタは、図３２（Ｃ）、（Ｄ）に示す構成であってもよ
い。図３２（Ｃ）はトランジスタ１１１の上面図であり、図３２（Ｃ）に示す一点鎖線Ｋ
１−Ｋ２方向の断面が図３２（Ｄ）に相当する。また、図３２（Ｃ）に示す一点鎖線Ｋ３
−Ｋ４方向の断面が図３３（Ａ）に相当する。また、一点鎖線Ｋ１−Ｋ２方向をチャネル
長方向、一点鎖線Ｋ３−Ｋ４方向をチャネル幅方向と呼称する。
トランジスタ１１１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４１および導電層１５１と、当該積層、導電層１４１および導電層１５
１と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、当該積層、導電層１４１、導電層１５１、酸化
物半導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層
１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を
通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および
導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１
５２に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１１１は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、ならびに導電層１４１および導電層１５１と絶縁層１６
０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、
トランジスタ１０５と同様の構成を有する。
また、本発明の一態様のトランジスタは、図３２（Ｅ）、（Ｆ）に示す構成であってもよ
い。図３２（Ｅ）はトランジスタ１１２の上面図であり、図３２（Ｅ）に示す一点鎖線Ｍ
１−Ｍ２方向の断面が図３２（Ｆ）に相当する。また、図３２（Ｅ）に示す一点鎖線Ｍ３
−Ｍ４方向の断面が図３３（Ａ）に相当する。また、一点鎖線Ｍ１−Ｍ２方向をチャネル
長方向、一点鎖線Ｍ３−Ｍ４方向をチャネル幅方向と呼称する。
トランジスタ１１２は、領域３３１、領域３３２、領域３３４および領域３３５において
酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）であ
る点、領域３３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化
物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０６と
同様の構成を有する。
また、本発明の一態様のトランジスタは、図３４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図３３（Ｃ）、（Ｄ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いること
で、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図３４（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸
化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の
幅よりも短くしてもよい。
また、本発明の一態様のトランジスタは、図３５（Ａ）および図３５（Ｂ）に示す構成と
することもできる。図３５（Ａ）は上面図であり、図３５（Ｂ）は、図３５（Ａ）に示す
一点鎖線Ｎ１−Ｎ２、および一点鎖線Ｎ３−Ｎ４に対応する断面図である。なお、図３５
（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図３５（Ａ）および図３５（Ｂ）に示すトランジスタ１１３は、基板１１５と、基板１１
５上の絶縁層１２０と、絶縁層１２０上の酸化物半導体層１３０（酸化物半導体層１３０
ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）と、酸化物半導体層１３０に接
し、間隔を開けて配置された導電層１４０および導電層１５０と、酸化物半導体層１３０
ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０を有する。なお、酸化物
半導体層１３０ｃ、絶縁層１６０および導電層１７０は、トランジスタ１１３上の絶縁層
１９０に設けられた酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび絶縁層１２
０に達する開口部に設けられている。
トランジスタ１１３の構成は、前述したその他のトランジスタの構成と比較して、ソース
電極またはドレイン電極となる導電体とゲート電極となる導電体の重なる領域が少ないた
め、寄生容量を小さくすることができる。したがって、トランジスタ１１３は、高速動作
を必要とする回路の要素として適している。なお、トランジスタ１１３の上面は、図３５
（Ｂ）に示すようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉ
ｎｇ）法等を用いて平坦化することが好ましいが、平坦化しない構成とすることもできる
。
また、本発明の一態様のトランジスタにおける導電層１４０（ソース電極層）および導電
層１５０（ドレイン電極層）は、図３６（Ａ）、（Ｂ）に示す上面図（酸化物半導体層１
３０、導電層１４０および導電層１５０のみを図示）のように酸化物半導体層の幅（ＷＯ
Ｓ）よりも導電層１４０および導電層１５０の幅（ＷＳＤ）が長く形成されていてもよい
し、短く形成されていてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、
ゲート電界が酸化物半導体層１３０全体にかかりやすくなり、トランジスタの電気特性を
向上させることができる。また、図３６（Ｃ）に示すように、導電層１４０および導電層
１５０が酸化物半導体層１３０と重なる領域のみに形成されていてもよい。
本発明の一態様のトランジスタ（トランジスタ１０１乃至トランジスタ１１３）では、い
ずれの構成においても、ゲート電極層である導電層１７０は、ゲート絶縁膜である絶縁層
１６０を介して酸化物半導体層１３０のチャネル幅方向を電気的に取り囲み、オン電流が
高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ
（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂを有するトランジスタ、な
らびに酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃ
を有するトランジスタにおいては、酸化物半導体層１３０を構成する二層または三層の材
料を適切に選択することで酸化物半導体層１３０ｂに電流を流すことができる。酸化物半
導体層１３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得
ることができる。したがって、酸化物半導体層１３０ｂを厚くすることでオン電流が向上
する場合がある。
以上の構成とすることで、トランジスタの電気特性を向上することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタの構成要素について詳細を説明す
る。
基板１１５には、ガラス基板、石英基板、半導体基板、セラミックス基板、表面が絶縁処
理された金属基板などを用いることができる。または、トランジスタやフォトダイオード
が形成されたシリコン基板、および当該シリコン基板上に絶縁層、配線、コンタクトプラ
グとして機能を有する導電体等が形成されたものを用いることができる。なお、シリコン
基板にｐ−ｃｈ型のトランジスタを形成する場合は、ｎ−型の導電型を有するシリコン基
板を用いることが好ましい。または、ｎ−型またはｉ型のシリコン層を有するＳＯＩ基板
であってもよい。また、シリコン基板に設けるトランジスタがｐ−ｃｈ型である場合は、
トランジスタを形成する面の面方位は、（１１０）面であるシリコン基板を用いることが
好ましい。（１１０）面にｐ−ｃｈ型トランジスタを形成することで、移動度を高くする
ことができる。
絶縁層１２０は、基板１１５に含まれる要素からの不純物の拡散を防止する役割を有する
ほか、酸化物半導体層１３０に酸素を供給する役割を担うことができる。したがって、絶
縁層１２０は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含
む絶縁膜であることがより好ましい。絶縁層１２０は、ＴＤＳ法で測定した酸素原子に換
算した酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
なお、上記ＴＤＳ分析時における膜の表面温度は１００℃以上７００℃以下、または１０
０℃以上５００℃以下の範囲とする。また、基板１１５が他のデバイスが形成された基板
である場合、絶縁層１２０は、層間絶縁膜としての機能も有する。その場合は、表面が平
坦になるようにＣＭＰ法等で平坦化処理を行うことが好ましい。
例えば、絶縁層１２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜
、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒
化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であ
ってもよい。
本実施の形態では、トランジスタが有する酸化物半導体層１３０が酸化物半導体層１３０
ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを絶縁層１２０側から順に積
んだ三層構造である場合を主として詳細を説明する。
なお、酸化物半導体層１３０が単層の場合は、本実施の形態に示す、酸化物半導体層１３
０ｂに相当する層を用いればよい。
また、酸化物半導体層１３０が二層の場合は、本実施の形態に示す、酸化物半導体層１３
０ａに相当する層および酸化物半導体層１３０ｂに相当する層を絶縁層１２０側から順に
積んだ積層を用いればよい。この構成の場合、酸化物半導体層１３０ａと酸化物半導体層
１３０ｂとを入れ替えることもできる。
また、酸化物半導体層１３０が四層以上である場合は、例えば、本実施の形態で説明する
三層構造の酸化物半導体層１３０に対して他の酸化物半導体層を付加する構成とすること
ができる。
一例としては、酸化物半導体層１３０ｂには、酸化物半導体層１３０ａおよび酸化物半導
体層１３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸
化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン
化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャッ
プ）を差し引いた値として求めることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構
成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層１３
０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上で
あって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近
い酸化物半導体で形成することが好ましい。
このような構造において、導電層１７０に電界を印加すると、酸化物半導体層１３０のう
ち、伝導帯下端のエネルギーが最も小さい酸化物半導体層１３０ｂにチャネルが形成され
る。したがって、酸化物半導体層１３０ｂは半導体として機能する領域を有するといえる
が、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは絶縁体または半絶縁体とし
て機能する領域を有するともいえる。
また、酸化物半導体層１３０ａは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂと絶縁層１２０が接した場合の界面と
比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ａとの界面には界面準位が形
成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのし
きい値電圧が変動することがある。したがって、酸化物半導体層１３０ａを設けることに
より、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、当該トランジスタの信頼性を向上させることができる。
また、酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂとゲート絶縁膜（絶縁層１６０）が接
した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ｃとの界面
ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層１３０ｃを設ける
ことにより、トランジスタの電界効果移動度を高くすることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ
、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層１３０ｂよりも高い原
子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好
ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合する
ため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂよりも酸
素欠損が生じにくいということができる。
また、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０
ｃとして用いることのできる酸化物半導体は、少なくともＩｎもしくはＺｎを含むことが
好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用
いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを
含むことが好ましい。
スタビライザーとしては、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、またはＺｒ等がある。また、他のス
タビライザーとしては、ランタノイドである、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇ
ｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉ
ｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ
酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−
Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化
物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ
−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−
Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化
物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ
−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−
Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉ
ｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ
酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として
有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていても
よい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜と
も呼ぶ。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用
いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの
金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且
つ、ｎは整数）で表記される材料を用いてもよい。
なお、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃが、
少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ
、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体層１
３０ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１３０ｂをＩ
ｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体層１３０ｃをＩｎ：Ｍ：Ｚ
ｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２
よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．
５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半
導体層１３０ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させる
ことができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度
が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにおけるＺｎおよびＯを除いた場
合において、ＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、
Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７
５ａｔｏｍｉｃ％以上とする。また、酸化物半導体層１３０ｂのＺｎおよびＯを除いての
ＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔ
ｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉ
ｃ％未満とする。
また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ａおよび酸化物半導体層１３０
ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌
道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌
道が重なるため、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組
成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層１３０ｂにイン
ジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現
することができる。
酸化物半導体層１３０ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５
０ｎｍ以下、さらに好ましくは５ｎｍ以上２５ｎｍ以下とする。また、酸化物半導体層１
３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１５０ｎｍ以下、さ
らに好ましくは１０ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層１３０ｃの厚
さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上３０ｎｍ以下、さらに好ましくは
３ｎｍ以上１５ｎｍ以下とする。また、酸化物半導体層１３０ｂは、酸化物半導体層１３
０ｃより厚い方が好ましい。
酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、
酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性（ｉ型）または実質的に
真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密
度が、１×１０１９／ｃｍ３未満であること、１×１０１５／ｃｍ３未満であること、１
×１０１３／ｃｍ３未満であること、あるいは１×１０８／ｃｍ３未満であり、１×１０
−９／ｃｍ３以上であることを指す。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属
元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密
度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与す
る。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある
。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層
１３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で見積もられる水素濃度が、２
×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、
より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａ
ｔｏｍｓ／ｃｍ３以下であって、１×１０１７ａｔｏｍｓ／ｃｍ３以上になる領域を有す
るように制御する。また、窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましく
は５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ
３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下であって、５×１０１６
ａｔｏｍｓ／ｃｍ３以上になる領域を有するように制御する。
また、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させること
がある。酸化物半導体層の結晶性を低下させないためには、シリコン濃度を１×１０１９
ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満であり、１×
１０１８ａｔｏｍｓ／ｃｍ３以上になる領域を有するように制御する。また、炭素濃度を
１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満
、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満であって、６×１０１７ａｔｏ
ｍｓ／ｃｍ３以上になる領域を有するように制御する。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジ
スタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５
Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅あたりのオフ電流を数
ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるため、上
記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジスタの
ようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート絶縁膜
と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こ
り、トランジスタの電界効果移動度が低くなることがある。このような観点からも、酸化
物半導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる。
したがって、酸化物半導体層１３０を酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ
、酸化物半導体層１３０ｃの積層構造とすることで、酸化物半導体層１３０ｂにチャネル
を形成することができ、高い電界効果移動度および安定した電気特性を有したトランジス
タを形成することができる。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃのバンド構
造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層１
３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの組成が近似することにより
、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層１３０ａ
、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃは組成が異なる層の積層体ではある
が、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面
は点線で表している。
主成分を共通として積層された酸化物半導体層１３０は、各層を単に積層するのではなく
連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の
井戸構造（Ｕ Ｓｈａｐｅ Ｗｅｌｌ））が形成されるように作製する。すなわち、各層
の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しな
いように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在し
ていると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結
合により消滅してしまう。
例えば、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにはＩｎ：Ｇａ：Ｚｎ＝
１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：
９：６（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。また、酸
化物半導体層１３０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、ま
たは３：１：２（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。
なお、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０
ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含
む。
酸化物半導体層１３０における酸化物半導体層１３０ｂはウェル（井戸）となり、チャネ
ルは酸化物半導体層１３０ｂに形成される。酸化物半導体層１３０は伝導帯下端のエネル
ギーが連続的に変化しているため、Ｕ字型井戸とも呼ぶことができる。また、このような
構成で形成されたチャネルを埋め込みチャネルということもできる。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃと、酸化シリコン膜などの
絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物
半導体層１３０ａおよび酸化物半導体層１３０ｃがあることにより、酸化物半導体層１３
０ｂと当該トラップ準位とを遠ざけることができる。
ただし、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギ
ーと、酸化物半導体層１３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半
導体層１３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子
がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタ
のしきい値電圧はプラス方向にシフトしてしまう。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃには、
結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタ
に安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、
フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ
、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる
。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできるこ
となどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕやＣｕ−Ｍ
ｎなどの合金と上記材料との積層を用いてもよい。トランジスタ１０５、トランジスタ１
０６、トランジスタ１１１、トランジスタ１１２においては、例えば、導電層１４１およ
び導電層１５１にＷ、導電層１４２および導電層１５２にＴｉとＡｌとの積層膜などを用
いることができる。
上記材料は酸化物半導体膜から酸素を引き抜く性質を有する。そのため、上記材料と接し
た酸化物半導体層の一部の領域では酸化物半導体層中の酸素が脱離し、酸素欠損が形成さ
れる。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著に
ｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインと
して作用させることができる。
また、導電層１４０および導電層１５０にＷを用いる場合には、窒素をドーピングしても
よい。窒素をドーピングすることで酸素を引き抜く性質を適度に弱めることができ、ｎ型
化した領域がチャネル領域まで拡大することを防ぐことができる。また、導電層１４０お
よび導電層１５０をｎ型の半導体層との積層とし、ｎ型の半導体層と酸化物半導体層を接
触させることによってもｎ型化した領域がチャネル領域まで拡大することを防ぐことがで
きる。ｎ型の半導体層としては、窒素が添加されたＩｎ−Ｇａ−Ｚｎ酸化物、酸化亜鉛、
酸化インジウム、酸化スズ、酸化インジウムスズなどを用いることができる。
ゲート絶縁膜として作用する絶縁層１６０には、酸化アルミニウム、酸化マグネシウム、
酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸
化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、
酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、
絶縁層１６０は上記材料の積層であってもよい。なお、絶縁層１６０に、Ｌａ、Ｎ、Ｚｒ
などを、不純物として含んでいてもよい。
また、絶縁層１６０の積層構造の一例について説明する。絶縁層１６０は、例えば、酸素
、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化
シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比
誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層１６０の膜厚を
大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オ
フ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハ
フニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したが
って、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウム
を用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる
。ただし、本発明の一態様は、これらに限定されない。
また、酸化物半導体層１３０と接する絶縁層１２０および絶縁層１６０は、窒素酸化物の
放出量の少ない膜を用いることが好ましい。窒素酸化物の放出量の多い絶縁層と酸化物半
導体が接した場合、窒素酸化物に起因する準位密度が高くなることがある。絶縁層１２０
および絶縁層１６０には、例えば、窒素酸化物の放出量の少ない酸化窒化シリコン膜また
は酸化窒化アルミニウム膜等の酸化物絶縁層を用いることができる。
窒素酸化物の放出量の少ない酸化窒化シリコン膜は、ＴＤＳ法において、窒素酸化物の放
出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０
１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、
膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理
による放出量とする。
絶縁層１２０および絶縁層１６０として、上記酸化物絶縁層を用いることで、トランジス
タのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動
を低減することができる。
ゲート電極層として作用する導電層１７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ
、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電膜を
用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。
また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材
料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層
、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕま
たはＣｕ−Ｍｎなどの合金や上記材料とＣｕまたはＣｕ−Ｍｎなどの合金との積層を用い
てもよい。本実施の形態では、導電層１７１に窒化タンタル、導電層１７２にタングステ
ンを用いて導電層１７０を形成する。
絶縁層１７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いるこ
とができる。実施の形態２に示したトランジスタ１０３、トランジスタ１０４、トランジ
スタ１０６、トランジスタ１０９、トランジスタ１１０、およびトランジスタ１１２では
、絶縁層１７５として水素を含む絶縁膜を用いることで酸化物半導体層の一部をｎ型化す
ることができる。また、窒化絶縁膜は水分などのブロッキング膜としての作用も有し、ト
ランジスタの信頼性を向上させることができる。
また、絶縁層１７５としては酸化アルミニウム膜を用いることもできる。特に、実施の形
態２に示したトランジスタ１０１、トランジスタ１０２、トランジスタ１０５、トランジ
スタ１０７、トランジスタ１０８、およびトランジスタ１１１では絶縁層１７５に酸化ア
ルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物
、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミ
ニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物
の酸化物半導体層１３０への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層１
２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している
。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもでき
る。
また、絶縁層１７５上には絶縁層１８０が形成されていることが好ましい。当該絶縁層に
は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラ
ンタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用い
ることができる。また、当該絶縁層は上記材料の積層であってもよい。
ここで、絶縁層１８０は絶縁層１２０と同様に化学量論組成よりも多くの酸素を有するこ
とが好ましい。絶縁層１８０から放出される酸素は絶縁層１６０を経由して酸化物半導体
層１３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形
成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの
電気特性を得ることができる。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタ
の微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル幅
が縮小するとオン電流が低下する。
本発明の一態様のトランジスタ１０７乃至トランジスタ１１２では、チャネルが形成され
る酸化物半導体層１３０ｂを覆うように酸化物半導体層１３０ｃが形成されており、チャ
ネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲ
ート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電
流を大きくすることができる。
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層１３０のチャ
ネル幅方向を電気的に取り囲むようにゲート電極層（導電層１７０）が形成されているた
め、酸化物半導体層１３０に対しては上面に垂直な方向からのゲート電界に加えて、側面
に垂直な方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的
にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を
高められる。
また、本発明の一態様における酸化物半導体層１３０が二層または三層のトランジスタで
は、チャネルが形成される酸化物半導体層１３０ｂを酸化物半導体層１３０ａ上に形成す
ることで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化
物半導体層１３０が三層のトランジスタでは、酸化物半導体層１３０ｂを三層構造の中間
に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有
する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定
化や、Ｓ値（サブスレッショルド値）の低減をはかることができる。したがって、ゲート
電圧ＶＧが０Ｖ時の電流を下げることができ、消費電力を低減させることができる。また
、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上さ
せることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性
の劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパ
ッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ
法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａ
ｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍ
ｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバ
ーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（
アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種類以上の
原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらない
ように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。ある
いは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第
２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層
を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１の層上に
積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数
回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガ
ス導入の繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり
、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ
−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメ
チルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる
ことができる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチ
ルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル
亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハ
フニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド
）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（
Ｏ３）の２種類のガスを用いる。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３
）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材
料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、ア
ルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）など
がある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供
給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ
２ガスを順次導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４
ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次導入してＩｎ−Ｏ層を形
成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次導入してＧａＯ層を形成し、更に
その後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次導入してＺｎＯ層を形成する。なお、これ
らの層の順番はこの例に限らない。これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ
−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変え
てＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含ま
ないＯ３ガスを用いる方が好ましい。
酸化物半導体層の成膜には、対向ターゲット式スパッタリング装置を用いることもできる
。当該対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ
ｄｅｐｏｓｉｔｉｏｎ ＳＰ）と呼ぶこともできる。
対向ターゲット式スパッタリング装置を用いて酸化物半導体層を成膜することによって、
酸化物半導体層の成膜時におけるプラズマ損傷を低減することができる。そのため、膜中
の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用い
ることで低圧での成膜が可能となるため、成膜された酸化物半導体層中の不純物濃度（例
えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態４）
以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する
。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で
配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、
「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう
。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌ
ｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがあ
る。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置
が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さな
い、などといわれている。
逆の見方をすると、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏ
ｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域に
おいて周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一
方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な
構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物
半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解
析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の
結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行う
と、図３７（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピー
クは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳで
は、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともい
う。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ
−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し
、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を
行っても、図３７（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺ
ｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図３７（Ｃ）に示すよ
うに（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、Ｘ
ＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であるこ
とが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプロー
ブ径が３００ｎｍの電子線を入射させると、図３７（Ｄ）に示すような回折パターン（制
限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉｎ
ＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回
折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面
または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に
垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３７（Ｅ）
に示す。図３７（Ｅ）より、リング状の回折パターンが確認される。したがって、プロー
ブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレ
ットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図３７（Ｅ）における第
１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因する
と考えられる。また、図３７（Ｅ）における第２リングは（１１０）面などに起因すると
考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉ
ｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像
（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる
。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウ
ンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ
−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図３８（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能Ｔ
ＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂ
ｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分
解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、
例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによ
って観察することができる。
図３８（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することが
できる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわ
かる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこと
もできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎ
ｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ
−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上
面と平行となる。
また、図３８（Ｂ）および図３８（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ
−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３８（Ｄ）および図３８（Ｅ）は、
それぞれ図３８（Ｂ）および図３８（Ｃ）を画像処理した像である。以下では、画像処理
の方法について説明する。まず、図３８（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ
Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得
したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残
すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：
Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像
処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフ
ィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子
配列を示している。
図３８（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、
一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部であ
る。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレ
ットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図３８（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線
で示し、格子配列の向きを破線で示している。点線近傍においても、明確な結晶粒界を確
認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形
が形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制しているこ
とがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないこ
とや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを
許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複
数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡ
ＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌ
ａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもでき
る。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混
入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳ
は不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合があ
る。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリ
ア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体であ
る。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、
さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキ
ャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性
または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く
、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し
、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない
。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍ
の領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図３９
（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測され
る。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナ
ノビーム電子回折パターン）を図３９（Ｂ）に示す。図３９（Ｂ）より、リング状の領域
内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの
電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入
射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、
図３９（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測
される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序
性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているた
め、規則的な電子回折パターンが観測されない領域もある。
図３９（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分
解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所など
のように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない
領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさで
あり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１
０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがあ
る。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合
がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性
がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に
１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは
、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見ら
れない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質
酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、
ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物
半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
図４０に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図４０（Ａ）は
電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図４０（Ｂ
）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高
分解能断面ＴＥＭ像である。図４０（Ａ）および図４０（Ｂ）より、ａ−ｌｉｋｅ ＯＳ
は電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また
、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密
度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ
ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−
Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている
。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同
程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以
下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎ
Ｏ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応す
る。
図４１は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である
。なお、上述した格子縞の長さを結晶部の大きさとしている。図４１より、ａ−ｌｉｋｅ
ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなってい
くことがわかる。図４１より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさ
だった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−
／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ
−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８
ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図４１よ
り、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、
それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射お
よびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件
は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域
の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど
見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、
不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ
−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わ
せることにより、所望の組成における単結晶に相当する密度を見積もることができる。所
望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、
加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組
み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、
ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態５）
本実施の形態では、イメージセンサチップを収めたパッケージおよびモジュールの一例に
ついて説明する。当該イメージセンサチップには、本発明の一態様の撮像装置の構成を用
いることができる。
図４２（Ａ）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である
。当該パッケージは、イメージセンサチップ８５０を固定するパッケージ基板８１０、カ
バーガラス８２０および両者を接着する接着剤８３０等を有する。
図４２（Ｂ）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、
半田ボールをバンプ８４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）の構成を有
する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐ
ｉｎ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
図４２（Ｃ）は、カバーガラス８２０および接着剤８３０の一部を省いて図示したパッケ
ージの斜視図であり、図４２（Ｄ）は、当該パッケージの断面図である。パッケージ基板
８１０上には電極パッド８６０が形成され、電極パッド８６０およびバンプ８４０はスル
ーホール８８０およびランド８８５を介して電気的に接続されている。電極パッド８６０
は、イメージセンサチップ８５０が有する電極とワイヤ８７０によって電気的に接続され
ている。
また、図４３（Ａ）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメ
ラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチ
ップ８５１を固定するパッケージ基板８１１、レンズカバー８２１、およびレンズ８３５
等を有する。また、パッケージ基板８１１およびイメージセンサチップ８５１の間には撮
像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ８９０も設けられて
おり、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図４３（Ｂ）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板８
１１の下面および４側面には、実装用のランド８４１が設けられるＱＦＮ（Ｑｕａｄ ｆ
ｌａｔ ｎｏ− ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例で
あり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡ等であってもよ
い。
図４３（Ｃ）は、レンズカバー８２１およびレンズ８３５の一部を省いて図示したモジュ
ールの斜視図であり、図４３（Ｄ）は、当該カメラモジュールの断面図である。ランド８
４１の一部は電極パッド８６１として利用され、電極パッド８６１はイメージセンサチッ
プ８５１およびＩＣチップ８９０が有する電極とワイヤ８７１によって電気的に接続され
ている。
イメージセンサチップを上述したような形態のパッケージに収めることで実装が容易にな
り、様々な半導体装置、電子機器に組み込むことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態６）
本発明の一態様に係る撮像装置および当該撮像装置を含む電子機器は、表示機器、パーソ
ナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ
Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプ
レイを有する装置）に用いることができる。その他に、本発明の一態様に係る撮像装置お
よび当該撮像装置を含む電子機器を用いることができる電子機器として、携帯電話、携帯
型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメ
ラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写
機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自
動販売機などが挙げられる。これら電子機器の具体例を図４４に示す。
図４４（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ
９０９等を有する。なお、図４４（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３
と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定さ
れない。カメラ９０９には本発明の一態様の撮像装置を用いることができる。
図４４（Ｂ）は携帯データ端末であり、第１筐体９１１、表示部９１２、カメラ９１９等
を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができ
る。カメラ９１９には本発明の一態様の撮像装置を用いることができる。
図４４（Ｃ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９
３３、操作用のボタン９３５および竜頭９３６、カメラ９３９等を有する。表示部９３２
はタッチパネルとなっていてもよい。カメラ９３９には本発明の一態様の撮像装置を用い
ることができる。
図４４（Ｄ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３等を有する
。レンズ９５２の焦点となる位置には本発明の一態様の撮像装置を備えることができる。
図４４（Ｅ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９
６３、発光部９６７、レンズ９６５等を有する。レンズ９６５の焦点となる位置には本発
明の一態様の撮像装置を備えることができる。
図４４（Ｆ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、
操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレンズ
９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられて
いる。そして、第１筐体９７１と第２筐体９７２とは、接続部９７６により接続されてお
り、第１筐体９７１と第２筐体９７２の間の角度は、接続部９７６により変更が可能であ
る。表示部９７３における映像を、接続部９７６における第１筐体９７１と第２筐体９７
２との間の角度に従って切り替える構成としても良い。レンズ９７５の焦点となる位置に
は本発明の一態様の撮像装置を備えることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
１２ 撮像動作
１３ データ保持動作
１４ 読み出し動作
２０ 画素
２３ 回路
２４ 回路
２５ 回路
２６ 回路
３１ コンパレータ回路
３２ 回路
３３ 回路
３４ フリップフロップ回路
３５ フリップフロップ回路
３６ フリップフロップ回路
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
４４ トランジスタ
４５ トランジスタ
４６ トランジスタ
５１ インバータ回路
５２ インバータ回路
５３ インバータ回路
５４ インバータ回路
５５ インバータ回路
５６ セレクタ回路
５７ セレクタ回路
５８ セレクタ回路
５９ セレクタ回路
６１ 配線
６２ 配線
６３ 配線
６４ 配線
６５ 配線
６６ 配線
６７ 配線
６８ 配線
６９ 配線
７１ 配線
７２ 配線
７３ 配線
７４ 配線
７５ 配線
７６ 配線
８０ 絶縁層
８１ 導電体
８２ 絶縁層
８２ａ 絶縁層
８２ｂ 絶縁層
８３ 絶縁層
８７ 配線
８７ａ 導電層
８７ｂ 導電層
８８ 配線
９０ 配線
９１ 配線
９２ 配線
９３ 配線
９４ 配線
９５ 配線
９６ 配線
９７ 配線
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１５ 基板
１２０ 絶縁層
１３０ 酸化物半導体層
１３０ａ 酸化物半導体層
１３０ｂ 酸化物半導体層
１３０ｃ 酸化物半導体層
１４０ 導電層
１４１ 導電層
１４２ 導電層
１５０ 導電層
１５１ 導電層
１５２ 導電層
１６０ 絶縁層
１７０ 導電層
１７１ 導電層
１７２ 導電層
１７３ 導電層
１７５ 絶縁層
１８０ 絶縁層
１９０ 絶縁層
２３１ 領域
２３２ 領域
２３３ 領域
３３１ 領域
３３２ 領域
３３３ 領域
３３４ 領域
３３５ 領域
５６１ 光電変換層
５６２ 透光性導電層
５６３ 半導体層
５６４ 半導体層
５６５ 半導体層
５６６ 電極
５６６ａ 導電層
５６６ｂ 導電層
５６７ 隔壁
６００ シリコン基板
６１０ トランジスタ
６２０ トランジスタ
６５０ 活性層
６６０ シリコン基板
８１０ パッケージ基板
８１１ パッケージ基板
８２０ カバーガラス
８２１ レンズカバー
８３０ 接着剤
８３５ レンズ
８４０ バンプ
８４１ ランド
８５０ イメージセンサチップ
８５１ イメージセンサチップ
８６０ 電極パッド
８６１ 電極パッド
８７０ ワイヤ
８７１ ワイヤ
８８０ スルーホール
８８５ ランド
８９０ ＩＣチップ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイク
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３５ ボタン
９３６ 竜頭
９３９ カメラ
９５１ 筐体
９５２ レンズ
９５３ 支持部
９６１ 筐体
９６２ シャッターボタン
９６３ マイク
９６５ レンズ
９６７ 発光部
９７１ 筐体
９７２ 筐体
９７３ 表示部
９７４ 操作キー
９７５ レンズ
９７６ 接続部
１１００ 層
１２００ 層
１４００ 層
１５００ 回折格子
１６００ 層
２５００ 絶縁層
２５１０ 遮光層
２５２０ 有機樹脂層
２５３０ カラーフィルタ
２５３０ａ カラーフィルタ
２５３０ｂ カラーフィルタ
２５３０ｃ カラーフィルタ
２５４０ マイクロレンズアレイ
２５５０ 光学変換層
２５６０ 絶縁層

Claims (1)

  1. マトリクス状に配置された画素と、Ａ／Ｄ変換回路と、を有し、
    前記画素は、第１のトランジスタと、光電変換素子と、を有し、
    前記Ａ／Ｄ変換回路は、第２のトランジスタを有し、
    前記光電変換素子を含む層と、前記第２のトランジスタを含む層の間に、前記第１のトランジスタを含む層が配置される、撮像装置であって、
    前記光電変換素子の受光面及び前記光電変換素子の側面の一部を覆うように配置された絶縁層と、
    前記絶縁層の下方に配置され、前記光電変換素子のアノードと電気的に接続された導電層と、
    前記導電層と重なる領域を有し、前記絶縁層の上方に配置された遮光層と、を有する、撮像装置。
JP2020136277A 2015-04-23 2020-08-12 撮像装置 Active JP6995947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021203196A JP7212752B2 (ja) 2015-04-23 2021-12-15 撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015088480 2015-04-23
JP2015088480 2015-04-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016085730A Division JP6749781B2 (ja) 2015-04-23 2016-04-22 撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021203196A Division JP7212752B2 (ja) 2015-04-23 2021-12-15 撮像装置

Publications (2)

Publication Number Publication Date
JP2020195148A true JP2020195148A (ja) 2020-12-03
JP6995947B2 JP6995947B2 (ja) 2022-01-17

Family

ID=57148238

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2016085730A Expired - Fee Related JP6749781B2 (ja) 2015-04-23 2016-04-22 撮像装置
JP2020136277A Active JP6995947B2 (ja) 2015-04-23 2020-08-12 撮像装置
JP2021203196A Active JP7212752B2 (ja) 2015-04-23 2021-12-15 撮像装置
JP2023003546A Active JP7463572B2 (ja) 2015-04-23 2023-01-13 撮像装置
JP2024051359A Pending JP2024083381A (ja) 2015-04-23 2024-03-27 撮像装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016085730A Expired - Fee Related JP6749781B2 (ja) 2015-04-23 2016-04-22 撮像装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2021203196A Active JP7212752B2 (ja) 2015-04-23 2021-12-15 撮像装置
JP2023003546A Active JP7463572B2 (ja) 2015-04-23 2023-01-13 撮像装置
JP2024051359A Pending JP2024083381A (ja) 2015-04-23 2024-03-27 撮像装置

Country Status (2)

Country Link
US (1) US9848146B2 (ja)
JP (5) JP6749781B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
KR102698685B1 (ko) 2015-09-10 2024-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
CN106791463B (zh) * 2016-11-30 2019-08-20 上海集成电路研发中心有限公司 一种全局快门cmos像素单元及图像采集方法
WO2018224910A1 (ja) * 2017-06-08 2018-12-13 株式会社半導体エネルギー研究所 撮像装置および電子機器
US11367739B2 (en) 2017-06-27 2022-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic component
JP7292171B2 (ja) * 2019-10-10 2023-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20230228875A1 (en) * 2020-04-22 2023-07-20 Sony Group Corporation Solid-state imaging element, sensing system, and control method of solid-state imaging element
US20230300496A1 (en) * 2020-08-26 2023-09-21 Sony Semiconductor Solutions Corporation Imaging device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245506A (ja) * 2009-03-19 2010-10-28 Sony Corp 半導体装置とその製造方法、及び電子機器
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
JP2015070070A (ja) * 2013-09-27 2015-04-13 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2009124514A (ja) * 2007-11-15 2009-06-04 Sony Corp 固体撮像素子、およびカメラシステム
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
SG10201406869QA (en) 2009-10-29 2014-12-30 Semiconductor Energy Lab Semiconductor device
CN102598269B (zh) 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
JP5818505B2 (ja) * 2011-05-13 2015-11-18 キヤノン株式会社 情報処理装置、情報処理装置の制御方法
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
JP5435104B2 (ja) * 2012-10-26 2014-03-05 ソニー株式会社 情報処理装置、表示装置および情報処理装置の制御方法
JP6112871B2 (ja) * 2013-01-18 2017-04-12 キヤノン株式会社 撮像素子及び撮像装置
JP2014186158A (ja) * 2013-03-22 2014-10-02 Japan Display Inc 表示装置
JP6612056B2 (ja) 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
JP6545541B2 (ja) 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
JP6581825B2 (ja) 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
JP6555956B2 (ja) 2014-07-31 2019-08-07 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6681780B2 (ja) * 2015-05-07 2020-04-15 株式会社半導体エネルギー研究所 表示システムおよび電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245506A (ja) * 2009-03-19 2010-10-28 Sony Corp 半導体装置とその製造方法、及び電子機器
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
JP2015070070A (ja) * 2013-09-27 2015-04-13 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器

Also Published As

Publication number Publication date
US9848146B2 (en) 2017-12-19
JP7212752B2 (ja) 2023-01-25
US20160316160A1 (en) 2016-10-27
JP7463572B2 (ja) 2024-04-08
JP2022043162A (ja) 2022-03-15
JP2016208517A (ja) 2016-12-08
JP2023052380A (ja) 2023-04-11
JP2024083381A (ja) 2024-06-21
JP6749781B2 (ja) 2020-09-02
JP6995947B2 (ja) 2022-01-17

Similar Documents

Publication Publication Date Title
JP6951519B2 (ja) 撮像装置
JP7049413B2 (ja) 電子機器
JP7004469B2 (ja) 撮像装置
JP6959468B2 (ja) カメラモジュール、及び、電子機器
JP6811342B2 (ja) 光電変換装置
JP6960025B2 (ja) 撮像装置
JP6995947B2 (ja) 撮像装置
JP7012796B2 (ja) 撮像装置
JP7085595B2 (ja) 撮像装置
JP6791667B2 (ja) 撮像装置
JP2021083112A (ja) 撮像装置
JP2021158375A (ja) 撮像装置
JP2021158686A (ja) 撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211215

R150 Certificate of patent or registration of utility model

Ref document number: 6995947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150