[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6151530B2 - イメージセンサ、カメラ、及び監視システム - Google Patents

イメージセンサ、カメラ、及び監視システム Download PDF

Info

Publication number
JP6151530B2
JP6151530B2 JP2013030573A JP2013030573A JP6151530B2 JP 6151530 B2 JP6151530 B2 JP 6151530B2 JP 2013030573 A JP2013030573 A JP 2013030573A JP 2013030573 A JP2013030573 A JP 2013030573A JP 6151530 B2 JP6151530 B2 JP 6151530B2
Authority
JP
Japan
Prior art keywords
potential
node
function
pixel
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013030573A
Other languages
English (en)
Other versions
JP2013211840A (ja
JP2013211840A5 (ja
Inventor
青木　健
健 青木
池田　隆之
隆之 池田
由里香 佐藤
由里香 佐藤
大力　浩二
浩二 大力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013030573A priority Critical patent/JP6151530B2/ja
Publication of JP2013211840A publication Critical patent/JP2013211840A/ja
Publication of JP2013211840A5 publication Critical patent/JP2013211840A5/ja
Application granted granted Critical
Publication of JP6151530B2 publication Critical patent/JP6151530B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/681—Motion detection
    • H04N23/6811—Motion detection based on the image signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、物（プロダクト。機械（マシン）、製品（マニュファクチャ）、組成物（コンポジション・オブ・マター）を含む。）、および方法（プロセス。単純方法および生産方法を含む。）に関する。例えば、本明細書では、半導体装置、その駆動方法、およびその作製方法などについて説明する。本明細書では、特に、光電変換素子を用いた撮像装置（例えば、イメージセンサ）、その駆動方法、カメラ、および監視システムなどに関して説明する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、半導体回路、撮像装置、電気光学装置、表示装置、発光装置、および電子機器などは全て半導体装置である。
複数の画素が２次元に配列されている画素アレイを備えた撮像装置が知られており、このような構成の代表的な撮像装置は、ＣＭＯＳイメージセンサ（『ＭＯＳイメージセンサ』と呼ぶこともある。）である。ＣＭＯＳイメージセンサは、ＬＳＩの標準的なＣＭＯＳプロセスを用いて製造できるため、画素アレイ（センサ本体）と共に、コントローラ、画素アレイからアナログ信号を読み出すための回路、およびアナログ信号の信号処理回路などを同一チップに集積したイメージセンサが開発されている。アナログ信号の信号処理回路は、画素アレイの信号読み出し方法に適用するように配置される。
例えば、画素アレイの或る一行を選択し、選択された行の画素からそれぞれの列に対応する垂直信号線にアナログ信号を同時に読み出す方法がある。このような列並列処理を行うＣＭＯＳイメージセンサとして、列並列型（カラム型）アナログ−デジタル変換装置を備えたイメージセンサが提案されている（例えば特許文献１参照）。特許文献１のイメージセンサには、各垂直信号線の出力にアナログ−デジタル変換装置（以下、『ＡＤＣ』とも呼ぶ。）が接続されている。
また、画像処理機能を組み込むことで、イメージセンサの高機能化が行われている。例えば、非特許文献１には、動き検出機能を備えたイメージセンサが記載されている。非特許文献１では、第１の露光による光信号を画素メモリに記憶させ、第２の露光を行う。第２の露光期間終了後、第２の露光による光信号と、画素メモリに記憶されている第１の露光による光信号と第２の露光による光信号を混合した光信号を読み出す。そして、ＣＤＳ回路（ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅ ｓａｍｐｌｉｎｇ ｃｉｒｃｕｉｔ）で、これら光信号の差分演算を行うことで、動きを検出している。
特開２００５−２７８１３５号公報
「Ａ ｓｉｇｎａｌ−ｐｒｏｃｅｓｓｉｎｇ ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ ｕｓｉｎｇ ａ ｓｉｍｐｌｅ ａｎａｌｏｇ ｏｐｅｒａｔｉｏｎ」、ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、２００３年１月、第３８巻、第１号、ｐ．１０１−１０６
動きを検出するためには、２つのフレーム期間に検出された光信号（アナログ信号）の差分演算を行って差分電位を取得する必要がある。非特許文献１では、差分演算を画素アレイ外部のＣＤＳ回路で行っている。一方、画素で差分演算を行うことも可能であり、例えば、画素にカレントミラー回路を設ける方法が挙げられる。しかし、各画素にカレントミラー回路などの差分演算用の回路を設けると、画素の回路規模が大きくなり、高解像度化の妨げになる。
そこで、本明細書での課題の１つは、画素において差分電位を取得することが可能なイメージセンサを提供することにある。または、本明細書での課題の１つは、回路規模が極端に大きくない画素を有するイメージセンサを提供することにある。または、データを保持する機能を備えた画素を有するイメージセンサを提供することにある。
または、本明細書での課題の１つは、消費電力の低い半導体装置を提供することにある。または、本明細書での課題の１つは、酸化物半導体を用いた半導体装置を提供することにある。または、本明細書での課題の１つは、信頼性の高い半導体層を用いた半導体装置を提供することにある。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、および請求項等の記載から、これら以外の課題を抽出することが可能である。
本明細書で開示される発明の一形態は、２次元的に配列された複数の画素と、列毎に設けられた複数の垂直信号線とを有する画素アレイを有するイメージセンサであり、画素は、光電変換素子と、光電変換素子で発生した電荷量に応じた電位を記憶するノードと、光電変換素子とノードとの間に直列に接続されている第１の容量素子と、ノードの電位に応じた信号を出力する増幅回路と、増幅回路と垂直信号線との電気的導通を制御する第１のスイッチと、ノードの電位をリセットする回路と、を有するイメージセンサである。
上記形態に係るイメージセンサにおいて、画素は、一方の電極がノードに接続され、他方の電極が一定電位に固定されている他の容量素子をさらに有することができる。また、画素は、光電変換素子と第１の容量素子との電気的導通を制御する他のスイッチをさらに有することができる。
上記形態に係るイメージセンサは、各画素で異なる受光期間で検出された光信号の差分電位を取得することが可能である。ノードを一定電位に固定した状態で光電変換素子により光信号を検出させる。しかる後、ノードを電気的に浮遊状態にするとノードの電荷が保存されるため、ノードには、光信号の電位が反転した状態で記憶される。ノードにこの電位を記憶させた状態で光信号の検出を行うと、ノードの電位は光電変換素子の出力電位に応じて増加するため、ノードの電位は受光期間が異なる光信号の差分電位に対応する。
また、上記形態に係るイメージセンサにおいて、複数の垂直信号線を経て画素アレイから出力されるアナログ信号をＮビット（Ｎは３以上の整数）またはＭビット（Ｍは２以上かつＮより小さい整数）のデジタル信号に変換する信号処理回路を設けることができる。
また、上記形態に係るイメージセンサにおいて、垂直信号線ごとにアナログ−デジタル変換装置（ＡＤＣ）を設けることができる。この構成例において、ＡＤＣは、アナログ信号と参照電位とを比較する比較器と、比較器での比較動作が行われている期間を計測し、計測結果をデジタル値として保持するカウンタとを有することができる。この場合、比較器には、Ｎビットのデジタル値を得るために第１の参照電位が入力され、Ｍビットのデジタル値を得るために第１の参照電位と異なる第２の参照電位が入力される。
本明細書で開示される発明の他の一形態は、２次元的に配列された複数の画素と、列毎に設けられた複数の垂直信号線とを有する画素アレイと、複数の垂直信号線を経て画素アレイから出力されるアナログ信号をデジタル信号に変換する信号処理回路と、を有するイメージセンサの駆動方法であり、画素は、光電変換素子と、光電変換素子で発生した電荷量に応じた電位を記憶するノードと、光電変換素子とノードとの間に直列に接続されている第１の容量素子と、ノードの電位に応じたアナログ信号を出力する増幅回路と、増幅回路と垂直信号線との電気的導通を制御する第１のスイッチと、ノードの電位をリセットする回路と、を有し、ノードを電気的に浮遊状態にして、光電変換素子に電荷を蓄積させる第１の工程と、ノードの電位を固定した状態で光電変換素子に電荷を蓄積させ、ノードを電気的に浮遊状態にする第２の工程と、第２の工程を行った後、ノードを電気的に浮遊状態に維持したまま、光電変換素子に電荷を蓄積させる第３の工程と、ノードの第１の工程での電位に応じたアナログ信号を垂直信号線に読み出し、信号処理回路で当該アナログ信号をＮビット（Ｎは３以上の整数）のデジタル信号に変換する第４の工程と、ノードの第３の工程での電位に応じたアナログ信号を垂直信号線に読み出し、信号処理回路で当該アナログ信号をＭビット（Ｍは２以上かつＮより小さい整数）のデジタル信号に変換する第５の工程と、を有するという駆動方法である。
本明細書で開示する発明により、回路規模を大きくすることなく、画素において差分電位を検出することができる。つまり、画素の回路規模を大きくすることなく、動き検出機能を備えたイメージセンサを提供することが可能になる。
イメージセンサの構成の一例を示すブロック図。 画素の構成の一例を示す回路図。 画素の動作の一例を示すタイミングチャート。 アナログ−デジタル変換装置の動作の一例を示すタイミングチャート。 アナログ−デジタル変換装置の動作の一例を示すタイミングチャート。 監視システムの構成の一例を示すブロック図。 監視システムのカメラの動作の一例を示すフローチャート。 画素の構成の一例を示す回路図。 画素の動作の一例を示すタイミングチャート。 画素の構成の一例を示す断面図。 Ａ：イメージセンサの上面写真。Ｂ：画素のレイアウト図。 Ａ：差分画像（ストップウォッチの画面）。Ｂ：図１２Ａの差分画像の生成方法を説明する図。 Ａ：ストップウォッチの画面を通常の撮像モードで撮像した画像。Ｂ：差分画像。Ｃ：保持期間約５日の差分画像。Ｄ：保持期間に対する差分画像データの変化を示すグラフ。
以下に、図面を用いて、本発明の実施の形態および実施例について詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態および実施例の記載内容に限定して解釈されるものではない。なお、発明の実施の形態および実施例の説明に用いられる図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１−図６を用いて、本実施の形態では、半導体装置の一例としてイメージセンサを説明する。
図１には、本実施の形態のイメージセンサ１の構成の一例を示す。イメージセンサ１は、画素アレイ１０、垂直シフトレジスタ１１、水平シフトレジスタ１２、および読み出し回路１３を有する。
＜画素アレイ１０＞
画素アレイ１０は、複数の画素２０、行ごとに設けられた選択信号線２１、および列ごとに設けられた垂直信号線２２を有する。画素２０の配置は、２次元の行列となっている。同じ行にある画素２０は、共通の選択信号線２１により垂直シフトレジスタ１１に電気的に接続され、同じ列にある画素２０は、共通の垂直信号線２２により読み出し回路１３に接続されている。垂直シフトレジスタ１１は画素アレイ１０の行走査の制御を行う回路であり、選択信号線２１は、画素２０の選択を制御する信号（画素選択信号ＰＳＬＣＴ）を画素２０に入力する配線である。画素選択信号ＰＳＬＣＴ（以下『信号ＰＳＬＣＴ』と呼ぶ。）に従って、画素２０で検出された光信号は、垂直信号線２２を経て読み出し回路１３に読み出される。読み出し回路１３は、画素アレイ１０の出力信号をデジタル信号に変換する信号処理回路を有する。水平シフトレジスタ１２の制御信号により、読み出し回路１３からデジタル信号が、水平転送線２３を介してイメージセンサ１の外部回路へ出力される。
読み出し回路１３では、アナログ−デジタル変換処理（以下、『Ａ−Ｄ変換処理』と呼ぶ）が行われる。読み出し回路１３のアナログ−デジタル変換処理には、垂直信号線２２を介して入力されたアナログ信号をＮビット（Ｎは３以上の整数）のデジタル信号に変換する第１の変換モードと、当該アナログ信号を２ビットのデジタル信号に変換する第２の変換モードとが存在する。
読み出し回路１３は、水平転送線２３、列毎に設けられたアナログ−デジタル変換装置３０（以下、『ＡＤＣ３０』）と呼ぶ）、信号線２５、および信号線２６を有する。ＡＤＣ３０は比較器３１およびカウンタ３２を有し、比較器３１には垂直信号線２２が接続されている。
比較器３１は、信号線２５から入力される参照信号の電位と垂直信号線２２からの入力電位を比較する回路である。カウンタ３２は、ラッチ機能をするカウンタであり、信号線２６から入力されるクロック信号を用いて比較器３１が比較動作を行っている比較期間を計測し、その結果をデジタル値として保持する回路である。カウンタ３２の出力はデジタル信号として、水平転送線２３を経てイメージセンサ１から出力される。水平シフトレジスタ１２の出力は、カウンタ３２に接続されている。水平シフトレジスタ１２は、読み出し回路１３の列方向の走査を行い、各ＡＤＣ３０がデジタル信号を水平転送線２３に出力するタイミングを制御する。
なお、イメージセンサ１において、図１に示されている以外の回路も同じチップに集積することができる。このような回路として、例えば、コントローラ、クロック信号を発生するクロック発生回路、および比較器３１の参照電位を発生するデジタル−アナログ変換回路などがある。
画素２０は、光電変換素子、光電変換素子で発生した電荷量に応じた電位を記憶する電位記憶回路、電位記憶回路の出力電位を増幅する増幅回路、増幅回路と垂直信号線２２との電気的導通を制御するスイッチ、および電位記憶回路の電位をリセットする回路を有する。以下、図２を用いて画素２０の具体的な回路を説明する。図２は、本実施の形態の画素２０の構成例を示す回路図である。
＜画素２０の構成＞
画素２０は、フォトダイオード１００、トランジスタ１１０、容量素子１１１、容量素子１１２、トランジスタ１２０、およびトランジスタ１２１を有する。また、画素２０は、選択信号線２１、垂直信号線２２の他に、配線４０−４３に電気的に接続されている。なお、図２の例では、トランジスタ１１０、１２０、１２１はｎチャネル型トランジスタである。
画素２０には、光電変換素子としてフォトダイオード１００が設けられている。フォトダイオード１００の入力（カソード）は配線４０に接続され、出力（アノード）は、電位記憶回路の入力（容量素子１１１の一方の電極）に接続されている。配線４０には、フォトダイオード１００の出力と容量素子１１１間の電位（ノードＮＰｄの電位）をリセットするリセット信号ＰＲＳＴが入力される。このため、配線４０はリセット信号線と呼ばれることがある。リセット信号ＰＲＳＴ（以下、『信号ＰＲＳＴ』と呼ぶ。）により、フォトダイオード１００に順バイアス電位を印加するか、逆バイアス電位を印加するかが制御される。
電位記憶回路は、ノードＮＭｅｍ、トランジスタ１１０、および容量素子１１１、１１２を有する。ノードＮＭｅｍは、フォトダイオード１００で発生した電荷量に応じた電位を記憶するメモリ本体である。
容量素子１１１の一方の電極がフォトダイオード１００のアノードに接続され、他方の電極がノードＮＭｅｍに接続されている。つまり、容量素子１１１は、フォトダイオード１００とノードＮＭｅｍの間に直列に接続されている。
容量素子１１２の一方の電極はノードＮＭｅｍに接続され、他方の電極は配線４２に接続されている。配線４２は、定電位ＶＭＥＭを供給する電位供給線である。なお、容量素子１１２は、画素２０の寄生容量を用いることができる場合は、素子として設けなくともよい。ある程度の容量値を持つ容量素子１１２を設けることで、ノードＮＭｅｍの電位の変動を抑えることができる。
トランジスタ１１０は、ノードＮＭｅｍの電位をリセットするリセット回路として機能する。トランジスタ１１０のゲートは配線４１に接続され、ソースは配線４２に接続され、ドレインはノードＮＭｅｍに接続されている。配線４１はトランジスタ１１０のオン／オフを制御するためのリセット信号ＮＲＳＴ（以下、『信号ＮＲＳＴ』と呼ぶ。）が供給される信号線であり、リセット信号線と呼ばれる。
トランジスタ１１０はノードＮＭｅｍと配線４２間の電気的導通を制御するスイッチであり、トランジスタ１１０のスイッチング動作により、ノードＮＭｅｍを電気的に浮遊状態にするか、一定電位に固定するかが制御される。トランジスタ１１０をオン状態にするとノードＮＭｅｍが配線４２に接続されるため、フォトダイオード１００の受光状態にかかわらず、ノードＮＭｅｍは一定電位にリセットされる。また、トランジスタ１１０をオフ状態にすると、ノードＮＭｅｍは電気的に浮遊状態になる。
図２の例では、容量素子１１２とトランジスタ１１０を同じ配線４２に接続しているが、異なる電位供給線に接続することもできる。
トランジスタ１２０は、電位記憶回路の出力電位（ノードＮＭｅｍの電位）に応じた信号を出力する増幅回路を構成し、トランジスタ１２１は、増幅回路と垂直信号線２２との電気的導通を制御するスイッチを構成する。
増幅回路はトランジスタ１２０でなるソースフォロアで構成される。トランジスタ１２０のゲートはノードＮＭｅｍに接続され、ソースは配線４３に接続され、ドレインはトランジスタ１２１のソースに接続されている。配線４３は、ソースフォロアの基準電位（電位ＶＳＦ）を供給する電位供給線である。
トランジスタ１２１は、ゲートが選択信号線２１に接続され、ソースがトランジスタ１２０のドレインに接続され、ドレインが垂直信号線２２に接続されている。選択信号線２１は、共通の選択信号線２１に接続されている画素２０のうち、信号Ｖｓｉｇを読み出す画素２０を選択する信号ＰＳＬＣＴを供給する信号線である。信号ＰＳＬＣＴによりトランジスタ１２１をオンすることで、信号Ｖｓｉｇが読み出される画素２０が選択される。
なお、ノードＮ１２１に接続される配線をソースフォロアの基準電位を供給する配線４３に変更し、ノードＮ１２０に接続される配線を垂直信号線２２に変更することができる。また、フォトダイオード１００のアノードを配線４０に接続し、カソードを容量素子１１１に接続してもよい。図２の例では、３つのトランジスタ１１０、１２０、１２１をｎチャネル型としたが、全てまたは一部をｐチャネル型とすることもできる。このように回路構成を変更する場合は、画素２０に入力される信号や基準電位を調整すればよい。
＜画素２０の動作、撮像モード１−３＞
次に、図３を用いて、画素２０の動作について説明する。
電位を記憶するノードＮＭｅｍが、容量素子１１１を介してフォトダイオード１００の出力に接続されているので、フォトダイオード１００に電荷を蓄積するモードは２つに分けることができる。１つは、ノードＮＭｅｍを電気的に浮遊状態にして行うモードである。もう１つは、ノードＮＭｅｍを一定電位に固定した状態で行うモードである。これら２つの電荷蓄積モードを組み合わせることで、以下の３つの撮像モードで、画素アレイ１０を動作させることができる。
第１の撮像モードは、フォトダイオード１００の出力電位を検出し、読み出しを行うモードである（撮像モード１）。第２の撮像モードは、フォトダイオード１００の出力電位を検出し、電位記憶回路に記憶するモードである（撮像モード２）。第３の撮像モードは、フォトダイオード１００の出力電位を検出し、検出した電位と電位記憶回路に格納された電位との差分電位を取得し、読み出すモードである（撮像モード３）。
以下、図３を用いて、３つの撮像モードを説明する。図３は、画素２０のタイミングチャートの一例であり、信号ＰＳＬＣＴ、ＰＲＳＴおよびＮＲＳＴ、並びに、これらの信号に対するノードＮＰｄの電位φＰｄおよびノードＮＭｅｍの電位φＭｅｍの変化を示す。電位φＰｄはフォトダイオード１００の出力電位であり、電位φＭｅｍは電位記憶回路の出力電位である。
ここでは、信号ＰＲＳＴがロウレベル（以下『Ｌレベル』と呼ぶ。）のとき、フォトダイオード１００には順バイアス電位が印加され、ハイレベル（以下『Ｈレベル』と呼ぶ。）のときフォトダイオード１００には逆バイアス電位が印加される。また、信号ＮＲＳＴがＨレベルのときトランジスタ１１０がオンし、信号ＰＳＬＣＴがＨレベルのときトランジスタ１２１がオンする。
［撮像モード１］
まず、撮像モード１について説明する。撮像モード１では、フォトダイオード１００および電位記憶回路の電位のリセット動作（期間Ｔ１１）、フォトダイオード１００の出力電位の検出、読み出し動作（期間Ｔ１２）が行われる。
期間Ｔ１１で、フォトダイオード１００に順バイアス電位が印加されるため、電位φＰｄは配線４０の電位（信号ＰＲＳＴのＬレベルの電位ＶＰＤ）とほぼ等しくなり、一定電位にリセットされる。また、トランジスタ１１０がオンになるため、電位φＭｅｍは配線４２の電位ＶＭＥＭとほぼ等しくなり、一定電位にリセットされる。
なお、画素２０の動作の理解を容易にするため、ここでは、リセット動作により、電位φＰｄは、信号ＰＲＳＴのＬレベルの電位ＶＰＤと等しくなり、電位φＭｅｍは配線４２の電位ＶＭＥＭと等しくなるとする。
期間Ｔ１２では、フォトダイオード１００に逆バイアス電位を印加し、かつトランジスタ１１０をオフする。電位φＰｄはフォトダイオード１００で発生した電荷量（出力電位）に応じて変動し、電位φＭｅｍは電位φＰｄの変動に応じて変動する。
そして、信号ＰＳＬＣＴをＨレベルにして、トランジスタ１２１をオンすると、電位φＭｅｍに応じた電流がトランジスタ１２０のソース−ドレイン間に流れ、トランジスタ１２１を介して垂直信号線２２に出力される。信号ＰＳＬＣＴがＨレベルの期間が、画素２０から信号Ｖｓｉｇを読み出す期間である。電位φＭｅｍは、フォトダイオード１００で検出された電荷量に応じて変動するため、トランジスタ１２０のソース−ドレイン間電流を検出することで、フォトダイオード１００の出力電位を検出することができる。
なお、図３のタイミングチャートでは、期間Ｔ１２の一部で信号ＰＳＬＣＴをＨレベルにして読み出し動作を行う例を示しているが、期間Ｔ１２に信号ＰＳＬＣＴを常にＨレベルにしてもよい。
［撮像モード２］
次に、撮像モード２について説明する。撮像モード２では、フォトダイオード１００および電位記憶回路のリセット動作（期間Ｔ２１）、フォトダイオード１００の出力電位の記憶（期間Ｔ２２）が行われる。
期間Ｔ２１では、撮像モード１の期間Ｔ１１と同様に、電位φＰｄ、φＭｅｍがリセットされる。
期間Ｔ２２では、フォトダイオード１００に逆バイアス電位を印加する。フォトダイオード１００の受光強度に応じて、電位φＰｄは上昇する。他方、トランジスタ１１０がオン状態のままであるため、電位φＭｅｍは変化しない。電位φＭｅｍが電位ＶＭＥＭに固定されているために、期間Ｔ１２と同程度の受光強度であっても、電位φＰｄの値は期間Ｔ１２での値より小さくなる。
期間Ｔ２２の終了時（時間ｔｍｅｍ）にトランジスタ１１０をオフする。その結果、ノードＮＭｅｍの電荷が保持される。時間ｔｍｅｍでのノードＮＭｅｍの電荷量は、時間ｔｍｅｍでのノードＮＰｄの電位φＰｄにより決定される。つまり、ノードＮＭｅｍに、時間ｔｍｅｍのフォトダイオード１００に蓄積された電荷量に応じた電位が記憶されることになる。
［撮像モード３］
最後に、撮像モード３について説明する。撮像モード３では、フォトダイオード１００の出力電位のリセット動作（期間Ｔ３１）、フォトダイオード１００の出力電位とノードＮＭｅｍに記憶されている電位との差分電位の検出、および読み出し（期間Ｔ３２）が行われる。
まず、期間Ｔ３１で、電位φＰｄは一定電位にリセットされる。電位φＭｅｍは、トランジスタ１１０がオフであるため電荷保存則により、電位ＶＭＥＭから期間Ｔ２２での電位φＰｄの変化量ΔＶｐｄを減じた値Ｖｍ＝ＶＭＥＭ−ΔＶｐｄ［Ｃ１１１／（Ｃ１１１＋Ｃ１１２）］となる。Ｃ１１１、Ｃ１１２は、それぞれ、容量素子１１１、１１２の容量値である。ここでは、Ｃ１１１≫Ｃ１１２とするため、Ｖｍ≒ＶＭＥＭ−ΔＶｐｄとなる。
期間Ｔ２２の終了時にノードＮＭｅｍに記憶される電位が電位Ｖｍである。つまり、撮像モード２を行うことで、ノードＮＭｅｍは、フォトダイオード１００の蓄積電荷量に応じた電位ΔＶｐｄを反転して記憶していることになる。
期間Ｔ３２では、フォトダイオード１００に逆バイアス電位を印加する。フォトダイオード１００には受光強度に応じた電荷が蓄積されるため、蓄積電荷量に応じて電位φＰｄが増加し、電位φＭｅｍは電位φＰｄに連動して増加する。電位Ｖｍ≒ＶＭＥＭ−ΔＶｐｄであるため、期間Ｔ３２の電位φＭｅｍは、期間Ｔ３２のフォトダイオード１００の出力電位と、期間Ｔ２２の終了時（時間ｔｍｅｍ）で記憶したノードＮＭｅｍの電位との差分電位となる。別言すると、期間Ｔ３２の電位φＭｅｍは、撮像モード３でのフォトダイオード１００の出力電位と、撮像モード２でのフォトダイオード１００の出力電位との差分電位に対応する。
したがって、撮像モード３の電位φＭｅｍから動きの有無を判定することができる。画素２０で撮像している領域に動きがなければ、フォトダイオード１００での電荷蓄積期間（Ｔ２２、Ｔ３２）の調節により、電位φＭｅｍを電位ＶＭＥＭと等しくできる。他方、動きがあると、電位φＭｅｍは電位ＶＭＥＭと異なることになる。フォトダイオード１００の受光量が期間Ｔ２２よりも期間Ｔ３２の方が多い場合、電位φＭｅｍはＶＭＥＭよりも高くなり、少ない場合はＶＭＥＭよりも低くなる。
期間Ｔ３２において、信号ＰＳＬＣＴをＨレベルにすると、トランジスタ１２０は、電位φＭｅｍに応じた信号Ｖｓｉｇを垂直信号線２２に出力する。
なお、図３のチャートでは、期間Ｔ３２の一部で信号ＰＳＬＣＴをＨレベルにして読み出し動作行う例を示しているが、期間Ｔ３２に信号ＰＳＬＣＴを常にＨレベルにしてもよい。
画素２０の動作の理解を容易にするため、図３には撮像モード２と撮像モード３を連続して行う例を示したが、撮像モード３の実行直前に撮像モード２を実行する必要はなく、撮像モード２を１度実行した後は、撮像モード３を繰り返すことができる。それは、トランジスタ１１０がオフ状態である限りノードＮＭｅｍは電気的に浮遊状態であるため、電荷が保存されているからである。
＜ＡＤＣ３０の動作、Ａ−Ｄ変換処理＞
次に、図４、図５を用いて、読み出し回路１３でのＡ−Ｄ変換処理について説明する。図４、図５は、読み出し回路１３のＡＤＣ３０の動作の一例を示すタイミングチャートである。
ＡＤＣ３０のＡ−Ｄ変換処理は、２つの変換モードを有する。第１の変換モードは、垂直信号線２２から入力されたアナログ信号をＮビット（Ｎは３以上の整数）のデジタル信号に変換するモードである（ＡＤＣモード１）。第２の変換モードは、このアナログ信号を２ビットのデジタル信号に変換するモードである（ＡＤＣモード２）。
［ＡＤＣモード１］
図４を用いてＡＤＣモード１を説明する。ＡＤＣモード１は通常のＡ−Ｄ変換モードであり、画素アレイ１０で撮像したアナログデータをＮビットの階調データに変換するモードである。ＡＤＣモード１は、撮像モード１、撮像モード３での画素２０の信号ＶｓｉｇをＮビットのデジタル信号に変換するモードである。
ＡＤＣ３０の比較器３１には、信号線２５から参照信号ＶＲＥＦ１が入力される。参照信号ＶＲＥＦ１は、階段状に変化するランプ波を含む。比較器３１では、垂直信号線２２を経て入力された画素２０から読み出された信号Ｖｓｉｇ１０（以下『信号Ｖｓｉｇ１０』と呼ぶ。）を参照信号ＶＲＥＦ１と比較する。信号Ｖｓｉｇ１０の電位が参照信号ＶＲＥＦ１と等しくなると、比較器３１からカウンタ３２への出力電位の極性が反転する。カウンタ３２は、基準クロック信号ＣＬＣＫ（以下『信号ＣＬＣＫ』と呼ぶ。）を基にカウントを行い、比較器３１の出力が反転するとカウントを停止し、カウント値を保持する。比較期間Ｔｃｍｐ１０は、比較動作の開始から比較器３１の出力が反転するまでの期間である。カウンタ３２では、出力信号Ｖｓｉｇ１０の電位を比較期間Ｔｃｍｐ１０に置き換えて計測していることになる。カウンタ３２で取得されたカウント値が信号Ｖｓｉｇ１０の電位を表すデジタル値に対応する。
［ＡＤＣモード２］
次に、図５を用いて、ＡＤＣモード２を説明する。ＡＤＣモード２は、動き検出結果をデジタル値に変換するためのモードであり、画素２０の出力信号をＮビットの下位２ビットのデジタル信号に変換するモードである。ＡＤＣモード２は、撮像モード３の画素２０の信号Ｖｓｉｇをデジタル値に変換するモードである。ここでは、ＡＤＣモード２では、アナログ信号を２ビットのデジタル信号に変換するモードとして説明するが、デジタル信号のビット数は２に特段限定されるものではなく、ＡＤＣモード２では、画素２０の出力信号をＮビットよりも低いビット数のデジタル信号に変換するモードである。
信号Ｖｓｉｇ２０、Ｖｓｉｇ２１およびＶｓｉｇ２２は、それぞれ、撮像モード３で画素２０から読み出される信号Ｖｓｉｇであり、差分電位に対応する信号である。信号Ｖｓｉｇ２０は被写体に動きがない場合の信号であり、撮像モード３と撮像モード２での受光量がほぼ等しい場合（差分データがゼロとなる例）の信号である。信号Ｖｓｉｇ２１およびＶｓｉｇ２２は被写体に動きがある場合の画素２０の出力信号である。信号Ｖｓｉｇ２１は、撮像モード３での受光量が減少した場合（差分データがマイナスとなる例）の信号であり、信号Ｖｓｉｇ２２は、撮像モード３での受光量が増加した場合（差分データがプラスとなる例）の信号である。
ＡＤＣモード２の参照信号ＶＲＥＦ２は、ＡＤＣモード１の参照信号ＶＲＥＦ１と異なる。参照信号ＶＲＥＦ２は、動きが検出されない、動きが検出された（受光量減少）、動きが検出された（受光量増加）の３つの状態を識別できるように、信号ＣＬＣＫの２周期の間に、信号ＣＬＣＫに連動して電位が３段階変化する。参照信号ＶＲＥＦ２の変化はランプ波のように均等ではなく、参照信号ＶＲＥＦ２の電位は、カウント開始時点から信号ＣＬＣＫの１／２周期ごとに、Ｖｒ１、Ｖｒ２、Ｖｒ３、Ｖｒ４と変化する。電位Ｖｒ２、Ｖｒ３により、差分データがゼロと判定される信号Ｖｓｉｇの電位の範囲が決定される。画素２０の動作時のノードＮＭｅｍの電位の変動や、差分電位の検出精度などを考慮して、電位Ｖｒ２、Ｖｒ３を決定すればよい。
また、比較期間Ｔｃｍｐ２０−２２は、それぞれ、信号Ｖｓｉｇ２０−２２の比較期間に対応する。ＡＤＣモード２のＡＤＣ３０の動作は、ＡＤＣモード１と同様であり、信号Ｖｓｉｇ２０、Ｖｓｉｇ２１、Ｖｓｉｇ２２は、２ビットのデジタル値００、０１、１０に変換される。ＡＤＣモード２で得られたデジタル信号は、水平転送線２３を経てイメージセンサ１から読み出される。読み出された２ビットデジタル信号（差分データ）を処理することで、動きの有無、および動きのある領域などを判定することができる。
また、この２ビットデジタル信号（差分データ）から動きの判定を行う場合、この判定結果から、イメージセンサ１の撮像モードおよびＡＤＣモードを決定することができる。動きがなかった場合は、撮像データに変更がないため、撮像モード３とＡＤＣモード２を行う。動きがあった場合は、撮像データを書き換えるため、撮像モード１とＡＤＣモード１を行う、または撮像モード２と撮像モード３を連続して行ってからＡＤＣモード１を行うというように、イメージセンサ１を制御してもよい。
以上述べたように、本実施の形態により、動き検出に必要な差分電位を各画素で得ることができる。また、図２に示すように、画素の回路規模は光電変換素子の受光面積領域を極端に狭めるほど大きくはない。つまり、本実施の形態により、動き検出機能付きイメージセンサの高解像度、小型化を実現することが可能になる。
＜監視システム＞
また、本実施の形態のイメージセンサは、監視カメラに非常に好適である。このような監視カメラは、撮像領域が同じであれば被写体に変化がない限り、同じ画像を撮像している。その一方で、記録用、表示用の画像データを得るには、画素アレイで検出したアナログ信号をＮビットのデジタル信号にする必要がある。従来のイメージセンサでは、たとえ同じ画像を撮像している場合でも、１フレームごとにイメージセンサでＮビットのＡ−Ｄ変換を実行しているため、不必要な電力消費が発生しており、その結果としてイメージセンサの劣化を早めることにもなる。
本実施の形態のイメージセンサを用いることで、この問題点を解消することが可能である。以下、図６および図７を用いて、監視システムの一例を説明する。
図６は、本実施の形態の監視システムの構成例を示すブロック図である。監視システムは、カメラ２００、記憶装置２１１、表示装置２１２、および管理装置２１３を有する。カメラ２００は、撮像手段としてイメージセンサ１と、イメージセンサ１から出力されるデジタル信号を処理して撮像した画像に動きがあるかを判定する動き判定部２０１を有する。カメラ２００で撮影された画像は、記憶装置２１１に記録され、表示装置２１２に表示される。また、管理装置２１３は、監視システムの各装置を統合的に管理し制御するための装置である。管理装置２１３は、監視サーバや、管理用のソフトウエアをインストールしたコンピュータなどで構成される。
図７を用いて、監視システムのカメラ２００の動作を説明する。図７はカメラ２００の動作を示すフローチャートである。
まず、カメラ２００は、動作開始時には基準となる画像を取得する。まず、画素アレイ１０を撮像モード１で動作させ、動き判定の基準となるアナログ信号を取得する（ステップ５０１）。次に、読み出し回路１３は、ＡＤＣモード１でこのアナログ信号をＮビットのデジタル信号に変換する（ステップ５０２）。そして、イメージセンサ１から、ステップ５０２で得られたＮビット画像データがカメラ２００から出力される（ステップ５０３）。出力されたＮビット画像データは、管理装置２１３の制御により、記憶装置２１１に記憶され、また表示装置２１２で表示される。
次に、動き検出、判定を行う（ステップ５０４−５０７）。基準となる撮像データを得るため、まず、画素アレイ１０を撮像モード２で動作させ（ステップ５０４）、次に、撮像モード３で動作させ差分電位に対応するアナログ信号を取得する（ステップ５０５）。次に、読み出し回路１３は、ＡＤＣモード２でこのアナログ信号を２ビットのデジタル信号に変換し、２ビットの差分データを得る（ステップ５０６）。差分データは、動き判定部２０１に入力され、ステップ５０５で撮像された画像データに動きがあるかが判定される（ステップ５０７）。動きがない場合は、再びステップ５０５−５０７が行われる。動きがある場合は、Ｎビットの画像データを再取得するためステップ５０１−５０３を行う。つまり、ステップ５０７で動きが検出されるまで、ステップ５０５−５０７が繰り返される。
また、必要に応じて、ステップ５０７で得られた差分データがカメラ２００から出力される（ステップ５０８）。例えば、ステップ５０８は、差分データを記憶装置２１１に保存する場合に行われる。
したがって、画像に動きが検出されない期間は、イメージセンサ１はＮビットのＡ−Ｄ変換処理を行わず、下位２ビットのＡ−Ｄ変換処理を行うことになる。その結果、イメージセンサ１での電力消費を抑えることができ、イメージセンサ１の劣化を抑えることができる。また、記憶装置２１１には、動きが検出されたときにＮビットの画像データを記録することができるため、記憶装置２１１の記憶容量の節約ができるため、長時間の録画が可能になる。
なお、ステップ５０７の動き判定はカメラ２００の外部の装置で行ってもよい。例えば、ステップ５０６で得られた差分データを管理装置２１３で信号処理して、動きの判定を行うことができる。この場合、管理装置２１３での動き判定処理は、画像処理用の回路を組み込んでハードウエア的に行ってもよく、またソフトウエアを用いて行ってもよい。
（実施の形態２）
本実施の形態では、画素２０の他の構成例を説明する。図８、図９を用いて、本実施の形態では、グローバルシャッタ方式のイメージセンサを実現するための画素について説明する。
＜画素５０の構成＞
図８は、本実施の形態の画素５０の構成例を示す回路図である。画素５０が、画素２０と異なる点は、フォトダイオード１００と容量素子１１１との電気的導通を制御するためスイッチが設けられている点である。画素５０には、このスイッチとしてトランジスタ１５０が設けられている。トランジスタ１５０は、ゲートが配線５１に接続され、ソースがフォトダイオード１００の出力（アノード）に接続され、ドレインが容量素子１１１の一方の電極に接続されている。配線５１は、トランジスタ１５０のオン／オフを制御する電荷転送制御信号ＰＴＲ（以下『信号ＰＴＲ』と呼ぶ。）が入力される信号線である。
なお、図８の例ではトランジスタ１５０をｎチャネル型トランジスタとしたが、ｐチャネル型トランジスタにできることはいうまでもない。
＜画素５０の動作、撮像モード１−３＞
次に、図９を用いて、画素５０の動作を説明する。画素５０も、画素２０と同様に撮像モード１−３を行うことができる。画素２０の動作と異なる点は、各撮像モード１−３において、フォトダイオード１００のリセット期間（Ｔ１１、Ｔ２１、Ｔ３１）の直後に、配線５１の信号ＰＴＲをＨレベルにして、トランジスタ１５０をオン状態にする期間（Ｔ１３、Ｔ２３、Ｔ３３）が設けられていることである。
期間（Ｔ１３、Ｔ２３、Ｔ３３）では、信号ＰＴＲをＨレベルにして、トランジスタ１５０をオン状態にする。ノードＮＰｄ、およびノードＮＣｐ（トランジスタ１５０のドレインと容量素子１１１の一方の電極間のノード）の電位は、フォトダイオード１００で蓄積された電荷量に応じて増加する。つまり、図３の電位φＰｄと同様の変化をする。
期間（Ｔ１２、Ｔ２２、Ｔ３２）に、信号ＰＴＲをＬレベルにし、トランジスタ１５０をオフ状態にする。トランジスタ１５０がオフ状態である期間は、ノードＮＣｐの電位は変化せず、またノードＮＭｅｍも変化しなくなる。
期間（Ｔ１３、Ｔ２３、Ｔ３３）は露光期間であり、トランジスタ１５０のスイッチング動作が電気的なシャッタの役割をする。露光期間（Ｔ１３、Ｔ２３、Ｔ３３）でのノードＮＣｐが、画素２０のノードＮＰｄと同じ役割をするので、画素５０においても、画素２０と同様に撮像モード１−３を実行することができる。したがって、画素５０をイメージセンサ１に適用することで、グローバルシャッタ機能および動き検出機能付きのイメージセンサを実現することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
上述したように、本明細書で開示されるイメージセンサは、各画素において異なる２つのフレーム間の光信号の差分電位を検出することが可能であり、また連続する２つのフレーム間の差分電位だけではなく、２以上前のフレームとの差分電位を検出することが可能である。また、差分電位の検出精度は、電位記憶回路のメモリ本体部であるノード（ＮＭｅｍ）の電荷保持能力に影響される。
例えば、トランジスタ１１０の室温下のリーク電流が１×１０−１４Ａ程度で、容量素子１１２の容量値が１００ｆＦ程度である画素２０において、ノードＮＭｅｍ以外の配線の電位が変動しないと仮定とすると、フレームレートが６０ｆｐｓのとき、ノードＮＭｅｍで電荷（電位）を保持できる期間は１フレーム期間（１／６０秒）程度となる。
そこで、本実施の形態では、電位記憶回路の電荷保持能力を向上する手段について説明する。以下、図２の画素２０を例に、本実施の形態を説明するが、図８の画素５０についても同様である。
ノードＮＭｅｍの電荷保持能力を向上させるための手段の１つは、容量素子１１２の容量値を大きくすることである。ただし、容量素子１１２の容量値を大きくするには、容量素子１１２のサイズを大きくすることが必要になることがある。容量素子１１２のサイズを大きくすると、画素２０の開口率が低下するため、イメージセンサの高解像度化の妨げになる。
そこで、ノードＮＭｅｍの電荷保持能力を向上させるための別の手段の１つは、トランジスタ１１０のリーク電流を小さくすることである。この場合、画素２０の開口率の低下という問題は小さくなる。トランジスタ１１０のリーク電流を１×１０−１４Ａよりも小さくすることで１／６０秒以上（フレームレートが６０ｆｐｓの場合で、１フレーム期間以上）、ノードＮＭｅｍは電位を保持できる。
リーク電流とは、オフ状態のトランジスタにおいて、ソースとドレイン間に流れる電流をいう。本明細書では、リーク電流が小さいとは、チャネル幅１μｍあたりのオフ電流値が室温下において１０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下であることをいう。
トランジスタ１１０のリーク電流を小さくする手段の１つは、トランジスタ１１０の半導体層を酸化物半導体で形成することが挙げられる。以下、図１０を用いて、酸化物半導体層を適用したトランジスタ１１０を有する画素２０の構成を説明する。図１０は、画素２０の概略断面図である。なお、図１０は画素２０の構成および作製方法を説明するための断面図であり、画素２０を特定の切断線で切った断面図ではない。
図１０には、ＳＯＩ型半導体基板を用いて画素２０を作製した構成例を示す。基板３００がＳＯＩ基板の支持基板であり、絶縁層３０１はＳＯＩ基板の絶縁層である。基板３００は、半導体基板、石英基板、およびガラス基板などが用いられる。フォトダイオード１００の半導体層３０２、およびトランジスタ１２０、１２１の半導体層３０５は、ＳＯＩ基板の単結晶半導体層で形成される。半導体層３０５は、半導体層３０２よりも薄く形成されている。半導体層３０２には、ｎ型不純物領域３０３およびｐ型不純物領域３０４が形成され、半導体層３０５には、ｎ型不純物領域３０６−３０８が形成されている。
また、絶縁層３６０、３６１は１層目の絶縁層であり、同じ絶縁層から形成される。絶縁層３６０はトランジスタ１２０のゲート絶縁層を構成し、絶縁層３６１はトランジスタ１２１のゲート絶縁層を構成する。また、絶縁層３６２は２層目の絶縁層であり、絶縁層３６３は３層目の絶縁層であり、絶縁層３６４は４層目の絶縁層である。
１乃至４層目の絶縁層３６０−３６４は、単層構造または積層構造の絶縁層で形成される。この絶縁層としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、および酸化ハフニウムなどの絶縁物を含む層を用いることができる。
導電層３１０、３１１は、１層目の配線層であり、同じ導電層から形成される。導電層３１０は、トランジスタ１２０のゲート電極を構成し、導電層３１１はトランジスタ１２１のゲート電極、および選択信号線２１を構成する。
導電層３２０−３２５は２層目の配線層であり、同じ導電層から形成される。導電層３２０は、フォトダイオード１００のカソードを配線４０に接続するための電極を構成する。導電層３２１はフォトダイオード１００のアノードを容量素子１１１に接続する電極を構成する。導電層３２２はトランジスタ１１０のドレイン電極を構成し、導電層３２３は同ソース電極を構成する。導電層３２４はトランジスタ１２０のソース電極を構成し、導電層３２５はトランジスタ１２１のドレイン電極を構成する。また、導電層３２２は容量素子１１１の一方の電極、およびノードＮＭｅｍを構成し、導電層３１０に接続されている。
導電層３３０は３層目の配線層であり、トランジスタ１１０のゲート電極を構成する。
導電層３４０−３４４は４層目の配線層であり、同じ導電層から形成される。導電層３４０は配線４０を構成し、導電層３２０に接続されている。導電層３４１は配線４１を構成し、導電層３３０に接続されている。導電層３４３は配線４３を構成し、導電層３２４に接続されている。導電層３４４は垂直信号線２２を構成し、導電層３２５に接続されている。
１乃至４層目の配線層（３１０−３１１、３２０−３２５、３３０、３４０−３４４）は、単層構造または積層構造の導電層で形成される。１乃至４層目の配線層に用いられる導電層としては、例えばモリブデン、チタン、クロム、タンタル、マグネシウム、銀、タングステン、アルミニウム、銅、ネオジム、またはスカンジウムなどの金属材料を含む導電層を用いればよい。
トランジスタ１１０の半導体層３５０は、絶縁層３６２上に形成される。ここでは、リーク電流が小さいトランジスタ１１０を作製するため、半導体層３５０を酸化物半導体層で形成する。
代表的な酸化物半導体としては、インジウムまたはガリウムの一方と亜鉛とを含む金属酸化物、インジウム、ガリウムおよび亜鉛を含む金属酸化物、並びに、これら金属酸化物にふくまれるガリウムの一部、または全てを他の金属元素に置き換えた金属酸化物などが挙げられる。
酸化物半導体は、インジウム（Ｉｎ）または亜鉛（Ｚｎ）の少なくとも一方を含むことが好ましい。ＩｎとＺｎの双方を含むことがより好ましい。酸化物半導体としては、例えばＩｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物が挙げられる。
半導体層３５０を、ガリウム（Ｇａ）を含む金属酸化物で形成することが好ましい。ガリウム（Ｇａ）を含む金属酸化物で形成することで、トランジスタ特性のばらつきを低減することができる。トランジスタ特性のばらつきを低減する効果をもつ元素をスタビライザと呼ぶ。スタビライザとしては、スズ（Ｓｎ）、ハフニウム（Ｈｆ）およびアルミニウム（Ａｌ）が挙げられる。
上記以外のスタビライザとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、およびルテチウム（Ｌｕ）が挙げられる。
スタビライザとして酸化物半導体に含まれる元素は、１種類でも複数種類の元素でもよい。スタビライザの含有量は、金属酸化物が半導体として機能可能な量である。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれるＧａ（ガリウム）を全て錫に置き換えると、Ｉｎ−Ｓｎ−Ｚｎ酸化物となり、上記Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれるＧａ（ガリウム）の一部の代わりにチタンを用いるとＩｎ−Ｔｉ−Ｇａ−Ｚｎ酸化物となる。
半導体層３５０を構成する酸化物半導体層の結晶状態は、単結晶、多結晶（『ポリクリスタル』と呼ぶことがある。）または非晶質などである。また、酸化物半導体層を非晶質層と結晶を含む層との積層構造とすることもできる。半導体層３５０を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を含む酸化物半導体層としてもよい。
酸化物半導体層は、例えば、非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質を有する。非晶質は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
酸化物半導体層は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。
酸化物半導体層は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。または、微結晶酸化物半導体膜は、例えば、非晶質相に１ｎｍ以上１０ｎｍ未満の結晶部を有する結晶−非晶質混相構造の酸化物半導体を有している。
酸化物半導体層は、例えば非晶質部を有してもよい。なお、非晶質を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。
なお、酸化物半導体層が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。
なお、酸化物半導体層は、例えば、単結晶を有してもよい。
酸化物半導体層は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体層の一例としては、ＣＡＡＣ−ＯＳ膜がある。
ＣＡＡＣ−ＯＳ膜は、完全な非晶質ではない。ＣＡＡＣ−ＯＳ膜は、例えば結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体を有している。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界、結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部では、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、且つａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
ＣＡＡＣ−ＯＳを含む酸化物半導体層をチャネル形成層に用いることで、可視光や紫外光の照射による電界効果トランジスタの電気特性の変動を抑えることができる。よって、当該トランジスタは、信頼性が高い。
酸化物半導体層はスパッタリング法などで形成することができる。スパッタリング法で酸化物半導体層を成膜する場合、使用する金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下が好ましく、９５％以上９９．９％以下がより好ましい。相対密度の高い金属酸化物ターゲットを用いることにより、緻密な酸化物半導体層を形成することができる。例えば、Ｉｎ−Ｇａ−Ｚｎ金属膜を酸化物半導体層として形成する場合、ターゲットに、組成がＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の金属酸化物ターゲットを用いることができる。
また、成膜直後の酸化物半導体層は、酸素の含有量が化学量論比よりも多い過飽和の状態であることが好ましい。例えば、スパッタリング法を用いて酸化物半導体層を成膜する場合、成膜ガスにおける酸素の占める割合が高い条件で成膜することが好ましく、特に、酸素ガス１００％雰囲気で成膜を行うことが好ましい。それは、酸素ガス１００％雰囲気では成膜温度を３００℃以上としても、例えば、酸化物半導体からのＺｎの放出を抑えるという効果が得られるからである。
また、トランジスタ１１０の作製工程において、脱水化および／または脱水素化処理により酸化物半導体層中の水素、水、水酸基、または水素化物（水素化合物ともいう）などの不純物を除去し、さらに、酸化物半導体層に酸素を供給することが好ましい。このような処理を行うことで、酸化物半導体層を高純度化させることができる。高純度化のための処理としては、例えば、酸化物半導体層に接して過剰酸素を含む絶縁層を形成する処理、加熱処理、酸化物半導体層に酸素を導入する処理などがある。
高純度化された酸化物半導体層で半導体層３５０を形成することで、トランジスタ１１０のリーク電流を、１０ａＡ／μｍ以下とすることが可能である。それは、高純度化された酸化物半導体は、電子供与体（ドナー）となる水分または水素などの不純物が低減されているからであり、また十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減されているからである。
酸化物半導体層の高純度化のため、成膜室内の残留水分は少ないことが好ましい。酸化物半導体層の成膜装置には、排気手段として吸着型の真空ポンプを設けるとよく、また、この真空ポンプにコールドトラップを設けてもよい。
酸化物半導体層の高純度化に用いられる過剰酸素を含む絶縁層としては、ＳｉＯｘ（ｘ＞２）などがある。過剰酸素を含む絶縁層を形成するには、例えば、ＰＥＣＶＤ法、スパッタリング法における成膜条件を適宜設定して、絶縁層中に酸素が多く含まれるようにすればよい。また、絶縁層の過剰酸素量を増やすために、絶縁層にイオン注入法やイオンドーピング法やプラズマ処理によって酸素を添加してもよい。
加熱処理は、減圧雰囲気下、または窒素や希ガスなどの不活性ガス雰囲気下で行えばよい。加熱温度は、２５０℃以上７５０℃以下とすることができ、加熱温度は４００℃以上が好ましい。もちろん、加熱温度は基板の歪み点未満とする。
また、この加熱処理の装置には特段の制約はなく、電気炉を用いてもよいし、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置またはＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いてもよい。
例えば、ＧＲＴＡ装置で加熱処理を行う場合、６５０℃−７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すという工程を行えばよい。また、電気炉の場合、例えば、窒素雰囲気下４５０℃１時間の加熱処理を行う。
また、減圧雰囲気下、または窒素や希ガスなどの不活性ガス雰囲気での加熱処理を行った後、処理室の温度を維持した状態で、または処理室の温度を下げながらの状態で、雰囲気を酸素ガス、一酸化二窒素ガス、または超乾燥エアに変更する工程を追加してもよい。ここでは、超乾燥エアとは、ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下の空気のことをいう。超乾燥エアの水分量は、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下である。また、酸素ガス、一酸化二窒素ガスも高純度ガスが用いられ、その純度は６Ｎ以上が好ましく、７Ｎ以上がより好ましい。すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の酸素ガスおよび一酸化二窒素ガスを用いることが好ましい。
減圧雰囲気下または不活性ガス雰囲気下による加熱処理によって、酸化物半導体層の酸素が減少するおそれがあるが、加熱処理の雰囲気を変えることで、酸素または一酸化二窒素の作用により、酸化物半導体層に酸素を供給することができる。すなわち、上記のような加熱処理を行うことで、酸化物半導体層の高純度化と、ｉ型（真性）化ができる。
脱水化または脱水素化のための加熱処理は、複数回行ってもよい。また、この加熱処理は、他の工程での加熱処理で兼ねることができ、酸化物半導体層の成膜以降の工程において、上記のような加熱処理が半導体層３５０に実施されればよい。
また、脱水化または脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素も減少してしまうおそれがある。そこで、脱水化または脱水素化処理を行った酸化物半導体層に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入することで、酸化物半導体層に酸素を供給してもよい。酸素欠乏による欠陥準位を低減するため、酸化物半導体層は十分な酸素が供給されて、化学量論的組成より酸素が多い酸素が過飽和の状態であることが望ましい。
高純度化された酸化物半導体層で半導体層３５０を形成することで、リーク電流の小さいトランジスタ１１０を作製することが可能である。トランジスタ１１０のリーク電流は小さいほど好ましく、リーク電流は１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下が好ましく、１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下がより好ましく、最も好ましくは１ｙＡ／μｍ（１×１０−２４Ａ／μｍ）以下である。これは、トランジスタ１１０を作製する工程において、半導体層３５０を構成する酸化物半導体層の水素を徹底的に除去し、また、酸素を十分に供給して、半導体層３５０をキャリアの発生源が極めて低減された酸化物半導体層とすることで可能である。
図１０には、画素２０は、ＳＯＩ型半導体基板を用いて作製した構成例を示したが、バルク状の半導体基板を用いて作製することもできる。また、本実施の形態を適用して画素５０を作製する場合は、トランジスタ１５０をトランジスタ１１０と同様に酸化物半導体層を用いて作製することが好ましい。
実施の形態２のイメージセンサ（図８、図９等参照）を作製し、その動作を確認したので、本実施例で説明する。
＜イメージセンサ仕様＞
表１に、作製したイメージセンサ２の主な仕様を示す。
また、図１１Ａに、イメージセンサ２のチップの上面写真を示す。また、図１１Ｂに、イメージセンサ２の画素５０のレイアウト図を示す。なお、図１１Ｂでは、図８に示した一部の符号を記載している。以下に、図１１Ｂの各素子の設計仕様を示す。
トランジスタ１１０およびトランジスタ１５０は、酸化物半導体を用いて作製されるトランジスタであり、チャネル長Ｌ＝０．８μｍ、チャネル幅Ｗ＝０．８μｍである。トランジスタ１２０およびトランジスタ１２１は、単結晶シリコン層を有するＳＯＩ基板に作製されるトランジスタであり、Ｌ＝０．８μｍ、Ｗ＝１０μｍである。容量素子１１１のサイズは３３．０６μｍ２であり、容量値は、４０ｆＦである。容量素子１１２のサイズは１１．５７μｍ２であり、容量値は、１４ｆＦである。
実施の形態２で述べたように、イメージセンサ２は、撮像データをアナログ値のまま画素アレイ１０に記憶させる機能を有する。また、画素アレイ１０で記憶した画像データと、現在撮像中の画像データとの差分データ（アナログ値）を画素アレイ１０から出力する機能を有する。また、イメージセンサ２はグローバルシャッタ方式での撮像が可能である。グローバルシャッタ方式では、画素アレイ１０の全行が同時に露光され、その後行ごとに順次画像データを読み出して１フレームの画像データを取得する。よって、グローバルシャッタ方式は、高速で動く被写体を歪まずに撮像できるという長所がある。そのため、イメージセンサ２は高速で動く被写体の撮像に非常に好適であり、例えば自動車の衝突防止装置用の監視カメラ等に非常に好適である。
＜差分画像＞
イメージセンサ２の機能を確認するため、ストップウォッチの画面を撮影した。まず、図１２Ａおよび図１２Ｂを用いて、イメージセンサ２の機能の１つである、差分画像の生成機能（図９の撮像モード３）について説明する。図１２Ａは、イメージセンサ２で生成された差分画像であり、図１２Ｂは、図１２Ａの差分画像の生成方法を説明するための模式図である。
図１２Ａの差分画像は、画素アレイ１０で記憶されている画像（デジタル数字２１）と、リアルタイムで撮像中の画像（デジタル数字１４）との差分画像である。図１２Ａの画像では、デジタル数字２１および１４の表示に共通するセグメントが見えていない。すなわち、イメージセンサ２が画素アレイ１０にて差分画像を生成できる機能を備えていることが、確認された。また、イメージセンサ２が、差分画像の生成を撮像中にリアルタイムで実行できることが確認された。
＜撮像データの保持＞
画素アレイ１０での画像データの保持機能を確認した。図１３Ａ−図１３Ｄに、その結果を示す。
ストップウォッチの画面を撮像し、画素アレイ１０において撮像データを保持させた（撮像モード１、２、図１３Ａ）。保持直後、周囲から光が入らないようにした状態でストップウォッチの画面を撮像し、その撮像データと記憶されている撮像データとの差分データを取得した（撮像モード３、図１３Ｂ）。そして、約５日間画素アレイ１０の書換えをせず、差分データを保持させた（図１３Ｃ）。図１３Ｄは、データの保持期間に対する、差分画像の変化を表すグラフである。図１３Ｄには、ストップウォッチの数字（セグメント）に対応する画像データ、および背景に対応する画像データの時間変化を示す。図１３Ｄの縦軸は、ＡＤＣ３０からのデジタル出力値（ＡＤＣ ｃｏｄｅ）である。
図１３Ａ−図１３Ｄからは、約５日間が経過した後でも、イメージセンサ２で保持されている画像データに大きな劣化が見られないことが確認された。このように、イメージセンサ２には、画素アレイ１０において、品質を劣化させずに、画像データを長期間保持できる機能を有することが確認された。
１、２ イメージセンサ
１０ 画素アレイ
１１ 垂直シフトレジスタ
１２ 水平シフトレジスタ
１３ 読み出し回路
２０ 画素
２１ 選択信号線
２２ 垂直信号線
２３ 水平転送線
２５ 信号線
２６ 信号線
３０ アナログ−デジタル変換装置
３１ 比較器
３２ カウンタ
４０−４３ 配線
５０ 画素
５１ 配線
１００ フォトダイオード
１１０、１２０、１２１ トランジスタ
１１１、１１２ 容量素子
１５０ トランジスタ
ＮＰｄ、ＮＭｅｍ、Ｎ１２０、Ｎ１２１、ＮＣｐ ノード
２００ カメラ
２０１ 動き判定部
２１１ 記憶装置
２１２ 表示装置
２１３ 管理装置
３００ 基板
３０１ 絶縁層
３０２ 半導体層
３０３ ｎ型不純物領域
３０４ ｐ型不純物領域
３０５ 半導体層
３０６−３０８ ｎ型不純物領域
３１０、３１１、３２０−３２５、３３０、３４０−３４４ 導電層
３５０ 半導体層
３６０−３６４ 絶縁層

Claims (11)

  1. 画素と、信号処理回路と、を有し、
    前記画素は、
    光電変換素子と、
    前記光電変換素子とノード間に接続された第１の容量素子と、
    前記ノードの電位に応じたアナログ信号を出力する機能を有する増幅回路と、
    前記増幅回路と第１の配線との導通・非導通を制御する機能を有する第１のスイッチと、
    前記ノードの電位をリセットする機能を有する回路と、を有し、
    前記ノードの電位をリセットする機能を有する回路は、酸化物半導体層を有するトランジスタであり、
    前記酸化物半導体層は、非単結晶であって、ｃ軸配向した結晶を有し、
    前記酸化物半導体層は、透過型電子顕微鏡による観察で粒界が確認されない領域を有し、
    前記ノードは、前記光電変換素子で発生した電荷量に応じた電位を有し、
    前記信号処理回路は、前記第１の配線を介して入力される前記アナログ信号をＮビット（Ｎは３以上の整数）またはＭビット（ＭはＮより小さい整数）のデジタル信号に変換する機能を有することを特徴とするイメージセンサ。
  2. 画素と、信号処理回路と、を有し、
    前記画素は、
    光電変換素子と、
    前記光電変換素子とノード間に接続された第１の容量素子と、
    前記ノードの電位に応じたアナログ信号を出力する機能を有する増幅回路と、
    前記増幅回路と第１の配線との導通・非導通を制御する機能を有する第１のスイッチと、
    前記ノードと第２の配線との導通・非導通を制御する機能を有する第２のスイッチと、を有し、
    前記第２のスイッチは、酸化物半導体層を有するトランジスタであり、
    前記酸化物半導体層は、非単結晶であって、ｃ軸配向した結晶を有し、
    前記酸化物半導体層は、透過型電子顕微鏡による観察で粒界が確認されない領域を有し、
    前記ノードは、前記光電変換素子で発生した電荷量に応じた電位を有し、
    前記信号処理回路は、前記第１の配線を介して入力される前記アナログ信号をＮビット（Ｎは３以上の整数）またはＭビット（ＭはＮより小さい整数）のデジタル信号に変換する機能を有することを特徴とするイメージセンサ。
  3. 請求項１または請求項２において、
    前記画素は、前記光電変換素子と前記第１の容量素子との導通・非導通を制御する第３のスイッチを有することを特徴とするイメージセンサ。
  4. 画素と、信号処理回路と、を有し、
    前記画素は、
    ダイオードと、
    前記ダイオードとノード間に接続された第１の容量素子と、
    前記ノードの電位に応じたアナログ信号を出力する機能を有する増幅回路と、
    前記増幅回路と第１の配線との導通・非導通を制御する機能を有する第１のスイッチと、
    前記ノードの電位をリセットする機能を有する回路と、を有し、
    前記ノードの電位をリセットする機能を有する回路は、酸化物半導体層を有するトランジスタであり、
    前記酸化物半導体層は、非単結晶であって、ｃ軸配向した結晶を有し、
    前記酸化物半導体層は、透過型電子顕微鏡による観察で粒界が確認されない領域を有し、
    前記ノードは、前記ダイオードで発生した電荷量に応じた電位を有し、
    前記信号処理回路は、前記第１の配線を介して入力される前記アナログ信号をＮビット（Ｎは３以上の整数）またはＭビット（ＭはＮより小さい整数）のデジタル信号に変換する機能を有することを特徴とするイメージセンサ。
  5. 画素と、信号処理回路と、を有し、
    前記画素は、
    ダイオードと、
    前記ダイオードとノード間に接続された第１の容量素子と、
    前記ノードの電位に応じたアナログ信号を出力する機能を有する増幅回路と、
    前記増幅回路と第１の配線との導通・非導通を制御する機能を有する第１のスイッチと、
    前記ノードと第２の配線との導通・非導通を制御する機能を有する第２のスイッチと、を有し、
    前記第２のスイッチは、酸化物半導体層を有するトランジスタであり、
    前記酸化物半導体層は、非単結晶であって、ｃ軸配向した結晶を有し、
    前記酸化物半導体層は、透過型電子顕微鏡による観察で粒界が確認されない領域を有し、
    前記ノードは、前記ダイオードで発生した電荷量に応じた電位を有し、
    前記信号処理回路は、前記第１の配線を介して入力される前記アナログ信号をＮビット（Ｎは３以上の整数）またはＭビット（ＭはＮより小さい整数）のデジタル信号に変換する機能を有することを特徴とするイメージセンサ。
  6. 請求項４または請求項５において、
    前記画素は、前記ダイオードと前記第１の容量素子との導通・非導通を制御する第３のスイッチを有することを特徴とするイメージセンサ。
  7. 請求項１乃至６のいずれか一において、
    前記画素は、一方の電極が前記ノードに接続され、他方の電極が一定電位に固定されている第２の容量素子を有することを特徴とするイメージセンサ。
  8. 請求項１乃至７のいずれか一において、
    前記信号処理回路は、
    第１の参照電位または第２の参照電位が入力され、前記第１の参照電位または前記第２の参照電位と、前記第１の配線を介して入力されるアナログ信号とを比較する機能を有する比較器と、
    前記比較器により比較動作が行われている期間を計測し、計測結果をデジタル値として保持する機能を有するカウンタと、を有し、
    前記第１の参照電位を用いて前記比較器が比較動作を行う場合は、前記計測結果としてＮビット（Ｎは３以上の整数）のデジタル値が前記カウンタで保持され、
    前記第２の参照電位を用いて前記比較器が比較動作を行う場合は、前記計測結果としてＭビット（Ｍは２以上かつＮより小さい整数）のデジタル値が前記カウンタで保持されることを特徴とするイメージセンサ。
  9. 請求項１乃至８のいずれか一に記載のイメージセンサを備えたカメラ。
  10. 請求項１乃至８のいずれか一に記載のイメージセンサと、
    前記Ｍビットのデジタル信号から、前記イメージセンサで撮像された画像に動きがあるか否かを判定する機能を有する動き判定部と、を備えたカメラ。
  11. 請求項９または請求項１０に記載のカメラと、
    前記カメラで撮影された画像を記録する機能を有する記憶装置と、
    前記カメラで撮影された画像を表示する機能を有する表示装置と、
    前記カメラ、前記記憶装置、及び前記表示装置を管理する機能を有する管理装置と、を備えた監視システム。
JP2013030573A 2012-02-29 2013-02-20 イメージセンサ、カメラ、及び監視システム Expired - Fee Related JP6151530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013030573A JP6151530B2 (ja) 2012-02-29 2013-02-20 イメージセンサ、カメラ、及び監視システム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012042657 2012-02-29
JP2012042657 2012-02-29
JP2013030573A JP6151530B2 (ja) 2012-02-29 2013-02-20 イメージセンサ、カメラ、及び監視システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014105751A Division JP5648141B2 (ja) 2012-02-29 2014-05-22 イメージセンサ

Publications (3)

Publication Number Publication Date
JP2013211840A JP2013211840A (ja) 2013-10-10
JP2013211840A5 JP2013211840A5 (ja) 2016-02-25
JP6151530B2 true JP6151530B2 (ja) 2017-06-21

Family

ID=49002453

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013030573A Expired - Fee Related JP6151530B2 (ja) 2012-02-29 2013-02-20 イメージセンサ、カメラ、及び監視システム
JP2014105751A Expired - Fee Related JP5648141B2 (ja) 2012-02-29 2014-05-22 イメージセンサ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014105751A Expired - Fee Related JP5648141B2 (ja) 2012-02-29 2014-05-22 イメージセンサ

Country Status (3)

Country Link
US (1) US9131171B2 (ja)
JP (2) JP6151530B2 (ja)
KR (2) KR102012051B1 (ja)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
US9293500B2 (en) 2013-03-01 2016-03-22 Apple Inc. Exposure control for image sensors
US9276031B2 (en) 2013-03-04 2016-03-01 Apple Inc. Photodiode with different electric potential regions for image sensors
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US9549099B2 (en) 2013-03-12 2017-01-17 Apple Inc. Hybrid image sensor
US9319611B2 (en) 2013-03-14 2016-04-19 Apple Inc. Image sensor with flexible pixel summing
US10313599B2 (en) * 2013-07-01 2019-06-04 Panasonic Intellectual Property Corporation Of America Motion sensor device having plurality of light sources
US9596423B1 (en) 2013-11-21 2017-03-14 Apple Inc. Charge summing in an image sensor
US9596420B2 (en) 2013-12-05 2017-03-14 Apple Inc. Image sensor having pixels with different integration periods
US9473706B2 (en) 2013-12-09 2016-10-18 Apple Inc. Image sensor flicker detection
EP3089444B1 (en) 2013-12-27 2020-04-29 Nikon Corporation Imaging unit and imaging device
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
US9277144B2 (en) 2014-03-12 2016-03-01 Apple Inc. System and method for estimating an ambient light condition using an image sensor and field-of-view compensation
US9232150B2 (en) 2014-03-12 2016-01-05 Apple Inc. System and method for estimating an ambient light condition using an image sensor
US9584743B1 (en) 2014-03-13 2017-02-28 Apple Inc. Image sensor with auto-focus and pixel cross-talk compensation
JP2015187854A (ja) * 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 入力装置、入出力装置
JP6357531B2 (ja) * 2014-03-14 2018-07-11 株式会社半導体エネルギー研究所 アナログ演算回路
US9497397B1 (en) 2014-04-08 2016-11-15 Apple Inc. Image sensor with auto-focus and color ratio cross-talk comparison
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US9538106B2 (en) 2014-04-25 2017-01-03 Apple Inc. Image sensor having a uniform digital power signature
JP6612056B2 (ja) * 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
JP6471953B2 (ja) * 2014-05-23 2019-02-20 パナソニックＩｐマネジメント株式会社 撮像装置、撮像システム、及び撮像方法
US9686485B2 (en) 2014-05-30 2017-06-20 Apple Inc. Pixel binning in an image sensor
US11205669B2 (en) 2014-06-09 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including photoelectric conversion element
JP6545541B2 (ja) * 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
TWI757788B (zh) 2014-06-27 2022-03-11 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
JP2016029795A (ja) * 2014-07-18 2016-03-03 株式会社半導体エネルギー研究所 半導体装置、撮像装置及び電子機器
JP6581825B2 (ja) * 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
JP6602763B2 (ja) * 2014-07-25 2019-11-06 株式会社半導体エネルギー研究所 撮像装置
KR102205702B1 (ko) * 2014-07-30 2021-01-21 삼성전자주식회사 이미지 센서 및 이미지 센서를 구동하는 방법, 그리고 이를 이용한 영상 촬영 장치
JP6555956B2 (ja) * 2014-07-31 2019-08-07 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
KR102509203B1 (ko) 2014-08-29 2023-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
JP6552336B2 (ja) 2014-08-29 2019-07-31 株式会社半導体エネルギー研究所 半導体装置
KR102393272B1 (ko) 2014-09-02 2022-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
KR102290287B1 (ko) * 2014-10-24 2021-08-17 삼성전자주식회사 이미지 신호와 근접 신호를 동시에 생성하는 이미지 센서
US9584707B2 (en) * 2014-11-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
CN105744183B (zh) * 2014-12-26 2020-08-11 松下知识产权经营株式会社 摄像装置
DE112016000496B4 (de) 2015-01-27 2022-06-30 Semiconductor Energy Laboratory Co., Ltd. Insassenschutzvorrichtung
US9529079B1 (en) 2015-03-26 2016-12-27 Google Inc. Multiplexed multichannel photodetector
WO2016170442A1 (en) * 2015-04-22 2016-10-27 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for driving imaging device, and electronic device
US9848146B2 (en) 2015-04-23 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10306168B2 (en) 2015-05-04 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, imaging system, and electronic device
JP6681780B2 (ja) 2015-05-07 2020-04-15 株式会社半導体エネルギー研究所 表示システムおよび電子機器
US11728356B2 (en) 2015-05-14 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
JP6676468B2 (ja) * 2015-06-08 2020-04-08 株式会社半導体エネルギー研究所 撮像装置およびその動作方法、ならびに電子機器
KR102553553B1 (ko) 2015-06-12 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 및 그 동작 방법 및 전자 기기
US9860465B2 (en) * 2015-06-23 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9754980B2 (en) 2015-06-30 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
US10163948B2 (en) 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9876946B2 (en) 2015-08-03 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2017042658A1 (en) * 2015-09-10 2017-03-16 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, electronic device, and method of operating the imaging device
JP2017063420A (ja) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 半導体装置
JP6796461B2 (ja) 2015-11-18 2020-12-09 株式会社半導体エネルギー研究所 半導体装置、コンピュータ及び電子機器
US10305460B2 (en) 2016-02-23 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Data comparison circuit and semiconductor device
KR20180123547A (ko) * 2016-03-18 2018-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
US9912883B1 (en) 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
CN109716525B (zh) 2016-09-23 2020-06-09 苹果公司 堆叠式背面照明spad阵列
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
EP3574344B1 (en) 2017-01-25 2024-06-26 Apple Inc. Spad detector having modulated sensitivity
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US11233966B1 (en) 2018-11-29 2022-01-25 Apple Inc. Breakdown voltage monitoring for avalanche diodes
WO2020124409A1 (zh) * 2018-12-19 2020-06-25 上海箩箕技术有限公司 图像传感器的信号采集方法和信号采集电路
KR20200139327A (ko) * 2019-06-04 2020-12-14 삼성전자주식회사 이미지 센싱 장치
CN118887709A (zh) * 2019-06-28 2024-11-01 群创光电股份有限公司 电子装置
US11258978B2 (en) * 2019-07-17 2022-02-22 Solsona Enterprise, Llc Methods and systems for representing video in continuous time
US20210409742A1 (en) * 2019-07-17 2021-12-30 Solsona Enterprise, Llc Methods and systems for transcoding between frame-based video and frame free video
TW202105987A (zh) 2019-07-26 2021-02-01 日商半導體能源研究所股份有限公司 攝像裝置及其工作方法及電子裝置
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors
US12069384B2 (en) 2021-09-23 2024-08-20 Apple Inc. Image capture devices having phase detection auto-focus pixels

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3275579B2 (ja) 1994-10-24 2002-04-15 日産自動車株式会社 イメージセンサ
US5705807A (en) 1994-10-24 1998-01-06 Nissan Motor Co., Ltd. Photo detecting apparatus for detecting reflected light from an object and excluding an external light componet from the reflected light
JP2696073B2 (ja) * 1994-12-19 1998-01-14 株式会社日立製作所 テレビジョンカメラ
JP3484252B2 (ja) 1995-02-15 2004-01-06 日本放送協会 固体撮像デバイス
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000022118A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 撮像装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3558589B2 (ja) 2000-06-14 2004-08-25 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓ型イメージセンサ及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6417504B1 (en) * 2000-09-29 2002-07-09 Innovative Technology Licensing, Llc Compact ultra-low noise high-bandwidth pixel amplifier for single-photon readout of photodetectors
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004282675A (ja) * 2003-03-19 2004-10-07 Sanyo Electric Co Ltd 監視システム
JP4069203B2 (ja) * 2003-03-31 2008-04-02 国立大学法人静岡大学 イメージセンサ用２段階ａ／ｄ変換器
JP4060236B2 (ja) * 2003-05-28 2008-03-12 三菱電機株式会社 デジタル／アナログ変換装置およびそれを備える表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4107269B2 (ja) 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4193768B2 (ja) * 2004-07-16 2008-12-10 ソニー株式会社 データ処理方法並びに物理量分布検知の半導体装置および電子機器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7534983B2 (en) * 2004-11-05 2009-05-19 Sony Corporation Optical imaging device comparing image data at first and second time periods
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4442515B2 (ja) * 2005-06-02 2010-03-31 ソニー株式会社 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4615472B2 (ja) * 2006-04-03 2011-01-19 ソニー株式会社 物理量分布検出装置および撮像装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008042827A (ja) 2006-08-10 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像素子
JP2008042826A (ja) 2006-08-10 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像素子およびカメラ
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4324202B2 (ja) * 2007-01-25 2009-09-02 シャープ株式会社 Ａ／ｄ変換器
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008258977A (ja) * 2007-04-05 2008-10-23 Matsushita Electric Ind Co Ltd イメージセンサ及び電磁波イメージング装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
FR2920590B1 (fr) * 2007-08-28 2009-11-20 New Imaging Technologies Sas Pixel actif cmos a tres grande dynamique de fonctionnement
KR20090040158A (ko) 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4661876B2 (ja) * 2008-01-18 2011-03-30 ソニー株式会社 固体撮像素子、およびカメラシステム
JP4774064B2 (ja) * 2008-02-07 2011-09-14 シャープ株式会社 Ａ／ｄ変換回路及び固体撮像装置
JP5347341B2 (ja) * 2008-06-06 2013-11-20 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
JP2010268080A (ja) * 2009-05-12 2010-11-25 Canon Inc 固体撮像装置
JP5243352B2 (ja) * 2009-06-17 2013-07-24 シャープ株式会社 Ａｄ変換装置、固体撮像装置および電子情報機器
JP5218309B2 (ja) * 2009-07-14 2013-06-26 ソニー株式会社 固体撮像素子およびその制御方法、並びにカメラシステム
JP5330520B2 (ja) * 2009-09-11 2013-10-30 パナソニック株式会社 アナログ・デジタル変換器、イメージセンサシステム、カメラ装置
WO2011055638A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device
EP3051588A1 (en) * 2009-11-06 2016-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102304078B1 (ko) * 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102471810B1 (ko) 2010-01-15 2022-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 구동하는 방법
CN105336744B (zh) 2010-02-12 2018-12-21 株式会社半导体能源研究所 半导体装置及其驱动方法
KR101784676B1 (ko) 2010-03-08 2017-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조방법
DE112011100886T5 (de) 2010-03-12 2012-12-27 Semiconductor Energy Laboratory Co., Ltd. Ansteuerverfahren für Anzeigeeinrichtung
CN102804380B (zh) 2010-03-12 2015-11-25 株式会社半导体能源研究所 半导体装置
JP2011229120A (ja) 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP5749975B2 (ja) * 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 光検出装置、及び、タッチパネル
US9473714B2 (en) 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
US9343480B2 (en) 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same

Also Published As

Publication number Publication date
JP2013211840A (ja) 2013-10-10
JP2014197862A (ja) 2014-10-16
US9131171B2 (en) 2015-09-08
US20130222584A1 (en) 2013-08-29
KR20190096316A (ko) 2019-08-19
JP5648141B2 (ja) 2015-01-07
KR102121151B1 (ko) 2020-06-09
KR20130099849A (ko) 2013-09-06
KR102012051B1 (ko) 2019-08-19

Similar Documents

Publication Publication Date Title
JP6151530B2 (ja) イメージセンサ、カメラ、及び監視システム
JP6718543B2 (ja) 半導体装置
US10916573B2 (en) Semiconductor device and driving method thereof
JP6339723B2 (ja) イメージセンサの作製方法
JP6289592B2 (ja) 半導体装置
US10368026B2 (en) Solid-state image sensing apparatus, control method, and electronic device
Ohmaru et al. A 25. 3$\mu $ W at 60 fps $240\times 160$ Pixel Vision Sensor for Motion Capturing With In-Pixel Nonvolatile Analog Memory Using CAAC-IGZO FET

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170525

R150 Certificate of patent or registration of utility model

Ref document number: 6151530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees