[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2020092398A - 撮像モジュール及び携帯電子機器 - Google Patents

撮像モジュール及び携帯電子機器 Download PDF

Info

Publication number
JP2020092398A
JP2020092398A JP2019045114A JP2019045114A JP2020092398A JP 2020092398 A JP2020092398 A JP 2020092398A JP 2019045114 A JP2019045114 A JP 2019045114A JP 2019045114 A JP2019045114 A JP 2019045114A JP 2020092398 A JP2020092398 A JP 2020092398A
Authority
JP
Japan
Prior art keywords
area
image sensor
region
sensor chip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019045114A
Other languages
English (en)
Other versions
JP6743219B2 (ja
Inventor
川 金
Chuan Jin
川 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AzureWave Technologies Inc
Original Assignee
AzureWave Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AzureWave Technologies Inc filed Critical AzureWave Technologies Inc
Publication of JP2020092398A publication Critical patent/JP2020092398A/ja
Application granted granted Critical
Publication of JP6743219B2 publication Critical patent/JP6743219B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)
  • Lens Barrels (AREA)
  • Blocking Light For Cameras (AREA)

Abstract

【課題】撮像モジュール及び携帯電子機器において、イメージセンサチップの水平方向の幅またはサイズを小さくする。【解決手段】撮像モジュールＭは、回路基板１、イメージセンサチップ２、光フィルタ素子３及びレンズ組立体４を含む。回路基板の上面は、チップ載置領域、第１の半田付け領域及び第２の半田付け領域を有する。イメージセンサチップの上面は、画像検知領域２２、載置領域、第１の導電性領域及び第２の導電性領域を含む。載置領域は、画像検知領域を取り囲むように構成される。光フィルタ素子の下面３１は、光透過領域及び光透過領域を取り囲む連結領域を有する。イメージセンサチップにおける第１の導電性領域と第２の導電性領域は、それぞれ回路基板における第１の半田付け領域と第２の半田付け領域に電気的に接続される。光フィルタ素子の連結領域は、イメージセンサチップの載置領域に対応する。【選択図】図１

Description

本発明は、撮像モジュール及び携帯電子機器に関し、特に画像センサーの幅を削減するための撮像モジュール及び携帯電子機器に関する。
従来の技術によれば、相補型金属酸化膜半導体（ＣＭＯＳ）画像センサーの特別な利点は、「低消費電力」および「小型化」を特徴とし、それ故、ＣＭＯＳ画像センサーは、特別な機能を備えた携帯電子機器に容易に統合できる。例えば、スマートフォン、タブレットまたはノートブックなどのような小さな集積スペースを有する携帯電子機器に容易に適用することができる。
しかしながら、従来のＣＭＯＳ画像センサーの幅は依然として効果的に短くされていないという問題がある。 したがって、構造設計を改善することによって従来のＣＭＯＳイメージセンサの幅をいかに効果的に短くするかが、業界にとって重要な問題となっている。
本発明が解決しようとする技術的な課題では、既存技術の不足に対して撮像モジュール及び携帯電子機器を提供することにある。
上記の技術課題を解決するために、本発明が採用する技術手段の１つとして、下記の撮像モジュールを提供する。それは、回路基板、イメージセンサチップ、光フィルタ素子、及びレンズ組立体を含む。回路基板は、上面、及び下面を含む。イメージセンサチップは、該回路基板の該上面に配置される。光フィルタ素子は、該イメージセンサチップに配置される。レンズ組立体は、前記回路基板に配置される支持構造と、前記支持構造に配置されるレンズ構造とを含む。なかでも、前記回路基板の上面は、チップ載置領域、第１の半田付け領域、及び第２の半田付け領域を含む。前記第１の半田付け領域は、前記チップ載置領域の第１の側辺と前記回路基板の第１の側辺の間に連接されており、前記第２の半田付け領域は、前記チップ載置領域の第２の側辺と前記回路基板の第２の側辺との間に連接される。前記チップ載置領域の第３の側辺は、前記回路基板の第３の側辺に連接される。なかでも、前記イメージセンサチップの上面は、画像検知領域、載置領域、第１の導電性領域、及び第２の導電性領域を含む。前記第１の導電性領域は、前記載置領域の第１の側辺と前記イメージセンサチップの第１の側辺との間に連接される、前記第２の導電性領域は、前記載置領域の第２の側辺と前記イメージセンサチップの第２の側辺との間に連接される。前記載置領域は、前記画像検知領域を取り囲むように構成され、前記載置領域の第３の側辺は、前記イメージセンサチップの第３の側辺に連接される。なかでも、前記光フィルタ素子の下面は、光透過領域と、前記光透過領域を取り囲む連結領域とを有する。なかでも、前記イメージセンサチップにおける前記第１の導電性領域と前記第２の導電性領域は、それぞれ前記回路基板における前記第１の半田付け領域と前記第２の半田付け領域とに電気的に接続されている。前記光フィルタ素子の前記連結領域は、前記イメージセンサチップの前記載置領域に対応する。
上記の技術的な課題を解決するために、本発明が採用する他の技術的な手段では、下記の携帯電子機器を提供する。それは、携帯電子モジュール、及び撮像モジュールを含む。撮像モジュールは、前記携帯電子モジュールに配置される。前記撮像モジュールは、回路基板、イメージセンサチップ、光フィルタ素子、及びレンズ組立体を含む。回路基板は、上面、及び下面を含む。イメージセンサチップは、前記回路基板の前記上面に配置される。光フィルタ素子は、前記イメージセンサチップに配置される。レンズ組立体は、前記回路基板に配置される支持構造と、前記支持構造に配置されるレンズ構造とを含む。なかでも、前記回路基板の上面は、チップ載置領域、第１の半田付け領域、及び第２の半田付け領域を含む。前記第１の半田付け領域は、前記チップ載置領域の第１の側辺と前記回路基板の第１の側辺の間に連接される。前記第２の半田付け領域は、前記チップ載置領域の第２の側辺と前記回路基板の第２の側辺との間に連接される。前記チップ載置領域の第３の側辺は、前記回路基板の第３の側辺に連接される。なかでも、前記イメージセンサチップの上面は、画像検知領域、載置領域、第１の導電性領域、及び第２の導電性領域を含む。前記第１の導電性領域は、前記載置領域の第１の側辺と前記イメージセンサチップの第１の側辺との間に連接される。前記第２の導電性領域は、前記載置領域の第２の側辺と前記イメージセンサチップの第２の側辺との間に連接される。前記載置領域は、前記画像検知領域を取り囲むように構成される。前記載置領域の第３の側辺は、前記イメージセンサチップの第３の側辺に連接される。なかでも、前記光フィルタ素子の下面は、光透過領域と、前記光透過領域を取り囲む連結領域とを有する。なかでも、前記イメージセンサチップの前記第１の導電性領域と前記第２の導電性領域とは、それぞれ前記回路基板の前記第１の半田付け領域と前記第２の半田付け領域とに電気的に接続されている。前記光フィルタ素子の前記連結領域は、前記イメージセンサチップの前記載置領域に対応する。
上記の課題を解決するために、本発明が採用する他の技術的な手段では、下記の撮像モジュールを提供する。それは、回路基板、イメージセンサチップ、光フィルタ素子、及びレンズ組立体を含む。回路基板は、上面、及び下面を含む。イメージセンサチップは、前記回路基板の前記上面に配置される。光フィルタ素子は、前記イメージセンサチップに配置される。レンズ組立体は、前記回路基板に配置される支持構造と、前記支持構造に配置されるレンズ構造とを含む。なかでも、前記回路基板の上面は、チップ載置領域及び第１の半田付け領域を含む。前記第１の半田付け領域は、前記チップ載置領域の第１の側辺と前記回路基板の第１の側辺との間に連接される。なかでも、前記イメージセンサチップの上面は、画像検知領域、載置領域、及び第１の導電性領域を含む。前記第１の導電性領域は、前記載置領域の第１の側辺と前記イメージセンサチップの第１の側辺との間に連接される。前記載置領域は、前記画像検知領域を取り囲むように構成される。なかでも、前記光フィルタ素子の下面は、光透過領域、及び前記光透過領域を取り囲む連結領域を有する。なかでも、前記イメージセンサチップの前記第１の導電性領域は、前記回路基板の前記第１の半田付け領域に電気的に接続されている。前記光フィルタ素子の前記連結領域は、前記イメージセンサチップの前記載置領域に対応する。
本発明による有益な効果の１つとしては、本発明が提供する撮像モジュール及び携帯電子機器は、「前記回路基板の上面は、チップ載置領域、第１の半田付け領域、及び第２の半田付け領域を含み、前記第１の半田付け領域は、前記チップ載置領域の第１の側辺と前記回路基板の第１の側辺との間に連接される。前記第２の半田付け領域は、前記チップ載置領域の第２の側辺と前記回路基板の第２の側辺との間に連接される。前記チップ載置領域の第３の側辺は、前記回路基板の第３の側辺の連接される」、「前記イメージセンサチップの上面は、画像検知領域、載置領域、第１の導電性領域、及び第２の導電性領域を含み、前記第１の導電性領域は、前記載置領域の第１の側辺と前記イメージセンサチップの第１の側辺との間に連接される。前記第２の導電性領域は、前記載置領域の第２の側辺と前記イメージセンサチップの第２の側辺との間に連接される。前記載置領域は、前記画像検知領域を取り囲むように構成される。前記載置領域の第３の側辺は、前記イメージセンサチップの第３の側辺に連接される。」、「前記光フィルタ素子の下面は、光透過領域と、前記光透過領域を取り囲む連結領域とを有する」、及び「前記イメージセンサチップにおける前記第１の導電性領域と前記第２の導電性領域とは、それぞれ前記回路基板における前記第１の半田付け領域と前記第２の半田付け領域に電気的に接続されている。前記光フィルタ素子の前記連結領域は、前記イメージセンサチップの前記載置領域に対応する。」という技術的な手段により、イメージセンサチップの水平方向上の幅または寸法を小さくすることができる。
本発明による他の有益な効果としては、本発明が提供する撮像モジュールは、「前記回路基板の上面は、チップ載置領域及び第１の半田付け領域を含み、前記第１の半田付け領域は、前記チップ載置領域の第１の側辺と前記回路基板の第１の側辺との間に連接される。」「前記イメージセンサチップの上面は、画像検知領域、載置領域、及び第１の導電性領域を含む。前記第１の導電性領域は、前記載置領域の第１の側辺と前記イメージセンサチップの第１の側辺との間に連接される。前記載置領域は、前記画像検知領域を取り囲むように構成される。」、「前記光フィルタ素子の下面は、光透過領域と、前記光透過領域を取り囲む連結領域とを有する。」、及び「前記イメージセンサチップの前記第１の導電性領域は、前記回路基板の前記第１の半田付け領域に電気的に接続されている。前記光フィルタ素子の前記連結領域は、前記イメージセンサチップの前記載置領域に対応する。」という技術的な手段により、イメージセンサチップの水平方向上の幅または寸法を小さくすることができる。
本発明の第１の実施形態に係る撮像モジュールを示す断面模式図である。 本発明の第１の実施形態にかかる回路基板を示す上面模式図である。 本発明の第１の実施形態に係るイメージセンサチップを示す上面模式図である。 本発明の第１の実施形態に係る光フィルタ素子を示す上面模式図である。 本発明の第１の実施形態に係る連接された回路基板、イメージセンサチップ、及び光フィルタ素子を示す正面模式図である。 本発明の第２の実施形態に係る回路基板を示す上面模式図である。 本発明の第２の実施形態に係るイメージセンサチップを示す上面模式図である。 本発明の第２の実施形態に係る連接された回路基板とイメージセンサチップを示す上面模式図である。 本発明の第３の実施形態に係る回路基板を示す第１の上面模式図である。 本発明の第３の実施形態に係るイメージセンサチップを示す第１の上面模式図である。 本発明の第３の実施形態に係る連接された回路基板とイメージセンサチップを示す第１の上面模式図である。 本発明の第３の実施形態に係る回路基板を示す第２の上面模式図である。 本発明の第３の実施形態のイメージセンサチップを示す第２の上面模式図である。 本発明の第３の実施形態に係る連接された回路基板とイメージセンサチップを示す第２の上面模式図である。 本発明の第４の実施形態に係る携帯電子機器を示す模式図である。
本発明の特徴及び技術内容がより一層分かるように、以下本発明に関する詳細な説明と添付図面を参照する。しかし、提供される添付図面は参考と説明のために提供するものに過ぎず、本発明の特許請求の範囲を制限するものではない。
下記より、具体的な実施例で本発明が開示する「撮像モジュール及び携帯電子機器」に係る実施形態を説明する。当業者は本明細書の公開内容により本発明のメリット及び効果を理解し得る。本発明は他の異なる実施形態により実行又は応用できる。本明細書における各細節も様々な観点又は応用に基づいて、本発明の精神逸脱しない限りに、均等の変形と変更を行うことができる。また、本発明の図面は簡単で模式的に説明するためのものであり、実際的な寸法を示すものではない。以下の実施形態において、さらに本発明に係る技術事項を説明するが、公開された内容は本発明を限定するものではない。
［第１の実施形態］
図１乃至図５に示すように、本発明の第１の実施形態は、回路基板１、イメージセンサチップ２、光フィルタ素子３、及びレンズ組立体４を含む撮像モジュールＭを提供する。
まず、回路基板１は、上面１１及び下面１２を含む。例を挙げれば、回路基板１としては、ＰＣＢハードボード（例えば、ＢＴ、ＦＲ４、ＦＲ５の材料で構成したもの）、リジッドフレックス回路板、又はセラミック基板等であるが、本発明はそれに制限されない。さらに言えば、回路基板１の上面１１は、チップ載置領域１３、第１の半田付け領域１４、及び第２の半田付け領域１５を含む。チップ載置領域１３は、半田付けなし領域であってもよい。第１の半田付け領域１４は、チップ載置領域１３の第１の側辺１３１と回路基板１の第１の側辺１０１との間に連接される。第２の半田付け領域１５は、チップ載置領域１３の第２の側辺１３２と回路基板１の第２の側辺１０２との間に連接される。かつ、チップ載置領域１３の第３の側辺１３３は、回路基板１の第３の側辺１０３に連接される。
また、イメージセンサチップ２は、回路基板１の上面１１に配置される。さらに言えば、イメージセンサチップ２の上面２１は、画像検知領域２２、載置領域２３、第１の導電性領域２４、及び第２の導電性領域２５を含む。第１の導電性領域２４は、載置領域２３の第１の側辺２３１とイメージセンサチップ２の第１の側辺２０１との間に連接される。第２の導電性領域２５は、載置領域２３の第２の側辺２３２とイメージセンサチップ２の第２の側辺２０２との間に連接される。載置領域２３は、画像検知領域２２を取り囲むように構成される。載置領域２３の第３の側辺２３３は、イメージセンサチップ２の第３の側辺２０３に連接される。例を挙げれば、イメージセンサチップ２は、相補型金属酸化膜半導体（ＣＭＯＳ）センサー又は何れの撮像機能付きのセンサーであってもよいが、本発明はこの例に制限されない。
そのため、イメージセンサチップ２は、第１の導電性領域２４と第２の導電性領域２５とを介して、回路基板１における第１の半田付け領域１４と第２の半田付け領域１５とにそれぞれ電気的に接続されてもよい。
撮像モジュールＭは、イメージセンサチップ２に配置される光フィルタ素子３を更に含む。例えば、光フィルタ素子３は、粘着体を介して図１に示すようにイメージセンサチップ２に直接配置されてもよいか、或いは光フィルタ素子３は、複数の柱状体（図示しない）により高く持ち上げられてイメージセンサチップ２の上方に配置されてもよい。また、光フィルタ素子３は、コーティングガラスであってもよいが、コーティングガラスでなくても構わない。本発明はこの例に制限されない。さらに言えば、光フィルタ素子３の下面３１は、光透過領域３２と、光透過領域３２を取り囲む連結領域３３とを含む。光フィルタ素子３の連結領域３３は、イメージセンサチップ２の載置領域２３に対応する。かつ、粘着体６は、光フィルタ素子３を、粘着体６を介してイメージセンサチップ２の載置領域２３に配置させるように、載置領域２３と連結領域３３との間に配置される。例を挙げれば、粘着体６としては、エポキシ樹脂やシリコーンで製造された粘着体であってもよいか、或いはＵＶ接着剤、熱硬化性接着剤またはＡＢ接着剤であってもよい。なお、本発明はこの例に制限されない。
また、撮像モジュールＭは、さらにレンズ組立体４を含む。当該レンズ組立体４は、回路基板１に配置される支持構造４１と、支持構造４１に配置されるレンズ構造４２とを含む。例を挙げれば、支持構造４１としては、通用型のベースや何れの種類のボイスコイルモーター（Ｖｏｉｃｅ Ｃｏｉｌ Ｍｏｔｏｒ，ＶＣＭ）であってもよい。かつ、レンズ構造４２は、複数のレンズで構成されてもよい。レンズ構造４２は、画像検知領域２２に対応して、使用上の要求に応じて支持構造４１に固定的に配置するか、或いは支持構造４１に移動可能に配置してもよいが、本発明はこの例に制限されない。また、支持構造４１は、粘着ジェル体（図示しない）により回路基板１の上面１０１に配置されてもよいが、本発明はこの例に制限されない。
上記を纏めて、回路基板１とイメージセンサチップ２とにおける一方の両側では、第１の半田付け領域１４、第２の半田付け領域１５及び第１の導電性領域２４、第２の導電性領域２５を配置することにより、回路基板１とイメージセンサチップ２とを電気的に接続させることができる。そのため、回路基板１とイメージセンサチップ２とにおける他方の両側では、水平方向上の幅又は寸法を小さくすることができる。即ち、回路基板１とイメージセンサチップ２とにおける他方の両側に、半田付け領域及び導電性領域の配置は省略できる。そのため、回路基板１とイメージセンサチップ２とは、水平方向（Ｘ方向）上の幅を小さくすることができる。それにより、イメージセンサチップ２の水平方向上の寸法を小さくすることができる。
さらに言えば、第１の半田付け領域１４は、複数の第１の半田パッド１４１を含む。第２の半田付け領域１５は、複数の第２の半田パッド１５１を含む。第１の導電性領域２４は、複数の第１の導電部２４１を含み、第２の導電性領域２５は、複数の第２の導電部２５１を含む。前記複数の第１の導電部２４１は、それぞれ複数の第１の導線５１を介して前記複数の第１の半田パッド１４１に電気的に接続し、前記複数の第２の導電部２５１は、それぞれ複数の第２の導線５２を介して前記複数の第２の半田パッド１５１に電気的に接続する。第１の半田付け領域１４と第２の半田付け領域１５とは相対的に配置される。例を挙げれば、回路基板１の第１の半田付け領域１４に、複数の第１の半田パッド１４１が配置され、第２の半田付け領域１５に複数の第２の半田パッド１５１が配置されてもよい。それに対して、イメージセンサチップ２の第１の導電性領域２４に複数の第１の導電部２４１が配置され、第２の導電性領域２５に複数の第２の導電部２５１が配置されてもよい。そのため、イメージセンサチップ２の複数の第１の導電部２４１は、それぞれ複数の第１の導線５１を介して複数の第１の半田パッド１４１に電気的に接続されている。複数の第２の導電部２５１はそれぞれ複数の第２の導線５２を介して複数の第２の半田パッド１５１に電気的に接続されている。
ちなみに、回路基板１におけるチップ載置領域１３の第４の側辺１３４は、回路基板１の第４の側辺１０４に連接される。載置領域２３の第４の側辺２３４は、イメージセンサチップ２の第４の側辺２０４に連接される。回路基板１の第１の側辺１０１と第２の側辺１０２とは相対的に配置される。回路基板１の第３の側辺１０３と第４の側辺１０４とは相対的に配置される。チップ載置領域１３の第１の側辺１３１と第２の側辺１３２とは相対的に配置される。チップ載置領域１３の第３の側辺１３３と第４の側辺１３４とは相対的に配置される。イメージセンサチップ２の第１の側辺２０１と第２の側辺２０２とは相対的に配置される。イメージセンサチップ２の第３の側辺２０３と第４の側辺２０４とは相対的に配置される。載置領域２３の第１の側辺２３１と第２の側辺２３２とは相対的に配置される。載置領域２３の第３の側辺２３３と第４の側辺２３４とは相対的に配置される。例を挙げれば、チップ載置領域１３の第４の側辺１３４と回路基板１の第４の側辺１０４とは重ね合わせ、載置領域２３の第４の側辺２３４は、イメージセンサチップ２に連接される第４の側辺２０４と重ね合わせるように構成される。
なお、上述のように挙げられた例では、１つの実行可能な実施形態に過ぎず、本発明を制限するものではない。
［第２の実施形態］
図６乃至図８に示すように、本発明の第２の実施形態は、回路基板１、イメージセンサチップ２、光フィルタ素子３、及びレンズ組立体４を含む撮像モジュールＭを提供する。図６、７、８と図２、３、５との比較から分かるように、本発明の第２の実施形態と第１の実施形態との最も大きな違いは、回路基板１の上面１１は、第３の半田付け領域１６を含むことにある。第３の半田付け領域１６は、チップ載置領域１３の第４の側辺１０４と回路基板１の第４の側辺１０４との間に連接される。イメージセンサチップ２の上面２１は、第３の導電性領域２６を含む。第３の導電性領域２６は、載置領域２３の第４の側辺２３４とイメージセンサチップ２の第４の側辺２０４との間に連接される。イメージセンサチップ２における第１の導電性領域２４と第２の導電性領域２５とは、回路基板１における第１の半田付け領域１４と第２の半田付け領域１５とにそれぞれ電気的に接続されている。
例を挙げれば、本発明は、異なるデザインの要求に応じて、チップ載置領域１３の第４の側辺１０４と回路基板１の第４の側辺１０４との間に第３の半田付け領域１６を配置してもよい。かつ、イメージセンサチップ２における載置領域２３の第４の側辺２３４とイメージセンサチップ２の第４の側辺２０４との間に対応的に第３の導電性領域２６を配置する。さらに言えば、第３の半田付け領域１６に複数の第３の半田パッド１６１が配置されてもよい。それに対し、イメージセンサチップ２の第３の導電性領域２６に、複数の第３の導電部２６１が配置されてもよい。そのため、イメージセンサチップ２の複数の第３の導電部２６１は、それぞれ複数の第３の導線５３を介して複数の第３の半田パッド１６１に電気的に接続されている。
なお、上述のように挙げられた例では、１つの実行可能な実施形態に過ぎず、本発明を制限するものではない。
［第３の実施形態］
図９乃至図１４に示すように、本発明第３の実施形態は、回路基板１、イメージセンサチップ２、光フィルタ素子３、及びレンズ組立体４を含む撮像モジュールＭを提供する。図９、１０、１１と図２、３、５との比較から分かるように、本発明第３の実施形態と第１の実施形態との最も大きな違いは、回路基板１の上面１１は、チップ載置領域１３及び第１の半田付け領域１４を含むことにある。第１の半田付け領域１４は、チップ載置領域１３の第１の側辺１３１と回路基板１の第１の側辺１０１との間に連接される。イメージセンサチップ２の上面２１は、画像検知領域２２、載置領域２３、及び第１の導電性領域２４を含む。第１の導電性領域２４は、載置領域２３の第１の側辺２３１とイメージセンサチップ２の第１の側辺２０１との間に連接される。載置領域２３は、画像検知領域２２を取り囲むように構成される。イメージセンサチップ２の第１の導電性領域２４は、回路基板１の第１の半田付け領域１４に電気的に接続されている。かつ、第１の半田付け領域１４は、複数の第１の半田パッド１４１を含む。第１の導電性領域２４は、複数の第１の導電部２４１を含む。前記複数の第１の導電部２４１は、それぞれ複数の第１の導線５１を介して前記複数の第１の半田パッド１４１に電気的に接続されている。
例を挙げれば、本発明は、異なるデザインの要求に応じて、チップ載置領域１３の第１の側辺１３１と回路基板１の第１の側辺１０１との間に第１の半田付け領域１４を配置してもよい。かつ、載置領域２３の第１の側辺２３１とイメージセンサチップ２の第１の側辺２０１との間に対応的に第１の導電性領域２４を配置してもよい。即ち、本発明の撮像モジュールＭでは、回路基板１の一方側に半田付け領域が配置されてもよい。かつ、イメージセンサチップ２の一方側に対応的に導電性領域を配置して、それにより、回路基板１とイメージセンサチップ２とを電気的に接続させることにより、さらに、回路基板１とイメージセンサチップ２との少なくとも両側の水平方向上の幅又は寸法を小さくすることができる。
さらに言えば、図１２乃至図１４に示したのは、本発明の第３の実施形態の撮像モジュールＭの他の変形例である。さらに言えば、本発明の第５の実施形態の撮像モジュールＭのイメージセンサチップ２を、偏心として設計することができる。例を挙げれば、撮像モジュールＭの回路基板１の上面１１は、第３の半田付け領域１６を含む。第３の半田付け領域１６は、チップ載置領域１３の第４の側辺１０４と回路基板１の第４の側辺１０４との間に連接される。それに対して、イメージセンサチップ２の上面２１は、第３の導電性領域２６を含む。第３の導電性領域２６は、載置領域２３の第４の側辺２３４とイメージセンサチップ２の第４の側辺２０４との間に連接される。かつ、第３の半田付け領域１６に、複数の第３の半田パッド１６１が配置されてもよい。イメージセンサチップ２の第３の導電性領域２６に複数の第３の導電部２６１が配置されてもよい。そのため、イメージセンサチップ２の複数の第３の導電部２６１は、それぞれ複数の第３の導線５３を介して複数の第３の半田パッド１６１に電気的に接続されている。
なお、上述のように挙げられた例は、１つの実行可能な実施形態に過ぎず、本発明を制限するものではない。
［第４の実施形態］
図１５を参照して、図１乃至図１４と共に示すように、本発明の第４の実施形態は携帯電子モジュールＰ、及び撮像モジュールＭを含む携帯電子機器Ｚを提供する。撮像モジュールＭは、携帯電子モジュールＰに配置される。撮像モジュールＭは、回路基板１、イメージセンサチップ２、光フィルタ素子３、及びレンズ組立体４を含む。例を挙げれば、携帯電子モジュールＰは、携帯電話、ラップトップ又はタブレットのいずれであってもよいが、本発明はこの例に制限されない。かつ、第１の実施形態乃至第４の実施形態におけるいずれか１つの撮像モジュールＭは、携帯電子モジュールＰに取り付けることができるため、電子モジュールＰは、撮像モジュールＭを介して画像を撮像することができる。なお、上述のように挙げられた例は、１つの実行可能な実施形態に過ぎず、本発明を制限するものではない。
［実施形態による有益な効果］
本発明による１つの有益な効果としては、本発明が提供する撮像モジュール及び携帯電子機器では、「回路基板１の上面１１は、チップ載置領域１３、第１の半田付け領域１４、及び第２の半田付け領域１５を含む。チップ載置領域１３は、半田付けなし領域であってもよい。第１の半田付け領域１４は、チップ載置領域１３の第１の側辺１３１と回路基板１の第１の側辺１０１との間に連接される。第２の半田付け領域１５は、チップ載置領域１３の第２の側辺１３２と回路基板１の第２の側辺１０２との間に連接される。かつ、チップ載置領域１３の第３の側辺１３３は、回路基板１の第３の側辺１０３に連接される」、「イメージセンサチップ２の上面２１は、画像検知領域２２、載置領域２３、第１の導電性領域２４、及び第２の導電性領域２５を含む。第１の導電性領域２４は、載置領域２３の第１の側辺２３１とイメージセンサチップ２の第１の側辺２０１との間に連接される。第２の導電性領域２５は、載置領域２３の第２の側辺２３２とイメージセンサチップ２の第２の側辺２０２との間に連接される。載置領域２３は、画像検知領域２２に取り囲むように構成され、載置領域２３の第３の側辺２３３は、イメージセンサチップ２の第３の側辺２０３に連接される」、「光フィルタ素子３の下面３１は、光透過領域３２と、光透過領域３２を取り囲む連結領域３３とを有する」、及び「第１の導電性領域２４と第２の導電性領域２５とはそれぞれ回路基板１における第１の半田付け領域１４と第２の半田付け領域１５に電気的に接続されている。光フィルタ素子３の連結領域３３は、イメージセンサチップ２の載置領域２３に対応する」という技術的な手段により、イメージセンサチップの水平方向の幅または寸法を小さくすることにある。
本発明による他の有益な効果としては、本発明が提供する撮像モジュールでは、「回路基板１の上面１１は、チップ載置領域１３及び第１の半田付け領域１４を含む。第１の半田付け領域１４は、チップ載置領域１３の第１の側辺１３１と回路基板１の第１の側辺１０１との間に連接される。」、「イメージセンサチップ２の上面２１は、画像検知領域２２、載置領域２３、及び第１の導電性領域２４を含む。第１の導電性領域２４は、載置領域２３の第１の側辺２３１とイメージセンサチップ２の第１の側辺２０１との間に連接される。載置領域２３は、画像検知領域２２を取り囲むように構成される。」、「光フィルタ素子３の下面３１は、光透過領域３２と、光透過領域３２を取り囲む連結領域３３とを有する。」、「イメージセンサチップ２の第１の導電性領域２４は回路基板１の第１の半田付け領域１４に電気的に接続されている。光フィルタ素子３の連結領域３３は、イメージセンサチップ２の載置領域２３に対応する」という技術的な手段により、イメージセンサチップの水平方向の幅または寸法を小さくすることにある。
さらに言えば、本発明の撮像モジュールＭ及び携帯電子機器Ｚは、従来の技術に対して、回路基板１とイメージセンサチップ２との少なくとも一方側は、第１の半田付け領域１４及び第１の導電性領域２４を配置することにより、回路基板１とイメージセンサチップ２とを電気的に接続させる。そのため、回路基板１とイメージセンサチップ２との少なくとも両側の水平方向上の幅又は寸法を小さくすることができる。つまり、回路基板１とイメージセンサチップ２と少なくとも一方側に半田付け領域と導電性領域の配置が省略されても構わないため、回路基板１とイメージセンサチップ２との水平方向（Ｘ方向）上の幅又は寸法を小さくすることができる。それにより、イメージセンサチップ２の水平方向上の寸法を小さくすることができる。
以上に開示される内容は本発明の好ましい実施可能な実施例に過ぎず、これにより本発明の特許請求の範囲を制限するものではないので、本発明の明細書及び添付図面の内容に基づき為された等価の技術変形は、全て本発明の特許請求の範囲に含まれるものとする。
携帯電子機器 Ｚ
携帯電子モジュール Ｐ
撮像モジュール Ｍ
回路基板 １
第１の側辺 １０１
第２の側辺 １０２
第３の側辺 １０３
第４の側辺 １０４
上面 １１
下面 １２
チップ載置領域 １３
第１の側辺 １３１
第２の側辺 １３２
第３の側辺 １３３
第４の側辺 １３４
第１の半田付け領域 １４
第１の半田パッド １４１
第２の半田付け領域 １５
第２の半田パッド １５１
第３の半田付け領域 １６
第３の半田パッド １６１
イメージセンサチップ ２ 第１の側辺 ２０１
第２の側辺 ２０２
第３の側辺 ２０３
第４の側辺 ２０４
上面 ２１
画像検知領域 ２２
載置領域 ２３
第１の側辺 ２３１
第２の側辺 ２３２
第３の側辺 ２３３
第４の側辺 ２３４
第１の導電性領域 ２４
第１の導電部 ２４１
第２の導電性領域 ２５
第２の導電部 ２５１
第３の導電性領域 ２６
第３の導電部 ２６１
光フィルタ素子 ３ 下面 ３１
光透過領域 ３２
連結領域 ３３
レンズ組立体 ４ 支持構造 ４１
レンズ構造 ４２
第１の導線 ５１
第２の導線 ５２
第３の導線 ５３
粘着体 ６

Claims (10)

  1. 上面、及び下面を有する回路基板と、
    前記回路基板の前記上面に配置されるイメージセンサチップと、
    前記イメージセンサチップに配置される光フィルタ素子と、
    前記回路基板に配置される支持構造と、前記支持構造に配置されるレンズ構造とを含むレンズ組立体と、
    を含む撮像モジュールであって、
    前記回路基板の上面は、チップ載置領域、第１の半田付け領域、及び第２の半田付け領域を含み、前記第１の半田付け領域は、前記チップ載置領域の第１の側辺と前記回路基板の第１の側辺との間に連接され、前記第２の半田付け領域は、前記チップ載置領域の第２の側辺と前記回路基板の第２の側辺との間に連接され、前記チップ載置領域の第３の側辺は、前記回路基板の第３の側辺に連接され、
    前記イメージセンサチップの上面は、画像検知領域、載置領域、第１の導電性領域、及び第２の導電性領域を含み、前記第１の導電性領域は、前記載置領域の第１の側辺と前記イメージセンサチップの第１の側辺との間に連接され、前記第２の導電性領域は、前記載置領域の第２の側辺と前記イメージセンサチップの第２の側辺との間に連接され、前記載置領域は、前記画像検知領域を取り囲むように構成され、前記載置領域の第３の側辺は、前記イメージセンサチップの第３の側辺に連接され、
    前記光フィルタ素子の下面は、光透過領域と、前記光透過領域を取り囲む連結領域とを有し、
    前記イメージセンサチップにおける前記第１の導電性領域と前記第２の導電性領域は、前記回路基板における前記第１の半田付け領域と前記第２の半田付け領域に電気的に接続され、前記光フィルタ素子の前記連結領域は、前記イメージセンサチップの前記載置領域に対応する、ことを特徴とする撮像モジュール。
  2. 前記第１の半田付け領域は、複数の第１の半田パッドを含み、前記第２の半田付け領域は、複数の第２の半田パッドを含み、前記第１の導電性領域は、複数の第１の導電部を含み、前記第２の導電性領域は、複数の第２の導電部を含み、前記複数の第１の導電部は、それぞれ複数の第１の導線を介して前記複数の第１の半田パッドに電気的に接続され、前記複数の第２の導電部は、それぞれ複数の第２の導線を介して前記複数の半田パッドに電気的に接続され、
    前記第１の半田付け領域と前記第２の半田付け領域とは相対的に配置され、
    前記載置領域と前記連結領域との間に粘着体が設けられることにより、前記光フィルタ素子は、前記粘着体を介して前記イメージセンサチップの前記載置領域に配置される、ことを特徴とする請求項１に記載する撮像モジュール。
  3. 前記チップ載置領域の第４の側辺は、前記回路基板の第４の側辺に連接され、前記載置領域の第４の側辺は、前記イメージセンサチップの第４の側辺に連接され、
    前記回路基板における前記第１の側辺と前記第２の側辺とは相対的に配置され、前記回路基板における前記第３の側辺と前記第４の側辺とは相対的に配置され、
    前記チップ載置領域における前記第１の側辺と前記第２の側辺とは相対的に配置され、前記チップ載置領域における前記第３の側辺と前記第４の側辺とは相対的に配置され、
    前記イメージセンサチップにおける前記第１の側辺と前記第２の側辺とは相対的に配置され、前記イメージセンサチップにおける前記第３の側辺と前記第４の側辺とは相対的に配置され、
    前記載置領域における前記第１の側辺と前記第２の側辺とは相対的に配置され、前記載置領域における前記第３の側辺と前記第４の側辺とは相対的に配置される、ことを特徴とする請求項１に記載する撮像モジュール。
  4. 前記回路基板の上面は、第３の半田付け領域を含み、前記第３の半田付け領域は、前記チップ載置領域の第４の側辺と前記回路基板の第４の側辺との間に連接され、
    前記イメージセンサチップの上面は、第３の導電性領域を含み、前記第３の導電性領域は、前記載置領域の第４の側辺と前記イメージセンサチップの第４の側辺との間に連接され、
    前記イメージセンサチップにおける前記第１の導電性領域と前記第２の導電性領域は、前記回路基板における前記第１の半田付け領域と前記第２の半田付け領域にそれぞれ電気的に接続される、ことを特徴とする請求項１に記載する撮像モジュール。
  5. 携帯電子モジュールと、
    前記携帯電子モジュールに配置される撮像モジュールと、
    を含む携帯電子機器において、
    前記撮像モジュールは、
    上面、及び下面を有する回路基板と、
    前記回路基板の前記上面に配置されるイメージセンサチップと、
    前記イメージセンサチップに配置される光フィルタ素子と、
    前記回路基板に配置される支持構造と、前記支持構造に配置されるレンズ構造とを含むレンズ組立体と、
    を含む撮像モジュールであって、
    前記回路基板の上面は、チップ載置領域、第１の半田付け領域、及び第２の半田付け領域を含み、前記第１の半田付け領域は、前記チップ載置領域の第１の側辺と前記回路基板の第１の側辺との間に連接され、前記第２の半田付け領域は、前記チップ載置領域の第２の側辺と前記回路基板の第２の側辺との間に連接され、前記チップ載置領域の第３の側辺は、前記回路基板の第３の側辺に連接され、
    前記イメージセンサチップの上面は、画像検知領域、載置領域、第１の導電性領域、及び第２の導電性領域を含み、前記第１の導電性領域は、前記載置領域の第１の側辺と前記イメージセンサチップの第１の側辺との間に連接され、前記第２の導電性領域は、前記載置領域の第２の側辺と前記イメージセンサチップの第２の側辺との間に連接され、前記載置領域は、前記画像検知領域を取り囲むように構成され、前記載置領域の第３の側辺は、前記イメージセンサチップの第３の側辺に連接され、
    前記光フィルタ素子の下面は、光透過領域と、前記光透過領域を取り囲む連結領域とを有し、
    前記イメージセンサチップにおける前記第１の導電性領域と前記第２の導電性領域は、前記回路基板における前記第１の半田付け領域と前記第２の半田付け領域に電気的に接続され、前記光フィルタ素子の前記連結領域は、前記イメージセンサチップの前記載置領域に対応する、ことを特徴とする携帯電子機器。
  6. 前記第１の半田付け領域は、複数の第１の半田パッドを含み、前記第２の半田付け領域は、複数の第２の半田パッドを含み、前記第１の導電性領域は、複数の第１の導電部を含み、前記第２の導電性領域は、複数の第２の導電部を含み、前記複数の第１の導電部は、それぞれ複数の第１の導線を介して前記複数の第１の半田パッドに電気的に接続され、前記複数の第２の導電部は、それぞれ複数の第２の導線を介して前記複数の半田パッドに電気的に接続され、
    前記第１の半田付け領域と前記第２の半田付け領域とは相対的に配置され、
    前記載置領域と前記連結領域との間に粘着体が設けられることにより、前記光フィルタ素子は、前記粘着体を介して前記イメージセンサチップの前記載置領域に配置される、ことを特徴とする請求項５に記載する携帯電子機器。
  7. 前記チップ載置領域の第４の側辺は、前記回路基板の第４の側辺に連接され、前記載置領域の第４の側辺は、前記イメージセンサチップの第４の側辺に連接され、
    前記回路基板における前記第１の側辺と前記第２の側辺とは相対的に配置され、前記回路基板における前記第３の側辺と前記第４の側辺とは相対的に配置され、
    前記チップ載置領域における前記第１の側辺と前記第２の側辺とは相対的に配置され、前記チップ載置領域における前記第３の側辺と前記第４の側辺とは相対的に配置され、
    前記イメージセンサチップにおける前記第１の側辺と前記第２の側辺とは相対的に配置され、前記イメージセンサチップにおける前記第３の側辺と前記第４の側辺とは相対的に配置され、
    前記載置領域における前記第１の側辺と前記第２の側辺とは相対的に配置され、前記載置領域における前記第３の側辺と前記第４の側辺とは相対的に配置される、ことを特徴とする請求項５に記載する携帯電子機器。
  8. 前記回路基板の上面は、第３の半田付け領域を含み、前記第３の半田付け領域は、前記チップ載置領域の第４の側辺と前記回路基板の第４の側辺との間に連接され、
    前記イメージセンサチップの上面は、第３の導電性領域を含み、前記第３の導電性領域は、前記載置領域の第４の側辺と前記イメージセンサチップの第４の側辺との間に連接され、
    前記イメージセンサチップにおける前記第１の導電性領域と前記第２の導電性領域は、前記回路基板における前記第１の半田付け領域と前記第２の半田付け領域にそれぞれ電気的に接続される、ことを特徴とする請求項５に記載する携帯電子機器。
  9. 上面、及び下面を有する回路基板と、
    前記回路基板の前記上面に配置されるイメージセンサチップと、
    前記イメージセンサチップに配置される光フィルタ素子と、
    前記回路基板に配置される支持構造と、前記支持構造に配置されるレンズ構造とを含むレンズ組立体と、を含む撮像モジュールであって、
    前記回路基板の上面は、チップ載置領域及び第１の半田付け領域を含み、前記第１の半田付け領域は、前記チップ載置領域の第１の側辺と前記回路基板の第１の側辺との間に連接され、
    前記イメージセンサチップの上面は、画像検知領域、載置領域、及び第１の導電性領域を含み、前記第１の導電性領域は、前記載置領域の第１の側辺と前記イメージセンサチップの第１の側辺との間に連接され、前記載置領域は、前記画像検知領域を取り囲むように構成され、
    前記光フィルタ素子の下面は、光透過領域と、前記光透過領域を取り囲む連結領域を有し、
    前記イメージセンサチップの前記第１の導電性領域は、前記回路基板の前記第１の半田付け領域に電気的に接続され、前記光フィルタ素子の前記連結領域は、前記イメージセンサチップの前記載置領域に対応する、ことを特徴とする撮像モジュール。
  10. 前記第１の半田付け領域は、複数の第１の半田パッドを含み、前記第１の導電性領域は、複数の第１の導電部を含み、前記複数の第１の導電部は、それぞれ複数の第１の導線を介して前記複数の第１の半田パッドに電気的に接続され、
    前記載置領域と前記連結領域との間に粘着体が配置され、それにより、前記光フィルタ素子は、前記粘着体を介して前記イメージセンサチップの前記載置領域に配置される、ことを特徴とする請求項９に記載する撮像モジュール。
JP2019045114A 2018-12-05 2019-03-12 撮像モジュール及び携帯電子機器 Active JP6743219B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107143673 2018-12-05
TW107143673A TWI685125B (zh) 2018-12-05 2018-12-05 影像擷取模組及可攜式電子裝置

Publications (2)

Publication Number Publication Date
JP2020092398A true JP2020092398A (ja) 2020-06-11
JP6743219B2 JP6743219B2 (ja) 2020-08-19

Family

ID=65801848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019045114A Active JP6743219B2 (ja) 2018-12-05 2019-03-12 撮像モジュール及び携帯電子機器

Country Status (5)

Country Link
US (1) US10658414B1 (ja)
EP (1) EP3664139A1 (ja)
JP (1) JP6743219B2 (ja)
KR (1) KR102192184B1 (ja)
TW (1) TWI685125B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746082B (zh) * 2020-07-24 2021-11-11 海華科技股份有限公司 可攜式電子裝置及其影像擷取模組

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060152615A1 (en) * 2005-01-07 2006-07-13 Yong-Chai Kwon Image sensor chip having plate, wafer assembly and manufacturing method for the same
JP2008053887A (ja) * 2006-08-23 2008-03-06 Hitachi Maxell Ltd カメラモジュール
JP2009147576A (ja) * 2007-12-13 2009-07-02 Shinko Electric Ind Co Ltd カメラモジュール
JP2013109011A (ja) * 2011-11-17 2013-06-06 Toshiba Corp カメラモジュール
WO2017090223A1 (ja) * 2015-11-24 2017-06-01 ソニー株式会社 撮像素子パッケージ、撮像装置及び撮像素子パッケージの製造方法
JP2018074256A (ja) * 2016-10-25 2018-05-10 京セラ株式会社 電子素子実装用基板および電子装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682830B2 (ja) 1987-12-18 1997-11-26 株式会社日立製作所 固体撮像装置
CN1225111C (zh) * 2000-03-02 2005-10-26 奥林巴斯光学工业株式会社 小型摄像模块
TWI228804B (en) * 2003-07-02 2005-03-01 Lite On Semiconductor Corp Chip package substrate having flexible printed circuit board and method for fabricating the same
US20060001761A1 (en) * 2003-12-23 2006-01-05 Tessera, Inc. Hermetically sealed image sensor module and method of fabricating same
KR20060041008A (ko) * 2004-11-08 2006-05-11 삼성전자주식회사 이미지 센서용 카메라 모듈 및 그의 제조 방법
KR100498708B1 (ko) * 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법
US20080217715A1 (en) * 2005-10-11 2008-09-11 Park Tae-Seok Wafer Level Package Using Silicon Via Contacts for Cmos Image Sensor and Method of Fabricating the Same
US7539412B2 (en) * 2006-05-17 2009-05-26 Terrasem Co. Ltd. Camera module with first and second image sensor chips, holders and lens
TW200802750A (en) * 2006-06-30 2008-01-01 Sigurd Microelectronics Corp Image sensor package structure and image sensing module
CN100561280C (zh) * 2007-05-30 2009-11-18 鸿富锦精密工业（深圳）有限公司 相机模组及其制造方法
KR100928011B1 (ko) * 2007-12-20 2009-11-24 삼성전기주식회사 이미지센서 모듈과 그 제조방법, 그리고 이를 포함하는카메라 모듈
JP2010238821A (ja) * 2009-03-30 2010-10-21 Sony Corp 多層配線基板、スタック構造センサパッケージおよびその製造方法
TW201210005A (en) * 2010-08-23 2012-03-01 Shu-Zi Chen Thinning of the image capturing module and manufacturing method thereof
JP5821242B2 (ja) * 2011-03-31 2015-11-24 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
CN202120913U (zh) * 2011-06-08 2012-01-18 旭丽电子(广州)有限公司 薄型化图像撷取模块
WO2013027464A1 (ja) * 2011-08-19 2013-02-28 富士フイルム株式会社 撮像素子モジュール及びその製造方法
EP2778282A4 (en) 2011-11-10 2015-07-15 Japan Exlan Co Ltd HUMIDITY-ABSORBENT DEODORIZING FIBERS, PROCESS FOR PRODUCING FIBERS, AND FIBROUS STRUCTURE COMPRISING FIBERS
KR102055563B1 (ko) * 2012-12-06 2019-12-13 삼성전자주식회사 이미지 센서 패키지
JP6101226B2 (ja) * 2013-03-14 2017-03-22 富士フイルム株式会社 固体撮像素子及びその製造方法、赤外光カットフィルタ形成用硬化性組成物、カメラモジュール
TWI544423B (zh) * 2015-09-02 2016-08-01 原相科技股份有限公司 感測晶片封裝結構及其製造方法
CN105611135B (zh) * 2015-11-13 2019-03-19 宁波舜宇光电信息有限公司 系统级摄像模组及其电气支架和制造方法
US10750071B2 (en) * 2016-03-12 2020-08-18 Ningbo Sunny Opotech Co., Ltd. Camera module with lens array arrangement, circuit board assembly, and image sensor and manufacturing method thereof
WO2017163926A1 (ja) * 2016-03-24 2017-09-28 ソニー株式会社 撮像装置、電子機器
CN111193852B (zh) * 2016-03-28 2021-10-15 宁波舜宇光电信息有限公司 摄像模组及其制造方法
CN117116956A (zh) * 2016-04-29 2023-11-24 Lg伊诺特有限公司 相机模块及包括该相机模块的便携装置
CN110089101B (zh) * 2017-02-08 2023-08-08 宁波舜宇光电信息有限公司 摄像模组及其模塑感光组件和制造方法以及电子设备
TWM550473U (zh) * 2017-05-12 2017-10-11 Azurewave Technologies Inc 可攜式電子裝置及其影像擷取模組與承載組件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060152615A1 (en) * 2005-01-07 2006-07-13 Yong-Chai Kwon Image sensor chip having plate, wafer assembly and manufacturing method for the same
JP2008053887A (ja) * 2006-08-23 2008-03-06 Hitachi Maxell Ltd カメラモジュール
JP2009147576A (ja) * 2007-12-13 2009-07-02 Shinko Electric Ind Co Ltd カメラモジュール
JP2013109011A (ja) * 2011-11-17 2013-06-06 Toshiba Corp カメラモジュール
WO2017090223A1 (ja) * 2015-11-24 2017-06-01 ソニー株式会社 撮像素子パッケージ、撮像装置及び撮像素子パッケージの製造方法
JP2018074256A (ja) * 2016-10-25 2018-05-10 京セラ株式会社 電子素子実装用基板および電子装置

Also Published As

Publication number Publication date
JP6743219B2 (ja) 2020-08-19
KR102192184B1 (ko) 2020-12-18
KR20200069196A (ko) 2020-06-16
US10658414B1 (en) 2020-05-19
TWI685125B (zh) 2020-02-11
US20200185447A1 (en) 2020-06-11
TW202023061A (zh) 2020-06-16
EP3664139A1 (en) 2020-06-10

Similar Documents

Publication Publication Date Title
JP5277105B2 (ja) カメラモジュール
JP6527569B2 (ja) 携帯型電子装置、画像撮影モジュール及び画像検知ユニット
JP2011015392A (ja) カメラモジュール
EP3706405B1 (en) Image capture module of electronic device
US8023019B2 (en) Image-sensing chip package module for reducing its whole thickness
TWI736954B (zh) 攝像頭裝置及移動終端
CN104966724B (zh) 配置摄像头模组于终端主板的方法及终端设备
JP6743219B2 (ja) 撮像モジュール及び携帯電子機器
JP2007282195A (ja) カメラレンズモジュールおよびその製造方法
JP2020092399A (ja) 撮像モジュール及び携帯電子機器
JP3609980B2 (ja) 撮像装置および携帯電話機
KR20060104962A (ko) 카메라 모듈용 디바이스
CN216930117U (zh) 感光模块、摄像装置及电子设备
US10965855B2 (en) Lens module
CN210224034U (zh) 封装结构、图像采集模组以及智能手机终端
CN111147628B (zh) 影像撷取组件
TWM576691U (zh) Image capture module and portable electronic device
CN210629647U (zh) 感光组件和具有其的摄像模组以及电子设备
CN111212201A (zh) 影像获取模块及便携式电子装置
CN111212202A (zh) 影像获取模块及便携式电子装置
WO2021196221A1 (zh) 感光组件、摄像头模组及电子设备
TWM578826U (zh) Image capture module and portable electronic device
TW200843048A (en) Image sensor package structure
CN110572538A (zh) 接合结构及具有该接合结构的相机模块
KR20130030524A (ko) 휴대용 단말기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200729

R150 Certificate of patent or registration of utility model

Ref document number: 6743219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250