JP2019197873A

JP2019197873A - Nitride semiconductor template and device manufactured using the same

Info

Publication number: JP2019197873A
Application number: JP2018092548A
Authority: JP
Inventors: 藤倉　序章; Hajime Fujikura; 序章藤倉
Original assignee: Sumitomo Chemical Co Ltd; Sciocs Co Ltd
Current assignee: Sumitomo Chemical Co Ltd; Sciocs Co Ltd
Priority date: 2018-05-11
Filing date: 2018-05-11
Publication date: 2019-11-14
Anticipated expiration: 2038-05-11
Also published as: JP7203511B2

Abstract

To provide a novel nitride semiconductor template having a high quality Al-containing nitride semiconductor layer.SOLUTION: A nitride semiconductor template 100 includes a substrate 40, and a nitride semiconductor layer 20 that is laminated on the substrate, is composed of an aluminum-containing nitride semiconductor, and has a half-width of (0002) diffraction of 1,000 seconds or less by X-ray rocking curve measurement. The nitride semiconductor layer is directly bonded to the substrate, and the substrate is constituted of a material that is not any of sapphire, silicon carbide, and nitride semiconductor.SELECTED DRAWING: Figure 1

Description

本発明は、窒化物半導体テンプレート、および、それを用いて製造されたデバイスに関する。 The present invention relates to a nitride semiconductor template and a device manufactured using the same.

異種基板上にアルミニウム（Ａｌ）含有窒化物半導体層が積層された窒化物半導体テンプレート（以下単に、テンプレートともいう）は、各種デバイスを製造するための部材として用いられている（窒化アルミニウム（ＡｌＮ）テンプレートの作製例について、例えば特許文献１参照）。テンプレートは、例えば、紫外発光ダイオード（ＬＥＤ）の下地として、また例えば、ＳＡＷ（ＳｕｒｆａｃｅＡｃｏｕｓｔｉｃＷａｖｅ）フィルタ、ＢＡＷ（ＢｕｌｋＡｃｏｕｓｔｉｃＷａｖｅ）フィルタ、ＦＢＡＲ（ＦｉｌｍＢｕｌｋＡｃｏｕｓｔｉｃＲｅｓｏｎａｔｏｒ）フィルタ等の材料として、用いられている。 A nitride semiconductor template (hereinafter simply referred to as a template) in which an aluminum (Al) -containing nitride semiconductor layer is stacked on a different substrate is used as a member for manufacturing various devices (aluminum nitride (AlN)). For an example of manufacturing a template, see, for example, Patent Document 1. For example, the template is used as a base of an ultraviolet light emitting diode (LED), and as a material such as a SAW (Surface Acoustic Wave) filter, a BAW (Bulk Acoustic Wave) filter, and an FBAR (Film Bulk Acoustic Resonator) filter. Yes.

テンプレートの基板として、サファイア基板、炭化シリコン基板および窒化物半導体基板のいずれかを用いることで、基板上に高品質なＡｌ含有窒化物半導体層を成長させることは可能であるが、これら以外の基板を有するテンプレートも求められている。 It is possible to grow a high-quality Al-containing nitride semiconductor layer on a substrate by using any one of a sapphire substrate, a silicon carbide substrate, and a nitride semiconductor substrate as a template substrate. There is also a need for a template having

例えば、紫外ＬＥＤ用途では、シリコン（Ｓｉ）基板上にＡｌ含有窒化物半導体層が形成される。また例えば、フィルタ用途では、Ｓｉ基板上、ガラス基板上等に、下部電極となる金属層を介してＡｌ含有窒化物半導体層が形成される。しかしながら、これらの基板上には、高品質なＡｌ含有窒化物半導体層を成長させることが困難であり、Ａｌ含有窒化物半導体層の、Ｘ線回折半値幅は、数千秒になってしまう。 For example, in an ultraviolet LED application, an Al-containing nitride semiconductor layer is formed on a silicon (Si) substrate. For example, in a filter application, an Al-containing nitride semiconductor layer is formed on a Si substrate, a glass substrate, or the like via a metal layer that serves as a lower electrode. However, it is difficult to grow a high-quality Al-containing nitride semiconductor layer on these substrates, and the X-ray diffraction half-value width of the Al-containing nitride semiconductor layer becomes several thousand seconds.

特開２０１５−１７３２７３号公報JP, 2015-173273, A

本発明の一目的は、高品質なＡｌ含有窒化物半導体層を有する新規な窒化物半導体テンプレート、および、それを用いて製造されたデバイスを提供することである。 An object of the present invention is to provide a novel nitride semiconductor template having a high-quality Al-containing nitride semiconductor layer, and a device manufactured using the same.

本発明の第１態様によれば、
基板と、
前記基板に積層され、アルミニウム含有窒化物半導体で構成され、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅が１，０００秒以下である窒化物半導体層と、
を有し、
前記窒化物半導体層は、前記基板に直接に接合されており、
前記基板は、サファイア、炭化シリコンおよび窒化物半導体のいずれでもない材料で構成されている、
窒化物半導体テンプレート
が提供される。 According to the first aspect of the present invention,
A substrate,
A nitride semiconductor layer that is laminated on the substrate, is composed of an aluminum-containing nitride semiconductor, and has a (0002) diffraction half-width of 1,000 seconds or less by X-ray rocking curve measurement;
Have
The nitride semiconductor layer is directly bonded to the substrate;
The substrate is made of a material that is neither sapphire, silicon carbide, nor a nitride semiconductor.
A nitride semiconductor template is provided.

本発明の第２態様によれば、
基板と、
前記基板に積層され、アルミニウム含有窒化物半導体で構成され、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅が１，０００秒以下である窒化物半導体層と、
を有し、
前記窒化物半導体層は、前記基板に中間層を介して接合されており、
前記中間層は、サファイア、炭化シリコンおよび窒化物半導体のいずれでもない材料で構成されている、
窒化物半導体テンプレート
が提供される。 According to a second aspect of the invention,
A substrate,
A nitride semiconductor layer that is laminated on the substrate, is composed of an aluminum-containing nitride semiconductor, and has a (0002) diffraction half-width of 1,000 seconds or less by X-ray rocking curve measurement;
Have
The nitride semiconductor layer is bonded to the substrate via an intermediate layer,
The intermediate layer is made of a material that is not any of sapphire, silicon carbide, and nitride semiconductor,
A nitride semiconductor template is provided.

本発明の第３態様によれば、
第１態様または第２態様の窒化物半導体テンプレートを用いて製造されたデバイス
が提供される。 According to a third aspect of the invention,
A device manufactured using the nitride semiconductor template of the first aspect or the second aspect is provided.

高品質なＡｌ含有窒化物半導体層を有する新規な窒化物半導体テンプレート、および、それを用いて製造されたデバイスが提供される。 A novel nitride semiconductor template having a high quality Al-containing nitride semiconductor layer and a device manufactured using the same are provided.

図１は、本発明の第１および第２実施形態によるテンプレートの構造を示す概略断面図である。FIG. 1 is a schematic cross-sectional view showing the structure of a template according to the first and second embodiments of the present invention. 図２（ａ）〜２（ｃ）は、第１実施形態によるテンプレートの製造工程を示す概略断面図である。2A to 2C are schematic cross-sectional views illustrating the template manufacturing process according to the first embodiment. 図３（ａ）〜３（ｄ）は、第１実施形態によるテンプレートの製造工程を示す概略断面図である。3A to 3D are schematic cross-sectional views showing the template manufacturing process according to the first embodiment. 図４（ａ）および４（ｂ）は、第２実施形態によるテンプレートの製造工程を示す概略断面図である。4 (a) and 4 (b) are schematic cross-sectional views showing a template manufacturing process according to the second embodiment. 図５は、第３および第４実施形態によるテンプレートの構造を示す概略断面図である。FIG. 5 is a schematic cross-sectional view showing the structure of the template according to the third and fourth embodiments. 図６は、第３実施形態によるテンプレートの製造工程を示す概略断面図である。FIG. 6 is a schematic cross-sectional view showing a template manufacturing process according to the third embodiment. 図７は、第４実施形態によるテンプレートの製造工程を示す概略断面図である。FIG. 7 is a schematic sectional view showing a template manufacturing process according to the fourth embodiment. 図８は、第６実施形態における成長基板の構造を示す概略断面図である。FIG. 8 is a schematic cross-sectional view showing the structure of the growth substrate in the sixth embodiment. 図９は、応用例の紫外ＬＥＤを示す概略断面図である。FIG. 9 is a schematic cross-sectional view showing an ultraviolet LED of an application example.

＜第１実施形態＞
本発明の第１実施形態による窒化物半導体テンプレート１００（以下、テンプレート１００ともいう）について説明する。まず、テンプレート１００の構造について説明する。図１は、第１実施形態によるテンプレート１００の構造を示す概略断面図である。テンプレート１００は、支持基板４０（以下、基板４０ともいう）と、基板４０に積層された窒化物半導体層２０（以下、層２０ともいう）と、を有する。 <First Embodiment>
A nitride semiconductor template 100 (hereinafter also referred to as a template 100) according to a first embodiment of the present invention will be described. First, the structure of the template 100 will be described. FIG. 1 is a schematic cross-sectional view showing the structure of a template 100 according to the first embodiment. The template 100 includes a support substrate 40 (hereinafter also referred to as a substrate 40) and a nitride semiconductor layer 20 (hereinafter also referred to as a layer 20) stacked on the substrate 40.

層２０は、アルミニウム（Ａｌ）含有窒化物半導体で構成されている。Ａｌ含有窒化物半導体としては、以下、窒化アルミニウム（ＡｌＮ）が例示される。層２０の、Ｘ線ロッキングカーブ測定による（０００２）回折（以下単に、（０００２）回折ともいう）の半値幅は、１，０００秒以下である。層２０は、少なくとも、（０００２）回折の半値幅が１，０００秒以下である結晶性を有し、以下、このような結晶性を、「高い結晶性」ともいう。層２０の（０００２）回折の半値幅は、好ましくは３００秒以下であり、より好ましくは２００秒以下である。また、層２０の、Ｘ線ロッキングカーブ測定による（１０−１２）回折（以下単に、（１０−１２）回折ともいう）の半値幅は、好ましくは１，０００秒以下であり、より好ましくは５００秒以下である。 The layer 20 is made of an aluminum (Al) -containing nitride semiconductor. As the Al-containing nitride semiconductor, aluminum nitride (AlN) is exemplified below. The half width of (0002) diffraction (hereinafter also simply referred to as (0002) diffraction) of the layer 20 by X-ray rocking curve measurement is 1,000 seconds or less. The layer 20 has a crystallinity that has at least a half-width of (0002) diffraction of 1,000 seconds or less. Hereinafter, such a crystallinity is also referred to as “high crystallinity”. The half width of (0002) diffraction of the layer 20 is preferably 300 seconds or less, and more preferably 200 seconds or less. Further, the half width of (10-12) diffraction (hereinafter also simply referred to as (10-12) diffraction) of the layer 20 by X-ray rocking curve measurement is preferably 1,000 seconds or less, more preferably 500. Less than a second.

基板４０は、ＡｌＮを高い結晶性を有するように成長させる下地としては適さない材料で構成されている。以下、このような材料を「ＡｌＮの結晶性が低い下地材料」ともいう。ＡｌＮを高い結晶性を有するように成長させる下地材料としては、サファイア、炭化シリコン（ＳｉＣ）および窒化物半導体が挙げられる。基板４０は、サファイア、ＳｉＣおよび窒化物半導体のいずれでもない材料で構成されている。基板４０は、例えば結晶性基板であり、結晶性基板を構成する材料としては、酸化マグネシウム（ＭｇＯ）、シリコン（Ｓｉ）等が挙げられる。基板４０は、また例えば非晶質基板であり、非晶質基板を構成する材料としては、ガラス、ポリエチレンテレフタレート（ＰＥＴ）等の高分子材料等が挙げられる。 The substrate 40 is made of a material that is not suitable as a base for growing AlN so as to have high crystallinity. Hereinafter, such a material is also referred to as “a base material with low crystallinity of AlN”. Examples of the base material on which AlN is grown to have high crystallinity include sapphire, silicon carbide (SiC), and nitride semiconductor. The substrate 40 is made of a material that is neither sapphire, SiC, nor a nitride semiconductor. The substrate 40 is, for example, a crystalline substrate, and examples of the material constituting the crystalline substrate include magnesium oxide (MgO), silicon (Si), and the like. The substrate 40 is also an amorphous substrate, for example, and examples of the material constituting the amorphous substrate include glass and polymer materials such as polyethylene terephthalate (PET).

第１実施形態において、層２０は、基板４０との間に他の層を介さないで、基板４０に直接に接合されることにより、基板４０に積層されている。このように、テンプレート１００は、ＡｌＮの結晶性が低い下地材料で構成された基板４０に、高い結晶性を有するＡｌＮで構成された層２０が積層されているという特徴を有する。 In the first embodiment, the layer 20 is laminated on the substrate 40 by being directly bonded to the substrate 40 without interposing another layer between the layer 20 and the substrate 40. As described above, the template 100 is characterized in that the layer 20 made of AlN having high crystallinity is laminated on the substrate 40 made of a base material having low crystallinity of AlN.

従来の技術では、例えばＳｉ基板等の、ＡｌＮの結晶性が低い下地材料で構成された基板上に、例えばスパッタリングでＡｌＮを堆積して窒化物半導体層を形成することにより、窒化物半導体テンプレート（以下、比較例によるテンプレートともいう）が製造されている。比較例によるテンプレートでは、窒化物半導体層の（０００２）回折の半値幅が数千秒と大きく、窒化物半導体層の結晶性が低い。 In the conventional technique, a nitride semiconductor template (e.g., by depositing AlN by sputtering, for example, on a substrate made of a base material having low crystallinity of AlN, such as a Si substrate, is formed. Hereinafter, it is also referred to as a template according to a comparative example. In the template according to the comparative example, the full width at half maximum of (0002) diffraction of the nitride semiconductor layer is as large as several thousand seconds, and the crystallinity of the nitride semiconductor layer is low.

これに対し、本実施形態によるテンプレート１００では、ＡｌＮの結晶性が低い下地材料で基板４０が構成されていても、高い結晶性、つまり高い品質を有するＡｌＮで層２０が構成されている。したがって、本実施形態によるテンプレート１００を用いて製造されるデバイスにおいて、比較例によるテンプレートを用いて製造されるデバイスよりも、高い性能を得ることができる。また、本実施形態によるテンプレート１００では、層２０に高い結晶性を付与しつつ、基板４０の材料選択の自由度を高めることができる。このため、基板４０が多様な特性を有するテンプレート１００を得ることができる。 On the other hand, in the template 100 according to the present embodiment, even if the substrate 40 is made of a base material having low crystallinity of AlN, the layer 20 is made of AlN having high crystallinity, that is, high quality. Therefore, a device manufactured using the template 100 according to the present embodiment can obtain higher performance than a device manufactured using the template according to the comparative example. Further, in the template 100 according to the present embodiment, the degree of freedom in selecting the material of the substrate 40 can be increased while imparting high crystallinity to the layer 20. For this reason, the template 100 with which the board | substrate 40 has various characteristics can be obtained.

次に、テンプレート１００の製造方法について説明する。図２（ａ）〜２（ｃ）および図３（ａ）〜３（ｄ）は、第１実施形態によるテンプレート１００の製造工程を示す概略断面図である。図２（ａ）を参照する。まず、成長基板１０（以下、基板１０ともいう）を準備する。第１実施形態（および後述の第２〜第４実施形態）では、基板１０として、サファイア基板およびＳｉＣ基板のいずれかが好ましく用いられ、以下、サファイア基板が例示される。なお、後述の第５、第６実施形態では、基板１０として、少なくとも表層が窒化物半導体で構成された基板が好ましく用いられる。基板１０は、後述のような層２０の成長における１，０００〜１，３００℃の温度条件に耐えるものであり、さらに、後述のような層２０のアニールにおける１，６００〜１，８００℃の温度条件に耐えるものであることが好ましい。 Next, a method for manufacturing the template 100 will be described. 2 (a) to 2 (c) and FIGS. 3 (a) to 3 (d) are schematic cross-sectional views illustrating the manufacturing process of the template 100 according to the first embodiment. Reference is made to FIG. First, a growth substrate 10 (hereinafter also referred to as a substrate 10) is prepared. In the first embodiment (and second to fourth embodiments described later), either the sapphire substrate or the SiC substrate is preferably used as the substrate 10, and a sapphire substrate is exemplified below. In the fifth and sixth embodiments described later, a substrate having at least a surface layer made of a nitride semiconductor is preferably used as the substrate 10. The substrate 10 can withstand a temperature condition of 1,000 to 1,300 ° C. in the growth of the layer 20 as described later, and further has a temperature of 1,600 to 1,800 ° C. in the annealing of the layer 20 as described later. It is preferable to withstand temperature conditions.

基板１０上に、剥離性の膜１１（以下、膜１１ともいう）を形成する。膜１１としては、六方晶窒化ホウ素（ｈＢＮ）膜が好ましく用いられる。膜１１は、例えば、ホウ素（Ｂ）原料ガスとしてトリエチルボロン（ＴＥＢ）ガスを用い、窒素（Ｎ）原料ガスとしてアンモニア（ＮＨ_３）ガスを用いて、有機金属気相成長（ＭＯＶＰＥ）によりｈＢＮを成長させることで、形成される。ｈＢＮは、層状構造を有する窒化物半導体である。ｈＢＮの各層間は、ファンデルワールス力により弱く結合しているため、膜１１の厚さ方向の途中の位置で、ｈＢＮの層同士を互いに剥離させることができる。なお、膜１１として、グラフェン膜を用いることができる可能性もある。 A peelable film 11 (hereinafter also referred to as a film 11) is formed on the substrate 10. As the film 11, a hexagonal boron nitride (hBN) film is preferably used. For example, the film 11 uses triethylboron (TEB) gas as a boron (B) source gas, ammonia (NH ₃ ) gas as a nitrogen (N) source gas, and hBN by metal organic chemical vapor deposition (MOVPE). It is formed by growing it. hBN is a nitride semiconductor having a layered structure. Since the layers of hBN are weakly bonded by van der Waals force, the layers of hBN can be separated from each other at a position in the middle of the film 11 in the thickness direction. Note that a graphene film may be used as the film 11.

図２（ｂ）を参照する。膜１１上に、ＡｌＮを成長させることで、層２０を形成する。層２０は、例えば、アルミニウム（Ａｌ）原料ガスとして一塩化アルミニウム（ＡｌＣｌ）ガスまたは三塩化アルミニウム（ＡｌＣｌ_３）ガスを用い、Ｎ原料ガスとしてＮＨ_３ガスを用いて、ハイドライド気相成長（ＨＶＰＥ）によりＡｌＮを成長させることで、形成される。これらの原料ガスを、水素ガス（Ｈ_２ガス）、窒素ガス（Ｎ_２ガス）またはこれらの混合ガスから成るキャリアガスと混合して供給してもよい。 Reference is made to FIG. A layer 20 is formed on the film 11 by growing AlN. For example, the layer 20 may be hydride vapor phase epitaxy (HVPE) using aluminum monochloride (AlCl) gas or aluminum trichloride (AlCl ₃ ) gas as an aluminum (Al) source gas and NH ₃ gas as an N source gas. It is formed by growing AlN. These source gases may be mixed and supplied with a carrier gas composed of hydrogen gas (H ₂ gas), nitrogen gas (N ₂ gas), or a mixed gas thereof.

成長温度は、１，０００〜１，３００℃が例示され、成長速度は、０．５〜５００ｎｍ／分が例示される。Ａｌ原料ガスに対するＮ原料ガスの供給量比であるＶ／ＩＩＩ比は、０．２〜２００が例示される。なお、ＨＶＰＥ装置の成長室内に各種ガスを導入するガス供給管のノズルへのＡｌＮの付着を防止するために、塩化水素（ＨＣｌ）ガスを流してもよく、ＨＣｌガスの供給量は、ＡｌＣｌガスまたはＡｌＣｌ_３ガスに対して０．１〜１００の比率となるような量が例示される。 The growth temperature is exemplified by 1,000 to 1,300 ° C., and the growth rate is exemplified by 0.5 to 500 nm / min. The V / III ratio, which is the ratio of the supply amount of the N source gas to the Al source gas, is exemplified by 0.2 to 200. In order to prevent AlN from adhering to the nozzle of the gas supply pipe for introducing various gases into the growth chamber of the HVPE apparatus, hydrogen chloride (HCl) gas may be flowed, and the supply amount of HCl gas is AlCl gas. or an amount such that the ratio of 0.1 to 100 are illustrated for AlCl ₃ gas.

層２０を連続膜として形成する観点から、層２０の厚さは好ましくは５０ｎｍ以上、より好ましくは１００ｎｍ以上、さらに好ましくは２００ｎｍ以上である。また、層２０にクラックが発生することを抑制する観点から、層２０の厚さは好ましくは８００ｎｍ以下である。層２０は、成長側の面が、ＩＩＩ族極性面（本例ではＡｌ極性面）となり、その反対側である基板１０側の面が、Ｎ極性面となる。以下、層２０の成長側の面を「上面」と称し、層２０の基板１０側の面を「下面」と称することがある。 From the viewpoint of forming the layer 20 as a continuous film, the thickness of the layer 20 is preferably 50 nm or more, more preferably 100 nm or more, and further preferably 200 nm or more. Further, from the viewpoint of suppressing the occurrence of cracks in the layer 20, the thickness of the layer 20 is preferably 800 nm or less. In the layer 20, the growth side surface is a group III polar surface (in this example, an Al polarity surface), and the surface on the opposite side of the substrate 10 is an N polarity surface. Hereinafter, the surface on the growth side of the layer 20 may be referred to as “upper surface”, and the surface on the substrate 10 side of the layer 20 may be referred to as “lower surface”.

このように、例えばサファイア基板である基板１０上に、例えばｈＢＮ膜である膜１１を介してＡｌＮを成長させることで、層２０を形成することにより、層２０の結晶性を高めることができる。これにより、層２０の（０００２）回折の半値幅を、１，０００秒以下とすることができる。 Thus, the crystallinity of the layer 20 can be increased by forming the layer 20 by growing AlN on the substrate 10 that is a sapphire substrate, for example, via the film 11 that is an hBN film. Thereby, the half width of the (0002) diffraction of the layer 20 can be set to 1,000 seconds or less.

層２０にクラックが発生することを抑制するために層２０の厚さを８００ｎｍ以下とすることで、層２０におけるＡｌＮの転位密度が高くなることが懸念される。そこで、層２０の転位密度を低下させるためのアニール（以下単に、アニールともいう）を行うとよい。アニールは、例えば以下のようにして行われる。層２０を所望の厚さまで成長させた後、ＨＶＰＥ装置の成長室内への、Ａｌ原料ガス、Ｎ原料ガスおよびＨ_２ガスの供給を停止し、全てのガス供給管からＮ_２ガスを供給することで、成長室内の雰囲気をＮ_２ガスへ置換する。ＨＶＰＥ装置の成長室内をＮ_２ガス雰囲気とした状態で、層２０を所望のアニール処理温度に加熱することで、アニールを行う。アニール処理温度は、１，６００〜１，８００℃であるとよく、アニール時間は、３０〜１，８００分であるとよい。このような条件でのアニールにより、層２０を構成するＡｌＮの転位密度を低下させることで、（０００２）回折の半値幅を３００秒以下より好ましくは２００秒以下とすることができ、また、（１０−１２）回折の半値幅を１，０００秒以下より好ましくは５００秒以下とすることができる。 There is a concern that the dislocation density of AlN in the layer 20 is increased by setting the thickness of the layer 20 to 800 nm or less in order to suppress the generation of cracks in the layer 20. Therefore, it is preferable to perform annealing (hereinafter simply referred to as annealing) for reducing the dislocation density of the layer 20. Annealing is performed as follows, for example. After the layer 20 is grown to a desired thickness, the supply of Al source gas, N source gas, and H ₂ gas into the growth chamber of the HVPE apparatus is stopped, and N ₂ gas is supplied from all gas supply pipes. Thus, the atmosphere in the growth chamber is replaced with N ₂ gas. Annealing is performed by heating the layer 20 to a desired annealing temperature in a state where the growth chamber of the HVPE apparatus is in an N ₂ gas atmosphere. The annealing treatment temperature is preferably 1,600 to 1,800 ° C., and the annealing time is preferably 30 to 1,800 minutes. By reducing the dislocation density of AlN constituting the layer 20 by annealing under such conditions, the half-value width of (0002) diffraction can be made 300 seconds or less, more preferably 200 seconds or less. 10-12) The half width of diffraction can be made 1,000 seconds or less, more preferably 500 seconds or less.

図２（ｃ）を参照する。層２０上に、転写基板３０を接合する。転写基板３０としては、例えば、Ｓｉ基板、砒化ガリウム（ＧａＡｓ）基板、サファイア基板等が用いられる。ここでは、転写基板３０として、酸またはアルカリ溶液でエッチングが可能なＳｉ基板またはＧａＡｓ基板を例示する。層２０と転写基板３０との接合方法は、特に限定されない。例えば、層２０の表面と、転写基板３０の接合面とを、プラズマ照射などで清浄化および活性化することにより、直接的に相互を接着する方法（いわゆる表面活性化法）を用いることができる。このようにして、層２０に転写基板３０が接合される。 Reference is made to FIG. A transfer substrate 30 is bonded onto the layer 20. As the transfer substrate 30, for example, a Si substrate, a gallium arsenide (GaAs) substrate, a sapphire substrate, or the like is used. Here, the transfer substrate 30 is exemplified by a Si substrate or a GaAs substrate that can be etched with an acid or alkali solution. The bonding method between the layer 20 and the transfer substrate 30 is not particularly limited. For example, a method (so-called surface activation method) in which the surface of the layer 20 and the bonding surface of the transfer substrate 30 are directly bonded to each other by cleaning and activating by plasma irradiation or the like can be used. . In this way, the transfer substrate 30 is bonded to the layer 20.

図３（ａ）を参照する。層２０を、膜１１を境界として、基板１０から剥離させる。膜１１が、その厚さの途中で、基板１０側の膜１１ａと、層２０側の膜１１ｂとに分離することにより、基板１０から層２０が剥離される。 Reference is made to FIG. The layer 20 is peeled from the substrate 10 with the film 11 as a boundary. In the middle of the thickness of the film 11, the film 20 is separated into the film 11 a on the substrate 10 side and the film 11 b on the layer 20 side, whereby the layer 20 is peeled off from the substrate 10.

図３（ｂ）を参照する。層２０を基板１０から剥離させた後、層２０の下面上に残った膜１１ｂを除去する。 Reference is made to FIG. After peeling the layer 20 from the substrate 10, the film 11b remaining on the lower surface of the layer 20 is removed.

図３（ｃ）を参照する。層２０の下面上に、層２０の最終的な支持体となる基板４０を接合する。第１実施形態では、基板４０に直接に層２０が接合される。層２０と基板４０との接合方法は、特に限定されず、例えば表面活性化法を用いることができる。 Reference is made to FIG. On the lower surface of the layer 20, a substrate 40 that becomes the final support of the layer 20 is bonded. In the first embodiment, the layer 20 is bonded directly to the substrate 40. The bonding method between the layer 20 and the substrate 40 is not particularly limited, and for example, a surface activation method can be used.

図３（ｄ）を参照する。エッチング液として酸あるいはアルカリ溶液を用いて転写基板３０をエッチングすることで、転写基板３０を除去する。なお、基板４０が当該エッチング液でエッチングされやすい材料で構成されている場合、基板４０と層２０とが積層されたテンプレート１００の側面および裏面を、当該エッチング液によりエッチングされにくい材料で形成された保護膜（例えば、酸化シリコン膜またはレジスト膜等）で覆うことにより、基板４０のエッチングを防止するとよい。ＡｌＮで構成された層２０は、酸およびアルカリに対しては容易に溶解しないので、層２０自体がいわゆるエッチ・ストップ層として働く。このため、層２０のエッチングは防止される。第１実施形態では、層２０のＡｌ極性面がテンプレート１００の表面として配置され、層２０のＮ極性面が基板４０との接合面として配置された構造のテンプレート１００が製造される。以下、このような構造のテンプレート１００を、Ａｌ極性のテンプレート１００ともいう。以上のようにして、第１実施形態によるテンプレート１００が製造される。 Reference is made to FIG. The transfer substrate 30 is removed by etching the transfer substrate 30 using an acid or alkali solution as an etchant. When the substrate 40 is made of a material that is easily etched with the etching solution, the side surface and the back surface of the template 100 on which the substrate 40 and the layer 20 are stacked are formed of a material that is difficult to be etched with the etching solution. The substrate 40 may be prevented from being etched by covering it with a protective film (for example, a silicon oxide film or a resist film). Since the layer 20 made of AlN is not easily dissolved in acid and alkali, the layer 20 itself functions as a so-called etch stop layer. For this reason, etching of the layer 20 is prevented. In the first embodiment, the template 100 having a structure in which the Al polar surface of the layer 20 is disposed as the surface of the template 100 and the N polar surface of the layer 20 is disposed as the bonding surface with the substrate 40 is manufactured. Hereinafter, the template 100 having such a structure is also referred to as an Al-polar template 100. As described above, the template 100 according to the first embodiment is manufactured.

＜第１実施形態の変形例＞
次に、第１実施形態の変形例について説明する。本変形例は、層２０のアニール方法が第１実施形態と異なり、それ以外は、第１実施形態と同様である。まず、第１実施形態と同様にして、基板１０上に膜１１を介し層２０が形成された積層体（以下、層２０が形成された積層体ともいう）を得る（図２（ｂ）参照）。第１実施形態では、層２０を形成した後、ＨＶＰＥ装置内で層２０のアニールを行う場合について例示した。本変形例では、層２０のアニールを、ＨＶＰＥ装置外に設置した別のアニール装置により行う場合について例示する。 <Modification of First Embodiment>
Next, a modification of the first embodiment will be described. In this modification, the annealing method of the layer 20 is different from that of the first embodiment, and other than that is the same as that of the first embodiment. First, similarly to the first embodiment, a laminate in which the layer 20 is formed on the substrate 10 with the film 11 interposed therebetween (hereinafter, also referred to as a laminate in which the layer 20 is formed) is obtained (see FIG. 2B). ). In 1st Embodiment, after forming the layer 20, the case where annealing of the layer 20 was performed within an HVPE apparatus was illustrated. In this modification, the case where the annealing of the layer 20 is performed by another annealing apparatus installed outside the HVPE apparatus is illustrated.

本変形例では、２枚の、層２０が形成された積層体を、層２０同士が対向するように重ね合せた状態で、アニール処理を行う。アニール処理温度は、１，６００〜１，８００℃であるとよく、アニール時間は、３０〜１，８００分であるとよい。アニールが終了した後の工程は、第１実施形態と同様である。以上のようにして、第１実施形態の変形例によるテンプレート１００が製造される。 In this modification, annealing is performed in a state in which two stacked bodies on which the layers 20 are formed are overlapped so that the layers 20 face each other. The annealing treatment temperature is preferably 1,600 to 1,800 ° C., and the annealing time is preferably 30 to 1,800 minutes. The process after the completion of annealing is the same as in the first embodiment. As described above, the template 100 according to the modification of the first embodiment is manufactured.

第１実施形態では、アニールによって、層２０の結晶性は向上するものの、層２０の表面が荒れやすい。本変形例では、層２０が形成された積層体を重ね合わせた状態でアニールを行うことにより、ＡｌＮの熱分解を抑制できるため、層２０の表面の荒れを抑制することができる。本変形例のテンプレート１００における層２０の二乗平均平方根（ＲＭＳ）表面粗さは、例えば、１０ｎｍ以下であり、好ましくは５ｎｍ以下である。ここで、当該ＲＭＳは、テンプレート１００における層２０の表面の５μｍ角の領域を、原子間力顕微鏡（ＡＦＭ）で観察して得られる値である。なお、後述の第２〜第４実施形態におけるアニールを、本変形例と同様に行ってもよい。 In the first embodiment, although the crystallinity of the layer 20 is improved by annealing, the surface of the layer 20 is easily roughened. In this modification, since the thermal decomposition of AlN can be suppressed by performing annealing in a state where the stacked body on which the layer 20 is formed is overlapped, the surface roughness of the layer 20 can be suppressed. The root mean square (RMS) surface roughness of the layer 20 in the template 100 of this variation is, for example, 10 nm or less, and preferably 5 nm or less. Here, the RMS is a value obtained by observing a 5 μm square region of the surface of the layer 20 in the template 100 with an atomic force microscope (AFM). In addition, you may perform the annealing in below-mentioned 2nd-4th embodiment similarly to this modification.

＜第２実施形態＞
次に、第２実施形態によるテンプレート１００について説明する。第２実施形態は、第１実施形態と同様に、基板４０に直接に層２０が接合されたテンプレート１００を例示する（図１参照）。ただし、第１実施形態がＡｌ極性のテンプレート１００を例示したのに対し、第２実施形態は、後述のようなＮ極性のテンプレート１００を例示する。 Second Embodiment
Next, the template 100 according to the second embodiment will be described. The second embodiment exemplifies a template 100 in which the layer 20 is bonded directly to the substrate 40 as in the first embodiment (see FIG. 1). However, while the first embodiment exemplifies the Al-polar template 100, the second embodiment exemplifies the N-polar template 100 as described below.

第２実施形態によるテンプレート１００の製造方法では、まず、第１実施形態と同様にして、ＡｌＮの成長により層２０を形成し、層２０をアニールするまでの工程を行う（図２（ｂ）参照）。 In the manufacturing method of the template 100 according to the second embodiment, first, similarly to the first embodiment, the layer 20 is formed by the growth of AlN, and the steps until the layer 20 is annealed are performed (see FIG. 2B). ).

図４（ａ）および４（ｂ）を参照して、その次の工程について説明する。図４（ａ）および４（ｂ）は、第２実施形態によるテンプレート１００の製造工程を示す概略断面図である。図４（ａ）を参照する。層２０上に（層２０の上面上に）、層２０の最終的な支持体となる基板４０を接合する。第１実施形態で説明したように、層２０と基板４０との接合方法は、特に限定されない。 Next steps will be described with reference to FIGS. 4 (a) and 4 (b). FIGS. 4A and 4B are schematic cross-sectional views showing the manufacturing process of the template 100 according to the second embodiment. Reference is made to FIG. On the layer 20 (on the top surface of the layer 20), a substrate 40 that is the final support of the layer 20 is bonded. As described in the first embodiment, the bonding method between the layer 20 and the substrate 40 is not particularly limited.

図４（ｂ）を参照する。第１実施形態で図３（ａ）を参照して説明した工程と同様に、層２０を、膜１１を境界として、基板１０から剥離させる。層２０を基板１０から剥離させた後、層２０の下面上に残った膜１１ｂを除去する。第２実施形態では、層２０のＮ極性面がテンプレート１００の表面として配置され、層２０のＡｌ極性面が基板４０との接合面として配置された構造のテンプレート１００が製造される。以下、このような構造のテンプレート１００を、Ｎ極性のテンプレート１００ともいう。以上のようにして、第２実施形態によるテンプレート１００が製造される。 Reference is made to FIG. Similar to the process described with reference to FIG. 3A in the first embodiment, the layer 20 is separated from the substrate 10 with the film 11 as a boundary. After peeling the layer 20 from the substrate 10, the film 11b remaining on the lower surface of the layer 20 is removed. In the second embodiment, the template 100 having a structure in which the N polar surface of the layer 20 is disposed as the surface of the template 100 and the Al polar surface of the layer 20 is disposed as the bonding surface with the substrate 40 is manufactured. Hereinafter, the template 100 having such a structure is also referred to as an N-polar template 100. As described above, the template 100 according to the second embodiment is manufactured.

＜第３実施形態＞
次に、第３実施形態によるテンプレート１００について説明する。第１および第２実施形態が、基板４０に直接に層２０が接合されたテンプレート１００を例示したのに対し、第３実施形態は、基板４０に中間層５０を介して層２０が接合されたテンプレート１００を例示する。第３実施形態は、第１実施形態と同様に、Ａｌ極性のテンプレート１００を例示する。 <Third Embodiment>
Next, the template 100 according to the third embodiment will be described. While the first and second embodiments exemplify the template 100 in which the layer 20 is bonded directly to the substrate 40, the third embodiment has the layer 20 bonded to the substrate 40 via the intermediate layer 50. The template 100 is illustrated. The third embodiment exemplifies an Al-polar template 100 as in the first embodiment.

図５は、第３実施形態によるテンプレート１００の構造を示す概略断面図である。テンプレート１００は、基板４０と、基板４０に積層された層２０と、を有し、さらに、基板４０と層２０との間に介在する中間層５０を有する。つまり、層２０は、基板４０に中間層５０を介して接合されることにより、換言すると、中間層５０に直接に接合されることにより、基板４０に積層されている。 FIG. 5 is a schematic cross-sectional view showing the structure of the template 100 according to the third embodiment. The template 100 includes a substrate 40 and a layer 20 stacked on the substrate 40, and further includes an intermediate layer 50 interposed between the substrate 40 and the layer 20. That is, the layer 20 is laminated on the substrate 40 by being bonded to the substrate 40 via the intermediate layer 50, in other words, directly bonded to the intermediate layer 50.

中間層５０を構成する材料としては、基板４０と層２０との接着層となり、また、中間層５０に所望の機能を付与できるような材料を、適宜選択して用いることができる。以下、中間層５０の材料として、導電材料である金属を例示する。中間層５０が金属で構成されていることで、中間層５０に、導電層としての機能を付与することができる。 As a material constituting the intermediate layer 50, a material that becomes an adhesive layer between the substrate 40 and the layer 20 and can impart a desired function to the intermediate layer 50 can be appropriately selected and used. Hereinafter, as the material of the intermediate layer 50, a metal that is a conductive material is exemplified. Since the intermediate layer 50 is made of metal, the intermediate layer 50 can be given a function as a conductive layer.

中間層５０を構成する材料としては、ＡｌＮの結晶性が低い下地材料が、つまり、サファイア、ＳｉＣおよび窒化物半導体のいずれでもない材料が用いられる。なお、テンプレート１００が中間層５０を有する場合、つまり、層２０が直接には基板４０に接合されない場合、結晶性の基板４０を構成する材料として、ＡｌＮの結晶性が低い下地材料に限らず、サファイア、ＳｉＣおよび窒化物半導体のいずれかを用いてもよい。 As a material constituting the intermediate layer 50, a base material having low crystallinity of AlN, that is, a material that is not any of sapphire, SiC, and nitride semiconductor is used. When the template 100 has the intermediate layer 50, that is, when the layer 20 is not directly bonded to the substrate 40, the material constituting the crystalline substrate 40 is not limited to the base material having low crystallinity of AlN, Any of sapphire, SiC, and a nitride semiconductor may be used.

第３実施形態によるテンプレート１００の製造方法では、まず、第１実施形態と同様にして、層２０の上面上に転写基板３０が接合され、基板１０が剥離された状態の積層体を得るまでの工程を行う（図３（ｂ）参照）。 In the method for manufacturing the template 100 according to the third embodiment, first, in the same manner as in the first embodiment, the transfer substrate 30 is bonded onto the upper surface of the layer 20 and a laminate in which the substrate 10 is peeled is obtained. A process is performed (see FIG. 3B).

図６を参照して、その次の工程について説明する。図６は、第３実施形態によるテンプレート１００の製造工程を示す概略断面図である。層２０の下面上に、金属層５０ａを形成する。また、基板４０の、層２０との接合面上に、金属層５０ｂを形成する。金属層５０ａおよび５０ｂのそれぞれとしては、例えば、ＰｔあるいはＡｕ単層膜が用いられ、また例えば、Ｎｉ、Ｔｉ、Ａｌ、Ｍｏ等の基板４０や層２０との密着性が良い金属材料で構成された下地層と、ＡｕやＰｔなどの上部層との２層構造で形成された膜が用いられる。そして、金属層５０ａと金属層５０ｂそれぞれあるいはそれらの上部層（ＡｕあるいはＰｔ）が対向するように、層２０と基板４０とを配置し、金属層５０ａと金属層５０ｂとを互いに融着させる。金属層５０ａと金属層５０ｂとが互いに融着した一体の金属層として中間層５０が形成されることで、層２０と基板４０とが接合される。層２０と基板４０との接合が終了した後、第１実施形態で図３（ｄ）を参照して説明した工程と同様にして、転写基板３０をエッチングにより除去する。なお、本実施形態では、中間層５０のエッチングを防止するために、少なくとも中間層５０の側面を保護膜で覆った状態で、エッチングを行うとよい。以上のようにして、第３実施形態によるテンプレート１００が製造される。 The next step will be described with reference to FIG. FIG. 6 is a schematic cross-sectional view showing the manufacturing process of the template 100 according to the third embodiment. A metal layer 50 a is formed on the lower surface of the layer 20. Further, the metal layer 50 b is formed on the bonding surface of the substrate 40 with the layer 20. As each of the metal layers 50a and 50b, for example, a Pt or Au single layer film is used, and the metal layers 50a and 50b are made of, for example, a metal material having good adhesion to the substrate 40 or the layer 20 such as Ni, Ti, Al, and Mo. A film formed with a two-layer structure of an underlayer and an upper layer such as Au or Pt is used. And the layer 20 and the board | substrate 40 are arrange | positioned so that each of the metal layer 50a and the metal layer 50b or those upper layers (Au or Pt) may oppose, and the metal layer 50a and the metal layer 50b are mutually fused. By forming the intermediate layer 50 as an integral metal layer in which the metal layer 50a and the metal layer 50b are fused together, the layer 20 and the substrate 40 are joined. After the bonding of the layer 20 and the substrate 40 is completed, the transfer substrate 30 is removed by etching in the same manner as the process described with reference to FIG. 3D in the first embodiment. In the present embodiment, in order to prevent the intermediate layer 50 from being etched, the etching may be performed with at least the side surface of the intermediate layer 50 covered with a protective film. As described above, the template 100 according to the third embodiment is manufactured.

＜第４実施形態＞
次に、第４実施形態によるテンプレート１００について説明する。第４実施形態は、第３実施形態と同様に、基板４０に中間層５０を介して層２０が接合されたテンプレート１００を例示する（図５参照）。ただし、第３実施形態がＡｌ極性のテンプレート１００を例示したのに対し、第４実施形態は、第２実施形態と同様に、Ｎ極性のテンプレート１００を例示する。 <Fourth embodiment>
Next, the template 100 according to the fourth embodiment will be described. The fourth embodiment exemplifies the template 100 in which the layer 20 is bonded to the substrate 40 via the intermediate layer 50 as in the third embodiment (see FIG. 5). However, while the third embodiment exemplifies the Al-polar template 100, the fourth embodiment exemplifies the N-polar template 100 as in the second embodiment.

第４実施形態によるテンプレート１００の製造方法では、まず、第２実施形態と同様にして、ＡｌＮの成長により層２０を形成し、層２０をアニールするまでの工程を行う（図２（ｂ）参照）。 In the manufacturing method of the template 100 according to the fourth embodiment, first, similarly to the second embodiment, the layer 20 is formed by the growth of AlN and the steps until the layer 20 is annealed are performed (see FIG. 2B). ).

図７を参照して、その次の工程について説明する。図７は、第４実施形態によるテンプレート１００の製造工程を示す概略断面図である。層２０の上面上に、金属層５０ａを形成する。また、基板４０の、層２０との接合面上に、金属層５０ｂを形成する。そして、金属層５０ａと金属層５０ｂとが対向するように、層２０と基板４０とを配置し、金属層５０ａと金属層５０ｂとを互いに融着させる。金属層５０ａと金属層５０ｂとが互いに融着した一体の金属層として中間層５０が形成されることで、層２０と基板４０とが接合される。層２０と基板４０との接合が終了した後、第２実施形態で図４（ｂ）を参照して説明した工程と同様にして、層２０を、膜１１を境界として、基板１０から剥離させる。層２０を基板１０から剥離させた後、層２０の下面上に残った膜１１ｂを除去する。以上のようにして、第４実施形態によるテンプレート１００が製造される。 The next step will be described with reference to FIG. FIG. 7 is a schematic cross-sectional view showing the manufacturing process of the template 100 according to the fourth embodiment. A metal layer 50 a is formed on the upper surface of the layer 20. Further, the metal layer 50 b is formed on the bonding surface of the substrate 40 with the layer 20. Then, the layer 20 and the substrate 40 are disposed so that the metal layer 50a and the metal layer 50b face each other, and the metal layer 50a and the metal layer 50b are fused to each other. By forming the intermediate layer 50 as an integral metal layer in which the metal layer 50a and the metal layer 50b are fused together, the layer 20 and the substrate 40 are joined. After the bonding of the layer 20 and the substrate 40 is completed, the layer 20 is peeled from the substrate 10 with the film 11 as a boundary in the same manner as the process described with reference to FIG. 4B in the second embodiment. . After peeling the layer 20 from the substrate 10, the film 11b remaining on the lower surface of the layer 20 is removed. As described above, the template 100 according to the fourth embodiment is manufactured.

＜第５実施形態＞
次に、第５実施形態によるテンプレート１００について説明する。第５実施形態は、層２０の成長に用いる基板１０が第１実施形態と異なり、それ以外は、第１実施形態と同様である。第１実施形態では、基板１０としてサファイア基板またはＳｉＣ基板を例示したのに対し、第５実施形態では、基板１０として窒化物半導体基板を例示する。第５実施形態の基板１０は、層２０と同様に、Ａｌ含有窒化物半導体で構成されていることが好ましい。基板１０として、以下、ＡｌＮ単結晶基板を例示する。ＡｌＮ単結晶基板としては、例えば昇華法で形成された、転位密度が１×１０^６／ｃｍ^２台かそれ以下の低転位な基板を用いるとよい。 <Fifth Embodiment>
Next, a template 100 according to the fifth embodiment will be described. The fifth embodiment is the same as the first embodiment except that the substrate 10 used for the growth of the layer 20 is different from the first embodiment. In the first embodiment, a sapphire substrate or a SiC substrate is exemplified as the substrate 10, whereas in the fifth embodiment, a nitride semiconductor substrate is exemplified as the substrate 10. The substrate 10 of the fifth embodiment is preferably made of an Al-containing nitride semiconductor, like the layer 20. As the substrate 10, an AlN single crystal substrate will be exemplified below. As the AlN single crystal substrate, for example, a low-dislocation substrate having a dislocation density of 1 × 10 ⁶ / cm ² or less formed by a sublimation method may be used.

第５実施形態によるテンプレート１００の製造方法は、第１実施形態と同様である。ただし、層２０のアニールは、省略されてよい。第５実施形態では、基板１０がＡｌＮ単結晶で構成されているため、この上にｈＢＮ等の膜１１の形成後ＡｌＮを成長させることで形成される層２０の結晶性を、より高めることができる。このため、アニールを行わずとも、以下のように高品質な層２０を得ることが可能である。第５実施形態において、層２０の（０００２）回折の半値幅は、１００秒以下であり、層２０の（１０−１２）回折の半値幅は、２００秒以下である。なお、第２〜第４実施形態において、第５実施形態と同様に、基板１０を窒化物半導体基板とすることで、層２０の結晶性をより高めてもよい。 The method for manufacturing the template 100 according to the fifth embodiment is the same as that of the first embodiment. However, the annealing of the layer 20 may be omitted. In the fifth embodiment, since the substrate 10 is composed of AlN single crystal, the crystallinity of the layer 20 formed by growing AlN after the film 11 such as hBN is formed thereon can be further enhanced. it can. For this reason, it is possible to obtain the high-quality layer 20 as follows without performing annealing. In the fifth embodiment, the half width of the (0002) diffraction of the layer 20 is 100 seconds or less, and the half width of the (10-12) diffraction of the layer 20 is 200 seconds or less. In the second to fourth embodiments, similarly to the fifth embodiment, the crystallinity of the layer 20 may be further improved by using the substrate 10 as a nitride semiconductor substrate.

＜第６実施形態＞
次に、第６実施形態によるテンプレート１００について説明する。第６実施形態は、層２０の成長に用いる基板１０が第１実施形態と異なり、それ以外は、第１実施形態と同様である。第１実施形態では、基板１０としてサファイア基板またはＳｉＣ基板を例示したのに対し、第５実施形態では、図８に示すように、基板１０として、サファイアまたはＳｉＣで構成された基板１０ａ上に直接に窒化物半導体層１０ｂ（以下、層１０ｂともいう）が成長されたテンプレート基板を例示する。層１０ｂは、層２０と同様に、Ａｌ含有窒化物半導体で構成されていることが好ましく、層１０ｂとして、以下、ＡｌＮ層を例示する。 <Sixth Embodiment>
Next, the template 100 according to the sixth embodiment will be described. The sixth embodiment is the same as the first embodiment except that the substrate 10 used for growing the layer 20 is different from the first embodiment. In the first embodiment, the sapphire substrate or the SiC substrate is exemplified as the substrate 10, whereas in the fifth embodiment, as shown in FIG. 8, the substrate 10 is directly on the substrate 10a made of sapphire or SiC. 5 illustrates a template substrate on which a nitride semiconductor layer 10b (hereinafter also referred to as a layer 10b) is grown. Like the layer 20, the layer 10b is preferably made of an Al-containing nitride semiconductor. As the layer 10b, an AlN layer will be exemplified below.

テンプレート基板である基板１０は、基板１０ａ上に直接に層１０ｂを成長させ、層１０ｂをアニールすることで準備される。層１０ｂの成長およびアニールは、層２０の成長およびアニールと同様にして行うことができる。 The substrate 10 which is a template substrate is prepared by growing the layer 10b directly on the substrate 10a and annealing the layer 10b. The growth and annealing of the layer 10b can be performed in the same manner as the growth and annealing of the layer 20.

第６実施形態によるテンプレート１００の製造方法は、第１実施形態と同様である。ただし、層２０のアニールは、省略されてよい。第６実施形態では、基板１０が、表層がＡｌＮで構成されたテンプレート基板であるため、この上にｈＢＮ等の膜１１の形成後ＡｌＮを成長させることで形成される層２０の結晶性を、より高めることができる。このため、アニールを行わずとも、以下のように高品質な層２０を得ることが可能である。第６実施形態において、層２０の（０００２）回折の半値幅は、２００秒以下であり、層２０の（１０−１２）回折の半値幅は、３００秒以下である。なお、第２〜第４実施形態において、第６実施形態と同様に、基板１０をテンプレート基板とすることで、層２０の結晶性をより高めてもよい。 The manufacturing method of the template 100 by 6th Embodiment is the same as that of 1st Embodiment. However, the annealing of the layer 20 may be omitted. In the sixth embodiment, since the substrate 10 is a template substrate whose surface layer is composed of AlN, the crystallinity of the layer 20 formed by growing AlN after the formation of the film 11 such as hBN on the substrate 10 Can be increased. For this reason, it is possible to obtain the high-quality layer 20 as follows without performing annealing. In the sixth embodiment, the half width of (0002) diffraction of the layer 20 is 200 seconds or less, and the half width of (10-12) diffraction of the layer 20 is 300 seconds or less. In the second to fourth embodiments, similarly to the sixth embodiment, the crystallinity of the layer 20 may be further increased by using the substrate 10 as a template substrate.

第５実施形態のように、基板１０をＡｌＮ単結晶基板とすることで、第６実施形態のように、基板１０をテンプレート基板とする場合よりも、層２０の結晶性を高めることができる。しかし、現状得られるＡｌＮ単結晶基板は、１インチ径以下とサイズが小さい。一方、サファイア基板またはＳｉＣ基板を用いたテンプレート基板は、現状で最大６インチ径までのものが実現可能である。したがって、第６実施形態は、第５実施形態よりは結晶性がやや低いが大面積である層２０を形成する手法として、好ましく用いることができる。 By using the substrate 10 as the AlN single crystal substrate as in the fifth embodiment, the crystallinity of the layer 20 can be improved as compared with the case where the substrate 10 is used as the template substrate as in the sixth embodiment. However, the AlN single crystal substrate obtained at present is small in size with a diameter of 1 inch or less. On the other hand, a template substrate using a sapphire substrate or a SiC substrate can be realized up to a maximum diameter of 6 inches at present. Therefore, the sixth embodiment can be preferably used as a method for forming the layer 20 having a large area although the crystallinity is slightly lower than that of the fifth embodiment.

以上説明したように、第１〜第６実施形態のテンプレート１００は、層２０が直接に接合されている部材である、基板４０または中間層５０が、ＡｌＮの結晶性が低い下地材料で構成されていても、層２０が高い結晶性を有する。これにより、テンプレート１００を用いて製造されるデバイスの性能を高めることができる。また、基板４０および中間層５０の材料選択の自由度が高いことで、多様な特性を有するテンプレート１００を得ることができる。 As described above, in the template 100 according to the first to sixth embodiments, the substrate 40 or the intermediate layer 50, which is a member to which the layer 20 is directly bonded, is made of a base material having low AlN crystallinity. Even so, the layer 20 has high crystallinity. Thereby, the performance of the device manufactured using the template 100 can be improved. In addition, since the degree of freedom in selecting the material of the substrate 40 and the intermediate layer 50 is high, the template 100 having various characteristics can be obtained.

＜他の実施形態＞
本発明は上述の実施形態および変形例に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を行ってもよい。また、種々の実施形態および変形例は、適宜組み合わせてよい。 <Other embodiments>
The present invention is not limited to the above-described embodiments and modifications, and various modifications may be made without departing from the scope of the invention. Various embodiments and modifications may be combined as appropriate.

上述の第１および第３実施形態では、Ａｌ極性のテンプレート１００を製造する際、転写基板３０を用いて層２０を基板４０に接合する工程を例示したが、層２０を自立可能な厚さに成長させられる場合は、転写基板３０を用いずに接合を行ってもよい。このような場合、層２０を成長させた後、転写基板３０を接合せずに、層２０を基板１０から剥離し、膜１１ｂを除去することで、自立した層２０を得ることができる。そして、層２０の下面を、直接に、または中間層５０を介して、基板４０と接合することで、Ａｌ極性のテンプレート１００を得ることができる。転写基板３０を用いることで、層２０が自立可能でない厚さであっても、層２０の基板４０への接合を行うことができる。なお、層２０が自立可能である場合に、転写基板３０を用いて層２０の基板４０への接合を行ってもよい。 In the first and third embodiments described above, the step of bonding the layer 20 to the substrate 40 using the transfer substrate 30 is illustrated when the Al-polar template 100 is manufactured. When grown, bonding may be performed without using the transfer substrate 30. In such a case, after the layer 20 is grown, the layer 20 is peeled off from the substrate 10 without bonding the transfer substrate 30, and the film 11b is removed, whereby the self-supporting layer 20 can be obtained. The Al-polar template 100 can be obtained by bonding the lower surface of the layer 20 to the substrate 40 directly or via the intermediate layer 50. By using the transfer substrate 30, the layer 20 can be bonded to the substrate 40 even if the thickness of the layer 20 is not self-supporting. Note that, when the layer 20 can be self-supporting, the transfer substrate 30 may be used to bond the layer 20 to the substrate 40.

なお、層２０と転写基板３０とを接合させる場合、層２０と転写基板３０とを仮接着層を介して接合してもよい。仮接着層を用いた接合は、例えば以下のようなものである。層２０および転写基板３０のそれぞれの上に、真空蒸着法あるいはスパッタ法により、最表面層が金層である金属層を形成し、金層同士が接触する状態で圧着することにより、層２０と転写基板３０とを接合することができる。仮接着層を用いる場合は、転写基板３０自体をエッチングで除去せずとも、仮接着層を、例えば酸またはアルカリ溶液を用いてエッチングで除去することにより、転写基板３０を層２０から分離させてもよい。 When the layer 20 and the transfer substrate 30 are bonded, the layer 20 and the transfer substrate 30 may be bonded via a temporary adhesive layer. The joining using the temporary adhesive layer is, for example, as follows. A metal layer whose outermost surface layer is a gold layer is formed on each of the layer 20 and the transfer substrate 30 by a vacuum deposition method or a sputtering method, and is pressed in a state where the gold layers are in contact with each other. The transfer substrate 30 can be bonded. In the case of using the temporary adhesive layer, the transfer substrate 30 is separated from the layer 20 by removing the temporary adhesive layer by etching using, for example, an acid or alkali solution, without removing the transfer substrate 30 itself by etching. Also good.

上述の第２および第４実施形態では、Ｎ極性のテンプレート１００を製造する際、層２０と基板４０との接合を行った後に、層２０を基板１０から剥離する工程を例示したが、層２０を自立可能な厚さに成長させられる場合は、基板４０との接合の前に、層２０を基板１０から剥離させてもよい。このような場合、層２０を成長させた後、層２０を基板１０から剥離し、膜１１ｂを除去することで、自立した層２０を得ることができる。そして、層２０の上面を、直接に、または中間層５０を介して、基板４０と接合することで、Ｎ極性のテンプレート１００を得ることができる。 In the above-described second and fourth embodiments, when the N-polar template 100 is manufactured, the step of peeling the layer 20 from the substrate 10 after bonding the layer 20 and the substrate 40 is illustrated. Can be grown to a thickness capable of self-supporting, the layer 20 may be peeled from the substrate 10 before bonding to the substrate 40. In such a case, after the layer 20 is grown, the layer 20 is peeled from the substrate 10 and the film 11b is removed, whereby the self-supporting layer 20 can be obtained. Then, the N-polar template 100 can be obtained by bonding the upper surface of the layer 20 to the substrate 40 directly or via the intermediate layer 50.

層２０には、必要に応じ、導電型決定不純物等の不純物を添加してもよい。また、層２０は、必要に応じ、積層構造で構成されてもよく、例えば、異なる導電型の層の積層構造で構成されてもよい。 An impurity such as a conductivity determining impurity may be added to the layer 20 as necessary. Moreover, the layer 20 may be comprised by the laminated structure as needed, for example, may be comprised by the laminated structure of the layer of a different conductivity type.

＜応用例＞
テンプレート１００は、各種デバイスを製造するための部材として流通されて、各種デバイスを製造するための部材として用いられる。図９を参照して、テンプレート１００を用いて製造される応用例のデバイスの一例として、紫外発光ダイオード（ＬＥＤ）について説明する。図９は、応用例の紫外ＬＥＤ２００を示す概略断面図である。本例において、基板４０は、導電性基板である。動作層２１０は、層２０を含み、ｎ型ＡｌＮ層と、ｎ型ＡｌＮ層上に積層されたｐ型ＡｌＮ層を含む。基板４０の下面上にｎ側電極２２０が設けられ、動作層２１０の上面上にｐ側電極２３０が設けられている。テンプレート１００は、紫外ＬＥＤ２００の下地部材に限らず、紫外受光素子の下地部材、ＳＡＷ（ＳｕｒｆａｃｅＡｃｏｕｓｔｉｃＷａｖｅ）フィルタ、ＢＡＷ（ＢｕｌｋＡｃｏｕｓｔｉｃＷａｖｅ）フィルタ、ＦＢＡＲ（ＦｉｌｍＢｕｌｋＡｃｏｕｓｔｉｃＲｅｓｏｎａｔｏｒ）フィルタ等のフィルタを製造するための部材等として用いられてもよい。 <Application example>
The template 100 is distributed as a member for manufacturing various devices and used as a member for manufacturing various devices. With reference to FIG. 9, an ultraviolet light emitting diode (LED) will be described as an example of an application device manufactured using the template 100. FIG. 9 is a schematic cross-sectional view showing an ultraviolet LED 200 as an application example. In this example, the substrate 40 is a conductive substrate. The operation layer 210 includes the layer 20 and includes an n-type AlN layer and a p-type AlN layer stacked on the n-type AlN layer. An n-side electrode 220 is provided on the lower surface of the substrate 40, and a p-side electrode 230 is provided on the upper surface of the operation layer 210. The template 100 is not limited to the base member of the ultraviolet LED 200 but manufactures a base member of an ultraviolet light receiving element, a SAW (Surface Acoustic Wave) filter, a BAW (Bulk Acoustic Wave) filter, a FBAR (Film Bulk Acoustic Resonator) filter, and the like. It may be used as a member for the purpose.

＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。 <Preferred embodiment of the present invention>
Hereinafter, preferred embodiments of the present invention will be additionally described.

（付記１）
基板と、
前記基板に積層され、アルミニウム含有窒化物半導体で構成され、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅が１，０００秒以下である窒化物半導体層と、
を有し、
前記窒化物半導体層は、前記基板に直接に接合されており、
前記基板は、サファイア、炭化シリコンおよび窒化物半導体のいずれでもない材料で構成されている、
窒化物半導体テンプレート。 (Appendix 1)
A substrate,
A nitride semiconductor layer that is laminated on the substrate, is composed of an aluminum-containing nitride semiconductor, and has a (0002) diffraction half-width of 1,000 seconds or less by X-ray rocking curve measurement;
Have
The nitride semiconductor layer is directly bonded to the substrate;
The substrate is made of a material that is neither sapphire, silicon carbide, nor a nitride semiconductor.
Nitride semiconductor template.

（付記２）
前記基板と、前記窒化物半導体層と、からなる付記１に記載の窒化物半導体テンプレート。 (Appendix 2)
The nitride semiconductor template according to appendix 1, comprising the substrate and the nitride semiconductor layer.

（付記３）
基板と、
前記基板に積層され、アルミニウム含有窒化物半導体で構成され、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅が１，０００秒以下である窒化物半導体層と、
を有し、
前記窒化物半導体層は、前記基板に中間層を介して接合されており、
前記中間層は、サファイア、炭化シリコンおよび窒化物半導体のいずれでもない材料で構成されている、
窒化物半導体テンプレート。 (Appendix 3)
A substrate,
A nitride semiconductor layer that is laminated on the substrate, is composed of an aluminum-containing nitride semiconductor, and has a (0002) diffraction half-width of 1,000 seconds or less by X-ray rocking curve measurement;
Have
The nitride semiconductor layer is bonded to the substrate via an intermediate layer,
The intermediate layer is made of a material that is not any of sapphire, silicon carbide, and nitride semiconductor,
Nitride semiconductor template.

（付記４）
前記基板と、前記中間層と、前記窒化物半導体層と、からなる付記３に記載の窒化物半導体テンプレート。 (Appendix 4)
4. The nitride semiconductor template according to appendix 3, comprising the substrate, the intermediate layer, and the nitride semiconductor layer.

（付記５）
前記窒化物半導体層の、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅は、３００秒以下である、付記１〜４のいずれか１つに記載の窒化物半導体テンプレート。 (Appendix 5)
The nitride semiconductor template according to any one of appendices 1 to 4, wherein the nitride semiconductor layer has a half-width of (0002) diffraction measured by X-ray rocking curve of 300 seconds or less.

（付記６）
前記窒化物半導体層の、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅は、２００秒以下である、付記１〜５のいずれか１つに記載の窒化物半導体テンプレート。 (Appendix 6)
The nitride semiconductor template according to any one of appendices 1 to 5, wherein the nitride semiconductor layer has a half-width of (0002) diffraction measured by X-ray rocking curve of 200 seconds or less.

（付記７）
前記窒化物半導体層の、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅は、１００秒以下である、付記１〜６のいずれか１つに記載の窒化物半導体テンプレート。 (Appendix 7)
The nitride semiconductor template according to any one of appendices 1 to 6, wherein a half width of (0002) diffraction of the nitride semiconductor layer measured by X-ray rocking curve is 100 seconds or less.

（付記８）
前記窒化物半導体層の、Ｘ線ロッキングカーブ測定による（１０−１２）回折の半値幅は、１，０００秒以下である、付記１〜７のいずれか１つに記載の窒化物半導体テンプレート。 (Appendix 8)
The nitride semiconductor template according to any one of appendices 1 to 7, wherein a half width of (10-12) diffraction of the nitride semiconductor layer measured by X-ray rocking curve is 1,000 seconds or less.

（付記９）
前記窒化物半導体層の、Ｘ線ロッキングカーブ測定による（１０−１２）回折の半値幅は、５００秒以下である、付記１〜８のいずれか１つに記載の窒化物半導体テンプレート。 (Appendix 9)
The nitride semiconductor template according to any one of appendices 1 to 8, wherein a half width of (10-12) diffraction of the nitride semiconductor layer by X-ray rocking curve measurement is 500 seconds or less.

（付記１０）
前記窒化物半導体層の、Ｘ線ロッキングカーブ測定による（１０−１２）回折の半値幅は、３００秒以下である、付記１〜９のいずれか１つに記載の窒化物半導体テンプレート。 (Appendix 10)
The nitride semiconductor template according to any one of appendices 1 to 9, wherein a half width of (10-12) diffraction of the nitride semiconductor layer by X-ray rocking curve measurement is 300 seconds or less.

（付記１１）
前記窒化物半導体層の、Ｘ線ロッキングカーブ測定による（１０−１２）回折の半値幅は、２００秒以下である、付記１〜１０のいずれか１つに記載の窒化物半導体テンプレート。 (Appendix 11)
The nitride semiconductor template according to any one of appendices 1 to 10, wherein a half width of (10-12) diffraction of the nitride semiconductor layer by X-ray rocking curve measurement is 200 seconds or less.

（付記１２）
前記窒化物半導体層のＲＭＳ表面粗さは、１０ｎｍ以下であり、好ましくは５ｎｍ以下である、付記１〜１１のいずれか１つに記載の窒化物半導体テンプレート。 (Appendix 12)
The nitride semiconductor template according to any one of appendices 1 to 11, wherein an RMS surface roughness of the nitride semiconductor layer is 10 nm or less, preferably 5 nm or less.

（付記１３）
前記窒化物半導体層のＩＩＩ族極性面が前記テンプレートの表面として配置され、前記窒化物半導体層の窒素極性面が前記窒化物半導体層と前記基板との接合面として配置されている、付記１〜１２のいずれか１つに記載の窒化物半導体テンプレート。 (Appendix 13)
The Group III polar surface of the nitride semiconductor layer is disposed as a surface of the template, and the nitrogen polar surface of the nitride semiconductor layer is disposed as a joint surface between the nitride semiconductor layer and the substrate. 13. The nitride semiconductor template according to any one of 12 above.

（付記１４）
前記窒化物半導体層の窒素極性面が前記テンプレートの表面として配置され、前記窒化物半導体層のＩＩＩ族極性面が前記窒化物半導体層と前記基板との接合面として配置されている、付記１〜１２のいずれか１つに記載の窒化物半導体テンプレート。 (Appendix 14)
The nitrogen polar surface of the nitride semiconductor layer is disposed as a surface of the template, and the group III polar surface of the nitride semiconductor layer is disposed as a joint surface between the nitride semiconductor layer and the substrate. 13. The nitride semiconductor template according to any one of 12 above.

（付記１５）
前記基板は、結晶性基板または非晶質基板である、付記１〜１４のいずれか１つに記載の窒化物半導体テンプレート。 (Appendix 15)
15. The nitride semiconductor template according to any one of appendices 1 to 14, wherein the substrate is a crystalline substrate or an amorphous substrate.

（付記１６）
前記中間層は、導電材料で構成されている、付記３または４に記載の窒化物半導体テンプレート。 (Appendix 16)
The nitride semiconductor template according to appendix 3 or 4, wherein the intermediate layer is made of a conductive material.

（付記１７）
デバイスを製造するための部材として流通される、付記１〜１６のいずれか１つに記載の窒化物半導体テンプレート。 (Appendix 17)
The nitride semiconductor template according to any one of appendices 1 to 16, distributed as a member for manufacturing a device.

（付記１８）
サファイア、炭化シリコンおよび窒化物半導体のいずれかで構成された第１基板上に、剥離性の膜を介して、アルミニウム含有窒化物半導体で構成された窒化物半導体層を成長させる工程と、
前記剥離性の膜を境界として、前記第１基板から前記窒化物半導体層を剥離させる工程と、
サファイア、炭化シリコンおよび窒化物半導体のいずれでもない材料で構成された第２基板に、前記窒化物半導体層を接合する工程と、
を有する、窒化物半導体テンプレートの製造方法。 (Appendix 18)
Growing a nitride semiconductor layer made of an aluminum-containing nitride semiconductor on a first substrate made of any of sapphire, silicon carbide, and nitride semiconductor via a peelable film;
Peeling the nitride semiconductor layer from the first substrate with the peelable film as a boundary;
Bonding the nitride semiconductor layer to a second substrate made of a material that is not sapphire, silicon carbide, or a nitride semiconductor;
A method for manufacturing a nitride semiconductor template, comprising:

（付記１９）
前記窒化物半導体層を接合する工程では、前記窒化物半導体層を、前記第２基板に直接に接合する、付記１８に記載の窒化物半導体テンプレートの製造方法。 (Appendix 19)
19. The method for manufacturing a nitride semiconductor template according to appendix 18, wherein in the step of bonding the nitride semiconductor layer, the nitride semiconductor layer is directly bonded to the second substrate.

（付記２０）
前記窒化物半導体層を接合する工程では、前記窒化物半導体層を、前記第２基板に中間層を介して接合する、付記１８に記載の窒化物半導体テンプレートの製造方法。 (Appendix 20)
19. The method for manufacturing a nitride semiconductor template according to appendix 18, wherein in the step of bonding the nitride semiconductor layer, the nitride semiconductor layer is bonded to the second substrate via an intermediate layer.

（付記２１）
前記中間層は、金属で構成され、
前記窒化物半導体層を接合する工程では、前記金属の融着により、前記窒化物半導体層を接合する、付記２０に記載の窒化物半導体テンプレートの製造方法。 (Appendix 21)
The intermediate layer is made of metal;
21. The method for manufacturing a nitride semiconductor template according to appendix 20, wherein, in the step of bonding the nitride semiconductor layer, the nitride semiconductor layer is bonded by fusion bonding of the metal.

（付記２２）
前記窒化物半導体層を成長させる工程と、前記窒化物半導体層を剥離させる工程との間に、
前記窒化物半導体層の転位密度を低下させるアニール工程を有する、
付記１８〜２１のいずれか１つに記載の窒化物半導体テンプレートの製造方法。 (Appendix 22)
Between the step of growing the nitride semiconductor layer and the step of peeling the nitride semiconductor layer,
An annealing step for reducing the dislocation density of the nitride semiconductor layer;
The method for producing a nitride semiconductor template according to any one of appendices 18 to 21.

（付記２３）
前記アニール工程は、２枚の、前記第１基板上に前記窒化物半導体層を成長させた積層体を、前記窒化物半導体層同士が対向するように重ね合せた状態で行われる、
付記２２に記載の窒化物半導体テンプレートの製造方法。 (Appendix 23)
The annealing step is performed in a state where two stacked bodies in which the nitride semiconductor layers are grown on the first substrate are overlapped so that the nitride semiconductor layers face each other.
25. A method for manufacturing a nitride semiconductor template according to appendix 22.

（付記２４）
付記１〜１７のいずれか１つに記載の窒化物半導体テンプレートを用いて、または、付記１８〜２３のいずれか１つの窒化物半導体テンプレートの製造方法により、製造されたデバイス。 (Appendix 24)
A device manufactured using the nitride semiconductor template according to any one of Supplementary Notes 1 to 17 or by the method for producing a nitride semiconductor template according to any one of Supplementary Notes 18 to 23.

１０成長基板
１１剥離性の膜
２０窒化物半導体層
３０転写基板
４０支持基板
５０中間層
１００窒化物半導体テンプレート
２００紫外ＬＥＤ
２１０動作層
２２０ｎ側電極
２３０ｐ側電極
DESCRIPTION OF SYMBOLS 10 Growth substrate 11 Peelable film 20 Nitride semiconductor layer 30 Transfer substrate 40 Support substrate 50 Intermediate layer 100 Nitride semiconductor template 200 Ultraviolet LED
210 Operation layer 220 n-side electrode 230 p-side electrode

Claims

A substrate,
A nitride semiconductor layer that is laminated on the substrate, is composed of an aluminum-containing nitride semiconductor, and has a (0002) diffraction half-width of 1,000 seconds or less by X-ray rocking curve measurement;
Have
The nitride semiconductor layer is directly bonded to the substrate;
The substrate is made of a material that is neither sapphire, silicon carbide, nor a nitride semiconductor.
Nitride semiconductor template.

A substrate,
A nitride semiconductor layer that is laminated on the substrate, is composed of an aluminum-containing nitride semiconductor, and has a (0002) diffraction half-width of 1,000 seconds or less by X-ray rocking curve measurement;
Have
The nitride semiconductor layer is bonded to the substrate via an intermediate layer,
The intermediate layer is made of a material that is not any of sapphire, silicon carbide, and nitride semiconductor,
Nitride semiconductor template.

3. The nitride semiconductor template according to claim 1, wherein the nitride semiconductor layer has a half-width of (0002) diffraction measured by X-ray rocking curve of 300 seconds or less.

The nitride semiconductor template according to any one of claims 1 to 3, wherein a half width of (10-12) diffraction of the nitride semiconductor layer measured by X-ray rocking curve is 1,000 seconds or less.

The nitride semiconductor template according to any one of claims 1 to 4, wherein an RMS surface roughness of the nitride semiconductor layer is 10 nm or less.

The nitride semiconductor template according to claim 1, wherein the substrate is a crystalline substrate or an amorphous substrate.

The nitride semiconductor template according to claim 2, wherein the intermediate layer is made of a conductive material.

The nitride semiconductor template of any one of Claims 1-7 distribute | circulated as a member for manufacturing a device.

A device manufactured using the nitride semiconductor template according to claim 1.