[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2019179782A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2019179782A
JP2019179782A JP2018066600A JP2018066600A JP2019179782A JP 2019179782 A JP2019179782 A JP 2019179782A JP 2018066600 A JP2018066600 A JP 2018066600A JP 2018066600 A JP2018066600 A JP 2018066600A JP 2019179782 A JP2019179782 A JP 2019179782A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating film
semiconductor
semiconductor chip
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018066600A
Other languages
English (en)
Inventor
祐太 中村
Yuta Nakamura
祐太 中村
嘉彦 長濱
Yoshihiko Nagahama
嘉彦 長濱
齋藤　卓
Taku Saito
卓 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018066600A priority Critical patent/JP2019179782A/ja
Priority to PCT/JP2019/009398 priority patent/WO2019188131A1/ja
Publication of JP2019179782A publication Critical patent/JP2019179782A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体素子を覆う絶縁膜の平坦性を高めることが可能な半導体装置およびその製造方法を提供する。【解決手段】基板と、前記基板上に設けられた第１半導体素子と、前記第１半導体素子を覆うストッパ膜と、前記ストッパ膜を間にして前記第１半導体素子に対向する第２半導体素子と、前記第２半導体素子と前記ストッパ膜との間に設けられた絶縁膜と、前記絶縁膜および前記ストッパ膜を貫通し、前記第２半導体素子と前記第１半導体素子とを電気的に接続する配線とを備えた半導体装置。【選択図】図１

Description

本開示は、積層された複数の半導体素子を有する半導体装置およびその製造方法に関する。
互いに機能が異なる複数の半導体チップが積み重ねられ積層型の半導体装置の開発が進められている。
例えば、積層型の固体撮像装置が提案されている（例えば、特許文献１参照）。この固体撮像装置では、例えば、画素毎にＰＤ（Photo Diode）等が設けられた半導体素子と、各画素で得られた信号を処理する回路が設けられた半導体素子とが積層されている。複数の半導体素子は、例えばＣｕＣｕ接合等により電気的に接続される。
特開２０１５−２１６３３４号公報
このような積層型の半導体装置では、半導体素子を覆う絶縁膜の平坦性を高めることが望まれている。
したがって、半導体素子を覆う絶縁膜の平坦性を高めることが可能な半導体装置およびその製造方法を提供することが望ましい。
本開示の一実施の形態に係る半導体装置の製造方法は、基板上に第１半導体素子を形成し、第１半導体素子をストッパ膜で覆い、ストッパ膜上に絶縁膜を形成し、絶縁膜およびストッパ膜を間にして、第１半導体素子に第２半導体素子を対向させるとともに、絶縁膜およびストッパ膜を貫通する配線を介して第２半導体素子に第１半導体素子を電気的に接続するものである。
本開示の一実施の形態に係る半導体装置の製造方法では、第１半導体素子をストッパ膜で覆った後に、このストッパ膜上に絶縁膜を形成するので、平坦性の高い絶縁膜が形成される。
本開示の一実施の形態に係る半導体装置は、基板と、基板上に設けられた第１半導体素子と、第１半導体素子を覆うストッパ膜と、ストッパ膜を間にして第１半導体素子に対向する第２半導体素子と、第２半導体素子とストッパ膜との間に設けられた絶縁膜と、絶縁膜およびストッパ膜を貫通し、第２半導体素子と第１半導体素子とを電気的に接続する配線とを備えたものである。
本開示の一実施の形態に係る半導体装置は、第１半導体素子と絶縁膜との間にストッパ膜が設けられているので、絶縁膜の平坦性が高められる。
本開示の一実施の形態に係る半導体装置およびその製造方法によれば、第１半導体素子をストッパ膜で覆うようにしたので、このストッパ膜上の絶縁膜の平坦性を高めることができる。よって、半導体素子を覆う絶縁膜の平坦性を高めることが可能となる。
尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
本開示の一実施の形態に係る撮像装置の構成を表す断面模式図である。 図１に示した第１半導体チップ、第２半導体チップおよび第３半導体チップの構成の一例を表す平面模式図である。 図１に示した第１半導体チップ、第２半導体チップおよび第３半導体チップの構成の他の例を表す平面模式図である。 図１に示した撮像装置の製造方法の一工程を表す断面模式図である。 図３Ａに続く工程を表す断面模式図である。 図３Ｂに続く工程を表す断面模式図である。 図３Ｃに続く工程を表す断面模式図である。 図４Ａに続く工程を表す断面模式図である。 図４Ｂに続く工程を表す断面模式図である。 図４Ｃに続く工程を表す断面模式図である。 図４Ｄに続く工程を表す断面模式図である。 図４Ｅに続く工程を表す断面模式図である。 比較例に係る撮像装置の製造方法の一工程を表す断面模式図である。 図５Ａに続く工程を表す断面模式図である。 図５Ｂに続く工程を表す断面模式図である。 図６に示した工程の他の例を表す断面模式図である。 図１に示した撮像装置の全体構成の一例を表す機能ブロック図である。 図１等に示した撮像装置を含む電子機器の一例を表す機能ブロック図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本開示における実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。
１．実施の形態（第１半導体素子と第２半導体素子との間にストッパ膜を有する撮像装置）
２．適用例（電子機器）
３．応用例
＜実施の形態＞
（撮像装置１の構成）
図１は、本開示の一実施の形態に係る固体撮像装置（撮像装置１）の断面構成の一例を模式的に表したものである。この撮像装置１は、例えば、裏面照射型ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。撮像装置１は、第１半導体チップ２１（第１半導体素子）、第２半導体チップ１１（第２半導体素子）および第３半導体チップ２２（第３半導体素子）を有している。第１半導体チップ２１および第３半導体チップ２２は、支持基板３１（基板）上に設けられている。第２半導体チップ１１は、第１半導体チップ２１および第３半導体チップ２２を間にして支持基板３１に対向している。第１半導体チップ２１および第３半導体チップ２２と、第２半導体チップ１１との間には、ストッパ膜２３および絶縁膜２４が設けられている。第２半導体チップ１１上には、カラーフィルタ４１およびオンチップレンズ４２が設けられている。
図２Ａ，図２Ｂは、第１半導体チップ２１、第２半導体チップ１１および第３半導体チップ２２の平面構成の一例を表している。例えば、第２半導体チップ１１が広い領域にわたって設けられ、この第２半導体チップ１１に平面（図２Ａ，図２ＢのＸＹ平面）視で重なる領域に、第１半導体チップ２１および第３半導体チップ２２が配置されている。このように、例えば、撮像装置１では、第２半導体チップ１１のチップサイズよりも、第１半導体チップ２１および第３半導体チップ２２のチップサイズが小さくなっている。第１半導体チップ２１および第３半導体チップ２２の大きさは、略同じであってもよく（図２Ａ）、異なっていてもよい（図２Ｂ）。
チップサイズの大きな第２半導体チップ１１は、例えば、センサ回路を有している。この第２半導体チップ１１は、例えば、半導体基板を有しており、この半導体基板には、画素毎にＰＤ（光電変換部）が設けられている。第２半導体チップ１１は、複数の配線１１Ｗおよび再配線層Ｅ１１Ａ，Ｅ１１Ｂを有している。再配線層Ｅ１１Ａは、第２半導体チップ１１の配線１１Ｗと第１半導体チップ２１の配線（後述の配線２１Ｗ）とを電気的に接続するためのものである。再配線層Ｅ１１Ｂは、第２半導体チップ１１の配線１１Ｗと第３半導体チップ２２の配線（後述の配線２２Ｗ）とを電気的に接続するためのものである。配線１１Ｗおよび再配線層Ｅ１１Ａ，Ｅ１１Ｂは、例えば銅（Ｃｕ）により構成されている。第２半導体チップ１１の受光面に、カラーフィルタ４１およびオンチップレンズ４２が設けられ、第２半導体チップ１１の受光面と反対の面に、第１半導体チップ２１および第３半導体チップ２２が設けられている。
第２半導体チップ１１に対向して設けられた第１半導体チップ２１は、例えば、第２半導体チップ２１のＰＤに電気的に接続されたメモリ回路を有している。この第１半導体チップ２１は、例えば、半導体基板を有しており、この半導体基板のｐ型の半導体ウェル領域に、複数のＭＯＳ（Metal Oxide Semiconductor）トランジスタが設けられている。メモリ回路は、例えば、この複数のＭＯＳトランジスタを用いて構成されている。第１半導体チップ２１は、複数の配線２１Ｗおよび再配線層Ｅ２１を有している。配線２１Ｗおよび再配線層Ｅ２１（配線）は、例えば銅（Ｃｕ）により構成されている。再配線層Ｅ２１は、ストッパ膜２３および絶縁膜２４を貫通し、第２半導体チップ１１の再配線層Ｅ１１Ａに接続されている。この再配線層Ｅ２１，Ｅ１１Ａを介した配線２１Ｗと配線１１Ｗとの電気的な接続は、例えばＣｕＣｕ接合により構成されている。即ち、第１半導体チップ２１は第２半導体チップ１１に、例えばＣｕＣｕ接合により電気的に接続されている。
第３半導体チップ２２は、第１半導体チップ２１とともに、第２半導体チップ１１に対向して設けられている。換言すれば、第３半導体チップ２２および第１半導体チップ２１は、同層に配置されている。この第３半導体チップ２２は、例えば、第２半導体チップ２１のＰＤに電気的に接続されたロジック回路を有している。この第３半導体チップ２２は、例えば、半導体基板を有しており、この半導体基板のｐ型の半導体ウェル領域に、複数のＭＯＳトランジスタが設けられている。ロジック回路は、例えば、この複数のＭＯＳトランジスタを用いて構成されている。第３半導体チップ２２は、複数の配線２２Ｗおよび再配線層Ｅ２２を有している。配線２２Ｗおよび再配線層Ｅ２２は、例えば銅（Ｃｕ）により構成されている。再配線層Ｅ２２は、ストッパ膜２３および絶縁膜２４を貫通し、第２半導体チップ１１の再配線層Ｅ１１Ｂに接続されている。この再配線層Ｅ２２，Ｅ１１Ｂを介した配線２２Ｗと配線１１Ｗとの電気的な接続は、例えばＣｕＣｕ接合により構成されている。即ち、第３半導体チップ２２は第２半導体チップ１１に、例えばＣｕＣｕ接合により電気的に接続されている。
第１半導体チップ２１および第３半導体チップ２２は、ストッパ膜２３で覆われている。ストッパ膜２３は、第１半導体チップ２１および第３半導体チップ２２の上面および側面を覆い、支持基板３１上に設けられている。ストッパ膜２３は、絶縁膜２４を形成する際のエッチングストッパとして用いられるものである。本実施の形態では、このストッパ膜２３が設けられているので、絶縁膜２４の平坦性を高めることができる。
ストッパ膜２３は、絶縁膜２４の構成材料に対してエッチングストッパとして機能する材料により構成されている。例えば、絶縁膜２４が酸化シリコン（ＳｉＯ）により構成されているとき、ストッパ膜２３には、窒化シリコン（ＳｉＮ）または炭化シリコン（ＳｉＣ）等を用いることができる。
ストッパ膜２３は、平面（図１のＸＹ平面）視で第１半導体チップ２１の中央部および第３半導体チップ２２の中央部に重なる位置に、薄膜部２３Ｔを有している。より具体的には、薄膜部２３Ｔは、第１半導体チップ２１の上面の中央部および第３半導体チップ２２の上面の中央部に設けられている。この薄膜部２３Ｔは、他の部分のストッパ膜２３の厚みよりも小さい厚みを有する部分である。換言すれば、第１半導体チップ２１および第３半導体チップ２２の上面の端部から側面を覆うストッパ膜２３の厚みは、第１半導体チップ２１および第３半導体チップ２２の上面の中央部を覆うストッパ膜２３（薄膜部２３Ｔ）の厚みよりも大きくなっている。薄膜部２３Ｔは、例えば、第１半導体チップ２１および第３半導体チップ２２の端部から５μｍ〜２０μｍ程度内側に設けられている。詳細は後述するが、このようなストッパ膜２３の薄膜部２３Ｔは、絶縁膜２４を形成する際の反転エッチング加工により生じるものである。薄膜部２３Ｔ以外のストッパ膜２３の厚みは、例えば５００ｎｍであり、薄膜部２３Ｔの厚みは例えば４００ｎｍである。
第１半導体チップ２１および第３半導体チップ２２は、ストッパ膜２３を間にして、絶縁膜２４に覆われている。絶縁膜２４は平坦面を有しており、この平坦面に接して第２半導体チップ１１が設けられている。絶縁膜２４の平坦面は、例えば、ＣＭＰ（Chemical Mechanical Polishing）等の平坦化処理により形成される（後述）。絶縁膜２４は、例えば酸化シリコン（ＳｉＯ）等により構成されている。絶縁膜２４の厚みは、例えば１５００ｎｍである。
絶縁膜２４上には、第２半導体チップ１１、カラーフィルタ４１およびオンチップレンズ４２がこの順に設けられている。第２半導体チップ１１の受光面に設けられたカラーフィルタ４１は、例えば赤色（Ｒ）フィルタ、緑色（Ｇ）フィルタ、青色（Ｂ）フィルタおよび白色フィルタ（Ｗ）のいずれかであり、例えば画素毎に設けられている。これらのカラーフィルタ４１は、規則的な色配列（例えばベイヤー配列）で設けられている。このようなカラーフィルタ４１を設けることにより、撮像装置１では、その色配列に対応したカラーの受光データが得られる。
カラーフィルタ４１上のオンチップレンズ４２は、画素毎に、第２半導体チップ１１のＰＤに対向する位置に設けられている。このオンチップレンズ４２に入射した光は、画素毎にＰＤに集光されるようになっている。このオンチップレンズ４２のレンズ系は、画素のサイズに応じた値に設定されている。オンチップレンズ４２のレンズ材料としては、例えば有機材料やシリコン酸化膜（ＳｉＯ）等が挙げられる。
支持基板３１は、第１半導体チップ２１および第３半導体チップ２２を支持している。この支持基板３１は、例えば、製造段階で第１半導体チップ２１および第３半導体チップ２２の強度を確保するためのものであり、例えばシリコン（Ｓｉ）基板によって構成されている。
（撮像装置１の製造方法）
このような撮像装置１は、例えば以下のようにして製造することができる（図３Ａ〜図４Ｆ）。
まず、図３Ａに示したように、再配置基板５１上に、第１半導体チップ２１および第３半導体チップ２２を並べて配置する。このとき、例えば、第１半導体チップ２１および第３半導体チップ２２は各々、配線２１Ｗ，２２Ｗが設けられた側と反対側の面が、再配置基板５１に固定される。第１半導体チップ２１および第３半導体チップ２２は、例えば、ウェハの状態から個片化されたものである。再配置基板５１と第１半導体チップ２１および第３半導体チップ２２との間には、例えば、粘着剤が設けられている。
第１半導体チップ２１および第３半導体チップ２２を再配置基板５１上に配置した後、図３Ｂに示したように、第１半導体チップ２１および第３半導体チップ２２を間にして、再配置基板５１に支持基板３１を対向させる。この後、これらを反転させ、第１半導体チップ２１および第３半導体チップ２２から、再配置基板５１を剥離する。
次いで、図３Ｃに示したように、支持基板３１上に、ダミーチップ２５Ａ，２５Ｂを設ける。ダミーチップ２５Ａ，２５Ｂは、第１半導体チップ２１および第３半導体チップ２２が設けられた領域と、これらが無い領域との段差に起因した絶縁膜２４の平坦性の低下を抑えるためのものである。ダミーチップ２５Ａ，２５Ｂを設けずに、次の工程を行うようにしてもよい。図３Ｃには、２つのダミーチップ２５Ａ，２５Ｂを示したが、３つ以上のダミーチップを設けるようにしてもよい。
支持基板３１上に、第１半導体チップ２１および第３半導体チップ２２を設けた後、図４Ａに示したように、第１半導体チップ２１および第３半導体チップ２２を覆うように、支持基板３１の全面に、ストッパ膜２３および第１絶縁膜２４Ａをこの順に成膜する。支持基板３１上に、ダミーチップ２５Ａ，２５Ｂ（図３Ｃ）が設けられているとき、このダミーチップ２５Ａ，２５Ｂも、ストッパ膜２３および第１絶縁膜２４Ａで覆われる。ストッパ膜２３は、例えば、厚み５００ｎｍの窒化シリコンを成膜して形成する。第１絶縁膜２４Ａは、後述の第２絶縁膜２４Ｂとともに、絶縁膜２４を形成するためのものである。第１絶縁膜２４Ａは、例えば、厚みｔＡの酸化シリコンを成膜して形成する。第１絶縁膜２４Ａの厚みｔＡは、例えば、１０μｍである。
第１絶縁膜２４Ａを成膜した後、図４Ｂに示したように、反転エッチング加工を施す。反転エッチング加工として、例えばドライエッチング加工を行う。本実施の形態では、この反転エッチング加工を、第１半導体チップ２１および第３半導体チップ２２の上面中央部のストッパ膜２３が露出されるまで行う。詳細は後述するが、これにより、反転加工量のばらつきが抑えられ、絶縁膜２４の平坦性を高めることができる。この反転エッチング加工により、露出されたストッパ膜２３が薄膜化し、薄膜部２３Ｔが形成される。第１半導体チップ２１および第３半導体チップの端部を覆う第１絶縁膜２４Ａは残存し、第１半導体チップ２１および第３半導体チップの端部には第１絶縁膜２４Ａの凸部２４ＡＣが形成される。第１半導体チップ２１および第３半導体チップの側面および支持基板３１上には、第１絶縁膜２４Ａが所定の厚みで残存する。
第１絶縁膜２４Ａに反転エッチング加工を施した後、図４Ｃに示したように、ストッパ膜２３上および第１絶縁膜２４Ａ上に、厚みｔＢの第２絶縁膜２４Ｂを成膜する。この第２絶縁膜２４Ｂは、第１絶縁膜２４Ａの凸部２４ＡＣを平坦化する（後述の図４Ｄ）際に、必要な削り込み量を確保するためのものである。換言すれば、けずりしろ分となる第２絶縁膜２４Ｂを成膜すればよい。第２絶縁膜２４Ｂは、例えば、酸化シリコンを成膜して形成する。第２絶縁膜２４Ｂの厚みｔＢは、例えば、３μｍである。
第２絶縁膜２４Ｂを成膜した後、例えば、ＣＭＰ法を用いて、第２絶縁膜２４Ｂおよび第１絶縁膜２４Ａの平坦化処理を行う。これにより、凸部２４ＡＣを除去され、平坦化された絶縁膜２４が形成される（図４Ｄ）。このとき、第１半導体チップ２１および第３半導体チップ２２上に、所定の厚みで絶縁膜２４が形成されるようにする。
支持基板３１上に、第１半導体チップ２１および第３半導体チップ２２とともに、ダミーチップ２５Ａ，２５Ｂが設けられた状態で、第１絶縁膜２４Ａおよび第２絶縁膜２４Ｂの平坦化処理を行うことにより、研磨パッドのたわみによる反転領域の膜減りが抑えられる。よって、より絶縁膜２４の平坦性を高めることができる。
絶縁膜２４を形成した後、図４Ｅに示したように、ストッパ膜２３および絶縁膜２４を貫通する再配線層Ｅ２１，Ｅ２２を形成する。
次いで、図４Ｆに示したように、再配置基板５２に固定された第２半導体チップ１１を、第１半導体チップ２１および第３半導体チップ２２に対向させ、第２半導体チップ１１を、第１半導体チップ２１および第３半導体チップ２２に接続する。最後に、再配置基板５２を第２半導体チップ１１から剥離することにより、図１に示した撮像装置１が完成する。
（撮像装置１の動作）
このような撮像装置１では、例えば次のようにして信号電荷（例えば、電子）が取得される。光が、オンチップレンズ４２およびカラーフィルタ４１等を通過して第２半導体チップ１１に入射すると、この光は各画素のＰＤで検出（吸収）され、赤，緑または青の色光が光電変換される。ＰＤで発生した電子−正孔対のうち、信号電荷（例えば、電子）が、撮像信号に変換され、第１半導体チップ２１のメモリ回路および第３半導体チップ２２のロジック回路で処理される。
（撮像装置１の作用・効果）
本実施の形態では、第１半導体チップ２１および第３半導体チップ２２を、ストッパ膜２３で覆った後に、このストッパ膜２３上に第１絶縁膜２４Ａを成膜するので、ストッパ膜２３により第１絶縁膜２４Ａの反転エッチング加工を終了させることができる。したがって、反転エッチング加工量のばらつきに起因した絶縁膜２４の平坦性の低下が抑えられ、絶縁膜２４の平坦性を高めることができる。以下、この作用効果について、比較例を用いて説明する。
図５Ａ，図５Ｂは、比較例に係る撮像装置の製造方法を工程順に表したものである。この撮像装置は、以下のようにして製造する。まず、図５Ａに示したように、支持基板３１上の第１半導体チップ２１および第３半導体チップ２２を直接、絶縁膜１２４で覆う。次いで、図５Ｂに示したように、この絶縁膜１２４に反転エッチング加工を施す。この反転エッチング加工は、絶縁膜１２４の平坦性を高めるために行うものである。詳細には、絶縁膜１２４の平坦化処理の際に、第１半導体チップ２１および第３半導体チップ２２近傍では、絶縁膜１２４の研磨レートが低くなり、絶縁膜１２４にグローバル段差が生じやすくなる。絶縁膜１２４に反転エッチング加工を施した後、絶縁膜１２４の平坦化処理を行うことにより、このグローバル段差の発生が抑えられる。この撮像装置の製造方法では、反転エッチング加工の際に、第１半導体チップ２１および第３半導体チップ２２上に、厚みｔ１００で絶縁膜１２４を残存させる。
図６，図７は、図５Ｂに続く工程を表している。厚みｔ１００が大きい場合には、絶縁膜１２４を平坦化処理した際に、第１半導体チップ２１および第３半導体チップ２２上の絶縁膜１２４が凸状に盛り上がりやすい（図６）。一方、厚みｔ１００が小さい場合には、絶縁膜１２４を平坦化処理した際に、第１半導体チップ２１および第３半導体チップ２２上の絶縁膜１２４が凹状にへこみやすい（図７）。このように、絶縁膜１２４の厚みｔ１００のばらつきに起因して、グローバル段差が生じ、絶縁膜１２４の平坦性が低下する。グローバル段差のある絶縁膜１２４は、例えば、露光工程でデフォーカスを生じさせ、線幅のばらつきを生じさせる。
これに対し、本実施の形態では、第１半導体チップ２１および第３半導体チップ２２上にストッパ膜２３を設け、このストッパ膜２３が露出されるまで、第１絶縁膜２４Ａに反転エッチング加工を施している。したがって、反転エッチング加工量のばらつきが抑えられる。この反転エッチング加工の後、第１絶縁膜２４Ａおよび第２絶縁膜２４Ｂの平坦化処理を行い、絶縁膜２４を形成する。したがって、反転エッチング加工量のばらつきに起因した絶縁膜２４のグローバル段差の発生が抑えられる。よって、絶縁膜２４の平坦性を高めることができる。これにより、撮像装置１では、露光工程でのデフォーカスの発生が抑えられ、均一な線幅のパターンを形成することができる。
以上のように、本実施の形態では、第１半導体チップ２１および第３半導体チップ２２をストッパ膜２３で覆うようにしたので、このストッパ膜２３上の絶縁膜２４の平坦性を高めることができる。よって、第１半導体チップ２１および第３半導体チップ２２を覆う絶縁膜２４の平坦性を高めることが可能となる。
図８は、撮像装置１の全体構成の一例を表す機能ブロック図である。撮像装置１は、素子領域Ｒ１と、この素子領域Ｒ１を駆動する回路部１３０とを有している。回路部１３０は、例えば行走査部１３１、水平選択部１３３、列走査部１３４およびシステム制御部１３２を有している。
素子領域Ｒ１は、例えば行列状に２次元配置された複数の画素Ｐを有している。画素Ｐには、例えば画素行ごとに画素駆動線Ｌread（例えば、行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素Ｐからの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌreadの一端は、行走査部１３１の各行に対応した出力端に接続されている。
行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、素子領域Ｒ１の各画素Ｐを、例えば行単位で駆動する画素駆動部である。行走査部１３１によって選択走査された画素行の各画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通して水平選択部１３３に供給される。水平選択部１３３は、垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等によって構成されている。
列走査部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsigの各々を通して伝送される各画素の信号が順番に水平信号線１３５に出力され、当該水平信号線１３５を通して図示しない信号処理部等へ入力される。
＜適用例＞
上述の撮像装置１は、例えばカメラなど、様々なタイプの電子機器に適用することができる。図９に、その一例として、電子機器３（カメラ）の概略構成を示す。この電子機器３は、例えば静止画または動画を撮影可能なカメラであり、撮像装置１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、撮像装置１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
光学系３１０は、被写体からの像光（入射光）を撮像装置１へ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、撮像装置１への光照射期間および遮光期間を制御するものである。駆動部３１３は、撮像装置１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、撮像装置１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
＜体内情報取得システムへの応用例＞
更に、本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図１０は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
カプセル型内視鏡１０１００と外部制御装置１０２００の構成及び機能についてより詳細に説明する。
カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、及び制御部１０１１７が収納されている。
光源部１０１１１は、例えばＬＥＤ（light emitting diode）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
撮像部１０１１２は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
画像処理部１０１１３は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図１０では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び制御部１０１１７に供給され、これらの駆動に用いられ得る。
制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
外部制御装置１０２００は、ＣＰＵ，ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Noise reduction）処理及び／又は手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１０１１２に適用され得る。これにより、検出精度が向上する。
＜内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図１１は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図１１では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図１２は、図１１に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、検出精度が向上する。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜移動体への応用例＞
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１４は、撮像部１２０３１の設置位置の例を示す図である。
図１４では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031に適用され得る。撮像部12031に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
以上、実施の形態を挙げて説明したが、本開示内容は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した撮像装置の構成は一例であり、更に他の層を備えていてもよい。また、各層の材料や厚みも一例であって、上述のものに限定されるものではない。
また、上記実施の形態では、撮像装置１が、第１半導体チップ２１、第２半導体チップ１１および第３半導体チップ２２を有する例について説明したが、撮像装置１は少なくとも２つの半導体チップを有していればよい。また、撮像装置１は４つ以上の半導体チップを有していてもよい。
また、上記実施の形態では、第１半導体チップ２１または第３半導体チップ２２と第２半導体チップ１１とを、再配線層Ｅ１１Ａ，Ｅ１１Ｂ，Ｅ２１，Ｅ２２を用いて接続する場合について説明したが、これらは再配線層を用いずにＣｕＣｕ接合されていてもよい。更に、これらは貫通電極等の他の方法により電気的に接続されていてもよい。
また、上記実施の形態では、本技術の半導体装置を撮像装置に適用する場合について説明したが、本技術は撮像装置以外の半導体装置に適用するようにしてもよい。
また、上記実施の形態では、本技術を半導体装置に適用する場合について説明したが、本技術は電子デバイス全般に適用可能である。
上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
尚、本開示は、以下のような構成であってもよい。
（１）
基板と、
前記基板上に設けられた第１半導体素子と、
前記第１半導体素子を覆うストッパ膜と、
前記ストッパ膜を間にして前記第１半導体素子に対向する第２半導体素子と、
前記第２半導体素子と前記ストッパ膜との間に設けられた絶縁膜と、
前記絶縁膜および前記ストッパ膜を貫通し、前記第２半導体素子と前記第１半導体素子とを電気的に接続する配線と
を備えた半導体装置。
（２）
更に、前記基板上に設けられるとともに、前記ストッパ膜で覆われた第３半導体素子を有し、
前記第２半導体素子は、前記第１半導体素子および前記第３半導体素子に対向して設けられている
前記（１）に記載の半導体装置。
（３）
前記ストッパ膜は、前記第１半導体素子に重なる位置に、他の部分よりも小さい厚みを有する薄膜部を有する
前記（１）または（２）に記載の半導体装置。
（４）
前記薄膜部は、前記第１半導体素子の中央部に重なる配置されている
前記（３）に記載の半導体装置。
（５）
前記絶縁膜は平坦面を有し、
前記絶縁膜の平坦面に前記第２半導体素子が設けられている
前記（１）ないし（４）のうちいずれか１つに記載の半導体装置。
（６）
前記配線はＣｕＣｕ接合を含む
前記（１）ないし（５）のうちいずれか１つに記載の半導体装置。
（７）
前記第２半導体素子には画素毎に光電変換部が設けられている
前記（１）ないし（６）のうちいずれか１つに記載の半導体装置。
（８）
前記絶縁膜は、酸化シリコン（ＳｉＯ）を含む
前記（１）ないし（７）のうちいずれか１つに記載の半導体装置。
（９）
前記ストッパ膜は、窒化シリコン（ＳｉＮ）または炭化シリコン（ＳｉＣ）を含む
前記（１）ないし（８）のうちいずれか１つに記載の半導体装置。
（１０）
基板上に第１半導体素子を形成し、
前記第１半導体素子をストッパ膜で覆い、
前記ストッパ膜上に絶縁膜を形成し、
前記絶縁膜および前記ストッパ膜を間にして、前記第１半導体素子に第２半導体素子を対向させるとともに、前記絶縁膜および前記ストッパ膜を貫通する配線を介して前記第２半導体素子に前記第１半導体素子を電気的に接続する
半導体装置の製造方法。
（１１）
前記絶縁膜の形成は、
前記ストッパ膜上に第１絶縁膜を成膜し、
前記第１半導体素子上の前記第１絶縁膜に、前記ストッパ膜が露出されるまで反転エッチング加工を施し、
前記反転エッチング加工を施した後、前記ストッパ膜上または前記第１絶縁膜上に第２絶縁膜を成膜し、
前記第２絶縁膜および前記第１絶縁膜を平坦化することを含む
前記（１０）に記載の半導体装置の製造方法。
（１２）
前記第２絶縁膜および前記第１絶縁膜の平坦化はＣＭＰを用いて行う
前記（１１）に記載の半導体装置の製造方法。
（１３）
前記基板上に前記第１半導体素子とともに、第３半導体素子を形成し、
前記第１半導体素子および前記第３半導体素子を前記ストッパ膜で覆う
前記（１０）ないし（１２）のうちいずれか１つに記載の半導体装置の製造方法。
（１４）
前記基板上に前記第１半導体素子とともに、ダミー半導体素子を形成し、
前記第１半導体素子および前記ダミー半導体素子を前記ストッパ膜で覆う
前記（１０）ないし（１３）のうちいずれか１つに記載の半導体装置の製造方法。
１…撮像装置、３…電子機器、１１…第２半導体チップ、１１Ｗ，２１Ｗ，２２Ｗ…配線、２１…第１半導体チップ、２２…第３半導体チップ、２３…ストッパ膜、２３Ｔ…薄膜部、２４…絶縁膜、２４Ａ…第１絶縁膜、２４Ｂ…第２絶縁膜、３１…支持基板、４１…カラーフィルタ、４２…オンチップレンズ、５１，５２…再配置基板、Ｅ１１Ａ，Ｅ１１Ｂ，Ｅ２１，Ｅ２２…再配線層、Ｐ…画素。

Claims (14)

  1. 基板と、
    前記基板上に設けられた第１半導体素子と、
    前記第１半導体素子を覆うストッパ膜と、
    前記ストッパ膜を間にして前記第１半導体素子に対向する第２半導体素子と、
    前記第２半導体素子と前記ストッパ膜との間に設けられた絶縁膜と、
    前記絶縁膜および前記ストッパ膜を貫通し、前記第２半導体素子と前記第１半導体素子とを電気的に接続する配線と
    を備えた半導体装置。
  2. 更に、前記基板上に設けられるとともに、前記ストッパ膜で覆われた第３半導体素子を有し、
    前記第２半導体素子は、前記第１半導体素子および前記第３半導体素子に対向して設けられている
    請求項１に記載の半導体装置。
  3. 前記ストッパ膜は、前記第１半導体素子に重なる位置に、他の部分よりも小さい厚みを有する薄膜部を有する
    請求項１に記載の半導体装置。
  4. 前記薄膜部は、前記第１半導体素子の中央部に重なる配置されている
    請求項３に記載の半導体装置。
  5. 前記絶縁膜は平坦面を有し、
    前記絶縁膜の平坦面に前記第２半導体素子が設けられている
    請求項１に記載の半導体装置。
  6. 前記配線はＣｕＣｕ接合を含む
    請求項１に記載の半導体装置。
  7. 前記第２半導体素子には画素毎に光電変換部が設けられている
    請求項１に記載の半導体装置。
  8. 前記絶縁膜は、酸化シリコン（ＳｉＯ）を含む
    請求項１に記載の半導体装置。
  9. 前記ストッパ膜は、窒化シリコン（ＳｉＮ）または炭化シリコン（ＳｉＣ）を含む
    請求項１に記載の半導体装置。
  10. 基板上に第１半導体素子を形成し、
    前記第１半導体素子をストッパ膜で覆い、
    前記ストッパ膜上に絶縁膜を形成し、
    前記絶縁膜および前記ストッパ膜を間にして、前記第１半導体素子に第２半導体素子を対向させるとともに、前記絶縁膜および前記ストッパ膜を貫通する配線を介して前記第２半導体素子に前記第１半導体素子を電気的に接続する
    半導体装置の製造方法。
  11. 前記絶縁膜の形成は、
    前記ストッパ膜上に第１絶縁膜を成膜し、
    前記第１半導体素子上の前記第１絶縁膜に、前記ストッパ膜が露出されるまで反転エッチング加工を施し、
    前記反転エッチング加工を施した後、前記ストッパ膜上または前記第１絶縁膜上に第２絶縁膜を成膜し、
    前記第２絶縁膜および前記第１絶縁膜を平坦化することを含む
    請求項１０に記載の半導体装置の製造方法。
  12. 前記第２絶縁膜および前記第１絶縁膜の平坦化はＣＭＰを用いて行う
    請求項１１に記載の半導体装置の製造方法。
  13. 前記基板上に前記第１半導体素子とともに、第３半導体素子を形成し、
    前記第１半導体素子および前記第３半導体素子を前記ストッパ膜で覆う
    請求項１０に記載の半導体装置の製造方法。
  14. 前記基板上に前記第１半導体素子とともに、ダミー半導体素子を形成し、
    前記第１半導体素子および前記ダミー半導体素子を前記ストッパ膜で覆う
    請求項１０に記載の半導体装置の製造方法。
JP2018066600A 2018-03-30 2018-03-30 半導体装置および半導体装置の製造方法 Pending JP2019179782A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018066600A JP2019179782A (ja) 2018-03-30 2018-03-30 半導体装置および半導体装置の製造方法
PCT/JP2019/009398 WO2019188131A1 (ja) 2018-03-30 2019-03-08 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018066600A JP2019179782A (ja) 2018-03-30 2018-03-30 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019179782A true JP2019179782A (ja) 2019-10-17

Family

ID=68059879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018066600A Pending JP2019179782A (ja) 2018-03-30 2018-03-30 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP2019179782A (ja)
WO (1) WO2019188131A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022244266A1 (ja) 2021-05-21 2022-11-24 昭和電工マテリアルズ株式会社 半導体装置の製造方法、及び、半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202118280A (zh) * 2019-09-10 2021-05-01 日商索尼半導體解決方案公司 攝像裝置、電子機𠾖及製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810958B2 (ja) * 2005-02-28 2011-11-09 ソニー株式会社 ハイブリット回路装置
CN105938825B (zh) * 2011-05-24 2019-04-05 索尼公司 半导体图像接收装置
JP6245474B2 (ja) * 2014-04-21 2017-12-13 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、並びに、電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022244266A1 (ja) 2021-05-21 2022-11-24 昭和電工マテリアルズ株式会社 半導体装置の製造方法、及び、半導体装置
KR20240012369A (ko) 2021-05-21 2024-01-29 가부시끼가이샤 레조낙 반도체 장치의 제조 방법, 및, 반도체 장치

Also Published As

Publication number Publication date
WO2019188131A1 (ja) 2019-10-03

Similar Documents

Publication Publication Date Title
US10872998B2 (en) Chip size package, method of manufacturing the same, electronic device, and endoscope
WO2019220810A1 (ja) 固体撮像素子および固体撮像装置
WO2018074250A1 (ja) 半導体装置、製造方法、および電子機器
WO2018180569A1 (ja) 固体撮像装置、および電子機器
WO2018088284A1 (ja) 固体撮像素子および製造方法、並びに電子機器
JPWO2019155841A1 (ja) 固体撮像素子および撮像装置
US11715751B2 (en) Solid-state imaging element, electronic apparatus, and semiconductor device
US12087796B2 (en) Imaging device
US20220005858A1 (en) Solid-state imaging device and electronic device
US20210167106A1 (en) Solid-state imaging device and method for manufacturing the same
WO2019188131A1 (ja) 半導体装置および半導体装置の製造方法
WO2020195564A1 (ja) 撮像装置
JP7422676B2 (ja) 撮像装置
US20220005853A1 (en) Semiconductor device, solid-state imaging device, and electronic equipment
WO2022138097A1 (ja) 固体撮像装置およびその製造方法
WO2019239767A1 (ja) 撮像装置
WO2019230243A1 (ja) 撮像装置
WO2019097949A1 (ja) 半導体装置および半導体の製造方法、並びに撮像装置
JP2022094727A (ja) 固体撮像装置およびその製造方法
JPWO2020137282A1 (ja) 撮像素子および電子機器