JP2019161701A - Power conversion apparatus - Google Patents
Power conversion apparatus Download PDFInfo
- Publication number
- JP2019161701A JP2019161701A JP2018041145A JP2018041145A JP2019161701A JP 2019161701 A JP2019161701 A JP 2019161701A JP 2018041145 A JP2018041145 A JP 2018041145A JP 2018041145 A JP2018041145 A JP 2018041145A JP 2019161701 A JP2019161701 A JP 2019161701A
- Authority
- JP
- Japan
- Prior art keywords
- value
- current
- duty
- period
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、電力変換装置に関する。 The present invention relates to a power conversion device.
従来、特許文献１、２に記載されているように、複数のインバータで回転電機としてのモータを通電する電力変換装置が知られている。この電力変換装置では、複数の各インバータに電流検出部としてのシャント抵抗が設けられている。
Conventionally, as described in
各インバータにシャント抵抗が設けられるとき、インバータの数に応じて、シャント抵抗の数が増加する。シャント抵抗の数が増加するとき、シャント抵抗による損失が増加する。シャント抵抗による損失が増加すると、モータの効率が低下する。 When each inverter is provided with a shunt resistor, the number of shunt resistors increases according to the number of inverters. When the number of shunt resistors increases, the loss due to shunt resistors increases. As the loss due to shunt resistance increases, the efficiency of the motor decreases.
本発明の目的は、複数のインバータで回転電機を通電する場合において、回転電機の効率を向上させる電力変換装置を提供することにある。 The objective of this invention is providing the power converter device which improves the efficiency of a rotary electric machine, when supplying electricity to a rotary electric machine with a some inverter.
本発明の電力変換装置（１、２、３）は、複数の巻線組（８１、８２、８３）を有する回転電機（８０）を制御する。巻線組は、３相以上の巻線（８１１、８１２、８１３、８２１、８２２、８２３、８３１、８３２、８３３）を含む。電力変換装置（１、２、３）は、複数のインバータ（１１、１２、１３）、電流検出部（２１、２２、２３、２４）、基準信号生成部（６６）、制御部（６０）および電流取得部（５１、５２、５３、５４）を備える。 The power converter (1, 2, 3) of the present invention controls a rotating electrical machine (80) having a plurality of winding sets (81, 82, 83). The winding set includes three or more phase windings (811, 812, 813, 821, 822, 823, 831, 832, 833). The power conversion device (1, 2, 3) includes a plurality of inverters (11, 12, 13), a current detection unit (21, 22, 23, 24), a reference signal generation unit (66), a control unit (60), and A current acquisition unit (51, 52, 53, 54) is provided.
インバータは、巻線組ごとに対応して設けられており、電源（９）から電力が供給される。インバータは、高電位側に設けられる高電位側スイッチング素子（１１１、１１２、１１３、１２１、１２２、１２３、１３１、１３２、１３３）を有する。また、インバータは、低電位側に設けられる低電位側スイッチング素子（１１４、１１５、１１６、１２４、１２５、１２６、１３４、１３５、１３６）を有する。 The inverter is provided corresponding to each winding group, and power is supplied from the power source (9). The inverter includes high potential side switching elements (111, 112, 113, 121, 122, 123, 131, 132, 133) provided on the high potential side. The inverter includes low potential side switching elements (114, 115, 116, 124, 125, 126, 134, 135, 136) provided on the low potential side.
電流検出部は、インバータおよび電源の共通配線（Ｌｇ１、Ｌｇ２、Ｌｇ３、Ｌｇ）に設けられている。
基準信号生成部は、搬送波である基準信号（Ｐ）を生成可能である。基準信号は、１周期の区間である基準信号周期（Ｔｐ）を有する。
The current detection unit is provided in the common wiring (Lg1, Lg2, Lg3, Lg) of the inverter and the power source.
The reference signal generation unit can generate a reference signal (P) that is a carrier wave. The reference signal has a reference signal period (Tp) that is an interval of one period.
制御部は、基準信号周期にインバータの数（Ｎｉ）を乗算した区間以上の周期である制御周期（Ｔｃ）毎に、基準信号およびデューティ指令値（Ｄｕ、Ｄｖ、Ｄｗ）に基づき、高電位側スイッチング素子および低電位側スイッチング素子のオンオフ作動を制御する。
電流取得部は、制御周期毎に複数回、電流検出部が検出した電流値を取得する。
Based on the reference signal and the duty command value (Du, Dv, Dw) for each control cycle (Tc) that is a cycle equal to or longer than the interval obtained by multiplying the reference signal cycle by the number of inverters (Ni), the control unit The on / off operation of the switching element and the low potential side switching element is controlled.
The current acquisition unit acquires the current value detected by the current detection unit a plurality of times for each control cycle.
低電位側スイッチング素子が全オンであるとき、または、高電位側スイッチング素子が全オンであるときを無効電圧ベクトル（Ｖ０、Ｖ７）とする。制御周期または基準信号周期の前半期間におけるデューティ指令値を前半デューティ指令値とする。制御周期または基準信号周期の後半期間におけるデューティ指令値を後半デューティ指令値とする。 The invalid voltage vector (V0, V7) is when the low potential side switching element is fully on or when the high potential side switching element is fully on. The duty command value in the first half period of the control cycle or reference signal cycle is defined as the first half duty command value. The duty command value in the second half period of the control cycle or the reference signal cycle is set as the second half duty command value.
また、制御部は、電流検出タイミング調整演算部（７４、２７４）を有する。
電流検出タイミング調整演算部は、電流取得部の取得回数の半数以上において、半数以上のインバータが無効電圧ベクトルとなるように、前半デューティ指令値および後半デューティ指令値を演算する。
また、電流検出タイミング調整演算部は、全てのインバータに対して、制御周期において少なくとも１回、それぞれのインバータに流れた電流を含む電流値を、電流取得部が取得可能となるように、前半デューティ指令値および後半デューティ指令値を演算する。
In addition, the control unit includes current detection timing adjustment calculation units (74, 274).
The current detection timing adjustment calculation unit calculates the first half duty command value and the second half duty command value so that more than half of the inverters become the invalid voltage vector in more than half of the number of acquisitions of the current acquisition unit.
In addition, the current detection timing adjustment calculation unit is configured so that the current acquisition unit can acquire the current value including the current flowing through each inverter at least once in the control cycle for all inverters. The command value and the latter half duty command value are calculated.
電流検出タイミング調整演算部により、複数のインバータが回転電機に通電する場合において、電流検出部の数が削減されつつ、電流取得部は、回転電機に流れる電流を取得可能になる。電流検出部の数を低減できるため、電流検出部による損失を低減でき、回転電機の効率が向上する。 When a plurality of inverters energize the rotating electrical machine by the current detection timing adjustment calculation unit, the current acquisition unit can acquire the current flowing through the rotating electrical machine while reducing the number of current detection units. Since the number of current detection units can be reduced, loss due to the current detection unit can be reduced, and the efficiency of the rotating electrical machine can be improved.
以下、実施形態による電力変換装置およびこれを用いた電動パワーステアリング装置を図面に基づいて説明する。以下、複数の実施形態において、実質的に同一の構成には、同一の符号を付して説明を省略する。本実施形態という場合、複数の実施形態を包括する。本実施形態の電力変換装置は、回転電機としてのモータ８０とともに、車両のステアリング操作をアシストする電動パワーステアリング装置８に用いられる。まず、電動パワーステアリング装置８について説明する。
Hereinafter, a power converter according to an embodiment and an electric power steering apparatus using the same will be described with reference to the drawings. Hereinafter, in a plurality of embodiments, substantially the same configuration is denoted by the same reference numeral, and description thereof is omitted. Reference to this embodiment encompasses a plurality of embodiments. The power converter of this embodiment is used for the electric
図１に示すように、電動パワーステアリング装置８は、ステアリングシステム９０に用いられる。ステアリングシステム９０は、車両に搭載されており、ステアリングホイール９１、ステアリングシャフト９２、トルクセンサ９４、ピニオンギア９６、ラック軸９７、車輪９８および電動パワーステアリング装置８を備える。
As shown in FIG. 1, the electric
ステアリングホイール９１は、操舵部材であり、ステアリングシャフト９２に接続されている。ステアリングホイール９１を運転者が操作することによって入力されるトルクを操舵トルクとする。ステアリングシャフト９２は、ピニオンギア９６が先端に設けられている。
The
トルクセンサ９４は、操舵トルクを検出可能である。検出した操舵トルクは、モータ制御装置１の制御部６０に出力される。ピニオンギア９６は、ラック軸９７に噛み合っている。ラック軸９７は、ダイロッド等を介して一対の車輪９８がラック軸９７の両端に連結されている。
The
電動パワーステアリング装置８は、減速ギア８９、回転電機としてのモータ８０、回転角センサ８４および電力変換装置としてのモータ制御装置１を備える。本実施形態の電動パワーステアリング装置８は、所謂「コラムアシストタイプ」である。また、電動パワーステアリング装置８は、モータ８０の回転をラック軸９７に伝える所謂「ラックアシストタイプ」としてもよい。
The electric
減速ギア８９は、モータ８０の回転を減速してステアリングシャフト９２に伝える。電源としてのバッテリ９から電力がモータ８０に供給され、モータ８０が駆動する。モータ８０により、減速ギア８９が正逆回転する。また、モータ８０により、運転者によるステアリングホイール９１の操舵を補助するトルクが出力される。
The
回転角センサ８４は、例えば、レゾルバであり、モータ８０の電気角θを検出可能である。検出された電気角θは、制御部６０に出力される。また、回転角センサ８４は、電気角θに基づいて、モータ８０の回転角速度ωを演算可能である。
The
（第１実施形態）
図２に示すように、モータ８０は、３相の交流モータであり、ブラシレスモータである。モータ８０は、２組の巻線組８１、８２を有する。一方の巻線組を第１巻線組８１とする。他方の巻線組を第２巻線組８２とする。
(First embodiment)
As shown in FIG. 2, the
第１巻線組８１は、巻線としての第１Ｕ相コイル８１１、第１Ｖ相コイル８１２および第１Ｗ相コイル８１３を含む。第１コイル８１１−８１３は、一端が第１インバータ１１と接続されており、他端が結線されている。
First winding set 81 includes a first
第２巻線組８２は、巻線としての第２Ｕ相コイル８２１、第２Ｖ相コイル８２２および第２Ｗ相コイル８２３を含む。第２コイル８２１−８２３は、一端が第２インバータ１２と接続されており、他端が結線されている。第１コイル８１１−８１３または第２コイル８２１−８２３に印加される電圧の平均値を中性点電圧とする。
Second winding set 82 includes a second
モータ制御装置１は、第１インバータ１１、第２インバータ１２、コンデンサ２９、電流検出部としてのシャント抵抗２１−２３、電流取得部としてのＡＤ変換器５１−５３および制御部６０を備える。モータ制御装置１は、モータ８０の軸方向の一方側に設けられている。また、モータ８０とモータ制御装置１とは、一体である。モータ制御装置１では、インバータ１１、１２の数は、巻線組８１、８２の数と同数設けられている。
The
第１インバータ１１は、第１巻線組８１に対応して設けられており、３相インバータである。第１インバータ１１は、複数の第１スイッチング素子１１１−１１６を有する。高電位側スイッチング素子としての第１スイッチング素子１１１−１１３は、高電位側に接続されている。低電位側スイッチング素子としての第１スイッチング素子１１４−１１６は、低電位側に接続されている。
The
対になるＵ相の第１スイッチング素子１１１、１１４の接続点は、第１Ｕ相コイル８１１に接続されている。対になるＶ相の第１スイッチング素子１１２、１１５の接続点は、第１Ｖ相コイル８１２に接続されている。対になるＷ相の第１スイッチング素子１１３、１１６の接続点は、第１Ｗ相コイル８１３に接続されている。
The connection point of the U-phase
第２インバータ１２は、第２巻線組８２に対応して設けられており、３相インバータである。第２インバータ１２は、複数の第２スイッチング素子１２１−１２６を有する。高電位側スイッチング素子としての第２スイッチング素子１２１−１２３は、高電位側に接続されている。低電位側スイッチング素子としての第２スイッチング素子１２４−１２６は、低電位側に接続されている。
The
対になるＵ相の第２スイッチング素子１２１、１２４の接続点は、第２Ｕ相コイル８２１に接続されている。対になるＶ相の第２スイッチング素子１２２、１２５の接続点は、第２Ｖ相コイル８２２に接続されている。対になるＷ相の第２スイッチング素子１２３、１２６の接続点は、第２Ｗ相コイル８２３に接続されている。スイッチング素子１１１−１１６、１２１−１２６は、ＭＯＳＦＥＴである。なお、スイッチング素子１１１−１１６、１２１−１２６は、ＩＧＢＴであってもよい。
A connection point of the U-phase
また、インバータ１１、１２は、バッテリ９と並列に接続されている。対応して設けられる巻線組８１、８２およびインバータ１１、１２の組み合わせを系統とする。第１巻線組８１および第１インバータ１１の組み合わせを第１系統とする。第２巻線組８２および第２インバータ１２の組み合わせを第２系統とする。
The
コンデンサ２９は、バッテリ９と並列に接続されている。また、コンデンサ２９は、バッテリ９からのノーマルモードノイズを抑制する機能およびバッテリ９からの電圧の変動を平滑化する機能を有する。
The
シャント抵抗２１−２３は、低電位側のインバータ１１、１２とバッテリ９の負極との間に設けられている。また、シャント抵抗２１−２３は、複数のインバータ１１、１２およびバッテリ９の共通経路にそれぞれ設けられている。シャント抵抗２１−２３に接続されているインバータ１１、１２の数をインバータ数Ｎｉとする。
The shunt resistor 21-23 is provided between the low
シャント抵抗２１−２３は、複数のインバータ１１、１２およびバッテリ９の共通配線であるグランドラインＬｇ１−Ｌｇ３に流れる電流を検出可能である。第１実施形態において、シャント抵抗２１−２３の数は、第１巻線組８１および第２巻線組８２の相数と同数であり、３である。
The shunt resistors 21-23 can detect a current flowing through the ground lines Lg1-Lg3 which are common wires of the plurality of
第１シャント抵抗２１は、第１スイッチング素子１１４、第２スイッチング素子１２４およびバッテリ９の負極に共通する第１グランドラインＬｇ１に設けられている。第１シャント抵抗２１により、第１グランドラインＬｇ１に流れる電流、すなわち、第１Ｕ相コイル８１１または第２Ｕ相コイル８２１に流れる電流が検出される。第１シャント抵抗２１の両端電圧は、第１増幅回路４１により増幅され、第１ＡＤ変換器５１へ出力される。
The
第２シャント抵抗２２は、第１スイッチング素子１１５、第２スイッチング素子１２５およびバッテリ９の負極に共通する第２グランドラインＬｇ２に設けられている。第２シャント抵抗２２により、第２グランドラインＬｇ２に流れる電流、すなわち、第１Ｖ相コイル８１２または第２Ｖ相コイル８２２に流れる電流が検出される。第２シャント抵抗２２の両端電圧は、第２増幅回路４２により増幅され、第２ＡＤ変換器５２へ出力される。
The
第３シャント抵抗２３は、第１スイッチング素子１１６、第２スイッチング素子１２６およびバッテリ９の負極に共通する第３グランドラインＬｇ３に設けられている。第３シャント抵抗２３により、第３グランドラインＬｇ３に流れる電流、すなわち、第１Ｗ相コイル８１３または第２Ｗ相コイル８２３に流れる電流が検出される。第３シャント抵抗２３の両端電圧は、第３増幅回路４３により増幅され、第３ＡＤ変換器５３へ出力される。
The
ＡＤ変換器５１−５３は、所定のサンプリング間隔で、シャント抵抗２１−２３が検出した電流値をそれぞれサンプルホールドする。ＡＤ変換器５１−５３は、制御部６０の制御周期Ｔｃ毎に、シャント抵抗２１−２３が検出した電流値を複数回取得する。ＡＤ変換された電流は、制御部６０へ出力される。図において、第１ＡＤ変換器５１をＡＤ１と記載する。第２ＡＤ変換器５２をＡＤ２と記載する。第３ＡＤ変換器５３をＡＤ３と記載する。
The
制御部６０は、マイコンを主体として構成されており、ＣＰＵ、読み出し可能な非一時的有形記録媒体、ＲＯＭ、Ｉ／Ｏ、および、これらの構成を接続するバスライン等を備えている。各処理は、ＲＯＭ等の実体的なメモリ装置に予め記憶されたプログラムをＣＰＵで実行することによるソフトウェア処理であってもよいし、専用の電子回路によるハードウェア処理であってもよい。
The
制御部６０は、操舵トルク、電気角θおよびＡＤ変換した電流に基づく電流フィードバック制御を行う。制御部６０が制御を行う１区間を制御周期Ｔｃとする。制御部６０は、スイッチング素子１１１−１１６、１２１−１２６のオンオフ作動をＰＷＭ制御によって制御周期Ｔｃ毎に行う。
The
図３に示すように、制御部６０は、相電流演算部６１、３相２相変換部６２、減算器６３、６４、制御器６５、デューティ変換部７０、基準信号生成部６６および三角波比較部６７を有する。
As shown in FIG. 3, the
相電流演算部６１は、ＡＤ変換器５１−５３が取得した電流からＵ相電流Ｉｕ、Ｖ相電流Ｉｖ、Ｗ相電流Ｉｗを演算する。以下適宜、Ｕ相電流Ｉｕ、Ｖ相電流ＩｖおよびＷ相電流Ｉｗを３相電流Ｉｕ、Ｉｖ、Ｉｗという。また、第１系統におけるＵ相電流Ｉｕ、Ｖ相電流ＩｖおよびＷ相電流Ｉｗを第１Ｕ相電流Ｉｕ１、第１Ｖ相電流Ｉｖ１および第１Ｗ相電流Ｉｗ１とそれぞれ適宜記載する。第２系統におけるＵ相電流Ｉｕ、Ｖ相電流ＩｖおよびＷ相電流Ｉｗを第２Ｕ相電流Ｉｕ２、第２Ｖ相電流Ｉｖ２および第２Ｗ相電流Ｉｗ２とそれぞれ適宜記載する。
The phase
３相２相変換部６２は、電気角θに基づき、３相電流Ｉｕ、Ｉｖ、Ｉｗをｄｑ変換する。また、３相２相変換部６２は、ｄｑ変換により、ｄ軸電流検出値Ｉｄおよびｑ軸電流検出値Ｉｑを演算する。
The three-phase to two-
減算器６３は、ｄ軸電流指令値とｄ軸電流検出値Ｉｄとの偏差ΔＩｄを演算する。
減算器６４は、ｑ軸電流指令値とｑ軸電流検出値Ｉｑとの偏差ΔＩｑを演算する。
制御器６５は、偏差ΔＩｄ、ΔＩｑが０に収束するように、ＰＩ演算等により、第１コイル８１１−８１３および第２コイル８２１−８２３に印加される電圧に係る電圧指令値としてのｄ軸電圧指令値Ｖｄおよびｑ軸電圧指令値Ｖｑを演算する。
デューティ変換部７０は、ｄ軸電圧指令値Ｖｄおよびｑ軸電圧指令値Ｖｑに基づき、後述のデューティ指令値Ｄｕ、Ｄｖ、Ｄｗ［％］を演算する。
The
The
The
The
基準信号生成部６６は、デューティ指令値Ｄｕ、Ｄｖ、Ｄｗに対応する搬送波またはキャリアである基準信号Ｐを生成可能である。基準信号Ｐは、三角波信号であり、第１系統および第２系統それぞれに対して、生成される。第１系統に対応する基準信号Ｐを第１基準信号Ｐ１とする。第２系統に対応する基準信号Ｐを第２基準信号Ｐ２とする。
The
三角波比較部６７は、デューティ指令値Ｄｕ、Ｄｖ、Ｄｗと基準信号Ｐとを比較し、スイッチング素子１１１−１１６、１２１−１２６のオンオフを切り替える信号である制御信号を生成する。生成された制御信号が駆動回路２８を経由してインバータ１１、１２に伝達され、制御部６０は、スイッチング素子１１１−１１６、１２１−１２６のオンオフを制御する。
The triangular
次に、制御部６０のＰＷＭ制御について説明する。
図４に示すように、デューティ指令値Ｄｕ、Ｄｖ、Ｄｗと基準信号Ｐとが比較され、スイッチング素子１１１−１１６、１２１−１２６のオンオフ信号が生成される。図において、Ｕ相デューティ指令値Ｄｕを実線で示す。Ｖ相デューティ指令値Ｄｖを破線で示す。Ｗ相デューティ指令値Ｄｗを一点鎖線で示す。また、デューティ指令値Ｄｕ、Ｄｖ、Ｄｗおよび基準信号Ｐは０−１００％の範囲とする。なお、デューティ指令値Ｄｕ、Ｄｖ、Ｄｗおよび基準信号Ｐの範囲は、任意に設定される。以下、第１スイッチング素子１１１−１１６の場合において、説明する。
Next, PWM control of the
As shown in FIG. 4, the duty command values Du, Dv, Dw and the reference signal P are compared, and on / off signals of the switching elements 111-116, 121-126 are generated. In the figure, the U-phase duty command value Du is indicated by a solid line. V-phase duty command value Dv is indicated by a broken line. W-phase duty command value Dw is indicated by a one-dot chain line. The duty command values Du, Dv, Dw and the reference signal P are in the range of 0-100%. Note that the ranges of the duty command values Du, Dv, Dw and the reference signal P are arbitrarily set. Hereinafter, the case of the
基準信号Ｐがデューティ指令値Ｄｕ、Ｄｖ、Ｄｗを上回る区間において、第１スイッチング素子１１１−１１３がオフとなり、対応する第１スイッチング素子１１４−１１６がオンとなる。また、基準信号Ｐがデューティ指令値Ｄｕ、Ｄｖ、Ｄｗを下回る区間において、第１スイッチング素子１１１−１１３がオンとなり、対応する第１スイッチング素子１１４−１１６がオフとなる。 In a section where the reference signal P exceeds the duty command values Du, Dv, Dw, the first switching elements 111-113 are turned off, and the corresponding first switching elements 114-116 are turned on. Further, in a section in which the reference signal P falls below the duty command values Du, Dv, Dw, the first switching elements 111-113 are turned on, and the corresponding first switching elements 114-116 are turned off.
図５に示すように、例えば、一区間Ｋ１では、基準信号Ｐは、Ｖ相デューティ指令値Ｄｖよりも下に位置し、Ｕ相デューティ指令値ＤｕおよびＷ相デューティ指令値Ｄｗよりも上に位置している。このとき、Ｖ相については、第１スイッチング素子１１２がオンとなり、第１スイッチング素子１１５がオフとなる。Ｕ相およびＷ相については、第１スイッチング素子１１１、１１３がオフとなり、第１スイッチング素子１１４、１１６がオンとなる。
As shown in FIG. 5, for example, in one section K1, the reference signal P is located below the V-phase duty command value Dv and above the U-phase duty command value Du and the W-phase duty command value Dw. is doing. At this time, for the V phase, the
図６に示すように、スイッチング素子１１１−１１６、１２１−１２６のオンオフの組み合わせは、Ｖ０−Ｖ７電圧ベクトルの８種類ある。低電位側の第１スイッチング素子１１４−１１６が全オンであるとき、または、低電位側の第２スイッチング素子１２４−１２６が全オンであるときを、Ｖ０電圧ベクトルとする。Ｖ０電圧ベクトルであるとき、第１インバータ１１または第２インバータ１２からシャント抵抗２１−２３に電流がそれぞれ流れる。
As shown in FIG. 6, there are eight types of V0-V7 voltage vectors for the on / off combinations of the switching elements 111-116 and 121-126. When the first switching element 114-116 on the low potential side is fully on, or when the second switching element 124-126 on the low potential side is fully on, the V0 voltage vector is set. When the voltage is the V0 voltage vector, current flows from the
高電位側の第１スイッチング素子１１１−１１３が全オンであるとき、または、高電位側の第２スイッチング素子１２１−１２３が全オンであるときを、Ｖ７電圧ベクトルとする。Ｖ７電圧ベクトルであるとき、第１インバータ１１または第２インバータ１２からシャント抵抗２１−２３に電流が流れない。Ｖ０電圧ベクトルおよびＶ７電圧ベクトルを無効電圧ベクトルとする。無効電圧ベクトルのとき、線間電圧はゼロであり、モータ８０に電圧は、印加されない。
The V7 voltage vector is set when the first switching element 111-113 on the high potential side is all on or when the second switching element 121-123 on the high potential side is all on. When the voltage vector is V7, no current flows from the
Ｖ１電圧ベクトル、Ｖ３電圧ベクトルおよびＶ５電圧ベクトルを奇数電圧ベクトルとする。奇数電圧ベクトルのとき、高電位側の第１スイッチング素子１１１−１１３が１つオンされており、低電位側の第１スイッチング素子１１４−１１６が２つオンされている。または、奇数電圧ベクトルのとき、高電位側の第２スイッチング素子１２１−１２３が１つオンされており、低電位側の第２スイッチング素子１２４−１２６が２つオンされている。 The V1 voltage vector, the V3 voltage vector, and the V5 voltage vector are odd voltage vectors. When the voltage vector is an odd number, one first switching element 111-113 on the high potential side is turned on, and two first switching elements 114-116 on the low potential side are turned on. Alternatively, in the case of an odd voltage vector, one second switching element 121-123 on the high potential side is turned on, and two second switching elements 124-126 on the low potential side are turned on.
Ｖ２電圧ベクトル、Ｖ４電圧ベクトルおよびＶ６電圧ベクトルを偶数電圧ベクトルとする。偶数電圧ベクトルのとき、高電位側の第１スイッチング素子１１１−１１３が２つオンされており、低電位側の第１スイッチング素子１１４−１１６が１つオンされている。または、偶数電圧ベクトルのとき、高電位側の第２スイッチング素子１２１−１２３が２つオンされており、低電位側の第２スイッチング素子１２４−１２６が１つオンされている。 The V2 voltage vector, V4 voltage vector, and V6 voltage vector are even voltage vectors. When the voltage vector is an even number, two high-potential-side first switching elements 111-113 are turned on, and one low-potential-side first switching element 114-116 is turned on. Or, in the case of an even voltage vector, two high-potential-side second switching elements 121-123 are turned on, and one low-potential-side second switching element 124-126 is turned on.
Ｖ１−Ｖ６電圧ベクトルを有効電圧ベクトルとする。有効電圧ベクトルでは、高電位側の第１スイッチング素子１１１−１１３がオンの相と低電位側の第１スイッチング素子１１４−１１６がオンの相との間の相間に電圧が発生し、モータ８０に電圧が印加される。または、有効電圧ベクトルでは、高電位側の第２スイッチング素子１２１−１２３がオンの相と低電位側の第２スイッチング素子１２４−１２６がオンの相との間の相間に電圧が発生し、モータ８０に電圧が印加される。 The V1-V6 voltage vector is an effective voltage vector. In the effective voltage vector, a voltage is generated between the high-potential-side first switching elements 111-113 and the low-potential-side first switching elements 114-116 are turned on. A voltage is applied. Alternatively, in the effective voltage vector, a voltage is generated between the phase where the second switching element 121-123 on the high potential side is on and the phase where the second switching element 124-126 on the low potential side is on, and the motor A voltage is applied to 80.
従来、特許文献１、２に記載されているように、複数のインバータで回転電機としてのモータを通電する電力変換装置が知られている。この電力変換装置では、複数の各インバータに電流検出部としてのシャント抵抗が設けられている。各インバータにシャント抵抗が設けられるとき、インバータの数に応じて、シャント抵抗の数が増加する。シャント抵抗の数が増加するとき、シャント抵抗による損失が増加する。シャント抵抗による損失が増加すると、モータの効率が低下する。そこで、本実施形態の電力変換装置としてのモータ制御装置１では、複数のインバータ１１、１２がモータ８０に通電する場合において、モータ８０の効率が向上する。
Conventionally, as described in
基準信号Ｐの１周期の区間を基準信号周期Ｔｐとする。基準信号周期Ｔｐは、基準信号Ｐの谷から基準信号Ｐの谷までの区間、または、基準信号Ｐの山から基準信号Ｐの山までの区間である。制御周期Ｔｃは、基準信号周期Ｔｐにインバータ数Ｎｉを乗算した区間以上となるように、設定されている。 A section of one cycle of the reference signal P is defined as a reference signal cycle Tp. The reference signal period Tp is a section from the valley of the reference signal P to the valley of the reference signal P, or a section from the peak of the reference signal P to the peak of the reference signal P. The control cycle Tc is set to be equal to or longer than a section obtained by multiplying the reference signal cycle Tp by the inverter number Ni.
第１実施形態では、インバータ数Ｎｉが２である。制御周期Ｔｃは、基準信号周期Ｔｐの２倍以上である。第１実施形態では、制御周期Ｔｃは、基準信号周期Ｔｐの４倍とする。第１実施形態では、制御周期Ｔｃを前半期間および後半期間の半分に分けている。 In the first embodiment, the number of inverters Ni is 2. The control period Tc is at least twice the reference signal period Tp. In the first embodiment, the control cycle Tc is four times the reference signal cycle Tp. In the first embodiment, the control cycle Tc is divided into half of the first half period and the second half period.
また、第１実施形態では、基準信号生成部６６は、第２基準信号Ｐ２の位相が第１基準信号Ｐ１の位相に対して反転するように、基準信号Ｐを生成する。基準信号生成部６６は、第２基準信号Ｐ２の位相が第１基準信号Ｐ１の位相に対して１８０度ずれるように、基準信号Ｐを生成する。
In the first embodiment, the reference
図７に示すように、デューティ変換部７０は、電圧振幅演算部７１、電圧指令値補正部７２、２相３相変換部７３および電流検出タイミング調整演算部７４を有する。
As shown in FIG. 7, the
電圧振幅演算部７１は、ｄ軸電圧指令値Ｖｄおよびｑ軸電圧指令値Ｖｑに基づいて、以下関係式（１）を用いて、電圧振幅Ｖｏｍを演算する。演算された電圧振幅Ｖｏｍは、電圧指令値補正部７２および電流検出タイミング調整演算部７４に出力される。
電圧指令値補正部７２は、ｄ軸電圧指令値Ｖｄ、ｑ軸電圧指令値Ｖｑおよび電圧振幅Ｖｏｍに基づいて、前半ｄｑ軸電圧指令値Ｖｄ＿ａ、Ｖｑ＿ａおよび後半ｄｑ軸電圧指令値Ｖｄ＿ｂ、Ｖｑ＿ｂを演算する。電圧振幅Ｖｏｍの閾値を第１振幅閾値Ｖｏｍ＿ｔｈ１とする。第１振幅閾値Ｖｏｍ＿ｔｈ１は、後述のデューティ指令値Ｄｕ、Ｄｖ、Ｄｗの最大値と最小値との差に基づいて設定される。
The voltage command
図８のフローチャートを参照して、電圧指令値補正部７２の演算について説明する。フローチャートにおいて、記号「Ｓ」は、ステップを意味する。
The calculation of the voltage command
ステップ１０１において、電圧指令値補正部７２は、電圧振幅Ｖｏｍが第１振幅閾値Ｖｏｍ＿ｔｈ１よりも大きいか否かを判定する。電圧振幅Ｖｏｍが第１振幅閾値Ｖｏｍ＿ｔｈ１よりも大きいとき、処理は、ステップ１０２に移行する。電圧振幅Ｖｏｍが第１振幅閾値Ｖｏｍ＿ｔｈ１以下であるとき、処理は、ステップ１０３に移行する。
In
ステップ１０２において、電圧指令値補正部７２は、以下関係式（２−１）−（２−４）を用いて、前半ｄｑ軸電圧指令値Ｖｄ＿ａ、Ｖｑ＿ａおよび後半ｄｑ軸電圧指令値Ｖｄ＿ｂ、Ｖｑ＿ｂを演算する。電圧指令値補正部７２は、前半ｄｑ軸電圧指令値Ｖｄ＿ａ、Ｖｑ＿ａおよび後半ｄｑ軸電圧指令値Ｖｄ＿ｂ、Ｖｑ＿ｂの平均が電圧振幅Ｖｏｍとなるように、演算している。なお、Ｖ＿ｍａｘは、電圧振幅Ｖｏｍの最も大きい値を示しており、シャント抵抗２１−２３による電流検出に必要なスイッチング素子１１１−１１６、１２１−１２６のオン時間または駆動回路２８の特性に基づいて、設定される。
In
Ｖｄ＿ａ＝Ｖ＿ｍａｘ／Ｖｏｍ×Ｖｄ ・・・（２−１）
Ｖｑ＿ａ＝Ｖ＿ｍａｘ／Ｖｏｍ×Ｖｑ ・・・（２−２）
Ｖｄ＿ｂ＝２×Ｖｏｍ−Ｖｄ＿ａ ・・・（２−３）
Ｖｑ＿ｂ＝２×Ｖｏｍ−Ｖｑ＿ａ ・・・（２−４）
Vd_a = V_max / Vom × Vd (2-1)
Vq_a = V_max / Vom × Vq (2-2)
Vd_b = 2 × Vom−Vd_a (2-3)
Vq_b = 2 × Vom−Vq_a (2-4)
ステップ１０３において、電圧指令値補正部７２は、以下関係式（３−１）−（３−４）を用いて、前半ｄｑ軸電圧指令値Ｖｄ＿ａ、Ｖｑ＿ａおよび後半ｄｑ軸電圧指令値Ｖｄ＿ｂ、Ｖｑ＿ｂを演算する。電圧指令値補正部７２は、前半ｄ軸電圧指令値Ｖｄ＿ａおよび後半ｄ軸電圧指令値Ｖｄ＿ｂがｄ軸電圧指令値Ｖｄとなるように、演算する。電圧指令値補正部７２は、前半ｑ軸電圧指令値Ｖｑ＿ａおよび後半ｑ軸電圧指令値Ｖｑ＿ｂがｑ軸電圧指令値Ｖｑとなるように、演算する。
In
Ｖｄ＿ａ＝Ｖｄ ・・・（３−１）
Ｖｑ＿ａ＝Ｖｑ ・・・（３−２）
Ｖｄ＿ｂ＝Ｖｄ ・・・（３−３）
Ｖｑ＿ｂ＝Ｖｑ ・・・（３−４）
Vd_a = Vd (3-1)
Vq_a = Vq (3-2)
Vd_b = Vd (3-3)
Vq_b = Vq (3-4)
２相３相変換部７３は、前半ｄｑ軸電圧指令値Ｖｄ＿ａ、Ｖｑ＿ａおよび後半ｄｑ軸電圧指令値Ｖｄ＿ｂ、Ｖｑ＿ｂを電気角θに基づいて逆ｄｑ変換する。また、２相３相変換部７２は、逆ｄｑ変換により、前半電圧指令値Ｖｕ＿ａ、Ｖｖ＿ａ、Ｖｗ＿ａおよび後半電圧指令値Ｖｕ＿ｂ、Ｖｖ＿ｂ、Ｖｗ＿ｂを演算する。
The two-phase / three-
電流検出タイミング調整演算部７４は、制御周期ＴｃにおいてＡＤ変換器５１−５３の取得回数の半数以上において、半数以上のインバータ１１、１２が無効電圧ベクトルとなるように、中性点電圧を変更する。また、電流検出タイミング調整演算部７４は、全てのインバータ１１、１２に対して、それぞれのインバータ１１、１２に流れた電流を含む電流値を、制御周期Ｔｃにおいて少なくとも１回、ＡＤ変換器５１−５３が取得可能となるように、中性点電圧を変更する。電流検出タイミング調整演算部７４により、ＡＤ変換器５１−５３は、全てのインバータ１１、１２に関する電流値を取得可能である。
The current detection timing
なお、ＡＤ変換器５１−５３の取得回数が奇数であるとき、ＡＤ変換器５１−５３の取得回数を２で割ったときの商をＡＤ変換器５１−５３の取得回数の半数とする。例えば、ＡＤ変換器５１−５３の取得回数が７回であるとき、ＡＤ変換器５１−５３の取得回数の半数は、３である。同様に、インバータ数Ｎｉが奇数であるとき、インバータ数Ｎｉを２で割ったときの商をインバータ数Ｎｉの半数とする。例えば、インバータ数Ｎｉが３であるとき、インバータ数Ｎｉの半数は、１である。 When the number of acquisitions of the AD converter 51-53 is an odd number, the quotient when the number of acquisitions of the AD converter 51-53 is divided by 2 is half of the number of acquisitions of the AD converter 51-53. For example, when the number of acquisition times of the AD converter 51-53 is 7, half of the number of acquisition times of the AD converter 51-53 is 3. Similarly, when the inverter number Ni is an odd number, the quotient when the inverter number Ni is divided by 2 is half of the inverter number Ni. For example, when the inverter number Ni is 3, half of the inverter number Ni is 1.
また、中性点電圧を変更しても、第１コイル８１１−８１３および第２コイル８２１−８２３に印加される線間電圧は変化しない。電流検出タイミング調整演算部７４は、中性点電圧を変更し、前半デューティ指令値Ｄｕ＿ａ、Ｄｖ＿ａ、Ｄｗ＿ａ、および、後半デューティ指令値Ｄｕ＿ｂ、Ｄｖ＿ｂ、Ｄｗ＿ｂを演算する。
Further, even if the neutral point voltage is changed, the line voltage applied to the first coil 811-813 and the second coil 821-823 does not change. The current detection timing
図９および図１０のフローチャートを参照して、電流検出タイミング調整演算部７４の演算について説明する。
The calculation of the current detection timing
ステップ２０１において、電流検出タイミング調整演算部７４は、電圧振幅Ｖｏｍが第２振幅閾値Ｖｏｍ＿ｔｈ２以下であるかを判定する。第２振幅閾値Ｖｏｍ＿ｔｈ２は、第１振幅閾値Ｖｏｍ＿ｔｈ１の半分以下となるように、設定されている。電圧振幅Ｖｏｍが第２振幅閾値Ｖｏｍ＿ｔｈ２以下であるとき、処理は、ステップ２０２に移行する。電圧振幅Ｖｏｍが第２振幅閾値Ｖｏｍ＿ｔｈ２を超えるとき、処理は、ステップ２０６に移行する。
In
ステップ２０２では、前半期間において、電流検出タイミング調整演算部７４は、第１系統および第２系統の最も小さい相のデューティがデューティ第１下限値ｘ１１となるように変調する。以下、最も小さい相のデューティが所定の値となるように変調する変調方法を下べた変調という。本実施形態では、デューティ第１下限値ｘ１１を７％とする。
In step 202, in the first half period, the current detection timing
また、後半期間において、電流検出タイミング調整演算部７４は、第１系統および第２系統の最も大きい相のデューティがデューティ第１上限値ｘ２１となるように変調する。以下、最も大きい相のデューティが所定の値となるように変調する変調方法を「上べた変調」という。本実施形態では、デューティ第１上限値ｘ２１を９３％とする。
Further, in the second half period, the current detection timing
ステップ２０３において、電流検出タイミング調整演算部７４は、前半電圧指令値Ｖｕ＿ａ、Ｖｖ＿ａ、Ｖｗ＿ａおよび後半電圧指令値Ｖｕ＿ｂ、Ｖｖ＿ｂ、Ｖｗ＿ｂに換算係数ｋを乗算する。本実施形態では、例えば、換算係数ｋを０．１２の逆数とする。電流検出タイミング調整演算部７４は、以下関係式（４−１）−（４−６）を満たすように、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔ、および、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔを演算する。
In
Ｄｕ＿ａｔ＝Ｖｕ＿ａ×ｋ ・・・（４−１）
Ｄｖ＿ａｔ＝Ｖｖ＿ａ×ｋ ・・・（４−２）
Ｄｗ＿ａｔ＝Ｖｗ＿ａ×ｋ ・・・（４−３）
Ｄｕ＿ｂｔ＝Ｖｕ＿ｂ×ｋ ・・・（４−４）
Ｄｖ＿ｂｔ＝Ｖｖ＿ｂ×ｋ ・・・（４−５）
Ｄｗ＿ｂｔ＝Ｖｗ＿ｂ×ｋ ・・・（４−６）
Du_at = Vu_a × k (4-1)
Dv_at = Vv_a × k (4-2)
Dw_at = Vw_a × k (4-3)
Du_bt = Vu_b × k (4-4)
Dv_bt = Vv_b × k (4-5)
Dw_bt = Vw_b × k (4-6)
ステップ２０４において、電流検出タイミング調整演算部７４は、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔの中で、最も小さい値を前半最小値ＭｉｎＤ＿ａとする。また、電流検出タイミング調整演算部７４は、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔの中で、最も大きい値を後半最大値ＭａｘＤ＿ｂとする。
In step 204, the current detection timing
ステップ２０５において、電流検出タイミング調整演算部７４は、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔ、前半最小値ＭｉｎＤ＿ａおよびデューティ第１下限値ｘ１１に基づいて、前半デューティ指令値Ｄｕ＿ａ、Ｄｖ＿ａ、Ｄｗ＿ａを演算する。電流検出タイミング調整演算部７４は、以下関係式（５−１）−（５−３）を満たすように、前半デューティ指令値Ｄｕ＿ａ、Ｄｖ＿ａ、Ｄｗ＿ａを演算する。
In
また、電流検出タイミング調整演算部７４は、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔ、後半最大値ＭａｘＤ＿ｂおよびデューティ第１上限値ｘ２１に基づいて、後半デューティ指令値Ｄｕ＿ｂ、Ｄｖ＿ｂ、Ｄｗ＿ｂを演算する。電流検出タイミング調整演算部７４は、以下関係式（５−４）−（５−６）を満たすように、後半デューティ指令値Ｄｕ＿ｂ、Ｄｖ＿ｂ、Ｄｗ＿ｂを演算する。
The current detection timing
Ｄｕ＿ａ＝Ｄｕ＿ａｔ−ＭｉｎＤ＿ａ＋ｘ１１ ・・・（５−１）
Ｄｖ＿ａ＝Ｄｖ＿ａｔ−ＭｉｎＤ＿ａ＋ｘ１１ ・・・（５−２）
Ｄｗ＿ａ＝Ｄｗ＿ａｔ−ＭｉｎＤ＿ａ＋ｘ１１ ・・・（５−３）
Ｄｕ＿ｂ＝Ｄｕ＿ｂｔ−ＭａｘＤ＿ｂ＋ｘ２１ ・・・（５−４）
Ｄｖ＿ｂ＝Ｄｖ＿ｂｔ−ＭａｘＤ＿ｂ＋ｘ２１ ・・・（５−５）
Ｄｗ＿ｂ＝Ｄｗ＿ｂｔ−ＭａｘＤ＿ｂ＋ｘ２１ ・・・（５−６）
Du_a = Du_at-MinD_a + x11 (5-1)
Dv_a = Dv_at−MinD_a + x11 (5-2)
Dw_a = Dw_at-MinD_a + x11 (5-3)
Du_b = Du_bt−MaxD_b + x21 (5-4)
Dv_b = Dv_bt−MaxD_b + x21 (5-5)
Dw_b = Dw_bt−MaxD_b + x21 (5-6)
図１１に示すように、例えば、前半期間において、電流検出タイミング調整演算部７４は、第１系統および第２系統の最も小さいデューティであるＷ相の前半デューティ指令値Ｄｗ＿ａがデューティ第１下限値ｘ１１となるように、下べた変調する。これにより、前半期間の時刻ｅ１１から時刻ｅ１２までの期間において、第１系統では、Ｖ０電圧ベクトルが確保される。第２系統では、Ｖ７電圧ベクトルが確保される。このとき、第２系統からの電流は流れず、第１系統からの電流がシャント抵抗２１−２３に流れる。時刻ｅ１１からｅ１２までの期間において、ＡＤ変換器５１−５３は、シャント抵抗２１−２３が各電流値を取得する。このとき、ＡＤ変換器５１−５３は、第１系統の各相に流れる電流を取得する。
As shown in FIG. 11, for example, in the first half period, the current detection timing
また、前半期間の時刻ｅ１３から時刻ｅ１４までの期間において、第１系統では、Ｖ７電圧ベクトルが確保される。第２系統では、Ｖ０電圧ベクトルが確保される。このとき、第１系統からの電流は流れず、第２系統からの電流がシャント抵抗２１−２３に流れる。時刻ｅ１３から時刻ｅ１４までの期間において、ＡＤ変換器５１−５３は、シャント抵抗２１−２３から各電流値を取得する。このとき、ＡＤ変換器５１−５３は、第２系統の各相に流れる電流を取得する。
In the first half period from time e13 to time e14, the V7 voltage vector is secured in the first system. In the second system, the V0 voltage vector is secured. At this time, the current from the first system does not flow, and the current from the second system flows to the shunt resistor 21-23. In the period from time e13 to time e14, the AD converter 51-53 acquires each current value from the shunt resistor 21-23. At this time, the
後半期間において、電流検出タイミング調整演算部７４は、第１系統および第２系統の最も大きいデューティであるＶ相のデューティが最も大きい相のデューティがデューティ第１上限値ｘ２１となるように、上べた変調する。これにより、後半期間の時刻ｅ１５から時刻ｅ１６までの期間において、第１系統および第２系統の両系統では、Ｖ７電圧ベクトルが確保される。このとき、第１系統および第２系統からシャント抵抗２１−２３に電流は流れない。時刻ｅ１５から時刻ｅ１６までの期間において、ＡＤ変換器５１−５３は、シャント抵抗２１−２３から各電流値を取得する。これにより、取得した電流値のゼロ点を調整できる。
In the latter half of the period, the current detection timing
図９に戻って、ステップ２０６において、電流検出タイミング調整演算部７４は、電圧振幅Ｖｏｍが第１振幅閾値Ｖｏｍ＿ｔｈ１以下であるかを判定する。電圧振幅Ｖｏｍが第１振幅閾値Ｖｏｍ＿ｔｈ１以下であるとき、すなわち、Ｖｏｍ＿ｔｈ２＜Ｖｏｍ≦Ｖｏｍ＿ｔｈ１であるとき、処理は、ステップ２０７に移行する。電圧振幅Ｖｏｍが第１振幅閾値Ｖｏｍ＿ｔｈ１を超えるとき、処理は、ステップ２１１に移行する。
Returning to FIG. 9, in
ステップ２０７において、前半期間および後半期間において、電流検出タイミング調整演算部７４は、第１系統および第２系統の最も小さい相のデューティがデューティ第１下限値ｘ１１となるように、下べた変調する。
In
ステップ２０８において、電流検出タイミング調整演算部７４は、関係式（４−１）−（４−６）を満たすように、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔ、および、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔを演算する。
In
ステップ２０９において、電流検出タイミング調整演算部７４は、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔの中で、最も小さい値を前半最小値ＭｉｎＤ＿ａとする。また、電流検出タイミング調整演算部７４は、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔの中で、最も小さい値を後半最小値ＭｉｎＤ＿ｂとする。
In
ステップ２１０において、電流検出タイミング調整演算部７４は、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔ、前半最小値ＭｉｎＤ＿ａおよびデューティ第１下限値ｘ１１に基づいて、前半デューティ指令値Ｄｕ＿ａ、Ｄｖ＿ａ、Ｄｗ＿ａを演算する。電流検出タイミング調整演算部７４は、以下関係式（６−１）−（６−３）を満たすように、前半デューティ指令値Ｄｕ＿ａ、Ｄｖ＿ａ、Ｄｗ＿ａを演算する。
In step 210, the current detection timing
また、電流検出タイミング調整演算部７４は、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔ、後半最小値ＭｉｎＤ＿ｂおよびデューティ第１下限値ｘ１１に基づいて、後半デューティ指令値Ｄｕ＿ｂ、Ｄｖ＿ｂ、Ｄｗ＿ｂを演算する。電流検出タイミング調整演算部７４は、以下関係式（６−４）−（６−６）を満たすように、後半デューティ指令値Ｄｕ＿ｂ、Ｄｖ＿ｂ、Ｄｗ＿ｂを演算する。
The current detection timing
Ｄｕ＿ａ＝Ｄｕ＿ａｔ−ＭｉｎＤ＿ａ＋ｘ１１ ・・・（６−１）
Ｄｖ＿ａ＝Ｄｖ＿ａｔ−ＭｉｎＤ＿ａ＋ｘ１１ ・・・（６−２）
Ｄｗ＿ａ＝Ｄｗ＿ａｔ−ＭｉｎＤ＿ａ＋ｘ１１ ・・・（６−３）
Ｄｕ＿ｂ＝Ｄｕ＿ｂｔ−ＭｉｎＤ＿ｂ＋ｘ１１ ・・・（６−４）
Ｄｖ＿ｂ＝Ｄｖ＿ｂｔ−ＭｉｎＤ＿ｂ＋ｘ１１ ・・・（６−５）
Ｄｗ＿ｂ＝Ｄｗ＿ｂｔ−ＭｉｎＤ＿ｂ＋ｘ１１ ・・・（６−６）
Du_a = Du_at-MinD_a + x11 (6-1)
Dv_a = Dv_at−MinD_a + x11 (6-2)
Dw_a = Dw_at-MinD_a + x11 (6-3)
Du_b = Du_bt−MinD_b + x11 (6-4)
Dv_b = Dv_bt−MinD_b + x11 (6-5)
Dw_b = Dw_bt−MinD_b + x11 (6-6)
図１２に示すように、例えば、前半期間および後半期間において、電流検出タイミング調整演算部７４は、Ｗ相の前半デューティ指令値Ｄｗ＿ａおよび後半デューティ指令値Ｄｗ＿ｂがデューティ第１下限値ｘ１１となるように、下べた変調する。なお、Ｗ相の前半デューティ指令値Ｄｗ＿ａおよび後半デューティ指令値Ｄｗ＿ｂは、第１系統および第２系統の最も小さいデューティとする。
As shown in FIG. 12, for example, in the first half period and the second half period, the current detection timing
時刻ｅ２１から時刻ｅ２２までの期間において、第１系統では、Ｖ０電圧ベクトルが確保される。第２系統では、Ｖ７電圧ベクトルが確保される。このとき、第２系統からの電流は流れず、第１系統からの電流がシャント抵抗２１−２３に流れる。時刻ｅ２１から時刻ｅ２２までの期間において、ＡＤ変換器５１−５３は、シャント抵抗２１−２３から各電流値を取得する。このとき、ＡＤ変換器５１−５３は、第１系統の各相に流れる電流を取得する。
In the period from time e21 to time e22, the V0 voltage vector is secured in the first system. In the second system, the V7 voltage vector is secured. At this time, the current from the second system does not flow, and the current from the first system flows to the shunt resistor 21-23. In a period from time e21 to time e22, the AD converter 51-53 acquires each current value from the shunt resistor 21-23. At this time, the
時刻ｅ２３から時刻ｅ２４までの期間において、第１系統では、Ｖ７電圧ベクトルが確保される。第２系統では、Ｖ０電圧ベクトルが確保される。このとき、第１系統からの電流は流れず、第２系統からの電流がシャント抵抗２１−２３に流れる。時刻ｅ２３から時刻ｅ２４までの期間において、ＡＤ変換器５１−５３は、シャント抵抗２１−２３から各電流値を取得する。このとき、ＡＤ変換器５１−５３は、第２系統の各相に流れる電流を取得する。
In the period from time e23 to time e24, the V7 voltage vector is secured in the first system. In the second system, the V0 voltage vector is secured. At this time, the current from the first system does not flow, and the current from the second system flows to the shunt resistor 21-23. In the period from time e23 to time e24, the AD converter 51-53 acquires each current value from the shunt resistor 21-23. At this time, the
図１０に戻って、ステップ２１１において、前半期間および後半期間において、電流検出タイミング調整演算部７４は、第１系統および第２系統の最も大きい相のデューティがデューティ第２上限値ｘ２２となるように、上べた変調する。デューティ第２上限値ｘ２２は、デューティ第１上限値ｘ２１より大きく設定される値である。本実施形態では、デューティ第２上限値ｘ２２を１００％とする。
Returning to FIG. 10, in step 211, in the first half period and the second half period, the current detection timing
ステップ２１２において、電流検出タイミング調整演算部７４は、関係式（４−１）−（４−６）を満たすように、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔ、および、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔを演算する。
In
ステップ２１３において、電流検出タイミング調整演算部７４は、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔの中で、最も大きい値を前半最大値ＭａｘＤ＿ａとする。また、電流検出タイミング調整演算部７４は、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔの中で、最も大きい値を後半最大値ＭａｘＤ＿ｂとする。
In step 213, the current detection timing
ステップ２１４において、電流検出タイミング調整演算部７４は、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔ、前半最大値ＭａｘＤ＿ａおよびデューティ第２上限値ｘ２２に基づいて、前半デューティ指令値Ｄｕ＿ａ、Ｄｖ＿ａ、Ｄｗ＿ａを演算する。電流検出タイミング調整演算部７４は、以下関係式（７−１）−（７−３）を満たすように、前半デューティ指令値Ｄｕ＿ａ、Ｄｖ＿ａ、Ｄｗ＿ａを演算する。
In step 214, the current detection timing
また、電流検出タイミング調整演算部７４は、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔ、後半最大値ＭａｘＤ＿ｂおよびデューティ第２上限値ｘ２２に基づいて、後半デューティ指令値Ｄｕ＿ｂ、Ｄｖ＿ｂ、Ｄｗ＿ｂを演算する。電流検出タイミング調整演算部７４は、以下関係式（７−４）−（７−６）を満たすように、後半デューティ指令値Ｄｕ＿ｂ、Ｄｖ＿ｂ、Ｄｗ＿ｂを演算する。
The current detection timing
Ｄｕ＿ａ＝Ｄｕ＿ａｔ−ＭａｘＤ＿ａ＋ｘ２２ ・・・（７−１）
Ｄｖ＿ａ＝Ｄｖ＿ａｔ−ＭａｘＤ＿ａ＋ｘ２２ ・・・（７−２）
Ｄｗ＿ａ＝Ｄｗ＿ａｔ−ＭａｘＤ＿ａ＋ｘ２２ ・・・（７−３）
Ｄｕ＿ｂ＝Ｄｕ＿ｂｔ−ＭａｘＤ＿ｂ＋ｘ２２ ・・・（７−４）
Ｄｖ＿ｂ＝Ｄｖ＿ｂｔ−ＭａｘＤ＿ｂ＋ｘ２２ ・・・（７−５）
Ｄｗ＿ｂ＝Ｄｗ＿ｂｔ−ＭａｘＤ＿ｂ＋ｘ２２ ・・・（７−６）
Du_a = Du_at−MaxD_a + x22 (7-1)
Dv_a = Dv_at−MaxD_a + x22 (7-2)
Dw_a = Dw_at−MaxD_a + x22 (7-3)
Du_b = Du_bt−MaxD_b + x22 (7-4)
Dv_b = Dv_bt−MaxD_b + x22 (7-5)
Dw_b = Dw_bt−MaxD_b + x22 (7-6)
図１３に示すように、例えば、前半期間および後半期間において、電流検出タイミング調整演算部７４は、Ｖ相の前半デューティ指令値Ｄｖ＿ａおよび後半デューティ指令値Ｄｖ＿ｂがデューティ第２上限値ｘ２２となるように、上べた変調する。なお、Ｖ相の前半デューティ指令値Ｄｖ＿ａおよび後半デューティ指令値Ｄｖ＿ｂは、第１系統および第２系統の最も大きい相のデューティとする。
As illustrated in FIG. 13, for example, in the first half period and the second half period, the current detection timing
時刻ｅ３１からｅ３３までの期間において、第２系統では、Ｖ７電圧ベクトルが確保される。時刻ｅ３１からｅ３３までの期間において、第１系統では、Ｖ３電圧ベクトルが確保される。すなわち、第１系統では、奇数電圧ベクトルが確保される。低電位側の第１スイッチング素子１１４−１１６が２つオンすることから、３相の電流の和が０になることを利用して３相の電流を取得する。 In the period from time e31 to e33, the V7 voltage vector is secured in the second system. In the period from time e31 to e33, the V3 voltage vector is secured in the first system. That is, an odd voltage vector is secured in the first system. Since two low-potential-side first switching elements 114-116 are turned on, the three-phase current is acquired by utilizing the fact that the sum of the three-phase currents becomes zero.
時刻ｅ３２において、第２系統からの電流は流れず、第１系統からの電流がシャント抵抗２１−２３に流れる。時刻ｅ３２において、ＡＤ変換器５１−５３は、シャント抵抗２１−２３から各電流値を取得する。このとき、ＡＤ変換器５１−５３は、第１系統の低電位側の第１スイッチング素子１１４−１１６がオンしている相に流れる電流を取得する。そして、残りの相の電流を３相の電流の和が０になることを利用して３相の電流を演算する。 At time e32, the current from the second system does not flow, and the current from the first system flows to the shunt resistor 21-23. At time e32, the AD converter 51-53 acquires each current value from the shunt resistor 21-23. At this time, the AD converter 51-53 acquires the current flowing through the phase in which the first switching element 114-116 on the low potential side of the first system is on. Then, the three-phase current is calculated using the fact that the sum of the three-phase currents becomes 0 for the remaining phase currents.
時刻ｅ３４からｅ３６までの期間において、第１系統では、Ｖ７電圧ベクトルが確保される。時刻ｅ３４からｅ３６までの期間において、第２系統では、Ｖ３電圧ベクトルが確保される。すなわち、第２系統では、奇数電圧ベクトルが確保される。低電位側の第２スイッチング素子１２４−１２６が２つオンすることから、３相の電流の和が０になることを利用して３相の電流を取得する。
In the period from time e34 to e36, the V7 voltage vector is secured in the first system. In the period from time e34 to e36, the V3 voltage vector is secured in the second system. That is, an odd voltage vector is secured in the second system. Since the two
時刻ｅ３５において、第１系統からの電流は流れず、第２系統からの電流がシャント抵抗２１−２３に流れる。時刻ｅ３５において、ＡＤ変換器５１−５３は、シャント抵抗２１−２３から各電流値を取得する。このとき、ＡＤ変換器５１−５３は、第２系統の低電位側の第２スイッチング素子１２４−１２６がオンしている相に流れる電流を取得する。そして、残りの相の電流を３相の電流の和が０になることを利用して３相の電流を演算する。 At time e35, the current from the first system does not flow, and the current from the second system flows to the shunt resistor 21-23. At time e35, the AD converter 51-53 obtains each current value from the shunt resistor 21-23. At this time, the AD converter 51-53 acquires the current flowing through the phase in which the second switching element 124-126 on the low potential side of the second system is on. Then, the three-phase current is calculated using the fact that the sum of the three-phase currents becomes 0 for the remaining phase currents.
また、後半期間において、電流検出タイミング調整演算部７４は、後半デューティ指令値Ｄｗ＿ｂがデューティ第２下限値ｘ１２となるように、下べた変調してもよい。なお、後半デューティ指令値Ｄｗ＿ｂは、第１系統および第２系統の最も小さい相のデューティとする。これにより、モータ８０に係る電圧をさらに大きくできる。デューティ第２下限値ｘ１２は、デューティ第１下限値ｘ１１よりも小さく設定される値である。本実施形態では、デューティ第２下限値ｘ１２を０％とする。
In the second half period, the current detection timing
このように、電流検出タイミング調整演算部７４の中性点電圧操作により、第１系統および第２系統に流れる電流をそれぞれ取得可能なタイミングが調整される。第１実施形態では、ＡＤ変換器５１−５３の取得回数は、２または３である。ＡＤ変換器５１−５３の取得回数の半数は、１である。インバータ数Ｎｉの半数は、１である。ＡＤ変換器５１−５３が電流値を１回以上において、１つ以上のインバータ１１、１２が無効電圧ベクトルとなっている。また、ＡＤ変換器５１−５３は、いずれのインバータ１１、１２に流れた電流を含む電流値を制御周期Ｔｃにおいて、１回取得している。
In this manner, the timing at which the currents flowing through the first system and the second system can be acquired by the neutral point voltage operation of the current detection timing
また、第１系統で、Ｖ０電圧ベクトルが確保され、第２系統で、Ｖ７電圧ベクトルが確保されたときに、第１ＡＤ変換器５１が取得した電流値を第１Ｕ相検出値ＡＤＵ１とする。同様に、第２ＡＤ変換器５２が取得した電流値を第１Ｖ相検出値ＡＤＶ１とする。第３ＡＤ変換器５３が取得した電流値を第１Ｗ相検出値ＡＤＷ１とする。
The current value acquired by the
さらに、第１系統で、Ｖ７電圧ベクトルが確保され、第２系統で、Ｖ０電圧ベクトルが確保されたときに、第１ＡＤ変換器５１が取得した電流値を第２Ｕ相検出値ＡＤＵ２とする。同様に、第２ＡＤ変換器５２が取得した電流値を第２Ｖ相検出値ＡＤＶ２とする。第３ＡＤ変換器５３が取得した電流値を第２Ｗ相検出値ＡＤＷ２とする。
Furthermore, the current value acquired by the
第１系統および第２系統の両系統において、Ｖ７電圧ベクトルが確保されたときに、第１ＡＤ変換器５１が取得した電流値を第３Ｕ相検出値ＡＤＵ３とする。同様に、第２ＡＤ変換器５２が取得した電流値を第３Ｖ相検出値ＡＤＶ３とする。第３ＡＤ変換器５３が取得した電流値を第３Ｗ相検出値ＡＤＷ３とする。相電流演算部６１は、これらの検出値から３相電流Ｉｕ、Ｉｖ、Ｉｗを演算する。
In both the first system and the second system, the current value acquired by the
図１４のフローチャートを参照して、相電流演算部６１の演算について説明する。
ステップ３０１において、相電流演算部６１は、電圧振幅Ｖｏｍが第２振幅閾値Ｖｏｍ＿ｔｈ２以下であるかを判定する。電圧振幅Ｖｏｍが第２振幅閾値Ｖｏｍ＿ｔｈ２以下であるとき、処理は、ステップ３０２に移行する。電圧振幅Ｖｏｍが第２振幅閾値Ｖｏｍ＿ｔｈ２を超えるとき、処理は、ステップ３０３に移行する。
The calculation of the phase
In
ステップ３０２において、相電流演算部６１は、以下関係式（８−１）−（８−３）となるように、第３Ｕ相検出値ＡＤＵ３に基づいて、Ｕ相オフセット値Ｉｕ＿ｏｆｔを演算する。相電流演算部６１は、第３Ｖ相検出値ＡＤＶ３に基づいて、Ｖ相オフセット値Ｉｖ＿ｏｆｔを演算する。相電流演算部６１は、第３Ｗ相検出値ＡＤＷ３に基づいて、Ｗ相オフセット値Ｉｗ＿ｏｆｔを演算する。制御周期Ｔｃにおけるｎ番目のＵ相オフセット値Ｉｕ＿ｏｆｔ、Ｖ相オフセット値Ｉｖ＿ｏｆｔおよびＷ相オフセット値Ｉｗ＿ｏｆｔをＩｕ＿ｏｆｔ（ｎ）、Ｉｖ＿ｏｆｔ（ｎ）およびＩｗ＿ｏｆｔ（ｎ）とする。なお、ｎは、自然数である。初期状態におけるＵ相オフセット値Ｉｕ＿ｏｆｔ、Ｖ相オフセット値Ｉｖ＿ｏｆｔおよびＷ相オフセット値Ｉｗ＿ｏｆｔを、Ｉｕ＿ｏｆｔ（０）、Ｉｖ＿ｏｆｔ（０）およびＩｗ＿ｏｆｔ（０）とする。Ｉｕ＿ｏｆｔ（０）、Ｉｖ＿ｏｆｔ（０）およびＩｗ＿ｏｆｔ（０）は、任意の値に設定される。
In step 302, the phase
Ｉｕ＿ｏｆｔ（ｎ）＝（Ｉｕ＿ｏｆｔ（ｎ−１）＋ＡＤＵ３）／２ ・・・（８−１）
Ｉｖ＿ｏｆｔ（ｎ）＝（Ｉｖ＿ｏｆｔ（ｎ−１）＋ＡＤＶ３）／２ ・・・（８−２）
Ｉｗ＿ｏｆｔ（ｎ）＝（Ｉｗ＿ｏｆｔ（ｎ−１）＋ＡＤＷ３）／２ ・・・（８−３）
Iu_of (n) = (Iu_of (n−1) + ADU3) / 2 (8-1)
Iv_of (n) = (Iv_of (n−1) + ADV3) / 2 (8-2)
Iw_of (n) = (Iw_of (n−1) + ADW3) / 2 (8-3)
ステップ３０３において、相電流演算部６１は、以下関係式（８−４）−（８−６）で表すように、Ｕ相オフセット値Ｉｕ＿ｏｆｔ、Ｖ相オフセット値Ｉｖ＿ｏｆｔおよびＷ相オフセット値Ｉｗ＿ｏｆｔを演算する。
In
Ｉｕ＿ｏｆｔ（ｎ）＝Ｉｕ＿ｏｆｔ（ｎ−１） ・・・（８−４）
Ｉｖ＿ｏｆｔ（ｎ）＝Ｉｖ＿ｏｆｔ（ｎ−１） ・・・（８−５）
Ｉｗ＿ｏｆｔ（ｎ）＝Ｉｗ＿ｏｆｔ（ｎ−１） ・・・（８−６）
Iu_of (n) = Iu_of (n−1) (8-4)
Iv_of (n) = Iv_of (n−1) (8-5)
Iw_of (n) = Iw_of (n−1) (8-6)
ステップ３０４において、相電流演算部６１は、以下関係式（９−１）−（９−６）となるように、第１Ｕ相電流Ｉｕ１、第１Ｖ相電流Ｉｖ１、第１Ｗ相電流Ｉｗ１、第２Ｕ相電流Ｉｕ２、第２Ｖ相電流Ｉｖ２および第２Ｗ相電流Ｉｗ２を演算する。
In step 304, the phase
Ｉｕ１＝ＡＤＵ１−Ｉｕ＿ｏｆｔ（ｎ） ・・・（９−１）
Ｉｖ１＝ＡＤＶ１−Ｉｖ＿ｏｆｔ（ｎ） ・・・（９−２）
Ｉｗ１＝ＡＤＷ１−Ｉｗ＿ｏｆｔ（ｎ） ・・・（９−３）
Ｉｕ２＝ＡＤＵ２−Ｉｕ＿ｏｆｔ（ｎ） ・・・（９−４）
Ｉｖ２＝ＡＤＶ２−Ｉｖ＿ｏｆｔ（ｎ） ・・・（９−５）
Ｉｗ２＝ＡＤＷ２−Ｉｗ＿ｏｆｔ（ｎ） ・・・（９−６）
Iu1 = ADU1-Iu_of (n) (9-1)
Iv1 = ADV1-Iv_of (n) (9-2)
Iw1 = ADW1-Iw_of (n) (9-3)
Iu2 = ADU2-Iu_of (n) (9-4)
Iv2 = ADV2-Iv_of (n) (9-5)
Iw2 = ADW2-Iw_of (n) (9-6)
［１］電流検出タイミング調整演算部７４の調整により、複数のインバータ１１、１２がモータ８０に通電する場合において、シャント抵抗２１−２３の数が削減されつつ、ＡＤ変換器５１−５３は、モータ８０の各巻線に流れる電流を取得可能になる。シャント抵抗２１−２３の数を低減できるため、シャント抵抗２１−２３による損失を低減でき、モータ８０の効率が向上する。
[1] When the plurality of
［２］基準信号生成部６６は、第２基準信号Ｐ２の位相が第１基準信号Ｐ１の位相に対して反転するように、基準信号Ｐを生成する。これにより、電流検出タイミング調整演算部７４は、制御周期ＴｃにおいてＡＤ変換器５１−５３の取得回数の半数以上において、半数以上のインバータ１１、１２が無効電圧ベクトルとなるように、中性点電圧を変更しやすくなる。
[2] The
［３］第３Ｕ相検出値ＡＤＵ３、第３Ｖ相検出値ＡＤＶ３および第３Ｗ相検出値ＡＤＷ３を用いて、相電流演算部６１は、３相電流Ｉｕ、Ｉｖ、Ｉｗを演算する。これにより、取得した電流値のゼロ点が調整される。このため、３相電流Ｉｕ、Ｉｖ、Ｉｗの正確度が向上する。
[3] Using the third U-phase detection value ADU3, the third V-phase detection value ADV3, and the third W-phase detection value ADW3, the phase
［４］電流検出タイミング調整演算部７４は、制御周期Ｔｃにおいて、一方のインバータ１１、１２がＶ７電圧ベクトルとなるように、中性点電圧を調整する。また、電流検出タイミング調整演算部７４は、他方のインバータ１１、１２における低電位側のスイッチング素子１１４−１１６、１２４−１２６の２つ以上がオンとなるように、中性点電圧を調整する。これにより、制御周期Ｔｃにおいて、モータ８０に係る電圧を比較的大きくできる。
[4] The current detection timing
（第２実施形態）
第２実施形態では、１つの電流検出部を備えており、基準信号生成部の処理、制御部のデューティ変換部の構成および処理が異なる点を除き、第１実施形態と同様である。
(Second Embodiment)
The second embodiment includes a single current detection unit, and is the same as the first embodiment except that the processing of the reference signal generation unit and the configuration and processing of the duty conversion unit of the control unit are different.
図１５に示すように、第２実施形態のモータ制御装置２は、電流検出部として、１つのシャント抵抗２４を備えている。シャント抵抗２４は、複数のインバータ１１、１２およびバッテリ９の共通配線であるグランドラインＬｇに流れる電流、すなわち、第１コイル８１１−８１３または第２コイル８２１−８２３のそれぞれに流れる電流を検出可能である。また、モータ制御装置２は、シャント抵抗２４に対応する増幅回路４４およびＡＤ変換器５４をさらに備える。
As shown in FIG. 15, the
第２実施形態においても、制御周期Ｔｃは、基準信号周期Ｔｐの４倍とする。また、第２実施形態では、基準信号生成部６６は、第２基準信号Ｐ２の位相が第１基準信号Ｐ１の位相に対して同位相となるように、基準信号Ｐを生成する。さらに、基準信号周期Ｔｐを前半期間および後半期間の半分に分けている。
Also in the second embodiment, the control cycle Tc is four times the reference signal cycle Tp. In the second embodiment, the
図１６に示すように、第２実施形態のデューティ変換部２７０は、電圧指令値演算部としての２相３相変換部２７１、デューティ換算部２７２、電流検出期間確保演算部２７３および電流検出タイミング調整演算部２７４を有する。
As shown in FIG. 16, the
２相３相変換部２７１は、ｄｑ軸電圧指令値Ｖｄ、Ｖｑを電気角θに基づいて逆ｄｑ変換する。また、２相３相変換部２７１は、逆ｄｑ変換により、電圧指令値Ｖｕ、Ｖｖ、Ｖｗを演算する。
デューティ換算部２７２は、電圧指令値Ｖｕ、Ｖｖ、Ｖｗをデューティ換算値Ｄｕ＿ｒ、Ｄｖ＿ｒ、Ｄｗ＿ｒに換算する。
The two-phase / three-
The
電流検出期間確保演算部２７３は、第１系統または第２系統に流れる電流をそれぞれ取得可能な期間を確保可能となるように、デューティ換算値Ｄｕ＿ｒ、Ｄｖ＿ｒ、Ｄｗ＿ｒを補正する。この補正のため、電流検出期間確保演算部２７３は、最大補正値Ｃ＿ｍａｘ、中間補正値Ｃ＿ｍｉｄ、最小補正値Ｃ＿ｍｉｎを演算する。電流検出期間確保演算部２７３は、最大補正値Ｃ＿ｍａｘ、中間補正値Ｃ＿ｍｉｄ、最小補正値Ｃ＿ｍｉｎに基づき、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔ、および、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔを演算する。
The current detection period ensuring
デューティ換算値Ｄｕ＿ｒ、Ｄｖ＿ｒ、Ｄｗ＿ｒのうち、大きいものから順に、ＭａｘＤ＿ｒ、ＭｉｄＤ＿ｒ、ＭｉｎＤ＿ｒとする。最大補正値Ｃ＿ｍａｘは、ＭａｘＤ＿ｒに対応する補正値である。中間補正値Ｃ＿ｍｉｄは、ＭｉｄＤ＿ｒに対応する補正値である。最小補正値Ｃ＿ｍｉｎは、ＭｉｎＤ＿ｒに対応する補正値である。 Among the duty converted values Du_r, Dv_r, and Dw_r, MaxD_r, MidD_r, and MinD_r are set in descending order. The maximum correction value C_max is a correction value corresponding to MaxD_r. The intermediate correction value C_mid is a correction value corresponding to MidD_r. The minimum correction value C_min is a correction value corresponding to MinD_r.
図１７のフローチャートを参照して、第２実施形態の電流検出期間確保演算部２７３の演算について説明する。
With reference to the flowchart of FIG. 17, the calculation of the current detection period ensuring
ステップ４０１において、電流検出期間確保演算部２７３は、デューティ換算値Ｄｕ＿ｒ、Ｄｖ＿ｒ、Ｄｗ＿ｒを比較し、デューティ換算値Ｄｕ＿ｒ、Ｄｖ＿ｒ、Ｄｗ＿ｒの大小関係を判定する。電流検出期間確保演算部２７３は、ＭａｘＤ＿ｒ、ＭｉｄＤ＿ｒ、ＭｉｎＤ＿ｒを決定する。
In step 401, the current detection period ensuring
奇数電圧ベクトルに対応するデューティの差を奇数電圧デューティＤｏとする。偶数電圧ベクトルに対応するデューティの差を偶数電圧デューティＤｅとする。有効電圧ベクトルに対応するデューティの差を有効電圧デューティＤａとする。有効電圧ベクトルにおいて、電流が検出可能なデューティ差のうちの下限値である電流検出デューティ下限値Ｄｍとする。 The duty difference corresponding to the odd voltage vector is defined as an odd voltage duty Do. The duty difference corresponding to the even voltage vector is defined as an even voltage duty De. A duty difference corresponding to the effective voltage vector is defined as an effective voltage duty Da. In the effective voltage vector, the current detection duty lower limit value Dm which is the lower limit value of the duty difference that can be detected by the current is set.
ステップ４０２において、電流検出期間確保演算部２７３は、以下関係式（１０−１）−（１０−３）となるように、奇数電圧デューティＤｏ、偶数電圧デューティＤｅおよび有効電圧デューティＤａを演算する。
ステップ４０３において、電流検出期間確保演算部２７３は、最小補正値Ｃ＿ｍｉｎをゼロとする。
In
In
Ｄｏ＝ＭａｘＤ＿ｒ−ＭｉｄＤ＿ｒ ・・・（１０−１）
Ｄｅ＝ＭｉｄＤ＿ｒ−ＭｉｎＤ＿ｒ ・・・（１０−２）
Ｄａ＝ＭａｘＤ＿ｒ−ＭｉｎＤ＿ｒ ・・・（１０−３）
Do = MaxD_r-MidD_r (10-1)
De = MidD_r-MinD_r (10-2)
Da = MaxD_r−MinD_r (10-3)
ステップ４０４において、電流検出期間確保演算部２７３は、偶数電圧デューティＤｅが電流検出デューティ下限値Ｄｍから偶数電圧デューティＤｅを減算した値（Ｄｍ−Ｄｅ）未満であるか否かを判定する。偶数電圧デューティＤｅが電流検出デューティ下限値Ｄｍから偶数電圧デューティＤｅを減算した値（Ｄｍ−Ｄｅ）未満であるとき、処理は、ステップ４０５に移行する。偶数電圧デューティＤｅが電流検出デューティ下限値Ｄｍから偶数電圧デューティＤｅを減算した値（Ｄｍ−Ｄｅ）以上であるとき、処理は、ステップ４０６に移行する。
In step 404, the current detection period ensuring
ステップ４０５において、電流検出期間確保演算部２７３は、以下関係式（１１）となるように、中間補正値Ｃ＿ｍｉｄを演算する。電流検出期間確保演算部２７３は、中間補正値Ｃ＿ｍｉｄを、電流検出デューティ下限値Ｄｍから偶数電圧デューティＤｅを減算した値とする。
Ｃ＿ｍｉｄ＝Ｄｍ−Ｄｅ ・・・（１１）
In
C_mid = Dm−De (11)
ステップ４０６において、電流検出期間確保演算部２７３は、以下関係式（１２）となるように、中間補正値Ｃ＿ｍｉｄを演算する。電流検出期間確保演算部２７３は、中間補正値Ｃ＿ｍｉｄを、偶数電圧デューティＤｅとする。
Ｃ＿ｍｉｄ＝Ｄｅ ・・・（１２）
In
C_mid = De (12)
ステップ４０７において、電流検出期間確保演算部２７３は、有効電圧デューティＤａが電流検出デューティ下限値Ｄｍから有効電圧デューティＤａを減算した値（Ｄｍ−Ｄａ）未満であるか否かを判定する。有効電圧デューティＤａが電流検出デューティ下限値Ｄｍから有効電圧デューティＤａを減算した値（Ｄｍ−Ｄａ）未満であるとき、処理は、ステップ４０８に移行する。有効電圧デューティＤａが電流検出デューティ下限値Ｄｍから有効電圧デューティＤａを減算した値（Ｄｍ−Ｄａ）以上であるとき、処理は、ステップ４０９に移行する。
In
ステップ４０８において、電流検出期間確保演算部２７３は、以下関係式（１３）となるように、最大補正値Ｃ＿ｍａｘを演算する。電流検出期間確保演算部２７３は、最大補正値Ｃ＿ｍａｘを、電流検出デューティ下限値Ｄｍから有効電圧デューティＤａを減算した値（Ｄｍ−Ｄａ）に−１を乗算した値とする。
Ｃ＿ｍａｘ＝−（Ｄｍ−Ｄａ） ・・・（１３）
In
C_max = − (Dm−Da) (13)
ステップ４０９において、電流検出期間確保演算部２７３は、以下関係式（１４）となるように、最大補正値Ｃ＿ｍａｘを演算する。電流検出期間確保演算部２７３は、最大補正値Ｃ＿ｍａｘを、有効電圧デューティＤａに−１を乗算した値とする。
Ｃ＿ｍａｘ＝−Ｄａ ・・・（１４）
In
C_max = −Da (14)
ステップ４１０において、電流検出期間確保演算部２７３は、最大補正値Ｃ＿ｍａｘ、中間補正値Ｃ＿ｍｉｄ、最小補正値Ｃ＿ｍｉｎに基づき、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔを演算する。また、電流検出期間確保演算部２７３は、最大補正値Ｃ＿ｍａｘ、中間補正値Ｃ＿ｍｉｄ、最小補正値Ｃ＿ｍｉｎに基づき、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔを演算する。
In step 410, the current detection period ensuring
例えば、Ｕ相デューティ換算値Ｄｕ＿ｒがＭａｘＤ＿ｒであるとする。Ｖ相デューティ換算値Ｄｖ＿ｒがＭｉｄ＿ｒであるとする。Ｗ相デューティ換算値Ｄｗ＿ｒがＭｉｎＤ＿ｒであるとする。このとき、電流検出期間確保演算部２７３は、以下関係式（１５−１）−（１５−３）となるように、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔを演算する。また、電流検出期間確保演算部２７３は、以下関係式（１５−４）−（１５−６）となるように、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔを演算する。
For example, it is assumed that the U-phase duty converted value Du_r is MaxD_r. Assume that the V-phase duty conversion value Dv_r is Mid_r. It is assumed that the W-phase duty conversion value Dw_r is MinD_r. At this time, the current detection period ensuring
Ｄｕ＿ａｔ＝Ｄｕ＿ｒ＋Ｃ＿ｍａｘ ・・・（１５−１）
Ｄｖ＿ａｔ＝Ｄｖ＿ｒ＋Ｃ＿ｍｉｄ ・・・（１５−２）
Ｄｗ＿ａｔ＝Ｄｗ＿ｒ＋Ｃ＿ｍｉｎ ・・・（１５−３）
Ｄｕ＿ｂｔ＝Ｄｕ＿ｒ−Ｃ＿ｍａｘ ・・・（１５−４）
Ｄｖ＿ｂｔ＝Ｄｖ＿ｒ−Ｃ＿ｍｉｄ ・・・（１５−５）
Ｄｗ＿ｂｔ＝Ｄｗ＿ｒ−Ｃ＿ｍｉｎ ・・・（１５−６）
Du_at = Du_r + C_max (15-1)
Dv_at = Dv_r + C_mid (15-2)
Dw_at = Dw_r + C_min (15-3)
Du_bt = Du_r-C_max (15-4)
Dv_bt = Dv_r-C_mid (15-5)
Dw_bt = Dw_r-C_min (15-6)
電流検出期間確保演算部２７３は、第１系統および第２系統のそれぞれに対して、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔおよび後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔを演算する。
The current detection period ensuring
第１系統における各一時値を第１前半デューティ一時値Ｄｕ１＿ａｔ、Ｄｖ１＿ａｔ、Ｄｗ１＿ａｔおよび第１後半デューティ一時値Ｄｕ１＿ｂｔ、Ｄｖ１＿ｂｔ、Ｄｗ１＿ｂｔとする。第２系統における各一時値を第２前半デューティ一時値Ｄｕ２＿ａｔ、Ｄｖ２＿ａｔ、Ｄｗ２＿ａｔおよび第２後半デューティ一時値Ｄｕ２＿ｂｔ、Ｄｖ２＿ｂｔ、Ｄｗ２＿ｂｔとする。 The temporary values in the first system are assumed to be first first half duty temporary values Du1_at, Dv1_at, Dw1_at and first second half duty temporary values Du1_bt, Dv1_bt, Dw1_bt. The temporary values in the second system are defined as second first half duty temporary values Du2_at, Dv2_at, Dw2_at and second second half duty temporary values Du2_bt, Dv2_bt, Dw2_bt.
第２実施形態では、電流検出期間確保演算部２７３により、電流を検出する期間が確保される。ＡＤ変換器５４がシャント抵抗２４から電流値を取得するタイミングが所定間隔となるように、電流検出タイミング調整演算部２７４は、有効電圧ベクトルとなるタイミングを調整する。
In the second embodiment, the current detection period ensuring
図１８および図１９のフローチャートを参照して、第２実施形態の電流検出タイミング調整演算部２７４の演算について説明する。
The calculation of the current detection timing
ステップ５０１において、電流検出タイミング調整演算部２７４は、第１前半デューティ一時値Ｄｕ１＿ａｔ、Ｄｖ１＿ａｔ、Ｄｗ１＿ａｔの中で、最も小さい値を第１前半最小値ＭｉｎＤ１＿ａとする。電流検出タイミング調整演算部２７４は、第１前半デューティ一時値Ｄｕ１＿ａｔ、Ｄｖ１＿ａｔ、Ｄｗ１＿ａｔの中で、最も大きい値を第１前半最大値ＭａｘＤ１＿ａとする。
In step 501, the current detection timing
ステップ５０２において、電流検出タイミング調整演算部２７４は、第１後半デューティ一時値Ｄｕ１＿ｂｔ、Ｄｖ１＿ｂｔ、Ｄｗ１＿ｂｔの中で最も小さい値を第１後半最小値ＭｉｎＤ１＿ｂとする。第１後半デューティ一時値Ｄｕ１＿ｂｔ、Ｄｖ１＿ｂｔ、Ｄｗ１＿ｂｔの中で最も大きい値を第１後半最大値ＭａｘＤ１＿ｂとする。
In
ステップ５０３において、電流検出タイミング調整演算部２７４は、制御周期Ｔｃにおける４周期分の基準信号周期Ｔｐに対して、第１系統における前半デューティ指令値および後半デューティ指令値をそれぞれ演算する。
In step 503, the current detection timing
１周期目における第１系統の前半デューティ指令値を第１１前半デューティ指令値Ｄｕ１１＿ａ、Ｄｖ１１＿ａ、Ｄｗ１１＿ａとする。１周期目における第１系統の後半デューティ指令値を第１１後半デューティ指令値Ｄｕ１１＿ｂとする。２周期目における第１系統の前半デューティ指令値を第１２前半デューティ指令値Ｄｕ１２＿ａ、Ｄｖ１２＿ａ、Ｄｗ１２＿ａとする。２周期目における第１系統の後半デューティ指令値を第１２後半デューティ指令値Ｄｕ１２＿ｂ、Ｄｖ１２＿ｂ、Ｄｗ１２＿ｂとする。３周期目における第１系統の前半デューティ指令値を第１３前半デューティ指令値Ｄｕ１３＿ａ、Ｄｖ１３＿ａ、Ｄｗ１３＿ａとする。３周期目における第１系統の後半デューティ指令値を第１３後半デューティ指令値Ｄｕ１３＿ｂ、Ｄｖ１３＿ｂ、Ｄｗ１３＿ｂとする。４周期目における第１系統の前半デューティ指令値を第１４前半デューティ指令値Ｄｕ１４＿ａ、Ｄｖ１４＿ａ、Ｄｗ１４＿ａとする。４周期目における第１系統の後半デューティ指令値を第１４後半デューティ指令値Ｄｕ１４＿ｂ、Ｄｖ１４＿ｂ、Ｄｗ１４＿ｂとする。 The first half duty command values of the first system in the first cycle are defined as eleventh first half duty command values Du11_a, Dv11_a, and Dw11_a. The second half duty command value of the first system in the first cycle is defined as the eleventh second half duty command value Du11_b. The first-half duty command value of the first system in the second cycle is defined as a twelfth first-half duty command value Du12_a, Dv12_a, Dw12_a. The second half duty command value of the first system in the second cycle is defined as the twelfth latter half duty command value Du12_b, Dv12_b, Dw12_b. The first-half duty command values of the first system in the third cycle are set as the thirteenth first-half duty command values Du13_a, Dv13_a, and Dw13_a. Let the latter half duty command value of the 1st system in the 3rd period be the 13th latter half duty command value Du13_b, Dv13_b, Dw13_b. The first-half duty command value of the first system in the fourth period is defined as the fourteenth first-half duty command value Du14_a, Dv14_a, and Dw14_a. The latter half duty command value of the first system in the fourth period is set as the fourteenth latter half duty command value Du14_b, Dv14_b, Dw14_b.
ステップ５０４において、電流検出タイミング調整演算部２７４は、第２前半デューティ一時値Ｄｕ２＿ａｔ、Ｄｖ２＿ａｔ、Ｄｗ２＿ａｔの中で、最も小さい値を第２前半最小値ＭｉｎＤ２＿ａとする。電流検出タイミング調整演算部２７４は、第２前半デューティ一時値Ｄｕ２＿ａｔ、Ｄｖ２＿ａｔ、Ｄｗ２＿ａｔの中で、最も大きい値を第２前半最大値ＭａｘＤ２＿ａとする。
In step 504, the current detection timing
ステップ５０５において、電流検出タイミング調整演算部２７４は、第２後半デューティ一時値Ｄｕ２＿ｂｔ、Ｄｖ２＿ｂｔ、Ｄｗ２＿ｂｔの中で最も小さい値を第２後半最小値ＭｉｎＤ２＿ｂとする。第２後半デューティ一時値Ｄｕ２＿ｂｔ、Ｄｖ２＿ｂｔ、Ｄｗ２＿ｂｔの中で最も大きい値を第２後半最大値ＭａｘＤ２＿ｂとする。
In
ステップ５０６において、電流検出タイミング調整演算部２７４は、制御周期Ｔｃにおける４周期分の基準信号周期Ｔｐに対して、第２系統における前半デューティ指令値および後半デューティ指令値をそれぞれ演算する。
In step 506, the current detection timing
１周期目における第２系統の前半デューティ指令値を第２１前半デューティ指令値Ｄｕ２１＿ａ、Ｄｖ２１＿ａ、Ｄｗ２１＿ａとする。１周期目における第２系統の後半デューティ指令値を第２１後半デューティ指令値Ｄｕ２１＿ｂ、Ｄｖ２１＿ｂ、Ｄｗ２１＿ｂとする。２周期目における第２系統の前半デューティ指令値を第２２前半デューティ指令値Ｄｕ２２＿ａ、Ｄｖ２２＿ａ、Ｄｗ２２＿ａとする。２周期目における第２系統の後半デューティ指令値を第２２後半デューティ指令値Ｄｕ２２＿ｂ、Ｄｖ２２＿ｂ、Ｄｗ２２＿ｂとする。３周期目における第２系統の前半デューティ指令値を第２３前半デューティ指令値Ｄｕ２３＿ａ、Ｄｖ２３＿ａ、Ｄｗ２３＿ａとする。３周期目における第２系統の後半デューティ指令値を第２３後半デューティ指令値Ｄｕ２３＿ｂ、Ｄｖ２３＿ｂ、Ｄｗ２３＿ｂとする。４周期目における第２系統の前半デューティ指令値を第２４前半デューティ指令値Ｄｕ２４＿ａ、Ｄｖ２４＿ａ、Ｄｗ２４＿ａとする。４周期目における第２系統の後半デューティ指令値を第２４後半デューティ指令値Ｄｕ２４＿ｂ、Ｄｖ２４＿ｂ、Ｄｗ２４＿ｂとする。 The first-half duty command value of the second system in the first cycle is defined as the 21st first-half duty command value Du21_a, Dv21_a, Dw21_a. The second half duty command value of the second system in the first cycle is set as the 21st latter half duty command value Du21_b, Dv21_b, Dw21_b. The first half duty command value of the second system in the second cycle is set as the 22nd first half duty command value Du22_a, Dv22_a, Dw22_a. The second half duty command value of the second system in the second cycle is the 22nd latter half duty command value Du22_b, Dv22_b, Dw22_b. The first half duty command value of the second system in the third cycle is defined as the 23rd first half duty command value Du23_a, Dv23_a, Dw23_a. The second half duty command value of the second system in the third cycle is defined as the 23rd half duty command value Du23_b, Dv23_b, Dw23_b. The first half duty command value of the second system in the fourth period is defined as the 24th first half duty command value Du24_a, Dv24_a, and Dw24_a. The second half duty command value of the second system in the fourth cycle is defined as the 24th second half duty command value Du24_b, Dv24_b, Dw24_b.
図２０に示すように、例えば、第１前半Ｗ相デューティ一時値Ｄｗ１＿ａｔが第１前半最小値ＭｉｎＤ１＿ａであるとする。第１前半Ｖ相デューティ一時値Ｄｖ１＿ａｔが第１前半最大値ＭａｘＤ１＿ａであるとする。第１後半Ｖ相デューティ一時値Ｄｖ１＿ｂｔが第１後半最小値ＭｉｎＤ１＿ｂであるとする。第１後半Ｗ相デューティ一時値Ｄｗ１＿ｂｔが第１後半最大値ＭａｘＤ１＿ｂであるとする。 As shown in FIG. 20, for example, the first first half W-phase duty temporary value Dw1_at is assumed to be the first first half minimum value MinD1_a. The first first half V-phase duty temporary value Dv1_at is assumed to be the first first half maximum value MaxD1_a. It is assumed that the first second half V-phase duty temporary value Dv1_bt is the first second half minimum value MinD1_b. The first second half W-phase duty temporary value Dw1_bt is assumed to be the first second half maximum value MaxD1_b.
第２前半Ｗ相デューティ一時値Ｄｗ２＿ａｔが第２前半最小値ＭｉｎＤ２＿ａであるとする。第２前半Ｖ相デューティ一時値Ｄｖ２＿ａｔが第２前半最大値ＭａｘＤ２＿ａであるとする。第２後半Ｖ相デューティ一時値Ｄｖ２＿ｂｔが第２後半最小値ＭｉｎＤ２＿ｂであるとする。第２後半Ｗ相デューティ一時値Ｄｗ２＿ｂｔが第２後半最大値ＭａｘＤ２＿ｂであるとする。 The second first half W-phase duty temporary value Dw2_at is assumed to be the second first half minimum value MinD2_a. The second first half V-phase duty temporary value Dv2_at is assumed to be the second first half maximum value MaxD2_a. The second second half V-phase duty temporary value Dv2_bt is assumed to be the second second half minimum value MinD2_b. The second second half W-phase duty temporary value Dw2_bt is assumed to be the second second half maximum value MaxD2_b.
時刻ｅ４１から時刻ｅ４５までの期間では、第２系統において、Ｖ０電圧ベクトルが確保される。時刻ｅ４２から時刻ｅ４３までの期間では、第１系統において、Ｖ３電圧ベクトルが確保される。時刻ｅ４３から時刻ｅ４４までの期間では、第１系統において、Ｖ５電圧ベクトルが確保される。 In the period from time e41 to time e45, the V0 voltage vector is secured in the second system. In the period from time e42 to time e43, the V3 voltage vector is secured in the first system. In the period from time e43 to time e44, the V5 voltage vector is secured in the first system.
時刻ｅ４２から時刻ｅ４３までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第１Ｖ相コイル８１２に流れる電流の値を取得する。時刻ｅ４２から時刻ｅ４３までの期間で、ＡＤ変換器５４が取得した電流値を第１電流値Ｉ１とする。
In a period from time e42 to time e43, the
時刻ｅ４３から時刻ｅ４４までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第１Ｗ相コイル８１３に流れる電流の値を取得する。時刻ｅ４３から時刻ｅ４４までの期間で、ＡＤ変換器５４が取得した電流値を第２電流値Ｉ２とする。
In the period from time e43 to time e44, the
時刻ｅ４６から時刻ｅ５０までの期間では、第１系統において、Ｖ０電圧ベクトルが確保される。時刻ｅ４７から時刻ｅ４８までの期間では、第２系統において、Ｖ３電圧ベクトルが確保される。時刻ｅ４８から時刻ｅ４９までの期間では、第２系統において、Ｖ５電圧ベクトルが確保される。 In the period from time e46 to time e50, the V0 voltage vector is secured in the first system. In the period from time e47 to time e48, the V3 voltage vector is secured in the second system. In the period from time e48 to time e49, the V5 voltage vector is secured in the second system.
時刻ｅ４７から時刻ｅ４８までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第２Ｖ相コイル８２２に流れる電流の値を取得する。時刻ｅ４７から時刻ｅ４８までの期間で、ＡＤ変換器５４が取得した電流値を第３電流値Ｉ３とする。
In a period from time e47 to time e48, the
時刻ｅ４８から時刻ｅ４９までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第２Ｗ相コイル８２３に流れる電流の値を取得する。時刻ｅ４８から時刻ｅ４９までの期間で、ＡＤ変換器５４が取得した電流値を第４電流値Ｉ４とする。
In the period from time e48 to time e49, the
時刻ｅ５１から時刻ｅ５２までの期間では、第１系統および第２系統の両系統において、Ｖ０電圧ベクトルが確保される。時刻ｅ５１から時刻ｅ５２までの期間において、ＡＤ変換器５４が電流を取得することで、取得した電流値のゼロ点を調整できる。時刻ｅ５１から時刻ｅ５２までの期間で、ＡＤ変換器５４が取得した電流値を第５電流値Ｉ５とする。
In the period from time e51 to time e52, the V0 voltage vector is secured in both the first system and the second system. In the period from time e51 to time e52, the zero point of the acquired current value can be adjusted by the
この場合において、相電流演算部６１は、第１−第５電流値Ｉ１−Ｉ５およびキルヒホッフの法則に基づき、第１Ｕ相電流Ｉｕ１、第１Ｖ相電流Ｉｖ１、第１Ｗ相電流Ｉｗ１、第２Ｕ相電流Ｉｕ２、第２Ｖ相電流Ｉｖ２および第２Ｗ相電流Ｉｗ２を演算する。相電流演算部６１は、以下関係式（１６−１）−（１６−６）となるように、第１Ｕ相電流Ｉｕ１、第１Ｖ相電流Ｉｖ１、第１Ｗ相電流Ｉｗ１、第２Ｕ相電流Ｉｕ２、第２Ｖ相電流Ｉｖ２および第２Ｗ相電流Ｉｗ２を演算する。
In this case, the phase
Ｉｖ１＝Ｉ１−Ｉ５ ・・・（１６−１）
Ｉｗ１＝Ｉ２−Ｉ５ ・・・（１６−２）
Ｉｕ１＝−Ｉｖ１−Ｉｗ１ ・・・（１６−３）
Ｉｖ２＝Ｉ３−Ｉ５ ・・・（１６−４）
Ｉｗ２＝Ｉ４−Ｉ５ ・・・（１６−５）
Ｉｕ２＝−Ｉｖ２−Ｉｗ２ ・・・（１６−６）
Iv1 = I1-I5 (16-1)
Iw1 = I2-I5 (16-2)
Iu1 = −Iv1−Iw1 (16-3)
Iv2 = I3-I5 (16-4)
Iw2 = I4-I5 (16-5)
Iu2 = −Iv2−Iw2 (16-6)
このように、第２実施形態においても、第１実施形態の［１］と同様の効果を奏する。また、第２実施形態では、制御周期Ｔｃを基準信号周期Ｔｐの４倍以上とすることによって、それぞれの電流を取得可能な期間が確保されやすくなる。
Thus, also in 2nd Embodiment, there exists an effect similar to [1] of 1st Embodiment. Moreover, in 2nd Embodiment, the period which can acquire each electric current becomes easy to be ensured by making
さらに、第５電流値Ｉ５を用いて、相電流演算部６１は、３相電流Ｉｕ、Ｉｖ、Ｉｗを演算する。これにより、取得した電流値のゼロ点が調整される。このため、３相電流Ｉｕ、Ｉｖ、Ｉｗの正確度がより向上する。
Furthermore, using the fifth current value I5, the phase
（第３実施形態）
第３実施形態では、電流検出期間確保演算部および電流検出タイミング調整演算部の処理が異なる点を除き、第２実施形態と同様である。
(Third embodiment)
The third embodiment is the same as the second embodiment except that the processes of the current detection period ensuring calculation unit and the current detection timing adjustment calculation unit are different.
図２１のフローチャートを参照して、第３実施形態の電流検出期間確保演算部２７３の演算について説明する。ステップ６０１およびステップ６０２は、第２実施形態のステップ４０１およびステップ４０２と同様である。
With reference to the flowchart of FIG. 21, the calculation of the current detection period ensuring
ステップ６０３において、電流検出期間確保演算部２７３は、奇数電圧デューティＤｏが電流検出デューティ下限値Ｄｍ未満、かつ、偶数電圧デューティＤｅが電流検出デューティ下限値Ｄｍ未満であるか否かを判定する。奇数電圧デューティＤｏが電流検出デューティ下限値Ｄｍ未満、かつ、偶数電圧デューティＤｅが電流検出デューティ下限値Ｄｍ未満であるとき、処理は、ステップ６０４に移行する。奇数電圧デューティＤｏが電流検出デューティ下限値Ｄｍ以上、または、偶数電圧デューティＤｅが電流検出デューティ下限値Ｄｍ以上であるとき、処理は、ステップ６０５に移行する。
In
ステップ６０４において、電流検出期間確保演算部２７３は、以下関係式（１７−１）−（１７−３）となるように、最大補正値Ｃ＿ｍａｘ、中間補正値Ｃ＿ｍｉｄおよび最小補正値Ｃ＿ｍｉｎを演算する。
In step 604, the current detection period ensuring
Ｃ＿ｍａｘ＝−Ｄｍ＋Ｄｏ ・・・（１７−１）
Ｃ＿ｍｉｄ＝０ ・・・（１７−２）
Ｃ＿ｍｉｎ＝−Ｄｍ＋Ｄｅ ・・・（１７−３）
C_max = −Dm + Do (17-1)
C_mid = 0 (17-2)
C_min = −Dm + De (17-3)
ステップ６０５において、電流検出期間確保演算部２７３は、奇数電圧デューティＤｏが電流検出デューティ下限値Ｄｍ未満であるか否かを再度判定する。奇数電圧デューティＤｏが電流検出デューティ下限値Ｄｍ未満であるとき、処理は、ステップ６０６に移行する。奇数電圧デューティＤｏが電流検出デューティ下限値Ｄｍ以上であるとき、処理は、ステップ６０７に移行する。
In
ステップ６０６において、電流検出期間確保演算部２７３は、以下関係式（１８−１）−（１８−３）となるように、最大補正値Ｃ＿ｍａｘ、中間補正値Ｃ＿ｍｉｄおよび最小補正値Ｃ＿ｍｉｎを演算する。
In
Ｃ＿ｍａｘ＝−（Ｄｍ−Ｄｏ）×０．５ ・・・（１８−１）
Ｃ＿ｍｉｄ＝（Ｄｍ−Ｄｏ）×０．５ ・・・（１８−２）
Ｃ＿ｍｉｎ＝０ ・・・（１８−３）
C_max = − (Dm−Do) × 0.5 (18-1)
C_mid = (Dm−Do) × 0.5 (18-2)
C_min = 0 (18-3)
ステップ６０７において、電流検出期間確保演算部２７３は、偶数電圧デューティＤｅが電流検出デューティ下限値Ｄｍ未満であるか否かを再度判定する。偶数電圧デューティＤｅが電流検出デューティ下限値Ｄｍ未満であるとき、処理は、ステップ６０８に移行する。偶数電圧デューティＤｅが電流検出デューティ下限値Ｄｍ以上であるとき、処理は、ステップ６０９に移行する。
In
ステップ６０８において、電流検出期間確保演算部２７３は、以下関係式（１９−１）−（１９−３）となるように、最大補正値Ｃ＿ｍａｘ、中間補正値Ｃ＿ｍｉｄおよび最小補正値Ｃ＿ｍｉｎを演算する。
In
Ｃ＿ｍａｘ＝０ ・・・（１９−１）
Ｃ＿ｍｉｄ＝（Ｄｍ−Ｄｅ）×０．５ ・・・（１９−２）
Ｃ＿ｍｉｎ＝−（Ｄｍ−Ｄｅ）×０．５ ・・・（１９−３）
C_max = 0 (19-1)
C_mid = (Dm−De) × 0.5 (19-2)
C_min = − (Dm−De) × 0.5 (19-3)
ステップ６０９において、電流検出期間確保演算部２７３は、以下関係式（２０−１）−（２０−３）となるように、最大補正値Ｃ＿ｍａｘ、中間補正値Ｃ＿ｍｉｄおよび最小補正値Ｃ＿ｍｉｎを演算する。
In
Ｃ＿ｍａｘ＝０ ・・・（２０−１）
Ｃ＿ｍｉｄ＝０ ・・・（２０−２）
Ｃ＿ｍｉｎ＝０ ・・・（２０−３）
C_max = 0 (20-1)
C_mid = 0 (20-2)
C_min = 0 (20-3)
ステップ６１０において、電流検出期間確保演算部２７３は、最大補正値Ｃ＿ｍａｘ、中間補正値Ｃ＿ｍｉｄ、最小補正値Ｃ＿ｍｉｎに基づき、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔを演算する。また、電流検出期間確保演算部２７３は、最大補正値Ｃ＿ｍａｘ、中間補正値Ｃ＿ｍｉｄ、最小補正値Ｃ＿ｍｉｎに基づき、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔを演算する。
In step 610, the current detection period ensuring
例えば、Ｕ相デューティ換算値Ｄｕ＿ｒがＭａｘＤ＿ｒであるとする。Ｖ相デューティ換算値Ｄｖ＿ｒがＭｉｄ＿ｒであるとする。Ｗ相デューティ換算値Ｄｗ＿ｒがＭｉｎＤ＿ｒであるとする。このとき、第２実施形態と同様に、電流検出期間確保演算部２７３は、関係式（１５−１）−（１５−３）となるように、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔを演算する。また、電流検出期間確保演算部２７３は、関係式（１５−４）−（１５−６）となるように、後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔを演算する。
For example, it is assumed that the U-phase duty converted value Du_r is MaxD_r. Assume that the V-phase duty conversion value Dv_r is Mid_r. It is assumed that the W-phase duty conversion value Dw_r is MinD_r. At this time, similarly to the second embodiment, the current detection period ensuring
第２実施形態と同様に、電流検出期間確保演算部２７３は、第１系統および第２系統のそれぞれに対して、前半デューティ一時値Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔおよび後半デューティ一時値Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔを演算する。
Similarly to the second embodiment, the current detection period ensuring
第３実施形態でも、第２実施形態と同様に、電流検出タイミング調整演算部２７４は、ＡＤ変換器５４がシャント抵抗２４から電流値を取得するタイミングが所定間隔となるように、有効電圧ベクトルが発生するタイミングを調整する。
Also in the third embodiment, as in the second embodiment, the current detection timing
図２２および図２３のフローチャートを参照して、第３実施形態の電流検出タイミング調整演算部２７４の演算について説明する。ステップ７０１およびステップ７０２は、第２実施形態のステップ５０１およびステップ５０２と同様である。
The calculation of the current detection timing
ステップ７０３において、電流検出タイミング調整演算部２７４は、４周期分の基準信号周期Ｔｐに対して、第１系統における前半デューティ指令値および後半デューティ指令値をそれぞれ演算する。ステップ７０４およびステップ７０５は、第２実施形態のステップ５０４およびステップ５０５と同様である。
In step 703, the current detection timing
ステップ７０６において、電流検出タイミング調整演算部２７４は、４周期分の基準信号周期Ｔｐに対して、第２系統における前半デューティ指令値および後半デューティ指令値をそれぞれ演算する。
In step 706, the current detection timing
図２４に示すように、例えば、第１前半Ｗ相デューティ一時値Ｄｗ１＿ａｔが第１前半最小値ＭｉｎＤ１＿ａであるとする。第１前半Ｖ相デューティ一時値Ｄｖ１＿ａｔが第１前半最大値ＭａｘＤ１＿ａであるとする。第１後半Ｗ相デューティ一時値Ｄｗ１＿ｂｔが第１後半最小値ＭｉｎＤ１＿ｂであるとする。第１後半Ｕ相デューティ一時値Ｄｕ１＿ｂｔが第１後半最大値ＭａｘＤ１＿ｂであるとする。 As shown in FIG. 24, for example, the first first half W-phase duty temporary value Dw1_at is assumed to be the first first half minimum value MinD1_a. The first first half V-phase duty temporary value Dv1_at is assumed to be the first first half maximum value MaxD1_a. The first second half W-phase duty temporary value Dw1_bt is assumed to be the first second half minimum value MinD1_b. The first second half U-phase duty temporary value Du1_bt is assumed to be the first second half maximum value MaxD1_b.
第２前半Ｗ相デューティ一時値Ｄｗ２＿ａｔが第２前半最小値ＭｉｎＤ２＿ａであるとする。第２前半Ｖ相デューティ一時値Ｄｖ２＿ａｔが第２前半最大値ＭａｘＤ２＿ａであるとする。第２後半Ｗ相デューティ一時値Ｄｗ２＿ｂｔが第２後半最小値ＭｉｎＤ２＿ｂであるとする。第２後半Ｕ相デューティ一時値Ｄｕ２＿ｂｔが第２後半最大値ＭａｘＤ２＿ｂであるとする。 The second first half W-phase duty temporary value Dw2_at is assumed to be the second first half minimum value MinD2_a. The second first half V-phase duty temporary value Dv2_at is assumed to be the second first half maximum value MaxD2_a. The second second half W-phase duty temporary value Dw2_bt is assumed to be the second second half minimum value MinD2_b. It is assumed that the second second half U-phase duty temporary value Du2_bt is the second second half maximum value MaxD2_b.
時刻ｅ６１から時刻ｅ６２までの期間では、第１系統および第２系統の両系統において、Ｖ３電圧ベクトルが確保される。時刻ｅ６１から時刻ｅ６２までの期間でＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第１Ｖ相コイル８１２および第２Ｖ相コイル８２２に流れる電流の値を取得する。時刻ｅ６１から時刻ｅ６２までの期間で、ＡＤ変換器５４が取得した電流値を第６電流値Ｉ６とする。
In the period from time e61 to time e62, the V3 voltage vector is secured in both the first system and the second system. In a period from time e61 to time e62, the
時刻ｅ６３から時刻ｅ６５までの期間では、第１系統において、Ｖ７電圧ベクトルが確保される。時刻ｅ６４から時刻ｅ６５までの期間では、第２系統において、Ｖ５電圧ベクトルが確保される。時刻ｅ６４から時刻ｅ６５までの期間で、ＡＤ変換器５４は、第２Ｗ相コイル８２３に流れる電流の値をシャント抵抗２４から取得する。時刻ｅ６４から時刻ｅ６５までの期間で、ＡＤ変換器５４が取得した電流値を第７電流値Ｉ７とする。
In the period from time e63 to time e65, the V7 voltage vector is secured in the first system. In the period from time e64 to time e65, the V5 voltage vector is secured in the second system. In the period from time e64 to time e65, the
時刻ｅ６６から時刻ｅ６９までの期間では、第１系統において、Ｖ０電圧ベクトルが確保される。時刻ｅ６７から時刻６８までの期間では、第２系統において、Ｖ３電圧ベクトルが確保される。時刻ｅ６７から時刻６８までの期間で、ＡＤ変換器５４は、第２Ｖ相コイル８２２に流れる電流の値をシャント抵抗２４から取得する。時刻ｅ６７から時刻６８までの期間で、ＡＤ変換器５４が取得した電流値を第８電流値Ｉ８とする。
In the period from time e66 to time e69, the V0 voltage vector is secured in the first system. In the period from time e67 to time 68, the V3 voltage vector is secured in the second system. In the period from time e67 to time 68, the
時刻ｅ７０から時刻ｅ７１までの期間では、第１系統および第２系統の両系統において、Ｖ５電圧ベクトルが確保される。ＡＤ変換器５４は、第１Ｗ相コイル８１３および第２Ｗ相コイル８２３に流れる電流の値をシャント抵抗２４から取得する。時刻ｅ７０から時刻ｅ７１までの期間で、ＡＤ変換器５４が取得した電流値を第９電流値Ｉ９とする。
In the period from time e70 to time e71, the V5 voltage vector is secured in both the first system and the second system. The
時刻ｅ７２から時刻ｅ７３までの期間では、第１系統および第２系統の両系統において、Ｖ０電圧ベクトルが確保される。時刻ｅ７２から時刻ｅ７３までの期間において、ＡＤ変換器５４が電流を取得することで、取得した電流値のゼロ点を調整できる。時刻ｅ７２から時刻ｅ７３までの期間で、ＡＤ変換器５４が取得した電流値を第１０電流値Ｉ１０とする。なお、第６−第９電流値Ｉ６−Ｉ９は、以下関係式（２１−１）−（２１−４）のように、表される。
In the period from time e72 to time e73, the V0 voltage vector is secured in both the first system and the second system. In the period from time e72 to time e73, the zero point of the acquired current value can be adjusted by the
Ｉ６＝Ｉｖ１＋Ｉｖ２ ・・・（２１−１）
Ｉ７＝Ｉｗ２ ・・・（２１−２）
Ｉ８＝Ｉｖ２ ・・・（２１−３）
Ｉ９＝Ｉｗ１＋Ｉｗ２ ・・・（２１−４）
I6 = Iv1 + Iv2 (21-1)
I7 = Iw2 (21-2)
I8 = Iv2 (21-3)
I9 = Iw1 + Iw2 (21-4)
相電流演算部６１は、第６−第１０電流Ｉ６−Ｉ１０およびキルヒホッフの法則に基づき、第１Ｕ相電流Ｉｕ１、第１Ｖ相電流Ｉｖ１、第１Ｗ相電流Ｉｗ１、第２Ｕ相電流Ｉｕ２、第２Ｖ相電流Ｉｖ２および第２Ｗ相電流Ｉｗ２を演算する。相電流演算部６１は、以下関係式（２２−１）−（２２−６）となるように、第１Ｕ相電流Ｉｕ１、第１Ｖ相電流Ｉｖ１、第１Ｗ相電流Ｉｗ１、第２Ｕ相電流Ｉｕ２、第２Ｖ相電流Ｉｖ２および第２Ｗ相電流Ｉｗ２を演算する。このように、第３実施形態においても、第２実施形態と同様の効果を奏する。
The phase
Ｉｖ１＝Ｉ６−Ｉ８−Ｉ１０ ・・・（２２−１）
Ｉｗ１＝Ｉ９−Ｉ７−Ｉ１０ ・・・（２２−２）
Ｉｕ１＝−Ｉｖ１−Ｉｗ１ ・・・（２２−３）
Ｉｖ２＝Ｉ８−Ｉ１０ ・・・（２２−４）
Ｉｗ２＝Ｉ７−Ｉ１０ ・・・（２２−５）
Ｉｕ２＝−Ｉｖ２−Ｉｗ２ ・・・（２２−６）
Iv1 = I6-I8-I10 (22-1)
Iw1 = I9−I7−I10 (22-2)
Iu1 = −Iv1−Iw1 (22-3)
Iv2 = I8−I10 (22-4)
Iw2 = I7−I10 (22-5)
Iu2 = −Iv2−Iw2 (22-6)
（他の実施形態）
［ｉ］第１実施形態において、第２実施形態および第３実施形態と同様に、基準信号周期Ｔｐを前半期間および後半期間の半分に分けてもよい。
［ｉｉ］電流検出部は、高電位側の複数のインバータとバッテリの正極との間に設けられてもよい。
［ｉｉｉ］基準信号Ｐは、三角波信号に限定されず、鋸波等であってもよい。
(Other embodiments)
[I] In the first embodiment, as in the second and third embodiments, the reference signal period Tp may be divided into half of the first half period and the second half period.
[Ii] The current detection unit may be provided between a plurality of inverters on the high potential side and the positive electrode of the battery.
[Iii] The reference signal P is not limited to a triangular wave signal, and may be a sawtooth wave or the like.
［ｉｖ］本実施形態では、回転電機は、電動パワーステアリング装置に適用される。回転電機は、例えば車載用の電動モータであって、電動ファン、オイルポンプ、ウォーターポンプ等に用いられてもよい。回転電機は、車載用以外の電動モータであってもよい。
［ｖ］回転電機と回転電機制御装置とは一体に設けられていることに限定されず、回転電機と回転電機制御装置とは別々に設けられてもよい。
[Iv] In the present embodiment, the rotating electrical machine is applied to an electric power steering apparatus. The rotating electrical machine is, for example, an in-vehicle electric motor, and may be used for an electric fan, an oil pump, a water pump, or the like. The rotating electric machine may be an electric motor other than the one for vehicle use.
[V] The rotating electrical machine and the rotating electrical machine control device are not limited to be provided integrally, and the rotating electrical machine and the rotating electrical machine control device may be provided separately.
［ｖｉ］基準信号生成部は、系統の数に応じて、設けられてもよく、各基準信号生成部が、第１基準信号Ｐ１および第２基準信号Ｐ２を生成してもよい。
［ｖｉｉ］巻線組８１、８２は、２組であり、インバータ１１、１２は、巻線組に対応して２つ設けられており、２組の巻線組８１、８２および２つのインバータ１１、１２が２つ設けられてもよい。
[Vi] The reference signal generation unit may be provided according to the number of systems, and each reference signal generation unit may generate the first reference signal P1 and the second reference signal P2.
[Vii] Two winding
［ｖｉｉｉ］回転電機は、３相の交流モータに限らず、４相以上の多相の交流モータであってもよい。回転電機は、３組以上であってもよい。系統の数が３つ以上の複数の系統であってもよい。 [Viii] The rotating electrical machine is not limited to a three-phase AC motor, and may be a multi-phase AC motor having four or more phases. There may be three or more rotating electric machines. A plurality of systems having three or more systems may be used.
図２５に示すように、系統の数が３つであるとき、モータ８０は、第３巻線組８３をさらに備える。モータ制御装置３は、第３インバータ１３をさらに備える。第２実施形態と同様に、モータ制御装置３は、シャント抵抗２４、増幅回路４４およびＡＤ変換器５４を備える。
As shown in FIG. 25, when the number of systems is three, the
第３巻線組８３は、巻線としての第３Ｕ相コイル８３１、第３Ｖ相コイル８３２および第３Ｗ相コイル８３３を有する。第３コイル８３１−８３３は、一端が第３インバータ１３と接続され、他端が結線されている。
The third winding set 83 includes a third
第３インバータ１３は、第３巻線組８３に対応して設けられており、３相インバータである。第３インバータ１３は、複数の第３スイッチング素子１３１−１３６を有する。高電位側スイッチング素子としての第３スイッチング素子１３１−１３３は、高電位側に接続されている。低電位側スイッチング素子としての第３スイッチング素子１３４−１３６は、低電位側に接続されている。
The
シャント抵抗２４は、複数のインバータ１１−１３およびバッテリ９の共通配線であるグランドラインＬｇに流れる電流、すなわち、コイル８１１−８１３、８２１−８２３、８３１−８３３にそれぞれ流れる電流を検出可能である。
The
第３巻線組８３および第３インバータ１３の組み合わせを第３系統とする。第３系統におけるＵ相電流Ｉｕ、Ｖ相電流ＩｖおよびＷ相電流Ｉｗを第３Ｕ相電流Ｉｕ３、第３Ｖ相電流Ｉｖ３および第３Ｗ相電流Ｉｗ３と適宜記載する。
A combination of the third winding
基準信号Ｐは、第１系統、第２系統および第３系統に対して、それぞれ生成される。第３系統に対応する基準信号Ｐを第３基準信号Ｐ３とする。基準信号生成部６６は、第１基準信号Ｐ１の位相、第２基準信号Ｐ２の位相および第３基準信号Ｐ３の位相が同位相となるように、基準信号Ｐを生成する。第３系統における各一時値を第３前半デューティ一時値Ｄｕ３＿ａｔ、Ｄｖ３＿ａｔ、Ｄｗ３＿ａｔおよび第３後半デューティ一時値Ｄｕ３＿ｂｔ、Ｄｖ３＿ｂｔ、Ｄｗ３＿ｂｔとする。
The reference signal P is generated for each of the first system, the second system, and the third system. A reference signal P corresponding to the third system is defined as a third reference signal P3. The
第２実施形態と同様に、電流検出タイミング調整演算部２７４は、第３前半デューティ一時値Ｄｕ３＿ａｔ、Ｄｖ３＿ａｔ、Ｄｗ３＿ａｔの中で、最も小さい値を第３前半最小値ＭｉｎＤ３＿ａとする。電流検出タイミング調整演算部２７４は、第３前半デューティ一時値Ｄｕ３＿ａｔ、Ｄｖ３＿ａｔ、Ｄｗ３＿ａｔの中で、最も大きい値を第３前半最大値ＭａｘＤ３＿ａとする。
As in the second embodiment, the current detection timing
また、電流検出タイミング調整演算部２７４は、第３後半デューティ一時値Ｄｕ３＿ｂｔ、Ｄｖ３＿ｂｔ、Ｄｗ３＿ｂｔの中で最も小さい値を第３後半最小値ＭｉｎＤ３＿ｂとする。第３後半デューティ一時値Ｄｕ３＿ｂｔ、Ｄｖ３＿ｂｔ、Ｄｗ３＿ｂｔの中で最も大きい値を第３後半最大値ＭａｘＤ３＿ｂとする。
In addition, the current detection timing
１周期目における第３系統の前半デューティ指令値を第３１前半デューティ指令値Ｄｕ３１＿ａ、Ｄｖ３１＿ａ、Ｄｗ３１＿ａとする。１周期目における第３系統の後半デューティ指令値を第３１後半デューティ指令値Ｄｕ３１＿ｂ、Ｄｖ３１＿ｂ、Ｄｗ３１＿ｂとする。２周期目における第３系統の前半デューティ指令値を第３２前半デューティ指令値Ｄｕ３２＿ａ、Ｄｖ３２＿ａ、Ｄｗ３２＿ａとする。２周期目における第３系統の後半デューティ指令値を第３２後半デューティ指令値Ｄｕ３２＿ｂ、Ｄｖ３２＿ｂ、Ｄｗ３２＿ｂとする。３周期目における第３系統の前半デューティ指令値を第３３前半デューティ指令値Ｄｕ３３＿ａ、Ｄｖ３３＿ａ、Ｄｗ３３＿ａとする。３周期目における第３系統の後半デューティ指令値を第３３後半デューティ指令値Ｄｕ３３＿ｂ、Ｄｖ３３＿ｂ、Ｄｗ３３＿ｂとする。４周期目における第３系統の前半デューティ指令値を第３４前半デューティ指令値Ｄｕ３４＿ａ、Ｄｖ３４＿ａ、Ｄｗ３４＿ａとする。４周期目における第３系統の後半デューティ指令値を第３４後半デューティ指令値Ｄｕ３４＿ｂ、Ｄｖ３４＿ｂ、Ｄｗ３４＿ｂとする。これらの第３系統のデューティ指令値は、第２実施形態または第３実施形態と同様に、演算される。 The first half duty command value of the third system in the first cycle is defined as the 31st first half duty command value Du31_a, Dv31_a, and Dw31_a. The latter half duty command value of the third system in the first cycle is defined as the 31st latter half duty command value Du31_b, Dv31_b, Dw31_b. The first half duty command value of the third system in the second cycle is defined as the 32nd first half duty command value Du32_a, Dv32_a, Dw32_a. The second half duty command value of the third system in the second cycle is defined as the 32nd second half duty command value Du32_b, Dv32_b, Dw32_b. The first half duty command value of the third system in the third cycle is defined as the 33rd first half duty command value Du33_a, Dv33_a, Dw33_a. The latter half duty command value of the third system in the third cycle is defined as the 33rd latter half duty command value Du33_b, Dv33_b, Dw33_b. The first half duty command value of the third system in the fourth period is defined as the 34th first half duty command value Du34_a, Dv34_a, Dw34_a. The latter half duty command value of the third system in the fourth cycle is defined as the 34th latter half duty command value Du34_b, Dv34_b, Dw34_b. These third system duty command values are calculated in the same manner as in the second or third embodiment.
図２６に示すように、例えば、第１前半Ｗ相デューティ一時値Ｄｗ１＿ａｔが第１前半最小値ＭｉｎＤ１＿ａであるとする。第１前半Ｖ相デューティ一時値Ｄｖ１＿ａｔが第１前半最大値ＭａｘＤ１＿ａであるとする。第１後半Ｖ相デューティ一時値Ｄｖ１＿ｂｔが第１後半最小値ＭｉｎＤ１＿ｂであるとする。第１後半Ｗ相デューティ一時値Ｄｗ１＿ｂｔが第１後半最大値ＭａｘＤ１＿ｂであるとする。 As shown in FIG. 26, for example, the first first half W-phase duty temporary value Dw1_at is assumed to be the first first half minimum value MinD1_a. The first first half V-phase duty temporary value Dv1_at is assumed to be the first first half maximum value MaxD1_a. It is assumed that the first second half V-phase duty temporary value Dv1_bt is the first second half minimum value MinD1_b. The first second half W-phase duty temporary value Dw1_bt is assumed to be the first second half maximum value MaxD1_b.
第２前半Ｗ相デューティ一時値Ｄｗ２＿ａｔが第２前半最小値ＭｉｎＤ２＿ａであるとする。第２前半Ｖ相デューティ一時値Ｄｖ２＿ａｔが第２前半最大値ＭａｘＤ２＿ａであるとする。第２後半Ｖ相デューティ一時値Ｄｖ２＿ｂｔが第２後半最小値ＭｉｎＤ２＿ｂであるとする。第２後半Ｗ相デューティ一時値Ｄｗ２＿ｂｔが第２後半最大値ＭａｘＤ２＿ｂであるとする。 The second first half W-phase duty temporary value Dw2_at is assumed to be the second first half minimum value MinD2_a. The second first half V-phase duty temporary value Dv2_at is assumed to be the second first half maximum value MaxD2_a. The second second half V-phase duty temporary value Dv2_bt is assumed to be the second second half minimum value MinD2_b. The second second half W-phase duty temporary value Dw2_bt is assumed to be the second second half maximum value MaxD2_b.
第３前半Ｗ相デューティ一時値Ｄｗ３＿ａｔが第３前半最小値ＭｉｎＤ３＿ａであるとする。第３前半Ｖ相デューティ一時値Ｄｖ３＿ａｔが第３前半最大値ＭａｘＤ３＿ａであるとする。第３後半Ｖ相デューティ一時値Ｄｖ３＿ｂｔが第３後半最小値ＭｉｎＤ３＿ｂであるとする。第３後半Ｗ相デューティ一時値Ｄｗ３＿ｂｔが第３後半最大値ＭａｘＤ３＿ｂであるとする。 The third first half W-phase duty temporary value Dw3_at is assumed to be the third first half minimum value MinD3_a. It is assumed that the third first half V-phase duty temporary value Dv3_at is the third first half maximum value MaxD3_a. It is assumed that the third latter half V-phase duty temporary value Dv3_bt is the third latter half minimum value MinD3_b. It is assumed that the third second half W-phase duty temporary value Dw3_bt is the third second half maximum value MaxD3_b.
電流検出タイミング調整演算部２７４は、１つの系統が有効電圧ベクトルであり、残りの系統が無効電圧ベクトルとなるように、中性点電圧を操作する。図２６において、記載を明確にするため、第１系統、第２系統および第３系統において、Ｕ相に係るデューティを実線で記載している。同様に、Ｖ相に係るデューティを破線で記載している。Ｗ相に係るデューティを一点鎖線で記載している。なお、デューティ指令値Ｄｕ、Ｄｖ、Ｄｗの表示を省略している。
The current detection timing
この場合、時刻ｅ８１から時刻ｅ８５までの期間では、第２系統および第３系統において、Ｖ０電圧ベクトルが確保される。時刻ｅ８２から時刻ｅ８３までの期間では、第１系統において、Ｖ３電圧ベクトルが確保される。時刻ｅ８３から時刻ｅ８４までの期間では、第１系統において、Ｖ５電圧ベクトルが確保される。 In this case, during the period from time e81 to time e85, the V0 voltage vector is secured in the second system and the third system. In the period from time e82 to time e83, the V3 voltage vector is secured in the first system. In the period from time e83 to time e84, the V5 voltage vector is secured in the first system.
時刻ｅ８２から時刻ｅ８３までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第１Ｖ相コイル８１２に流れる電流の値を取得する。時刻ｅ８２から時刻ｅ８３までの期間にＡＤ変換器５４が取得した電流値を第１１電流値Ｉ１１とする。
In a period from time e82 to time e83, the
時刻ｅ８３から時刻ｅ８４までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第１Ｗ相コイル８１３に流れる電流の値を取得する。時刻ｅ８３から時刻ｅ４４までの期間にＡＤ変換器５４が取得した電流値を第１２電流値Ｉ１２とする。
In a period from time e83 to time e84, the
時刻ｅ８６から時刻ｅ９０までの期間では、第１系統および第３系統において、Ｖ０電圧ベクトルが確保される。時刻ｅ８７から時刻ｅ８８までの期間では、第２系統において、Ｖ３電圧ベクトルが確保される。時刻ｅ８８から時刻ｅ８９までの期間では、第２系統において、Ｖ５電圧ベクトルが確保される。 In the period from time e86 to time e90, the V0 voltage vector is secured in the first system and the third system. In the period from time e87 to time e88, the V3 voltage vector is secured in the second system. In the period from time e88 to time e89, the V5 voltage vector is secured in the second system.
時刻ｅ８７から時刻ｅ８８までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第２Ｖ相コイル８２２に流れる電流の値を取得する。時刻ｅ８７から時刻ｅ８８までの期間にＡＤ変換器５４が取得した電流値を第１３電流値Ｉ１３とする。
In the period from time e87 to time e88, the
時刻ｅ８８から時刻ｅ８９までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第２Ｗ相コイル８２３に流れる電流の値を取得する。時刻ｅ８８から時刻ｅ８９までの期間にＡＤ変換器５４が取得した電流値を第１４電流値Ｉ１４とする。
In a period from time e88 to time e89, the
時刻ｅ９１から時刻ｅ９５までの期間では、第１系統および第２系統において、Ｖ０電圧ベクトルが確保される。時刻ｅ９２から時刻ｅ９３までの期間では、第３系統において、Ｖ３電圧ベクトルが確保される。時刻ｅ９３から時刻ｅ９４までの期間では、第３系統において、Ｖ５電圧ベクトルが確保される。 In the period from time e91 to time e95, the V0 voltage vector is secured in the first system and the second system. In the period from time e92 to time e93, the V3 voltage vector is secured in the third system. In the period from time e93 to time e94, the V5 voltage vector is secured in the third system.
時刻ｅ９２から時刻ｅ９３までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第３Ｖ相コイル８３２に流れる電流の値を取得する。時刻ｅ９２から時刻ｅ９３までの期間にＡＤ変換器５４が取得した電流値を第１５電流値Ｉ１５とする。
In a period from time e92 to time e93, the
時刻ｅ９３から時刻ｅ９４までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第３Ｗ相コイル８３３に流れる電流の値を取得する。時刻ｅ９３から時刻ｅ９４までの期間にＡＤ変換器５４が取得した電流値を第１６電流値Ｉ１６とする。
In a period from time e93 to time e94, the
時刻ｅ９６から時刻ｅ９７までの期間では、第１系統、第２系統および第３系統において、Ｖ０電圧ベクトルが確保される。時刻ｅ９６から時刻ｅ９７までの期間において、ＡＤ変換器５４が電流を取得することで、取得した電流値のゼロ点を調整できる。時刻ｅ９６から時刻ｅ９７までの期間で、ＡＤ変換器５４が取得した電流値を第１７電流値Ｉ１７とする。
In the period from time e96 to time e97, the V0 voltage vector is secured in the first system, the second system, and the third system. In the period from time e96 to time e97, the
この場合において、相電流演算部６１は、第１１−第１７電流Ｉ１１−Ｉ１７およびキルヒホッフの法則に基づき、Ｕ相電流Ｉｕ、Ｖ相電流ＩｖおよびＷ相電流Ｉｗを演算する。相電流演算部６１は、以下関係式（２３−１）−（２３−９）となるように、Ｕ相電流Ｉｕ、Ｖ相電流ＩｖおよびＷ相電流Ｉｗを演算する。このように、系統の数が３つ以上の複数の系統であってもよい。
In this case, the phase
Ｉｖ１＝Ｉ１１−Ｉ１７ ・・・（２３−１）
Ｉｗ１＝Ｉ１２−Ｉ１７ ・・・（２３−２）
Ｉｕ１＝−Ｉｖ１−Ｉｗ１ ・・・（２３−３）
Ｉｖ２＝Ｉ１３−Ｉ１７ ・・・（２３−４）
Ｉｗ２＝Ｉ１４−Ｉ１７ ・・・（２３−５）
Ｉｕ２＝−Ｉｖ２−Ｉｗ２ ・・・（２３−６）
Ｉｖ３＝Ｉ１５−Ｉ１７ ・・・（２３−７）
Ｉｗ３＝Ｉ１６−Ｉ１７ ・・・（２３−８）
Ｉｕ３＝−Ｉｖ３−Ｉｗ３ ・・・（２３−９）
Iv1 = I11−I17 (23-1)
Iw1 = I12−I17 (23-2)
Iu1 = −Iv1−Iw1 (23-3)
Iv2 = I13−I17 (23-4)
Iw2 = I14−I17 (23-5)
Iu2 = −Iv2−Iw2 (23-6)
Iv3 = I15-I17 (23-7)
Iw3 = I16−I17 (23-8)
Iu3 = −Iv3−Iw3 (23-9)
また、上記の場合において、第３実施形態のように、電流検出タイミング調整演算部２７４は、ＡＤ変換器５４の取得回数の半分以上において、１つの系統が無効電圧ベクトルであり、残りの系統が有効電圧ベクトルとなるように、中性点電圧を操作してもよい。
Further, in the above case, as in the third embodiment, the current detection timing
図２７に示すように、例えば、第１前半Ｗ相デューティ一時値Ｄｗ１＿ａｔが第１前半最小値ＭｉｎＤ１＿ａであるとする。第１前半Ｖ相デューティ一時値Ｄｖ１＿ａｔが第１前半最大値ＭａｘＤ１＿ａであるとする。第１後半Ｗ相デューティ一時値Ｄｗ１＿ｂｔが第１後半最小値ＭｉｎＤ１＿ｂであるとする。第１後半Ｕ相デューティ一時値Ｄｕ１＿ｂｔが第１後半最大値ＭａｘＤ１＿ｂであるとする。図２７において、記載を明確にするため、第１系統、第２系統および第３系統において、Ｕ相に係るデューティを実線で記載している。同様に、Ｖ相に係るデューティを破線で記載している。Ｗ相に係るデューティを一点鎖線で記載している。なお、デューティ指令値Ｄｕ、Ｄｖ、Ｄｗの表示を省略している。 As shown in FIG. 27, for example, the first first half W-phase duty temporary value Dw1_at is assumed to be the first first half minimum value MinD1_a. The first first half V-phase duty temporary value Dv1_at is assumed to be the first first half maximum value MaxD1_a. The first second half W-phase duty temporary value Dw1_bt is assumed to be the first second half minimum value MinD1_b. The first second half U-phase duty temporary value Du1_bt is assumed to be the first second half maximum value MaxD1_b. In FIG. 27, in order to clarify the description, in the first system, the second system, and the third system, the duty relating to the U phase is indicated by a solid line. Similarly, the duty concerning V phase is indicated by a broken line. The duty concerning the W phase is indicated by a one-dot chain line. The duty command values Du, Dv, and Dw are not shown.
第２前半Ｗ相デューティ一時値Ｄｗ２＿ａｔが第２前半最小値ＭｉｎＤ２＿ａであるとする。第２前半Ｖ相デューティ一時値Ｄｖ２＿ａｔが第２前半最大値ＭａｘＤ２＿ａであるとする。第２後半Ｗ相デューティ一時値Ｄｗ２＿ｂｔが第２後半最小値ＭｉｎＤ２＿ｂであるとする。第２後半Ｕ相デューティ一時値Ｄｕ２＿ｂｔが第２後半最大値ＭａｘＤ２＿ｂであるとする。 The second first half W-phase duty temporary value Dw2_at is assumed to be the second first half minimum value MinD2_a. The second first half V-phase duty temporary value Dv2_at is assumed to be the second first half maximum value MaxD2_a. The second second half W-phase duty temporary value Dw2_bt is assumed to be the second second half minimum value MinD2_b. It is assumed that the second second half U-phase duty temporary value Du2_bt is the second second half maximum value MaxD2_b.
第３前半Ｗ相デューティ一時値Ｄｗ３＿ａｔが第３前半最小値ＭｉｎＤ３＿ａであるとする。第３前半Ｖ相デューティ一時値Ｄｖ３＿ａｔが第３前半最大値ＭａｘＤ３＿ａであるとする。第３後半Ｗ相デューティ一時値Ｄｗ３＿ｂｔが第３後半最小値ＭｉｎＤ３＿ｂであるとする。第３後半Ｕ相デューティ一時値Ｄｕ３＿ｂｔが第３後半最大値ＭａｘＤ３＿ｂであるとする。 The third first half W-phase duty temporary value Dw3_at is assumed to be the third first half minimum value MinD3_a. It is assumed that the third first half V-phase duty temporary value Dv3_at is the third first half maximum value MaxD3_a. It is assumed that the third second half W-phase duty temporary value Dw3_bt is the third second half minimum value MinD3_b. It is assumed that the third second half U-phase duty temporary value Du3_bt is the third second half maximum value MaxD3_b.
時刻ｅ１０１から時刻ｅ１０２までの期間では、第１系統、第２系統および第３系統において、Ｖ３電圧ベクトルが確保される。時刻ｅ１０１から時刻ｅ１０２までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第１Ｖ相コイル８１２、第２Ｖ相コイル８２２および第３Ｖ相コイル８３２に流れる電流の値を取得する。時刻ｅ１０１から時刻ｅ１０２までの期間で、ＡＤ変換器５４が取得した電流値を第１８電流値Ｉ１８とする。
In the period from time e101 to time e102, the V3 voltage vector is secured in the first system, the second system, and the third system. In a period from time e101 to time e102, the
時刻ｅ１０３から時刻ｅ１０５までの期間では、第１系統において、Ｖ７電圧ベクトルが確保される。時刻ｅ１０４から時刻ｅ１０５までの期間では、第２系統および第３系統において、Ｖ５電圧ベクトルが確保される。時刻ｅ１０４から時刻ｅ１０５までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第２Ｗ相コイル８２３および第３Ｗ相コイル８３３に流れる電流の値を取得する。時刻ｅ１０４から時刻ｅ１０５までの期間で、ＡＤ変換器５４が取得した電流値を第１９電流値Ｉ１９とする。
In the period from time e103 to time e105, the V7 voltage vector is secured in the first system. In the period from time e104 to time e105, the V5 voltage vector is secured in the second system and the third system. In a period from time e104 to time e105, the
時刻ｅ１０６から時刻ｅ１０９までの期間では、第１系統において、Ｖ０電圧ベクトルが確保される。時刻ｅ１０７から時刻ｅ１０８までの期間では、第２系統および第３系統において、Ｖ３電圧ベクトルが確保される。時刻ｅ１０７から時刻ｅ１０８までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第２Ｖ相コイル８２２および第３Ｖ相コイル８３２に流れる電流の値を取得する。時刻ｅ１０８から時刻ｅ１０９までの期間で、ＡＤ変換器５４が取得した電流値を第２０電流値Ｉ２０とする。
In the period from time e106 to time e109, the V0 voltage vector is secured in the first system. In the period from time e107 to time e108, the V3 voltage vector is secured in the second system and the third system. In a period from time e107 to time e108, the
時刻ｅ１１０から時刻ｅ１１１までの期間では、第１系統、第２系統および第３系統において、Ｖ５電圧ベクトルが確保される。時刻ｅ１１０から時刻ｅ１１１までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第１Ｗ相コイル８１３、第２Ｗ相コイル８２３および第３Ｗ相コイル８３３に流れる電流の値を取得する。時刻ｅ１１０から時刻ｅ１１１までの期間で、ＡＤ変換器５４が取得した電流値を第２１電流値Ｉ２１とする。
In a period from time e110 to time e111, the V5 voltage vector is secured in the first system, the second system, and the third system. In a period from time e110 to time e111, the
時刻ｅ１１２から時刻ｅ１１４までの期間では、第１系統および第３系統において、Ｖ０電圧ベクトルが確保される。時刻ｅ１１３から時刻ｅ１１４までの期間では、第２系統において、Ｖ３電圧ベクトルが確保される。時刻ｅ１１３から時刻ｅ１１４までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第２Ｖ相コイル８２２に流れる電流の値を取得する。時刻ｅ１１３から時刻ｅ１１４までの期間で、ＡＤ変換器５４が取得した電流値を第２２電流値Ｉ２２とする。
In the period from time e112 to time e114, the V0 voltage vector is secured in the first system and the third system. In the period from time e113 to time e114, the V3 voltage vector is secured in the second system. In a period from time e113 to time e114, the
時刻ｅ１１５から時刻ｅ１１７までの期間では、第１系統および第３系統において、Ｖ７電圧ベクトルが確保される。時刻ｅ１１６から時刻ｅ１１７までの期間では、第２系統において、Ｖ５電圧ベクトルが確保される。時刻ｅ１１６から時刻ｅ１１７までの期間で、ＡＤ変換器５４は、シャント抵抗２４から電流値を取得する。このとき、ＡＤ変換器５４は、第２Ｗ相コイル８２３に流れる電流の値を取得する。時刻ｅ１１６から時刻ｅ１１７までの期間で、ＡＤ変換器５４が取得した電流値を第２３電流値Ｉ２３とする。
In the period from time e115 to time e117, the V7 voltage vector is secured in the first system and the third system. In the period from time e116 to time e117, the V5 voltage vector is secured in the second system. In a period from time e116 to time e117, the
時刻ｅ１１８から時刻ｅ１１９までの期間では、第１系統、第２系統および第３系統において、Ｖ０電圧ベクトルが確保される。時刻ｅ１１８から時刻ｅ１１９までの期間において、ＡＤ変換器５４が電流を取得することで、取得した電流値のゼロ点を調整できる。時刻ｅ１１８から時刻ｅ１１９までの期間で、ＡＤ変換器５４が取得した電流値を第２４電流値Ｉ２４とする。なお、第１８−第２３電流値Ｉ１８−Ｉ２３は、以下関係式（２４−１）−（２４−６）のように、表される。
In the period from time e118 to time e119, the V0 voltage vector is secured in the first system, the second system, and the third system. In the period from time e118 to time e119, the
Ｉ１８＝Ｉｖ１＋Ｉｖ２＋Ｉｖ３ ・・・（２４−１）
Ｉ１９＝Ｉｗ２＋Ｉｗ３ ・・・（２４−２）
Ｉ２０＝Ｉｖ２＋Ｉｖ３ ・・・（２４−３）
Ｉ２１＝Ｉｗ１＋Ｉｗ２＋Ｉｗ３ ・・・（２４−４）
Ｉ２２＝Ｉｖ２ ・・・（２４−５）
Ｉ２３＝Ｉｗ２ ・・・（２４−６）
I18 = Iv1 + Iv2 + Iv3 (24-1)
I19 = Iw2 + Iw3 (24-2)
I20 = Iv2 + Iv3 (24-3)
I21 = Iw1 + Iw2 + Iw3 (24-4)
I22 = Iv2 (24-5)
I23 = Iw2 (24-6)
この場合、相電流演算部６１は、第１８−第２４電流Ｉ１８−Ｉ２４およびキルヒホッフの法則に基づき、Ｕ相電流Ｉｕ、Ｖ相電流ＩｖおよびＷ相電流Ｉｗを演算する。相電流演算部６１は、以下関係式（２５−１）−（２５−９）となるように、Ｕ相電流Ｉｕ、Ｖ相電流ＩｖおよびＷ相電流Ｉｗを演算する。このように、系統の数が３つ以上の複数の系統であってもよい。
In this case, the phase
Ｉｖ１＝Ｉ１８−Ｉ２０−Ｉ２４ ・・・（２５−１）
Ｉｗ１＝Ｉ２１−Ｉ１９−Ｉ２４ ・・・（２５−２）
Ｉｕ１＝−Ｉｖ１−Ｉｗ１ ・・・（２５−３）
Ｉｖ２＝Ｉ２２−Ｉ２４ ・・・（２５−４）
Ｉｗ２＝Ｉ２３−Ｉ２４ ・・・（２５−５）
Ｉｕ２＝−Ｉｖ２−Ｉｗ２ ・・・（２５−６）
Ｉｖ３＝Ｉ２０−Ｉ２２−Ｉ２４ ・・・（２５−７）
Ｉｗ３＝Ｉ１９−Ｉ２３−Ｉ２４ ・・・（２５−８）
Ｉｕ３＝−Ｉｖ３−Ｉｗ３ ・・・（２５−９）
Iv1 = I18-I20-I24 (25-1)
Iw1 = I21−I19−I24 (25-2)
Iu1 = −Iv1−Iw1 (25-3)
Iv2 = I22−I24 (25-4)
Iw2 = I23−I24 (25-5)
Iu2 = -Iv2-Iw2 (25-6)
Iv3 = I20-I22-I24 (25-7)
Iw3 = I19-I23-I24 (25-8)
Iu3 = -Iv3-Iw3 (25-9)
以上、本発明はこのような実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲において、種々の形態で実施することができる。 As mentioned above, this invention is not limited to such embodiment, In the range which does not deviate from the meaning of invention, it can implement with a various form.
１、２、３ ・・・電力変換装置（モータ制御装置）、
９ ・・・電源（バッテリ）、
１１、１２、１３ ・・・インバータ、
２１、２２、２３、２４ ・・・電流検出部、
５１、５２、５３、５４ ・・・電流取得部、
６６ ・・・基準信号生成部、
７４、２７４ ・・・電流検出タイミング調整演算部、
Ｌｇ１、Ｌｇ２、Ｌｇ３、Ｌｇ ・・・共通配線。
1, 2, 3... Power converter (motor controller),
9 ... Power source (battery),
11, 12, 13 ... inverter,
21, 22, 23, 24 ... current detection unit,
51, 52, 53, 54 ... current acquisition unit,
66 ・ ・ ・ Reference signal generator,
74, 274... Current detection timing adjustment calculation unit,
Lg1, Lg2, Lg3, Lg ... Common wiring.
Claims (11)
前記巻線組ごとに対応して設けられており、高電位側に設けられる高電位側スイッチング素子（１１１、１１２、１１３、１２１、１２２、１２３、１３１、１３２、１３３）および低電位側に設けられる低電位側スイッチング素子（１１４、１１５、１１６、１２４、１２５、１２６、１３４、１３５、１３６）を有し、電源（９）から電力が供給される複数のインバータ（１１、１２、１３）と、
前記インバータおよび前記電源の共通配線（Ｌｇ１、Ｌｇ２、Ｌｇ３、Ｌｇ）に設けられている電流検出部（２１、２２、２３、２４）と、
１周期の区間である基準信号周期（Ｔｐ）を有する搬送波である基準信号（Ｐ）を生成可能な基準信号生成部（６６）と、
前記基準信号周期に前記インバータの数（Ｎｉ）を乗算した区間以上の周期である制御周期（Ｔｃ）毎に、前記基準信号およびデューティ指令値（Ｄｕ、Ｄｖ、Ｄｗ）に基づき、前記高電位側スイッチング素子および前記低電位側スイッチング素子のオンオフ作動を制御する制御部（６０）と、
前記制御周期毎に複数回、前記電流検出部が検出した電流値を取得する電流取得部（５１、５２、５３、５４）と、
を備え、
前記制御部は、
前記低電位側スイッチング素子が全オンであるとき、または、前記高電位側スイッチング素子が全オンであるときを無効電圧ベクトル（Ｖ０、Ｖ７）とし、前記制御周期または前記基準信号周期の前半期間における前記デューティ指令値を前半デューティ指令値とし、前記制御周期または前記基準信号周期の後半期間における前記デューティ指令値を後半デューティ指令値とすると、
前記電流取得部の取得回数の半数以上において、半数以上の前記インバータが前記無効電圧ベクトルとなるようにし、
全ての前記インバータに対して、前記制御周期において少なくとも１回、それぞれの前記インバータに流れた電流を含む電流値を、前記電流取得部が取得可能となるように、前記前半デューティ指令値および前記後半デューティ指令値を演算する電流検出タイミング調整演算部（７４、２７４）を有する電力変換装置。 Electric power for controlling a rotating electrical machine (80) having a plurality of winding sets (81, 82, 83) including windings of three or more phases (811, 812, 813, 821, 822, 823, 831, 832, 833) A conversion device (1, 2, 3),
Provided corresponding to each winding group, provided on the high potential side switching element (111, 112, 113, 121, 122, 123, 131, 132, 133) provided on the high potential side and on the low potential side A plurality of inverters (11, 12, 13) having a low potential side switching element (114, 115, 116, 124, 125, 126, 134, 135, 136) to which power is supplied from a power source (9); ,
A current detection unit (21, 22, 23, 24) provided in a common wiring (Lg1, Lg2, Lg3, Lg) of the inverter and the power supply;
A reference signal generation unit (66) capable of generating a reference signal (P) which is a carrier wave having a reference signal period (Tp) which is a section of one period;
Based on the reference signal and the duty command value (Du, Dv, Dw) for each control period (Tc) that is a period equal to or more than a section obtained by multiplying the reference signal period by the number of inverters (Ni), the high potential side A control unit (60) for controlling on / off operation of the switching element and the low potential side switching element;
A current acquisition unit (51, 52, 53, 54) for acquiring a current value detected by the current detection unit a plurality of times for each control period;
With
The controller is
When the low-potential side switching element is fully on, or when the high-potential side switching element is fully on, the reactive voltage vector (V0, V7) is used, and the first half period of the control period or the reference signal period When the duty command value is a first half duty command value, and the duty command value in the second half period of the control cycle or the reference signal cycle is a second half duty command value,
In more than half of the number of acquisitions of the current acquisition unit, more than half of the inverters become the reactive voltage vector,
For all the inverters, the first half duty command value and the second half so that the current acquisition unit can acquire a current value including a current flowing through each inverter at least once in the control cycle. The power converter device which has an electric current detection timing adjustment calculating part (74, 274) which calculates a duty command value.
前記電流検出タイミング調整演算部は、前記電流取得部の取得回数の半数以上において、半数以上の前記インバータにおける前記低電位側スイッチング素子が全てオフとなり、残りの前記インバータにおける前記低電位側スイッチング素子が全てオンとなるように、前記制御周期の前半期間における前記前半デューティ指令値（Ｄｕ＿ａ、Ｄｖ＿ａ、Ｄｗ＿ａ）および前記制御周期の後半期間における前記後半デューティ指令値（Ｄｕ＿ｂ、Ｄｖ＿ｂ、Ｄｗ＿ｂ）を演算する請求項１に記載の電力変換装置。 The number of the current detection units is the same as the number of phases of the winding set,
In the current detection timing adjustment calculation unit, when the number of acquisition times of the current acquisition unit is more than half, all of the low-potential side switching elements in the inverters are turned off, and the low-potential side switching elements in the remaining inverters are The first half duty command values (Du_a, Dv_a, Dw_a) in the first half period of the control cycle and the second half duty command values (Du_b, Dv_b, Dw_b) in the second half period of the control cycle are calculated so that all are turned on. Item 4. The power conversion device according to Item 1.
前記インバータは、前記巻線組の数と同数設けられており、
前記基準信号生成部は、それぞれの前記インバータに対して前記基準信号を生成し、一方の前記基準信号である第１基準信号（Ｐ１）の位相が他方の前記基準信号である第２基準信号（Ｐ２）の位相に対して反転するように、前記第１基準信号および前記第２基準信号を生成する請求項２に記載の電力変換装置。 The winding set is two sets,
The number of the inverters is the same as the number of the winding sets,
The reference signal generation unit generates the reference signal for each of the inverters, and a first reference signal (P1) that is one of the reference signals has a second reference signal (P1) that is the other reference signal. The power converter according to claim 2, wherein the first reference signal and the second reference signal are generated so as to be inverted with respect to the phase of P2).
前記制御部は、２つの前記インバータにおける前記低電位側スイッチング素子が全てオフであるときに前記電流取得部が取得した電流値（ＡＤＵ３、ＡＤＶ３、ＡＤＷ３）を用いて、前記巻線に流れる電流（Ｉｕ１、Ｉｖ１、Ｉｗ１、Ｉｕ２、Ｉｖ２、Ｉｗ２）を演算する相電流演算部（６１）をさらに有する請求項３に記載の電力変換装置。 The current detection timing adjustment calculation unit (74) is configured to output the first half duty command values (Du_a, Dv_a, Dw_a) in the first half period of the control cycle so that all the low potential side switching elements in the two inverters are turned off. And calculating the latter half duty command value (Du_b, Dv_b, Dw_b) in the latter half of the control cycle,
The control unit uses a current value (ADU3, ADV3, ADW3) acquired by the current acquisition unit when all of the low-potential side switching elements in the two inverters are off, and thereby a current ( The power converter according to claim 3, further comprising a phase current calculation unit (61) for calculating Iu1, Iv1, Iw1, Iu2, Iv2, Iw2).
前記インバータは、前記巻線組に対応して２つ設けられており、
２組の前記巻線組および２つの前記インバータが２つ設けられている請求項２に記載の電力変換装置。 The winding set is two sets,
Two inverters are provided corresponding to the winding sets,
The power converter according to claim 2, wherein two sets of windings and two inverters are provided.
前記電流検出部は、前記巻線組と同数であり、前記巻線に流れる電流を検出可能であり、
前記電流検出タイミング調整演算部は、前記電流取得部の取得回数の半数以上において、半数以上の前記インバータが前記無効電圧ベクトルとなり、残りの前記インバータにおける前記低電位側スイッチング素子の２つまたは１つがオンとなるように、前記基準信号周期の前半期間における前記前半デューティ指令値（Ｄｕ１１＿ａ−Ｄｕ１４＿ａ、Ｄｕ２１＿ａ−Ｄｕ２４＿ａ、Ｄｖ１１＿ａ−Ｄｖ１４＿ａ、Ｄｖ２１＿ａ−Ｄｖ２４＿ａ、Ｄｗ１１＿ａ−Ｄｗ１４＿ａ、Ｄｗ２１＿ａ−Ｄｗ２４＿ａ）および前記基準信号周期の後半期間における前記後半デューティ指令値（Ｄｕ１１＿ｂ−Ｄｕ１４＿ｂ、Ｄｕ２１＿ｂ−Ｄｕ２４＿ｂ、Ｄｖ１１＿ｂ−Ｄｖ１４＿ｂ、Ｄｖ２１＿ｂ−Ｄｖ２４＿ｂ、Ｄｗ１１＿ｂ−Ｄｗ１４＿ｂ、Ｄｗ２１＿ｂ−Ｄｗ２４＿ｂ）を演算する請求項１に記載の電力変換装置。 The winding set includes the three-phase windings;
The current detection unit is the same number as the winding set, and can detect the current flowing in the winding,
In the current detection timing adjustment calculation unit, in more than half of the number of acquisitions of the current acquisition unit, more than half of the inverters become the reactive voltage vector, and two or one of the low potential side switching elements in the remaining inverters are The first half duty command values (Du11_a-Du14_a, Du21_a-Du24_a, Dv11_a-Dv14_a, Dv21_a-Dv24_a, Dw11_a-Dw14_a, Dw21_a-Dw24_a) and the reference signal in the first half period of the reference signal cycle and the reference signal cycle The latter half duty command values (Du11_b-Du14_b, Du21_b-Du24_b, Dv11_b-Dv14_b, Dv21_b-Dv24_b, Dw11_b-Dw14_b, Dw2 in the second half period _b-Dw24_b) power converter according to claim 1 for computing a.
前記巻線に流れる電流（Ｉｕ１、Ｉｖ１、Ｉｗ１）を演算する相電流演算部（６１）と、
前記巻線に流れる電流に基づき、前記巻線に印加される電圧に係る電圧指令値（Ｖｕ、Ｖｖ、Ｖｗ）を演算する電圧指令値演算部（２７１）と、
前記電圧指令値をデューティ換算値（Ｄｕ＿ｒ、Ｄｖ＿ｒ、Ｄｗ＿ｒ）の換算するデューティ換算部（２７２）と、
前記インバータに流れる電流をそれぞれ取得可能な期間を確保するように、前記デューティ換算値を補正する電流検出期間確保演算部（２７３）と、
をさらに有し、
前記電流検出タイミング調整演算部は、前記電流検出期間確保演算部が演算した値（Ｄｕ＿ａｔ、Ｄｖ＿ａｔ、Ｄｗ＿ａｔ、Ｄｕ＿ｂｔ、Ｄｖ＿ｂｔ、Ｄｗ＿ｂｔ）に基づき、前記前半デューティ指令値および前記後半デューティ指令値を演算する請求項７に記載の電力変換装置。 The controller is
A phase current calculation unit (61) for calculating currents (Iu1, Iv1, Iw1) flowing through the windings;
A voltage command value calculation unit (271) for calculating a voltage command value (Vu, Vv, Vw) related to a voltage applied to the winding based on a current flowing through the winding;
A duty converter (272) for converting the voltage command value into a duty converted value (Du_r, Dv_r, Dw_r);
A current detection period ensuring calculation unit (273) for correcting the duty conversion value so as to ensure a period in which each of the currents flowing through the inverter can be acquired;
Further comprising
The current detection timing adjustment calculation unit calculates the first half duty command value and the second half duty command value based on values (Du_at, Dv_at, Dw_at, Du_bt, Dv_bt, Dw_bt) calculated by the current detection period ensuring calculation unit. The power conversion device according to claim 7.
前記インバータは、前記巻線組に対応して２つ設けられている請求項９に記載の電力変換装置。 The winding set is two sets,
The power converter according to claim 9, wherein two inverters are provided corresponding to the winding sets.
前記インバータは、前記巻線組に対応して３つ設けられている請求項９に記載の電力変換装置。 The winding sets are 3 sets,
The power converter according to claim 9, wherein three inverters are provided corresponding to the winding sets.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018041145A JP7067135B2 (en) | 2018-03-07 | 2018-03-07 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018041145A JP7067135B2 (en) | 2018-03-07 | 2018-03-07 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019161701A true JP2019161701A (en) | 2019-09-19 |
| JP7067135B2 JP7067135B2 (en) | 2022-05-16 |
Family
ID=67996545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018041145A Active JP7067135B2 (en) | 2018-03-07 | 2018-03-07 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7067135B2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7193388B1 (en) * | 2006-02-02 | 2007-03-20 | Emerson Electric Co. | Offset PWM signals for multiphase motor |
| JP2009055762A (en) * | 2007-08-29 | 2009-03-12 | Toshiba Carrier Corp | Motor driving system |
| JP2012182874A (en) * | 2011-02-28 | 2012-09-20 | Toshiba Corp | Motor control device |
| JP2013162536A (en) * | 2012-02-01 | 2013-08-19 | Mitsubishi Electric Corp | Power conversion device |
| JP2015061381A (en) * | 2013-09-18 | 2015-03-30 | 株式会社デンソー | Power conversion apparatus, and electric power steering device using the same |
| JP2016201872A (en) * | 2015-04-07 | 2016-12-01 | 日立オートモティブシステムズ株式会社 | Motor drive device and phase current detection method for three-phase brushless motor |
| WO2017141513A1 (en) * | 2016-02-17 | 2017-08-24 | 三菱電機株式会社 | Power conversion apparatus |
-
2018
- 2018-03-07 JP JP2018041145A patent/JP7067135B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7193388B1 (en) * | 2006-02-02 | 2007-03-20 | Emerson Electric Co. | Offset PWM signals for multiphase motor |
| JP2009055762A (en) * | 2007-08-29 | 2009-03-12 | Toshiba Carrier Corp | Motor driving system |
| JP2012182874A (en) * | 2011-02-28 | 2012-09-20 | Toshiba Corp | Motor control device |
| JP2013162536A (en) * | 2012-02-01 | 2013-08-19 | Mitsubishi Electric Corp | Power conversion device |
| JP2015061381A (en) * | 2013-09-18 | 2015-03-30 | 株式会社デンソー | Power conversion apparatus, and electric power steering device using the same |
| JP2016201872A (en) * | 2015-04-07 | 2016-12-01 | 日立オートモティブシステムズ株式会社 | Motor drive device and phase current detection method for three-phase brushless motor |
| WO2017141513A1 (en) * | 2016-02-17 | 2017-08-24 | 三菱電機株式会社 | Power conversion apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7067135B2 (en) | 2022-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5831444B2 (en) | Rotating machine control device | |
| US8816612B2 (en) | Controller for multi-phase rotary device | |
| JP5574790B2 (en) | Motor drive device | |
| JP7102407B2 (en) | Inverter device and electric power steering device | |
| JP4706324B2 (en) | Control device for motor drive system | |
| JP3480843B2 (en) | Electric power steering control device and control method | |
| JP5161985B2 (en) | Power conversion device and control device for electric power steering | |
| JP6699385B2 (en) | Power converter | |
| EP2913915B1 (en) | Power conversion device | |
| JP4591597B2 (en) | Multiphase AC synchronous motor drive device | |
| JP6260502B2 (en) | Motor control device | |
| JP6390489B2 (en) | Inverter control device | |
| US10432124B2 (en) | Current detection apparatus and control apparatus of rotary electric machine | |
| JP5233861B2 (en) | Motor control device | |
| JP2016119796A (en) | Motor controller | |
| JP2010119201A (en) | Controller for ac motor | |
| JP2012029378A (en) | Load controller | |
| JP7075318B2 (en) | Steering device | |
| JP7067135B2 (en) | Power converter | |
| JP5408918B2 (en) | Motor control method and control apparatus | |
| JP5392361B2 (en) | Vehicle and vehicle control method | |
| JP5473071B2 (en) | Load control device | |
| JP6471670B2 (en) | Power control method and power control apparatus | |
| JP2012039716A (en) | Motor controller and motor control method | |
| JP4544057B2 (en) | Control device for multiphase motor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220411 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7067135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |