JP2018117507A - 半導体スイッチ及び半導体モジュール - Google Patents

Abstract

【課題】負電圧用の電源を追加することなく、簡易で小規模な回路構成により、半導体スイッチの意図しないスイッチング動作を抑制する。【解決手段】半導体スイッチ６は、ゲート電極と、ドレイン電極と、ソース電極と、ゲート電極に接続されたインダクタ１６とを備え、インダクタ１６と、ゲート電極とソース電極との間に形成される寄生コンデンサ１７とによる共振動作により、ソース電極を基準としたゲート電極の電圧（ゲート電圧Ｖｇｓ）が所定期間中負にバイアスされるように動作する。【選択図】図３

Description

本発明は、半導体スイッチ及び半導体モジュールに関する。

半導体スイッチを備える電源装置が知られている。
そのような電源装置１０１においては、図１３に示すように、半導体スイッチ１０６は、ダイオードブリッジ１０３の出力側に接続されている。制御部１１１が半導体スイッチ１０６をオンオフ制御することにより入力コイル１０５に誘導電圧を発生させ、この誘導電圧とダイオードブリッジ１０３により半波整流された入力電圧とを加算した電圧により整流コンデンサ１０８を充電する。一対の出力端子１１０からは、整流コンデンサ１０８に充電された電圧が出力される。このようにして、電源装置１０１は、所望の高電圧を、一対の出力端子１１０から図示外の負荷へ供給することができる。

ところで、近年、このような電源装置１０１に用いる半導体スイッチ１０６として、ワイドバンドギャップ半導体を用いた半導体スイッチが盛んに研究開発されている。ワイドバンドギャップ半導体を用いることによって、従来よりも大幅にオン抵抗が小さくスイッチング速度が速い半導体スイッチを実現できるからである。

しかしながら、ワイドバンドギャップ半導体を用いる場合、半導体スイッチの閾値電圧Ｖｔｈが低くなる傾向にあるため、図１４に示すように、当該半導体スイッチ１０６をターンオフ制御した直後にゲート電圧が振動する現象（リンギング現象）が起こり易く、オフ制御期間中に半導体スイッチ１０６が瞬時的に誤ってオン状態になり易くなる。その結果、半導体スイッチ１０６が意図しないスイッチング動作をしてしまうことがあるという問題がある。

なお、このような問題は、半導体スイッチとして、ワイドバンドギャップ半導体を用いた半導体スイッチを用いた場合だけに発生し得る問題ではなく、通常のシリコンを用いた半導体スイッチ（特に高速スイッチング可能な半導体スイッチ）を用いた場合にも発生し得る問題でもある。

特開２００９−２２１０６号公報

そこで、上記のような電源装置において、特許文献１のように、電源装置に負電圧用の電源を追加し、オフ制御期間のゲート電圧を負の電圧にバイアスすることが考えられる。しかしながら、このように電源装置に負電圧用の電源を追加する場合には、電源装置において正負両方の電源を用いる必要が生じ、その結果として電源装置の回路構成が複雑となり、電源装置の回路規模も大幅に大きくなってしまう。

そこで、本発明はこのような事情に鑑みてなされたものであり、負電圧用の電源を追加することなく、簡易で小規模な回路構成により、半導体スイッチの意図しないスイッチング動作を抑制できる半導体スイッチ及び半導体モジュールを提供することを目的とする。

［１］本発明の半導体スイッチは、ゲート電極と、ドレイン電極と、ソース電極と、前記ゲート電極に接続されたインダクタとを備える半導体スイッチであって、前記インダクタと、前記ゲート電極と前記ソース電極との間に形成される寄生コンデンサとによる共振動作により、前記ソース電極を基準とした前記ゲート電極の電圧（ゲート電圧Ｖｇｓ）が所定期間中負にバイアスされるように動作することを特徴とする。

［２］本発明の半導体スイッチにおいては、前記ゲート電極と接続され、前記ゲート電極に制御信号を供給するための導電接続部材（例えばボンディングワイヤ、接続子）が接続される部位となるゲートランドと、前記ゲート電極から前記ゲートランドまでの配線とをさらに備え、前記インダクタは、前記配線の一部に形成されてなることが好ましい。

［３］本発明の半導体スイッチにおいては、前記インダクタは、前記ゲートランド下側の層間絶縁層の内部に形成されてなることが好ましい。

［４］本発明の半導体スイッチにおいては、前記インダクタは、複数の平面巻線層を積層した構造を有することが好ましい。

［５］本発明の半導体スイッチにおいては、前記所定期間は、少なくとも前記半導体スイッチのターンオフ時のリンギング半周期よりも長い期間であることが好ましい。

［６］本発明の半導体スイッチにおいては、前記半導体スイッチは、ワイドバンドギャップ半導体により形成されてなることが好ましい。

［７］本発明の半導体スイッチにおいては、前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、酸化ガリウム又はダイヤモンドからなることが好ましい。

［８］本発明の半導体モジュールは、本発明の半導体スイッチと、前記半導体スイッチの前記ゲート電極に接続された第２のインダクタとを備える半導体モジュールであって、前記インダクタ及び前記第２のインダクタと、前記ゲート電極と前記ソース電極との間に形成された寄生コンデンサとによる共振動作により、前記ソース電極を基準とした前記ゲート電極の電圧（ゲート電圧Ｖｇｓ）が所定期間中負にバイアスされるように動作することを特徴とする。

［９］本発明の半導体モジュールにおいて、前記半導体モジュールは、平面的に見て前記導電接続部材と前記ゲートランドとの接続部を囲む位置に配設された環状磁性部材をさらに備え、前記第２のインダクタは、前記環状磁性部材と前記導電接続部材との電磁気的結合により構成されていることが好ましい。

［１０］本発明の半導体モジュールにおいて、前記半導体モジュールは、前記導電接続部材を介して前記ゲートランドと接続された外部接続端子と、平面的に見て前記導電接続部材と前記外部接続端子との接続部を囲む位置に配設された環状磁性部材とをさらに備え、前記第２のインダクタは、前記環状磁性部材と前記導電接続部材との電磁気的結合により構成されていることが好ましい。

本発明の半導体スイッチによれば、半導体スイッチをターンオフした直後においては、オン制御期間中に寄生コンデンサに蓄積された電荷により、ゲート電圧が瞬時的に負の電圧となる。しかも、その後においては、インダクタと寄生コンデンサとの共振回路によって短期間であるが上記した負の電圧が保持される。その結果、本発明の半導体スイッチにおいては、負電圧用の電源を追加しなくても、ゲート電圧Ｖｇｓが所定期間中負にバイアスされるようになるのである。このため、本発明の半導体スイッチによれば、半導体スイッチをターンオフした直後におけるゲート電圧のリンギング現象に起因する「オフ制御期間中に半導体スイッチが瞬時的に誤ってオン状態になる」という事態の発生を抑制できる。その結果、本発明の半導体スイッチは、負電圧用の電源を追加することなく、簡易で小規模な回路構成により、半導体スイッチの意図しないスイッチング動作を抑制できる半導体スイッチとなる。

また、本発明の半導体スイッチによれば、インダクタ及び寄生コンデンサを半導体スイッチの内部に作りこむことができることから、半導体スイッチの他に余分な素子を用いることなく、半導体スイッチの意図しないスイッチング動作を抑制できる半導体スイッチを提供できる。

本発明の半導体モジュールによれば、半導体スイッチをターンオフした直後においては、オン制御期間中に寄生コンデンサに蓄積された電荷により、ゲート電圧が瞬時的に負の電圧となる。しかも、その後においては、インダクタ及び第２のインダクタと、寄生コンデンサとの共振回路によって短期間であるが上記した負の電圧が保持される。その結果、本発明の半導体モジュールにおいては、負電圧用の電源を追加しなくても、ゲート電圧Ｖｇｓが所定期間中負にバイアスされるようになるのである。このため、本発明の半導体モジュールによれば、半導体スイッチをターンオフした直後におけるゲート電圧のリンギング現象に起因する「オフ制御期間中に半導体スイッチが瞬時的に誤ってオン状態になる」という事態の発生を抑制できる。その結果、本発明の半導体モジュールは、負電圧用の電源を追加することなく、簡易で小規模な回路構成により、半導体スイッチの意図しないスイッチング動作を抑制できる半導体モジュールとなる。

実施形態１に係る半導体スイッチ６を用いた電源装置１の回路図である。 実施形態１に用いる電源装置１において、半導体スイッチ６をターンオフする際のゲート電圧Ｖｇｓの波形を模式的に示す図である。 実施形態１に係る半導体スイッチ６の等価回路を示す図である。 実施形態１に係る半導体スイッチ６の断面図である。 実施形態１に係る半導体スイッチ６における平面巻線層３２の接続構造を模式的に示す図である。 実施形態２に係る半導体モジュール４０を用いた電源装置１ａの回路図である。 実施形態２に係る半導体モジュール４０を説明するために示す図である。図７（ａ）は半導体モジュール４０の平面図であり、図７（ｂ）は半導体モジュール４０の断面図であり、図７（ｃ）は半導体モジュール４０における環状磁性部材４３の平面図である。 実施形態２に係る半導体モジュール４０の断面図である。 実施形態２に係る半導体モジュール４０における平面巻線層３２の接続構造を模式的に示す図である。 実施形態２に係る半導体モジュール４０の等価回路を示す図である。 実施形態３に係る半導体モジュール４０ａを説明するために示す図である。図１１（ａ）は半導体モジュール４０ａの平面図であり、図１１（ｂ）は半導体モジュール４０ａの断面図であり、図１１（ｃ）は半導体モジュール４０ａにおける環状磁性部材４３ａの平面図である。 実施形態１に係る半導体スイッチ６を別の半導体スイッチ７１のスイッチングに用いた場合の等価回路７０を示す図である。 半導体スイッチ１０６を用いた従来の電源装置１０１の回路図である。 従来の電源装置１０１において、半導体スイッチ１０６をターンオフする際のゲート電圧Ｖｇｓの波形を模式的に示す図である。

以下、本発明の実施形態を、図面に基づいて説明する。

［実施形態１］
実施形態１は、本発明の半導体スイッチについての実施形態である。

実施形態１に用いる電源装置１は、図１に示すように、一対の入力端子２に、ダイオードブリッジ３が接続される。ダイオードブリッジ３の出力側には、入力コンデンサ４、入力コイル５、半導体スイッチ６、整流ダイオード７、整流コンデンサ８、分圧抵抗ラダー９及び一対の出力端子１０が順番に接続される。分圧抵抗ラダー９と、半導体スイッチ６との間には、制御部１１が接続される。制御部１１は、第１オペアンプ１２、第２オペアンプ１３、フリップフロップ１４およびタイマ１５を有する。

このような電源装置１においては、一対の入力端子２からたとえば商用交流電圧が入力されると、ダイオードブリッジ３で半波整流され、整流ダイオード７を通じて整流コンデンサ８に電荷が蓄積される。これにより、一対の出力端子１０から、整流コンデンサ８に蓄電された電圧が出力される。そして、たとえば電源投入時のように整流コンデンサ８の電圧が入力コンデンサ４の電圧より低い場合、入力コイル５には電流が流れ、フリップフロップ１４がセットされ、半導体スイッチ６は、オン状態に制御される。

フリップフロップ１４は、半導体スイッチ６へローレベルの電圧を出力するタイミングで、タイマ１５をリセットする。そして、タイマ１５が所定期間をカウントすると、第２オペアンプ１３を通じて、フリップフロップ１４がリセットされ、半導体スイッチ６は、オフ状態に制御される。出力電圧は、分圧抵抗ラダー９により分圧され、制御部１１により検出される。制御部１１において、第１オペアンプ１２は、分圧抵抗ラダー９による検出電圧と所定の目標電圧とを比較する。これにより、たとえば検出電圧が目標電圧より低い場合は第１オペアンプ１２の出力に基づいてフリップフロップ１４が切り替え動作をし、高い場合にはフリップフロップ１４は切り替え動作を停止する。半導体スイッチ６は、フリップフロップ１４によりゲート電圧のオンオフ状態が制御される。

ところで、半導体スイッチをターンオフする場合において、従来の電源装置１０１のように、制御部１１からの制御信号を従来の半導体スイッチ１０６に入力した場合には（図１１参照。）、ゲート電圧Ｖｇｓは、図２の破線で示すように、ターンオフした直後（のオフ制御期間中）にゲート電圧Ｖｇｓが振動する（リンギング現象を起こす）。この振動により半導体スイッチ１０６のゲート電圧Ｖｇｓがターンオン閾値電圧Ｖｔｈに達すると、 オフ制御期間中に半導体スイッチ１０６が瞬時的に誤ってオン状態になる場合がある。

そこで、実施形態１においては、図１及び図３に示すように、制御部１１からの制御信号を「従来の半導体スイッチ１０６」に入力するのではなく、「インダクタ１６を備える半導体スイッチ６」に入力することとした。

実施形態１に係る半導体スイッチ６は、ゲート電極と、ドレイン電極と、ソース電極と、ゲート電極に接続されたインダクタ１６とを備える半導体スイッチであって、インダクタ１６と、ゲート電極とソース電極との間に形成される寄生コンデンサ１７とによる共振動作により、ソース電極を基準としたゲート電極の電圧（ゲート電圧Ｖｇｓ）が所定期間中負にバイアスされるように動作する半導体スイッチである。

本発明の半導体スイッチにおいては、種々の構成のインダクタを用いることができるが、実施形態１に係る半導体スイッチ６においては、図４及び図５に示すようなインダクタ１６を用いた。

すなわち、実施形態１に係る半導体スイッチ６は、図４及び図５に示すように、ゲート電極２５と、ドレイン電極２８と、ソース電極２７と、ゲート電極２５に接続されたインダクタ１６とを備える半導体スイッチである。そして、実施形態１に係る半導体スイッチ６は、ゲート電極２５に制御信号を供給するための導電接続部材３１（ボンディングワイヤや接続子）が接続される部位となるゲートランド３０と、ゲート電極２５からゲートランド３０までの配線３４（図４においては図示を省略）とをさらに備え、インダクタ１６は、配線３４の一部に形成されてなる。

実施形態１に係る半導体スイッチ６に用いる半導体基板２０は、シリコン基板からなり、ドレイン層としてのｎ＋層２１およびドリフト層としてのｎ−層２２を有する。ｎ−層２２には、半導体基板２０の表面に沿って複数のｐ領域（ベース領域）２３が互いに離間して形成されている。ｐ領域２３内には、ソース領域としてのｎ＋領域２４が形成されている。ｎ＋層２１の下側である半導体基板２０の裏面には、ドレイン電極２８が形成されている。半導体基板２０の表面には、ゲート絶縁層を介して、ゲート電極２５が形成されている。ゲート電極２５の上方には層間絶縁層２６を介してソース電極２７が形成されている。図４の左側のｐ領域２３の上方には、層間絶縁層３５を介してゲートランド３０が形成されている。ゲートランド３０の下側における層間絶縁層３５の内部には、インダクタ１６が形成されている。なお、図４中、符号２９及び３６は保護絶縁層を示し、符号３８は配線層を示す。

インダクタ１６は、図５に示すように、複数の平面巻線層３２（３２Ａ，３２Ｂ，３２Ｃ）を接続層３３Ｂ，３３Ｃを介して積層した構造を有する。インダクタ１６は、接続層３３Ａを介してゲートランド３０に接続されており、ゲート電極２５からゲートランド３０までの配線３４の一部に形成されてなる。従って、ゲート電極２５とゲートランド３０との間にインダクタ１６が構成されることとなる。ゲートランド３０には、導電接続部材（ボンディングワイヤや接続子）３１が接続される。導電接続部材３１はたとえばアルミニウム合金からなる。

実施形態１に係る半導体スイッチ６においては、所定期間は、少なくとも半導体スイッチ６のリンギング半周期（例えば７０ｎｓ）よりも長い期間とする。所定時間を例えば７０ｎｓよりも長い期間とするには、インダクタ１６のインダクタンスの値を適宜の値（例えば０．１〜１μＨ）に調整すればよい。

以上のように構成された実施形態１に係る半導体スイッチ６によれば、インダクタ１６と、ゲート電極とソース電極との間に発生する寄生コンデンサ１７とによる共振動作により、ソース電極を基準としたゲート電極の電圧（ゲート電圧Ｖｇｓ）が所定期間中負にバイアスされるように動作する。このことから、半導体スイッチ６をターンオフした直後におけるゲート電圧Ｖｇｓのリンギング現象に起因して「オフ制御期間中に半導体スイッチが瞬時的に誤ってオン状態になる」という事態の発生を抑制できるようになる。その結果、実施形態１に係る半導体スイッチ６は、負電圧用の電源を追加することなく、簡易で小規模な回路構成により、半導体スイッチの意図しないスイッチング動作を抑制できる半導体スイッチとなる。

また、実施形態１に係る半導体スイッチ６によれば、ゲート電極２５からゲートランド３０までの配線の一部にインダクタ１６を形成するだけの簡単な構成で、大きなインダクタンスを実現でき、半導体スイッチの意図しないスイッチング動作を効果的に抑制できる半導体スイッチを構成することができる。

また、実施形態１に係る半導体スイッチ６によれば、インダクタ１６が、ゲートランド３０下側の層間絶縁層３５の内部に形成されてなることから、インダクタ１６を形成するためにチップ面積が大きくなってしまうこともない。

また、実施形態１に係る半導体スイッチ６によれば、ゲート電極２５からゲートランド３０までの配線の一部にインダクタ１６が形成されていることから、インダクタ１６のインダクタンスや寄生コンデンサの容量が安定するようになり、半導体スイッチの意図しないスイッチング動作を確実に抑制できるようになる。

また、実施形態１に係る半導体スイッチ６によれば、所定期間が、少なくとも半導体スイッチ６のリンギング半周期よりも長い期間であることから、ゲート電圧Ｖｇｓのリンギング現象に起因して「オフ制御期間中に半導体スイッチが瞬時的に誤ってオン状態になる」という事態の発生を効果的に抑制できるようになる。

また、実施形態１に係る半導体スイッチ６によれば、平面巻線層３２の材質、平面サイズ、積層数などを調整することにより、インダクタ１６のインダクタンスの値を所望の値に容易に調整できる。

また、実施形態１に係る半導体スイッチ６によれば、インダクタ１６は、平面的に見てｐ領域２３と重なる部分に形成されている。従って、ゲート電極２５と同電位のインダクタ１６の電位が半導体基板２０へ影響を与えるとしても、半導体スイッチ６のソース領域２４およびｎ＋層２１に対しての影響はなく、ゲート電極２５の電位によるスイッチング動作に影響を与え難くできる。

また、実施形態１に係る半導体スイッチ６によれば、インダクタ１６は、半導体基板２０から離間した位置に（層間絶縁層３５の内部に）形成されている。従って、ゲート電極２５と同電位のインダクタ１６の電位が半導体基板２０へ影響を与えるとしても、ゲート電極２５による影響を支配的にすることができる。その結果、ゲート電極２５の電位によるスイッチング動作に影響を与え難くできる。

［実施形態２］
実施形態２は、本発明の半導体モジュールについての実施形態である。

実施形態２に用いる電源装置１ａは、基本的には、実施形態１に用いる電源装置１と同様の構成を有するが、スイッチング素子として、半導体スイッチ６と第２のインダクタ４５とを備える半導体モジュール４０を用いる点で、実施形態１に用いる電源装置１と異なる。すなわち、実施形態２に用いる電源装置１ａは、図６に示すように、スイッチング素子として、半導体スイッチ６（実施形態１に係る半導体スイッチ６）と第２のインダクタ４５とを備える半導体モジュール４０を用いる。そして、制御部１１からの制御信号を、半導体スイッチ６に直接入力するのではなく、第２のインダクタ４５を介して半導体スイッチ６に入力することとしている。

従って、実施形態２に係る半導体モジュール４０は、ゲート電極と、ドレイン電極と、ソース電極と、インダクタ１６とを備える半導体スイッチ６（実施形態１に係る半導体スイッチ６）と、ゲート電極に接続された第２のインダクタ４５とを備え、インダクタ１６及び第２のインダクタ４５と、ゲート電極とソース電極との間に発生する寄生コンデンサ１７とによる共振動作により（図１０参照。）、ソース電極を基準としたゲート電極の電圧（ゲート電圧Ｖｇｓ）が所定期間中負にバイアスされるように動作する半導体モジュールである。

本発明の半導体モジュールにおいては、第２のインダクタ４５として、種々の構成のインダクタを用いることができるが、実施形態２に係る半導体モジュール４０においては、図７〜図９に示すようなインダクタを用いた。

すなわち、実施形態２に係る半導体モジュール４０は、図７〜図９に示すように、ベース部材４１と、ベース部材４１上に搭載された半導体スイッチ６と、ベース部材４１上に形成されたパッド４２と、半導体スイッチ６のゲートランド３０とパッド４２との間を接続する導電接続部材３１と、ゲートランド３０を囲むように形成された環状磁性部材４３と、これらを内部に封止するモールド樹脂４４とを備える。
モールド樹脂４４は、環状磁性部材４３の孔内にも充填されている。これにより、導電接続部材３１と環状磁性部材４３との間にもモールド樹脂４４が充填されることとなる。

導電接続部材３１は、パッド４２とゲートランド３０とを接続してゲート電極に制御信号を供給するための部材であり、公知のボンディングワイヤや接続子からなる。環状磁性部材４３は、平面的に見て、導電接続部材３１とゲートランド３０との接続部を囲む位置に配設されてなる。環状磁性部材４３は、たとえば半導体チップの表面に配設するこことができる。環状磁性部材４３は、たとえばフェライトなどの磁性材料粉を薄い円環形状に焼結させたものからなる。その結果、実施形態２に係る半導体モジュール４０においては、図６及び図１０に示すように、環状磁性部材４３と導電接続部材３１との電磁気的な結合により制御部１１とゲート電極（各ゲート電極２５）との間に第２のインダクタ４５が構成されることとなる。

実施形態２に係る半導体モジュール４０においても、実施形態１の場合と同様に、所定期間は、少なくとも半導体スイッチ６のリンギング半周期（例えば７０ｎｓ）よりも長い期間とする。所定時間を例えば７０ｎｓよりも長い期間とするには、インダクタ１６及び第２のインダクタ４５の合計のインダクタンスを適宜の値（例えば０．１〜１μＨ）に調整すればよい。

以上のように構成された実施形態２に係る半導体モジュール４０によれば、半導体スイッチ６をターンオフした直後においては、オン制御期間中に寄生コンデンサ１７（図３参照。）に蓄積された電荷により、ゲート電圧が瞬時的に負の電圧となる。しかも、その後においては、インダクタ１６及び第２のインダクタ４５と、寄生コンデンサ１７との共振回路によって短期間であるが上記した負の電圧が保持される。その結果、実施形態２に係る半導体モジュール４０においては、負電圧用の電源を追加しなくても、ゲート電圧Ｖｇｓが所定期間中負にバイアスされるようになるのである。このため、実施形態２に係る半導体モジュール４０によれば、半導体スイッチをターンオフした直後におけるゲート電圧のリンギング現象に起因して「オフ制御期間中に半導体スイッチが瞬時的に誤ってオン状態になる」という事態の発生を抑制できる。その結果、実施形態２に係る半導体モジュール４０は、負電圧用の電源を追加することなく、簡易で小規模な回路構成により、半導体スイッチの意図しないスイッチング動作を抑制できる半導体モジュールとなる。

また、実施形態２に係る半導体モジュール４０によれば、平面的に見て導電接続部材３１とゲートランド３０との接続部を囲む位置に配設された環状磁性部材４３と、導電接続部材３１とにより第２のインダクタ４５が構成されていることから、導電接続部材３１とゲートランド３０との接続部を囲む位置に環状磁性部材４３を配設するだけの簡単な構成で、半導体スイッチの意図しないスイッチング動作を抑制できる半導体モジュールを構成することができる。

また、実施形態２に係る半導体モジュール４０によれば、ゲートランド３０の少なくとも一部は絶縁部材としてのモールド樹脂４４で覆われており、環状磁性部材４３の少なくとも一部は絶縁部材としてのモールド樹脂４４に封止されていることから、環状磁性部材４３と導電接続部材３１との位置関係が安定するため、第２のインダクタ４５のインダクタンスや寄生コンデンサの容量が安定するようになり、半導体スイッチの意図しないスイッチング動作を確実に抑制できるようになる。

また、実施形態２に係る半導体モジュール４０によれば、所定期間を、少なくとも半導体スイッチ６のリンギング半周期よりも長い期間にできることから、ゲート電圧Ｖｇｓのリンギング現象に起因して「オフ制御期間中に半導体スイッチが瞬時的に誤ってオン状態になる」という事態の発生を効果的に抑制できるようになる。

また、実施形態２に係る半導体モジュール４０によれば、導電接続部材３１と環状磁性部材４３との結合を、環状磁性部材の４３の材質及び構造（大きさ、厚さなど）、モールド樹脂４４の材質（誘電率）などにより細かく調整することができることから、第２のインダクタ４５のインダクタンスの値（及びインダクタ１６と第２のインダクタ４５の合計インダクタンスの値）を所望の値に容易に調整できる。

［実施形態３］
実施形態３に係る半導体モジュール４０ａは、基本的には実施形態２に係る半導体モジュール４０と同様の構成を有するが、図１１に示すように、環状磁性部材の配設位置が実施形態２に係る半導体モジュール４０の場合とは異なる。すなわち、実施形態３に係る半導体モジュール４０ａにおいては、図１１に示すように、環状磁性部材４３ａが、平面的に見て導電接続部材３１と外部接続端子（パッド）４２との接続部を囲む位置に配設されている。従って、実施形態３に係る半導体モジュール４０ａにおいては、当該環状磁性部材４３ａと導電接続部材３１とにより第２のインダクタ４５ａが構成されている。なお、実施形態３においては、環状磁性部材４３ａは、外部接続端子（パッド）４２の形状（四角形状）に対応して四角環形状を有する。

このように、実施形態３に係る半導体モジュール４０ａは、環状磁性部材の配設位置が実施形態２に係る半導体モジュール４０の場合とは異なるが、インダクタ１６及び第２のインダクタ４５ａと、寄生コンデンサ１７（図３参照。）との共振回路により、ソース電極を基準としたゲート電極の電圧（ゲート電圧Ｖｇｓ）が所定期間中負にバイアスされるように動作することから、実施形態２に係る半導体モジュール４０の場合と同様に、半導体スイッチをターンオフした直後におけるゲート電圧のリンギング現象に起因して「オフ制御期間中に半導体スイッチが瞬時的に誤ってオン状態になる」という事態の発生を抑制できる。その結果、実施形態３に係る半導体モジュール４０ａは、負電圧用の電源を追加することなく、簡易で小規模な回路構成により、半導体スイッチの意図しないスイッチング動作を抑制できる半導体モジュールとなる。

また、実施形態３に係る半導体モジュール４０ａによれば、平面的に見て導電接続部材３１と外部接続端子（パッド）４２との接続部を囲む位置に配設された環状磁性部材４３ａと、導電接続部材３１とにより第２のインダクタ４５ａが構成されていることから、導電接続部材３１と外部接続端子４２との接続部を囲む位置に環状磁性部材４３ａを配設するだけの簡単な構成で、半導体スイッチの意図しないスイッチング動作を抑制できる半導体モジュールを構成することができる。

なお、実施形態３に係る半導体モジュール４０ａは、環状磁性部材の配設位置以外の構成は実施形態２に係る半導体モジュール４０の場合とは同様であることから、実施形態２に係る半導体モジュール４０が有する効果のうち該当する効果を有する。

なお、本発明は上述の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲で種々変形実施可能となるものである。たとえば、下記に示すような変形実施も可能である。

（１）上記した各実施形態においては、半導体スイッチ又は半導体モジュールを電源装置のスイッチングに用いたが、本発明はこれに限定されるものではない。例えば、半導体スイッチ又は半導体モジュールを電源装置以外の、高電圧が用いられる電子機器のスイッチングに用いてもよい。また、例えば、半導体スイッチ又は半導体モジュールを、別の半導体スイッチのスイッチングに用いてもよい。図１２は、実施形態１に係る半導体スイッチ６を別の半導体スイッチ７１のスイッチングに用いた場合の等価回路７０を示す図である。

等価回路７０においては、図１２に示すように、実施形態１に係る半導体スイッチ６と、別の半導体スイッチ７１とがカスコード接続されている。すなわち、別の半導体スイッチ７１は、ドレイン電極が電源装置１の正電圧ラインに接続され、ソース電極が半導体スイッチ６のドレイン電極に接続され、ゲート電極が電源装置１の接地ラインに接続される。別の半導体スイッチ７１は、例えば、炭化珪素、窒化ガリウム系材料又はダイヤモンドからなる、超高速動作可能な、半導体スイッチ（例えばＨＥＭＴ）である。別の半導体スイッチ７１は、半導体スイッチ６とは異なり、いわゆるデプレッション型のノーマリオン型の半導体スイッチである。

半導体スイッチ６は、図１２に示すように、ドレイン電極が別の半導体スイッチ７１のソース電極に接続され、ソース電極が電源装置１の接地ラインに接続され、ゲート電極がインダクタ１６を介して電源装置１の制御部１１に接続されている（図３参照。）。このため、半導体スイッチ６は、半導体スイッチ６をターンオフした直後においては、オン制御期間中に寄生コンデンサ１７に蓄積された電荷により、ゲート電圧が瞬時的に負の電圧となる。しかも、その後においては、寄生コンデンサ１７とインダクタ１６との共振回路によって短期間であるが上記した負の電圧が保持され、ゲート電圧Ｖｇｓが所定期間中負にバイアスされる。その結果、半導体スイッチ６は、所定期間中、ノーマリオン型の別の半導体スイッチ７１をオフすることができる。

（２）上記した各実施形態においては、ゲートランド３０の下側における層間絶縁層３５の内部にインダクタ１６を形成したが、本発明はこれに限定されるものではない。例えば、上記とは異なる部位にインダクタ１６を形成してもよい。

（３）上記各実施形態においては、シリコンにより形成された半導体スイッチを用いたが、本発明はこれに限定されるものではない。ワイドバンドギャップ半導体（例えば、炭化珪素、窒化ガリウム系材料、酸化ガリウム又はダイヤモンド）により形成された半導体スイッチを用いてもよい。

（４）上記した実施形態２又は３においては、環状磁性部材として、フェライトなどの磁性材料粉末を薄い円環形状又は四角環形状に焼結させたものを用いたが、本発明はこれに限定されるものではない。例えば、フェライト以外の磁性材料から製造されたものを用いてもよい。また、円環形状又は四角環形状以外の環形状に焼結させたものを用いてもよい。また、磁性材料粉末を焼結させたもの以外の環状磁性部材を用いてもよい。

（５）上記した実施形態２又は３においては、環状磁性部材を半導体チップの表面又はベース部材上に配設したが、その際、半導体チップの表面又はベース部材上に、所定の凹部を有する絶縁層を形成しておき、当該凹部内に環状磁性部材を配設するようにしてもよい。

（６）上記した実施形態２又は３においては、環状磁性部材を半導体チップの表面又はベース部材上に配設したが、本発明はこれに限定されるものではない。例えば、環状磁性部材を制御部１１と、半導体スイッチ６のゲート電極との間の電流経路を取り囲む位置に配設してもよい。

１，１ａ，１０１…電源装置、２，１０２…入力端子、３，１０３…ダイオードブリッジ、４，１０４…入力コンデンサ、５，１０５…入力コイル、６，７１，１０６…半導体スイッチ、７，１０７…整流ダイオード、８，１０８…整流コンデンサ、９，１０９…分圧抵抗ラダー、１０，１１０…出力端子、１１，１１１…制御部、１２…第１オペアンプ、１３…第２オペアンプ、１４…フリップフロップ、１５…タイマ、１６…インダクタ、１７…寄生コンデンサ、２０…半導体基板、２１…ｎ＋層、２２…ｎ−層、２３…ｐ領域、２４…ｎ＋領域、２５…ゲート電極、２６…層間絶縁層、２７…ソース電極、２８…ドレイン電極、２９…保護絶縁層、３０…ゲートランド、３１…導電接続部材、３２，３２Ａ，３２Ｂ，３２Ｃ…平面巻線層、３３，３３Ａ，３３Ｂ，３３Ｃ…接続層、３４…配線、３５…層間絶縁層、３６…保護絶縁層、３８…配線層、４０，４０ａ…半導体モジュール、４１…ベース部材、４２…パッド、４３，４３ａ…環状磁性部材、４４…モールド樹脂、４５，４５ａ…第２のインダクタ、７０…等価回路

Claims (10)

1. ゲート電極と、ドレイン電極と、ソース電極と、前記ゲート電極に接続されたインダクタとを備える半導体スイッチであって、
   前記インダクタと、前記ゲート電極と前記ソース電極との間に形成される寄生コンデンサとによる共振動作により、前記ソース電極を基準とした前記ゲート電極の電圧が所定期間中負にバイアスされるように動作することを特徴とする半導体スイッチ。
2. 前記ゲート電極と接続され、前記ゲート電極に制御信号を供給するための導電接続部材が接続される部位となるゲートランドと、
   前記ゲート電極から前記ゲートランドまでの配線とをさらに備え、
   前記インダクタは、前記配線の一部に形成されてなることを特徴とする請求項１に記載の半導体スイッチ。
3. 前記インダクタは、前記ゲートランド下側の層間絶縁層の内部に形成されてなることを特徴とする請求項２に記載の半導体スイッチ。
4. 前記インダクタは、複数の平面巻線層を積層した構造を有することを特徴とする請求項２又は３に記載の半導体スイッチ。
5. 前記所定期間は、少なくとも前記半導体スイッチのターンオフ時のリンギング半周期よりも長い期間であることを特徴とする請求項１〜４のいずれかに記載の半導体スイッチ。
6. 前記半導体スイッチは、ワイドバンドギャップ半導体により形成されてなることを特徴とする請求項１〜５のいずれかに記載の半導体スイッチ。
7. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、酸化ガリウム又はダイヤモンドからなることを特徴とする請求項１〜６のいずれかに記載の半導体スイッチ。
8. 請求項１〜７のいずれかに記載の半導体スイッチと、
   前記半導体スイッチの前記ゲート電極に接続された第２のインダクタとを備える半導体モジュールであって、
   前記インダクタ及び前記第２のインダクタと、前記ゲート電極と前記ソース電極との間に形成された寄生コンデンサとによる共振動作により、前記ソース電極を基準とした前記ゲート電極の電圧（ゲート電圧Ｖｇｓ）が所定期間中負にバイアスされるように動作することを特徴とする半導体モジュール。
9. 前記半導体モジュールは、平面的に見て前記導電接続部材と前記ゲートランドとの接続部を囲む位置に配設された環状磁性部材をさらに備え、
   前記第２のインダクタは、前記環状磁性部材と前記導電接続部材との電磁気的結合により構成されていることを特徴とする請求項８に記載の半導体モジュール。
10. 前記半導体モジュールは、前記導電接続部材を介して前記ゲートランドと接続された外部接続端子と、平面的に見て前記導電接続部材と前記外部接続端子との接続部を囲む位置に配設された環状磁性部材とをさらに備え、前記第２のインダクタは、前記環状磁性部材と前記導電接続部材との電磁気的結合により構成されていることを特徴とする請求項８に記載の半導体モジュール。

Images