JP2018196026A - ゲート駆動装置 - Google Patents
ゲート駆動装置 Download PDFInfo
- Publication number
- JP2018196026A JP2018196026A JP2017099215A JP2017099215A JP2018196026A JP 2018196026 A JP2018196026 A JP 2018196026A JP 2017099215 A JP2017099215 A JP 2017099215A JP 2017099215 A JP2017099215 A JP 2017099215A JP 2018196026 A JP2018196026 A JP 2018196026A
- Authority
- JP
- Japan
- Prior art keywords
- side switch
- switching element
- voltage
- gate
- predetermined time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electronic Switches (AREA)
Abstract
【課題】JFET型ゲート構造を有するスイッチング素子の電流コラプスを抑制する。【解決手段】ゲート駆動装置10は、第1電源6と第2電源7と第1ハイサイドスイッチ2と第2ハイサイドスイッチ3とローサイドスイッチ4とコントローラ9を備えている。第1電源6の電圧VCC1は、スイッチング素子20のオン電圧VCC2よりも高い。コントローラ9は、第1、第2ハイサイドスイッチ2、3を同時にオンし、第2ハイサイドスイッチ3よりも先に第1ハイサイドスイッチ2をオフする。続いて、コントローラ9は、第2ハイサイドスイッチ3をオフするとともにローサイドスイッチ4をオンする。スイッチング素子20のゲート20cに印加される電圧パルスは、初期電圧VCC1がオン電圧VCC2よりも高い。電圧パルスの初期に多くの正孔を注入し、トラップされた電子を速やかに消滅させ、電流コラプスを抑制する。【選択図】図2
Description
本明細書が開示する技術は、ゲート電極と窒化物半導体積層体の間にp型窒化物半導体層を介在させているJFET(Junction Field Effect Transistor)型ゲート構造を有しているスイッチング素子を駆動するゲート駆動装置に関する。
ゲート電極と窒化物半導体積層体の間にp型窒化物半導体層を介在させているJFET型ゲート構造を有しているスイッチング素子に関し、電流コラプスと呼ばれる現象が知られている。電流コラプスとは、ターンオンした直後のドレイン電流が小さくなる現象である。電流コラプスは、スイッチング素子が前回にターンオフしたとき、ドレイン側端部近傍の窒化物半導体積層体の表面準位又は窒化物半導体層とパッシベーション膜の間の界面準位等のトラップ準位に電子が捕捉されることが一つの原因だと考えられている。
電流コラプスを抑制する技術の一つが特許文献1に開示されている。特許文献1の技術では、JFET型ゲート構造を有するスイッチング素子自体の構造を工夫し、電流コラプスを抑える。特許文献1に開示されているスイッチング素子では、ドレイン電極の近傍に正孔注入部が設けられている。正孔注入部は、p型の窒化物半導体層とその上に形成された正孔注入電極を備えている。正孔注入電極は、ドレイン電極と同電位に保持される。そのスイッチング素子では、ターンオンしたときに正孔注入部から2次元電子ガス層に正孔が注入される。注入された正孔がトラップされた電子を消滅させる。その結果、電流コラプスが抑えられる。
本明細書は、スイッチング素子を駆動するゲート駆動装置の工夫により電流コラプスを抑制する技術を提供する。ゲート駆動装置の工夫により電流コラプスを抑えるので、従来の通常のJFET型ゲート構造のスイッチング素子であっても電流コラプスを抑えることができる。
本明細書が開示するゲート駆動装置は、スイッチング素子をターンオンさせる電圧パルスを工夫する。ゲート駆動装置は、パルス立ち上がりから第1所定時間の間はスイッチング素子のオン電圧よりも高い初期電圧に保持されており、第1所定時間の後、第2所定時間の間はオン電圧に保持される電圧パルスをスイッチング素子のゲート端子(ゲート電極と導通している端子)に供給する。このゲート駆動装置は、第1所定時間の間の高い初期電圧の印加により、多くの正孔をゲート電極から注入し、トラップされた電子を早期に消滅させる。その結果、電流コラプスが抑えられる。
ゲート駆動装置の具体例は、第1電源と第2電源と第1ハイサイドスイッチと第2ハイサイドスイッチとダイオードとローサイドスイッチとコントローラを備えている。第1電源は、初期電圧を供給する。第2電源は、オン電圧を供給する。第1ハイサイドスイッチは、第1電源とスイッチング素子のゲート端子との間に接続されている。第2ハイサイドスイッチは、第2電源とゲート端子との間に接続されている。ダイオードは、第2電源とゲート端子との間で第2ハイサイドスイッチと直列に接続されており、ゲート端子側から第2電源側へ向けての電流逆流を防止する。ダイオードは、カソードがゲート端子側に位置し、アノードが第2電源側に位置する向きで接続される。ローサイドスイッチは、ゲート端子とグランドとの間に接続されている。コントローラは、第1ハイサイドスイッチと第2ハイサイドスイッチを同時にオンするとともにローサイドスイッチをオフし、第2ハイサイドスイッチよりも先に第1ハイサイドスイッチをオフする。続いて、コントローラは、第2ハイサイドスイッチをオフするとともにローサイドスイッチをオンする。
コントローラは、第1ハイサイドスイッチをオンしている時間(上記した第1所定時間)を調整することができる。具体的には、コントローラは、スイッチング素子に印加されている電圧が高いほど第1所定時間を長くする。スイッチング素子に印加されている電圧が高いほど、前回のターンオフ時にトラップされる電荷の量が多くなる。スイッチング素子に印加されている電圧が高いほど第1所定時間を長くすることで、トラップされた電子を消滅させるのに初期電圧を効率よく印加することができる。
あるいは、コントローラは、スイッチング素子の前回ターンオン時に流れた電流量が大きいほど第1所定時間を長くしてもよい。前回のターンオン時に流れた電流量が大きいほど、トラップされる電子の量が多くなる。ターンオン時に流れた電流量に応じて第1所定時間を長くすることによって、トラップされた電子を消滅させるのにより効率良く初期電圧を印加することができる。
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
図面を参照して実施例のゲート駆動装置を説明する。まず、ゲート駆動装置が駆動するスイッチング素子20の構造を説明する。図1は、スイッチング素子20の断面図である。スイッチング素子20は、JFET型ゲート構造を有する窒化物半導体装置である。スイッチング素子20は、基板21、バッファ層22、窒化物半導体積層体25、p型窒化物半導体層26、パッシベーション膜30、ドレイン電極27、ソース電極28、及び、ゲート電極29を備える。
基板21の材料には、窒化物半導体系の半導体材料が結晶成長可能なものが用いられている。基板21の材料には、一例では窒化ガリウム、サファイア、炭化珪素、又はシリコンが用いられる。
バッファ層22は、基板21の上面に接して設けられている。バッファ層22の材料には、一例ではノンドープの窒化ガリウム(i-GaN)、ノンドープの窒化アルミニウム(i-AlN)、ノンドープの窒化アルミニウムガリウム(i-AlGaN)が用いられる。バッファ層22は、有機金属気相成長法(MOCVD: Metal Organic Chemical Vapor Deposition)を利用して、基板21上に低温下で積層される。
窒化物半導体積層体25は、電子走行層23及びバリア層24を有する。電子走行層23は、バッファ層22の上面に接して設けられている。電子走行層23の材料には、一例ではノンドープの窒化ガリウム(i-GaN)が用いられる。電子走行層23は、有機金属気相成長法を利用して、バッファ層22上に積層される。バリア層24は、電子走行層23の上面に接して設けられている。バリア層24の材料には、一例ではノンドープの窒化アルミニウムガリウム(i-AlGaN)が用いられる。バリア層24は、有機金属気相成長法を利用して、電子走行層23上に積層される。バリア層24のバンドギャップは、電子走行層23のバンドギャップよりも大きい。このため、電子走行層23とバリア層24のヘテロ接合面のうちの電子走行層23の側には、2次元電子ガス層が形成される。
p型窒化物半導体層26は、バリア層24の上面に接して設けられており、ドレイン電極27とソース電極28の間であってドレイン電極27とソース電極28の双方から離れて配置されている。p型窒化物半導体層26の材料には、一例ではマグネシウムがドープされた窒化ガリウム(p-GaN)又は窒化アルミニウムガリウム(p-AlGaN)が用いられる。p型窒化物半導体層26のマグネシウムのドーパント濃度は、一例では1×1018〜1×1020[cm-3]である。p型窒化物半導体層26は、有機金属気相成長法を利用して、バリア層24の上面に積層される。
パッシベーション膜30は、p型窒化物半導体層26の上面に接して設けられている。パッシベーション膜30は、ドレイン電極27、ソース電極28及びゲート電極29を露出させるように、それら電極以外の領域を被覆する。パッシベーション膜30の材料には、一例ではUSG(Undoped Silicate Glasses)膜、窒化シリコン(SiN)又は酸化アルミニウム(Al2O3)が用いられる。
ドレイン電極27及びソース電極28の各々は、バリア層24の上面に接して設けられている。ドレイン電極27とソース電極28は、p型窒化物半導体層26を間に置いて対向する位置に配置されている。ドレイン電極27の材料には、窒化物半導体系の材料に対してオーミック接触可能な材料が用いられるのが望ましい。ドレイン電極27の材料には、一例ではチタンとアルミニウムの積層電極が用いられる。ソース電極28の材料にも、窒化物半導体系の材料に対してオーミック接触可能な材料が用いられるのが望ましい。ソース電極28の材料には、一例ではチタンとアルミニウムの積層電極が用いられる。これにより、ドレイン電極27及びソース電極28の各々は、電子走行層23とバリア層24のヘテロ接合面近傍に形成される2次元電子ガス層に対してオーミック接触可能に構成される。ドレイン電極27及びソース電極28の各々は、電子ビーム蒸着技術を利用して、バリア層24の上面に成膜される。
ゲート電極29は、p型窒化物半導体層26の上面に接して設けられている。ゲート電極29の材料には、窒化物半導体系の材料に対してオーミック接触可能な材料が用いられるのが望ましい。ゲート電極29の材料には、一例ではチタンとアルミニウムの積層電極が用いられる。これにより、ゲート電極29は、p型窒化物半導体層26に対してオーミック接触可能に構成される。ゲート電極29は、電子ビーム蒸着技術を利用して、p型窒化物半導体層26の上面に成膜される。なお、ゲート電極29の材料には、窒化物半導体系の材料に対してショットキー接触可能な材料が用いられてもよい。
次に、スイッチング素子20の動作を説明する。スイッチング素子20は、ノーマリオフで動作する。スイッチング素子20は、ドレイン電極27に正電位が印加され、ソース電極28に接地電位が印加されて用いられる。ゲート電極29が接地されているとき、p型窒化物半導体層26から伸びる空乏層が、p型窒化物半導体層26の下方において、電子走行層23とバリア層24のヘテロ接合面近傍の2次元電子ガス層の電子を枯渇させる。このため、ドレイン電極27とソース電極28の間の電流経路は、このp型窒化物半導体層26が対向するヘテロ接合面において遮断され、スイッチング素子20はオフになる。
ゲート電極29に正電位が印加されると、p型窒化物半導体層26から伸びていた空乏層が縮小し、p型窒化物半導体層26の下方においても、電子走行層23とバリア層24のヘテロ接合面近傍に2次元電子ガス層が発生する。ソース電極28から注入された電子は、2次元電子ガス層を介してドレイン電極27に流れ、スイッチング素子20はオンになる。このように、スイッチング素子20は、ノーマリオフで動作する。
スイッチング素子20がオンからオフに変化すると、p型窒化物半導体層26の近傍でバリア層24の表面準位又はバリア層24とパッシベーション膜30の間の界面準位等のトラップ準位に電子が捕捉される。その後にスイッチング素子20がターンオンしたとき、捕捉された電子による負電荷により2次元電子ガス層の電子が減少し、ターンオン直後のドレイン電流が小さくなってしまう。これが電流コラプス現象である。本実施例のゲート駆動装置は、スイッチング素子20のゲート電極29(ゲート端子)に供給する電圧パルスの初期の電圧をオン電圧より高くすることで、通常のオン時よりも多くの正孔をゲート電極29を通じて注入し、トラップされた電子を速やかに消滅させ、電流コラプスを抑制する。
図2にゲート駆動装置10の回路図を示す。図2には、制御対象のスイッチング素子20とそれにつながっている負荷装置40も図示してある。負荷装置40は負荷電源41から電力供給を受ける。負荷装置40は、スイッチング素子20がターンオンすると動作し、スイッチング素子20がターンオフすると動作を停止する。即ち、スイッチング素子20は、負荷装置40の起動停止スイッチの役割を果たす。スイッチング素子20のドレイン端子20aが負荷装置40と接続されており、ソース端子20bがグランド12に接続されている。スイッチング素子20のゲート端子20cがゲート駆動装置10の出力端10aに接続されている。なお、ドレイン端子20a、ソース端子20b、ゲート端子20cは、それぞれ、図1のドレイン電極27、ソース電極28、ゲート電極29と導通している。
ゲート駆動装置10は、第1電源6、第2電源7、第1ハイサイドスイッチ2、第2ハイサイドスイッチ3、ローサイドスイッチ4、ダイオード5、インバータ8、コントローラ9を備えている。出力端10aから、スイッチング素子20を駆動する電圧パルスが出力される。出力端10aが、スイッチング素子20のゲート端子20cに接続される。
第2電源7は、不図示の共通電源に接続された電圧レギュレータであり、共通電源の電圧をスイッチング素子20のオン電圧VCC2に変換して出力する。第1電源6は、オン電圧よりも高い電圧(初期電圧VCC1)を供給する。第1電源6は、不図示の共通電源の電圧を初期電圧VCC1に変換して出力する電圧レギュレータである。スイッチング素子20のオン電圧VCC2は、概ね1〜5[V]の範囲で設定される。初期電圧VCC1は、概ね、6〜10[V]の範囲で設定される。典型的には、初期電圧VCC1は、オン電圧VCC2の約2倍に設定される。スイッチング素子20のオン電圧VCC2の一例は5[V]であり、初期電圧VCC1の一例は、オン電圧VCC2の2倍の10[V]である。
第1ハイサイドスイッチ2は、第1電源6と出力端10a(即ちスイッチング素子20のゲート端子20c)との間に接続されている。第1ハイサイドスイッチ2は、第1電源6とゲート端子20cの間を接続したり遮断したりする。第2ハイサイドスイッチ3は、第2電源7と出力端10a(即ちゲート端子20c)との間に接続されている。第2ハイサイドスイッチ3は、第2電源7とゲート端子20cの間を接続したり遮断したりする。ダイオード5は、第2電源7と出力端10a(即ちゲート端子20c)との間で第2ハイサイドスイッチ3と直列に接続されている。ダイオード5は、第1ハイサイドスイッチ2と第2ハイサイドスイッチ3が共にオンしたときに、ゲート端子20cの側から第2電源7の側へ向けての第1電源6の電流逆流を防止するために備えられている。ローサイドスイッチ4は、出力端10a(即ちゲート端子20c)とグランド12との間に接続されている。ローサイドスイッチ4のゲート端子にインバータ8が接続されている。
第1ハイサイドスイッチ2、第2ハイサイドスイッチ3、ローサイドスイッチ4は、いずれもトランジスタであり、コントローラ9によって制御される。第1ハイサイドスイッチ2、第2ハイサイドスイッチ3、ローサイドスイッチ4は、いずれもノーマリオフのNチャネル型のMOSFET(Metal Oxide Semiconductor Field-Effect Transistor)である。
コントローラ9の第1制御信号Vg1が第1ハイサイドスイッチ2のゲート端子に供給される。コントローラ9の第2制御信号Vg2が第2ハイサイドスイッチ3のゲート端子に供給される。第2制御信号Vg2の信号線は、インバータ8を介してローサイドスイッチ4のゲート端子にも接続されている。第2制御信号Vg2がハイレベル(オン電圧)のとき、第2ハイサイドスイッチ3のゲート端子はハイレベルになり、ローサイドスイッチ4のゲート端子はロウレベル(オフ電圧)になる。逆に、第2制御信号Vg2がロウレベル(オフ電圧)のとき、第2ハイサイドスイッチ3のゲート端子はロウレベル(オフ電圧)になり、ローサイドスイッチ4のゲート端子はハイレベル(オン電圧)になる。即ち、第2ハイサイドスイッチ3とローサイドスイッチ4は、一方がオン状態のとき他方がオフ状態となるように動作する。別言すれば、第2ハイサイドスイッチ3とローサイドスイッチ4は、互いに相補的に動作する。第2ハイサイドスイッチ3とローサイドスイッチ4のこの動作により、(第1ハイサイドスイッチ2がオフのとき、)出力端10a(即ちスイッチング素子20のゲート端子20c)は、オン電圧VCC2とグランド電位のどちらかに保持される。
スイッチング素子20をターンオンさせるには、オン電圧VCC2をゲート端子20cに印加すればよいが、ゲート駆動装置10では、電流コラプスを抑制すべく、電圧パルスの初期の一定期間にオン電圧VCC2よりも高い初期電圧VCC1を印加する。
コントローラ9の動作を、図3を参照しつつ説明する。図3は、ゲート駆動信号(電圧パルス信号)のタイムチャートである。コントローラ9は、時刻t1に第1ハイサイドスイッチ2と第2ハイサイドスイッチ3を同時にオンする。なお、第2ハイサイドスイッチ3をオンすると付随的にローサイドスイッチ4はオフになる。出力電圧(ゲート端子20cに印加される電圧)は、第1電源6の初期電圧VCC1となる。即ち、スイッチング素子20のゲート端子20cに初期電圧VCC1が印加される。
コントローラ9は、第1所定時間dT1の間、第1ハイサイドスイッチ2と第2ハイサイドスイッチ3をオンに保持する。このとき、ローサイドスイッチ4はオフに保持される。コントローラ9は、時刻t2に、第2ハイサイドスイッチ3よりも先に第1ハイサイドスイッチ2をオフする。出力電圧は、オン電圧VCC2に下がる。即ち、スイッチング素子20のゲート端子20cに印加される電圧が初期電圧VCC1からオン電圧VCC2に下がる。続いてコントローラ9は、第2所定時間dT2の間、第2ハイサイドスイッチ3をオンに保持し、ローサイドスイッチ4をオフに保持する。第2所定時間dT2の後、コントローラ9は、時刻t3に第2ハイサイドスイッチ3をオフするとともにローサイドスイッチ4をオンする。時刻t3に出力電圧はゼロとなり、電圧パルスは終了する。
コントローラ9は、例えばデューティ比によって、第1所定時間dT1を調整する。例えば、デューティ比を小さくすると第1所定時間dT1が短くなり、デューティ比を大きくすると、第1所定時間dT1が長くなる。
電圧パルスの立ち上がりから第1所定時間dT1の間、ゲート端子20cに印加する電圧をオン電圧VCC2よりも高い初期電圧VCC1をゲート端子20cに印加することで、スイッチング素子20のゲート電極29を通じて多くの正孔が注入され、前回のターンオフ時にトラップされた電子が速やかに消滅する。こうして、電流コラプスが抑制される。
コントローラ9は、電圧パルスの立ち上がりから初期電圧VCC1を保持する第1所定時間dT1を、例えば次のように設定する。コントローラ9には、負荷装置40に加わる電圧を計測する電圧センサ43(図2参照)の信号線と、負荷装置40に流れる電流を計測する電流センサ42(図2参照)の信号線が接続されている。コントローラ9は、負荷装置40に加わる電圧が高いほど、第1所定時間dT1を長くする。このことは、コントローラ9は、スイッチング素子20の両端電圧が高いほど第1所定時間dT1を長くすることと等価である。あるいは、コントローラ9は、スイッチング素子20の前回のオン期間に流れた電流量が大きいほど、第1所定時間dT1を長くする。このことは、コントローラ9が、スイッチング素子20の前回のオン期間に流れた電流量が大きいほど、第1所定時間dT1を長くすることと等価である。スイッチング素子20の両端電圧が大きいほど、スイッチング素子20の前回のターンオフ時にトラップされる電子が多くなる。あるいは、スイッチング素子20の前回のオン期間に流れる電流量が大きいほど、前回のターンオフ時にトラップされる電子が多くなる。それゆえ、スイッチング素子20の両端電圧が高いほど、あるいは、前回のオン期間に流れた電流量が大きいほど、第1所定時間dT1を長くすることは、トラップされた電子の量に応じて初期電圧を加える時間(第1所定時間dT1)を長くすることを意味する。トラップされた電子の量に応じて第1所定時間dT1を調整することで、初期電圧VCC1を効率的にスイッチング素子20に印加することができる。別言すれば、初期電圧VCC1を無駄に印加することが避けられる。
なお、電圧パルスの総時間(dT1+dT2)は、負荷装置40を動作させたい時間であり、コントローラ9は、不図示の上位コントローラから総時間の情報を受け取る。コントローラ9は、上位コントローラから受け取った総時間から、初期電圧VCC1を加えるべき時間(第1所定時間dT1)を引いた時間を、オン電圧を印加する時間(第2所定時間dT2)として定める。
実施例で説明した技術に関する留意点を述べる。第1ハイサイドスイッチ2、第2ハイサイドスイッチ3、ローサイドスイッチ4は、Nチャネル型MOSFET以外のデバイスで代用されてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:第1ハイサイドスイッチ
3:第2ハイサイドスイッチ
4:ローサイドスイッチ
5:ダイオード
6:第1電源
7:第2電源
8:インバータ
9:コントローラ
10:ゲート駆動装置
12:グランド
20:スイッチング素子
20a:ドレイン端子
20b:ソース端子
20c:ゲート端子
21:基板
22:バッファ層
23:電子走行層
24:バリア層
25:窒化物半導体積層体
26:p型窒化物半導体層
27:ドレイン電極
28:ソース電極
29:ゲート電極
30:パッシベーション膜
40:負荷装置
41:負荷電源
42:電流センサ
43:電圧センサ
3:第2ハイサイドスイッチ
4:ローサイドスイッチ
5:ダイオード
6:第1電源
7:第2電源
8:インバータ
9:コントローラ
10:ゲート駆動装置
12:グランド
20:スイッチング素子
20a:ドレイン端子
20b:ソース端子
20c:ゲート端子
21:基板
22:バッファ層
23:電子走行層
24:バリア層
25:窒化物半導体積層体
26:p型窒化物半導体層
27:ドレイン電極
28:ソース電極
29:ゲート電極
30:パッシベーション膜
40:負荷装置
41:負荷電源
42:電流センサ
43:電圧センサ
Claims (4)
- ゲート電極と窒化物半導体積層体の間にp型窒化物半導体層を介在させているJFET型ゲート構造を有しているスイッチング素子を駆動するゲート駆動装置であり、
前記スイッチング素子をターンオンさせる電圧パルスであってパルス立ち上がりから第1所定時間の間は前記スイッチング素子のオン電圧よりも高い初期電圧に保持されており、前記第1所定時間の後、第2所定時間の間は前記オン電圧に保持される電圧パルスを前記スイッチング素子のゲート端子に供給する、ゲート駆動装置。 - 前記初期電圧を供給する第1電源と、
前記オン電圧を供給する第2電源と、
前記第1電源と前記ゲート端子との間に接続されている第1ハイサイドスイッチと、
前記第2電源と前記ゲート端子との間に接続されている第2ハイサイドスイッチと、
前記第2電源と前記ゲート端子との間で前記第2ハイサイドスイッチと直列に接続されており、前記ゲート端子側から前記第2電源側へ向けての電流逆流を防止するダイオードと、
前記ゲート端子とグランドとの間に接続されているローサイドスイッチと、
前記第1ハイサイドスイッチと前記第2ハイサイドスイッチを同時にオンするとともに前記ローサイドスイッチをオフし、前記第2ハイサイドスイッチよりも先に前記1ハイサイドスイッチをオフし、続いて前記第2ハイサイドスイッチをオフするとともに前記ローサイドスイッチをオンするコントローラと、
を備えている、請求項1に記載のゲート駆動装置。 - 前記コントローラは、前記スイッチング素子に印加されている電圧が高いほど前記第1所定時間を長くする、請求項2に記載のゲート駆動装置。
- 前記コントローラは、前記スイッチング素子の前回のオン期間に流れた電流量が大きいほど前記第1所定時間を長くする、請求項2に記載のゲート駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017099215A JP2018196026A (ja) | 2017-05-18 | 2017-05-18 | ゲート駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017099215A JP2018196026A (ja) | 2017-05-18 | 2017-05-18 | ゲート駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018196026A true JP2018196026A (ja) | 2018-12-06 |
Family
ID=64571871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017099215A Pending JP2018196026A (ja) | 2017-05-18 | 2017-05-18 | ゲート駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018196026A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021215336A1 (ja) * | 2020-04-23 | 2021-10-28 | ローム株式会社 | 窒化物半導体装置 |
WO2022009492A1 (ja) * | 2020-07-07 | 2022-01-13 | パナソニックIpマネジメント株式会社 | 制御システム及びデュアルゲート双方向スイッチの制御方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0321114A (ja) * | 1989-06-19 | 1991-01-29 | Hitachi Ltd | 半導体素子の駆動方法 |
JP2009239214A (ja) * | 2008-03-28 | 2009-10-15 | Denso Corp | スイッチング回路 |
US20150200661A1 (en) * | 2014-01-10 | 2015-07-16 | Samsung Electronics Co., Ltd. | Driving method and driving circuit for power switching device |
JP2016063498A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社東芝 | ゲート制御装置、半導体装置、及び半導体装置の制御方法 |
JP2016167498A (ja) * | 2015-03-09 | 2016-09-15 | 株式会社東芝 | 半導体装置 |
-
2017
- 2017-05-18 JP JP2017099215A patent/JP2018196026A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0321114A (ja) * | 1989-06-19 | 1991-01-29 | Hitachi Ltd | 半導体素子の駆動方法 |
JP2009239214A (ja) * | 2008-03-28 | 2009-10-15 | Denso Corp | スイッチング回路 |
US20150200661A1 (en) * | 2014-01-10 | 2015-07-16 | Samsung Electronics Co., Ltd. | Driving method and driving circuit for power switching device |
JP2016063498A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社東芝 | ゲート制御装置、半導体装置、及び半導体装置の制御方法 |
JP2016167498A (ja) * | 2015-03-09 | 2016-09-15 | 株式会社東芝 | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021215336A1 (ja) * | 2020-04-23 | 2021-10-28 | ローム株式会社 | 窒化物半導体装置 |
WO2022009492A1 (ja) * | 2020-07-07 | 2022-01-13 | パナソニックIpマネジメント株式会社 | 制御システム及びデュアルゲート双方向スイッチの制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4645313B2 (ja) | 半導体装置 | |
TWI640095B (zh) | 增強型iii族氮化物元件 | |
JP5779704B2 (ja) | 半導体装置 | |
US20230299190A1 (en) | Iii-nitride devices including a depleting layer | |
US8928003B2 (en) | Nitride semiconductor device | |
JP6201422B2 (ja) | 半導体装置 | |
WO2010021099A1 (ja) | 電界効果トランジスタ | |
US20080143421A1 (en) | Bidirectional switch and method for driving bidirectional switch | |
JP5534661B2 (ja) | 半導体装置 | |
WO2011067903A1 (ja) | スイッチ装置 | |
JP2009200096A (ja) | 窒化物半導体装置とそれを含む電力変換装置 | |
JP2015526900A (ja) | 電流リミッタが組み込まれた半導体電子部品 | |
WO2009153965A1 (ja) | 双方向スイッチのゲート駆動方法およびそれを用いた電力変換装置 | |
JP2013069785A (ja) | 窒化物半導体装置 | |
JP2007273640A (ja) | 半導体装置 | |
JPWO2014184995A1 (ja) | 窒化物半導体装置 | |
JP2017059786A (ja) | 半導体装置 | |
JP5853188B2 (ja) | スイッチ装置 | |
JP5548906B2 (ja) | 窒化物系半導体装置 | |
US20140021934A1 (en) | Devices and components for power conversion circuits | |
JP2015122544A (ja) | スイッチ装置 | |
JP2018196026A (ja) | ゲート駆動装置 | |
US8797086B2 (en) | Switching device | |
JP2013041975A (ja) | 窒化物系半導体装置 | |
JP5545653B2 (ja) | 窒化物系半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190717 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200128 |