[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2018166207A - 基板、撮像ユニットおよび撮像装置 - Google Patents

基板、撮像ユニットおよび撮像装置 Download PDF

Info

Publication number
JP2018166207A
JP2018166207A JP2018100081A JP2018100081A JP2018166207A JP 2018166207 A JP2018166207 A JP 2018166207A JP 2018100081 A JP2018100081 A JP 2018100081A JP 2018100081 A JP2018100081 A JP 2018100081A JP 2018166207 A JP2018166207 A JP 2018166207A
Authority
JP
Japan
Prior art keywords
layer
substrate
insulating layer
wiring
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018100081A
Other languages
English (en)
Other versions
JP6711370B2 (ja
Inventor
亮一 菅沼
Ryoichi Suganuma
亮一 菅沼
有馬 洋文
Hirofumi Arima
洋文 有馬
鈴木 智
Satoshi Suzuki
智 鈴木
佐藤 琢也
Takuya Sato
琢也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JP2018166207A publication Critical patent/JP2018166207A/ja
Application granted granted Critical
Publication of JP6711370B2 publication Critical patent/JP6711370B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50Constructional details
    • H04N23/54Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/0283Stretchable printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0133Elastomeric or compliant polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10121Optical component, e.g. opto-electronic component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structure Of Printed Boards (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Studio Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】メタルコア基板に反りが生じる。【解決手段】基板は、第1絶縁層と、第1絶縁層の弾性率とは異なる弾性率を有する第2絶縁層と、第1絶縁層および第2絶縁層に挟まれ、第1絶縁層および第2絶縁層よりも剛性の高い芯層と、を備える。【選択図】図1

Description

本発明は、基板、撮像ユニットおよび撮像装置に関する。
撮像ユニットの基板に配置されたコネクタと、メイン回路基板に配置されたコネクタが導通部材を介して接続された撮像装置が知られている。また、配線パターンが多層化された多層基板が知られている。特にコア層に金属層を採用したメタルコア基板が知られている。金属層の表裏には、絶縁樹脂層が形成されている。
[先行技術文献]
[特許文献]
[特許文献1] 特開2011−59272号公報
[特許文献2] 特開2012−028496号公報
メタルコア基板における絶縁樹脂層の材料として、FR(Flame Retardant Type)4等の高弾性率の材料が用いられる。このようなメタルコア基板に撮像チップを実装する場合に、メタルコア基板と撮像チップを加熱状態で接合する場合がある。この場合には、各層の配線パターンの熱膨張または収縮により、高弾性の絶縁樹脂層も変形する。結果として、メタルコア基板に反りが生じる。
撮像ユニットの基板と当該基板に配置されるコネクタとの接触面に生じる接触抵抗により、導通部材の接触不良が引き起こされる場合がある。
第1の態様においては、基板は、第1絶縁層と、前記第1絶縁層の弾性率とは異なる弾性率を有する第2絶縁層と、前記第1絶縁層および前記第2絶縁層に挟まれ、前記第1絶縁層および前記第2絶縁層よりも剛性の高い芯層と、を備える。
第2の態様においては、撮像ユニットは、撮像チップと、上記の基板とを備え、前記撮像チップは前記配線層に実装される。
第3の態様においては、撮像ユニットは、撮像チップと、上記の基板と、を備え、芯層は、撮像チップで発生した熱を伝熱経路を介して受け取る層である。
第4の態様においては、基板は、第1絶縁層と、第1絶縁層に積層された芯層と、芯層に積層された第2絶縁層と、配線層とを含む基板であって、配線層は、前記芯層の外縁よりも外側へ伸延した伸延部を有することを特徴とする。
第5の態様においては、撮像ユニットは、第4の態様の基板と、基板に載置される撮像チップとを備え、撮像チップは、配線層と電気的に接続されていることを特徴とする。
第6の態様においては、基板は、第1絶縁層と、第1絶縁層に積層された芯層と、芯層に積層された第2絶縁層と、第1配線層と、第2配線層とを含む基板であって、第1配線層は、前記芯層の外縁よりも外側へ伸延した第1伸延部を有し、第2配線層は、前記芯層の外縁よりも外側へ伸延した第2伸延部を有することを特徴とする。
第7の態様においては、撮像ユニットは、第6の態様の基板と、基板に載置される撮像チップとを備え、撮像チップは、前記第1配線層及び前記第2配線層のいずれの配線層とも電気的に接続されていることを特徴とする。
第8の態様においては、基板は、チップの電極と接続するための複数のボンディングパッドが設けられた第1層と、複数のボンディングパッドにおいて第1種類のボンディングパッドのうち少なくとも第1ボンディングパッドと第2ボンディングパッドとを接続する接続パターンと、接続パターンを介して前記第1ボンディングパッド及び前記第2ボンディングパッドと電気的に接続された貫通電極と、第1層とは異なる層であり、前記貫通電極に接続される第2層とを備えることを特徴とする。
第9の態様においては、撮像ユニットは、第8の態様の基板と、基板に載置される撮像チップとを備え、撮像チップは、前記基板のボンディングパッドと電気的に接続されていることを特徴とする。
第10の態様においては、撮像装置は、上記の撮像ユニットを備える。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 シャッタユニットを備える撮像ユニットの分解斜視図である。 撮像装置の構造を模式的に示す断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式斜視図である。 撮像ユニットの模式断面図である。 撮像装置の構造を模式的に示す断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 撮像ユニットの模式断面図である。 コア基板のバリエーションの一例を示す図である。 撮像ユニット11の模式断面図である。 撮像ユニット11に係るカメラ400の模式的断面図である。 撮像ユニット90におけるボンディングパッドの配置位置を模式的に説明した図である。 撮像ユニット90の斜視図である。 比較例の撮像ユニットの等価回路を示す図である。 撮像ユニットの等価回路を示す図である。 周波数特性を説明するための図である。 撮像ユニット14の模式断面図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
<第1実施形態>
図1は、第1実施形態に係る撮像ユニット10の模式断面図である。撮像ユニット10は、撮像チップ100と、コア基板120と、環囲部材140と、光学素子の一例としてのカバーガラス160と、電子部品180とを含んで構成される。
撮像チップ100は、撮像領域101と回路領域102とを含んで構成される。撮像領域101は、撮像チップ100の中央部分に形成される。撮像領域101は、受光した被写体像を光電変換する複数の画素を有する。回路領域102は、撮像領域101の周辺に形成される。回路領域102は、光電変換によって得られた画素信号の信号処理を行う処理回路を有する。処理回路は、アナログ信号である画素信号をデジタル信号に変換するAD変換回路を含む。
コア基板120は、メタルコア基板である。具体的には、コア基板120は、第1層121と、第2層122と、芯層123を含んで構成される。詳しくは後述するが、第1層121と第2層122の弾性率は異なる。芯層123は、互いに弾性率が異なる第1層121および第2層122により挟まれている。コア基板120の厚みは、全体として0.8mmから3mm程度である。
第1層121は、絶縁層124と、絶縁層124の表面に形成された配線パターン125を含む。配線パターン125は、配線126、配線127、配線128を含む。配線パターン125の厚みは、30μm〜40μm程度である。配線126は、ボンディングワイヤ110によって撮像チップ100に電気的に接続される。配線127には撮像チップ100が実装され、配線128には環囲部材140が固着される。絶縁層124は、一例としてプリプレグ層である。
第1層121の絶縁層124は、後述する第2層122の絶縁層136層の材料より弾性率の低い材料により形成される。低弾性率の材料は、具体的には、弾性率が20GPa以下の材料である。低弾性率の材料として弾性率が15GPa以下であることが好ましい。弾性率が10GPa以下であることがより好ましい。さらに弾性率が5GPa以下であることがより好ましい。弾性率が0.3GPa〜1.3GPaであることが最も好ましい。低弾性率の材料として熱硬化性樹脂を用いることができる。絶縁層124は、低弾性率の材料として、ガラスクロスに熱硬化性樹脂を含浸させた複合素材で構成されてもよい。この場合には、複合素材全体として弾性率が定義される。
芯層123は、メタルコアである。芯層123の材料として、ニッケルと鉄の合金(例えば42alloy、56alloy)、銅、アルミニウム等を用いることができる。ここで、ニッケルと鉄の合金、アルミニウム、および銅の弾性率はそれぞれ、150GPa、130GPa、70GPa程度である。芯層123の厚みは、第1層121の配線パターン125および後述する第2層122の配線パターン135の厚みより厚い。具体的には、0.1mm〜0.4mm程度である。このため、芯層123の剛性は、第1層121および第2層122の剛性より高い。芯層123は、放熱性および剛性の観点から第1層121の配線パターン125および第2層122の配線パターン135と区別される。より詳細には、芯層123は、撮像チップ100で発生した熱を放熱する機能を担うとともに、剛性の高さを利用して他の部材を保持する機能を担うこともできる点で、配線パターン125および配線パターン135と区別される。
第2層122は、絶縁層136と、絶縁層136の内部および芯層123とは反対側の面に形成された3層の配線パターン135を含む。配線パターン135は、配線133、配線134を含む。配線パターン135の厚みは、30μm〜40μm程度である。第2層122のうち芯層123とは反対側の面の一部は、ソルダーレジスト170により保護されている。第2層122の絶縁層136は、第1層121の絶縁層124の材料より弾性率の高い材料により形成される。高弾性率の材料は、弾性率が35GPa〜40GPa程度の材料である。絶縁層136は、一例としてプリプレグ層である。
配線126と配線133は、ビア131によって電気的に接続されている。ビア131は、絶縁体132により覆われている。撮像チップ100から出力された画素信号は、配線126およびビア131を介して、配線133に伝送される。
ここでは、第1層121の弾性率と第2層の弾性率を比較している。特に、配線パターン125と配線パターン135の材質が同一である場合には、絶縁層124と絶縁層136の材料の弾性率の違いが、第1層121と第2層の弾性率の違いとして現れることになる。
環囲部材140は、撮像チップ100を環囲する。環囲部材140の材料としてアルミニウム、真鍮、鉄、ニッケル合金等の金属を用いることができる。また、環囲部材140の材料として樹脂を用いることもできるし、金属と樹脂がインサート成形された材料を用いることもできる。環囲部材140の材料として金属または金属と樹脂がインサート成形された材料を用いれば、環囲部材140を放熱体としても利用できる。
カバーガラス160は、撮像チップ100をカバーする。カバーガラス160の材料としてホウケイ酸ガラス、石英ガラス、無アルカリガラス、耐熱ガラス等を用いることができる。カバーガラス160は、環囲部材140に固着される。
コア基板120と、環囲部材140と、カバーガラス160とによって、密封空間が形成される。撮像チップ100は、密封空間内に配置されることになる。
電子部品180は、例えばコンデンサ、レジスタ、抵抗等である。これらの電子部品180は、撮像チップ100内の回路に電力を供給する電源回路等を構成する。電子部品180は、第2層122のうち芯層123とは反対側の面に実装される。電子部品180と第2層122の配線134とは、はんだによって電気的に接続される。第2層122のうち芯層123とは反対側の面には、さらにコネクタが実装されてもよい。コネクタは、例えばフレキシブル基板に接続される。この場合には、配線133に伝送された画素信号は、ビア137を介して配線134に伝送された後、コネクタおよびフレキシブル基板を介して外部の処理回路へ伝送される。
撮像ユニット10における第1層121の表面の平坦性について説明する。撮像チップ100とコア基板120の接合時に加えられる熱により、第2層122における各層の配線パターン135は熱膨張または収縮する。各層の配線パターン135の熱膨張または収縮により、絶縁層136も変形する。絶縁層136には高弾性率の材料が用いられているので、各層の配線パターン135で発生した応力は、絶縁層136であまり吸収されない。すると、各層の配線パターン135で発生した応力は、第1層121に及ぶ。一方、環囲部材140は、高弾性率の材料により構成されているので、第1層121に作用した応力に反して、接合箇所に留まる方向に応力を発生させる。仮に第1層121の絶縁層124が高弾性率の材料により形成される場合には、配線パターン135の応力と環囲部材140の応力を吸収できずに、環囲部材140が第1層121から剥離し得る。
第1実施形態の撮像ユニット10では、第1層121の絶縁層124が低弾性率の材料により構成されているので、第2層122で発生した応力と、環囲部材140で発生した応力とを吸収できる。したがって、第1層121の表面、すなわち、撮像チップ100の実装面の反りを低減できる。これにより、撮像チップ100そのものの反りも低減されるので、良好な結像を実現でき、画質の低下を防止できる。加えて、第1層121の表面の反りが低減されるので、環囲部材140が第1層121から剥離され難くなる。
続いて、撮像ユニット10を放熱特性について説明する。第1層121は、複数のサーマルビア129を有する。複数のサーマルビア129は、撮像チップ100の直下に形成される。撮像チップ100の直下に形成された複数のサーマルビア129は、第1層121の配線127と芯層123とを熱的に連結する。これにより、撮像チップ100で発生した熱を芯層123に伝達することができる。したがって、複数のサーマルビア129は、撮像チップ100で発生した熱を芯層123へ伝える伝熱経路として機能するといえる。複数のサーマルビア129は、撮像チップ100の発熱領域に対応して形成するとよい。回路領域102の処理回路は、画像領域に比べて多くの熱が発生するので、複数のサーマルビア129は、処理回路の直下に形成されていることが好ましい。特に、AD変換回路の直下に形成されていることが好ましい。また、撮像領域101の直下に比べて回路領域102の直下により多くのサーマルビア129を形成してもよい。
第1層121は、複数のサーマルビア130をさらに有する。複数のサーマルビア130は、環囲部材140の直下に形成される。環囲部材140の直下に形成された複数のサーマルビア130は、第1層121の配線128と環囲部材140とを熱的に連結する。これにより、撮像チップ100で発生した熱を、芯層123を介して環囲部材140に伝達することができる。
図1に示すように、第1層121は単層の配線層であるのに対し、第2層122は多層の配線層である。つまり、芯層123は、撮像チップ100が実装される側に偏位して配設されている。第1層121が多層の配線層であれば、第1層121の絶縁層の厚みが増すので、放熱特性が低下してしまう。
第1実施形態の撮像ユニット10では、第1層121が単層の配線層であるので、第1層121が多層の配線層である場合に比べて、撮像チップ100と芯層123が近い。つまり、第1層121が多層の配線層である場合に比べて、絶縁層124の厚みが薄い。伝熱経路が短くなるので、第1層121が多層の配線層である場合に比べて放熱特性は高くなる。
コア基板は、全体として4層の配線パターンを有する。第1層121の表面の平坦性を高めるためには、芯層123の上下に2層ずつ配線パターンを形成することもできる。この場合には、芯層123を中心に配線パターンが対称に形成される。第1実施形態の撮像ユニット10では、放熱特性の観点から第1層121を単層にしたので、その分第2層に配線パターンが積層される。結果として、配線パターンの数は、芯層を中心に非対称になっている。
また、芯層123を撮像チップ100に近づけることによって、形成すべきサーマルビアの個数を減らすことができる。したがって、芯層123を撮像チップ100に近づける構成は、放熱特性に加えて、コストおよび製造工程の観点からも有利である。
図2は、変形例1に係る撮像ユニット20の模式断面図である。図2において、図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有する。
第1層221は、中央部分に開口が形成されている。撮像チップ100は、第1層221の中央部分に開口が形成されることによって露出された芯層123に直接実装されている。この場合には、伝熱経路は、撮像チップ100が第1層221を介さずに芯層123に接触配置された接触面として形成される。撮像チップ100と芯層123が直接接しているので、撮像チップ100で発生する熱に対する放熱特性をより高めることができる。
芯層123の材料は、上述した材料のうち特に42alloyを用いるとよい。42alloyの線膨張係数と撮像チップ100の線膨張係数は略同一であるので、芯層123と撮像チップ100の線膨張係数の違いに起因する反りを防止できる。よって、放熱特性に加えて、第1層221の平坦性も高めることができる。
図3は、変形例2に係る撮像ユニット30の模式断面図である。図3において、図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有する。撮像ユニット30は、2層の芯層およびその間に挟まれた断熱層を有する点で、図1に示した撮像ユニット10の構成と異なる。
芯層は、撮像チップ100側に配設された第1芯層323と、撮像チップ100側とは反対側に配設された第2芯層324を有する。第1芯層323は、撮像チップ100で発生した熱を放熱するために利用される。したがって、第1芯層323の熱伝導率は、第2芯層324の熱伝導率よりも大きいことが好ましい。銅、およびアルミニウムの熱伝導率はそれぞれ、398W/m・K、236W/m・K程度である。第1芯層323の材料として、上述した芯層の材料のうち特に熱伝導率の高い材料である銅を用いるとよい。
一方、第2芯層324は、電子部品180等で発生する熱が撮像チップ100側に伝達しないために利用される。さらには、撮像ユニット30が撮像装置に実装された場合に、後述するASIC等からの輻射熱が撮像チップ100へ伝達しないように、輻射熱を遮断することもできる。第2芯層324は、撮像チップ100とは反対側で発生した熱をできるだけ多く蓄えられるよう構成されることが好ましい。したがって、第2芯層324の比熱容量は、第1芯層323の比熱容量よりも大きいことが好ましい。銅、およびアルミニウムの比熱容量はそれぞれ、385J/kg・K、900J/kg・K程度である。第2芯層324の材料として、上述した芯層の材料のうち特に比熱容量の大きい材料であるアルミニウムを用いるとよい。なお、第2芯層324を第1芯層の体積よりも大きくなるよう形成してもよい。
第1芯層323および第2芯層324の間には、第1芯層および第2芯層よりも熱伝導率の低い断熱層325が形成されている。これにより、第1芯層および第2芯層の一方からの熱が他方に伝熱することを防止できる。熱伝導率の低い材料として、フッ素系樹脂等を用いることができる。
第1芯層323および第2芯層324の材料が互いに異なる場合には、熱膨張または収縮の量が異なる。この場合には、断熱層325の材料として熱伝導率に加えて弾性率が低い材料を用いることにより、熱膨張または収縮の量の違いに起因する反りを低減できる。例えば、上述した、ガラスクロスに熱硬化性樹脂を含浸させた材料を用いることができる。なお、第1芯層323と第2芯層324を共通の材料により形成する場合には、第2芯層324の体積を第1芯層323の体積より大きくすることによって、第2芯層324の熱容量を大きくすればよい。以上のように、撮像ユニット30では、第1芯層323と第2芯層324の2層構造することにより、撮像チップ100の熱と電子部品180等の熱を分けて処理するとともに、第2芯層324によりASIC等からの輻射熱等も遮断できる。
図1から図3の撮像ユニットと構造体(例えばミラーボックス)の取り付けの一例について説明する。ここでは特に、コア基板の芯層と構造体を取り付ける場合について説明する。撮像ユニットは構造体に取り付けられて、シャッタユニットは撮像ユニットと構造体に共締めされる。図4は、撮像ユニット40とシャッタユニット340の分解斜視図である。被写体光束が撮像チップ100へ入射する方向をz軸方向とする。また、撮像チップ100の長手方向をx軸方向、短手方向をy軸方向と定める。
撮像ユニット40は、撮像チップ100と、コア基板420と、環囲部材140と、カバーガラス160とを含んで構成される。コア基板420は、上述したように、第1層421および第2層422の間に芯層423が挟まれた構成である。芯層423は、グランドとしても利用できる。芯層423の一部は、第1層421および第2層422から外側に延伸している。具体的には、芯層423は、図1および図2の例において芯層123が延伸した形状をなす。一方、図3の例においては、第1芯層323と第2芯層324のいずれか一方が延伸した形状をなす。延伸された部分に、シャッタユニット340に取り付けるための取付部113が形成される。換言すると、取付部113には、第1層421および第2層422が形成されていない。
シャッタユニット340は、それぞれ展開状態と収容状態を取り得る先幕と後幕から成るフォーカルプレーンシャッタと、これらを駆動する駆動ユニットにより構成される。シャッタユニット340は、撮像チップ100との間で、マスクゴム310、光学ローパスフィルタ320、押さえ板330を挟持するように、撮像ユニット40の取付部113へ取り付けられる。具体的には、シャッタユニット340および押さえ板330は、撮像ユニット40の取付部113と同様の取付部341、331をそれぞれ備える。取付部341、331に設けられた孔部、および取付部113に設けられた孔部を貫通するビス210により、撮像ユニット40とシャッタユニット340は一体化される。また、取付部341、331は、取付部113と同様の位置決め孔等を有し、シャッタユニット340および押さえ板330も、位置決めピン211により構造体に対して精確に位置決めされる。
フォーカルプレーンシャッタは、幕走行により静電気を発生させることがある。静電気は、円滑な幕走行に支障をきたすばかりでなく、撮像チップ100の出力にノイズ成分が混入する要因ともなる。そこで、発生する静電気をグランドに逃がすべく、フォーカルプレーンシャッタを芯層423と電気的に接続する。具体的には、シャッタユニット340の取付部341を金属で形成し、フォーカルプレーンシャッタのリンク機構と接続する。そして、金属のビス210を採用することにより、取付部341と、芯層423の一部である取付部113とを電気的に接続する。この場合、取付部341は、静電気を逃がす接続部の機能を担う。なお、接続部は、芯層423の他の部位に設けてもよい。
図5は、第1実施形態に係る撮像装置の一例であるカメラ400の模式的断面図である。カメラ400は、レンズユニット500およびカメラボディ600を備える。カメラボディ600には、レンズユニット500が装着される。レンズユニット500は、その鏡筒内に、光軸410に沿って配列された光学系を備え、入射する被写体光束をカメラボディ600の撮像ユニット40へ導く。
カメラボディ600は、レンズマウント550に結合されるボディマウント660の後方にメインミラー672およびサブミラー674を備える。メインミラー672は、レンズユニット500から入射した被写体光束に斜設される斜設位置と、被写体光束から退避する退避位置との間で回動可能に軸支される。サブミラー674は、メインミラー672に対して回動可能に軸支される。
メインミラー672が斜設位置にある場合、レンズユニット500を通じて入射した被写体光束の多くはメインミラー672に反射されてピント板652に導かれる。ピント板652は、撮像チップ100の受光面と共役な位置に配されて、レンズユニット500の光学系が形成した被写体像を可視化する。ピント板652に形成された被写体像は、ペンタプリズム654およびファインダ光学系656を通じてファインダ650から観察される。
斜設位置にあるメインミラー672に入射した被写体光束の一部は、メインミラー672のハーフミラー領域を透過しサブミラー674に入射する。サブミラー674は、ハーフミラー領域から入射した光束の一部を、合焦光学系680に向かって反射する。合焦光学系680は、入射光束の一部を焦点検出センサ682に導く。焦点検出センサ682は、検出結果をボディ側CPU622へ出力する。
ピント板652、ペンタプリズム654、メインミラー672、サブミラー674は、構造体としてのミラーボックス670に支持される。上述したように、ミラーボックス670は、取付部113を介して撮像ユニット40に取り付けられる。メインミラー672およびサブミラー674が退避位置に退避し、シャッタユニット340の先幕および後幕が開状態となれば、レンズユニット500を透過する被写体光束は、撮像チップ100の受光面に到達する。
撮像ユニット10の後方(z軸プラス方向)には、ボディ基板620および背面表示部634が順次配置される。液晶パネル等が採用される背面表示部634は、カメラボディ600の背面に現れる。背面表示部634は、撮像チップ100からの出力信号から生成される画像を表示する。背面表示部634は、芯層423に対して撮像チップ100とは反対側に配設される。
ボディ基板620には、CPU622、画像処理ASIC624等の電子回路が実装される。撮像チップ100の出力信号は、フレキシブル基板を介して当該出力信号を処理する処理チップである画像処理ASIC624へ引き渡される。画像処理ASIC624は、芯層423に対して撮像チップ100とは反対側に配設される。
撮像ユニット10の後段に配置された画像処理ASIC624等の電子回路、TFTドライバ、アクチュエータ等は、ノイズの発生源となり得る。これらノイズの発生源と撮像チップ100の間に芯層423が配置されているので、当該ノイズの発生源から発生する電磁波を、芯層423によって遮断することができる。また、撮像ユニット40の後段に配置された画像処理ASIC624等の電子回路からの輻射熱も遮断することができる。電磁波および輻射熱の遮断特性を向上させるためには、上述の撮像ユニット30の構造を採用するとよい。
撮像ユニットのカバーガラス160として水晶ローパスフィルタを用いることもできる。カメラ400に水晶ローパスフィルタが複数に分けて配置する場合には、そのうちの一つをカバーガラス160に代えて配置してもよい。以上の説明では、コア基板120の芯層123は金属で形成されると説明したが、第1層の平坦性という観点では、剛性の高い樹脂等の絶縁材料で形成されてもよい。すなわち、芯層123は、樹脂コアでもよい。剛性の高い絶縁材料として例えばFR4を用いることができる。
以上においては、第1層の絶縁層の弾性率が第2層の絶縁層の弾性率より小さいので、撮像チップ100の実装面の平坦性を高めることができると説明したが、第2層の絶縁層の弾性率が第1層の絶縁層の弾性率より小さい場合にも、同様に撮像チップ100の実装面の平坦性を高めることができる。
撮像チップとコア基板の接合時に加えられる熱により、第2層における各層の配線パターンは熱膨張または収縮する。仮に第2層の絶縁層の材料として高弾性率の材料を用いている場合には、上述のように、各層の配線パターンの熱膨張または収縮により、絶縁層も変形する。各層の配線パターン135で発生した応力は、絶縁層136であまり吸収されないまま、第1層121に作用する。その結果、撮像チップそのものにも反りが生じかねない。一方、環囲部材は、高弾性率の材料により構成されているので、第1層121に作用した応力に反して、接合箇所に留まる方向に応力を発生させる。そうすると、環囲部材が第1層から剥離し得る。
第2層の絶縁層として低弾性率の材料を用いることにより、各層の配線パターンの熱膨張または収縮により発生する応力を緩和できる。加えて、低弾性率の材料では、そもそも発生する応力が高弾性率の材料に比べて小さい。したがって、第2層で発生した応力が第1層の表面に与える影響は小さくなる。よって、撮像チップの実装面の反りを低減できる。その結果、撮像チップの反りも低減できる。
以上の説明では、第1層の配線パターン数と第2層の配線パターン数は異なっていたが、第1層の平坦性という観点では、第1層の配線パターン数と第2層の配線パターン数は同一でもよい。この場合でも、第1層および第2層の絶縁層のいずれかを低弾性率の材料で構成することにより、撮像チップ100の実装面における平坦性を高めることができる。
以上の説明では、第2層のうち芯層とは反対側の面に電子部品が実装されるとして説明したが、第2層の内部に電子部品が実装されていてもよい。この場合でも、電子部品と撮像チップの間に芯層が配置されているので、電子部品で発生した熱および電磁波を芯層によって遮断できる。
コア基板における芯層と構造体とを取り付ける構成について説明したが、環囲部材に構造体を取り付けることもできる。この場合には、環囲部材の一部は、第1層から外側に延伸して形成される。そして、延伸された部分に、構造体に取り付けるための取付部が形成される。この場合には、環囲部材140の材料として上記の金属または金属と樹脂がインサート成形された材料を用いるとよい。これにより、環囲部材140から構造体に効果的に熱を放熱することができる。さらに、サーマルビア130の数を増やすことにより、放熱特性を高めることができる。
撮像ユニット20では、撮像チップ100は、第1層221の中央部分に開口が形成されることによって露出された芯層123に直接実装されていた。以上の説明では、芯層123の表面の平面性について特に言及しなかったが、芯層123の表面には撮像チップ100が配置されるので、芯層123の表面は精度のよい平面であるほうが好ましい。このため、芯層123に対して研磨等の平面加工を施すとよい。上述のように、芯層123が樹脂コアである場合にも平面加工を施すことができる。なお、平面加工は、芯層123における、第1層221の開口に相当する部分の全体に施されなくても、撮像チップ100が配置される領域に施されればよい。
撮像チップ100が芯層123に直接実装される構成は、図2で示した撮像ユニット20の構成に限らない。図6は、変形例3に係る撮像ユニット50の模式断面図である。図6において、図2と同一の符号を付した要素は、図2において説明した要素と同一の機能および構成を有する。撮像ユニット50は、芯層181が撮像チップ100を収容する凹部138を有する点で、図2に示した撮像ユニット20の構成と異なる。
撮像チップ100は、芯層181の凹部138に収容される。凹部138は、例えばフライス加工により形成される。フライス加工により凹部138を形成することによって、凹部138の底面の平面性も向上させることができる。
撮像チップ100が凹部138に収容される構成では、撮像チップ100の側面と凹部138の内壁面の間を熱伝導性の高い樹脂材139で充填するとよい。これにより、撮像チップ100の側面からも当該樹脂材139を介して芯層181に放熱できる。
また、撮像チップ100が凹部138に収容されることにより、撮像チップ100とカバーガラス160の間隔を拡げることができる。カバーガラス160にゴミ、異物等が付着したり、カバーガラス160に傷がついたりする場合には、撮像画像にそれらが映りこむ恐れがあるが、撮像チップ100とカバーガラス160の間隔を拡げることによって、映りこみによる影響を低減できる。また、撮像チップ100が凹部138に収容されるので、その分環囲部材140の厚さを薄くすることもできる。
凹部138の深さが、撮像チップ100の厚みより深い場合には、凹部138の開口面より撮像チップ100の受光面が低くなる。このため、撮像チップ100の周辺部に対して斜め方向から入射する光が届かない場合がある。この場合には、斜め方向から入射する光が撮像チップ100に届くよう、凹部138の内壁を面取りしてテーパー形状にするとよい。なお、芯層181が凹部138の代わりに、平面加工が施された凸部を有し、撮像チップ100は当該凸部に配置されてもよい。
撮像チップ100と、第1層の配線126とは、ボンディングワイヤ110により接続されるとしたが、撮像チップ100と、第1層の配線126との電気的な接続は、これに限らない。図7は、変形例4に係る撮像ユニット60の模式断面図である。図7において、図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有してよい。撮像ユニット60は、撮像チップ100と配線126がバンプ接合される点で、図1に示した撮像ユニット20の構成と異なる。
撮像ユニット60では、撮像チップ100は、裏面照射型の撮像チップであることが好ましい。撮像チップ100は、撮像領域101が形成された側の面と反対側の面に電極部103を備える。撮像チップ100は、画素信号を伝送する配線を備える。電極部103は、当該配線とビアを介して電気的に接続される。電極部103は、第1層121の配線126とバンプ104によって接続される。これにより、撮像領域101から出力された画素信号は、バンプ104を介して配線126に伝送される。
また、芯層123として十分な剛性を備えていない低剛性層であっても、当該低剛性層に金属層または剛性の高い樹脂層を形成することによって全体として剛性を高めれば、低剛性層は芯層123として機能し得る。コア基板120の反りを抑止するという観点から、低剛性層の上下両面に金属層または剛性の高い樹脂層を形成することが好ましい。例えば、低剛性層である樹脂層の上下両面に金属層として銅層を形成することができる。また、低剛性層である薄膜の金属層の上下両面に剛性の高い樹脂層を形成することもできる。
<第2実施形態>
図8は、第2実施形態に係る撮像ユニット10の模式斜視図である。撮像ユニット10は、撮像チップ100と、コア基板120と、環囲部材140と、光学素子の一例としてのカバーガラス160とを含んで構成される。図8は、図面を見易くする目的でカバーガラス160が取り外された状態を示している。被写体光束が撮像チップ100へ入射する方向をz軸方向とする。撮像チップ100の長手方向をx軸方向、短手方向をy軸方向とする。なお、コア基板120の一側面(紙面の右側側面)から伸延部151が外側へ伸延する方向をx軸プラス方向とし、x軸プラス方向と逆方向をx軸マイナス方向とする。
撮像チップ100は、コア基板120に実装される。ここでは図示していないが、コア基板120における、撮像チップ100が実装される面の反対側の面には、電子部品が実装される。本明細書において、コア基板120における、撮像チップ100が実装される面をチップ実装面、電子部品が実装される面を部品実装面と称す。コア基板120は、当該コア基板の一側面(紙面の右側側面)からx軸プラス方向へ伸延する伸延部151を有する。伸延部151の幅は、例えば上記の一側面におけるy軸方向の幅の半分程度である。すなわち、伸延部151の幅は、後述する芯層123の幅よりも短い。伸延部151は、上記の一側面におけるy軸方向の中央部分から伸延している。
環囲部材140は、全体として矩形であり、中央部分に矩形の開口部141を有する。すなわち、環囲部材140は四角環状である。環囲部材140は、撮像チップ100を開口部141に収容した状態、すなわち、撮像チップ100を環囲した状態でコア基板120に固定される。
カバーガラス160は、撮像チップ100をカバーするように環囲部材140に固定される。コア基板120と、環囲部材140と、カバーガラス160とによって、密封空間が形成される。したがって、撮像チップ100は、密封空間内に配置される。ここで、撮像ユニット10の内部に水分及びガスが侵入すると、撮像チップ100の撮像性能が低下する。具体的には、水分が密封空間内に浸入すると、密封空間内外の温度差によって撮像チップ100、カバーガラス160に結露する。結露及び結露が原因でカビが生じると、結像する光学像を歪めるので、出力される画像品質が低下してしまう。一方、ガスが密封空間内に侵入すると、撮像チップ100内部の回路の酸化及び腐食を促進し、撮像チップ100の破壊を招く。撮像チップ100が密封空間内に配置されることにより、撮像チップ100が水分及びガスの影響を受け難くなるので、画像品質の低下を抑制できる。
図9は、撮像ユニット10の模式断面図である。具体的には、撮像チップ100の中心を通るxz平面の模式断面図である。撮像チップ100は、撮像領域101と回路領域102を含んで構成される。撮像領域101は、撮像チップ100の中央部分に形成される。撮像領域101は、受光した被写体像を光電変換する複数の画素を有する。回路領域102は、撮像領域101の周辺に形成される。回路領域102は、光電変換によって得られた画素信号の信号処理を行う処理回路を有する。処理回路は、アナログ信号である画素信号をデジタル信号に変換するAD変換回路を含む。
コア基板120は、メタルコア基板である。具体的には、コア基板120は、第1層121と、第2層122と、芯層123とを含んで構成される。コア基板120の厚みは、全体として0.3mmから3.0mm程度である。詳しくは後述するが、コア基板120は、芯層123を中心に積層方向に対称な層構造になっている。本明細書において、芯層123から撮像チップ100側を芯層123の上側、芯層123から電子部品側を芯層123の下側という場合がある。
第1層121は、絶縁層124及び配線層125を含んで構成される。配線層125は、配線パターンである。絶縁層124及び配線層125はいずれも多層構造である。具体的には、絶縁層124は、絶縁層124a、絶縁層124b、絶縁層124c及び絶縁層124dの4層構造である。配線層125は、配線層125a、配線層125b、配線層125c及び配線層125dの4層構造である。芯層123の撮像チップ100側の面には、絶縁層124a、配線層125a、絶縁層124b、配線層125b・・・の順に絶縁層と配線層が交互に積層されている。配線層125dは、配線126、配線127、配線128及び配線226を含む。配線層125bは、配線152を含む。配線層125a〜125dのそれぞれの厚みは、10μm〜100μm程度である。撮像チップ100は、ボンディングワイヤ110によって配線126および配線226に電気的に接続される。撮像チップ100は、配線127に実装される。環囲部材140は、配線128に固着される。配線126と配線152は、ビア231によって電気的に接続されている。ビア231は、絶縁体232により覆われている。撮像チップ100からの出力信号である画素信号は、配線126及びビア231を介して、配線152に伝送される。配線152に伝送された出力信号は、後述する伸延部151を介して外部の処理回路に伝送される。
コア基板120は、芯層123の外縁からx軸プラス方向に伸延している伸延部151を有する。伸延部151は、絶縁層124b、絶縁層124c及び配線層125bからなる。配線層125bは、絶縁層124aの外縁よりも外側へ伸延している。配線層125bは、後述する絶縁層136の外縁よりも外側へ伸延している。また、絶縁層124b及び絶縁層124cは、可撓性を有する材料により形成される。絶縁層124b及び絶縁層124cの材料は、例えばポリイミドである。配線層125bは、可撓性を有する材料により形成される。配線層125bの材料は、金属であり、例えば銅、アルミ等である。絶縁層124b、絶縁層124c及び配線層125bがそれぞれ可撓性を有しているので、伸延部151は可撓性を有する。伸延部151と外部の処理回路に設けられたコネクタとを電気的に接続するために、伸延部151の端部には、配線152が露出された領域が存在する。すなわち、配線152には、絶縁層124cに覆われていない領域が存在する。これにより、伸延部151は、外部の処理回路に設けられたコネクタに電気的に接続される。なお、絶縁層124a、絶縁層124dは、可撓性を有する材料により形成されてもよいし、可撓性を有さない材料により形成されてもよい。
第1層121は、絶縁層124a〜124dの各々に形成された複数のサーマルビア129を有する。複数のサーマルビア129は、撮像チップ100の直下に形成される。複数のサーマルビア129は、絶縁層124aから絶縁層124dに亘って連結して形成されることにより、第1層121の配線127と芯層123とを熱的に連結する。これにより、撮像チップ100で発生した熱を芯層123に伝達することができる。複数のサーマルビア129は、撮像チップ100の発熱領域に対応して形成するとよい。回路領域102の処理回路は、画像領域に比べて多くの熱が発生するので、複数のサーマルビア129は、処理回路の直下に形成されていることが好ましい。特に、AD変換回路の直下に形成されていることが好ましい。また、撮像領域101の直下に比べて回路領域102の直下により多くのサーマルビア129を形成してもよい。
芯層123は、メタルコアである。芯層123の材料として、ニッケルと鉄の合金(例えば42alloy、56alloy)、銅、アルミニウム等を用いることができる。ここで、ニッケルと鉄の合金、アルミニウム及び銅の弾性率はそれぞれ、150GPa、130GPa、70GPa程度である。芯層123の厚みは、第1層121の配線層125及び後述する第2層122の配線層135の厚みより厚い。具体的には、0.1mm〜1.0mm程度である。このため、芯層123の剛性は、第1層121及び第2層122の剛性より高い。芯層123は、放熱性及び剛性の観点から第1層121の配線層125及び第2層122の配線層135と区別される。より詳細には、芯層123は、撮像チップ100で発生した熱を放熱する機能を担うとともに、剛性の高さを利用して他の部材を保持する機能を担うこともできる点で、配線層125及び配線層135と区別される。
第2層122は、絶縁層136及び配線層135を含んで構成される。配線層135は、配線パターンである。絶縁層136及び配線層135はいずれも多層構造である。具体的には、絶縁層136及び配線層135はいずれも4層構造である。芯層123の撮像チップ100とは反対側の面には、絶縁層136と配線層135がこの順に交互に積層されている。配線層135は、配線133、配線134及び配線237を含む。配線層135の厚みは、10μm〜100μm程度である。第2層122の絶縁層136は、可撓性を有する材料により形成されてもよいし、上記の他の絶縁材料により形成されてもよい。配線226と配線133は、ビア131によって電気的に接続されている。ビア131は、絶縁体132により覆われている。配線152と配線237は、ビア233によって電気的に接続されている。ビア233は、絶縁体234により覆われている。配線237と配線134は、ビア137によって電気的に接続されている。
第2層122のうち部品実装面の一部は、ソルダーレジスト170により保護されている。部品実装面には、ソルダーレジスト170を介して電子部品が実装される。電子部品180は、例えばバイパスコンデンサ、レジスタ、抵抗、発振器等である。これらの電子部品180は、撮像チップ100内の回路に電力を供給する電源回路等を構成する。電子部品180と第2層122の配線134とは、はんだによって電気的に接続される。
環囲部材140は、アルミニウム、真鍮、鉄、ニッケル合金等の金属により形成される。環囲部材140の材料として樹脂を用いることもできるし、金属と樹脂がインサート成形された材料を用いることもできる。環囲部材140の材料として金属または金属と樹脂がインサート成形された材料を用いれば、環囲部材140を放熱体としても利用できる。カバーガラス160は、ホウケイ酸ガラス、石英ガラス、無アルカリガラス、耐熱ガラス等により形成される。
第2実施形態の撮像ユニット10を、コア基板の部品実装面にコネクタを実装した撮像ユニットと比較して説明する。コア基板の部品実装面にコネクタを実装した撮像ユニットでは、当該コネクタにより出力信号を取り出すには、チップ実装面から当該コネクタが実装された部品実装面まで配線を形成しなければならない。一方、第2実施形態の撮像ユニット10では、コア基板120の内層の一部を伸延させることにより出力信号を取り出す。部品実装面まで配線を形成しなくてもよいので、コネクタを実装した撮像ユニットより短い配線で出力信号を取り出せる。したがって、出力信号の劣化を低減できる。特に、芯層123より上側に伸延部151が形成されているので、芯層123の下側に伸延部151が形成される場合に比べて、出力信号の劣化を低減するという観点でより有利である。詳しくは後述するが、出力信号の劣化の低減をより重視する場合には、撮像チップ100に最も近い配線層125dを伸延層とするとよい。この場合には、出力信号を伝送する配線の長さがより短くなるので、出力信号の劣化をさらに低減できる。
コア基板の部品実装面にコネクタを実装した撮像ユニットでは、コネクタとコア基板の接触面に接触抵抗が生じる。当該接触抵抗により出力信号が劣化し得る。加えて、接触抵抗はワイヤハーネスの接触不良の原因になり得る。一方、第2実施形態の撮像ユニット10では、そもそもコネクタを用いないので、コネクタに起因する接触抵抗は生じない。したがって、コネクタに起因する接触抵抗による出力信号の劣化は生じないし、コネクタに起因する接触抵抗により接触不良を起こすこともない。
上述のように、コア基板120の部品実装面には電子部品が実装される。コア基板の部品実装面にコネクタを実装した撮像ユニットでは、当該コネクタが電子部品の実装面積を逼迫してしまう。コネクタのピン数は、撮像チップからの出力信号を高速で読み出すことを目的として増大する傾向にある。つまり、将来的には、コネクタが大型化することが予想される。コネクタが大型化すると、電子部品の実装面積が逼迫するという問題は、より一層顕著となる。一方、第2実施形態の撮像ユニット10では、コネクタを使用しないので、電子部品180の実装面積が逼迫するという問題は生じない。
コア基板の部品実装面にコネクタを実装した撮像ユニットでは、外部の処理回路との接続にワイヤハーネス等のコネクタを介した接続部材が使用される。一方、第2実施形態の撮像ユニット10では、コア基板120の内層の一部を伸延させることにより外部の処理回路に接続するための伸延部151を形成する。コネクタを介した接続部材を用いなくてもよいので、部品コストを削減できる。加えて、伸延部151の一端は、コア基板120から伸延しているので、当該伸延部151の一端について接続工程は必要ない。したがって、組み立て工程の観点からも有利である。
また、第2実施形態の撮像ユニット10では、絶縁層124b、124cが可撓性を有する材料により形成される。したがって、撮像チップ100とコア基板120の接合時に加えられる熱により、第2層122における各層の配線層135が熱膨張または収縮したとしても、第2層122で発生した応力と、環囲部材140で発生した応力とを吸収できる。よって、チップ実装面の反りを低減できる。これにより、撮像チップ100そのものの反りも低減されるので、良好な結像を実現でき、画質の低下を抑制できる。加えて、第1層121の表面の反りが低減されるので、環囲部材140が第1層121から剥離され難くなる。
図10は、第2実施形態に係る撮像装置の一例であるカメラ400の模式的断面図である。カメラ400は、レンズユニット500およびカメラボディ600を備える。カメラボディ600には、レンズユニット500が装着される。レンズユニット500は、その鏡筒内に、光軸410に沿って配列された光学系を備え、入射する被写体光束をカメラボディ600の撮像ユニット10へ導く。
カメラボディ600は、レンズマウント550に結合されるボディマウント660の後方にメインミラー672及びサブミラー674を備える。メインミラー672は、レンズユニット500から入射した被写体光束に斜設される斜設位置と、被写体光束から退避する退避位置との間で回動可能に軸支される。サブミラー674は、メインミラー672に対して回動可能に軸支される。
メインミラー672が斜設位置にある場合、レンズユニット500を通じて入射した被写体光束の多くはメインミラー672に反射されてピント板652に導かれる。ピント板652は、撮像チップ100の受光面と共役な位置に配されて、レンズユニット500の光学系が形成した被写体像を可視化する。ピント板652に形成された被写体像は、ペンタプリズム654およびファインダ光学系656を通じてファインダ650から観察される。
斜設位置にあるメインミラー672に入射した被写体光束の一部は、メインミラー672のハーフミラー領域を透過しサブミラー674に入射する。サブミラー674は、ハーフミラー領域から入射した光束の一部を、合焦光学系680に向かって反射する。合焦光学系680は、入射光束の一部を焦点検出センサ682に導く。焦点検出センサ682は、検出結果をボディ側CPU622へ出力する。
ピント板652、ペンタプリズム654、メインミラー672、サブミラー674は、構造体としてのミラーボックス670に支持される。メインミラー672及びサブミラー674が退避位置に退避し、シャッタユニット340の先幕及び後幕が開状態となれば、レンズユニット500を通過する被写体光束は、撮像チップ100の受光面に到達する。
撮像ユニット10の後方(z軸プラス方向)には、ボディ基板620および背面表示部634が順次配置される。液晶パネル等が採用される背面表示部634は、カメラボディ600の背面に現れる。背面表示部634は、撮像チップ100からの出力信号から生成される画像を表示する。ボディ基板620には、CPU622、画像処理ASIC624等の電子回路が実装される。
画像処理ASIC624は、撮像ユニット10の側方(x軸方向)に配置される。伸延部151は、x軸プラス方向に伸延している。伸延部151は、出力信号を処理する処理チップである画像処理ASIC624のコネクタに接続される。伸延部151は、上述のように、可撓性を有する。したがって、伸延部151と画像処理ASIC624の設置面が同一でなくても、伸延部151を画像処理ASIC624に接続できる。 撮像チップ100の出力信号は、伸延部151を介して画像処理ASIC624へ引き渡される。なお、画像処理ASIC624が撮像ユニット10の後方に配置される場合には、伸延部151が半円を描いて画像処理ASIC624に接続されてもよい。
撮像ユニット10の後段に配置されたTFTドライバ、アクチュエータ等は、ノイズの発生源となり得る。これらノイズの発生源と撮像チップ100の間に芯層123が配置されているので、当該ノイズの発生源から発生する電磁波を、芯層123によって遮断することができる。
図11は、変形例1に係る撮像ユニット20の模式断面図である。図11において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。
撮像ユニット20のコア基板120は、芯層123を中心に積層方向に非対称な層構造になっている。すなわち、第2層122においては、絶縁層136および配線層135がそれぞれ4層構造であるのに対し、第1層121においては、絶縁層124及び配線層125はそれぞれ単層構造である。絶縁層124が単層であるので、絶縁層124が多層である場合に比べて、撮像チップ100と芯層123が近い。つまり、絶縁層124全体としての厚みが薄い。すると、伝熱経路が短くなるので、絶縁層124が多層である場合に比べて放熱特性は高くなる。さらに、芯層123を撮像チップ100に近づけることによって、形成すべきサーマルビアの個数を減らすことができる。したがって、芯層123を撮像チップ100に近づける構成は、放熱特性に加えて、コスト及び製造工程の観点からも有利である。
撮像ユニット20では、芯層123の下側に伸延部151が形成されている。絶縁層136は、絶縁層136a、絶縁層136b、絶縁層136c及び絶縁層136dの4層構造である。配線層135は、配線層135a、配線層135b、配線層135c及び配線層135dの4層構造である。配線層135bは、配線153を含む。配線126と配線153は、ビア238によって電気的に接続されている。ビア238は、絶縁体239により覆われている。ここでは、絶縁層136b、絶縁層136c及びこの2層に挟まれた配線層135bが伸延層である。これら3層における伸延している部分である伸延部151は、上述のように、可撓性を有する。
変形例1の撮像ユニット20では、芯層123の下側に伸延部151が形成されている。また、上述のように、電源回路は部品実装面に配置される。芯層123の下側に伸延部151が形成されることにより、電源回路からの配線の距離を短くできる。したがって、電源の出力インピーダンスを低減させることができる。電源の出力インピーダンスの低減をより重視する場合には、電源回路に最も近い配線層135dを伸延層とするとよい。この場合には、電源を供給する配線の長さがより短くなるので、電源の出力インピーダンスをさらに低減できる。また、変形例1の撮像ユニット20においても、コア基板の部品実装面にコネクタを実装した撮像ユニットに比べて、出力信号を伝送する配線の長さを短くできる。したがって、出力信号の劣化も低減できる。
第1層121は、複数のサーマルビア130をさらに有する。複数のサーマルビア130は、環囲部材140の直下に形成される。環囲部材140の直下に形成された複数のサーマルビア130は、第1層121の配線128と環囲部材140とを熱的に連結する。これにより、撮像チップ100で発生した熱を、芯層123を介して環囲部材140に伝達することができる。
図12は、変形例2に係る撮像ユニット30の模式断面図である。図12において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。
撮像ユニット30の第1層121には、中央部分に開口が形成されている。撮像チップ100は、第1層121の中央部分に開口が形成されることによって露出された芯層123に直接実装されている。この場合には、伝熱経路は、撮像チップ100が第1層121を介さずに芯層123に接触配置された接触面として形成される。撮像チップ100と芯層123が直接接しているので、撮像チップ100で発生する熱に対する放熱特性をより高めることができる。
芯層123の材料は、上述した材料のうち特に42alloyを用いるとよい。42alloyの線膨張係数と撮像チップ100の線膨張係数は略同一であるので、芯層123と撮像チップ100の線膨張係数の違いに起因する反りを抑制できる。よって、放熱特性に加えて、第1層121の平坦性も高めることができる。放熱性をより高めるためには、芯層123の材料として銅などの熱伝導率の高い金属を使用するとよい。
図13は、変形例3に係る撮像ユニット40の模式断面図である。図13において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。撮像ユニット40は、2層の芯層及びその間に挟まれた断熱層を有する点で、図9に示した撮像ユニット10の構成と異なる。
芯層は、撮像チップ100側に配設された第1芯層323と、撮像チップ100側とは反対側に配設された第2芯層324を有する。第1芯層323は、撮像チップ100で発生した熱を放熱することを目的として利用される。したがって、第1芯層323の熱伝導率は、第2芯層324の熱伝導率よりも大きいことが好ましい。銅、及びアルミニウムの熱伝導率はそれぞれ、398W/m・K、236W/m・K程度である。第1芯層323の材料として、上述した芯層の材料のうち特に熱伝導率の高い材料である銅を用いるとよい。
一方、第2芯層324は、電子部品180等で発生する熱が撮像チップ100側へ伝熱されることを抑制する目的として利用される。第2芯層324は、撮像チップ100とは反対側で発生した熱をできるだけ多く蓄えられるよう構成されることが好ましい。したがって、第2芯層324の比熱容量は、第1芯層323の比熱容量よりも大きいことが好ましい。銅及びアルミニウムの比熱容量はそれぞれ、385J/kg・K、900J/kg・K程度である。第2芯層324の材料として、上述した芯層の材料のうち特に比熱容量の大きい材料であるアルミニウムを用いるとよい。なお、第2芯層324を第1芯層の体積よりも大きくなるよう形成してもよい。
第1芯層323および第2芯層324の間には、第1芯層323及び第2芯層324よりも熱伝導率の低い断熱層325が形成されている。これにより、第1芯層323及び第2芯層324の一方からの熱が他方に伝熱することを抑制できる。熱伝導率の低い材料として、フッ素系樹脂等を用いることができる。
第1芯層323および第2芯層324の材料が互いに異なる場合には、熱膨張または収縮の量が異なる。この場合には、断熱層325の材料として熱伝導率に加えて弾性率が低い材料を用いることにより、熱膨張または収縮の量の違いに起因する反りを低減できる。例えば、上述した、ガラスクロスに熱硬化性樹脂を含浸させた材料を用いることができる。なお、第1芯層323と第2芯層324を共通の材料により形成する場合には、第2芯層324の体積を第1芯層323の体積より大きくすることによって、第2芯層324の熱容量を大きくすればよい。以上のように、撮像ユニット40では、第1芯層323と第2芯層324の2層構造を採用することにより、撮像チップ100で発生した熱と電子部品180等で発生した熱を分けて処理できる。さらに、電子部品180等で発生した熱の影響を撮像チップ100側に与えないとともに、撮像チップ100で発生した熱の影響を電子部品180側に与えない。
図14は、変形例4に係る撮像ユニット50の模式断面図である。図14において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。撮像ユニット50は、芯層123が撮像チップ100を収容する凹部138を有する点で、図9に示した撮像ユニット10の構成と異なる。
撮像チップ100は、芯層123の凹部138に収容される。凹部138は、例えばフライス加工により形成される。このように凹部138を形成することによって、凹部138の底面の平面性も向上させることができる。
撮像チップ100が凹部138に収容される構成では、撮像チップ100の側面と凹部138の内壁面の間を熱伝導性の高い樹脂材139で充填するとよい。これにより、撮像チップ100の側面からも当該樹脂材139を介して芯層123に放熱できる。
また、撮像チップ100が凹部138に収容されることにより、撮像チップ100とカバーガラス160の間隔を拡げることができる。カバーガラス160にゴミ、異物等が付着したり、カバーガラス160に傷がついたりする場合には、撮像画像にそれらが写りこむ恐れがあるが、撮像チップ100とカバーガラス160の間隔を拡げることによって、写りこみによる影響を低減できる。また、撮像チップ100が凹部138に収容されるので、その分環囲部材140の厚さを薄くすることもできる。
凹部138の深さが、撮像チップ100の厚みより深い場合には、凹部138の開口面より撮像チップ100の受光面が低くなる。このため、撮像チップ100の周辺部に対して斜め方向から入射する光が届かない場合がある。この場合には、斜め方向から入射する光が撮像チップ100に届くよう、凹部138の内壁を面取りしてテーパー形状にするとよい。なお、芯層123が凹部138の代わりに、平面加工が施された凸部を有し、撮像チップ100は当該凸部に配置されてもよい。
以上の説明では、撮像チップ100と第1層の配線126及び配線226は、ボンディングワイヤ110により接続される構成を採用したが、撮像チップ100と第1層の配線126及び配線226との電気的な接続は、ボンディングワイヤ110を用いる構成に限らない。図15は、変形例5に係る撮像ユニット60の模式断面図である。図15において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。撮像ユニット60は、撮像チップ100と配線126及び配線226がバンプ接合される点で、図9に示した撮像ユニット10の構成と異なる。
撮像ユニット60の撮像チップ100は、裏面照射型の撮像チップであることが好ましい。撮像チップ100は、撮像領域101が形成された側の面と反対側の面に電極部103を備える。撮像チップ100は、画素信号を伝送する配線を備える。電極部103は、当該配線とビアを介して電気的に接続される。電極部103は、第1層121の配線126及び配線226とバンプ104によって接続される。
以上の説明では、伸延層として、配線層が上下の絶縁層により挟まれた3層構造を採用したが、伸延層は3層構造に限らない。伸延層は、配線層と絶縁層の2層構造であってもよい。図16は、変形例6に係る撮像ユニット70の模式断面図である。図16において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。撮像ユニット70は、絶縁層136aおよび配線層135dの2層が伸延している点で、図9に示した撮像ユニット10の構成と異なる。この場合には、配線層135dの配線134における、絶縁層136aに覆われていない側の面の一部を絶縁体242でコーティングするとよい。
図17は、変形例7に係る撮像ユニット80の模式断面図である。図17において、図9と同一の符号を付した要素は、図9において説明した要素と同一の機能及び構成を有する。撮像ユニット80は、絶縁層136bおよび配線層135bの2層が伸延している点で、図9に示した撮像ユニット10の構成と異なる。この場合には、配線層135bにおける、絶縁層136bに覆われていない側の面の一部を絶縁体242でコーティングするとよい。
コア基板120の構成のバリエーションについて説明する。コア基板120は、伸延部の接続先となる部材の配置位置により様々な構成をとり得る。図18は、コア基板120のバリエーションの一例を示す図である。コア基板120の一側面から一体的に伸延している部分を一つの伸延部として数える場合に、当該一側面または他の側面から当該伸延部とは独立して伸延している部分は、他の伸延部として数える。伸延部は、複数形成されてもよい。図18(a)は、コア基板120における同一側面に2つの伸延部が形成された場合を示す。この場合には、上側の伸延部351が撮像チップ100からの出力信号を伝送する配線パターンを含み、下側の伸延部352が電力を供給するための配線パターンを含むとよい。これにより、出力信号の劣化を低減しつつ、電源の出力インピーダンスを低下させることができる。
伸延部は、コア基板における2以上の側面に形成されてもよい。伸延部は、例えば対向する側面にそれぞれ形成される。この場合には、それぞれの伸延部は、同一の伸延層により構成されてもよい。伸延層が撮像チップ100からの出力信号を伝送する配線パターンを含む場合には、当該出力信号を2チャンネルで読み出す2チャンネル読み出しを採用できる。また、それぞれの伸延部は、互いに異なる伸延層により構成されてもよい。図18(b)は、互いに異なる伸延層により伸延部が形成された場合を示す。ここでは、伸延部353は、芯層123より上側に形成され、伸延部354は、芯層123より下側に形成されている。この場合には、伸延部353が撮像チップ100からの出力信号を伝送する配線パターンを含み、伸延部354が電力を供給するための配線パターンを含むとよい。これにより、出力信号の劣化を低減しつつ、電源の出力インピーダンスを低下させることができる。また、伸延部は、対向する側面ではなく、隣接する側面に形成されてもよい。伸延部は、全ての側面に形成されていてもよい。伸延部を接地されたシールド層として機能させることもできるし、ヒートシンクとして機能させることもできる。伸延部をヒートシンクとして機能させる場合には、撮像チップ100に近い位置に形成するとよい。具体的には、芯層123と撮像チップ100の間に形成するとよい。
伸延部は、側面からx軸プラス方向に伸延する構成に限られない。伸延部は、y軸方向において側面の中央部分から伸延するようにしてもよいし、y軸方向において側面の一方の端部に寄せて伸延するようにしてもよい。図18(c)は、伸延部355がコア基板120に対して斜め方向に伸延した場合を示す。この構造は、伸延部355と接続先の部材との取り付けの容易性の観点から有用である。伸延部355は、複数形成されていてもよい。図18(d)は、伸延部356が撓んでいる場合を示す。上述したように、伸延部356を構成する絶縁層は、可撓性を有する材料により形成される。したがって、例えば画像処理ASICが撮像ユニットの後方に配置される場合には、図18(d)に示すように、伸延部356が撓むことにより、画像処理ASICに接続できる。伸延部と画像処理ASICの設置面が異なっていても、伸延部が撓むので接続が容易である。
以上の説明では、伸延部は全体に亘って一様の幅を有していたが、伸延部の幅は変化してもよい。図18(e)は、伸延部357が芯層の1辺の幅と同一幅で芯層の外縁より伸延した後に縮幅された場合を示す。伸延部357の付け根部分を幅広に形成することにより、当該付け根部分での応力集中を緩和できる。図18(f)は、伸延部358が途中から2股に分かれる場合を示す。これにより、それぞれの機能に応じて接続先を変更することができる。例えば、2股に分かれた一方が、DC/DCコンバータの基板に接続され、他方が画像処理ASICに接続される。
伸延層は、カメラの他の構成部材を回避するように、折り曲げられてもよい。以上の説明では、伸延層を構成する配線層は1層であったが、伸延層を構成する配線層は多層であってもよい。伸延層を構成する配線層が例えば2層の場合には、1層は、出力信号を伝送する配線として使用し、他の1層は、電子部品を搭載するベースとして使用してもよい。また、他の1層には、ダンパー抵抗を実装してもよい。
以上の説明では、伸延層によって伝送される出力信号は画像処理前の出力信号であったが、コア基板120の部品実装面に画像処理ASICが実装されている場合には、伸延層によって伝送される出力信号は画像処理後の出力信号であってもよい。また、伸延部では、上面に配線が露出された領域が形成されていたが、下面にも配線が露出された領域が形成されてもよい。この場合には、接続先のコネクタは配線の両面でコンタクトする。
撮像ユニットのカバーガラス160として水晶ローパスフィルタを用いることもできる。カメラ400に水晶ローパスフィルタが複数に分けて配置する場合には、そのうちの一つをカバーガラス160に代えて配置してもよい。以上の説明では、コア基板120の芯層123は金属で形成されると説明したが、剛性の高い樹脂等の絶縁材料で形成されてもよい。すなわち、芯層123は、樹脂コアでもよい。剛性の高い絶縁材料として例えばFR4を用いることができる。
以上の説明では、第2層122のうち芯層とは反対側の面に電子部品が実装されるとして説明したが、第2層122の内部に電子部品が実装されていてもよい。この場合でも、電子部品180と撮像チップ100の間に芯層が配置されているので、電子部品で発生した熱および電磁波を芯層によって遮断できる。
環囲部材140に構造体を取り付けることもできる。この場合には、フレームの一部は、第1層から外側に延伸して形成される。そして、延伸された部分に、構造体に取り付けるための取付部が形成される。この場合には、環囲部材140の材料として上記の金属または金属と樹脂がインサート成形された材料を用いるとよい。これにより、環囲部材140から構造体に効果的に熱を放熱することができる。さらに、サーマルビア130の数を増やすことにより、放熱特性を高めることができる。
撮像ユニット20において、撮像チップ100は、第1層121の中央部分に開口が形成されることによって露出された芯層123に直接実装されていた。芯層123の表面には撮像チップ100が配置されるので、芯層123の表面は精度のよい平面であることが好ましい。このため、芯層123に対して研磨等の平面加工を施すとよい。上述のように、芯層123が樹脂コアである場合にも平面加工を施すことができる。なお、平面加工は、芯層123における、第1層121の開口に相当する部分の全体に施されなくても、撮像チップ100が配置される領域に施されればよい。
また、芯層123として十分な剛性を備えていない低剛性層であっても、当該低剛性層に金属層または剛性の高い樹脂層を形成することによって全体として剛性を高めれば、低剛性層は芯層123として機能し得る。コア基板120の反りを抑止するという観点から、低剛性層の上下両面に金属層または剛性の高い樹脂層を形成することが好ましい。例えば、低剛性層である樹脂層の上下両面に金属層として銅層を形成することができる。また、低剛性層である薄膜の金属層の上下両面に剛性の高い樹脂層を形成することもできる。
図19は、撮像ユニット10の変形例に係る撮像ユニット11の模式断面図である。撮像ユニット11において、図9と同一の符号を付した要素は、図9に関連して説明した要素と同一の機能および構成を有する。
撮像ユニット11における環囲部材140は、中央部分の開口部の第1辺142に沿った第1周縁部143と、第1辺142に対向する第2辺144に沿った第2周縁部145を有する。第1周縁部143および第2周縁部145はそれぞれ、取付部として取付孔146を有する。ここでは、取付孔146は、第2周縁部145の中央部分に1つ形成される。取付孔146は、第1周縁部143においては中央部分以外の部分に2つ形成されている。取付孔146は、他の構造体を取り付けるために利用される。他の構造体は、取付孔146を介して環囲部材140にビス止めされる。他の構造体としては、後述するように、例えばミラーボックスが挙げられる。
第1周縁部143および第2周縁部145はそれぞれ、撮像ユニット11を構造体に対して位置決めするための位置決め孔を有する。撮像ユニット11がミラーボックスに取り付けられる場合には、ミラーボックスは撮像ユニット11側に突出した位置決めピンを有する。位置決め孔は、位置決めピンに対応する位置に形成されている。また、シャッタユニットは撮像ユニット11とミラーボックスに共締めされる。シャッタユニットも、位置決め孔147に挿入された位置決めピンによりミラーボックスに対して精確に位置決めされる。
環囲部材140は、撮像チップ100を環囲する。環囲部材140は、樹脂149に金属体148がインサートされて構成されている。金属体148は、例えば開口部141を囲むように環状に形成される。また、詳しくは後述するが、金属体148は、第1周縁部143および第2周縁部145においては立体的に形成される。金属体148の材料として、ニッケルと鉄の合金(例えば42alloy、56alloy)、銅、アルミニウムを用いることができる。環囲部材140の軽量化を重視する場合には、上記の材料の中で最も軽量なアルミニウムを用いるとよい。一方、環囲部材140の放熱特性を重視する場合には、上記の材料の中で最も熱伝導率の高い銅を用いるとよい。
また、カバーガラス160の線膨張係数の値に最も近い線膨張係数の値を持つ56alloyを用いれば、カバーガラス160と環囲部材140の線膨張係数の違いに起因する反りを低減できる。コア基板120の芯層123、配線パターン125、配線パターン135の材料として、撮像チップ100の線膨張係数の値に最も近い線膨張係数の値を持つ42alloyを用いる場合には、環囲部材140の材料としても42alloyを用いるとよい。これにより、撮像ユニット11の反りを低減できる。
環囲部材140の厚みについて説明する。環囲部材140の厚みは、撮像チップ100の受光面とカバーガラス160の間の距離確保の観点、環囲部材140の剛性の観点等の種々の観点から適宜調整される。ここで、カバーガラス160にゴミ、異物等が付着したり、傷がついたりする場合には、カバーガラス160が撮像チップ100の受光面から離れるにつれて、ゴミ等の映りこみは低減できる。よって、映りこみによる影響の低減という観点では、撮像チップ100の受光面とカバーガラス160の間の距離は離れているほうが好ましい。したがって、環囲部材140の厚みは、厚いほうが好ましい。映りこみは、撮像チップ100のサイズにも影響される。例えば、撮像チップ100のサイズが小さいほど被写界深度が深いので、撮像チップ100の受光面とカバーガラス160の間の距離を近づけた場合に影響が現れ易い。したがって、環囲部材140の厚みは、厚いほうが好ましい。加えて、環囲部材140の剛性の観点でも、環囲部材140の厚みは、厚いほうが好ましい。
一方で、撮像チップ100の受光面とカバーガラス160の間の距離は、他の構造体との兼ね合いから、撮像ユニット11が実装される撮像装置の機種毎に制限される。本実施形態によれば、環囲部材140の厚みによって、機種毎に制限される距離に調整することができる。また、厚みを持たせることにより、環囲部材140そのものが、他の構造物が直接的に結合される構造体としての機能を担うことができる。
金属体148は、コア基板120側に形成された下端部161と、カバーガラス160側に形成された上端部162と、下端部161と上端部162を繋ぐ連結部163とを含む。下端部161と上端部162は、互いに異なる平面に平行に形成されている。金属体148が立体的に形成されることにより、環囲部材140の剛性を高めることができる。撮像ユニット11が他の構造体に取り付けられた場合には、上端部162は、他の構造体と接することになる。したがって、上端部162の面積を大きくするほど放熱特性を高めることができる。
下端部161の端面、すなわち、環囲部材140における撮像チップ100側の端面は、金属体148が露出していない。金属体148が樹脂149に覆われているので、環囲部材140の開口端面で発生し得る反射を低減できる。また、下端部161は、配線128と直接接している。
上端部162と樹脂149が積層されている部分にビス150が貫通できるように上端部162および樹脂149を貫通する取付孔146が形成されている。したがって、上端部162は、取付孔146の内壁面154の一部を形成する。このため、撮像ユニット11が他の構造体とビス止めされた場合には、上端部162とビス150が接触することになる。詳しくは後述するが、このように伝熱経路を形成すると、金属であるビス150を介して構造体側に熱を逃がすことができる。なお、取付孔146の内壁面154の全体が金属体148により形成される構成とすれば、放熱特性をより高めることができる。
図20は、撮像ユニット11に係るカメラ400の変形例の模式的断面図である。ピント板652、ペンタプリズム654、メインミラー672、サブミラー674は、構造体としてのミラーボックス670に支持される。このようにミラーボックス670は、種々の構造体が取り付けられる、カメラ400において中心となる構造体である。このため、ミラーボックス670は、金属等の剛性の高い材料により形成される。また、ミラーボックス670には、撮像ユニット11の熱が放熱されるので、比熱容量の大きい材料により形成されるのが好ましい。
上述したように、ミラーボックス670は、取付孔146を介して撮像ユニット11に取り付けられる。ミラーボックス670に撮像ユニット11が直接取り付けられるので、ミラーボックス670と撮像チップ100の相対的な位置関係の誤差を低減できる。ミラーボックス670は、基準となる構造体であるので、光軸に対して厳密に位置合わせできる。
なお、環囲部材140は金属と樹脂がインサート成形された材料を用いるとしたが、環囲部材140の材料は、これに限らない。例えば、環囲部材140は、金属単体により形成されてよい。この場合には、金属と樹脂がインサート成形された材料を用いる場合に比べて、さらに放熱特性を高めることができる。また、環囲部材140は、構造体への取り付けに要求される剛性を満たす樹脂単体により形成されてもよい。この場合には、撮像チップ100とカバーガラス160の間の距離を保ちつつ、環囲部材140を軽量化できる。
このように、環囲部材140は、コア基板120およびカバーガラス160から外側に延伸した延伸部分に取付孔146を有する。なお、環囲部材140は一様の厚みを有してよいが、構造体への取り付けに要求される剛性等を満たすのであれば、環囲部材140は一様の厚みに限らない。例えば、取付孔146を有する延伸部分における環囲部材140の厚みが、コア基板120とカバーガラス160に挟まれた本体部分の厚みより薄くてよい。これにより、撮像チップ100とカバーガラス160の間の距離を保ちつつ、環囲部材140を軽量化できる。延伸部分は、フライス加工により形成することができる。一方、環囲部材140の材料として金属が用いられていれば、延伸部分の厚みを、本体部分の厚みより厚くすることによって、環囲部材140の放熱特性を高めることもできる。延伸部分の厚みを厚くすることにより、環囲部材140の剛性も高めることができる。
なお、第2実施形態における撮像ユニット20、撮像ユニット30、撮像ユニット40、撮像ユニット50、撮像ユニット60の各撮像ユニット60の環囲部材140に、撮像ユニット11の環囲部材140について上述した取付部に係る構成を適用してもよい。また、撮像ユニット11においては、環囲部材140は、他の構造体を取り付けるための取付部を有している。第1実施形態における撮像ユニットにおいては、実装基板が、他の構造体を取り付けるための取付部を有している。他の構造体に取り付けるための取付部は、環囲部材および実装基板の双方が有してよい。
第2実施形態におけるコア基板の変形例として、コア基板は、例えば芯層123および第1層121のみを多層構造として含んでよい。このように、多層構造として少なくとも1層の配線層と少なくとも1層の芯層とを含む実装基板が、伸延部151を有してよい。
第2実施形態における撮像ユニットの他の変形例として、実装基板はコア基板ではなく、芯層123、第1芯層323および第2芯層324を含まない多層基板であってよい。例えば、芯層を含まない多層構造の実装基板が、多層構造のうちの一部の層を含む伸延部151を有してよい。
また、第1実施形態における撮像ユニットの構成と、第2実施形態における撮像ユニットの構成とを、任意の組み合わせで組み合わせてもよい。例えば、第2実施形態における第1層121の弾性率は、第2実施形態における第2層122の弾性率と異なってよい。
<第3実施形態>
第2実施形態で上述したように、撮像ユニットの部品実装面にはコネクタだけでなくバイパスコンデンサが配置されている。そのため、バイパスコンデンサを部品実装面に実装する場合は、バイパスコンデンサの実装面積を確保する必要がある。第3実施形態の撮像ユニットは、バイパスコンデンサの数を減らすことで電子部品の実装面積を確保しつつ、電源も安定させることが可能となる。
図21は、第3実施形態の撮像ユニット90におけるボンディングパッドの配置位置を模式的に説明した図である。コア基板112は、GND層114及び電源層115等を含む多層基板である。撮像チップ100は、コア基板112の中央部分に配置されている。ボンディングパッド領域111は、チップ実装面において撮像チップ100が実装された領域の周辺領域である。ここでは、ボンディングパッド領域111は、図21の紙面において、撮像チップ100の下側に3つの領域が、撮像チップ100の上側に3つの領域が設けられている。ボンディングパッド領域111は、チップ実装面に6つ設けられている。ボンディングパッド領域111のそれぞれには、後述するGNDパッド116及び電源パッド117等のボンディングパッドが複数設けられている。
図22は、撮像ユニット90の斜視図である。ボンディングパッド領域111には、撮像チップ100に接地電圧を供給するためのGNDパッド116と撮像チップ100に電源電圧を供給するための電源パッド117とが交互に配置されている。GNDパッド116と電源パッド117とは間隔をあけて配置されている。なお、信号線の図示は省略している。GNDパッド116および電源パッド117のそれぞれは、GNDパッド116及び電源パッド117のそれぞれに対応する撮像チップ100側のパッドとボンディングワイヤ110により接続されている。チップ実装面には、2つのGNDパッド116間を連結した組が複数設けられているとともに2つの電源パッド117間を連結した組が複数設けられている。2つのGNDパッド116間を連結する連結部118は、ビア252を介してコア基板112のGND層114に接続される。GND層114は、ビア254を介してバイパスコンデンサ251の第1端子256に接続される。2つの電源パッド間を連結する連結部119は、ビア253を介してコア基板112の電源層115に接続される。電源層115は、ビア255を介してバイパスコンデンサ251の第2端子257に接続される。
1つのバイパスコンデンサ251に対して1つのGNDパッド116及び1つの電源パッド117が設けられた場合は、バイパスコンデンサ251の第1端子256とGNDパッド116とを接続し、バイパスコンデンサ251の第2端子257と電源パッド117とを接続するので、コア基板112内に形成される配線数は多くなる。そのため、コア基板112内の配線レイアウトは制限される。第3実施形態の撮像ユニット90では、チップ実装面において、2つのGNDパッド116間を連結部118により連結するとともに2つの電源パッド117間を連結部119により連結している。1つのバイパスコンデンサ251に対して、2つのGNDパッド116が、連結部118、ビア252、GND層114及びビア254を介してバイパスコンデンサ251の第1端子256に接続され、2つの電源パッド117が、連結部119、ビア253、電源層115及びビア255を介してバイパスコンデンサ251の第2端子257に接続される。そのため、コア基板112内の配線レイアウトは自由度が高まる。2つGNDパッド116に接続された2本のボンディングワイヤ110は、並列に接続されることとなる。2つ電源パッド117に接続された2本のボンディングワイヤ110は、並列に接続されることとなる。そのため、配線が短くなり、配線のインダクタンスを小さくすることができる。この場合、2本のボンディングワイヤ110全体のインダクタンスは、1本のボンディングワイヤ110のインダクタンスと略同一となる。
図23は、比較例として、1つのGNDパッド及び1つの電源パッドの組毎に1つのバイパスコンデンサが設けられた撮像ユニットの等価回路を示した図である。抵抗R1および抵抗R2は、撮像チップ100内部の抵抗である。具体的には、抵抗R1は、端子(パッド)の接触抵抗と撮像チップ100内部の配線抵抗である。抵抗R2は、撮像チップ100内部の動作状態に応じて変化する。つまり、撮像チップ100内部へ引き込まれる電流が内部動作に伴って変化することを意味する。インダクタンスL1は、ボンディングワイヤ110のインダクタンスである。インダクタンスL2は、もう一方の配線に起因するインダクタンスである。インダクタンスL3は、配線の引き回しの距離に応じたインダクタンスである。インダクタンスL4は、電源線のインダクタンスである。電源V1は、電源であり、容量C1は、バイパスコンデンサの容量である。
図24は、第3実施形態の撮像ユニットの等価回路を示した図である。インダクタンスL5は、インダクタンスL1に対して並列に接続されている。他の構成については、図23と同一である。
図25は、周波数特性を説明するための図である。図25(a)は、比較例の構成における周波数特性のシミュレーション結果を示す。縦軸は、ゲインを示し、横軸は周波数fを示す。シミュレーション条件は、R1を5Ω、R2を10Ω、L1を10nH、L2を10nH、L3を10nH、L4を100μH、C1を1μF、V1を3Vとする。この場合、図25(a)に示すように、バイパスコンデンサは、3MHz程度までの周波数に対して電源を安定化できる。
図25(b)は、第3実施形態の撮像ユニットにおける周波数特性のシミュレーション結果を示す。縦軸は、ゲインを示し、横軸は周波数fを示す。シミュレーション条件は、R1を5Ω、R2を10Ω、L1を10nH、L2を0H、L3を5nH、L4を100μH、L5を100μH、C1を1μF、V1を3Vとする。インダクタンスL1に関して、比較例では10nHに設定したのに対し、第3実施形態の撮像ユニットでは0Hに設定した。これは、配線を共有することにより、もう一方の配線に起因するインダクタンスは生じないからである。インダクタンスL2に関して、比較例では10nHに設定したのに対し、第3実施形態の撮像ユニットでは5Hに設定した。これは、上述のように、チップ実装面で電源パッド同士、GNDパッド同士を連結することにより、配線を引き回す距離が短縮されるからである。他のパラメータの値は、比較例と同様である。図25(b)に示すように、バイパスコンデンサは、5MHz程度までの周波数に対して電源を安定化できる。以上のように、シミュレーション結果から第3実施形態の撮像ユニットにより周波数特性が向上していることが確認できる。
第3実施形態ではコア基板112を用いて説明したが、コア基板112に代えて第2実施形態で示した各種のコア基板120を用いてもよい。コア基板120を用いる場合には、コア基板120の芯層をGND層として利用してもよい。また、芯層より下側の配線層を電源層として利用してもよい。また、チップ実装面において2つの電源パッド間を連結するとともに2つのGNDパッド間を連結したが、チップ実装面ではなく、芯層より上側の層、たとえばチップ実装面を形成する層の一つ下側の層、で複数の電源パッド間を連結するとともに複数のGNDパッド間を連結してもよい。また、3つ以上の電源パッド間を連結してもよい。3つ以上のGNDパッド間を連結してもよい。ただし、連結するパッド数が増えるにつれて、バイパスコンデンサの周波数特性は低下する。したがって、全ての電源パッド間、全てのGNDパッド間を連結しないことが好ましい。なお、連結されるパッド数は、バイパスコンデンサの周波数特性を考慮の上、適宜設定することが好ましい。複数の電源パッド間を連結することなく、複数のGNDパッド間を連結するようにしてもよい。複数のGNDパッド間を連結することなく、複数の電源パッド間を連結するようにしてもよい。
第1実施形態におけるカバーガラス160および第2実施形態におけるカバーガラス160は、互いに対応する要素である。第1実施形態における環囲部材140および第2実施形態における環囲部材140は、互いに対応する要素である。環囲部材は、撮像チップを環囲するフレームであってよい。フレームは、支持構造体であってよい。フレームは、少なくとも光学素子を支持する構造体であってよい。
第1実施形態におけるコア基板120、第2実施形態におけるコア基板120および第3実施形態におけるコア基板112は、撮像チップ100が実装される実装基板の一例であり、互いに対応する要素である。第1実施形態におけるコア基板120、第2実施形態におけるコア基板120および第3実施形態におけるコア基板112は、他の2つの層に接して挟まれた中間層である。
第1実施形態における絶縁層124および絶縁層136ならびに第2実施形態における絶縁層124および絶縁層136は、互いに対応する要素である。第1実施形態における配線パターン135、第2実施形態における配線層135は、互いに対応する要素である。
第1実施形態から第3実施形態において説明した各要素の構成は、任意の組み合わせで組み合わせて撮像ユニットまたは撮像装置等に適用できる。例えば、第1実施形態から第3実施形態において説明した各要素の構成は、任意の組み合わせで対応する要素に適用できる。
図26は、第4実施形態の撮像ユニット14の構成を示す図である。撮像ユニット14は、撮像チップ6100と、実装基板6120と、撮像チップ6100を環囲する環囲部材6140と、光学素子6160とを含んで構成される。実装基板6120は、絶縁層6136aと、絶縁層6136bと、絶縁層6136cと、絶縁層6136dと、絶縁層6136eと、第1金属層6135と、第2金属層6123と、第3金属層6190a、第4金属層6190bとを有する。
撮像ユニット14においてカバーガラス6160は、第1実施形態におけるカバーガラス160および第2実施形態におけるカバーガラス160に対応する。
環囲部材6140は、第1実施形態における環囲部材140および第2実施形態における環囲部材140に対応する。
実装基板6120は、第1実施形態におけるコア基板120、第2実施形態におけるコア基板120および第3実施形態におけるコア基板112に対応する。
絶縁層6136a、絶縁層6136b、絶縁層6136c、絶縁層6136d及び絶縁層6136eは、例えば樹脂層である。絶縁層6136a、絶縁層6136b、絶縁層6136c、絶縁層6136d及び絶縁層6136eは、第1実施形態における絶縁層124および絶縁層136ならびに第2実施形態における絶縁層124および絶縁層136等に対応する。
第1金属層6135は、例えば配線層である。第1金属層6135は、第1実施形態における配線パターン135、第2実施形態における配線層135等に対応する。
第2金属層6123は、中間層の一例である。第2金属層6123は、芯層の一例である。第2金属層6123は、第1実施形態における芯層123、芯層181、第1芯層323および第2芯層324ならびに第2実施形態における芯層123、第1芯層323および第2芯層324等に対応する。
よって、撮像ユニット14が有する撮像チップ6100、環囲部材6140、光学素子6160、絶縁層6136a、絶縁層6136b、絶縁層6136c、絶縁層6136d、絶縁層6136e、第1金属層6135および第2金属層6123には、第1実施形態から第3実施形態における対応する要素が有する任意の構成と同様の構成を適用できるので、説明を省略する。
実装基板6120において、光軸に沿って、撮像チップ6100、絶縁層6136a、第3金属層6190a、絶縁層6136b、第1金属層6135、絶縁層6136c、第2金属層6123、絶縁層6136d、第4金属層6190b、絶縁層6136eの順で配される。撮像チップ6100は、絶縁層6136a上に実装される。
第3金属層6190aは、絶縁層6136aにおいて撮像チップ6100が実装された面と反対側の面に位置する。第3金属層6190aは、絶縁層6136aおよび絶縁層6136aに接して挟まれている。第1金属層6135は、絶縁層6136bおよび絶縁層6136cに接して挟まれている。第2金属層6123は、絶縁層6136cおよび絶縁層6136dに接して挟まれている。第3金属層6190bは、絶縁層6136dおよび絶縁層6136eに接して挟まれている。
第3金属層6190aの材料としては、銅、ニッケル合金、鉄、アルミニウム等が挙げられる。第3金属層6190aは、一例として厚銅層である。第3金属層6190aは、実質的に金属性の平板であってよい。第3金属層6190aは、接地として使用されてよい。第3金属層6190aは、配線として使用されてもよい。第4金属層6190bの材料としては、銅、ニッケル合金、鉄、アルミニウム等が挙げられる。第4金属層6190bは、一例として厚銅層である。第4金属層6190bは、実質的に金属性の平板であってよい。第4金属層6190bは、接地として使用されてよい。第4金属層6190bは、配線として使用されてもよい。
実装基板6120においては、第3金属層6190a及び第4金属層6190bが設けるようにしたが、第3金属層6190a及び第4金属層6190bのいずれかの金属層だけを設けるようにしてもよい。第3金属層6190aだけを設ける場合、第3金属層6190aは、第2金属層6123より撮像チップ6100側に設けるようにしてもよい。第3金属層6190aは、第2金属層6123より撮像チップ6100側であり、かつ、第1金属層6135より撮像チップ6100側に設けるようにしてもよい。第3金属層6190aは、実装基板6120に設けられる金属層のうち最も撮像チップ6100側に設けるようにしてもよい。第3金属層6190aを撮像チップ6100のより近傍に設けることで、実装基板6120は、撮像チップ6100を実装する実装面の平面性を向上することができる。さらに、実装基板6120に実装される撮像チップ6100の平坦性を確保することができる。
実装基板6120においては、第3金属層6190a及び第4金属層6190bに加えて、第3金属層6190a及び第4金属層6190bと同様の剛性を有する金属層を1つ以上設けるようにしてもよい。これにより、実装基板6120は、撮像チップ6100を実装する実装面の平面性を向上することができる。さらに、実装基板6120に実装される撮像チップ6100の平坦性を確保することができる。
実装基板6120においては、第3金属層6190a及び第4金属層6190bに加えて、第3金属層6190a及び第4金属層6190bと同様の厚みを有する金属層を1つ以上設けるようにしてもよい。これにより、実装基板6120は、撮像チップ6100を実装する実装面の平面性を向上することができる。さらに、実装基板6120に実装される撮像チップ6100の平坦性を確保することができる。
第2金属層6123は、第3金属層6190aより剛性が高い。第2金属層6123は、第4金属層6190bより剛性が高い。第2金属層6123は、実装基板6120に含まれる層のいずれよりも剛性が高い。第2金属層6123は、接地として使用されてよい。第2金属層6123は、配線として使用されてよい。
絶縁層6136の厚みは、30μm〜40μm程度である。第1金属層6135の厚みは、30μm〜40μm程度である。第3金属層6190aの厚みは、30μm〜50μm程度である。第4金属層6190bの厚みは、30μm〜50μm程度である。第2金属層6123の厚みは、100μm〜400μm程度である。例えば、第2金属層6123が金属で形成される場合、第2金属層6123の厚みは100μm〜400μm程度である。第2金属層6123の厚みは、第3金属層6190aより厚い。第2金属層6123の厚みは、第4金属層6190bより厚い。第2金属層6123の厚みは、実装基板6120に含まれる層のうち厚みが最も厚い。
第2金属層6123は、第3金属層6190aの厚みの少なくとも2倍の厚みを有する。第2金属層6123は、第3金属層6190aの厚みの10倍以上であってよい。第3金属層6190aの厚みは、第1金属層6135の厚みより厚くてよい。第3金属層6190aの厚みは、絶縁層6136a、絶縁層6136b、絶縁層6136c、絶縁層6136d及び絶縁層6136eいずれの厚みより厚くてよい。第4金属層6190bの厚みは、第1金属層6135の厚みより厚くてよい。第4金属層6190bの厚みは、絶縁層6136a、絶縁層6136b、絶縁層6136c、絶縁層6136d及び絶縁層6136eいずれの厚みより厚くてよい。実装基板6120の厚みは、0.8mm〜3mm程度であってよい。実装基板6120の厚みは、第2金属層6123の厚みの倍以上であってよい。実装基板6120の厚みは、第2金属層6123の厚みの3倍以下であってよい。
実装基板6120においては、第1金属層6135に加えて、第1金属層6135と同様の剛性を有する金属層を1つ以上設けるようにしてもよい。この場合、当該金属層は、第2金属層6123に対して撮像チップ6100側に設けるようにしてもよいし、第2金属層6123に対して撮像チップ6100の反対側に設けるようにしてもよい。実装基板6120においては、第1金属層6135を設けなくてもよい。この場合、第1金属層6135と同様の剛性を有する金属層を1つ以上、第2金属層6123に対して撮像チップ6100の反対側に設けるようにしてもよい。
なお、第2金属層6123に代えて中間層を樹脂で形成してもよい。第2金属層6123に代えて中間層を樹脂で形成した場合、中間層の厚みは200μm〜400μm程度である。第2金属層6123に代えて中間層を樹脂で形成した場合、実装基板6120において、中間層は、複数の金属層に接して挟まれるようにしてもよいし、複数の樹脂層に接して挟まれるようにしてもよいし、金属層及び樹脂層に接して挟まれるようにしてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
10 撮像ユニット、11 撮像ユニット、14 撮像ユニット、20 撮像ユニット、30 撮像ユニット、40 撮像ユニット、50 撮像ユニット、60 撮像ユニット、70 撮像ユニット、80 撮像ユニット、90 撮像ユニット、100 撮像チップ、101 撮像領域、102 回路領域、103 電極部、104 バンプ、110 ボンディングワイヤ、113 取付部、120 コア基板、121 第1層、122 第2層、123 芯層、124 絶縁層、125 配線パターン、126 配線、127 配線、128 配線、129 サーマルビア、130 サーマルビア、131 ビア、132 絶縁体、133 配線、134 配線、135 配線パターン、136 絶縁層、137 ビア、138 凹部、139 樹脂材、140 環囲部材、150 ビス、160 カバーガラス、161 下端部、162 上端部、163 連結部、170 ソルダーレジスト、180 電子部品、181 芯層、210 ビス、211 位置決めピン、221 第1層、310 マスクゴム、320 光学ローパスフィルタ、323 第1芯層、324 第2芯層、325 断熱層、330 押さえ板、331 取付部、340 シャッタユニット、341 取付部、400 カメラ、410 光軸、420 コア基板、421 第1層、422 第2層、423 芯層、500 レンズユニット、550 レンズマウント、600 カメラボディ、620 ボディ基板、622 CPU、624 画像処理ASIC、634 背面表示部、650 ファインダ、652 ピント板、654 ペンタプリズム、656 ファインダ光学系、660 ボディマウント、670 ミラーボックス、672 メインミラー、674 サブミラー、680 合焦光学系、682 焦点検出センサ、112 コア基板、114 GND層、115 電源層、116 GNDパッド、117 電源パッド、118 連結部、119 連結部、121 第1層、122 第2層、123 芯層、125 配線層、126 配線、127 配線、128 配線、129 サーマルビア、130 サーマルビア、131 ビア、132 絶縁体、133 配線、134 配線、135 配線層、137 ビア、138 凹部、139 樹脂材、141 開口部、151 伸延部、152 配線、153 配線、170 ソルダーレジスト、226 配線、231 ビア、232 絶縁体、233 ビア、234 絶縁体、237 配線、238 ビア、239 絶縁体、242 絶縁体、251 バイパスコンデンサ、252 ビア、253 ビア、254 ビア、255 ビア、256 第1端子、257 第2端子、323 第1芯層、324 第2芯層、325 断熱層、351 伸延部、352 伸延部、353 伸延部、354 伸延部、355 伸延部、356 伸延部、357 伸延部、358 伸延部、6100 撮像チップ、6120 実装基板、6140 環囲部材、6160 カバーガラス、6120 実装基板、6136 絶縁層、6135 第1金属層、6123 第2金属層、6160 カバーガラス、6190 第3金属層

Claims (50)

  1. 第1絶縁層と、前記第1絶縁層の弾性率とは異なる弾性率を有する第2絶縁層と、前記第1絶縁層および前記第2絶縁層に挟まれ、前記第1絶縁層および前記第2絶縁層よりも剛性の高い芯層と、を備える基板。
  2. 前記第1絶縁層および前記第2絶縁層の少なくともいずれか一方の絶縁層は、ガラスクロスに熱硬化性樹脂を含浸させて形成された絶縁層である請求項1に記載の基板。
  3. 前記第1絶縁層および前記第2絶縁層に挟まれ、前記第1絶縁層および前記第2絶縁層よりも剛性の高い第2芯層と、
    前記芯層および前記第2芯層に挟まれ、前記芯層および前記第2芯層よりも熱伝導率の低い断熱層と、を備える請求項1または請求項2に記載の基板。
  4. 前記芯層の熱伝導率は、前記第2芯層の熱伝導率よりも大きい請求項3に記載の基板。
  5. 前記第2芯層の比熱容量は、前記芯層の比熱容量よりも大きい請求項3または請求項4に記載の基板。
  6. 前記第1絶縁層に形成された配線層を備える請求項1から請求項5のいずれか一項に記載の基板。
  7. 撮像チップと、
    請求項6に記載の基板とを備え、
    前記撮像チップは前記配線層に実装される撮像ユニット。
  8. 前記第1絶縁層の弾性率は、前記第2絶縁層の弾性率よりも小さい請求項7に記載の撮像ユニット。
  9. 撮像チップと、
    請求項1から請求項6のいずれか一項に記載の基板と、を備え、
    前記芯層は、前記撮像チップで発生した熱を伝熱経路を介して受け取る層である撮像ユニット。
  10. 前記伝熱経路は、前記第1絶縁層に設けられた貫通孔により形成される請求項9に記載の撮像ユニット。
  11. 前記貫通孔は、前記撮像チップの発熱領域に対応して設けられた請求項10に記載の撮像ユニット。
  12. 前記撮像チップは、前記芯層に接触して配置される請求項9に記載の撮像ユニット。
  13. 前記芯層は凹部を有し、前記撮像チップは前記凹部に収容されている請求項12に記載の撮像ユニット。
  14. 前記芯層における、前記撮像チップが配置される領域には、平面加工が施されている請求項12または13に記載の撮像ユニット。
  15. 第1絶縁層と、
    前記第1絶縁層に積層された芯層と、
    前記芯層に積層された第2絶縁層と、
    配線層とを含む基板であって、
    前記配線層は、前記芯層の外縁よりも外側へ伸延した伸延部を有すること
    を特徴とする基板。
  16. 請求項15に記載の基板において、
    前記配線層は、前記第1絶縁層の外縁よりも外側へ伸延していること
    を特徴とする基板。
  17. 請求項16に記載の基板において、
    前記配線層は、前記第2絶縁層の外縁よりも外側へ伸延していること
    を特徴とする基板。
  18. 請求項15から請求項17のいずれか一項に記載の基板において、
    前記配線層は、前記第2絶縁層に積層されていること
    を特徴とする基板。
  19. 請求項18に記載の基板において、
    前記第2絶縁層は、前記芯層の外縁よりも外側へ伸延していること
    を特徴とする基板。
  20. 請求項15から請求項17のいずれか一項に記載の基板において、
    第3絶縁層を更に含み、
    前記第3絶縁層は、前記第2絶縁層に積層されており、
    前記配線層は、前記第3絶縁層に積層されていること
    を特徴とする基板。
  21. 請求項20に記載の基板において、
    前記第3絶縁層は、前記芯層の外縁よりも外側へ伸延していること
    を特徴とする基板。
  22. 請求項15から請求項17のいずれか一項に記載の基板において、
    第3絶縁層と、
    第2配線層と、
    第4絶縁層とを更に含み、
    前記第3絶縁層は、前記第2絶縁層に積層されており、
    前記第2配線層は、前記第3絶縁層に積層されており、
    前記第4絶縁層は、前記第2配線層に積層されており、
    前記配線層は、前記第4絶縁層に積層されていること
    を特徴とする基板。
  23. 請求項22に記載の基板において、
    前記第4絶縁層は、前記芯層の外縁よりも外側へ伸延していること
    を特徴とする基板。
  24. 請求項15から請求項23のいずれか一項に記載の基板において、
    第5絶縁層を更に含み、
    前記第5絶縁層は、前記配線層に積層されていること
    を特徴とする基板。
  25. 請求項24に記載の基板において、
    前記第5絶縁層は、前記芯層の外縁よりも外側へ伸延していること
    を特徴とする基板。
  26. 請求項15から請求項25のいずれか一項に記載の基板において、
    第3配線層を更に含み、
    前記配線層と前記第3配線層とは貫通ビアを介して電気的に接続されていること
    を特徴とする基板。
  27. 請求項15から請求項26のいずれか一項に記載の基板において、
    前記伸延部は、前記基板の側面のうち第1側面のみから外側へ伸延していること
    を特徴とする基板。
  28. 請求項27に記載の基板において、
    前記第1側面における前記基板の積層方向に直交した方向である第1方向の前記伸延部の寸法は、前記第1側面における前記第1方向の前記芯層の寸法よりも短いこと
    を特徴とする基板。
  29. 請求項15から請求項26のいずれか一項に記載の基板において、
    前記伸延部は、前記基板の側面のうち第1側面及び前記第1側面とは異なる第2側面から外側へ伸延していること
    を特徴とする基板。
  30. 請求項15から請求項29のいずれか一項に記載の基板において、
    前記芯層は、金属で形成されていること
    を特徴とする基板。
  31. 請求項15から請求項29のいずれか一項に記載の基板において、
    前記芯層は、樹脂で形成されていること
    を特徴とする基板。
  32. 請求項15から請求項31のいずれか一項に記載の基板と、
    前記基板に載置される撮像チップとを備え、
    前記撮像チップは、前記配線層と電気的に接続されていること
    を特徴とする撮像ユニット。
  33. 請求項32に記載の撮像ユニットにおいて、
    前記配線層は、前記撮像チップから出力される信号を外部へ出力するための配線パターンであること
    を特徴とする撮像ユニット。
  34. 請求項32又は請求項33に記載の撮像ユニットにおいて、
    前記配線層は、外部から供給される電力を前記撮像チップへ供給するための配線パターンであること
    を特徴とする撮像ユニット。
  35. 第1絶縁層と、
    前記第1絶縁層に積層された芯層と、
    前記芯層に積層された第2絶縁層と、
    第1配線層と、
    第2配線層とを含む基板であって、
    前記第1配線層は、前記芯層の外縁よりも外側へ伸延した第1伸延部を有し、
    前記第2配線層は、前記芯層の外縁よりも外側へ伸延した第2伸延部を有すること
    を特徴とする基板。
  36. 請求項35に記載の基板において、
    前記第1配線層及び前記第2配線層はいずれも、前記芯層に対して前記第2絶縁層側に位置すること
    を特徴とする基板。
  37. 請求項35に記載の基板において、
    前記第1配線層は、前記芯層に対して前記第1絶縁層側に位置し、
    前記第2配線層は、前記芯層に対して前記第2絶縁層側に位置していること
    を特徴とする基板。
  38. 請求項35から請求項37のいずれか一項に記載の基板において、
    前記第1伸延部及び前記第2伸延部はいずれも、前記基板の側面のうち第1側面のみから外側へ伸延していること
    を特徴とする基板。
  39. 請求項35から請求項37のいずれか一項に記載の基板において、
    前記第1伸延部は、前記基板の側面のうち第1側面から外側へ伸延し、
    前記第2伸延部は、前記基板の側面のうち、前記第1側面から外側へ伸延することなく、前記第1側面とは異なる第2側面から外側へ伸延していること
    を特徴とする基板。
  40. 請求項35から請求項37のいずれか一項に記載の基板において、
    前記第1伸延部は、前記基板の側面のうち第1側面及び前記第1側面とは異なる第2側面から外側へ伸延し、
    前記第2伸延部は、前記基板の側面のうち第3側面及び前記第3側面とは異なる第4側面から外側へ伸延していること
    を特徴とする基板。
  41. 請求項35から請求項40のいずれか一項に記載の基板と、
    前記基板に載置される撮像チップとを備え、
    前記撮像チップは、前記第1配線層及び前記第2配線層のいずれの配線層とも電気的に接続されていること
    を特徴とする撮像ユニット。
  42. 請求項41に記載の撮像ユニットにおいて、
    前記第1配線層及び前記第2配線層のうち、一の配線層は、前記撮像チップから出力される信号を外部へ出力するための配線パターンであり、他の配線層は、外部から供給される電力を前記撮像チップへ供給するための配線パターンであること
    を特徴とする撮像ユニット。
  43. 請求項42に記載の撮像ユニットにおいて、
    前記一の配線層は、前記他の配線層よりも前記撮像チップ側に位置すること
    を特徴とする撮像ユニット。
  44. チップの電極と接続するための複数のボンディングパッドが設けられた第1層と、
    前記複数のボンディングパッドにおいて第1種類のボンディングパッドのうち少なくとも第1ボンディングパッドと第2ボンディングパッドとを接続する接続パターンと、
    前記接続パターンを介して前記第1ボンディングパッド及び前記第2ボンディングパッドと電気的に接続された貫通電極と、
    前記第1層とは異なる層であり、前記貫通電極に接続される第2層とを備えること
    を特徴とする基板。
  45. 請求項44に記載の基板において、
    前記複数のボンディングパッドにおいて前記第1種類とは異なる種類である第2種類のボンディングパッドのうち少なくとも第3ボンディングパッドと第4ボンディングパッドとを接続する第2接続パターンと、
    前記第2接続パターンを介して前記第3ボンディングパッド及び前記第4ボンディングパッドと電気的に接続された第2貫通電極と、
    前記第1層及び前記第2層とは異なる層であり、前記第2貫通電極に接続される第3層と、
    前記貫通電極及び前記第2貫通電極と電気的に接続されるバイパスコンデンサとを更に備えること
    を特徴とする基板。
  46. 請求項45に記載の基板において
    前記第2層は、電源パターンであり、
    前記第3層は、接地パターンであること
    を特徴とする基板。
  47. 請求項46に記載の基板において、
    前記第3層は、前記第2層よりも前記第1層側に形成されたこと
    を特徴とする基板。
  48. 前記接続パターンは、前記第1層に形成された請求項44から請求項47のいずれか1項に記載の基板。
  49. 請求項44から請求項47のいずれか一項に記載の基板と、
    前記基板に載置される撮像チップとを備え、
    前記撮像チップは、前記基板のボンディングパッドと電気的に接続されていること
    を特徴とする撮像ユニット。
  50. 請求項7から請求項14、請求項32から請求項34、請求項41から請求項43および請求項49のいずれか1項に記載の撮像ユニットを備える撮像装置。
JP2018100081A 2012-06-22 2018-05-24 基板、撮像ユニットおよび撮像装置 Active JP6711370B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012141508 2012-06-22
JP2012141508 2012-06-22
JP2012177980 2012-08-10
JP2012179095 2012-08-10
JP2012177980 2012-08-10
JP2012179095 2012-08-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017156964A Division JP6344516B2 (ja) 2012-06-22 2017-08-15 撮像ユニット、撮像装置、基板、および電子機器

Publications (2)

Publication Number Publication Date
JP2018166207A true JP2018166207A (ja) 2018-10-25
JP6711370B2 JP6711370B2 (ja) 2020-06-17

Family

ID=49768363

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014520869A Pending JPWO2013190748A1 (ja) 2012-06-22 2013-03-13 基板、撮像ユニットおよび撮像装置
JP2017156964A Active JP6344516B2 (ja) 2012-06-22 2017-08-15 撮像ユニット、撮像装置、基板、および電子機器
JP2018100081A Active JP6711370B2 (ja) 2012-06-22 2018-05-24 基板、撮像ユニットおよび撮像装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2014520869A Pending JPWO2013190748A1 (ja) 2012-06-22 2013-03-13 基板、撮像ユニットおよび撮像装置
JP2017156964A Active JP6344516B2 (ja) 2012-06-22 2017-08-15 撮像ユニット、撮像装置、基板、および電子機器

Country Status (6)

Country Link
US (3) US9743510B2 (ja)
EP (2) EP3592121B1 (ja)
JP (3) JPWO2013190748A1 (ja)
CN (2) CN109616485B (ja)
IN (1) IN2015DN00551A (ja)
WO (1) WO2013190748A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021066069A1 (ja) * 2019-09-30 2021-04-08 株式会社ニコン 撮像素子及び撮像装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3592121B1 (en) * 2012-06-22 2021-02-17 Nikon Corporation Substrate and imaging unit
US9741951B2 (en) * 2013-09-30 2017-08-22 Lg Chem, Ltd. Substrate for organic electronic device and method for manufacturing same
JP6357784B2 (ja) * 2014-02-03 2018-07-18 株式会社ニコン 撮像ユニット及び撮像装置
US10375280B2 (en) * 2014-07-18 2019-08-06 Fuji Corporation Imaging device with improved heat dissipation including a board section between a first and a second housing
WO2017090223A1 (ja) * 2015-11-24 2017-06-01 ソニー株式会社 撮像素子パッケージ、撮像装置及び撮像素子パッケージの製造方法
WO2017111125A1 (ja) * 2015-12-25 2017-06-29 太陽誘電株式会社 プリント配線板、及びカメラモジュール
JP6972523B2 (ja) * 2016-09-13 2021-11-24 セイコーエプソン株式会社 電子機器
US10133158B2 (en) * 2016-10-17 2018-11-20 Panasonic Intellectual Property Management Co., Ltd. Imaging device
JP7383866B2 (ja) * 2017-01-09 2023-11-21 サムソン エレクトロ-メカニックス カンパニーリミテッド. プリント回路基板
JP2018120968A (ja) * 2017-01-25 2018-08-02 太陽誘電株式会社 プリント配線板、プリント配線板を用いたモジュールおよびプリント配線板を用いたカメラモジュール
US10580725B2 (en) * 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
JP6745770B2 (ja) 2017-08-22 2020-08-26 太陽誘電株式会社 回路基板
JP6783724B2 (ja) * 2017-08-22 2020-11-11 太陽誘電株式会社 回路基板
US10602608B2 (en) 2017-08-22 2020-03-24 Taiyo Yuden Co., Ltd. Circuit board
JP2019076358A (ja) * 2017-10-24 2019-05-23 オリンパス株式会社 撮像モジュール、内視鏡、撮像モジュールの製造方法
DE102018109920A1 (de) * 2018-04-25 2019-10-31 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Kühlung von leistungselektronischen Schaltungen
TW202015208A (zh) * 2018-10-09 2020-04-16 南茂科技股份有限公司 基板結構以及半導體封裝
JP2020064998A (ja) * 2018-10-18 2020-04-23 キヤノン株式会社 実装基板およびその製造方法
EP3886170A4 (en) * 2018-11-20 2022-08-17 LG Innotek Co., Ltd. SUBSTRATE FOR AN IMAGE SENSOR
WO2021010173A1 (ja) * 2019-07-12 2021-01-21 ソニーセミコンダクタソリューションズ株式会社 配線モジュール及び撮像装置
JP7262626B2 (ja) * 2020-01-22 2023-04-21 日立Astemo株式会社 撮像装置
US12035060B2 (en) * 2021-11-05 2024-07-09 Omnivision Technologies, Inc. Stacked image sensor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057057A (ja) * 1990-11-29 1993-01-14 Mitsui Toatsu Chem Inc フレキシブル配線基板
JPH07307572A (ja) * 1994-05-13 1995-11-21 Cmk Corp フレキシブルプリント配線板およびリジッド・フレックスプリント配線板
JP2003101243A (ja) * 2001-09-25 2003-04-04 Shinko Electric Ind Co Ltd 多層配線基板および半導体装置
JP2003124383A (ja) * 2001-10-18 2003-04-25 Hitachi Ltd 半導体装置と電子装置
JP2005203420A (ja) * 2004-01-13 2005-07-28 Murata Mach Ltd 電子回路基板
JP2007150101A (ja) * 2005-11-29 2007-06-14 Sony Corp モジュール基板及び撮像装置
JP2008088280A (ja) * 2006-10-02 2008-04-17 Sumitomo Bakelite Co Ltd プリプレグ、回路基板および半導体装置
WO2009081518A1 (ja) * 2007-12-26 2009-07-02 Panasonic Corporation 半導体装置および多層配線基板
WO2012014875A1 (ja) * 2010-07-30 2012-02-02 京セラ株式会社 絶縁シート、その製造方法及びその絶縁シートを用いた構造体の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473695A (en) * 1987-09-14 1989-03-17 Mitsubishi Plastics Ind Substrate for printed-circuit board
JP2003110892A (ja) * 2001-09-26 2003-04-11 Sanyo Electric Co Ltd カメラモジュール
JP2003234926A (ja) * 2002-02-08 2003-08-22 Seiko Precision Inc 固体撮像装置
JP2004356569A (ja) 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
TWI296154B (en) 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
JP4089629B2 (ja) * 2004-01-27 2008-05-28 カシオ計算機株式会社 光センサモジュール
JP2005284147A (ja) 2004-03-30 2005-10-13 Fuji Photo Film Co Ltd 撮像装置
KR100870216B1 (ko) * 2004-05-27 2008-11-24 이비덴 가부시키가이샤 다층 프린트 배선판
JP2007028430A (ja) * 2005-07-20 2007-02-01 Kyocera Corp カメラモジュール
WO2007013234A1 (ja) * 2005-07-28 2007-02-01 Nec Corporation 絶縁材料、配線基板及び半導体装置
CN101321813B (zh) * 2005-12-01 2012-07-04 住友电木株式会社 预成型料、预成型料的制造方法、基板及半导体装置
MY146044A (en) * 2005-12-01 2012-06-15 Sumitomo Bakelite Co Prepreg, method for manufacturing prepreg, substrate, and semiconductor device
WO2008056500A1 (fr) * 2006-11-10 2008-05-15 Nec Corporation Substrat à circuit multicouche
EP2173146A1 (en) * 2007-07-13 2010-04-07 Ibiden Co., Ltd. Wiring board and manufacturing method thereof
JP5771987B2 (ja) * 2008-03-31 2015-09-02 住友ベークライト株式会社 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
JP5397037B2 (ja) 2009-06-25 2014-01-22 株式会社ニコン 固体撮像装置
JP2011059272A (ja) 2009-09-08 2011-03-24 Canon Inc 撮像装置
WO2011037265A1 (ja) * 2009-09-28 2011-03-31 京セラ株式会社 構造体およびその製造方法
JP2011228676A (ja) * 2010-03-29 2011-11-10 Kyocera Corp 配線基板およびその実装構造体
JP5582904B2 (ja) 2010-07-22 2014-09-03 矢崎総業株式会社 メタルコア基板とその製造方法
EP3592121B1 (en) * 2012-06-22 2021-02-17 Nikon Corporation Substrate and imaging unit
EP2981158B1 (en) * 2013-03-27 2018-09-19 KYOCERA Corporation Wiring board and mounting structure using same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057057A (ja) * 1990-11-29 1993-01-14 Mitsui Toatsu Chem Inc フレキシブル配線基板
JPH07307572A (ja) * 1994-05-13 1995-11-21 Cmk Corp フレキシブルプリント配線板およびリジッド・フレックスプリント配線板
JP2003101243A (ja) * 2001-09-25 2003-04-04 Shinko Electric Ind Co Ltd 多層配線基板および半導体装置
JP2003124383A (ja) * 2001-10-18 2003-04-25 Hitachi Ltd 半導体装置と電子装置
JP2005203420A (ja) * 2004-01-13 2005-07-28 Murata Mach Ltd 電子回路基板
JP2007150101A (ja) * 2005-11-29 2007-06-14 Sony Corp モジュール基板及び撮像装置
JP2008088280A (ja) * 2006-10-02 2008-04-17 Sumitomo Bakelite Co Ltd プリプレグ、回路基板および半導体装置
WO2009081518A1 (ja) * 2007-12-26 2009-07-02 Panasonic Corporation 半導体装置および多層配線基板
WO2012014875A1 (ja) * 2010-07-30 2012-02-02 京セラ株式会社 絶縁シート、その製造方法及びその絶縁シートを用いた構造体の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021066069A1 (ja) * 2019-09-30 2021-04-08 株式会社ニコン 撮像素子及び撮像装置
JPWO2021066069A1 (ja) * 2019-09-30 2021-04-08
JP7384213B2 (ja) 2019-09-30 2023-11-21 株式会社ニコン 撮像素子及び撮像装置

Also Published As

Publication number Publication date
CN109616485A (zh) 2019-04-12
US10412824B2 (en) 2019-09-10
EP3592121A1 (en) 2020-01-08
US9743510B2 (en) 2017-08-22
JP2018029180A (ja) 2018-02-22
JP6711370B2 (ja) 2020-06-17
EP2866535A1 (en) 2015-04-29
CN109616485B (zh) 2024-08-27
JP6344516B2 (ja) 2018-06-20
CN104584701B (zh) 2018-11-13
EP2866535B1 (en) 2019-09-04
JPWO2013190748A1 (ja) 2016-02-08
US11343907B2 (en) 2022-05-24
EP3592121B1 (en) 2021-02-17
US20170374735A1 (en) 2017-12-28
WO2013190748A1 (ja) 2013-12-27
CN104584701A (zh) 2015-04-29
US20150181698A1 (en) 2015-06-25
US20190350076A1 (en) 2019-11-14
EP2866535A4 (en) 2016-03-16
IN2015DN00551A (ja) 2015-06-26

Similar Documents

Publication Publication Date Title
JP6344516B2 (ja) 撮像ユニット、撮像装置、基板、および電子機器
JP6597729B2 (ja) 撮像ユニットおよび撮像装置
JP6998725B2 (ja) 基板積層体、および、撮像装置
JP6149442B2 (ja) 撮像ユニット及び撮像装置
JP7406314B2 (ja) 電子モジュール及び機器
JP6756357B2 (ja) 撮像装置
JP6191254B2 (ja) 撮像ユニットおよび撮像装置
JP6443494B2 (ja) 撮像ユニット及び撮像装置
JP2019017109A (ja) 撮像ユニット、撮像装置及び電子デバイス
JP2014217016A (ja) 撮像ユニット、撮像装置及び電子デバイス
JP2019176516A (ja) 撮像ユニットおよび撮像装置
JP2017200244A (ja) 撮像ユニットおよび撮像装置
JP2018121367A (ja) 撮像ユニットおよび撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200317

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200511

R150 Certificate of patent or registration of utility model

Ref document number: 6711370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250