[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2018026540A - Display module including array of led chip group - Google Patents

Display module including array of led chip group Download PDF

Info

Publication number
JP2018026540A
JP2018026540A JP2017127869A JP2017127869A JP2018026540A JP 2018026540 A JP2018026540 A JP 2018026540A JP 2017127869 A JP2017127869 A JP 2017127869A JP 2017127869 A JP2017127869 A JP 2017127869A JP 2018026540 A JP2018026540 A JP 2018026540A
Authority
JP
Japan
Prior art keywords
led chip
electrode pad
individual electrode
display module
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017127869A
Other languages
Japanese (ja)
Other versions
JP6438536B2 (en
Inventor
キム,ジンモ
Jin Mo Kim
チォイ,ジンウォン
Jin Won Choi
フォ,ジミン
Ji Min Her
シン,ヨンファン
Young Hwan Shin
ハン,ソル
Sol Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumens Co Ltd
Original Assignee
Lumens Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160157045A external-priority patent/KR20180018246A/en
Application filed by Lumens Co Ltd filed Critical Lumens Co Ltd
Publication of JP2018026540A publication Critical patent/JP2018026540A/en
Application granted granted Critical
Publication of JP6438536B2 publication Critical patent/JP6438536B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a display module in which color reproducibility is improved significantly.SOLUTION: A display module includes a substrate 110, multiple electrode patterns including first individual electrode pads 131 formed on the substrate side by side in the lateral direction, second individual electrode pads 132, third individual electrode pads 133, and common electrode pads formed on these electrode pads side by side in the longitudinal direction, and an LED chip group including a first LED chip 151 where a one side (1-1)th electrode 151a being bonded to the first individual electrode pad and the other side (1-2)th electrode being bonded to the common electrode pad are formed, a second LED chip 153 being bonded to the second individual electrode pad, and a third LED chip 155 being bonded to the third individual electrode pad. The first LED chip, second LED chip and third LED chip are connected individually with the input power supply, and can be controlled individually.SELECTED DRAWING: Figure 3

Description

本発明は、行列状に配列されたLEDチップグループのアレイを含み、各LEDチップグループがそれぞれ異なる波長の光を発する第1LEDチップ、第2LEDチップ、及び第3LEDチップを含むディスプレイモジュールに関する。   The present invention relates to a display module that includes an array of LED chip groups arranged in a matrix, and each LED chip group emits light of a different wavelength, and includes a first LED chip, a second LED chip, and a third LED chip.

LEDがバックライト光源に用いられるディスプレイ装置の代わりに、それぞれ異なる波長の光を発する各LEDがグループ化されてピクセルを構成するフル−カラーLEDディスプレイ装置が提案されている。このとき、各ピクセルは、赤色LED、緑色LED、及び青色LEDで構成されるか、又は赤色LED、緑色LED、青色LED、及び白色LEDで構成される。このようなLEDディスプレイ装置において、赤色LED、緑色LED、及び青色LEDのそれぞれがパッケージ単位で製作されて基板上に実装されるが、この場合、各ピクセルを構成する各LED間の距離が遠くなり、高品質の解像度を得ることが難しい。そして、パッケージ単位の各LEDでピクセルを構成する場合、最近注目されているマイクロLEDディスプレイ装置への適用が難しかった。また、従来、一つのパッケージ内に一つのピクセルを構成する赤色LED、緑色LED、及び青色LEDを実装したLEDピクセルユニットが提案されている。この場合、一つのピクセル内の各LED間の間隔、すなわち、各サブピクセル間の間隔が減少するが、ピクセル間の間隔を減少させることが難しかった。また、赤色LED、緑色LED、及び青色LEDの間に光の干渉が発生するおそれがあった。   Instead of a display device in which LEDs are used as a backlight light source, a full-color LED display device has been proposed in which LEDs emitting light of different wavelengths are grouped to form pixels. At this time, each pixel is configured by a red LED, a green LED, and a blue LED, or is configured by a red LED, a green LED, a blue LED, and a white LED. In such an LED display device, each of the red LED, the green LED, and the blue LED is manufactured in a package unit and mounted on a substrate. In this case, the distance between the LEDs constituting each pixel is increased. Difficult to get high quality resolution. And when it comprises a pixel with each LED of a package unit, application to the micro LED display apparatus which attracted attention recently was difficult. Conventionally, an LED pixel unit has been proposed in which a red LED, a green LED, and a blue LED constituting one pixel are mounted in one package. In this case, the distance between the LEDs in one pixel, that is, the distance between the sub-pixels is reduced, but it is difficult to reduce the distance between the pixels. Further, there is a possibility that light interference may occur between the red LED, the green LED, and the blue LED.

そこで、本発明の発明者は、ピクセル間の間隔を減少させるために、基板上に赤色LEDチップ、緑色LEDチップ、及び青色LEDチップを含む各グループを行列状に配列することによってLEDディスプレイモジュールを具現しようと試みた。しかし、基板上に微細サイズを有する各LEDチップを一定高さ及び一定間隔を有するように実装することは難しかった。基板上に実装されたLEDチップの高さの差及び間隔の差は、色再現性を低下させる。また、基板上の電極パッドとLEDチップとの間の電気的連結のためにワイヤボンディングが必要であったが、このようなワイヤボンディングにより、一つの製品を作るために少なくとも数十時間〜数百時間の作業時間が必要とされる。   Therefore, the inventors of the present invention arranged the LED display module by arranging each group including a red LED chip, a green LED chip, and a blue LED chip in a matrix on the substrate in order to reduce the spacing between pixels. I tried to embody. However, it has been difficult to mount each LED chip having a fine size on a substrate so as to have a constant height and a constant interval. The difference in height and spacing between the LED chips mounted on the substrate reduces the color reproducibility. In addition, wire bonding is necessary for electrical connection between the electrode pad on the substrate and the LED chip. By such wire bonding, at least several tens of hours to several hundreds are required to produce one product. Time working hours are needed.

特に、基板上に数十個〜数百個のLEDチップを実装する過程でLEDチップが所望の位置に正確に位置せず、設計時に目標とした発光パターンを具現できず、激しい色偏差が発生した。   In particular, during the process of mounting several tens to several hundreds of LED chips on a substrate, the LED chips are not accurately positioned at the desired position, and the target light emission pattern cannot be realized at the time of design, resulting in severe color deviation. did.

本発明は、上記従来技術の問題点に鑑みてなされたものであって、本発明の目的は、基板上に行列状に配列された複数のLEDチップグループのそれぞれに含まれる異なる波長の光を発する各LEDチップの実装高さが均一で、色再現性を大きく向上させたディスプレイモジュールを提供することにある。   The present invention has been made in view of the above-described problems of the prior art, and an object of the present invention is to provide light of different wavelengths included in each of a plurality of LED chip groups arranged in a matrix on a substrate. An object of the present invention is to provide a display module in which the mounting height of each LED chip is uniform and the color reproducibility is greatly improved.

上記目的を達成するためになされた本発明の一態様によるディスプレイモジュールは、基板と、前記基板上に横方向に並んで形成された第1個別電極パッド、第2個別電極パッド、及び第3個別電極パッドと、前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドに縦方向に並んで形成された共通電極パッドとを含む複数の電極パターンと、前記第1個別電極パッドにボンディングされる一側の第1−1電極及び前記共通電極パッドにボンディングされる他側の第1−2電極が形成された第1LEDチップ、前記第2個別電極パッドにボンディングされる一側の第2−1電極及び前記共通電極パッドにボンディングされる他側の第2−2電極が形成された第2LEDチップ、及び前記第3個別電極パッドにボンディングされる一側の第3−1電極及び前記共通電極パッドにボンディングされる他側の第3−2電極が形成された第3LEDチップを含むLEDチップグループと、を備え、前記LEDチップグループの前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップは、前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドを介してそれぞれ入力電源に個別に接続され、それぞれ前記共通電極パッドに接続されて、それぞれ独立制御が可能であることを特徴とする。   In order to achieve the above object, a display module according to an aspect of the present invention includes a substrate, a first individual electrode pad, a second individual electrode pad, and a third individual electrode formed side by side on the substrate. A plurality of electrode patterns including an electrode pad, a first individual electrode pad, a second individual electrode pad, and a common electrode pad formed in a vertical direction on the third individual electrode pad; A first LED chip on which a first 1-1 electrode on one side bonded to an electrode pad and a first-2 electrode on the other side bonded to the common electrode pad are formed, and one bonded to the second individual electrode pad. A second LED chip on which a second 2-1 electrode on the side and a second 2-2 electrode on the other side bonded to the common electrode pad are formed, and a bond on the third individual electrode pad. An LED chip group including a third LED chip on which a third electrode on one side to be bonded and a third electrode on the other side bonded to the common electrode pad are formed. The first LED chip, the second LED chip, and the third LED chip are individually connected to an input power source through the first individual electrode pad, the second individual electrode pad, and the third individual electrode pad, Each is connected to the common electrode pad and can be independently controlled.

前記LEDチップグループは、前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップがそれぞれ異なる波長の光を発光し、前記基板上に全体的に同じ高さに行列配列され得る。
前記LEDチップグループは、複数であり、前記複数のLEDチップグループのそれぞれの横方向の間隔と縦方向の間隔は、それぞれ同じである。
前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップが一定の間隔で並んでアレイされるように前記基板上に形成された電極パターンの横方向の間隔と縦方向の間隔がそれぞれ同一に形成され得る。
In the LED chip group, the first LED chip, the second LED chip, and the third LED chip emit light having different wavelengths, respectively, and may be arranged in a matrix at the same height on the substrate.
The LED chip groups are plural, and the horizontal intervals and vertical intervals of the plurality of LED chip groups are the same.
The horizontal and vertical intervals of the electrode patterns formed on the substrate are the same so that the first LED chip, the second LED chip, and the third LED chip are arrayed at a predetermined interval. Can be formed.

前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップが一定の間隔で並んでアレイされるように前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドが一定の間隔で並んで形成され得る。
前記複数の電極パターンは、一定のパターンと一定の高さとを有するように形成され得る。
前記共通電極パッドは、前記第1−2電極、前記第2−2電極、及び前記第3−2電極がそれぞれ接続される第1ブランチ、第2ブランチ、及び第3ブランチを含み得る。
The first individual electrode pad, the second individual electrode pad, and the third individual electrode pad are constant so that the first LED chip, the second LED chip, and the third LED chip are arrayed at a predetermined interval. Can be formed side by side.
The plurality of electrode patterns may be formed to have a certain pattern and a certain height.
The common electrode pad may include a first branch, a second branch, and a third branch to which the first-2 electrode, the second-2 electrode, and the third-2 electrode are respectively connected.

前記第1ブランチ、前記第2ブランチ、及び前記第3ブランチの各々は、LEDチップの他側のボンディング用バンプがボンディングされる領域であり得る。
前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドは、前記LEDチップの一側のボンディング用バンプがボンディングされる領域であり得る。
前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドは、第2エッジ線に一致する一側端部と、その反対側で前記共通電極パッドの近くに隣接する他側端部と、横方向に平行な側部を含み得る。
前記基板は、平らな面を有するリジッドタイプであるか、又はフレキシブルタイプであり得る。
Each of the first branch, the second branch, and the third branch may be a region where a bonding bump on the other side of the LED chip is bonded.
The first individual electrode pad, the second individual electrode pad, and the third individual electrode pad may be a region where a bonding bump on one side of the LED chip is bonded.
The first individual electrode pad, the second individual electrode pad, and the third individual electrode pad are one end that coincides with the second edge line, and the other adjacent to the common electrode pad on the opposite side. It may include side edges and laterally parallel sides.
The substrate may be a rigid type having a flat surface or a flexible type.

本発明によれば、多量のチップを適用してディスプレイモジュールを生産する工程において、基板上に多数の発光ダイオードチップを正確な位置に位置させ、それぞれの発光ダイオードチップの電気的連結を所望のパターンで設計可能であり、それぞれの発光ダイオードチップのワイヤボンディングで電気的に連結する工程を省略することによって、工程時間の短縮を通じた原価節減及び生産性向上を達成し、不良問題や製品の性能の低下などの問題を解決することができる。   According to the present invention, in a process of producing a display module by applying a large number of chips, a plurality of light emitting diode chips are positioned at accurate positions on a substrate, and electrical connection of each light emitting diode chip is performed in a desired pattern. By omitting the process of electrically connecting each LED chip by wire bonding, cost savings and productivity improvement can be achieved through shortening the process time, and defect problems and product performance can be improved. Problems such as degradation can be solved.

本発明の一実施形態によるディスプレイモジュールの基板及び基板上に行列状に配列されて形成された各電極パターンのアレイを示した平面図である。1 is a plan view showing a substrate of a display module according to an embodiment of the present invention and an array of electrode patterns formed in a matrix on the substrate. 図1に示した各電極パターンに行列状に配列された各LEDチップグループを含むディスプレイモジュールを示す平面図である。FIG. 2 is a plan view showing a display module including LED chip groups arranged in a matrix in each electrode pattern shown in FIG. 1. LEDチップグループを説明するための断面図である。It is sectional drawing for demonstrating a LED chip group. 本発明の他の実施形態によるディスプレイモジュールを示す平面図である。FIG. 6 is a plan view showing a display module according to another embodiment of the present invention. 本発明の一実施形態によるディスプレイモジュールの製造方法を説明するフローチャートである。5 is a flowchart illustrating a method for manufacturing a display module according to an exemplary embodiment of the present invention. 本発明の一実施形態によるディスプレイモジュール製造のために各LEDチップを転写プリンティング方式で基板に実装する方法を説明する概略図である。FIG. 3 is a schematic view illustrating a method of mounting each LED chip on a substrate by a transfer printing method for manufacturing a display module according to an embodiment of the present invention.

以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。本明細書では、それぞれ異なる実施形態であっても、同一又は類似した構成に対しては同一又は類似した参照番号を付与し、その説明は最初の説明を参照するものとする。   Hereinafter, specific examples of embodiments for carrying out the present invention will be described in detail with reference to the drawings. In the present specification, the same or similar components are given the same or similar reference numerals even in different embodiments, and the description thereof refers to the first description.

図1は、本発明の一実施例形態によるディスプレイモジュールの基板及び基板上に行列状に配列されて形成された各電極パターンのアレイを示した平面図である。図2は、図1に示した各電極パターンに行列状に配列された各LEDチップグループを含むディスプレイモジュールを示す平面図である。図3は、LEDチップグループを説明するための断面図である。   FIG. 1 is a plan view showing a substrate of a display module according to an embodiment of the present invention and an array of electrode patterns formed in a matrix on the substrate. FIG. 2 is a plan view showing a display module including each LED chip group arranged in a matrix in each electrode pattern shown in FIG. FIG. 3 is a cross-sectional view for explaining the LED chip group.

図1〜図3を参照すると、本発明の一実施形態によるディスプレイモジュール100は、矩形状の基板110と、この基板110上に一定高さを有するように行列状に配列されて形成された複数の電極パターン130と、各電極パターン130に対応するように基板110上に行列状に配列された複数のLEDチップグループ150とを含む。   1 to 3, a display module 100 according to an exemplary embodiment of the present invention includes a rectangular substrate 110 and a plurality of substrates 110 arranged in a matrix so as to have a certain height on the substrate 110. Electrode patterns 130 and a plurality of LED chip groups 150 arranged in a matrix on the substrate 110 so as to correspond to the electrode patterns 130.

基板110は、各電極パターン130が形成され、その上にLEDチップ(151、153、155)が実装される対象物であり、基板110として、多数のLEDチップ(151、153、155)が一定高さで実装されるように平らなものが用いられる。よって、基板110は、平らな面を有する場合、リジッド(rigid)タイプであるか、又はフレキシブル(flexible)タイプである。具体的に、基板110は、リジッド(剛性)なプラスチック基板、セラミック基板、若しくはガラス基板であるか、又はFPCBなどのフレキシブル基板である。   The substrate 110 is an object on which the LED patterns 130 are formed and the LED chips (151, 153, 155) are mounted thereon. As the substrate 110, a large number of LED chips (151, 153, 155) are fixed. A flat thing is used so that it may be mounted in height. Accordingly, when the substrate 110 has a flat surface, the substrate 110 may be a rigid type or a flexible type. Specifically, the substrate 110 is a rigid plastic substrate, a ceramic substrate, a glass substrate, or a flexible substrate such as an FPCB.

上述したように、複数の電極パターン130は、基板110上に行列状に配列されて形成され、全体的に同一の高さを有する。例えば、基板110の平らな一面に一定厚さで形成された導電性金属膜をエッチングなどを用いて部分的に除去するか、又は基板110の平らな一面にマスクを用いて一定パターンを有する導電性金属膜を一定高さに形成することによって、一定高さを有する複数の電極パターン130が形成される。   As described above, the plurality of electrode patterns 130 are formed in a matrix on the substrate 110 and have the same height as a whole. For example, a conductive metal film formed with a certain thickness on a flat surface of the substrate 110 may be partially removed by etching or the like, or a conductive material having a certain pattern may be used using a mask on the flat surface of the substrate 110. By forming the conductive metal film at a certain height, a plurality of electrode patterns 130 having a certain height are formed.

そして、複数の電極パターン130は、横方向及び縦方向を含む行列配列に形成されるが、本実施形態において、横方向は、図1及び図2に示す線Lxに平行な方向と定義し、縦方向は、図1及び図2に示す線Lyに平行な方向と定義する。   The plurality of electrode patterns 130 are formed in a matrix arrangement including a horizontal direction and a vertical direction. In the present embodiment, the horizontal direction is defined as a direction parallel to the line Lx shown in FIGS. The vertical direction is defined as a direction parallel to the line Ly shown in FIGS.

各電極パターン130のそれぞれは、行列配列の縦方向に平行な第1エッジ線EL’に沿って整列された共通電極パッド139と、第1エッジ線EL’に平行な第2エッジ線ELに沿って整列されて、第1エッジ線EL’と第2エッジ線ELとの間に位置する第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133とを含む。   Each of the electrode patterns 130 includes a common electrode pad 139 aligned along a first edge line EL ′ parallel to the vertical direction of the matrix arrangement, and a second edge line EL parallel to the first edge line EL ′. And a first individual electrode pad 131, a second individual electrode pad 132, and a third individual electrode pad 133 that are positioned between the first edge line EL ′ and the second edge line EL.

このとき、第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133は、完成した電気回路内でそれぞれ入力電源(図示せず)に個別に連結され、以下で詳細に説明する各LEDチップの独立的な制御を可能にする。   At this time, the first individual electrode pad 131, the second individual electrode pad 132, and the third individual electrode pad 133 are individually connected to an input power source (not shown) in the completed electric circuit, and will be described in detail below. Allows independent control of each LED chip described.

また、共通電極パッド139は、第1エッジ線EL’を基準にして内側に向かって略矩形状に窪んだ2個の溝と、これら2個の溝によってその形状が限定された3個のブランチ、すなわち、第1ブランチ136、第2ブランチ137、及び第3ブランチ138とを含む。第1ブランチ136、第2ブランチ137、及び第3ブランチ138のそれぞれは、各LEDチップの一側のボンディング用バンプがボンディングされる領域を定義するものであって、各LEDチップをフリップチップボンディングするとき、各ボンディング用バンプの所望しないねじれ又は滑りによって発生するショート不良などを防止するのに寄与する。   The common electrode pad 139 has two grooves that are recessed inward in a substantially rectangular shape with respect to the first edge line EL ′, and three branches whose shape is limited by the two grooves. That is, the first branch 136, the second branch 137, and the third branch 138 are included. Each of the first branch 136, the second branch 137, and the third branch 138 defines a region where a bonding bump on one side of each LED chip is bonded, and each LED chip is flip-chip bonded. At this time, it contributes to preventing short-circuit failure caused by undesired twisting or slipping of each bonding bump.

以下で詳細に説明するそれぞれ異なる波長のLEDチップ、すなわち、第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155が一定間隔に並んでアレイされるように、第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133は一定間隔を有して並んで形成される。第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133のそれぞれは、各LEDチップの他側のボンディング用バンプがボンディングされる領域を限定する。   The first individual electrode pads 131, the first LED pads 151, the second LED chips 153, and the third LED chips 155 are arranged at regular intervals so as to be described in detail below. The two individual electrode pads 132 and the third individual electrode pad 133 are formed side by side with a predetermined interval. Each of the first individual electrode pad 131, the second individual electrode pad 132, and the third individual electrode pad 133 defines a region where the bonding bump on the other side of each LED chip is bonded.

また、第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133は、第2エッジ線ELに一致する一側端部(131b、132b、133b)と、その反対側で共通電極パッド139に近く隣接している他側端部(131c、132c、133c)と、横方向に平行な側部(131a、132a、133a)とを含む。また、第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133は、一側端部(131b、132b、133b)側に位置する狭幅部と、他側端部(131c、132c、133b)側に位置して、狭幅部より大きい幅を有する広幅部とを含む。バンプが形成される位置は広幅部上に定められる。   The first individual electrode pad 131, the second individual electrode pad 132, and the third individual electrode pad 133 are on one side end portions (131b, 132b, 133b) that coincide with the second edge line EL and on the opposite side. It includes other side end portions (131c, 132c, 133c) which are close to and adjacent to the common electrode pad 139 and side portions (131a, 132a, 133a) parallel to the lateral direction. In addition, the first individual electrode pad 131, the second individual electrode pad 132, and the third individual electrode pad 133 have a narrow width portion located on one side end portion (131b, 132b, 133b) side and an other end portion ( 131c, 132c, 133b) and a wide portion having a width larger than the narrow portion. The position where the bump is formed is determined on the wide portion.

個別電極パッド(131、132、133)の他側端部(131c、132c、133c)は、第1エッジ線EL’に一致する共通電極パッド139のブランチ(136、137、138)の各端部(136’、137’、138’)に平行して、近くに隣接して位置する。   The other end portions (131c, 132c, 133c) of the individual electrode pads (131, 132, 133) are the end portions of the branches (136, 137, 138) of the common electrode pad 139 that coincide with the first edge line EL ′. Parallel to (136 ′, 137 ′, 138 ′) and located close adjacent.

図1及び図2に示すように、複数のLEDチップグループ150のそれぞれは、縦方向に沿って一列にアレイされて、それぞれ異なる波長の光を発する第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155を含む。本実施形態において、第1LEDチップ151は、電力印加によって略赤色波長帯の光を発する赤色LEDチップであり、第2LEDチップ153は、緑色波長帯の光を発する緑色LEDチップであり、第3LEDチップ155は、青色波長帯の光を発する青色LEDチップである。   As shown in FIGS. 1 and 2, each of the plurality of LED chip groups 150 is arranged in a line along the vertical direction, and emits light of different wavelengths, and the first LED chip 151, the second LED chip 153, and 3 LED chips 155 are included. In the present embodiment, the first LED chip 151 is a red LED chip that emits light in a substantially red wavelength band when power is applied, the second LED chip 153 is a green LED chip that emits light in a green wavelength band, and the third LED chip. Reference numeral 155 denotes a blue LED chip that emits light in a blue wavelength band.

第1LEDチップ151は、第1−1バンプ171aによって第1個別電極パッド131にボンディングされる第1−1電極151aと、第1−2バンプ171bによって共通電極パッド139の第1ブランチ136にボンディングされる第1−2電極151bとを基板110に向い合う面に備える。   The first LED chip 151 is bonded to the first branch 151 of the common electrode pad 139 by the 1-1 electrode 151a and the 1-2 bump 171b, which are bonded to the first individual electrode pad 131 by the 1-1 bump 171a. The first and second electrodes 151b are provided on the surface facing the substrate 110.

第2LEDチップ153は、第2−1バンプ173aによって第2個別電極パッド132にボンディングされる第2−1電極153aと、第2−2バンプ173bによって共通電極パッド139の第2ブランチ137にボンディングされる第2−2電極153bとを基板110に向い合う面に備える。   The second LED chip 153 is bonded to the second branch 137 of the common electrode pad 139 with the 2-1 electrode 153a bonded to the second individual electrode pad 132 by the 2-1 bump 173a and the 2-2 bump 173b. The second electrode 153b is provided on the surface facing the substrate 110.

第3LEDチップ155は、第3−1バンプ175aによって第3個別電極パッド133にボンディングされる第3−1電極155aと、第3−2バンプ175bによって共通電極パッド139の第3ブランチ138にボンディングされる第3−2電極155bとを基板110に向い合う面に備える。   The third LED chip 155 is bonded to the third branch 138 of the common electrode pad 139 by the third electrode 155a bonded to the third individual electrode pad 133 by the third bump 175a and the third bump 175b. The third electrode 155b is provided on the surface facing the substrate 110.

基板110上にフリップチップボンディングされて行列状に配列された全てのLEDチップ(151、153、155)は、意図した色再現性を得るために高さが実質的に同一である必要がある。このために、第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155を含む全てのLEDチップの高さは同一であり、第1LEDチップ151の一面の一側、第2LEDチップ153の一面の一側、及び第3LEDチップ155の一面の一側に形成された状態で仮想の同一直線上に置かれる第1−1電極151a、第2−1電極153a、及び第3−1電極155aの高さは同一であり、第1LEDチップ151の一面の他側、第2LEDチップ153の一面の他側、及び第3LEDチップ155の一面の他側に形成された状態で仮想の同一直線上に置かれる第1−2電極151b、第2−2電極153b、及び第3−2電極155bの高さはほぼ同一である。   All LED chips (151, 153, 155) that are flip-chip bonded and arranged in a matrix on the substrate 110 need to have substantially the same height in order to obtain the intended color reproducibility. For this reason, all LED chips including the first LED chip 151, the second LED chip 153, and the third LED chip 155 have the same height, one side of the first LED chip 151, one side of the second LED chip 153. The height of the 1-1 electrode 151a, the 2-1 electrode 153a, and the 3-1 electrode 155a placed on one imaginary straight line in a state formed on one side and one surface of the third LED chip 155 The first LED chip 151 is placed on the same imaginary straight line in a state of being formed on the other side of the first LED chip 151, the other side of the second LED chip 153, and the other side of the third LED chip 155. The heights of the first-second electrode 151b, the second-second electrode 153b, and the third-second electrode 155b are substantially the same.

また、第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aは、最終的に圧縮された状態で一定の第1高さを有し、第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bは、最終的に圧縮された状態で一定の第2高さを有し、第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155のそれぞれの段差による高さの差を補償するように、第1高さと第2高さは互いに異なる高さに定められる。   In addition, the 1-1 bump 171a, the 2-1 bump 173a, and the 3-1 bump 175a have a fixed first height in a finally compressed state, and the 1-2 bump 171b, The second-2 bump 173b and the third-2 bump 175b have a constant second height in a finally compressed state, and are the first LED chip 151, the second LED chip 153, and the third LED chip 155. The first height and the second height are determined to be different from each other so as to compensate for the height difference due to each step.

各LEDチップ(151、153、155)の段差は、透光性成長基板(特に、サファイア基板)、第1導電型半導体層、活性層、及び第2導電型半導体層の積層構造を含むエピ構造において下側に露出した第2導電型半導体層とそれに接している活性層の一部領域をエッチングで除去し、第1導電型半導体層を下側に露出させることによって形成される。   The step of each LED chip (151, 153, 155) has an epi structure including a laminated structure of a translucent growth substrate (particularly a sapphire substrate), a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer. The second conductive type semiconductor layer exposed on the lower side and a part of the active layer in contact with the second conductive type semiconductor layer are removed by etching to expose the first conductive type semiconductor layer on the lower side.

さらに、LEDチップに備えられた二つの電極の高さを異ならせることによってエッチングによる段差を減少できるが、この場合にも微細な段差が存在する。この場合、第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aには、圧縮されていない状態でその高さが第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bの高さと同じものを用いる。しかし、上述した各バンプが最終的に圧縮された状態で、各LEDチップに備えられた各電極の高さまで考慮されたLEDチップの段差を補償するように、第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aの最終的に圧縮された状態の第1高さと、第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bの最終的に圧縮された状態の高さとは変わり得る。   Further, the step difference due to etching can be reduced by making the heights of the two electrodes provided in the LED chip different from each other, but there is also a fine step difference in this case. In this case, the heights of the 1-1 bump 171a, the 2-1 bump 173a, and the 3-1 bump 175a are not compressed and the heights thereof are the 1-2 bump 171b and the 2-2 bump 173b. , And the same height as the 3-2 bump 175b. However, in a state where each of the bumps described above is finally compressed, the first 1-1 bump 171a and the second bump 171a are compensated so as to compensate for the step of the LED chip that is taken into consideration up to the height of each electrode provided in each LED chip. -1 bump 173a and 3-1 bump 175a are finally compressed in a first height, and 1-2 bump 171b, 2-2 bump 173b, and final 3-2 bump 175b are final. The height of the compressed state can be changed.

また、第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aのそれぞれは、第1高さに圧縮された状態で第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133の広幅部の上部表面積に対して50%〜80%の接合面積を有する。そして、第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bは、最終的に圧縮された状態で第1ブランチ136、第2ブランチ137、及び3ブランチ138のそれぞれの上部表面積に対して50%〜80%の接合面積を有する。   In addition, each of the 1-1 bump 171a, the 2-1 bump 173a, and the 3-1 bump 175a is compressed to the first height, and the first individual electrode pad 131 and the second individual electrode pad 132 are compressed. And a bonding area of 50% to 80% with respect to the upper surface area of the wide portion of the third individual electrode pad 133. The first 1-2 bump 171b, the second-2 bump 173b, and the third-2 bump 175b are finally compressed, and the first branch 136, the second branch 137, and the third branch 138 are respectively compressed. It has a bonding area of 50% to 80% with respect to the upper surface area.

上記のようにそれぞれのバンプ(171a、173a、175a、171b、173b、175b)は、各個別電極パッド又は共通電極パッドの各ブランチの上部表面積に対して50%〜80%の接合面積を有することによって、その接合面積に該当する領域から逸脱して接合されても、隣接している他のバンプに接触することが抑制され、その結果、ショート(shortage)発生の危険を防止することができる。言い換えると、バンプ(171a、173a、175a、171b、173b、175b)が接合される領域が予め定められても、実際の工程では微細なねじれや滑りによってバンプがそれに隣接した他のバンプ側に偏る可能性があるが、接合面積が上記のように80%以内に制限される場合、実際の工程でバンプ(171a、173a、175a、171b、173b、175b)が滑ったりねじれたとしても、隣り合うバンプと接触しないため、ショート発生が遮断される。一方、接合面積が50%未満である場合、信頼性のある接合が形成されないので、バンプが個別電極パッド又はブランチに最終的に接合される面積は少なくとも50%以上であることが好ましい。   As described above, each bump (171a, 173a, 175a, 171b, 173b, 175b) has a bonding area of 50% to 80% with respect to the upper surface area of each branch of each individual electrode pad or common electrode pad. Therefore, even if the bonding is performed outside the region corresponding to the bonding area, contact with other adjacent bumps is suppressed, and as a result, the risk of occurrence of a short circuit can be prevented. In other words, even if a region to which the bumps (171a, 173a, 175a, 171b, 173b, 175b) are bonded is determined in advance, the bump is biased toward the other bump adjacent to it due to a minute twist or slip in an actual process. There is a possibility, but if the bonding area is limited to within 80% as described above, even if the bumps (171a, 173a, 175a, 171b, 173b, 175b) slip or twist in the actual process, they are adjacent to each other Since it does not come into contact with the bump, the occurrence of a short circuit is blocked. On the other hand, when the bonding area is less than 50%, a reliable bonding is not formed. Therefore, the area where the bump is finally bonded to the individual electrode pad or branch is preferably at least 50% or more.

第1ブランチ136、第2ブランチ137、及び第3ブランチ138のそれぞれは、共通電極パッドの一部分であって、第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bがボンディングされる領域を定義し、フリップチップボンディング工程で第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bのねじれ又は滑りによって発生し得るショート不良を根本的に遮断する。言い換えると、各溝によって共通電極パッド139の一側で分離されている第1、第2、及び第3ブランチ(136、137、138)を置かないと、フリップチップボンディング工程で第1−2バンプ171b、第2−2バンプ173b、又は第3−2バンプ175bが共通電極パッド上で滑ったりねじれてショート不良などをもたらし得るが、第1、第2、及び第3ブランチ(136、137、138)を置くと、共通電極パッド139上で第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bが滑ったりねじれる領域が制限され、上述したような不良を防止することができる。   Each of the first branch 136, the second branch 137, and the third branch 138 is a part of the common electrode pad, and the first-2 bump 171b, the second-2 bump 173b, and the third-2 bump 175b are included. The bonding area is defined, and a short-circuit failure that may occur due to twisting or slipping of the 1-2 bump 171b, the 2-2 bump 173b, and the 3-2 bump 175b in the flip chip bonding process is fundamentally blocked. . In other words, if the first, second, and third branches (136, 137, 138) separated from each other by the grooves on one side of the common electrode pad 139 are not disposed, the 1-2 bump is formed in the flip chip bonding process. 171b, 2-2 bump 173b, or 3-2 bump 175b may slide or twist on the common electrode pad, resulting in a short circuit failure, but the first, second, and third branches (136, 137, 138). ), The area where the 1-2 bump 171b, the 2-2 bump 173b, and the 3-2 bump 175b slide or twist on the common electrode pad 139 is limited, and the above-described defects can be prevented. Can do.

上述したように、基板110上にフリップチップボンディングされた多数のLEDチップ(151、153、155)は、行列配列を有する多数のLEDチップグループ150にグループ化され、多数のLEDチップグループ150のそれぞれは、縦方向に沿って一定間隔で配置された第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155で構成される。各LEDチップグループ150に属する第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155は、第1−1電極151a、第2−1電極153a、及び第3−1電極155aが第1、第2、及び第3個別電極パッド(131、132、133)に電気的に連結され、第1−2電極151b、第2−2電極153b、及び第3−2電極155bが共通電極パッド139に電気的に連結されることによって個別的に制御される。   As described above, a large number of LED chips (151, 153, 155) flip-chip bonded on the substrate 110 are grouped into a number of LED chip groups 150 having a matrix arrangement. Is composed of a first LED chip 151, a second LED chip 153, and a third LED chip 155 that are arranged at regular intervals along the vertical direction. The first LED chip 151, the second LED chip 153, and the third LED chip 155 belonging to each LED chip group 150 are the first and second electrodes 151a, 153a, and 3-1a. The first and second electrodes 151b, 153b and 153b are electrically connected to the common electrode pad 139. Are individually controlled by being connected to each other.

一方、基板110上で行列状に配列された各LEDチップグループ150の横方向間隔と縦方向間隔とはそれぞれ同一である。さらに、各LEDチップグループ150の横方向間隔と各LEDチップ(151、153、155)の縦方向間隔とは同一である。このために、各LEDチップグループ150に対応するように、基板110上に行列状に配列されて形成された各電極パターン130の横方向間隔と縦方向間隔も同一である。さらに、各電極パターン130の横方向間隔と各電極パターン130の縦方向間隔とは同一であることが好ましい。   On the other hand, the horizontal intervals and the vertical intervals of the LED chip groups 150 arranged in a matrix on the substrate 110 are the same. Furthermore, the horizontal intervals of the LED chip groups 150 and the vertical intervals of the LED chips (151, 153, 155) are the same. Therefore, the horizontal and vertical intervals of the electrode patterns 130 formed in a matrix on the substrate 110 so as to correspond to the LED chip groups 150 are the same. Furthermore, it is preferable that the horizontal interval between the electrode patterns 130 and the vertical interval between the electrode patterns 130 are the same.

また、第1LEDチップ151と第2LEDチップ153との間の間隔及び第2LEDチップ153と第3LEDチップ155との間の間隔は同一であり、約0.3μm〜約1.5μmであることが好ましい。例えば、FHD級ディスプレイモジュールの場合は、チップ間の間隔を0.75μmにして製作し、UHD級ディスプレイモジュールの場合は、チップ間の間隔を0.375μmにして製作する。   Further, the distance between the first LED chip 151 and the second LED chip 153 and the distance between the second LED chip 153 and the third LED chip 155 are the same, and preferably about 0.3 μm to about 1.5 μm. . For example, an FHD class display module is manufactured with an interval between chips of 0.75 μm, and an UHD class display module is manufactured with an interval between chips of 0.375 μm.

以下、図4を参照して、本発明の他の実施形態による上述した実施形態とは異なる追加の構成をさらに含むディスプレイモジュールを説明する。   Hereinafter, with reference to FIG. 4, a display module further including an additional configuration different from the above-described embodiment according to another embodiment of the present invention will be described.

図4は、本発明の他の実施形態によるディスプレイモジュールを示す平面図である。本実施形態によるディスプレイモジュール100’は、基板110上に形成され、隣り合う各LEDチップ(151、153、155)間の光干渉を防止するバリア190を含む。本実施形態において、バリア190は、各LEDチップグループ150内で隣り合う第1LEDチップ151と第2LEDチップ153との間及び第2LEDチップ153と第3LEDチップ155との間に形成される第1光反射壁191と、縦方向に隣り合う各LEDチップグループ150間及び横方向に隣り合う各LEDチップグループ150間に形成される第2光反射壁193とを含む。   FIG. 4 is a plan view showing a display module according to another embodiment of the present invention. The display module 100 ′ according to the present embodiment includes a barrier 190 that is formed on the substrate 110 and prevents light interference between adjacent LED chips (151, 153, 155). In the present embodiment, the barrier 190 is a first light formed between the first LED chip 151 and the second LED chip 153 adjacent in each LED chip group 150 and between the second LED chip 153 and the third LED chip 155. It includes a reflection wall 191 and a second light reflection wall 193 formed between the LED chip groups 150 adjacent in the vertical direction and between the LED chip groups 150 adjacent in the horizontal direction.

第1光反射壁191及び第2光反射壁193は、隣り合う各LEDチップグループ150内の隣り合う各LEDチップ間、及び隣り合う二つのLEDチップグループ150の隣接LEDチップ間に出力光が干渉し、出力光の質が低下することを防止する。光反射壁を含むバリア190の代わりに、各LEDチップ(151、153、155)間又は各LEDチップグループ150間で光を吸収し、光干渉を防止するバリアを用いることもできる。   The first light reflecting wall 191 and the second light reflecting wall 193 interfere with output light between adjacent LED chips in each adjacent LED chip group 150 and between adjacent LED chips in two adjacent LED chip groups 150. Thus, the quality of the output light is prevented from deteriorating. Instead of the barrier 190 including the light reflecting wall, a barrier that absorbs light between the LED chips (151, 153, 155) or between the LED chip groups 150 and prevents light interference may be used.

以下では、図1〜図3と共に、図5及び図6を参照して本発明によるディスプレイモジュールの製造方法を説明する。   Hereinafter, a display module manufacturing method according to the present invention will be described with reference to FIGS. 5 and 6 together with FIGS.

図5は、本発明の一実施形態によるディスプレイモジュールの製造方法を説明するフローチャートである。図6は、本発明の一実施形態によるディスプレイモジュール製造のために各LEDチップを転写プリンティング方式で基板に実装する方法を説明する概略図である。   FIG. 5 is a flowchart illustrating a method for manufacturing a display module according to an embodiment of the present invention. FIG. 6 is a schematic view illustrating a method of mounting each LED chip on a substrate by a transfer printing method for manufacturing a display module according to an embodiment of the present invention.

本発明によるディスプレイモジュールの製造方法は、図1に示す第1個別電極パッド131、第2個別電極パッド132、第3個別電極パッド133、及び共通電極パッド139を含む各電極パターン130を、行列状に配列して基板110上に形成する電極パターン形成段階(S01)と、図2に示すように、第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aを第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133上に載せ、第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bを共通電極パッド139の第1ブランチ136、第2ブランチ137、及び第3ブランチ138上に載せるバンプローディング段階(S02)と、図6に示すように、それぞれ異なる光波長特性を有する第1、第2、及び第3LEDチップ(151、153、155)を含む多数のLEDチップを、基板110上に一括的かつ一定高さで実装し、多数のLEDチップグループ150を基板110上に行列状に配列する段階(S03)とを含む。   The method for manufacturing a display module according to the present invention includes a method of arranging each electrode pattern 130 including the first individual electrode pad 131, the second individual electrode pad 132, the third individual electrode pad 133, and the common electrode pad 139 shown in FIG. As shown in FIG. 2, the first 1-1 bump 171a, the 2-1 bump 173a, and the 3-1 bump 175a are first formed as shown in FIG. The first-2 bump 171b, the second-2 bump 173b, and the third-2 bump 175b are placed on the individual electrode pad 131, the second individual electrode pad 132, and the third individual electrode pad 133. A bump loading stage (S02) for placing on the first branch 136, the second branch 137, and the third branch 138, as shown in FIG. A plurality of LED chips including first, second, and third LED chips (151, 153, 155) having different light wavelength characteristics are mounted on the substrate 110 at a constant height, and a plurality of LEDs are mounted. Arranging the chip groups 150 in a matrix on the substrate 110 (S03).

特に、LEDチップグループ150を基板110上に行列状に配列する段階(S03)は、ロールツーロール(roll to roll)方式の転写プリンティング技術を用いて、支持体B上に一定の行列状に配列された多数のLEDチップ(151、153、155)を元の配列通りに基板110上に移して実装する段階を含む。   In particular, the step of arranging the LED chip groups 150 in a matrix on the substrate 110 (S03) is arranged in a matrix on the support B using a roll-to-roll transfer printing technique. The plurality of LED chips 151, 153, and 155 may be transferred and mounted on the substrate 110 according to the original arrangement.

以下で詳細に説明するように、各LEDチップ(151、153、155)に対するロールツーロール転写プリンティング技術には、接着キャリアと、各LEDチップ(151、153、155)をピックアップする時点で接着キャリアを加圧するピックアップロール40と、各LEDチップ(151、153、155)を基板110に実装する時点で各LEDチップ(151、153、155)を加圧するチッププレーシングロール50とが用いられる。ピックアップロール40及びチッププレーシングロール50は、接着キャリアに対して、チップピックアップ位置及びチップ実装位置で相互協力的に作動することによって、各LEDチップ(151、153、155)を元の配列通りに支持体Bから基板110に移して実装する。接着キャリアは、多数のLEDチップ(151、153、155)を接着させて移動できるように接着力を有する要素であり、ピックアップロール40は、支持体B上に位置した多数のLEDチップ(151、153、155)を接着キャリアに接着させるように、その接着キャリアを各LEDチップに対して加圧する要素であり、チッププレーシングロール50は、接着キャリアに接着している配列通りに多数のLEDチップ(151、153、155)を基板110に対して加圧する要素である。その他に、ピックアップロール40を用いて各LEDチップをピックアップする前に接着キャリアの接着力を部分的に弱化させたり、チッププレーシングロール50を用いて各LEDチップ(151、153、155)を基板110に実装する直前に接着キャリアの接着力を全体的に弱化させる手段をさらに用いる。   As will be described in detail below, the roll-to-roll transfer printing technology for each LED chip (151, 153, 155) includes an adhesive carrier and an adhesive carrier at the time of picking up each LED chip (151, 153, 155). A pick-up roll 40 that pressurizes the LED chip, and a chip placing roll 50 that pressurizes each LED chip (151, 153, 155) when the LED chips (151, 153, 155) are mounted on the substrate 110 are used. The pickup roll 40 and the chip placing roll 50 operate in cooperation with each other at the chip pickup position and the chip mounting position with respect to the adhesive carrier, so that each LED chip (151, 153, 155) is returned to the original arrangement. The substrate B is transferred from the support B and mounted. The adhesive carrier is an element having an adhesive force so that a large number of LED chips (151, 153, 155) can be adhered and moved, and the pickup roll 40 has a large number of LED chips (151, 151, 151) positioned on the support B. 153, 155) is an element that presses the adhesive carrier against each LED chip so that the adhesive carrier is bonded to the adhesive carrier, and the chip placing roll 50 has a number of LED chips according to the arrangement bonded to the adhesive carrier. (151, 153, 155) is an element that pressurizes the substrate 110. In addition, before picking up each LED chip using the pick-up roll 40, the adhesive force of the adhesive carrier is partially weakened, or each LED chip (151, 153, 155) is used as a substrate using the chip placing roll 50. A means for weakening the adhesive strength of the adhesive carrier as a whole just before mounting on 110 is further used.

以上で簡略に記載したように、LEDチップグループ150を基板110上に行列状に配列する段階(S03)は、接着力弱化領域を部分的に有する接着キャリア10’に、第1−1電極151a及び第1−2電極151bを備えた第1LEDチップ151と、第2−1電極153a及び第2−2電極153bを備えた第2LEDチップ153と、第3−1電極155a及び第3−2電極155bを備えた第3LEDチップ155とからなる各LEDチップを行列状に配列して接着させる段階(S1及びS3)と、第1−1電極151a、第2−1電極153a、及び第3−1電極155aのそれぞれが第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aにそれぞれ向い合うように、そして、第1−2電極151b、第2−2電極153b、及び第3−2電極155bのそれぞれが第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bにそれぞれ向い合うように接着キャリアを移動させる接着キャリア移動段階(S4)と、第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aが第1高さに圧縮されるように、そして、第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bが第2高さに圧縮されるように、一定圧力で第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155を加圧するチッププレーシングダウン段階(S7)とを含む。   As briefly described above, the step of arranging the LED chip groups 150 in a matrix on the substrate 110 (S03) is performed on the adhesive electrode 10a partially having an adhesive strength weakening region by applying the first-first electrode 151a. The first LED chip 151 having the first and second electrodes 151b, the second LED chip 153 having the second and second electrodes 153a and 153b, and the third and third electrodes 155a and 3-2. A step of arranging and bonding the LED chips each including the third LED chip 155 having 155b in a matrix (S1 and S3), the 1-1 electrode 151a, the 2-1 electrode 153a, and the 3-1 Each of the electrodes 155a faces the 1-1 bump 171a, the 2-1 bump 173a, and the 3-1 bump 175a, and the 1-2 electrode 15 b, the adhesive carrier is moved so that the 2-2 electrode 153b and the 3-2 electrode 155b face the 1-2 bump 171b, the 2-2 bump 173b, and the 3-2 bump 175b, respectively. The adhesive carrier moving step (S4), and the 1-1 bump 171a, the 2-1 bump 173a, and the 3-1 bump 175a are compressed to the first height, and the 1-2 bump A chip that pressurizes the first LED chip 151, the second LED chip 153, and the third LED chip 155 with a constant pressure such that the 171b, the 2-2 bump 173b, and the 3-2 bump 175b are compressed to the second height. And a stage-down stage (S7).

各LEDチップを行列状に配列して接着させる段階(S1及びS3)は、接着キャリア10を1次露光し、接着力弱化領域及び接着力非弱化領域が形成された接着キャリア10’を作る段階(S1)と、回転するピックアップロール40で非弱化領域を各LEDチップ(151、153、155)に加圧し、各LEDチップ(151、153、155)を接着キャリア10’に接着させるチップピックアップ段階(S3)とを含む。   In the step (S1 and S3) of arranging and bonding the LED chips in a matrix, the adhesive carrier 10 is subjected to primary exposure to produce an adhesive carrier 10 ′ in which an adhesive strength weakened region and an adhesive strength non-weakened region are formed. (S1) and a chip pickup stage in which the non-weakened area is pressurized to the LED chips (151, 153, 155) by the rotating pickup roll 40, and the LED chips (151, 153, 155) are bonded to the adhesive carrier 10 ′. (S3).

まず、各LEDチップ(151、153、155)を行列状に配列して接着キャリアに付着する前に、各LEDチップ(151、153、155)は支持体B上に行列状に配列されて載置される。ここで、各LEDチップの行列配列は、その後の各工程で各LEDチップ(151、153、155)が接着力弱化領域を有する接着キャリア10’に付着したときの行列配列、そして、各LEDチップ(151、153、155)が基板110上に実装されたときの行列配列と比較すると、横方向間隔及び縦方向間隔がいずれも同一である。各LEDチップ(151、153、155)を行列状に配列して接着キャリアに付着する前には、各LEDチップ(151、153、155)の上側に接着力弱化処理がなされていない接着キャリア10が位置し、その上には接着キャリア10を1次露光するためのフォトマスク20と露光機30が配置される。   First, before the LED chips (151, 153, 155) are arranged in a matrix and attached to the adhesive carrier, the LED chips (151, 153, 155) are arranged and arranged on the support B in a matrix. Placed. Here, the matrix arrangement of each LED chip is a matrix arrangement when each LED chip (151, 153, 155) is attached to the adhesive carrier 10 ′ having the adhesion weakening region in each subsequent process, and each LED chip. Compared with the matrix arrangement when (151, 153, 155) is mounted on the substrate 110, the horizontal and vertical intervals are all the same. Before the LED chips (151, 153, 155) are arranged in a matrix and attached to the adhesive carrier, the adhesive carrier 10 that has not been subjected to the adhesive weakening treatment on the upper side of the LED chips (151, 153, 155). Is disposed, and a photomask 20 and an exposure machine 30 for primary exposure of the adhesive carrier 10 are disposed thereon.

接着キャリア10の全体領域の中でLEDチップ(151、153、155)に対応しない領域の接着力を弱化させる必要があり、このために、上述した1次露光段階(S1)においては、露光機30が紫外線光を出力し、その紫外線光がフォトマスク20の貫通ホールを介して接着キャリア10の全体領域の中でLEDチップ(151、153、155)に対応しない領域にのみ照射される。紫外線光は、200℃以下の一定温度で接着キャリア10に作用し、接着キャリア10の一部領域の接着力を弱化させる。これにより、接着力弱化領域が間欠的に形成された接着キャリア10’が準備される。   In the entire area of the adhesive carrier 10, it is necessary to weaken the adhesive force of the area that does not correspond to the LED chips (151, 153, 155). For this reason, in the above-described primary exposure stage (S1), the exposure machine 30 outputs ultraviolet light, and the ultraviolet light is irradiated only to the region not corresponding to the LED chip (151, 153, 155) in the entire region of the adhesive carrier 10 through the through hole of the photomask 20. The ultraviolet light acts on the adhesive carrier 10 at a constant temperature of 200 ° C. or less, and weakens the adhesive force in a partial region of the adhesive carrier 10. As a result, an adhesive carrier 10 ′ in which adhesive strength weakening regions are intermittently formed is prepared.

チップピックアップ段階(S3)においては、接着力弱化領域及び接着力非弱化領域を有する接着キャリア10の接着力非弱化領域に各LEDチップ(151、153、155)を付着させる。接着力弱化領域を有する接着キャリア10’の上側に配置されるピックアップロール40は、接着キャリア10’をLEDチップ(151、153、155)に加圧する。このとき、接着キャリア10’及び支持体Bのそれぞれは固定状態を維持し、ピックアップロール40が回転しながら接着キャリア10’の全領域を各LEDチップ(151、153、153)に順次加圧する。このようなピックアップロール40の移動により、LEDチップ(151、153、155)が接着キャリア10’に対して設定位置から逸脱して滑りながら吸着することを防止することができる。   In the chip pick-up step (S3), the LED chips (151, 153, 155) are attached to the adhesive strength non-weakening region of the adhesive carrier 10 having the adhesive strength weakening region and the adhesive strength non-weakening region. The pickup roll 40 disposed on the upper side of the adhesive carrier 10 ′ having the adhesive strength weakening region presses the adhesive carrier 10 ′ to the LED chips (151, 153, 155). At this time, each of the adhesive carrier 10 ′ and the support B is maintained in a fixed state, and the entire area of the adhesive carrier 10 ′ is sequentially pressed onto each LED chip (151, 153, 153) while the pickup roll 40 rotates. Such movement of the pickup roll 40 can prevent the LED chips (151, 153, 155) from adhering to the adhesive carrier 10 'while slipping out of the set position.

また、チッププレーシングダウン段階(S7)の直前に一部の接着力弱化領域を有する接着キャリア10’を2次露光し、全体の接着力が弱化された接着キャリア10”を作る2次露光段階(S5)が行われることが好ましい。そして、チッププレーシング段階(S7)は、接着力が全体的に弱化された接着キャリア10”上で回転するチッププレーシングロール50で各LEDチップ(151、153、155)を一定圧力で加圧する。その次に、接着力が全体的に弱化された接着キャリア10”を各LEDチップ(151、153、155)から剥がす分離段階(S9)が行われる。   In addition, a secondary exposure step is performed in which the adhesive carrier 10 'having a part of the weakened adhesive force is subjected to secondary exposure immediately before the chip placing down step (S7) to produce an adhesive carrier 10 "having a weakened overall adhesive force. Preferably, (S5) is performed, and the chip-plating step (S7) is performed in the LED chip (151, 151) with the chip-placement roll 50 rotating on the adhesive carrier 10 ″ whose adhesion is weakened as a whole. 153, 155) at a constant pressure. Next, a separation step (S9) is performed in which the adhesive carrier 10 ″ whose adhesive strength is weakened as a whole is peeled off from the LED chips (151, 153, 155).

チッププレーシングロール50の回転による加圧は、チッププレーシングロール50を回転させ、接着キャリア10”に接着していたLEDチップ(151、153、155)を基板110に順次付着させる。このとき、上述した各バンプを一定温度以上に加熱する。回転するチッププレーシングロール50により、LEDチップ(151、153、155)が基板110の設定位置に予め定められた高さ及び間隔で信頼性を持って実装される。   The pressurization by the rotation of the chip placing roll 50 rotates the chip placing roll 50 so that the LED chips (151, 153, 155) adhered to the adhesive carrier 10 ″ are sequentially attached to the substrate 110. Each of the bumps described above is heated to a predetermined temperature or higher, and the rotating chip placing roll 50 ensures that the LED chips (151, 153, 155) have a predetermined height and interval at a predetermined position on the substrate 110. Implemented.

上述の方法によれば、多数のLEDチップ(151、153、155)を基板110上に短い時間内に実装することができ、また、そのように実装された状態で、それぞれ異なる波長光を発する第1、第2、及び第3LEDチップ(151、153、155)をピクセルに対応するLEDチップグループ単位でグループ化することができ、これらのグループが一定の行列状に配列されてディスプレイモジュールを構成することができる。予め一定の行列状に配列された各LEDチップが接着キャリアによって一括的に接着した後で移動し、基板110にそのまま転写されるように実装されるので、各LEDチップ(151、153、155)間の整列及び間隔を精密に制御することができる。   According to the above-described method, a large number of LED chips (151, 153, 155) can be mounted on the substrate 110 in a short time, and light having different wavelengths is emitted in such a mounted state. The first, second, and third LED chips (151, 153, 155) can be grouped in units of LED chip groups corresponding to the pixels, and these groups are arranged in a certain matrix to form a display module. can do. Since the LED chips arranged in a predetermined matrix form are bonded together by an adhesive carrier and then moved and mounted on the substrate 110 as they are, each LED chip (151, 153, 155) is mounted. The alignment and spacing between them can be precisely controlled.

以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述した実施形態の構成と作動方式に限定されるものではない。上述した実施形態は、各実施形態の全部又は一部が選択的に組み合わされ、多様な変形がなされるように構成することが可能である。   As mentioned above, although embodiment of this invention was described in detail, referring drawings, this invention is not limited to the structure and operation | movement system of embodiment mentioned above. The embodiments described above can be configured such that various modifications can be made by selectively combining all or a part of the embodiments.

10、10’、10” 接着キャリア
20 フォトマスク
30 露光機
40 ピックアップロール
50 チッププレーシングロール
100、100’ ディスプレイモジュール
110 基板
130 電極パターン
131 第1個別電極パッド
131a 側部
131b、131c 端部
132 第2個別電極パッド
132a 側部
132b、132c 端部
133 第3個別電極パッド
133a 側部
133b、133c 端部
136 第1ブランチ
136’ 端部
137 第2ブランチ
137’ 端部
138 第3ブランチ
138’ 端部
139 共通電極パッド
150 LEDチップグループ
151 第1LEDチップ
151a 第1−1電極
151b 第1−2電極
153 第2LEDチップ
153a 第2−1電極
153b 第2−2電極
155 第3LEDチップ
155a 第3−1電極
155b 第3−2電極
190 バリア
191 第1光反射壁
193 第2光反射壁
171a、171b、173a、173b、175a、175b バンプ
B 支持体
10, 10 ′, 10 ″ Adhesive carrier 20 Photomask 30 Exposure machine 40 Pickup roll 50 Chip placing roll 100, 100 ′ Display module 110 Substrate 130 Electrode pattern 131 First individual electrode pad 131a Side part 131b, 131c End part 132 First 2 Individual electrode pads 132a Side portions 132b, 132c End portion 133 Third individual electrode pads 133a Side portions 133b, 133c End portions 136 First branch 136 'End portion 137 Second branch 137' End portion 138 Third branch 138 'End portion 139 Common electrode pad 150 LED chip group 151 First LED chip 151a 1-1 electrode 151b 1-2 electrode 153 2nd LED chip 153a 2-1 electrode 153b 2-2 electrode 155 3rd LED chip 55a 3-1 electrode 155b 3-2 electrode 190 Wheelchair 191 the first light reflecting wall 193 second light reflecting walls 171a, 171b, 173a, 173b, 175a, 175b the bumps B support

Claims (11)

基板と、
前記基板上に横方向に並んで形成された第1個別電極パッド、第2個別電極パッド、及び第3個別電極パッドと、前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドに縦方向に並んで形成された共通電極パッドとを含む複数の電極パターンと、
前記第1個別電極パッドにボンディングされる一側の第1−1電極及び前記共通電極パッドにボンディングされる他側の第1−2電極が形成された第1LEDチップ、前記第2個別電極パッドにボンディングされる一側の第2−1電極及び前記共通電極パッドにボンディングされる他側の第2−2電極が形成された第2LEDチップ、及び前記第3個別電極パッドにボンディングされる一側の第3−1電極及び前記共通電極パッドにボンディングされる他側の第3−2電極が形成された第3LEDチップを含むLEDチップグループと、を備え、
前記LEDチップグループの前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップは、前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドを介してそれぞれ入力電源に個別に接続され、それぞれ前記共通電極パッドに接続されて、それぞれ独立制御が可能であることを特徴とするディスプレイモジュール。
A substrate,
A first individual electrode pad, a second individual electrode pad, and a third individual electrode pad formed side by side on the substrate, the first individual electrode pad, the second individual electrode pad, and the third A plurality of electrode patterns including a common electrode pad formed side by side on the individual electrode pads; and
A first LED chip having a first electrode 1-1 on one side bonded to the first individual electrode pad and a first electrode 1-2 on the other side bonded to the common electrode pad; and the second individual electrode pad. The second LED chip on which the second electrode 2-1 on the one side to be bonded and the second electrode 2-2 on the other side bonded to the common electrode pad are formed, and the one side to be bonded to the third individual electrode pad An LED chip group including a third LED chip on which a third electrode on the other side and a third electrode on the other side bonded to the common electrode pad are formed;
The first LED chip, the second LED chip, and the third LED chip of the LED chip group are respectively input power through the first individual electrode pad, the second individual electrode pad, and the third individual electrode pad. A display module which is individually connected and connected to the common electrode pad and can be independently controlled.
前記LEDチップグループは、前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップがそれぞれ異なる波長の光を発光し、前記基板上に全体的に同じ高さに行列配列されていることを特徴とする請求項1に記載のディスプレイモジュール。   In the LED chip group, the first LED chip, the second LED chip, and the third LED chip emit light of different wavelengths, respectively, and are arranged in a matrix at the same height on the substrate. The display module according to claim 1. 前記LEDチップグループは、複数であり、
前記複数のLEDチップグループのそれぞれの横方向の間隔と縦方向の間隔は、それぞれ同じであることを特徴とする請求項1に記載のディスプレイモジュール。
The LED chip group is plural,
The display module according to claim 1, wherein a horizontal interval and a vertical interval of each of the plurality of LED chip groups are the same.
前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップが一定の間隔で並んでアレイされるように前記基板上に形成された電極パターンの横方向の間隔と縦方向の間隔がそれぞれ同一に形成されていることを特徴とする請求項1に記載のディスプレイモジュール。   The horizontal and vertical intervals of the electrode patterns formed on the substrate are the same so that the first LED chip, the second LED chip, and the third LED chip are arrayed at a predetermined interval. The display module according to claim 1, wherein the display module is formed. 前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップが一定の間隔で並んでアレイされるように前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドが一定の間隔で並んで形成されていることを特徴とする請求項1に記載のディスプレイモジュール。   The first individual electrode pad, the second individual electrode pad, and the third individual electrode pad are constant so that the first LED chip, the second LED chip, and the third LED chip are arrayed at a predetermined interval. The display module according to claim 1, wherein the display modules are arranged side by side. 前記複数の電極パターンは、一定のパターンと一定の高さとを有するように形成されていることを特徴とする請求項1に記載のディスプレイモジュール。   The display module according to claim 1, wherein the plurality of electrode patterns are formed to have a certain pattern and a certain height. 前記共通電極パッドは、前記第1−2電極、前記第2−2電極、及び前記第3−2電極がそれぞれ接続される第1ブランチ、第2ブランチ、及び第3ブランチを含むことを特徴とする請求項1に記載のディスプレイモジュール。   The common electrode pad includes a first branch, a second branch, and a third branch to which the first-2 electrode, the second-2 electrode, and the third-2 electrode are connected, respectively. The display module according to claim 1. 前記第1ブランチ、前記第2ブランチ、及び前記第3ブランチの各々は、LEDチップの他側のボンディング用バンプがボンディングされる領域であることを特徴とする請求項7に記載のディスプレイモジュール。   8. The display module according to claim 7, wherein each of the first branch, the second branch, and the third branch is a region to which a bonding bump on the other side of the LED chip is bonded. 前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドは、前記LEDチップの一側のボンディング用バンプがボンディングされる領域であることを特徴とする請求項1に記載のディスプレイモジュール。   The first individual electrode pad, the second individual electrode pad, and the third individual electrode pad are regions to which bonding bumps on one side of the LED chip are bonded. Display module. 前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドは、第2エッジ線に一致する一側端部と、その反対側で前記共通電極パッドの近くに隣接する他側端部と、横方向に平行な側部を含むことを特徴とする請求項1に記載のディスプレイモジュール。   The first individual electrode pad, the second individual electrode pad, and the third individual electrode pad are one end that coincides with the second edge line, and the other adjacent to the common electrode pad on the opposite side. The display module according to claim 1, comprising a side end portion and a side portion parallel to the lateral direction. 前記基板は、平らな面を有するリジッドタイプであるか、又はフレキシブルタイプであることを特徴とする請求項1に記載のディスプレイモジュール。
The display module according to claim 1, wherein the substrate is a rigid type having a flat surface or a flexible type.
JP2017127869A 2016-08-11 2017-06-29 Display module including an array of LED chip groups Active JP6438536B2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0102239 2016-08-11
KR20160102239 2016-08-11
KR10-2016-0157045 2016-11-24
KR1020160157045A KR20180018246A (en) 2016-08-11 2016-11-24 Display module comprising an array of led chip groups

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016251519A Division JP6170232B1 (en) 2016-08-11 2016-12-26 Display module including an array of LED chip groups and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2018026540A true JP2018026540A (en) 2018-02-15
JP6438536B2 JP6438536B2 (en) 2018-12-12

Family

ID=59384321

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016251519A Active JP6170232B1 (en) 2016-08-11 2016-12-26 Display module including an array of LED chip groups and manufacturing method thereof
JP2017127869A Active JP6438536B2 (en) 2016-08-11 2017-06-29 Display module including an array of LED chip groups

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016251519A Active JP6170232B1 (en) 2016-08-11 2016-12-26 Display module including an array of LED chip groups and manufacturing method thereof

Country Status (1)

Country Link
JP (2) JP6170232B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113903850A (en) * 2021-09-30 2022-01-07 苏州芯聚半导体有限公司 Display panel

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019079985A (en) * 2017-10-26 2019-05-23 株式会社ブイ・テクノロジー Substrate connection structure, substrate mounting method, and micro led display
KR102486671B1 (en) * 2017-12-21 2023-01-11 주식회사 루멘스 Method for fabricating LED module using transfer printing
US10756073B2 (en) * 2018-02-13 2020-08-25 Lumens Co., Ltd. Micro LED module with flexible multilayer circuit substrate
JP6545889B1 (en) * 2018-02-14 2019-07-17 ルーメンス カンパニー リミテッド Micro LED chip array method for manufacturing LED display panel and multi chip carrier used therefor
TWI693695B (en) * 2018-05-02 2020-05-11 薩摩亞商茂邦電子有限公司 Coplanar structure of light-emitting unit of micro-luminous diode display
TWI686973B (en) * 2018-07-16 2020-03-01 友達光電股份有限公司 Display apparatus and manufacturing method thereof
CN109147584B (en) 2018-08-10 2024-02-09 佛山市国星光电股份有限公司 LED display unit group and display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163536A (en) * 1996-11-27 1998-06-19 Sharp Corp Led display apparatus and manufacture thereof
JP2006041113A (en) * 2004-07-26 2006-02-09 C I Kasei Co Ltd Light-emitting diode assembly substrate and display device using the same
JP2008066454A (en) * 2006-09-06 2008-03-21 Nikon Corp Light-emitting device
US20090219225A1 (en) * 2008-01-04 2009-09-03 Nanolumens Acquisition, Inc. Flexible display

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11161197A (en) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd Picture display device
JP3959988B2 (en) * 2001-06-27 2007-08-15 ソニー株式会社 Element transfer method
JP2003005674A (en) * 2001-06-18 2003-01-08 Sony Corp Display element and image display device
WO2003063312A1 (en) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor laser device and its manufacturing method
JP2003332523A (en) * 2002-05-17 2003-11-21 Sony Corp Transferring method and arraying method for element, and manufacturing method for image display device
JP4385061B2 (en) * 2006-08-28 2009-12-16 ハリマ化成株式会社 Solder paste composition and use thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163536A (en) * 1996-11-27 1998-06-19 Sharp Corp Led display apparatus and manufacture thereof
JP2006041113A (en) * 2004-07-26 2006-02-09 C I Kasei Co Ltd Light-emitting diode assembly substrate and display device using the same
JP2008066454A (en) * 2006-09-06 2008-03-21 Nikon Corp Light-emitting device
US20090219225A1 (en) * 2008-01-04 2009-09-03 Nanolumens Acquisition, Inc. Flexible display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113903850A (en) * 2021-09-30 2022-01-07 苏州芯聚半导体有限公司 Display panel
CN113903850B (en) * 2021-09-30 2023-06-16 苏州芯聚半导体有限公司 Display panel

Also Published As

Publication number Publication date
JP6170232B1 (en) 2017-07-26
JP2018026517A (en) 2018-02-15
JP6438536B2 (en) 2018-12-12

Similar Documents

Publication Publication Date Title
JP6438536B2 (en) Display module including an array of LED chip groups
US10756070B2 (en) LED module and method for fabricating the same
JP7130701B2 (en) A method of assembling discrete components in parallel on a board
KR20180018246A (en) Display module comprising an array of led chip groups
TW201939790A (en) Method for manufacturing led display
US11289633B2 (en) LED array package and manufacturing method thereof
KR20180105803A (en) method for fabricating LED module
CN109314126A (en) LED module and its manufacturing method
JP4840371B2 (en) Element transfer method
JPWO2017154235A1 (en) Method for manufacturing flexible electronic device
KR20180103441A (en) method for making LED module using selective transfer printing
KR102174847B1 (en) Method for manufacturing display apparatus and display apparatus
KR20220116182A (en) Micro LED transfer method and micro LED transfer device
KR20180105782A (en) chip on carrier for fabricating LED module and method for making the same
KR20210045643A (en) Led sub-pixel csp with extended electrode pad and manufactured method thereof
WO2023063358A1 (en) Receptor substrate , method for manufacturing receptor substrate, transfer method, led panel manufacturing method, and stamper
KR102626606B1 (en) Method for manufacturing display apparatus and display apparatus
US20230106834A1 (en) Method of manufacturing optoelectronic products and apparatus thereof
TWI830256B (en) Transfer method of led chip
TWI817633B (en) Display panel
KR102173094B1 (en) Method for manufacturing display apparatus and display apparatus
KR102203639B1 (en) Method for manufacturing display apparatus and display apparatus
JP2024057633A (en) Transfer board

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181116

R150 Certificate of patent or registration of utility model

Ref document number: 6438536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250