[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2018093112A - 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス - Google Patents

窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス Download PDF

Info

Publication number
JP2018093112A
JP2018093112A JP2016236873A JP2016236873A JP2018093112A JP 2018093112 A JP2018093112 A JP 2018093112A JP 2016236873 A JP2016236873 A JP 2016236873A JP 2016236873 A JP2016236873 A JP 2016236873A JP 2018093112 A JP2018093112 A JP 2018093112A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
substrate
annealing
semiconductor template
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016236873A
Other languages
English (en)
Other versions
JP6810406B2 (ja
Inventor
藤倉　序章
Hajime Fujikura
序章 藤倉
今野　泰一郎
Taichiro Konno
泰一郎 今野
三宅　秀人
Hideto Miyake
秀人 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mie University NUC
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Original Assignee
Mie University NUC
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=62243430&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2018093112(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mie University NUC, Sumitomo Chemical Co Ltd, Sciocs Co Ltd filed Critical Mie University NUC
Priority to JP2016236873A priority Critical patent/JP6810406B2/ja
Priority to CN201711209088.8A priority patent/CN108155279B/zh
Priority to US15/832,255 priority patent/US11574809B2/en
Publication of JP2018093112A publication Critical patent/JP2018093112A/ja
Application granted granted Critical
Publication of JP6810406B2 publication Critical patent/JP6810406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】高品質な窒化物半導体テンプレートを効率的に得ることができる技術を提供する【解決手段】基板上に、アルミニウムを含む窒化物半導体からなる第一層をエピタキシャル成長させて形成する第一層形成工程と、第一層に対して不活性ガス雰囲気でアニール処理を行うアニール工程と、アニール工程後の第一層上に、アルミニウムを含む窒化物半導体からなる第二層をエピタキシャル成長させて形成し、第一層と第二層とで窒化物半導体層を構成する第二層形成工程と、を経て窒化物半導体テンプレートを製造する。【選択図】図１

Description

本発明は、窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイスに関する。
紫外波長帯で発光する発光ダイオード（ＬＥＤ）は、下地基板上にアルミニウム（Ａｌ）を含む窒化物半導体層を積層して形成されるが、その下地基板として、Ａｌを含む窒化物半導体膜を有した窒化物半導体テンプレートが用いられることがある。かかる窒化物半導体テンプレートは、サファイア基板や炭化ケイ素（ＳｉＣ）基板等の異種基板上に、Ａｌを含む窒化物半導体膜（例えば、窒化アルミニウム（ＡｌＮ）膜）が数１００ｎｍ〜数１０μｍ厚で形成されてなるものである。このような窒化物半導体テンプレートについては、基板上の薄いＡｌＮ膜等の窒化物半導体膜に関して、アニール処理によって高品質化することが提案されている（例えば非特許文献１参照）。
Ｈ．Ｍｉｙａｋｅ他、「Ａｎｎｅａｌｉｎｇ ｏｆ ａｎ ＡｌＮ ｂｕｆｆｅｒ ｉｎ Ｎ２−ＣＯ ｆｏｒ ｇｒｏｗｔｈ ｏｆ ａ ｈｉｇｈ−ｑｕａｌｉｔｙ ＡｌＮ ｆｉｌｍ ｏｎ ｓａｐｐｈｉｒｅ」、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ ９、０２５５０１ （２０１６）
しかしながら、上述した従来技術によるアニール処理の処理条件では、そのアニール処理を効率的に行うことができず、また処理条件を変えて効率化を図るとアニール処理後における窒化物半導体膜の表面状態の劣化を招いてしまうおそれがある。
本発明は、高品質な窒化物半導体テンプレートとこれを用いた窒化物半導体デバイスを効率的に得ることができる技術を提供することを目的とする。
本発明の一態様によれば、
基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートの製造方法であって、
前記基板上に、アルミニウムを含む窒化物半導体からなる第一層をエピタキシャル成長させて形成する第一層形成工程と、
前記第一層に対して不活性ガス雰囲気でアニール処理を行うアニール工程と、
前記アニール工程後の前記第一層上に、アルミニウムを含む窒化物半導体からなる第二層を気相成長によりエピタキシャル成長させて形成し、前記第一層と前記第二層とで前記窒化物半導体層を構成する第二層形成工程と、
を備える窒化物半導体テンプレートの製造方法が提供される。
本発明の他の態様によれば、
基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートであって、
前記窒化物半導体層は、
前記基板上に形成され、アルミニウムを含む窒化物半導体からなり、前記基板の側の面が窒素極性面であり、前記窒素極性面と対向する側の面がＩＩＩ族極性面である第一層と、
前記第一層における前記ＩＩＩ族極性面上に形成され、アルミニウムを含む窒化物半導体からなる第二層と、を備え、
前記第一層と前記第二層とが不純物濃度の違いにより区別される
窒化物半導体テンプレートが提供される。
本発明によれば、高品質な窒化物半導体テンプレートとこれを用いた窒化物半導体デバイスを効率的に得ることができる。
本発明の一実施形態に係る窒化物半導体テンプレートの概略構成例を示す断面図である。 本発明の一実施形態に係る窒化物半導体テンプレートの製造に用いられる成長装置の一具体例を示す模式図である。 本発明の一実施形態に係る窒化物半導体テンプレートの製造手順の概要を示す断面図である。 本発明の一実施形態に係る窒化物半導体テンプレートにおいて第一層を構成するＡｌＮ膜の表面の転位に関する状態とアニール処理条件との関係の一具体例を示す説明図である。 本発明の一実施形態に係る窒化物半導体テンプレートにおいて第二層を構成するＡｌＮ膜の表面の転位に関する状態とアニール処理条件との関係の一具体例を示す説明図である。
＜発明者の得た知見＞
紫外波長帯で発光するＬＥＤ（以下、単に「紫外ＬＥＤ」という。）は、その下地基板として、単結晶ＡｌＮ基板や、アルミニウム（Ａｌ）を含む窒化物半導体膜を有した窒化物半導体テンプレート等が用いられる。
単結晶ＡｌＮ基板は、一般的に、異種基板上に昇華法により数ｍｍ〜数ｃｍ厚のＡｌＮ膜を成長させた後、異種基板を除去することで実現され、表面の転位密度が１×１０５個／ｃｍ２以下の低転位なものが得られている。ただし、未だに１インチ径以上の大きな基板サイズの実現が困難であることや、不純物の混入により紫外領域での吸収が多いため、紫外ＬＥＤの生産性や特性等の面で十分なものが得られているとはいえない。
一方、窒化物半導体テンプレートは、サファイア基板やＳｉＣ基板等の異種基板上に、例えばＡｌＮ膜のようなＡｌを含む窒化物半導体膜が数１００ｎｍ〜数１０μｍ厚で形成されてなるものであり、その窒化物半導体膜の厚さが薄いためクラックを生じ難く大口径化が容易であり、ＭＯＶＰＥ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法やＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法等といった不純物混入を抑制できる気相成長法が使えるため、大口径化や透明度等の点では昇華法を用いる単結晶ＡｌＮ基板よりも有利である。
したがって、紫外ＬＥＤについては、大口径化や透明度等の点を考慮して、その下地基板として窒化物半導体テンプレートを用いることが考えられる。
ところで、これまでに実現されている窒化物半導体テンプレートは、Ａｌを含む窒化物半導体膜の膜厚が薄い（数μｍ厚）場合には、表面の転位密度が高くなってしまい（例えば１×１０９個／ｃｍ２超）、また、転位密度が１×１０８個／ｃｍ２台以下と低い場合には、下地となる種基板の加工が必要であったり、Ａｌを含む窒化物半導体膜の厚さを大きくする（例えば２０μｍ超）必要があるためクラックを生じ易かったりする、といった問題があった。
このような問題を解消するために、非特許文献１には、サファイア基板上の薄いＡｌＮ膜をアニールによって高品質化する手法が開示されている。すなわち、非特許文献１には、サファイア基板上に３００ｎｍ程度のＡｌＮ膜を成長させた後に、その基板およびＡｌＮ膜に対してＮ２−ＣＯ混合雰囲気中で１６００℃以上の高温アニールすることで、ＡｌＮ膜の転位密度を１×１０８個／ｃｍ２台に低転位化することが記載されている。ＡｌＮ膜のアニール処理にＮ２−ＣＯ混合雰囲気を用いるのは、アニール処理中のＡｌＮ表面の劣化（表面の白濁）を抑えるためである。
しかしながら、一般的なＭＯＶＰＥ法やＨＶＰＥ法の成長装置では、一酸化炭素（ＣＯ）を含むガスを流すことを想定していない。そのため、非特許文献１に開示された手法を適用しようとすると、成長装置とは別のＣＯガスを流せるアニール装置を準備する必要がある。また、例えば、ＣＯガスを導入できるように成長装置を構成した場合には、炭素（Ｃ）や酸素（Ｏ）等の不純物混入により、成長させる窒化物半導体膜の純度が低下してしまうことが懸念される。
その一方で、本発明者が追試した結果、一般的なＭＯＶＰＥ法やＨＶＰＥ法の成長装置で実現可能な窒素ガス（Ｎ２）雰囲気中において、Ａｌを含む窒化物半導体膜に対するアニール処理を１６００℃以上で行った場合には、Ｎ２−ＣＯ混合雰囲気中におけるアニール処理ではないので、その窒化物半導体膜の表面の劣化が生じてしまうことがわかった。
これらのことを踏まえた上で、本発明者は鋭意検討を重ねた結果、一見するとその上への再成長には適さない程度に荒れた表面のＡｌを含む窒化物半導体膜が得られても、その荒れた窒化物半導体膜の表面に対して、追加のＡｌを含む窒化物半導体膜を所定条件下で成長させると、荒れた表面を鏡面化することができ、さらに再成長表面の転位密度を１×１０９個／ｃｍ２以下にできる、という新たな知見を得るに至った。
本発明は、本発明者が見出した上述の新たな知見に基づくものである。
＜本発明の一実施形態＞
以下、本発明の一実施形態について図面を参照しながら説明する。
（１）窒化物半導体テンプレートの構成
先ず、本実施形態に係る窒化物半導体テンプレートの概略構成例について説明する。
図１は、本実施形態に係る窒化物半導体テンプレートの概略構成例を示す断面図である。
本実施形態で例に挙げる窒化物半導体テンプレート１０は、ＬＥＤ等の半導体装置（半導体デバイス）を製造する際に下地基板として用いられるもので、基板状の構造体として構成されているものである。具体的には、窒化物半導体テンプレート１０は、基板１１と、窒化物半導体層１２と、を備えて構成されている。
（基板）
基板１１は、窒化物半導体層１２を支持する支持基板として機能するものである。なお、以下において、基板１１の上面（窒化物半導体層１２の側の面）を「表面（または第一の主面）」とし、その反対側に位置する基板１１の下面を「裏面（または第二の主面）」とする。
基板１１は、例えば、サファイア（Ａｌ２Ｏ３）基板からなり、Ｃ面（（０００１）面）からａ軸方向またはｍ軸方向に０．１〜３°傾いた面を表面とするように構成されている。
また、基板１１の表面は、例えば、鏡面となっている。換言すると、その上にＩＩＩ族窒化物半導体をエピタキシャル成長させることが可能な、いわゆるエピレディ面となっている。具体的には、基板１１の表面の二乗平均平方根粗さ（ＲＭＳ）が、例えば、１０ｎｍ以下、好ましくは１ｎｍ以下である。なお、本明細書でいう「ＲＭＳ」は、原子間力顕微鏡（ＡＦＭ）にて５μｍ×５μｍサイズの像を解析することで得られる値を意味している。一方、基板１１の裏面については、特に限定されるものではないが、表面側と同様の鏡面、あるいは、ランダムな凹凸を有する粗面である、いわゆるラップ面とすることが考えられる。
基板１１の直径サイズは、例えば、２〜８インチ径のサイズのものを用いる。これにより、窒化物半導体テンプレート１０は、１インチ径を超える大きな基板サイズに対応したものとなる。また、基板１１の厚さについては、ＬＥＤ構造積層後のウエハの反りを抑制する観点から、ウエハの直径サイズが大きいほど厚いほうが好ましいが、例えば、３００μｍ〜２ｍｍとすることが考えられる。
（窒化物半導体層）
窒化物半導体層１２は、基板１１上に形成された、アルミニウム（Ａｌ）を含む窒化物半導体からなる層である。Ａｌを含む窒化物半導体としては、例えば窒化アルミニウム（ＡｌＮ）が挙げられるが、これに限定されることはない。すなわち、Ａｌを含む窒化物半導体は、Ｉｎ１−ｘ−ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０＜ｘ≦１、０≦ｙ≦１）で表わされるものであれば、ＡｌＮの他に、窒化インジウムアルミニウム（ＡｌＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、または、窒化アルミニウムガリウムインジウム（ＡｌＩｎＧａＮ）であってもよい。
また、窒化物半導体層１２は、基板１１に面する側に位置する第一層１３と、その第一層１３に重なるように形成された第二層１４と、の二層構造に構成されている。
窒化物半導体層１２を構成する第一層１３と第二層１４とは、それぞれが不純物濃度の違いにより区別される。例えば、二次イオン質量分析法（ＳＩＭＳ）による分析結果に基づき、第一層１３と第二層１４との不純物濃度を比べると、基板１１の側に近い第一層１３には、不純物としてのＯが、第二層１４に比べて多量に含まれている。
このような第一層１３と第二層１４との酸素濃度の違いが生じる原因は、各層成長時のＡｌを含む窒化物半導体の結晶性の違いに起因する。すなわち、第一層１３の成長時には、Ａｌを含む窒化物半導体中の転位密度が多いため、成長中に基板１１側からの拡散により、あるいは、成長雰囲気からの混入により、多量の酸素が取り込まれる。その濃度は、例えば１×１０１８〜１×１０２１／ｃｍ３程度である。一方、第二層１４の成長時には、下地となる第一層１３は後述するようにアニール処理によって高品質化（低転位化）しているため、第二層１４も低転位なＡｌを含む窒化物半導体の層となる。このため、第二層１４の成長時には、第一層１３からの若干の酸素拡散はあるものの、全体的には酸素の取り込みが抑制される。第二層１４の酸素濃度は、成長装置の雰囲気にも依存するが、典型的には例えば１×１０１８／ｃｍ３以下となる。
したがって、窒化物半導体層１２は、不純物濃度を測定することによって、第一層１３と第二層１４との二層構造であることを特定することができ、さらには第一層１３と第二層１４との界面位置がどこに存在するかを特定することができる。なお、不純物濃度の測定については、例えばＳＩＭＳ分析の結果を用いて行うことが考えられるが、他の公知の手法を用いて行っても構わない。
（第一層）
二層構造を構成する一方の層である第一層１３は、詳細を後述するように、基板１１上にＡｌを含む窒化物半導体をエピタキシャル成長させて形成された層であり、さらに不活性ガス雰囲気でのアニール処理が施されてなる層である。このように形成されることで、第一層１３は、成長方向に極性を有するように構成される。具体的には、基板１１の側の面の殆どが窒素（Ｎ）極性面となり、そのＮ極性面と対向する側の面（すなわち、第二層１４の側の面）の殆どがＩＩＩ族極性面となるように構成される。第二層１４の側の面である第一層１３の表面は、若干（例えば、表面積の１０％以下程度）のＮ極性面を含んでいても構わない。その場合であっても、Ａｌを含む窒化物半導体自体が高温でＩＩＩ族極性に成長しやすい性質により、後述するように、第二層１４を成長することで、第二層１４の表面全体がＩＩＩ族極性面となる。
また、第一層１３は、アニール処理が施されることで、その表面（すなわち、第二層１４の側の面）が低転位化されている。具体的には、例えば、表面における平均転位密度は、１×１０９個／ｃｍ２以下である。また、例えば、Ｘ線回折（ＸＲＤ）を利用した表面に対するＸ線ロッキングカーブ（ＸＲＣ）測定の（１０−１２）回折の半値幅は、６００秒以下、より好ましくは４００秒以下である。
ただし、第一層１３は、不活性ガス雰囲気でのアニール処理を経ているので、当該アニール処理を経ない場合に比べて表面が劣化し得る場合があり、具体的には表面粗さＲＭＳが例えば１〜５０ｎｍとなっている。
アニール処理によるＡｌを含む窒化物半導体中の転位密度の減少と表面粗さの増加は、そのアニール処理中に、Ａｌを含む窒化物半導体中またはその表面の構成原子が比較的自由に動き回っていることを意味している。転位部分には構成原子のダングリングボンドが多数存在するので、本来は完全結晶よりもエネルギー的に高い状態にある。ところが、詳細を後述するようなアニール処理を行ってＡｌを含む窒化物半導体の構成原子が自由に動ける状態になると、結晶全体のエネルギーを下げるように転位を消滅させる駆動力が発生するのである。
ただし、このような構成原子が比較的自由に動く状態にすると、前述のようにＡｌを含む窒化物半導体の表面が荒れてしまうため、従来はこのような条件でのアニール処理が、Ａｌを含む窒化物半導体の低転位化の手法として採用されることが無かったのである。
また、第一層１３は、連続膜となる厚さで、かつ、クラックが発生しない厚さとなるように、形成されている。具体的には、第一層１３は、例えば、１００〜８００ｎｍの厚さで形成されている。第一層１３の厚さが１００ｎｍ未満であると連続膜にならないおそれがあるが、１００ｎｍ以上とすることで連続膜として形成することができる。また、第一層１３の厚さが８００ｎｍを超えてしまうと、その形成時あるいはその後のアニール処理時にクラックが発生してしまうおそれがあるが、８００ｎｍ以下とすることでクラックが発生しないように形成することができる。なお、第一層１３は、例えば、１００〜８００ｎｍの厚さで形成されているが、特に２００〜８００ｎｍの厚さで形成されていることが好ましい。
（第二層）
二層構造を構成する他方の層である第二層１４は、詳細を後述するように、第一層１３の表面上に、Ａｌを含む窒化物半導体をエピタキシャル成長させて形成された層である。このように形成される第二層１４は、前述したように、その全域がＩＩＩ族極性面となる。
また、第二層１４は、低転位化された第一層１３の上に形成されているので、第一層１３と同様に低転位なものとなる。具体的には、例えば、その表面（すなわち、第一層１３の側の面とは反対側の面）における平均転位密度は、１×１０９個／ｃｍ２以下である。
しかも、第二層１４は、低転位化された第一層１３の上に形成されているので、厚く形成してもクラックが発生し難いものとなる。下地層に転位が多いと、その下地層の内部に亀裂を多く含んでいるのと同様な状態となるので、その上に形成する層が応力に対して弱くなり割れ易くなる一方で、第一層１３のような低転位な層を下地とすれば、その上に形成する第二層１４内の弱い部分が少なくなって割れ難くなるためである。
具体的には、第二層１４は、例えば、１００ｎｍ〜２０μｍの厚さで形成されている。より好ましくは、第二層１４は、例えば、３〜２０μｍの厚さで形成されている。そして、３μｍ以上の厚さであっても、第二層１４は、クラックフリー層として構成されている。
また、第二層１４は、第一層１３の上に重ねて成長させているので、第一層１３のみの場合に比べて、表面が平坦化されたものとなる。具体的には、第二層１４は、その表面の表面粗さＲＭＳが１０ｎｍ以下、より好ましくは１ｎｍ以下となっている。
（２）窒化物半導体テンプレートの製造方法
次に、上述した構成の窒化物半導体テンプレート１０を製造する手順、すなわち本実施形態に係る窒化物半導体テンプレートの製造方法について説明する。
（成長装置の構成例）
ここで、先ず、窒化物半導体テンプレート１０の製造に用いる成長装置の構成例について説明する。
図２は、本実施形態に係る窒化物半導体テンプレートの製造に用いられる成長装置の一具体例を示す模式図である。
図例は、成長装置の一具体例として、ハイドライド気相成長装置（ＨＶＰＥ装置）を示している。
ＨＶＰＥ装置２００は、石英やアルミナ等の耐熱性材料からなり、成膜室２０１が内部に構成された気密容器２０３を備えている。成膜室２０１内には、基板１１を保持するサセプタ２０８が設けられている。サセプタ２０８は、基板１１の表面を上側にした状態で基板１１を収容するポケット２０８ｐを有している。サセプタ２０８は、回転機構２１６が有する回転軸２１５に接続されており、該サセプタ２０８の裏面に設けられたギアによって基板１１を上方に保持したまま、該サセプタ２０８上に載置される基板１１を周方向（主面に沿った方向）に回転可能に構成されている。
これらのサセプタ２０８、ポケット２０８ｐ、回転機構２１６は、カーボンあるいはＳｉＣや窒化ホウ素（ＢＮ）等のコーティングを施したカーボンで構成されるのが好ましく、それ以外の部材は、不純物の少ない高純度石英で構成されるのが好ましい。また、特に１３００℃以上の高温にさらされる領域の部材は、高純度石英に代えてアルミナで構成されるのが好ましい。
気密容器２０３の一端には、成膜室２０１内へ塩化水素（ＨＣｌ）ガスを供給するガス供給管２３２ｂ、成膜室２０１内へアンモニア（ＮＨ３）ガスを供給するガス供給管２３２ｃ、および、成膜室２０１内へＨ２ガス、Ｎ２ガスまたはＨＣｌガスを供給するガス供給管２３２ｄが接続されている。ガス供給管２３２ｂ〜２３２ｄには、上流側から順に、流量制御器２４１ｂ〜２４１ｄ、バルブ２４３ｂ〜２４３ｄがそれぞれ設けられている。ガス供給管２３２ｂの下流には、原料としての固体のＡｌを収容するガス生成器２３３ｂが設けられている。ガス生成器２３３ｂには、ＨＣｌガスとＡｌとの反応により生成された成膜ガスとしての塩化アルミニウム（ＡｌＣｌまたはＡｌＣｌ３）ガスを、サセプタ２０８上に保持された基板１１等に向けて供給するノズル２４９ｂが接続されている。ガス供給管２３２ｃ，２３２ｄの下流側には、これらのガス供給管から供給された成膜ガスをサセプタ２０８上に保持された基板１１等に向けて供給するノズル２４９ｃ，２４９ｄが接続されている。ノズル２４９ｂ〜２４９ｄは、基板１１の表面に対して交差する方向（表面に対して斜めの方向）にガスを流すよう配置されている。
一方、気密容器２０３の他端には、成膜室２０１内を排気する排気管２３０が設けられている。排気管２３０にはポンプ２３１（或いはブロワ）が設けられている。気密容器２０３の外周にはガス生成器２３３ｂ内やサセプタ２０８上に保持された基板１１等を所望の温度に加熱するゾーンヒータ２０７が、気密容器２０３内には成膜室２０１内の温度を測定する温度センサ２０９が、それぞれ設けられている。なお、ゾーンヒータ２０７のガス生成器２３３ｂ付近（図中Ａ１参照）は、６００〜８００℃または４００〜６００℃に維持され、これにより、ＨＣｌガスとＡｌとの反応によりＡｌＣｌガスまたはＡｌＣｌ３ガスが生成される。また、ゾーンヒータ２０７のサセプタ２０８付近（図中Ａ３参照）は、後述の成長に適した温度に維持される。
ＨＶＰＥ装置２００が備える各部材は、コンピュータとして構成されたコントローラ２８０に接続されており、コントローラ２８０上で実行されるプログラムによって、後述する処理手順や処理条件が制御されるように構成されている。
なお、ＨＶＰＥ装置２００は、上述した各部の他に、成膜室２０１内へＨＣｌガスを供給するガス供給管２３２ａ、流量制御器２４１ａ、バルブ２４３ａ、原料としてのガリウム（Ｇａ）融液またはインジウム（Ｉｎ）融液を収容するガス生成器２３３ａ、ノズル２４９ａ等が設けられており、ＨＣｌガスとＧａ融液またはＩｎ融液との反応により生成された成膜ガスとしての塩化ガリウム（ＧａＣｌ）ガスまたは塩化インジウム（ＩｎＣｌ）ガスを、サセプタ２０８上に保持された基板１１等に向けて供給するように構成されていてもよい。さらに言えば、Ｇａ融液およびＩｎ融液を収容するガス生成器をそれぞれ別個に持ち、ＧａＣｌガスとＩｎＣｌガスをそれぞれ独立に供給可能な構成としてもよい。
（製造手順の概要）
続いて、上述した構成のＨＶＰＥ装置２００を用いた窒化物半導体テンプレートの製造手順を、窒化物半導体がＡｌＮである場合を例に挙げて説明する。以下、窒化物半導体がＡｌＮである場合の窒化物半導体テンプレート１０を「ＡｌＮテンプレート１０」と称する。
図３は、本実施形態に係る窒化物半導体テンプレートの製造手順の概要を示す断面図である。
ＡｌＮテンプレート１０の製造は、基板準備工程（ステップ１、以下ステップを「Ｓ」と略す。）と、第一層形成工程（Ｓ２）と、アニール工程（Ｓ３）と、第二層形成工程（Ｓ４）と、を経て行う。
（Ｓ１：基板準備工程）
基板準備工程（Ｓ１）では、ＨＶＰＥ装置２００で処理される基板１１、すなわちＡｌＮテンプレート１０を構成することになる基板１１を用意する。具体的には、基板１１として、例えば、Ｃ面からａ軸方向またはｍ軸方向に０．１〜３°傾いた面を表面とするサファイア基板を用意する。基板１１のオフ方向によっては、ＡｌＮ膜の最適な成長条件が若干変化する場合があるため、用いる基板１１のオフ方向を一定に保つことが再現性を高めるためには有効である。オフ角が０．１°未満の場合には、サファイア基板の研磨の段階で、オフ方向の精度が低くなり、基板１１毎にオフ方向が変わるという事態が生じるため、このような小さいオフ角の基板１１は避けることが好ましい。また、オフ角が３°よりも大きい場合には、最終的に得られるＡｌＮテンプレート１０の表面に巨大ステップが形成される場合が多いので、このような大きいオフ角の基板１１は避けることが好ましい。
基板１１の直径サイズは、例えば、２〜８インチ径のサイズのいずれかを選択する。ここでいう直径サイズは、実際のインチサイズでも構わないが、慣例的に用いられている「２インチ」＝５０ｍｍ、「６インチ」＝１５０ｍｍ等のサイズでも構わない。
（Ｓ２：第一層形成工程）
基板準備工程（Ｓ１）の後は、次いで、第一層形成工程（Ｓ２）を行う。第一層形成工程（Ｓ２）では、先ず、基板準備工程（Ｓ１）で用意した基板１１を、その表面を上側にした状態で、ＨＶＰＥ装置２００のサセプタ２０８上に載置する。
また、ＨＶＰＥ装置２００においては、ガス生成器２３３ｂ内に原料としての固体のＡｌを収容しておく。そして、サセプタ２０８を回転させるとともに、成膜室２０１内の加熱および排気を実施しながら、ガス供給管２３２ｄから成膜室２０１内へＨ２ガス（あるいはＨ２ガスとＮ２ガスとの混合ガス）を供給する。さらには、成膜室２０１内が所望の成長温度、成長圧力に到達し、成膜室２０１内が所望の雰囲気となった状態で、ガス供給管２３２ｂ，２３２ｃからガス供給を行い、基板１１の表面に対して交差する方向に、成膜ガスとしてＡｌＣｌガスまたはＡｌＣｌ３ガスとＮＨ３ガスとを供給する。これらの成膜ガスは、Ｈ２ガス、Ｎ２ガスまたはこれらの混合ガスから成るキャリアガスと混合して供給してもよい。
これにより、図３（ａ）に示すように、基板１１の表面側には、ＡｌＮからなる第一層１３が気相成長によりエピタキシャル成長されて形成されることとなる。このように、第一層１３を気相成長によりエピタキシャル成長させて形成することで、例えば昇華法で形成する場合に比べると、ＡｌＮテンプレート１０の大口径化（例えば２インチ径以上の大きな基板サイズの実現）や透明度確保等の点で有利である。
第一層１３が形成される基板１１は、その表面が鏡面となっており、表面に凹凸パターンを有していない。そのため、第一層１３の形成にあたり、基板１１と第一層１３との間には、表面の凹凸パターンに起因するボイドが存在することがない。
第一層１３の形成は、第一層１３が連続膜となる厚さで、かつ、第一層１３にクラックが発生しない厚さとなるように行う。具体的には、既に説明したように、例えば、第一層１３の厚さが１００〜８００ｎｍ、特に２００〜８００ｎｍとなるように、第一層１３の形成を行う。
また、第一層形成工程（Ｓ２）では、上述した厚さへの成長完了時点（すなわち、アニール処理前のアズグロウン状態）で、第一層１３が結晶化する（すなわち、非アモルファス状態となる）条件にて、第一層１３の形成を行う。具体的には、第一層１３の形成を、例えば、ＨＶＰＥ装置２００のサセプタ２０８付近が１０００〜１３００℃の成長温度を維持する状態となるように、ゾーンヒータ２０７による加熱を行う（図２中Ａ３参照）。そして、第一層１３を形成するためのＡｌＮ膜の成長は、成長速度が０．５〜５００ｎｍ／分となるように、ＡｌＣｌガスまたはＡｌＣｌ３ガスおよびＮＨ３の供給量を調整して行う。Ｎ源とＡｌ源の供給量比（いわゆるＶ／ＩＩＩ比）は、０．２〜２００とする。このとき、ノズル２４９ｄからは、ノズル２４９ａ〜ｄへの寄生的なＡｌＮ付着を防止するためにＨＣｌガスを流してもよく、その量は、ＡｌＣｌガスまたはＡｌＣｌ３ガスに対して０．１〜１００の比率とする。
このようにして形成された第一層１３は、成長完了時点（すなわち、アニール処理前のアズグロウン状態）においては、その表面の表面粗さＲＭＳが、例えば、０．３〜１０ｎｍ程度となる。また、第一層１３は、成長方向に極性を有するようになり、例えば基板１１の側がＮ極性面となり、その反対側（すなわち、第一層１３の表面）のほぼ全面がＩＩＩ族極性面であるＡｌ極性面となる。
（Ｓ３：アニール工程）
ところで、第一層１３は、クラックが発生しない厚さとなるように薄く形成されるため、成長完了時点（すなわち、アニール処理前のアズグロウン状態）においては、転位密度が高くなってしまうことが懸念される。そこで、第一層形成工程（Ｓ２）の後は、基板１１上の薄い第一層１３を高品質化すべく、アニール工程（Ｓ３）を行うのである。
アニール工程（Ｓ３）にあたっては、ＨＶＰＥ装置２００における成膜室２０１内へのＡｌＣｌガスまたはＡｌＣｌ３ガス、ＮＨ３ガスおよびＨ２ガスの供給を停止し、全てのガス供給管からＮ２ガスを供給することで、成膜室２０１内の雰囲気をＮ２ガスへ置換する。そして、成膜室２０１内をＮ２ガス雰囲気とした後に、サセプタ２０８を回転させつつ、成膜室２０１内の排気を実施しながら、ゾーンヒータ２０７（図２中Ａ３参照）によりサセプタ２０８付近を所望のアニール処理温度まで上昇させる。このようにして、アニール工程（Ｓ３）では、ＨＶＰＥ装置２００の成膜室２０１内から基板１１を搬出することなく、その基板１１上に形成された第一層１３に対して、Ｎ２ガス雰囲気でアニール処理を行う。つまり、ＡｌＣｌガスまたはＡｌＣｌ３ガス、ＮＨ３ガスおよびＨ２ガスを含有しない雰囲気であるＮ２ガス雰囲気で、第一層１３に対するアニール処理を行うのである。このように、Ｎ２ガス雰囲気でアニール処理を行うので、アニール処理中の第一層１３へのＣやＯ等の不純物混入を抑制することができ、また第一層形成工程（Ｓ２）で用いたＨＶＰＥ装置２００をそのまま用いたアニール処理も実現可能となる。
アニール工程（Ｓ３）で行うアニール処理は、第一層１３の表面の状態（特に、転位に関する状態）を高品質化するためのものである。このことから、アニール工程（Ｓ３）では、アニール処理後の第一層１３の表面における平均転位密度が１×１０９個／ｃｍ２以下となる条件で、アニール処理を行うことが好ましい。また、アニール工程（Ｓ３）では、アニール処理後の第一層１３の表面に対するＸＲＣ測定の（１０−１２）回折の半値幅が６００秒以下、より好ましくは４００秒以下となる条件で、アニール処理を行う。このことは、アニール工程（Ｓ３）では、第一層１３の主として刃状転位を低減させる条件で、アニール処理を行うことに対応する。なお、平均転位密度が１×１０９個／ｃｍ２以下となる場合には、ＸＲＣ測定の（１０−１２）回折の半値幅が概ね４００秒以下となることに対応している。
アニール処理後のＡｌＮ層の表面の転位（例えば刃状転位およびらせん転位）に関する状態は、例えば図４に示すように、そのアニール処理を行う際の処理温度（アニール温度）に依存する。
図４は、第一層を構成するＡｌＮ膜の表面の転位に関する状態とアニール処理条件との関係の一具体例を示す説明図である。
図例は、ＸＲＤ装置を用いたＸＲＣ測定の（１０−１２）回折の半値幅（すなわち刃状転位とらせん転位両方についての測定結果）とアニール温度との関係の具体例（図４（ａ）参照）、並びに、同じくＸＲＣ測定の（０００２）回折の半値幅（すなわちらせん転位についての測定結果）とアニール温度との関係の具体例（図４（ｂ）参照）を示している。具体的には、図例の場合、第一層１３の厚さが１００ｎｍ、２００ｎｍ、３２０ｎｍ、４６０ｎｍ、５７０ｎｍ、８００ｎｍ、８４０ｎｍ、１０２０ｎｍのいずれかであり、アニール無しの場合またはアニール温度が１５００〜１８５０℃であり、アニール処理の時間が１時間であり、アニール処理の直後、すなわち第二層１４を成長する前に、ＨＶＰＥ装置２００からウエハを取り出してＸＲＣ測定を行った結果を示している。
図４（ａ）および図４（ｂ）に示す測定結果によれば、アニール処理を全く行わない場合には、第一層１３の表面における平均転位密度が、従来のＡｌＮ膜と同等の１×１０１０個／ｃｍ２程度かそれ以上であり、（０００２）回折の半値幅は１００秒程度と小さいものの、（１０−１２）回折の半値幅は１０００秒程度と大きな値となっている。
一方、アニール処理を行った場合には、特に１６００℃以上のアニール処理によってＸＲＣ半値幅に変化が生じている。すなわち、１６００℃以上の温度のアニール処理を行うことにより、ＸＲＣ測定の（０００２）回折の半値幅はアニール処理を行わない場合と比較して増加し、（１０−１２）回折の半値幅は減少している。
特に、（１０−１２）回折の半値幅に着目すると、アニール温度が１６００〜１８００℃の範囲で減少が顕著であり、殊に第一層１３の厚さが８００ｎｍ以下の場合に、６００秒以下の小さな半値幅となっている。また、第一層１３の厚さが３２０ｎｍ以下の場合には１６００〜１８００℃の範囲で、第一層１３の厚さが４６０ｎｍの場合には１７２０〜１８００℃の範囲で、（１０−１２）回折の半値幅は４００秒以下となっており、この条件においては、転位密度に換算して１×１０９個／ｃｍ２以下となっていると考えられる。アニール温度が１８５０℃以上の場合には、（１０−１２）回折の半値幅は７００秒以上に悪化しており、アニール温度が高すぎて、転位密度が逆に増加に転じているものと考えられる。
なお、アニール時間を３０〜１８０分の間で変えた場合にも、ほぼ同様の結果が得られている。
以上のことから、アニール工程（Ｓ３）では、上述した第一層１３の高品質化を実現するための具体的な条件として、例えば、第一層１３の厚さが１００〜８００ｎｍの範囲で、アニール処理を１６００〜１８００℃の温度範囲で、かつ、３０〜１８０分の時間で行う。
第一層１３の厚さが１００ｎｍよりも小さい場合には、第一層１３成長後に表面が平坦化しておらず、アニール処理中に基板１１のサファイアがエッチングされることで、第一層１３が剥離してしまうため、高品質な膜を得ることが困難となる。また、第一層１３の厚さが８００ｎｍよりも大きい場合には、図４に示すように、ＸＲＣ測定の（０００２）回折の半値幅を６００秒以下とするのは困難である。このことは、第一層１３が薄い場合には、アニール処理中にＡｌＮの構成原子が比較的自由に動き回ることで転位が減少しているという考えを支持する現象である。すなわち、第一層１３が厚い場合にＡｌＮ膜の高品質化が難しくなるのは、相対的にＡｌＮ中の構成原子の自由度が低下するためと考えると、説明できるのである。
アニール処理を１６００℃未満の温度で行うと、そのアニール処理の効果を十分に得られず、第一層１３の表面状態を高品質化できないおそれがあり、また１８５０℃以上の温度でアニール処理を行うと、過剰にアニール処理を行うことになってしまい、却って第一層１３の表面状態の高品質化の妨げになる。
アニール処理の時間についても同様であり、アニール処理を３０分未満の時間で行うと、そのアニール処理の効果を十分に得られず、第一層１３の表面状態を高品質化できないおそれがあり、また１８０分を超える時間でアニール処理を行うと、過剰にアニール処理を行うことになってしまい、却って第一層１３の表面状態の高品質化の妨げになることが懸念される。
ところで、アニール工程（Ｓ３）では、十分にＡｌＮ膜を高品質化できる条件でアニール処理を行うと、第一層１３の表面が劣化する。具体的には、アニール処理を行う前と、アニール処理を行った後とで、第一層１３の表面に以下に述べるような変化が生じることがある。
例えば、第一層１３の表面の表面粗さＲＭＳについては、アニール工程（Ｓ３）後の表面粗さＲＭＳが、第一層形成工程（Ｓ２）の後でアニール工程（Ｓ３）を行う前の表面粗さＲＭＳよりも大きい。具体的には、第一層形成工程（Ｓ２）後でアニール工程（Ｓ３）前の第一層１３の表面の表面粗さＲＭＳが０．３〜１０ｎｍであるのに対して、アニール工程（Ｓ３）後の第一層１３の表面の表面粗さＲＭＳが１〜５０ｎｍであるといったように、それぞれの表面粗さＲＭＳに変化が生じる。
また、例えば、第一層１３の表面に対するＸＲＣ測定の（０００２）回折あるいは（０００４）回折の半値幅については、アニール工程（Ｓ３）後の値が、第一層形成工程（Ｓ２）後でアニール工程（Ｓ３）前における値よりも大きくなる。具体的には、図４に示したように、第一層形成工程（Ｓ２）後でアニール工程（Ｓ３）前の第一層１３の表面に対するＸＲＣ測定の（０００２）回折あるいは（０００４）回折の半値幅は、第一層１３の厚さが少なくとも８００ｎｍ以下の場合には、５０〜２００秒である。これに対して、アニール工程（Ｓ３）後の第一層１３の表面に対するＸＲＣ測定の（０００２）回折あるいは（０００４）回折の半値幅は、１６００〜１８００℃のアニール処理に対して、１００〜６００秒であるといったように、アニール処理前後でそれぞれの値に変化が生じる。
（０００２）回折あるいは（０００４）回折の半値幅の増加は、一般的には、刃状転位密度の増加を示していると考えられている。しかしながら、これは主として、表面が平坦化した場合の結晶に対する議論であり、表面が荒れている場合には異なる議論が成り立つ。すなわち、表面が荒れている場合には、転位が存在していなくても、表面での原子位置あるいは格子面の向きに付加的な自由度が生じるため、（０００２）回折あるいは（０００４）回折の半値幅が大きく観測される場合がある。このことから考えて、少なくともアニール温度が１８００℃以下の範囲では、図４でみられる（０００２）回折の半値幅の増大は、第一層１３の転位密度の増大を反映したものではなく、表面荒れによるものと考えられる。後述するように、アニール処理後の第一層１３上に僅か数１００ｎｍの第二層１４を成長しただけであっても、表面が平坦化した場合に（０００２）回折の半値幅がアニール処理前と同等程度に回復していることも、この推論（アニール処理後に転位密度が増大していない）を裏付けている。
このように、Ｎ２ガス雰囲気でのアニール処理を第一層１３が低転位化するほど行うと、その第一層１３には、表面荒れ等の劣化が生じてしまう。そのため、従来は、Ｎ２ガス雰囲気でのアニール処理は用いられてこなかった。
ところが、Ｎ２ガス雰囲気でのアニール処理によって第一層１３の表面に劣化が生じた場合であっても、その荒れた表面に対して追加のＡｌＮ膜を後述する所定条件下で成長させると、荒れた表面を鏡面化することができ、さらに再成長表面の転位密度を最良の場合には１×１０９個／ｃｍ２以下にできることを、本発明者は見出した。そこで、アニール工程（Ｓ３）の後は、第一層１３に重ねて第二層１４を所定条件下で成長させるべく、第二層形成工程（Ｓ４）を行うのである。
（Ｓ４：第二層形成工程）
第二層形成工程（Ｓ４）では、第一層１３が形成された基板１１をＨＶＰＥ装置２００の成膜室２０１内から搬出することなく、サセプタ２０８を回転させるとともに、成膜室２０１内の加熱および排気を実施しながら、ガス供給管２３２ｄから成膜室２０１内へＨ２ガス（あるいはＨ２ガスとＮ２ガスとの混合ガス）を供給する。さらには、成膜室２０１内が所望の成長温度、成長圧力に到達し、成膜室２０１内が所望の雰囲気となった状態で、ガス供給管２３２ｂ，２３２ｃからガス供給を行い、基板１１の表面に対して交差する方向に、成膜ガスとしてＡｌＣｌガスまたはＡｌＣｌ３ガスとＮＨ３ガスとを供給する。これらの成膜ガスは、Ｈ２ガス、Ｎ２ガスまたはこれらの混合ガスから成るキャリアガスと混合して供給してもよい。
これにより、図３（ｂ）に示すように、第一層１３の表面上には、ＡｌＮからなる第二層１４が気相成長によりエピタキシャル成長されて形成されることとなる。このように、第二層１４を気相成長によりエピタキシャル成長させて形成することで、第二層１４の結晶構造は、第一層１３の結晶構造に準じたものとなる。つまり、第一層１３が低転位化されているので、その上に形成する第二層１４についても、低転位なものとなる。具体的には、例えば、アニール処理後の第一層１３の表面における平均転位密度が最良の場合には１×１０９個／ｃｍ２以下であることから、その上に形成する第二層１４の表面における平均転位密度についても最良の場合には１×１０９個／ｃｍ２以下となる。また、第二層１４の成長により、表面全域がＩＩＩ族極性面であるＡｌ極性面となる。
第二層１４の形成は、例えば、第二層１４の厚さが１００ｎｍ〜２０μｍとなるように行う。このように厚く形成しても、第二層１４は、低転位化された第一層１３の上に形成されているので、クラックが発生し難いものとなる。下地層に転位が多いと、その下地層の内部に亀裂を多く含んでいるのと同様な状態となるので、その上に形成する層が応力に対して弱くなり割れ易くなる一方で、第一層１３のような低転位な層を下地とすれば、その上に形成する第二層１４内の弱い部分が少なくなって割れ難くなるためである。つまり、第一層１３の上に形成する第二層１４については、例えば、一般的にクラックが発生し得ると考えられる３μｍ以上の厚さで形成しても、クラックフリー層（クラックが存在しない層）として形成されることになる。
また、第二層形成工程（Ｓ４）では、第二層１４の形成を、例えば、ＨＶＰＥ装置２００のサセプタ２０８付近が１０００〜１６００℃の成長温度、より好ましくは１４００〜１６００℃の成長温度を維持する状態となるように、ゾーンヒータ２０７（図２中Ａ３参照）による加熱を行う。そして、第二層１４を形成するためのＡｌＮ膜の成長は、成長速度が０．５〜５００ｎｍ／分となるように、ＡｌＣｌガスまたはＡｌＣｌ３ガスおよびＮＨ３の供給量を調整して行う。Ｎ源とＡｌ源の供給量比（いわゆるＶ／ＩＩＩ比）は、０．２〜２００とする。このとき、ノズル２４９ｄからは、ノズル２４９ａ〜ｄへの寄生的なＡｌＮ付着を防止するためにＨＣｌガスを流してもよく、その量は、ＡｌＣｌ３ガスに対して０．１〜１００の比率とする。
このようにして形成された第二層１４は、その表面の表面粗さＲＭＳが、例えば、１０ｎｍ以下、より好ましくは１ｎｍ以下となる。
つまり、第一層１３の表面に劣化が生じた場合であっても、その第一層１３が低転位化されていることを前提とした上で、その第一層１３の表面に重ねて形成する第二層１４を、１００ｎｍ以上の厚さで、かつ、１０００〜１６００℃の成長温度、特に１４００〜１６００℃の成長温度で成長させると、第二層１４の表面については鏡面化することができる。さらには、第二層１４の表面の転位密度を最良の場合には１×１０９個／ｃｍ２以下にすることができる。
図５は、第二層を構成するＡｌＮ膜の表面の転位に関する状態とアニール処理条件との関係の一具体例を示す説明図であり、ＸＲＣ測定の（１０−１２）回折の半値幅（すなわち刃状転位とらせん転位両方についての測定結果）とアニール温度との関係の具体例（図５（ａ）参照）、並びに、同じくＸＲＣ測定の（０００２）回折の半値幅（すなわちらせん転位についての測定結果）とアニール温度との関係の具体例（図５（ｂ）参照）を示している。
図例は、第一層１３上に３００ｎｍの厚さの第二層１４を成長した後に測定したＸＲＣ半値幅を示したものである。さらに詳しくは、図例は、第一層１３の厚さが１００ｎｍ、２００ｎｍ、３２０ｎｍ、４６０ｎｍ、５７０ｎｍ、８００ｎｍ、８４０ｎｍ、１０２０ｎｍのいずれかであり、アニール無しの場合またはアニール温度が１５００〜１８５０℃であり、アニール処理の時間が１時間である場合において、その第一層１３上に３００ｎｍの厚さで形成した第二層１４についてＸＲＣ測定を行った結果を示している。
図５（ａ）に示す測定結果によれば、第一層１３のアニール温度が１６００〜１８００℃の範囲であり、第一層１３の厚さが８００ｎｍ以下の場合に、第二層１４の表面に対するＸＲＣ測定の（１０−１２）回折の半値幅は、６００秒以下となっている。また、図５（ｂ）に示す測定結果によれば、対応する条件での（０００２）回折の半値幅は２００秒以下であり、これらの条件において刃状転位およびらせん転位の双方の転位密度が低く抑えられていることがわかる。
特に、（１０−１２）回折の半値幅に着目すると、アニール温度が１６００〜１８００℃の範囲で、かつ、第一層１３の厚さが３２０ｎｍ以下の場合と、アニール温度が１７００〜１８００℃の範囲で、かつ、第一層１３の厚さが４６０ｎｍの場合には、ＸＲＣ測定の（１０−１２）回折の半値幅は４００秒以下となっており、転位密度が１×１０９個／ｃｍ２以下となっている。
なお、第二層１４の厚さを、１００ｎｍ〜２０μｍと変えた場合においても、ほぼ同様の結果が得られている。
（Ｓ２からＳ４までの流れ）
以上のように、本実施形態において、ＡｌＮテンプレート１０の製造にあたっては、第一層形成工程（Ｓ２）、アニール工程（Ｓ３）および第二層形成工程（Ｓ４）を、同一の成長装置であるＨＶＰＥ装置２００を用いて連続的に行う。つまり、連続的に行うので、アニール工程（Ｓ３）の後、第一層１３に対する研磨工程を挟まずに、第二層形成工程（Ｓ４）を行う。
したがって、例えば非特許文献１に開示された手法の場合とは異なり、成長装置とは別に、ＣＯガスを流せるアニール装置を準備する必要がない。さらには、Ｎ２ガス雰囲気でのアニール処理を行うので、特に上部の第二層１４へのＣやＯ等の不純物混入を抑制することができ、また気相成長を行うＨＶＰＥ装置２００をそのまま用いたアニール処理も実現可能となる。
（製造品）
以上に説明した各工程（Ｓ１〜Ｓ４）を経ることで、図１に示す本実施形態のＡｌＮテンプレート１０が製造される。
かかるＡｌＮテンプレート１０は、基板１１上に第一層１３を成長させた後、Ｎ２ガス雰囲気中で１６００〜１８００℃の温度でのアニール処理を行い、その上に第二層１４を１００ｎｍ以上の厚さで、かつ、１０００〜１６００℃の成長温度、特に１４００〜１６００℃の成長温度で成長させて得られたものであり、これにより第二層１４の表面を鏡面化かつ低転位化したものである。つまり、かかるＡｌＮテンプレート１０は、ＨＶＰＥ装置２００のみで（すなわち、成長装置とは別のアニール装置等を必要としない簡素な装置構成で）、例えば非特許文献１に開示された手法による従来品と同等以上の表面品質および結晶品質を実現したものである。
また、かかるＡｌＮテンプレート１０は、第一層１３と第二層１４とが同一のＨＶＰＥ装置２００を用いて連続的に形成されたものであるが、第一層１３の成長中には、ＡｌＮ中の転位密度が多いため、成長中に基板１１側からの拡散により、あるいは、成長雰囲気からの混入により、多量の酸素が取り込まれる。その濃度は、１×１０１８〜１×１０２１／ｃｍ３程度である。第一層１３自体は従来用いられている方法で成長しているので、この酸素濃度に関しても従来法によるものと同程度である。一方、第二層１４の成長時には、下地となる第一層１３がアニール処理により高品質化（低転位化）しているため、第二層１４も低転位なＡｌＮとなる。このため、第二層１４の成長時には、第一層１３からの若干の酸素拡散はあるものの、全体的には酸素の取り込みが抑制される。第二層１４の酸素濃度は、ＨＶＰＥ装置２００の雰囲気にも依存するが、典型的には１×１０１８／ｃｍ３以下となる。
このようにして得られたＡｌＮテンプレート１０は、例えば、ＬＥＤ等の半導体装置（半導体デバイス）を製造する際に用いられる。すなわち、ＡｌＮテンプレート１０上にｎ型、ｐ型またはアンドープの多層膜を積層し、これによりＡｌを含む窒化物半導体積層構造を成長させて形成することで、窒化物半導体デバイスを構成することができる。かかる窒化物半導体デバイスは、例えば、ショットキーダイオード、ｐｎ接合ダイオード、発光ダイオードまたはトランジスタを実現し得るものとなる。
（３）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
（ａ）本実施形態によれば、ＡｌＮテンプレート１０のＡｌＮ層１２を第一層１３と第二層１４との二層構造とし、第一層１３に対してＮ２ガス雰囲気でアニール処理を行った後に、その第一層１３の上に第二層１４を再成長させるので、高品質なＡｌＮテンプレート１０を効率的に得ることができる。
（ｂ）本実施形態のＡｌＮテンプレート１０は、基板１１上のＡｌＮ層１２が第一層１３と第二層１４との二層構造であり、これら第一層１３および第二層１４がいずれも気相成長によるエピタキシャル成長によって形成されている。したがって、例えば昇華法で形成する場合に比べると、ＡｌＮテンプレート１０の大口径化や透明度確保等の点で有利である。
（ｃ）また、本実施形態のＡｌＮテンプレート１０は、第一層１３に対してアニール処理を行っているので、これにより第一層１３を低転位化することができる。しかも、第一層１３が低転位化されているので、その上に形成する第二層１４についても低転位なものとなる。つまり、本実施形態のＡｌＮテンプレート１０は、ＡｌＮ層１２の低転位化を第一層１３へのアニール処理によって達成するので、低転位化のためにＡｌＮ成長厚を大きくする必要がなく、アニール処理を経ない場合よりも薄い厚さ（第一層１３および第二層１４の合計厚）でＡｌＮ層１２の表面の低転位化を達成でき、そのＡｌＮ層１２にクラックが生じる危険性を低減することができる。
しかも、低転位化された第一層１３の上に第二層１４を形成するので、第二層１４を厚く形成してもクラックが生じ難くなる。下地層に転位が多いと、その下地層の内部に亀裂を多く含んでいるのと同様な状態となるので、その上に形成する層が応力に対して弱くなり割れ易くなる一方で、第一層１３のような低転位な層を下地とすれば、その上に形成する第二層１４内の弱い部分が少なくなって割れ難くなるためである。
（ｄ）また、本実施形態のＡｌＮテンプレート１０は、第一層１３に対してＮ２ガス雰囲気でアニール処理を行うので、ＣやＯ等の不純物混入を抑制することができ、成長させるＡｌＮ膜の純度が低下してしまうといった懸念を解消することができる。
しかも、Ｎ２ガス雰囲気でのアニール処理であれば、ＡｌＮ膜を成長させるＨＶＰＥ装置２００をそのまま用いて行うことが実現可能となるので、ＨＶＰＥ装置２００とは別のアニール装置を準備する必要がない。つまり、ＡｌＮテンプレート１０の製造にあたって、第一層形成工程（Ｓ２）、アニール工程（Ｓ３）および第二層形成工程（Ｓ４）をＨＶＰＥ装置２００で連続的に行うことが実現可能となるので、そのＡｌＮテンプレート１０の製造を非常に効率的に行うことができる。
（ｅ）Ｎ２ガス雰囲気でのアニール処理を結晶層が低転位化するほど行うと表面荒れ等の劣化が生じてしまうため、従来はＮ２ガス雰囲気でのアニール処理が用いられなかった。ところが、本実施形態においては、Ｎ２ガス雰囲気でのアニール処理によって第一層１３の表面に劣化が生じた場合であっても、その荒れた表面に対して追加のＡｌＮ成長となる第二層１４の形成を所定条件下で行うので、第二層１４については表面を鏡面化することができ、第二層１４の表面、すなわちＡｌＮ層１２の表面の平均転位密度を１×１０９個／ｃｍ２以下にすることができる。つまり、例えアニール処理によって第一層１３の表面が荒れた場合であっても、そのアニール処理によって低転位化した第一層１３の上には、平坦な表面を持つ第二層１４が成長可能であり、これにより高品質なＡｌＮテンプレート１０を得ることができる。
＜他の実施形態＞
以上に、本発明の一実施形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述した実施形態では、窒化物半導体がＡｌＮである場合、すなわち第一層１３および第二層１４がＡｌＮを用いて形成されている場合を例に挙げたが、本発明がこれに限定されることはない。第一層１３および第二層１４は、それぞれＡｌを含む窒化物半導体、例えば、Ｉｎ１−ｘ−ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０＜ｘ≦１、０≦ｙ≦１）で表わされるＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ、または、ＡｌＩｎＧａＮである場合には、上述した実施形態の例と同様の結果が得られる。
また、上述した実施形態では、アニール工程（Ｓ３）においてＮ２ガス雰囲気でのアニール処理を行う場合を例に挙げたが、本発明がこれに限定されることはない。すなわち、アニール工程（Ｓ３）で行うアニール処理は、ＧａＣｌガス、ＧａＣｌ３ガス、ＡｌＣｌガス、ＡｌＣｌ３ガス、ＩｎＣｌガス、ＩｎＣｌ３ガス、ＨＣｌガス、Ｃｌ２ガス、ＮＨ３ガスおよびＨ２ガスを含有しない雰囲気で第一層１３に対して行うものであれば、Ｎ２ガスに代えて、例えば、アルゴン、ヘリウム等といったＮ２ガスとは別種の不活性ガスを使用して行うものであってもよく、その場合であっても上述した実施形態の場合と同様の技術的効果を奏する。
また、上述した実施形態では、基板１１がサファイア基板である場合について説明したが、本発明がこれに限定されることはなく、例えば基板１１はＳｉＣ基板等であってもよい。ただし、基板１１がＳｉＣ基板の場合には、アニール工程（Ｓ３）での最適アニール温度は１６００〜２０００℃の範囲となる。
また、基板１１の表面は、Ｃ面に限定されるものではなく、Ｒ面、Ａ面もしくはＭ面、またはこれらの面から０．１〜３°の範囲で傾いた面であってもよい。
また、上述した実施形態では、ＨＶＰＥ装置２００において、基板１１の主面に対して交差する方向（主面に対して斜めの方向）にガスを流す場合について説明したが、基板１１の主面に沿った方向（主面に対して平行な方向）や、基板１１の主面に対して垂直な方向にガスを流してもよい。
さらに、上述した実施形態では、ＨＶＰＥ装置２００を用いて窒化物半導体テンプレート１０を製造する場合を例に挙げたが、本発明がこれに限定されることはない。すなわち、窒化物半導体テンプレート１０の製造に用いる成長装置は、第一層１３および第二層１４をエピタキシャル成長させて形成するものであれば、例えば、ＭＯＶＰＥ装置等の他の気相成長装置や、スパッタ法やナトリウムフラックス法等の気相成長法以外の成長装置を用いて行うものであってもよく、その場合であっても上述した実施形態の場合と同様の技術的効果を奏する。
さらに、上述した実施形態では、第一層形成工程（Ｓ２）、アニール工程（Ｓ３）および第二層形成工程（Ｓ４）を、同一のＨＶＰＥ装置２００を用いて連続的に行う場合を例に挙げたが、本発明がこれに限定されることはない。すなわち、第一層形成工程（Ｓ２）、アニール工程（Ｓ３）および第二層形成工程（Ｓ４）は、各工程を全て異なる装置を用いて行うか、またはいずれか二工程について同一の成長装置を用いて行うようにしても構わない。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
［付記１］
本発明の一態様によれば、
基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートの製造方法であって、
前記基板上に、アルミニウムを含む窒化物半導体からなる第一層をエピタキシャル成長させて形成する第一層形成工程と、
前記第一層に対して不活性ガス雰囲気でアニール処理を行うアニール工程と、
前記アニール工程後の前記第一層上に、アルミニウムを含む窒化物半導体からなる第二層を気相成長によりエピタキシャル成長させて形成し、前記第一層と前記第二層とで前記窒化物半導体層を構成する第二層形成工程と、
を備える窒化物半導体テンプレートの製造方法が提供される。
［付記２］
付記１に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記基板として、Ｃ面からａ軸方向またはｍ軸方向に０．１〜３°傾いた面を表面とするサファイア基板を用いる。
［付記３］
付記１または２に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記基板として、２〜８インチ径のサイズのものを用いる。
［付記４］
付記１から３のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程後の前記第一層の表面の表面粗さＲＭＳが、前記第一層形成工程後で前記アニール工程前における前記第一層の表面の表面粗さＲＭＳよりも大きい。
なお、表面粗さＲＭＳは、原子間力顕微鏡による５μｍ×５μｍサイズの像を解析することで得られる値とする。
［付記５］
付記４に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程後で前記アニール工程前の前記第一層の表面の表面粗さＲＭＳは、０．３〜１０ｎｍであり、
前記アニール工程後の前記第一層の表面の表面粗さＲＭＳは、１〜５０ｎｍである。
［付記６］
付記１から５のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程後の前記第一層の表面に対するＸ線ロッキングカーブ測定の（０００２）回折あるいは（０００４）回折の半値幅が、前記第一層形成工程後で前記アニール工程前における値よりも大きくなる条件で、前記アニール処理を行う。
［付記７］
付記６に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程後の前記第一層の表面に対するＸ線ロッキングカーブ測定の（０００２）回折あるいは（０００４）回折の半値幅は、５０〜２００秒であり、
前記アニール工程後の前記第一層の表面に対するＸ線ロッキングカーブ測定の（０００２）回折あるいは（０００４）回折の半値幅は、１００〜６００秒である。
［付記８］
付記１から７のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程では、前記第一層が連続膜となる厚さで、かつ、前記第一層にクラックが発生しない厚さとなるように、前記第一層の形成を行う。
［付記９］
付記８に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程では、前記第一層の厚さが１００〜８００ｎｍとなるように、前記第一層の形成を行う。
［付記１０］
付記１から９のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程では、成長完了時点（＝アニール処理前のアズグロウン状態）で前記第一層が結晶化（＝非アモルファス状態）する条件にて、前記第一層の形成を行う。
［付記１１］
付記１０に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程では、前記第一層の形成を１０００〜１３００℃の成長温度で行う。
［付記１２］
付記１から１１のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記アニール工程後の前記第一層の表面における平均転位密度が１×１０９個／ｃｍ２以下となる条件で、前記アニール処理を行う。
［付記１３］
付記１から１２のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記アニール処理の後の前記第一層の表面に対するＸ線ロッキングカーブ測定の（１０−１２）回折の半値幅が６００秒以下となる条件で、前記アニール処理を行う。
［付記１４］
付記１３に記載の窒化物半導体テンプレートの製造方法において、より好ましくは、
前記半値幅が４００秒以下となる条件で、前記アニール処理を行う。
［付記１５］
付記１から１４のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記第一層の刃状転位を低減させる条件で、前記アニール処理を行う。
［付記１６］
付記１から１５のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記基板がサファイア基板であり、
前記アニール工程では、前記アニール処理を１６００〜１８００℃の温度範囲で行う。
[付記１７]
付記１から１５のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記基板がＳｉＣ基板であり、
前記アニール工程では、前記アニール処理を１６００〜２０００℃の温度範囲で行う。
［付記１８］
付記１から１７のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記アニール処理を３０〜１８０分の時間で行う。
［付記１９］
付記１から１８のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記アニール処理を窒素ガス雰囲気で行う。
［付記２０］
付記１から１９のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、水素およびアンモニアガスを含有しない雰囲気で前記アニール処理を行う。
［付記２１］
付記１から２０のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、窒素ガスに代えて、前記窒素ガスとは別種の不活性ガス（アルゴン、ヘリウム等）を使用して、前記アニール処理を行う。
［付記２２］
付記１から２１のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第二層形成工程では、前記第二層の表面粗さＲＭＳが１０ｎｍ以下となる条件で、前記第二層の形成を行う。
［付記２３］
付記２２に記載の窒化物半導体テンプレートの製造方法において、より好ましくは、
前記第二層の表面粗さＲＭＳを１ｎｍ以下とする。
［付記２４］
付記１から２３のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第二層形成工程では、前記第二層の形成を１０００〜１６００℃の成長温度で行う。
［付記２５］
付記１から２４のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第二層形成工程では、前記第二層の厚さが１００ｎｍ〜２０μｍとなるように、前記第二層の形成を行う。
［付記２６］
付記１から２５のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程、前記アニール工程および前記第二層形成工程を、同一の成長装置を用いて連続的に行う。
［付記２７］
付記２６に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程の後、前記第一層に対する研磨工程を挟まずに、前記第二層形成工程を行う。
［付記２８］
本発明の他の態様によれば、
基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートであって、
前記窒化物半導体層は、
前記基板上に形成され、アルミニウムを含む窒化物半導体からなり、前記基板の側の面が窒素極性面であり、前記窒素極性面と対向する側の面がＩＩＩ族極性面である第一層と、
前記第一層における前記ＩＩＩ族極性面上に形成され、アルミニウムを含む窒化物半導体からなる第二層と、を備え、
前記第一層と前記第二層とが不純物濃度の違いにより区別される
窒化物半導体テンプレートが提供される。
［付記２９］
付記２８に記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第一層と前記第二層との界面における前記第一層の側の表面粗さＲＭＳは、１〜５０ｎｍである。
［付記３０］
付記２８または２９に記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第一層は、前記ＩＩＩ族極性面の表面粗さＲＭＳが１〜５０ｎｍであり、
前記第二層は、表面の表面粗さＲＭＳが１０ｎｍ以下である。
［付記３１］
付記２８から３０のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第一層は、１００〜８００ｎｍの厚さであり、
前記第二層は、１００ｎｍ〜２０μｍの厚さである。
［付記３２］
付記２８から３１のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第二層は、３μｍ以上の厚さのクラックフリー層である。
［付記３３］
付記２８から３２のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第二層の表面における平均転位密度が１×１０９個／ｃｍ２以下である。
［付記３４］
付記２８から３３のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第二層の表面全域がＩＩＩ族極性面となっている。
［付記３５］
付記２８から３４のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記基板が表面凹凸パターンを有しておらず、
前記基板と前記第一層との間には、前記表面凹凸パターンに起因するボイドが存在していない。
[付記３６]
付記２８から３５のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第一層および前記第二層は、Ｉｎ１−ｘ−ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０＜ｘ≦１、０≦ｙ≦１）で表わされる窒化アルミニウム、窒化インジウムアルミニウム、窒化アルミニウムガリウム、または、窒化アルミニウムガリウムインジウムからなる。
[付記３７]
本発明のさらに他の態様によれば、
請求項２８から３６のいずれか一つに記載の窒化物半導体テンプレートと、
前記窒化物半導体テンプレート上に成長して形成された窒化物半導体積層構造と、
を備える窒化物半導体デバイスが提供される。
[付記３８]
付記３７に記載の窒化物半導体デバイスにおいて、好ましくは、
前記窒化物半導体積層構造は、Ｉｎ１−ｘ−ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０＜ｘ≦１、０≦ｙ≦１）で表わされる、ｎ型、ｐ型またはアンドープの多層膜を積層してなるものであり、ショットキーダイオード、ｐｎ接合ダイオード、発光ダイオードまたはトランジスタを実現するものである。
１０…窒化物半導体テンプレート（ＡｌＮテンプレート）、１１…基板、１２…窒化物半導体層、１３…第一層、１４…第二層、２００…ＨＶＰＥ装置

Claims (12)

  1. 基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートの製造方法であって、
    前記基板上に、アルミニウムを含む窒化物半導体からなる第一層をエピタキシャル成長させて形成する第一層形成工程と、
    前記第一層に対して不活性ガス雰囲気でアニール処理を行うアニール工程と、
    前記アニール工程後の前記第一層上に、アルミニウムを含む窒化物半導体からなる第二層を気相成長によりエピタキシャル成長させて形成し、前記第一層と前記第二層とで前記窒化物半導体層を構成する第二層形成工程と、
    を備える窒化物半導体テンプレートの製造方法。
  2. 前記アニール工程後の前記第一層の表面の表面粗さＲＭＳが、前記第一層形成工程後で前記アニール工程前における前記第一層の表面の表面粗さＲＭＳよりも大きい
    請求項１に記載の窒化物半導体テンプレートの製造方法。
  3. 前記第一層形成工程では、前記第一層が連続膜となる厚さで、かつ、前記第一層にクラックが発生しない厚さとなるように、前記第一層の形成を行う
    請求項１または２に記載の窒化物半導体テンプレートの製造方法。
  4. 前記アニール工程では、前記アニール工程後の前記第一層の表面における平均転位密度が１×１０９個／ｃｍ２以下となる条件で、前記アニール処理を行う
    請求項１から３のいずれか１項に記載の窒化物半導体テンプレートの製造方法。
  5. 前記第二層形成工程では、前記第二層の表面粗さＲＭＳが１０ｎｍ以下となる条件で、前記第二層の形成を行う
    請求項１から４のいずれか１項に記載の窒化物半導体テンプレートの製造方法。
  6. 前記第一層形成工程、前記アニール工程および前記第二層形成工程を、同一の成長装置を用いて連続的に行う
    請求項１から５のいずれか１項に記載の窒化物半導体テンプレートの製造方法。
  7. 前記第一層および前記第二層が、Ｉｎ１−ｘ−ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０＜ｘ≦１、０≦ｙ≦１）で表わされる窒化アルミニウム、窒化インジウムアルミニウム、窒化アルミニウムガリウム、または、窒化アルミニウムガリウムインジウムからなる
    請求項１から６のいずれか１項に記載の窒化物半導体テンプレートの製造方法。
  8. 基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートであって、
    前記窒化物半導体層は、
    前記基板上に形成され、アルミニウムを含む窒化物半導体からなり、前記基板の側の面が窒素極性面であり、前記窒素極性面と対向する側の面がＩＩＩ族極性面である第一層と、
    前記第一層における前記ＩＩＩ族極性面上に形成され、アルミニウムを含む窒化物半導体からなる第二層と、を備え、
    前記第一層と前記第二層とが不純物濃度の違いにより区別される
    窒化物半導体テンプレート。
  9. 前記第二層の表面における平均転位密度が１×１０９個／ｃｍ２以下である
    請求項８に記載の窒化物半導体テンプレート。
  10. 前記第一層は、前記ＩＩＩ族極性面の表面粗さＲＭＳが１〜５０ｎｍであり、
    前記第二層は、表面の表面粗さＲＭＳが１０ｎｍ以下である
    請求項８または９に記載の窒化物半導体テンプレート。
  11. 前記第一層および前記第二層が、Ｉｎ１−ｘ−ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０＜ｘ≦１、０≦ｙ≦１）で表わされる窒化アルミニウム、窒化インジウムアルミニウム、窒化アルミニウムガリウム、または、窒化アルミニウムガリウムインジウムからなる
    請求項８から１０のいずれか１項に記載の窒化物半導体テンプレート。
  12. 請求項８から１０のいずれか１項に記載の窒化物半導体テンプレートと、
    前記窒化物半導体テンプレート上に成長して形成された窒化物半導体積層構造と、
    を備える窒化物半導体デバイス。
JP2016236873A 2016-12-06 2016-12-06 窒化物半導体テンプレートの製造方法 Active JP6810406B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016236873A JP6810406B2 (ja) 2016-12-06 2016-12-06 窒化物半導体テンプレートの製造方法
CN201711209088.8A CN108155279B (zh) 2016-12-06 2017-11-27 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件
US15/832,255 US11574809B2 (en) 2016-12-06 2017-12-05 Nitride semiconductor template and nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016236873A JP6810406B2 (ja) 2016-12-06 2016-12-06 窒化物半導体テンプレートの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020131400A Division JP7044309B2 (ja) 2020-08-03 2020-08-03 窒化物半導体テンプレートおよび窒化物半導体デバイス

Publications (2)

Publication Number Publication Date
JP2018093112A true JP2018093112A (ja) 2018-06-14
JP6810406B2 JP6810406B2 (ja) 2021-01-06

Family

ID=62243430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016236873A Active JP6810406B2 (ja) 2016-12-06 2016-12-06 窒化物半導体テンプレートの製造方法

Country Status (3)

Country Link
US (1) US11574809B2 (ja)
JP (1) JP6810406B2 (ja)
CN (1) CN108155279B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021054699A (ja) * 2019-09-24 2021-04-08 株式会社サイオクス 窒化物半導体積層構造、窒化物半導体発光素子および窒化物半導体積層構造の製造方法
WO2021172531A1 (ja) * 2020-02-27 2021-09-02 国立大学法人三重大学 窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法
JP7429522B2 (ja) 2019-11-22 2024-02-08 住友化学株式会社 Ｉｉｉ族窒化物積層基板および半導体素子

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6915591B2 (ja) * 2018-06-13 2021-08-04 信越化学工業株式会社 ＧａＮ積層基板の製造方法
US11018023B2 (en) * 2018-11-21 2021-05-25 Semiconductor Components Industries, Llc Defect reduction of semiconductor layers and semiconductor devices by anneal and related methods
CN110491774B (zh) * 2019-08-19 2021-10-26 中国科学院苏州纳米技术与纳米仿生研究所 一种蓝宝石衬底的表面处理方法及其使用的坩埚
JP7491683B2 (ja) * 2019-11-22 2024-05-28 住友化学株式会社 Ｉｉｉ族窒化物積層基板および半導体発光素子
CN111710595A (zh) * 2020-06-28 2020-09-25 中国科学院半导体研究所 高质量AlN模板的应力与晶圆翘曲控制方法
CN111676451A (zh) * 2020-06-28 2020-09-18 中国科学院半导体研究所 极性可控的高质量AlN模板制备方法
CN114284404A (zh) * 2021-12-29 2022-04-05 广东省科学院半导体研究所 氮化铝模板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008115023A (ja) * 2006-11-01 2008-05-22 Mie Univ ＡｌＮ系ＩＩＩ族窒化物単結晶厚膜の作製方法
JP2010195678A (ja) * 2010-03-10 2010-09-09 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
JP2014154838A (ja) * 2013-02-13 2014-08-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法
JP2015042598A (ja) * 2013-08-26 2015-03-05 国立大学法人東北大学 窒化アルミニウム（ＡｌＮ）膜を有する基板および窒化アルミニウム（ＡｌＮ）膜の製造方法
JP2016111370A (ja) * 2014-12-08 2016-06-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
JP2016154221A (ja) * 2016-01-18 2016-08-25 住友電気工業株式会社 半導体基板および半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538476B2 (ja) 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
JP2010111556A (ja) 2008-11-10 2010-05-20 Sumitomo Electric Ind Ltd ＧａＮ結晶の成長方法
JP2010196578A (ja) 2009-02-25 2010-09-09 Nissan Motor Co Ltd 内燃機関の始動制御装置
WO2010101272A1 (ja) * 2009-03-03 2010-09-10 宇部興産株式会社 発光素子形成用複合基板、発光ダイオード素子及びその製造方法
KR101669259B1 (ko) 2009-09-28 2016-10-25 가부시키가이샤 도쿠야마 적층체의 제조방법
US9711591B2 (en) 2011-12-28 2017-07-18 Intel Corporation Methods of forming hetero-layers with reduced surface roughness and bulk defect density of non-native surfaces and the structures formed thereby
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
JP6827469B2 (ja) * 2016-06-16 2021-02-10 株式会社サイオクス 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008115023A (ja) * 2006-11-01 2008-05-22 Mie Univ ＡｌＮ系ＩＩＩ族窒化物単結晶厚膜の作製方法
JP2010195678A (ja) * 2010-03-10 2010-09-09 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
JP2014154838A (ja) * 2013-02-13 2014-08-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法
JP2015042598A (ja) * 2013-08-26 2015-03-05 国立大学法人東北大学 窒化アルミニウム（ＡｌＮ）膜を有する基板および窒化アルミニウム（ＡｌＮ）膜の製造方法
JP2016111370A (ja) * 2014-12-08 2016-06-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
JP2016154221A (ja) * 2016-01-18 2016-08-25 住友電気工業株式会社 半導体基板および半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021054699A (ja) * 2019-09-24 2021-04-08 株式会社サイオクス 窒化物半導体積層構造、窒化物半導体発光素子および窒化物半導体積層構造の製造方法
JP7424841B2 (ja) 2019-09-24 2024-01-30 住友化学株式会社 窒化物半導体積層構造、窒化物半導体発光素子および窒化物半導体積層構造の製造方法
JP7429522B2 (ja) 2019-11-22 2024-02-08 住友化学株式会社 Ｉｉｉ族窒化物積層基板および半導体素子
US12002903B2 (en) 2019-11-22 2024-06-04 Sumitomo Chemical Company, Limited Group-III nitride laminated substrate and semiconductor element
WO2021172531A1 (ja) * 2020-02-27 2021-09-02 国立大学法人三重大学 窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
US20180158680A1 (en) 2018-06-07
CN108155279B (zh) 2022-08-30
US11574809B2 (en) 2023-02-07
CN108155279A (zh) 2018-06-12
JP6810406B2 (ja) 2021-01-06

Similar Documents

Publication Publication Date Title
JP6810406B2 (ja) 窒化物半導体テンプレートの製造方法
US8728938B2 (en) Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
JP6578570B2 (ja) Ｉｉｉ族窒化物半導体結晶基板の製造方法
JP4862442B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
US11075077B2 (en) Nitride semiconductor template and nitride semiconductor device
US20070138505A1 (en) Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
CA2884169C (en) Aluminum nitride substrate and group-iii nitride laminate
JP4991116B2 (ja) クラックフリーｉｉｉ族窒化物半導体材料の製造方法
US20070215901A1 (en) Group III-V nitride-based semiconductor substrate and method of fabricating the same
JP2005343713A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2008133151A (ja) 結晶成長方法、結晶基板、および半導体デバイス
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP5120285B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP5030909B2 (ja) 酸化亜鉛単結晶層の成長方法
JP7044309B2 (ja) 窒化物半導体テンプレートおよび窒化物半導体デバイス
JP2006290677A (ja) 窒化物系化合物半導体結晶の製造方法及び窒化物系化合物半導体基板の製造方法
JP2014043388A (ja) 第１３族窒化物結晶の製造方法
JP6250368B2 (ja) 自立基板の製造方法および自立基板
JP2004099405A (ja) 窒化物半導体積層体及びその成長方法
Lee et al. High Quality AlN Layer Grown on Patterned Sapphire Substrates by Hydride Vapor-Phase Epitaxy: A Route for Cost Efficient AlN Templates for Deep Ultraviolet Light Devices
JP2001253794A (ja) 半導体バルク単結晶の製造方法
JP2012232884A (ja) 窒化物半導体基板及びその製造方法並びにそれを用いた素子
JP2012121771A (ja) 窒化ガリウム基板
JP2023165572A (ja) 高品質・低コストＧａＮ自立基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201202

R150 Certificate of patent or registration of utility model

Ref document number: 6810406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250