JP2018088463A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2018088463A JP2018088463A JP2016230511A JP2016230511A JP2018088463A JP 2018088463 A JP2018088463 A JP 2018088463A JP 2016230511 A JP2016230511 A JP 2016230511A JP 2016230511 A JP2016230511 A JP 2016230511A JP 2018088463 A JP2018088463 A JP 2018088463A
- Authority
- JP
- Japan
- Prior art keywords
- region
- element region
- sense
- insulating film
- main element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 210000000746 body region Anatomy 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 温度変化による電流センス比の変化を抑制する技術を提供する。【解決手段】 センス素子領域の面積がメイン素子領域の面積よりも狭い半導体基板と、メイン素子領域内とセンス素子領域内において半導体基板の上面に設けられたトレンチと、ゲート絶縁膜と、ゲート電極、を備えている。メイン素子領域とセンス素子領域のそれぞれが、ソース領域と、ボディ領域と、ドリフト領域、を備えている。センス素子領域内のゲート絶縁膜に接する範囲におけるソース領域の下端が、メイン素子領域内のゲート絶縁膜に接する範囲におけるソース領域の下端よりも下側に位置している。センス素子領域のゲート絶縁膜とボディ領域との界面に沿って計測されるソース領域とドリフト領域の間の距離が、メイン素子領域のゲート絶縁膜とボディ領域との界面に沿って計測されるソース領域とドリフト領域の間の距離よりも短い。【選択図】 図3PROBLEM TO BE SOLVED: To provide a technique for suppressing a change in current sense ratio due to a temperature change. A semiconductor substrate in which an area of a sense element region is smaller than an area of a main element region, a trench provided on an upper surface of the semiconductor substrate in the main element region and the sense element region, a gate insulating film, and a gate electrode It is equipped with. Each of the main element region and the sense element region includes a source region, a body region, and a drift region. The lower end of the source region in the range in contact with the gate insulating film in the sense element region is located below the lower end of the source region in the range in contact with the gate insulating film in the main element region. A source in which the distance between the source region measured along the interface between the gate insulating film and the body region in the sense element region and the drift region is measured along the interface between the gate insulating film in the main element region and the body region Shorter than the distance between the region and the drift region. [Selection] Figure 3
Description
本明細書は、半導体装置を開示する。 The present specification discloses a semiconductor device.
電流センシング機能を備える半導体装置が知られている。この種の半導体装置は、メイン素子領域とセンス素子領域を有する半導体基板を備える。メイン素子領域には複数のスイッチング素子(以下、メイン素子という。)が形成され、センス素子領域には複数のスイッチング素子(以下、センス素子という。)が形成される。半導体装置に流れる電流は、メイン素子領域を流れるメイン電流と、センス素子領域を流れるセンス電流に分流される。メイン電流値はメイン素子領域の面積に対応した値となり、センス電流はセンス素子領域の面積に対応した値となるため、メイン電流値とセンス電流値の比(以下、電流センス比という)は略一定となる。したがって、センス素子領域を流れるセンス電流値を測定すれば、その測定したセンス電流値と電流センス比からメイン電流値を算出することができる。特許文献1には、このような電流センシング機能を有する半導体装置の一例が開示されている。
A semiconductor device having a current sensing function is known. This type of semiconductor device includes a semiconductor substrate having a main element region and a sense element region. A plurality of switching elements (hereinafter referred to as main elements) are formed in the main element region, and a plurality of switching elements (hereinafter referred to as sense elements) are formed in the sense element region. The current flowing through the semiconductor device is divided into a main current flowing through the main element region and a sense current flowing through the sense element region. Since the main current value is a value corresponding to the area of the main element region and the sense current is a value corresponding to the area of the sense element region, the ratio of the main current value to the sense current value (hereinafter referred to as current sense ratio) is abbreviated. It becomes constant. Therefore, if the sense current value flowing through the sense element region is measured, the main current value can be calculated from the measured sense current value and the current sense ratio.
この種の半導体装置では、メイン素子領域とセンス素子領域のそれぞれは、複数の半導体領域が積層された構造を備えている。すなわち、メイン素子領域とセンス素子領域のそれぞれは、n型のソース領域と、p型のボディ領域と、n型のドリフト領域が積層された構造を備えている。半導体装置がオンするときには、メイン素子領域とセンス素子領域それぞれのボディ領域にチャネルが形成され、半導体基板の厚み方向に電流が流れる。このため、メイン素子領域の電気抵抗とセンス素子領域の電気抵抗は、各半導体領域(チャネルとその他の半導体領域)の電気抵抗によって決まる。 In this type of semiconductor device, each of the main element region and the sense element region has a structure in which a plurality of semiconductor regions are stacked. That is, each of the main element region and the sense element region has a structure in which an n-type source region, a p-type body region, and an n-type drift region are stacked. When the semiconductor device is turned on, channels are formed in the body regions of the main element region and the sense element region, and current flows in the thickness direction of the semiconductor substrate. For this reason, the electrical resistance of the main element region and the electrical resistance of the sense element region are determined by the electrical resistance of each semiconductor region (channel and other semiconductor regions).
半導体装置の上面側から見たときに、センス素子領域の面積はメイン素子領域の面積よりも狭い。メイン素子領域の周縁部ではメイン素子領域外からメイン素子領域のチャネルに電流が流れ込み、センス素子領域の周縁部ではセンス素子領域外からセンス素子領域のチャネルに電流が流れ込む。センス素子領域は、メイン素子領域と比較して狭いため、センス素子領域では、メイン素子領域と比較して領域外から流れ込む電流の影響が大きくなる。その結果、センス素子領域とメイン素子領域とで、電流経路の全電気抵抗に対する各半導体領域(チャネルとその他の半導体領域)の電気抵抗の比率が異なる。 When viewed from the upper surface side of the semiconductor device, the area of the sense element region is smaller than the area of the main element region. At the periphery of the main element region, current flows from outside the main element region to the channel of the main element region, and at the periphery of the sense element region, current flows from outside the sense element region to the channel of the sense element region. Since the sense element region is narrower than the main element region, the influence of the current flowing from outside the region is greater in the sense element region than in the main element region. As a result, the ratio of the electrical resistance of each semiconductor region (channel and other semiconductor regions) to the total electrical resistance of the current path differs between the sense element region and the main element region.
半導体装置に電流が流れると、半導体基板の温度が変化する。半導体基板の温度が変化すると、各半導体領域(チャネルとその他の半導体領域)の電気抵抗が変化する。このため、センス素子領域の電気抵抗とメイン素子領域の電気抵抗が変化する。このとき、各半導体領域の温度に対する電気抵抗の変化率は、互いに異なる。また、上述したように、センス素子領域とメイン素子領域とで、電流経路の全電気抵抗に対する各半導体領域の電気抵抗の比率が異なる。このため、センス素子領域の電気抵抗(電流経路の全電気抵抗)がメイン素子領域の電気抵抗(電流経路の全電気抵抗)とは異なる変化率で変化する。したがって、メイン素子領域とセンス素子領域の各半導体領域が同じ様に温度変化しても、メイン素子領域とセンス素子領域の電気抵抗は同じ様には変化せず、電流センス比が変化することとなる。 When a current flows through the semiconductor device, the temperature of the semiconductor substrate changes. When the temperature of the semiconductor substrate changes, the electrical resistance of each semiconductor region (channel and other semiconductor regions) changes. For this reason, the electrical resistance of the sense element region and the electrical resistance of the main element region change. At this time, the rate of change of the electrical resistance with respect to the temperature of each semiconductor region is different from each other. Further, as described above, the ratio of the electrical resistance of each semiconductor region to the total electrical resistance of the current path is different between the sense element region and the main element region. For this reason, the electrical resistance of the sense element region (total electrical resistance of the current path) changes at a different rate of change from the electrical resistance of the main element region (total electrical resistance of the current path). Therefore, even if each semiconductor region of the main element region and the sense element region changes in temperature in the same manner, the electric resistance of the main element region and the sense element region does not change in the same way, and the current sense ratio changes. Become.
特許文献1では、半導体領域の厚み等をメイン素子領域とセンス素子領域で異ならせることによって、温度変化による電流センス比の変化を抑制する技術が開示されている。本明細書では、特許文献1とは異なる構成により、温度変化による電流センス比の変化を抑制する技術を開示する。
本発明者らは、センス素子領域では、メイン素子領域よりも、電流経路の全電気抵抗に対するチャネルの抵抗比率が大きいことを発見した。 The inventors have found that the resistance ratio of the channel to the total electric resistance of the current path is larger in the sense element region than in the main element region.
本明細書が開示する半導体装置は、メイン素子領域とセンス素子領域を有し、上面側から見たときにセンス素子領域の面積がメイン素子領域の面積よりも狭い半導体基板と、メイン素子領域内とセンス素子領域内において半導体基板の上面に設けられたトレンチと、メイン素子領域内とセンス素子領域内のトレンチの内面を覆うゲート絶縁膜と、メイン素子領域内とセンス素子領域内のトレンチ内に配置されており、ゲート絶縁膜によって半導体基板から絶縁されているゲート電極、を備えている。メイン素子領域とセンス素子領域のそれぞれが、ゲート絶縁膜に接しているn型のソース領域と、ソース領域の下側でゲート絶縁膜に接しているp型のボディ領域と、ボディ領域の下側でゲート絶縁膜に接しており、ボディ領域によってソース領域から分離されているn型のドリフト領域、を備えている。センス素子領域内のゲート絶縁膜に接する範囲におけるソース領域の下端が、メイン素子領域内のゲート絶縁膜に接する範囲におけるソース領域の下端よりも下側に位置している。センス素子領域のゲート絶縁膜とボディ領域との界面に沿って計測されるソース領域とドリフト領域の間の距離が、メイン素子領域のゲート絶縁膜とボディ領域との界面に沿って計測されるソース領域とドリフト領域の間の距離よりも短い。 A semiconductor device disclosed in this specification includes a main element region and a sense element region, and a semiconductor substrate in which the area of the sense element region is smaller than the area of the main element region when viewed from the upper surface side; And a trench provided on the upper surface of the semiconductor substrate in the sense element region, a gate insulating film covering the inner surface of the trench in the main element region and the sense element region, and in the trench in the main element region and the sense element region And a gate electrode that is insulated from the semiconductor substrate by a gate insulating film. Each of the main element region and the sense element region includes an n-type source region in contact with the gate insulating film, a p-type body region in contact with the gate insulating film below the source region, and a lower side of the body region And an n-type drift region separated from the source region by the body region. The lower end of the source region in the range in contact with the gate insulating film in the sense element region is located below the lower end of the source region in the range in contact with the gate insulating film in the main element region. A source in which the distance between the source region measured along the interface between the gate insulating film and the body region in the sense element region and the drift region is measured along the interface between the gate insulating film in the main element region and the body region Shorter than the distance between the region and the drift region.
上記の半導体装置では、センス素子領域のゲート絶縁膜とボディ領域との界面に沿って計測されるソース領域とドリフト領域の間の距離が、メイン素子領域のゲート絶縁膜とボディ領域との界面に沿って計測されるソース領域とドリフト領域の間の距離よりも短い。すなわち、この半導体装置がオンしたときには、センス素子領域内に形成されるチャネル長が、メイン素子領域内に形成されるチャネル長よりも短い。このため、センス素子領域の全電気抵抗に対するチャネルの抵抗比率とメイン素子領域の全電気抵抗に対するチャネルの抵抗比率の差が小さくなる。その結果、半導体基板の温度変化時に、メイン素子領域全体の抵抗変化率と、センス素子領域全体の抵抗変化率の差を小さくすることができる。したがって、半導体装置の温度変化による電流センス比の変化を抑制することができる。 In the above semiconductor device, the distance between the source region and the drift region measured along the interface between the gate insulating film and the body region in the sense element region is the interface between the gate insulating film and the body region in the main element region. Shorter than the distance between the source region and the drift region measured along. That is, when this semiconductor device is turned on, the channel length formed in the sense element region is shorter than the channel length formed in the main element region. For this reason, the difference between the resistance ratio of the channel to the total electrical resistance of the sense element region and the resistance ratio of the channel to the total electrical resistance of the main element region is reduced. As a result, when the temperature of the semiconductor substrate changes, the difference between the resistance change rate of the entire main element region and the resistance change rate of the entire sense element region can be reduced. Therefore, a change in the current sense ratio due to a temperature change of the semiconductor device can be suppressed.
図1は、実施形態に係る半導体装置1の回路図の概略を示す。半導体装置1は、メイン素子SW1を構成するMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、センス素子SW2を構成するMOSFET、メインソース電極70、センスソース電極72、ドレイン電極74及びゲートパッド76を有する。メインソース電極70は、外部電極78に接続されている。センスソース電極72は、センス抵抗R1を介して外部電極78に接続されている。
FIG. 1 is a schematic circuit diagram of a
図2に示すように、半導体装置1は、半導体基板12を有する。半導体基板12は、例えば、SiC(炭化シリコン)により構成されている。半導体基板12の上面には、複数のメインソース電極70、センスソース電極72及びゲートパッド76が形成されている。メインソース電極70の周囲、さらに、隣接するメインソース電極70の間には、ゲートパッド76に電気的に接続するゲート配線(不図示)が配設されている。半導体基板12の裏面には、ドレイン電極74が形成されている。メインソース電極70が形成されている範囲がメイン素子領域12Aに対応し、センスソース電極72が形成されている範囲がセンス素子領域12Bに対応する。このように、メイン素子領域12Aとセンス素子領域12Bは、同一基板に形成されており、半導体基板12を上面側から見ると、センス素子領域12Bの面積は、メイン素子領域12Aの面積よりも狭い。
As shown in FIG. 2, the
図3に示すように、メイン素子領域12Aに対応する範囲の半導体基板12にメイン素子SW1が形成されており、センス素子領域12Bに対応する範囲の半導体基板12にセンス素子SW2が形成されている。メイン素子領域12Aとセンス素子領域12Bの間には、スイッチング素子が形成されていない分離領域12Cが存在する。
As shown in FIG. 3, the main element SW1 is formed on the
メイン素子SW1とセンス素子SW2の構造について説明する。以下では、メイン素子SW1とセンス素子SW2に共通する構成要素については共通の符号を付して説明する。 The structure of the main element SW1 and the sense element SW2 will be described. Hereinafter, components common to the main element SW1 and the sense element SW2 will be described with common reference numerals.
半導体基板12の上面12aには、複数のトレンチ22が設けられている。トレンチ22は、メイン素子領域12A内とセンス素子領域12B内のそれぞれに設けられている。各トレンチ22は、図3の紙面に対して垂直な方向に長く伸びている。各トレンチ22の内面は、ゲート絶縁膜24によって覆われている。各トレンチ22内には、ゲート電極26が配置されている。各ゲート電極26は、ゲート絶縁膜24によって半導体基板12から絶縁されている。各ゲート電極26の上面は、層間絶縁膜28によって覆われている。各ゲート電極26は、上述したゲート配線(不図示)によりゲートパッド76に接続されている。
A plurality of
メイン素子領域12A内の半導体基板12の上面12aには、メインソース電極70が形成されている。メインソース電極70は、層間絶縁膜28が設けられていない部分で半導体基板12の上面12aに接している。センス素子領域12B内の半導体基板12の上面12aには、センスソース電極72が形成されている。センスソース電極72は、層間絶縁膜28が設けられていない部分で半導体基板12の上面12aに接している。
A
半導体基板12の下面12bには、ドレイン電極74が形成されている。ドレイン電極74は、メイン素子領域12A内とセンス素子領域12B内に跨る範囲で半導体基板12の下面12bに接続されている。
A
メイン素子領域12Aとセンス素子領域12Bのそれぞれにおいて、半導体基板12の内部には、複数のソース領域30、ボディ領域32、ドリフト領域34、ドレイン領域36が設けられている。以下では、メイン素子領域12A内に配置されるソース領域30をメインソース領域30aといい、センス素子領域12B内に配置されるソース領域30をセンスソース領域30bということがある。
In each of the
各メインソース領域30aは、n型領域である。各メインソース領域30aは、メイン素子領域12A内の半導体基板12の上面12aに露出する位置に配置されている。各メインソース領域30aは、メインソース電極70にオーミック接触している。各メインソース領域30aは、トレンチ22の上端部においてゲート絶縁膜24に接している。
Each
各センスソース領域30bは、n型領域である。各センスソース領域30bは、センス素子領域12B内の半導体基板12の上面12aに露出する位置に配置されている。各センスソース領域30bは、センスソース電極72にオーミック接触している。各センスソース領域30bは、トレンチ22の上端部においてゲート絶縁膜24に接している。センス素子領域12B内のゲート絶縁膜24に接する範囲におけるソース領域30(すなわち、センスソース領域30b)の下端は、メイン素子領域12A内のゲート絶縁膜24に接する範囲におけるソース領域30(すなわち、メインソース領域30a)の下端よりも下側に位置している。
Each
ボディ領域32は、p型領域である。メイン素子領域12A内とセンス素子領域12B内のそれぞれに、ボディ領域32が設けられている。ボディ領域32は、各ソース領域30に接している。ボディ領域32は、2つのソース領域30に挟まれた範囲から各ソース領域30の下側まで伸びている。ボディ領域32は、高濃度領域32aと低濃度領域32bを有している。高濃度領域32aは、低濃度領域32bよりも高いp型不純物濃度を有している。高濃度領域32aは、2つのソース領域30に挟まれた範囲に配置されている。高濃度領域32aは、半導体基板12の上面12aに露出する位置に配置されている。メイン素子領域12Aの高濃度領域32aは、メインソース電極70にオーミック接触している。センス素子領域12Bの高濃度領域32aは、センスソース電極72にオーミック接触している。低濃度領域32bは、ソース領域30の下側でゲート絶縁膜24に接している。センス素子領域12B内のゲート絶縁膜24に接する範囲におけるボディ領域32の下端は、メイン素子領域12A内のゲート絶縁膜24に接する範囲におけるボディ領域32の下端と略同じ深さに位置している。
ドリフト領域34は、n型領域である。ドリフト領域34は、メイン素子領域12A内とセンス素子領域12B内に跨るように設けられている。ドリフト領域34は、メイン素子領域12A内とセンス素子領域12B内のそれぞれで、ボディ領域32の下側に配置されている。ドリフト領域34は、メイン素子領域12A内のボディ領域32によって各メインソース領域30aから分離されており、センス素子領域12B内のボディ領域32によって各センスソース領域30bから分離されている。ドリフト領域34は、ゲート絶縁膜24に接している。すなわち、ドリフト領域34は、ボディ領域32の下側でゲート絶縁膜24に接している。
The
ドレイン領域36は、n型領域である。ドレイン領域36は、ドリフト領域34よりも高いn型不純物濃度を有している。ドレイン領域36は、メイン素子領域12A内とセンス素子領域12B内に跨るように設けられている。ドレイン領域36は、ドリフト領域34の下側に配置されている。ドレイン領域36は、半導体基板12の下面12bに露出している。ドレイン領域36は、ドレイン電極74にオーミック接触している。
The
図3に示すように、センス素子領域12Bのゲート絶縁膜24とボディ領域32との界面に沿って計測されるソース領域30(すなわち、センスソース領域30b)とドリフト領域34の間の距離L2は、メイン素子領域12Aのゲート絶縁膜24とボディ領域32との界面に沿って計測されるソース領域30(すなわち、メインソース領域30a)とドリフト領域34の間の距離L1よりも短い。なお、距離L1、L2は、MOSFETのチャネル長に相当する。
As shown in FIG. 3, the distance L2 between the source region 30 (that is, the
次に、半導体装置1の動作について説明する。ゲートパッド76の電位(すなわち、各ゲート電極26の電位)をゲート閾値より高い電位まで上昇させると、メイン素子領域12Aとセンス素子領域12Bそれぞれのボディ領域32に、ソース領域30とドリフト領域34を接続するチャネルが形成され、メイン素子SW1とセンス素子SW2が同時にオンする。このため、ドレイン電極74から外部電極78(図1参照)に向かって電流が流れる。電流の大部分は、メイン素子SW1(すなわち、メインソース電極70)を経由して流れる。電流の一部は、センス素子SW2(すなわち、センスソース電極72)を経由して流れる。センス素子SW2に流れるセンス電流は、センス抵抗R1の両端の電位差によって測定することができる。
Next, the operation of the
センス素子領域の面積がメイン素子領域の面積よりも小さいので、センス素子領域とメイン素子領域の面積が等しい場合には、センス素子領域のチャネルの抵抗比率がメイン素子領域のチャネルの抵抗比率よりも大きくなる。しかしながら、本実施形態の半導体装置1では、センス素子領域12Bにおけるチャネル長L2が、メイン素子領域12Aにおけるチャネル長L1よりも短い。これによって、センス素子領域12Bにおけるチャネルの抵抗比率とメイン素子領域12Aにおけるチャネルの抵抗比率との差が小さくなっている。例えば、センス素子領域12Bにおけるチャネルの抵抗比率を、メイン素子領域12Aにおけるチャネルの抵抗比率と略等しくすることができる。
Since the area of the sense element region is smaller than the area of the main element region, the channel resistance ratio of the sense element region is larger than the channel resistance ratio of the main element region when the areas of the sense element region and the main element region are equal. growing. However, in the
半導体装置1が動作すると、半導体基板12の温度が変化する。すると、温度変化に伴って、各半導体領域(すなわち、チャネルとその他の半導体領域)の電気抵抗が変化する。チャネルとチャネル以外の半導体領域の温度に対する電気抵抗の変化率は、互いに異なる。しかしながら、本実施形態では、メイン素子領域12Aとセンス素子領域12Bとで、チャネルの抵抗比率が略等しい。このため、メイン素子領域12Aの電気抵抗とセンス素子領域12Bの電気抵抗が、略同じ割合で変化する。したがって、温度変化時に、メイン素子領域12Aとセンス素子領域12Bとの間の電流の比率(すなわち、電流センス比)の変化を抑制することができる。
When the
以上に説明した通り、この半導体装置1では、温度変化による電流センス比の変化を抑制することができる。電流センス比は、メイン素子領域12Aの面積とセンス素子領域12Bの面積の比と略等しい。したがって、センス電流値を測定することで、メイン電流値を精度良く算出することができる。
As described above, the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
1:半導体装置
12:半導体基板
12A:メイン素子領域
12B:センス素子領域
12C:分離領域
12a:上面
12b:下面
22:トレンチ
24:ゲート絶縁膜
26:ゲート電極
28:層間絶縁膜
30:ソース領域
32:ボディ領域
34:ドリフト領域
36:ドレイン領域
70:メインソース電極
72:センスソース電極
74:ドレイン電極
76:ゲートパッド
78:外部電極
R1:センス抵抗
SW1:メイン素子
SW2:センス素子
1: Semiconductor device 12:
Claims (1)
前記メイン素子領域内と前記センス素子領域内において前記半導体基板の上面に設けられたトレンチと、
前記メイン素子領域内と前記センス素子領域内の前記トレンチの内面を覆うゲート絶縁膜と、
前記メイン素子領域内と前記センス素子領域内の前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極、
を備えており、
前記メイン素子領域と前記センス素子領域のそれぞれが、
前記ゲート絶縁膜に接しているn型のソース領域と、
前記ソース領域の下側で前記ゲート絶縁膜に接しているp型のボディ領域と、
前記ボディ領域の下側で前記ゲート絶縁膜に接しており、前記ボディ領域によって前記ソース領域から分離されているn型のドリフト領域、
を備えており、
前記センス素子領域内の前記ゲート絶縁膜に接する範囲における前記ソース領域の下端が、前記メイン素子領域内の前記ゲート絶縁膜に接する範囲における前記ソース領域の下端よりも下側に位置しており、
前記センス素子領域の前記ゲート絶縁膜と前記ボディ領域との界面に沿って計測される前記ソース領域と前記ドリフト領域の間の距離が、前記メイン素子領域の前記ゲート絶縁膜と前記ボディ領域との界面に沿って計測される前記ソース領域と前記ドリフト領域の間の距離よりも短い、半導体装置。 A semiconductor substrate having a main element region and a sense element region, the area of the sense element region being smaller than the area of the main element region when viewed from the upper surface side;
A trench provided on an upper surface of the semiconductor substrate in the main element region and the sense element region;
A gate insulating film covering an inner surface of the trench in the main element region and the sense element region;
A gate electrode disposed in the trench in the main element region and the sense element region and insulated from the semiconductor substrate by the gate insulating film;
With
Each of the main element region and the sense element region is
An n-type source region in contact with the gate insulating film;
A p-type body region in contact with the gate insulating film under the source region;
An n-type drift region that is in contact with the gate insulating film under the body region and is separated from the source region by the body region;
With
A lower end of the source region in a range in contact with the gate insulating film in the sense element region is located below a lower end of the source region in a range in contact with the gate insulating film in the main element region;
The distance between the source region and the drift region measured along the interface between the gate insulating film and the body region in the sense element region is a distance between the gate insulating film and the body region in the main element region. A semiconductor device shorter than a distance between the source region and the drift region measured along an interface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016230511A JP2018088463A (en) | 2016-11-28 | 2016-11-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016230511A JP2018088463A (en) | 2016-11-28 | 2016-11-28 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018088463A true JP2018088463A (en) | 2018-06-07 |
Family
ID=62492976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016230511A Pending JP2018088463A (en) | 2016-11-28 | 2016-11-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018088463A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020150138A (en) * | 2019-03-13 | 2020-09-17 | 富士電機株式会社 | Semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010137158A1 (en) * | 2009-05-28 | 2010-12-02 | トヨタ自動車株式会社 | Semiconductor device |
JP2013258333A (en) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | Power semiconductor device |
-
2016
- 2016-11-28 JP JP2016230511A patent/JP2018088463A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010137158A1 (en) * | 2009-05-28 | 2010-12-02 | トヨタ自動車株式会社 | Semiconductor device |
JP2013258333A (en) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | Power semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020150138A (en) * | 2019-03-13 | 2020-09-17 | 富士電機株式会社 | Semiconductor device |
JP7346855B2 (en) | 2019-03-13 | 2023-09-20 | 富士電機株式会社 | semiconductor equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5589052B2 (en) | Semiconductor device | |
JP2008235788A (en) | Insulated gate semiconductor device | |
JP2014120656A (en) | Semiconductor device | |
JP6142813B2 (en) | Semiconductor device | |
US9735264B2 (en) | Semiconductor switch with integrated temperature sensor | |
JP7353925B2 (en) | semiconductor equipment | |
JP2014216572A (en) | Semiconductor device | |
JP6669628B2 (en) | Switching element | |
WO2015198715A1 (en) | Semiconductor device | |
US10056374B2 (en) | Switching device | |
JP2017174863A (en) | Semiconductor device | |
JP2016225343A (en) | Semiconductor device | |
JP6299658B2 (en) | Insulated gate type switching element | |
JP6718140B2 (en) | Semiconductor device | |
JP7092044B2 (en) | Semiconductor equipment | |
JP2016096307A (en) | Semiconductor device | |
JP2019176104A (en) | Switching element | |
US9735081B2 (en) | Semiconductor device | |
JP2018088463A (en) | Semiconductor device | |
JP7251454B2 (en) | switching element | |
CN110114887A (en) | Semiconductor device | |
JP7147510B2 (en) | switching element | |
CN105938830A (en) | Semiconductor device | |
JP2021005692A (en) | Semiconductor device | |
JP2021129020A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200608 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200915 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201027 |