JP2018085531A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2018085531A JP2018085531A JP2018000803A JP2018000803A JP2018085531A JP 2018085531 A JP2018085531 A JP 2018085531A JP 2018000803 A JP2018000803 A JP 2018000803A JP 2018000803 A JP2018000803 A JP 2018000803A JP 2018085531 A JP2018085531 A JP 2018085531A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- layer
- insulating film
- trench
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、トレンチゲート構造を有する半導体装置に関する。 The present invention relates to a semiconductor device having a trench gate structure.
たとえば、特許文献１は、アクティブセルアレイおよびゲートバスエリアが形成されたエピタキシャル層と、アクティブセルアレイに形成されたゲートトレンチと、ゲートトレンチに形成されたゲート酸化膜と、ゲートトレンチに埋め込まれたポリシリコンからなるゲート電極と、ゲートバスエリアに形成され、ゲートトレンチと繋がるトレンチと、ゲートバスエリアにおいてエピタキシャル層の表面を覆うようにトレンチに埋め込まれたポリシリコンからなるゲートバスとを含む、トレンチゲート縦型ＭＯＳＦＥＴを開示している。 For example, Patent Document 1 discloses an epitaxial layer in which an active cell array and a gate bus area are formed, a gate trench formed in the active cell array, a gate oxide film formed in the gate trench, and polysilicon embedded in the gate trench. A trench gate vertically comprising: a gate electrode comprising: a trench formed in the gate bus area and connected to the gate trench; and a gate bus made of polysilicon embedded in the trench so as to cover the surface of the epitaxial layer in the gate bus area. A type MOSFET is disclosed.
本発明の半導体装置は、トレンチゲート型ＭＩＳトランジスタが形成されるアクティブ領域と、前記アクティブ領域を取り囲む非アクティブ領域とを備え、ゲートトレンチを含む、ＳｉＣ基板からなる半導体層と、前記ゲートトレンチの側面および底面に形成されたゲート絶縁膜と、前記ゲートトレンチに埋め込まれたゲート電極と、前記ゲート電極の少なくとも一部を覆うように前記半導体層の表面に形成された層間膜とを含み、前記非アクティブ領域において、前記ゲート電極は、前記ゲートトレンチの開口端に形成された上部エッジにおいて前記半導体層の表面に、前記ゲート絶縁膜の一部であり、前記半導体層の表面に形成されている平面絶縁膜を介して重なるオーバーラップ部を選択的に有しており、前記非アクティブ領域において、前記ゲート絶縁膜は、前記ゲートトレンチの側面上の側面絶縁膜および前記ゲートトレンチの底面上の底面絶縁膜を一体的に含み、前記側面絶縁膜は、前記上部エッジにおいて前記ゲートトレンチの内方のみに突出するように、当該側面絶縁膜の他の部分に比べて選択的に厚くなったオーバーハング部を含む。 The semiconductor device of the present invention includes an active region in which a trench gate type MIS transistor is formed, a non-active region surrounding the active region, a semiconductor layer made of a SiC substrate including the gate trench, and a side surface of the gate trench. And a gate insulating film formed on the bottom surface, a gate electrode embedded in the gate trench, and an interlayer film formed on the surface of the semiconductor layer so as to cover at least a part of the gate electrode, In the active region, the gate electrode is a part of the gate insulating film on the surface of the semiconductor layer at the upper edge formed at the opening end of the gate trench, and a plane formed on the surface of the semiconductor layer It has an overlap part that overlaps with the insulating film selectively, and is in the inactive region. The gate insulating film integrally includes a side surface insulating film on a side surface of the gate trench and a bottom surface insulating film on a bottom surface of the gate trench, and the side surface insulating film is inward of the gate trench at the upper edge. It includes an overhang portion that is selectively thicker than other portions of the side surface insulating film so as to protrude only to the side.
この構成によれば、ゲートトレンチの上部エッジにオーバーハング部が形成されているので、上部エッジにおけるゲート絶縁膜の耐圧を向上させることができる。そのため、ゲートのオン時に上部エッジに電界が集中しても、上部エッジでのゲート絶縁膜の絶縁破壊を防止することができる。その結果、ゲートオン電圧に対する信頼性を向上させることができる。 According to this configuration, since the overhang portion is formed at the upper edge of the gate trench, the breakdown voltage of the gate insulating film at the upper edge can be improved. Therefore, even if the electric field is concentrated on the upper edge when the gate is turned on, the dielectric breakdown of the gate insulating film at the upper edge can be prevented. As a result, the reliability with respect to the gate-on voltage can be improved.
前記ゲートトレンチの前記上部エッジは、前記半導体層の前記表面と前記ゲートトレンチの前記側面とを連ならせる傾斜面を含むことが好ましい。
これにより、ゲートのオン時に上部エッジにかかる電界を傾斜面内に分散させて、電界集中を緩和することができる。
The upper edge of the gate trench preferably includes an inclined surface that connects the surface of the semiconductor layer and the side surface of the gate trench.
Thereby, the electric field applied to the upper edge when the gate is turned on can be dispersed in the inclined plane, and the electric field concentration can be reduced.
前記ゲートトレンチの前記上部エッジは、前記半導体層の前記表面と前記ゲートトレンチの前記側面とを連ならせる円形面を含むことが好ましい。
これにより、ゲートのオン時に上部エッジにかかる電界を円形面内に分散させて、電界集中を緩和することができる。
The upper edge of the gate trench preferably includes a circular surface that connects the surface of the semiconductor layer and the side surface of the gate trench.
As a result, the electric field applied to the upper edge when the gate is turned on can be dispersed in the circular plane, thereby reducing the electric field concentration.
前記底面絶縁膜は、前記側面絶縁膜の前記上部エッジを除く部分に比べて厚いことが好ましい。
これにより、底面絶縁膜を介して互いに向かい合うゲート電極と半導体層とによって構成されるキャパシタの容量を低減することができる。その結果、ゲート全体としての容量（ゲート容量）を低減することができる。また、底面絶縁膜の耐圧を向上させることができるので、ゲートのオフ時における底面絶縁膜の絶縁破壊を防止することもできる。
The bottom insulating film is preferably thicker than a portion of the side insulating film excluding the upper edge.
Thereby, the capacitance of the capacitor constituted by the gate electrode and the semiconductor layer facing each other through the bottom surface insulating film can be reduced. As a result, the capacity (gate capacity) of the entire gate can be reduced. In addition, since the withstand voltage of the bottom surface insulating film can be improved, it is possible to prevent dielectric breakdown of the bottom surface insulating film when the gate is turned off.
前記ゲート絶縁膜は、前記半導体層の前記表面に形成された平面絶縁膜をさらに含み、前記平面絶縁膜は、前記側面絶縁膜の前記上部エッジを除く部分に比べて厚いことが好ましい。
これにより、平面絶縁膜を介して互いに向かい合うゲート電極（オーバーラップ部）と半導体層とによって構成されるキャパシタの容量を低減することができる。その結果、ゲート全体としての容量（ゲート容量）を低減することができる。
Preferably, the gate insulating film further includes a planar insulating film formed on the surface of the semiconductor layer, and the planar insulating film is thicker than a portion excluding the upper edge of the side surface insulating film.
Thereby, the capacitance of the capacitor constituted by the gate electrode (overlap portion) and the semiconductor layer facing each other through the planar insulating film can be reduced. As a result, the capacity (gate capacity) of the entire gate can be reduced.
前記ゲートトレンチの底部における下部エッジは、前記ゲートトレンチの前記側面と前記底面とを連ならせる円形面を含むことが好ましい。
これにより、ゲートのオフ時に下部エッジにかかる電界を円形面内に分散させて、電界集中を緩和することができる。
The lower edge at the bottom of the gate trench preferably includes a circular surface connecting the side surface and the bottom surface of the gate trench.
As a result, the electric field applied to the lower edge when the gate is turned off can be dispersed in the circular plane, thereby reducing the electric field concentration.
前記アクティブ領域において前記半導体層は、前記半導体層の前記表面側に露出するように形成され、前記ゲートトレンチの前記側面の一部を形成する第１導電型のソース層と、前記ソース層に対して前記半導体層の裏面側に前記ソース層に接するように形成され、前記ゲートトレンチの前記側面の一部を形成する第２導電型のチャネル層と、前記チャネル層に対して前記半導体層の前記裏面側に前記チャネル層に接するように形成され、前記ゲートトレンチの前記底面を形成する第１導電型のドリフト層とを含み、前記非アクティブ領域において前記半導体層は、前記チャネル層と同じ深さ位置に形成された第２導電型層を含むことが好ましい。 In the active region, the semiconductor layer is formed so as to be exposed on the surface side of the semiconductor layer, and a first conductivity type source layer forming a part of the side surface of the gate trench, and the source layer A channel layer of a second conductivity type formed on the back side of the semiconductor layer so as to be in contact with the source layer and forming a part of the side surface of the gate trench, and the semiconductor layer with respect to the channel layer. A drift layer of a first conductivity type formed on the back surface side so as to be in contact with the channel layer and forming the bottom surface of the gate trench, wherein the semiconductor layer has the same depth as the channel layer in the inactive region It is preferable to include the second conductivity type layer formed at the position.
これにより、非アクティブ領域の第２導電型層を、アクティブ領域のチャネル層と同一の工程で形成することができるので、半導体装置の製造工程を簡略化することができる。また、半導体層がｎ型であり、第２導電型層がｐ型層の場合には、ゲート絶縁膜とｎ型半導体との接触面積を減らすことができるので、リーク電流を低減することができ、ゲート容量を低減することもできる。 As a result, the second conductivity type layer in the inactive region can be formed in the same process as the channel layer in the active region, so that the manufacturing process of the semiconductor device can be simplified. Further, when the semiconductor layer is an n-type and the second conductivity type layer is a p-type layer, the contact area between the gate insulating film and the n-type semiconductor can be reduced, so that the leakage current can be reduced. The gate capacity can also be reduced.
前記非アクティブ領域において前記半導体層は、前記ソース層と同じ深さ位置に形成された第１導電型層をさらに含むことが好ましい。
これにより、非アクティブ領域の第１導電型層を、アクティブ領域のソース層と同一の工程で形成することができるので、半導体装置の製造工程を簡略化することができる。
In the inactive region, the semiconductor layer preferably further includes a first conductivity type layer formed at the same depth as the source layer.
As a result, the first conductivity type layer in the inactive region can be formed in the same process as the source layer in the active region, so that the manufacturing process of the semiconductor device can be simplified.
前記第１導電型層の領域内において、前記オーバーハング部の側面絶縁膜が他の側面絶縁膜に比べて厚くなることが好ましい。
前記アクティブ領域において前記半導体層は、前記チャネル層に連なるように前記ドリフト層内に形成され、前記チャネル層から前記半導体層の前記裏面に向かって延びた第２導電型のピラー層をさらに含み、前記非アクティブ領域において前記半導体層は、前記第２導電型層に連なるように前記ピラー層と同じ深さ位置に形成され、前記ゲートトレンチの前記底面を形成する底部第２導電型層をさらに含むことが好ましい。
これにより、底部第２導電型層と半導体層との接合（ｐｎ接合）によって生じる空乏層を、ゲートトレンチ付近に発生させることができる。そして、この空乏層の存在によって、等電位面をゲート絶縁膜から遠ざけることができる。その結果、ゲートトレンチの底部においてゲート絶縁膜にかかる電界を緩和することができる。さらに、非アクティブ領域の底部第２導電型層を、アクティブ領域のピラー層と同一の工程で形成することができるので、半導体装置の製造工程を簡略化することもできる。
In the region of the first conductivity type layer, it is preferable that a side insulating film of the overhang portion is thicker than other side insulating films.
In the active region, the semiconductor layer further includes a pillar layer of a second conductivity type formed in the drift layer so as to be continuous with the channel layer and extending from the channel layer toward the back surface of the semiconductor layer; In the inactive region, the semiconductor layer further includes a bottom second conductivity type layer formed at the same depth as the pillar layer so as to be continuous with the second conductivity type layer and forming the bottom surface of the gate trench. It is preferable.
Thereby, a depletion layer generated by the junction (pn junction) between the bottom second conductivity type layer and the semiconductor layer can be generated in the vicinity of the gate trench. The equipotential surface can be kept away from the gate insulating film by the presence of the depletion layer. As a result, the electric field applied to the gate insulating film at the bottom of the gate trench can be relaxed. Furthermore, since the bottom second conductivity type layer of the inactive region can be formed in the same process as the pillar layer of the active region, the manufacturing process of the semiconductor device can be simplified.
前記非アクティブ領域は、前記アクティブ領域を取り囲む外周領域を含み、前記半導体装置は、前記外周領域に沿って前記アクティブ領域を取り囲むように配置され、前記ゲート電極の前記オーバーラップ部に電気的に接続されたゲートフィンガーを含んでいてもよい。
これにより、ゲートフィンガー直下のオーバーラップ部に接するゲート絶縁膜の絶縁破壊を防止することができる。
The inactive region includes an outer peripheral region surrounding the active region, and the semiconductor device is disposed so as to surround the active region along the outer peripheral region, and is electrically connected to the overlap portion of the gate electrode. The gate finger may be included.
Thereby, the dielectric breakdown of the gate insulating film in contact with the overlap portion directly under the gate finger can be prevented.
前記ゲートトレンチは、前記アクティブ領域において格子状に形成され、前記外周領域において前記格子状のトレンチの端部から引き出されたストライプ状に形成されており、前記ゲートフィンガーは、前記ストライプ状のトレンチを横切る方向に沿って敷設されていることが好ましい。 The gate trench is formed in a lattice shape in the active region, and is formed in a stripe shape drawn from an end of the lattice trench in the outer peripheral region, and the gate finger is formed in the stripe trench. It is preferable that it is laid along the crossing direction.
前記ゲートフィンガーは、その幅方向中央において前記層間膜を貫通して前記ゲート電極に接するコンタクト部を含むことが好ましい。 The gate finger preferably includes a contact portion that penetrates the interlayer film and contacts the gate electrode at the center in the width direction.
前記コンタクト部は、前記外周領域に沿って前記アクティブ領域を取り囲む直線状に形成されていることが好ましい。
前記ゲート電極がポリシリコンからなり、前記ゲートフィンガーがアルミニウムからなることが好ましい。
The contact portion is preferably formed in a straight line surrounding the active region along the outer peripheral region.
Preferably, the gate electrode is made of polysilicon and the gate finger is made of aluminum.
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１（ａ）（ｂ）は、本発明の一実施形態に係る半導体装置の模式的な平面図であって、図１（ａ）は全体図、図１（ｂ）は内部拡大図をそれぞれ示す。
半導体装置１は、ＳｉＣ（炭化シリコン）を用いたパワーＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field Effect Transistor)素子（個別素子）を含み、たとえば、図１の紙面における上下方向の長さは１ｍｍ程度である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
1A and 1B are schematic plan views of a semiconductor device according to an embodiment of the present invention. FIG. 1A is an overall view, and FIG. Show.
The semiconductor device 1 includes a power MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) element (individual element) using SiC (silicon carbide). For example, the length in the vertical direction on the paper surface of FIG. 1 is about 1 mm. .
図１（ａ）に示すように、半導体装置１は、半導体層の一例としてのＳｉＣ基板２上の中央部に配置され、電界効果トランジスタとして機能するアクティブ領域３と、アクティブ領域３を取り囲む非アクティブ領域としての外周領域４とを備えている。たとえばアルミニウムからなるソースパッド５は、アクティブ領域３のほぼ全域を覆うように形成されている。ソースパッド５は、この実施形態では、平面視正方形状である。ソースパッド５の周縁部には、外周領域４に沿ってソースパッド５の中央領域を取り囲む除去領域６が形成されている。除去領域６は、一部が選択的にソースパッド５の中央領域へ向かって窪んでいる。この窪みに、ゲートパッド７が設置されている。たとえばアルミニウムからなるゲートフィンガー８は、ゲートパッド７から外周領域４に沿って除去領域６全体に渡って延びている。この実施形態では、一対のゲートフィンガー８がゲートパッド７に対して対称な形状で形成されている。 As shown in FIG. 1A, a semiconductor device 1 is disposed at the center of an SiC substrate 2 as an example of a semiconductor layer, and functions as a field effect transistor, and an inactive surrounding the active region 3. And an outer peripheral region 4 as a region. For example, the source pad 5 made of aluminum is formed so as to cover almost the entire active region 3. In this embodiment, the source pad 5 has a square shape in plan view. A removal region 6 surrounding the central region of the source pad 5 is formed along the outer peripheral region 4 at the peripheral edge of the source pad 5. A part of the removal region 6 is selectively depressed toward the central region of the source pad 5. A gate pad 7 is installed in this recess. For example, the gate finger 8 made of aluminum extends from the gate pad 7 along the outer peripheral region 4 over the entire removal region 6. In this embodiment, the pair of gate fingers 8 are formed symmetrically with respect to the gate pad 7.
図１（ｂ）に示すように、ソースパッド５等の直下においてＳｉＣ基板２には、ゲートトレンチ９が形成されている。ゲートトレンチ９は、アクティブ領域３および外周領域４に跨って形成されている。ゲートトレンチ９は、アクティブ領域３において格子状に形成され、ＭＯＳＦＥＴのゲートとして利用されるアクティブトレンチ９１と、アクティブトレンチ９１の各端部から外周領域４に引き出されたストライプ状に形成され、アクティブトレンチ９１内のゲート電極１５（後述）へのコンタクトとなるコンタクトトレンチ９２とを含む。コンタクトトレンチ９２は、アクティブトレンチ９１の延長部で構成されている。なお、アクティブトレンチ９１およびコンタクトトレンチ９２のパターンは、これらの形状に限らない。たとえば、アクティブトレンチ９１はストライプ状やハニカム状等であってもよい。また、コンタクトトレンチ９２は格子状やハニカム状等であってもよい。 As shown in FIG. 1B, a gate trench 9 is formed in the SiC substrate 2 immediately below the source pad 5 and the like. The gate trench 9 is formed across the active region 3 and the outer peripheral region 4. The gate trenches 9 are formed in a lattice pattern in the active region 3, and are formed in a stripe shape drawn from each end of the active trench 91 to the outer peripheral region 4. The active trench 91 is used as a gate of the MOSFET. 91, and a contact trench 92 serving as a contact with a gate electrode 15 (described later). The contact trench 92 is an extension of the active trench 91. Note that the patterns of the active trench 91 and the contact trench 92 are not limited to these shapes. For example, the active trench 91 may have a stripe shape, a honeycomb shape, or the like. Further, the contact trench 92 may have a lattice shape, a honeycomb shape, or the like.
アクティブ領域３は、アクティブトレンチ９１によって、さらに多数の単位セル１０に区画されている。アクティブ領域３には、多数の単位セル１０がマトリクス状（行列状）に規則的に配列されることとなる。各単位セル１０の上面には、その中央領域にｐ＋型チャネルコンタクト層１１が形成され、ｐ＋型チャネルコンタクト層１１を取り囲むようにｎ＋型ソース層１２が形成されている。ｎ＋型ソース層１２は、各単位セル１０の側面（アクティブトレンチ９１の側面）を形成している。 The active region 3 is further divided into a large number of unit cells 10 by active trenches 91. In the active region 3, a large number of unit cells 10 are regularly arranged in a matrix (matrix). On the upper surface of each unit cell 10, a p + type channel contact layer 11 is formed in the central region, and an n + type source layer 12 is formed so as to surround the p + type channel contact layer 11. The n + -type source layer 12 forms the side surface of each unit cell 10 (the side surface of the active trench 91).
外周領域４においてゲートフィンガー８は、ストライプ状のコンタクトトレンチ９２を横切る方向に沿って敷設されている。この実施形態では、ゲートフィンガー８は、コンタクトトレンチ９２の長手方向終端部（アクティブトレンチ９１に対して反対側の端部）よりも内側領域に敷設されていて、コンタクトトレンチ９２の終端部はゲートフィンガー８よりも外側にはみ出している。この終端部よりもさらに外側の領域においてＳｉＣ基板２には、外周領域４全周に渡って掘り下げられた低段部１３が形成されている。 In the outer peripheral region 4, the gate fingers 8 are laid along the direction crossing the striped contact trench 92. In this embodiment, the gate finger 8 is laid in a region inside the longitudinal end portion of the contact trench 92 (the end portion on the opposite side to the active trench 91), and the end portion of the contact trench 92 is the gate finger. It protrudes outside of 8. In a region further outside the terminal portion, the SiC substrate 2 is formed with a low step portion 13 dug down over the entire circumference of the outer peripheral region 4.
次に、半導体装置１のアクティブ領域３および外周領域４の基本的な断面構造を説明する。
図２（ａ）（ｂ）（ｃ）は、前記半導体装置の断面図であって、図２（ａ）は図１（ｂ）の切断線IIａ−IIａでの切断面、図２（ｂ）は図１（ｂ）の切断線IIｂ−IIｂでの切断面、図２（ｃ）は図１（ｂ）の切断線IIｃ−IIｃでの切断面をそれぞれ示す。
Next, basic cross-sectional structures of the active region 3 and the outer peripheral region 4 of the semiconductor device 1 will be described.
2A, 2B, and 2C are cross-sectional views of the semiconductor device, in which FIG. 2A is a cross-sectional view taken along the cutting line IIa-IIa in FIG. 1B, and FIG. FIG. 2B shows a cut surface taken along the cutting line IIb-IIb in FIG. 1B, and FIG. 2C shows a cut surface taken along the cutting line IIc-IIc in FIG.
前述のように、半導体装置１は、ＳｉＣ基板２を備えている。ＳｉＣ基板２は、この実施形態では、第１導電型としてのｎ型であり、電界効果トランジスタのドレイン領域（ドリフト層）として機能する。
ＳｉＣ基板２の表面２１側には、ｐ型チャネル層１４が形成されている。ｐ型チャネル層１４内には、ｎ＋型ソース層１２と、このｎ＋型ソース層１２に取り囲まれた、第２導電型不純物領域の一例としてのｐ＋型チャネルコンタクト層１１とが形成されている。ｎ＋型ソース層１２およびｐ＋型チャネルコンタクト層１１は共にＳｉＣ基板２の表面２１に露出している。
As described above, the semiconductor device 1 includes the SiC substrate 2. In this embodiment, the SiC substrate 2 is n-type as the first conductivity type, and functions as a drain region (drift layer) of the field effect transistor.
A p-type channel layer 14 is formed on the surface 21 side of the SiC substrate 2. An n + type source layer 12 and a p + type channel contact layer 11 as an example of a second conductivity type impurity region surrounded by the n + type source layer 12 are formed in the p type channel layer 14. ing. N + type source layer 12 and p + type channel contact layer 11 are both exposed on surface 21 of SiC substrate 2.
また、ＳｉＣ基板２の表面２１側には、ｎ＋型ソース層１２およびｐ型チャネル層１４を貫通してドレイン領域としてのＳｉＣ基板２に達するゲートトレンチ９が形成されている。ゲートトレンチ９によって、ｐ型チャネル層１４は、たとえば格子配列する多数の単位セル１０に区画されている。
そして、ゲートトレンチ９に、たとえばポリシリコンからなるゲート電極１５が埋め込まれており、このゲート電極１５とＳｉＣ基板２との間にゲート絶縁膜１６が介在されている。
Further, on the surface 21 side of the SiC substrate 2, a gate trench 9 that penetrates the n + -type source layer 12 and the p-type channel layer 14 and reaches the SiC substrate 2 as a drain region is formed. By the gate trench 9, the p-type channel layer 14 is partitioned into a large number of unit cells 10 arranged in a lattice, for example.
A gate electrode 15 made of, for example, polysilicon is embedded in the gate trench 9, and a gate insulating film 16 is interposed between the gate electrode 15 and the SiC substrate 2.
ゲート電極１５は、たとえば図１（ｂ）に斜線ハッチングで示されるように、アクティブ領域３においては、ＳｉＣ基板２の表面２１までゲートトレンチ９（アクティブトレンチ９１）に埋め込まれている。これにより、ゲート電極１５も格子状に形成されており、各単位セル１０の上面はゲート電極１５で覆われずに露出している。一方、外周領域４においては、ゲートトレンチ９（コンタクトトレンチ９２）の開口端からＳｉＣ基板２の表面２１を覆うように形成されたオーバーラップ部１７を有している。オーバーラップ部１７は、この実施形態では、ゲートフィンガー８に沿ってストライプ状のコンタクトトレンチ９２を横切るように形成されている。ゲート絶縁膜１６は、ゲートトレンチ９の側面上の側面絶縁膜１８、底面上の底面絶縁膜１９およびＳｉＣ基板２の表面２１上の平面絶縁膜２０を一体的に含む。この実施形態では、平面絶縁膜２０は、少なくともオーバーラップ部１７とＳｉＣ基板２の表面２１との間に介在されている。 The gate electrode 15 is embedded in the gate trench 9 (active trench 91) up to the surface 21 of the SiC substrate 2 in the active region 3, as shown by hatching in FIG. 1B, for example. Thereby, the gate electrode 15 is also formed in a lattice shape, and the upper surface of each unit cell 10 is exposed without being covered with the gate electrode 15. On the other hand, outer peripheral region 4 has an overlap portion 17 formed so as to cover surface 21 of SiC substrate 2 from the open end of gate trench 9 (contact trench 92). In this embodiment, the overlap portion 17 is formed so as to cross the stripe-shaped contact trench 92 along the gate finger 8. The gate insulating film 16 integrally includes a side surface insulating film 18 on the side surface of the gate trench 9, a bottom surface insulating film 19 on the bottom surface, and a planar insulating film 20 on the surface 21 of the SiC substrate 2. In this embodiment, the planar insulating film 20 is interposed between at least the overlap portion 17 and the surface 21 of the SiC substrate 2.
アクティブ領域３において、ゲート電極１５は、ｎ＋型ソース層１２とドレイン領域としてのＳｉＣ基板２との間に跨っていて、ｐ型チャネル層１４の表面（アクティブトレンチ９１の側面）における反転層（チャネル）の形成を制御する。すなわち、この半導体装置１は、いわゆるトレンチゲート型構造のＭＯＳＦＥＴを有している。
また、アクティブ領域３では、ドレイン領域としてのＳｉＣ基板２内にｐ型ピラー層２２が形成されている。ｐ型ピラー層２２は、各単位セル１０のｐ型チャネル層１４の内方の領域に形成されている。より具体的には、この実施形態では、ｐ型ピラー層２２は、ｐ型チャネル層１４のほぼ中央の領域において、たとえばｐ型チャネル層１４と相似形（図１（ｂ）のレイアウトでは平面視四角形）に形成されている。ｐ型ピラー層２２は、ｐ型チャネル層１４に連なるように形成されており、ドレイン領域としてのＳｉＣ基板２において、ｐ型チャネル層１４よりも深い位置までＳｉＣ基板２の裏面に向かって延びている。すなわち、ｐ型ピラー層２２は、ほぼ柱状（図１（ｂ）のレイアウトではほぼ四角柱状）に形成されている。これにより、ＳｉＣ基板２には、適当なピッチで配列されたｐ型ピラー層２２と、互いに隣り合うｐ型ピラー層２２の間に挟まれたｎ型ドレイン領域としてのＳｉＣ基板２とが表面２１に沿う方向に交互に配列されている。
In the active region 3, the gate electrode 15 extends between the n + -type source layer 12 and the SiC substrate 2 as the drain region, and the inversion layer (on the side of the active trench 91) on the surface of the p-type channel layer 14 (side surface of the active trench 91). Channel) formation. That is, the semiconductor device 1 has a so-called trench gate type MOSFET.
In the active region 3, a p-type pillar layer 22 is formed in the SiC substrate 2 as a drain region. The p-type pillar layer 22 is formed in an inner region of the p-type channel layer 14 of each unit cell 10. More specifically, in this embodiment, the p-type pillar layer 22 is similar to the p-type channel layer 14 in a substantially central region of the p-type channel layer 14 (in plan view in the layout of FIG. 1B). (Rectangle). The p-type pillar layer 22 is formed so as to be continuous with the p-type channel layer 14, and extends toward the back surface of the SiC substrate 2 to a position deeper than the p-type channel layer 14 in the SiC substrate 2 as a drain region. Yes. That is, the p-type pillar layer 22 is formed in a substantially columnar shape (substantially a square columnar shape in the layout of FIG. 1B). As a result, the SiC substrate 2 has a p-type pillar layer 22 arranged at an appropriate pitch and a SiC substrate 2 as an n-type drain region sandwiched between the p-type pillar layers 22 adjacent to each other. Are alternately arranged in the direction along
ＳｉＣ基板２の表面２１には、たとえば酸化シリコンからなる層間膜２３が形成されている。層間膜２３には、アクティブ領域３において、ｐ型チャネル層１４の中央領域にコンタクトホール２４が選択的に形成されている。このコンタクトホール２４は、ｐ＋型チャネルコンタクト層１１およびその周囲のｎ＋型ソース層１２の一部を選択的に露出させることができる領域に形成されている。また、図１（ｂ）に示すように、層間膜２３には、外周領域４において、ゲートフィンガー８の直下にコンタクトホール２５が選択的に形成されている。この実施形態では、コンタクトホール２５は、ゲートフィンガー８の幅方向中央において、外周領域４に沿ってアクティブ領域３を取り囲む直線状に形成されている。 An interlayer film 23 made of, for example, silicon oxide is formed on the surface 21 of SiC substrate 2. In the interlayer film 23, a contact hole 24 is selectively formed in the central region of the p-type channel layer 14 in the active region 3. The contact hole 24 is formed in a region where a part of the p + type channel contact layer 11 and the surrounding n + type source layer 12 can be selectively exposed. In addition, as shown in FIG. 1B, a contact hole 25 is selectively formed in the interlayer film 23 immediately below the gate finger 8 in the outer peripheral region 4. In this embodiment, the contact hole 25 is formed in a straight line surrounding the active region 3 along the outer peripheral region 4 at the center in the width direction of the gate finger 8.
層間膜２３上には、ソースパッド５およびゲートフィンガー８（ゲートパッド７）が形成されている。ソースパッド５は、全てのコンタクトホール２４に一括して入り込んでいて、各単位セル１０においてｎ＋型ソース層１２およびｐ＋型チャネルコンタクト層１１に接続されている。したがって、ｎ＋型ソース層１２は、ソースパッド５と同電位となる。また、ｐ型チャネル層１４は、ｐ＋型チャネルコンタクト層１１を介してソースパッド５に接続されるので、このソースパッド５と同電位となる。ゲートフィンガー８は、コンタクトホール２５に入り込んでいて、ゲート電極１５のオーバーラップ部１７に接続されている。したがって、アクティブトレンチ９１に埋め込まれたゲート電極１５は、オーバーラップ部１７を介してゲートフィンガー８に接続されるので、ゲートフィンガー８（ゲートパッド７）と同電位となる。 On the interlayer film 23, a source pad 5 and a gate finger 8 (gate pad 7) are formed. The source pad 5 enters all the contact holes 24 at once and is connected to the n + type source layer 12 and the p + type channel contact layer 11 in each unit cell 10. Therefore, the n + -type source layer 12 has the same potential as the source pad 5. Further, since the p-type channel layer 14 is connected to the source pad 5 via the p + -type channel contact layer 11, it has the same potential as the source pad 5. The gate finger 8 enters the contact hole 25 and is connected to the overlap portion 17 of the gate electrode 15. Therefore, since the gate electrode 15 embedded in the active trench 91 is connected to the gate finger 8 via the overlap portion 17, it has the same potential as the gate finger 8 (gate pad 7).
そして、このような構成の半導体装置１では、ゲートフィンガー８にオン電圧を印加すると、これによってゲート電極１５のオーバーラップ部１７にもオン電圧がかかる。そのため、オーバーラップ部１７から発生する電界がコンタクトトレンチ９２の上部エッジに集中しやすい。その結果、コンタクトトレンチ９２の上部エッジにおいてゲート絶縁膜１６が絶縁破壊するおそれがある。そこで、本願発明者らは、このようなゲート絶縁膜１６の絶縁破壊を防止可能な構造として、図３〜図９に示す構造を見出した。 In the semiconductor device 1 having such a configuration, when an on voltage is applied to the gate finger 8, an on voltage is also applied to the overlap portion 17 of the gate electrode 15. Therefore, the electric field generated from the overlap portion 17 tends to concentrate on the upper edge of the contact trench 92. As a result, the gate insulating film 16 may break down at the upper edge of the contact trench 92. Therefore, the inventors of the present application have found the structure shown in FIGS. 3 to 9 as a structure capable of preventing such dielectric breakdown of the gate insulating film 16.
図３〜図９は、前記半導体装置のゲートフィンガー部の第１〜７の実施形態を示す断面図である。図４〜図９において、各図よりも前述した図に示された各部と対応する部分には同一の参照符号を付して示す。
図３に示すように、第１の実施形態では、側面絶縁膜１８は、コンタクトトレンチ９２の上部エッジ２６においてコンタクトトレンチ９２の内方へ突出するように、当該側面絶縁膜１８の他の部分に比べて選択的に厚くなったオーバーハング部２７を含んでいる。ここで、上部エッジ２６は、コンタクトトレンチ９２の側面とＳｉＣ基板２の表面２１とが交わってできる交線を含む角部のことである。
3 to 9 are sectional views showing first to seventh embodiments of gate finger portions of the semiconductor device. 4 to 9, parts corresponding to the parts shown in the above-described drawings are attached with the same reference numerals.
As shown in FIG. 3, in the first embodiment, the side insulating film 18 is formed on the other part of the side insulating film 18 so as to protrude inward of the contact trench 92 at the upper edge 26 of the contact trench 92. It includes an overhang portion 27 that is selectively thicker. Here, the upper edge 26 is a corner including an intersection line formed by the side surface of the contact trench 92 and the surface 21 of the SiC substrate 2 intersecting each other.
このオーバーハング部２７によって、上部エッジ２６におけるゲート絶縁膜１６の耐圧を向上させることができる。そのため、ゲートのオン時に上部エッジ２６に電界が集中しても、上部エッジ２６でのゲート絶縁膜１６の絶縁破壊を防止することができる。その結果、ゲートオン電圧に対する信頼性を向上させることができる。
また、ゲート絶縁膜１６の各部の厚さの関係について、底面絶縁膜１９の厚さｔ２が平面絶縁膜２０の厚さｔ１以上であり（ｔ２≧ｔ１）、厚さｔ１，ｔ２が共に側面絶縁膜１８（オーバーハング部２７を除く）の厚さｔ３に比べて大きいことが好ましい。つまり、ｔ２≧ｔ１＞ｔ３の関係を満たしている。
With this overhang portion 27, the breakdown voltage of the gate insulating film 16 at the upper edge 26 can be improved. Therefore, even if the electric field is concentrated on the upper edge 26 when the gate is turned on, the dielectric breakdown of the gate insulating film 16 at the upper edge 26 can be prevented. As a result, the reliability with respect to the gate-on voltage can be improved.
Also, the relationship between the thickness of each portion of the gate insulating film 16, the thickness t 2 of the bottom insulating layer 19 is at the thickness t 1 or more planes insulating film 20 (t 2 ≧ t 1), the thickness t 1, t 2 is preferably greater both than the thickness t 3 of the side surface insulating film 18 (except the overhang portion 27). That is, the relationship t 2 ≧ t 1 > t 3 is satisfied.
この構成によって、底面絶縁膜１９を介して互いに向かい合うゲート電極１５とｎ型ドレイン領域としてのＳｉＣ基板２とによって構成されるキャパシタの容量を低減することができる。その結果、ゲート全体としての容量（ゲート容量）を低減することができる。また、底面絶縁膜１９の耐圧を向上させることができるので、ゲートのオフ時における底面絶縁膜１９の絶縁破壊を防止することもできる。また、平面絶縁膜２０も厚いので、平面絶縁膜２０を介して互いに向かい合うゲート電極１５（オーバーラップ部１７）とｎ型ドレイン領域としてのＳｉＣ基板２とによって構成されるキャパシタの容量を低減することができる。その結果、ゲート全体としての容量（ゲート容量）を低減することができる。 With this configuration, the capacitance of the capacitor formed by the gate electrode 15 and the SiC substrate 2 as the n-type drain region facing each other through the bottom surface insulating film 19 can be reduced. As a result, the capacity (gate capacity) of the entire gate can be reduced. In addition, since the withstand voltage of the bottom insulating film 19 can be improved, it is possible to prevent dielectric breakdown of the bottom insulating film 19 when the gate is turned off. Further, since the planar insulating film 20 is also thick, the capacitance of the capacitor constituted by the gate electrode 15 (overlap portion 17) facing each other through the planar insulating film 20 and the SiC substrate 2 as the n-type drain region is reduced. Can do. As a result, the capacity (gate capacity) of the entire gate can be reduced.
また、コンタクトトレンチ９２の底部における下部エッジが、コンタクトトレンチ９２の側面と底面とを連ならせる円形面２８である。つまり、コンタクトトレンチ９２の下部エッジが鋭くなっておらず、円形面２８によって丸みを帯びている。
この構成によって、ゲートのオフ時に下部エッジにかかる電界を円形面２８内に分散させることができるので、下部エッジでの電界集中を緩和することができる。
The lower edge at the bottom of the contact trench 92 is a circular surface 28 that connects the side surface and the bottom surface of the contact trench 92. That is, the lower edge of the contact trench 92 is not sharp and is rounded by the circular surface 28.
With this configuration, since the electric field applied to the lower edge when the gate is turned off can be dispersed in the circular surface 28, electric field concentration at the lower edge can be reduced.
図４に示す第２の実施形態では、図３の構成に加えてさらに、コンタクトトレンチ９２の上部エッジ２６が、ＳｉＣ基板２の表面２１とコンタクトトレンチ９２の側面とを連ならせる傾斜面２９となっている。つまり、コンタクトトレンチ９２の上部エッジ２６が面取りされた形状となっている。
この構成によって、ゲートのオン時に上部エッジ２６にかかる電界を傾斜面２９内に分散させることができるので、上部エッジ２６での電界集中を緩和することができる。
In the second embodiment shown in FIG. 4, in addition to the configuration of FIG. 3, the upper edge 26 of the contact trench 92 includes an inclined surface 29 that connects the surface 21 of the SiC substrate 2 and the side surface of the contact trench 92. It has become. That is, the upper edge 26 of the contact trench 92 is chamfered.
With this configuration, since the electric field applied to the upper edge 26 when the gate is turned on can be dispersed in the inclined surface 29, the electric field concentration at the upper edge 26 can be reduced.
図５に示す第３の実施形態では、図３の構成に加えてさらに、コンタクトトレンチ９２の上部エッジ２６が、ＳｉＣ基板２の表面２１とコンタクトトレンチ９２の側面とを連ならせる円形面３０となっている。つまり、コンタクトトレンチ９２の上部エッジ２６が鋭くなっておらず、円形面３０によって丸みを帯びている。
この構成によって、ゲートのオン時に上部エッジ２６にかかる電界を円形面３０内に分散させることができるので、上部エッジ２６での電界集中を緩和することができる。
In the third embodiment shown in FIG. 5, in addition to the configuration of FIG. 3, the upper edge 26 of the contact trench 92 includes a circular surface 30 that connects the surface 21 of the SiC substrate 2 and the side surface of the contact trench 92. It has become. That is, the upper edge 26 of the contact trench 92 is not sharp and is rounded by the circular surface 30.
With this configuration, since the electric field applied to the upper edge 26 when the gate is turned on can be dispersed in the circular surface 30, the electric field concentration at the upper edge 26 can be reduced.
図６に示す第４の実施形態では、図４の構成に加えてさらに、ＳｉＣ基板２の表面２１側に、アクティブ領域３のｐ型チャネル層１４（図２（ａ）参照）と同じ深さ位置に形成された第２導電型層としてのｐ型層３１が形成されている。
この構成によって、外周領域４のｐ型層３１を、アクティブ領域３のｐ型チャネル層１４と同一の工程で形成することができるので、半導体装置１の製造工程を簡略化することができる。また、ゲート絶縁膜１６とｎ型ドレイン領域としてのＳｉＣ基板２との接触面積を減らすことができるので、リーク電流を低減することができ、ゲート容量を低減することもできる。
In the fourth embodiment shown in FIG. 6, in addition to the configuration of FIG. 4, the same depth as the p-type channel layer 14 (see FIG. 2A) of the active region 3 is formed on the surface 21 side of the SiC substrate 2. A p-type layer 31 is formed as a second conductivity type layer formed at the position.
With this configuration, since the p-type layer 31 in the outer peripheral region 4 can be formed in the same process as the p-type channel layer 14 in the active region 3, the manufacturing process of the semiconductor device 1 can be simplified. Further, since the contact area between the gate insulating film 16 and the SiC substrate 2 as the n-type drain region can be reduced, the leakage current can be reduced and the gate capacitance can also be reduced.
図７に示す第５の実施形態では、図６の構成に加えてさらに、ｐ型層３１内に、アクティブ領域３のｎ＋型ソース層１２（図２（ａ）参照）と同じ深さ位置に形成された第１導電型層としてのｎ＋型層３２が形成されている。
この構成によって、外周領域４のｎ＋型層３２を、アクティブ領域３のｎ＋型ソース層１２と同一の工程で形成することができるので、半導体装置１の製造工程を簡略化することができる。
In the fifth embodiment shown in FIG. 7, in addition to the configuration of FIG. 6, in the p-type layer 31, the same depth position as the n + -type source layer 12 (see FIG. 2A) of the active region 3. An n + -type layer 32 is formed as a first conductivity type layer formed in step (b).
With this configuration, the n + type layer 32 in the outer peripheral region 4 can be formed in the same process as the n + type source layer 12 in the active region 3, so that the manufacturing process of the semiconductor device 1 can be simplified. .
図８に示す第６の実施形態では、図６の構成に加えてさらに、ｐ型層３１に連なるように、アクティブ領域３のｐ型ピラー層２２と同じ深さ位置に形成された底部第２導電型層としての底部ｐ型層３３が形成されている。底部ｐ型層３３は、ｐ型層３１の下方でコンタクトトレンチ９２に露出するドレイン領域としてのＳｉＣ基板２が隠れるように、コンタクトトレンチ９２の底面および側面に形成されている。底部ｐ型層３３は、コンタクトトレンチ９２の側面においてｐ型層３１に連続している。 In the sixth embodiment shown in FIG. 8, in addition to the configuration of FIG. 6, the second bottom portion formed at the same depth as the p-type pillar layer 22 in the active region 3 so as to continue to the p-type layer 31. A bottom p-type layer 33 is formed as a conductive type layer. The bottom p-type layer 33 is formed on the bottom and side surfaces of the contact trench 92 so that the SiC substrate 2 as a drain region exposed to the contact trench 92 is hidden below the p-type layer 31. The bottom p-type layer 33 is continuous with the p-type layer 31 on the side surface of the contact trench 92.
この構成によって、底部ｐ型層３３とｎ型ドレイン領域としてのＳｉＣ基板２との接合（ｐｎ接合）によって生じる空乏層を、コンタクトトレンチ９２付近に発生させることができる。そして、この空乏層の存在によって、等電位面をゲート絶縁膜１６から遠ざけることができる。その結果、コンタクトトレンチ９２の底部においてゲート絶縁膜１６にかかる電界を緩和することができる。さらに、外周領域４の底部ｐ型層３３を、アクティブ領域３のｐ型ピラー層２２と同一の工程で形成することができるので、半導体装置１の製造工程を簡略化することもできる。この底部ｐ型層３３は、図９に示す第７実施形態のように、図７の構成と組み合わされてもよい。 With this configuration, a depletion layer generated by the junction (pn junction) between bottom p-type layer 33 and SiC substrate 2 as the n-type drain region can be generated in the vicinity of contact trench 92. The equipotential surface can be kept away from the gate insulating film 16 by the presence of this depletion layer. As a result, the electric field applied to the gate insulating film 16 at the bottom of the contact trench 92 can be relaxed. Furthermore, since the bottom p-type layer 33 of the outer peripheral region 4 can be formed in the same process as the p-type pillar layer 22 of the active region 3, the manufacturing process of the semiconductor device 1 can be simplified. This bottom p-type layer 33 may be combined with the configuration of FIG. 7 as in the seventh embodiment shown in FIG.
なお、ここでは図示しなかったが、図３〜図９に示したオーバーハング部２７、円形面２８、傾斜面２９、円形面３０は、アクティブトレンチ９１にも同様に形成されていてもよい。
図１０は、前記半導体装置の製造方法を説明するためのフロー図である。
半導体装置１を製造するには、たとえば、ＳｉＣ基板２の表面２１に選択的に不純物を注入し、アニール処理する（ステップＳ１）。これにより、ｐ型チャネル層１４、ｎ＋型ソース層１２、ｐ＋型チャネルコンタクト層１１等の不純物領域が形成される。次に、所定パターンでＳｉＣ基板２を表面２１からエッチングすることによって、ＳｉＣ基板２にゲートトレンチ９（アクティブトレンチ９１およびコンタクトトレンチ９２）が形成される（ステップＳ２）。
Although not shown here, the overhang portion 27, the circular surface 28, the inclined surface 29, and the circular surface 30 illustrated in FIGS. 3 to 9 may be formed in the active trench 91 in the same manner.
FIG. 10 is a flowchart for explaining the manufacturing method of the semiconductor device.
In order to manufacture the semiconductor device 1, for example, impurities are selectively implanted into the surface 21 of the SiC substrate 2 and annealed (step S1). Thereby, impurity regions such as the p-type channel layer 14, the n + -type source layer 12, and the p + -type channel contact layer 11 are formed. Next, gate trench 9 (active trench 91 and contact trench 92) is formed in SiC substrate 2 by etching SiC substrate 2 from surface 21 in a predetermined pattern (step S2).
次の工程は、ゲート絶縁膜１６の形成である（ステップＳ３）。ゲート絶縁膜１６の形成は、コンタクトトレンチ９２の上部エッジ２６において他の部分に比べて選択的に厚くなるオーバーハング部２７が形成されるように、所定の条件（ガス流量、ガス種、ガス比率、ガス供給時間等）下でのＣＶＤ法を用いてゲートトレンチ９内に絶縁材料を堆積させる。これによって、オーバーハング部２７を有するゲート絶縁膜１６が形成される。 The next step is formation of the gate insulating film 16 (step S3). The gate insulating film 16 is formed under predetermined conditions (gas flow rate, gas type, gas ratio) so that an overhang portion 27 that is selectively thicker than other portions is formed at the upper edge 26 of the contact trench 92. An insulating material is deposited in the gate trench 9 using the CVD method under the gas supply time and the like. As a result, the gate insulating film 16 having the overhang portion 27 is formed.
ここで、図４および図６〜図９に示したように上部エッジ２６に傾斜面２９を形成する場合には、ゲートトレンチ９の形成後ゲート絶縁膜１６の形成前に、ＳｉＣ基板２を熱酸化する。具体的には、図１１に示すように、ＳｉＣ基板２を熱酸化することによって、犠牲酸化膜３４が形成される。犠牲酸化膜３４の形成に際して、コンタクトトレンチ９２近傍では、ＳｉＣ基板２の表面２１およびコンタクトトレンチ９２の側面の両方から一様に酸化が始まる。そのため、上部エッジ２６ではＳｉＣ基板２の表面２１から進行した酸化膜と、コンタクトトレンチ９２の側面から進行した酸化膜が、他の領域に比べて先に一体化する。これによって一体化した酸化膜の下方に傾斜面２９が形成されることとなる。その後、犠牲酸化膜３４を除去し、ゲート絶縁膜１６をＣＶＤ法で形成すればよい。 Here, when the inclined surface 29 is formed on the upper edge 26 as shown in FIGS. 4 and 6 to 9, the SiC substrate 2 is heated after the formation of the gate trench 9 and before the formation of the gate insulating film 16. Oxidize. Specifically, as shown in FIG. 11, the sacrificial oxide film 34 is formed by thermally oxidizing the SiC substrate 2. When the sacrificial oxide film 34 is formed, oxidation is uniformly started from both the surface 21 of the SiC substrate 2 and the side surfaces of the contact trench 92 in the vicinity of the contact trench 92. Therefore, in the upper edge 26, the oxide film that has progressed from the surface 21 of the SiC substrate 2 and the oxide film that has progressed from the side surface of the contact trench 92 are integrated earlier than in other regions. As a result, an inclined surface 29 is formed below the integrated oxide film. Thereafter, the sacrificial oxide film 34 is removed, and the gate insulating film 16 may be formed by a CVD method.
この図１１の手法を採用する場合、図６〜図９のようにＳｉＣ基板２の表面２１側にｐ型層３１やｎ＋型層３２が形成されていれば、当該部分においてはドレイン領域としてのＳｉＣ基板２よりも熱酸化レートが速くなるので、より簡単に傾斜面２９を形成することができる。
一方、図５に示したように上部エッジ２６に円形面３０を形成する場合には、ゲートトレンチ９の形成後ゲート絶縁膜１６の形成前に、ＳｉＣ基板２をＨ２アニール処理する。具体的には、図１２に示すように、ＳｉＣ基板２に対して１４００℃以上でＨ２アニール（Ｈ２エッチング）を施すことによって、上部エッジ２６に円形面３０が形成される。
When the method of FIG. 11 is adopted, if the p-type layer 31 and the n + -type layer 32 are formed on the surface 21 side of the SiC substrate 2 as shown in FIGS. Since the thermal oxidation rate is faster than that of the SiC substrate 2, the inclined surface 29 can be formed more easily.
On the other hand, when the circular surface 30 is formed on the upper edge 26 as shown in FIG. 5, the SiC substrate 2 is subjected to H 2 annealing after the gate trench 9 is formed and before the gate insulating film 16 is formed. Specifically, as shown in FIG. 12, a circular surface 30 is formed on the upper edge 26 by performing H 2 annealing (H 2 etching) on the SiC substrate 2 at 1400 ° C. or higher.
再び図１０に戻って、ゲート絶縁膜１６の形成後、ゲートトレンチ９を埋め戻し、ゲートトレンチ９全体が隠れるまでポリシリコンを堆積する（ステップＳ４）。そして、堆積したポリシリコンをパターニングすることによって、アクティブ領域３においてはアクティブトレンチ９１外のポリシリコンを除去し、同時に、外周領域４においてはポリシリコンをオーバーラップ部１７として残存させる。 Returning to FIG. 10 again, after forming the gate insulating film 16, the gate trench 9 is backfilled, and polysilicon is deposited until the entire gate trench 9 is hidden (step S4). Then, by patterning the deposited polysilicon, the polysilicon outside the active trench 91 is removed in the active region 3, and at the same time, the polysilicon is left as an overlap portion 17 in the outer peripheral region 4.
次に、ＣＶＤ法によって、ＳｉＣ基板２上に、層間膜２３を形成する（ステップＳ５）。次に、層間膜２３をパターニングすることによって、コンタクトホール２４およびコンタクトホール２５を同時に形成する（ステップＳ６）。
次に、スパッタ法、蒸着法によって、層間膜２３上にアルミニウム等の金属材料を堆積させる（ステップＳ７）。これにより、ソースパッド５、ゲートパッド７およびゲートフィンガー８が形成される。以上の工程等を経て、図１に示す半導体装置１が得られる。
Next, interlayer film 23 is formed on SiC substrate 2 by the CVD method (step S5). Next, the contact hole 24 and the contact hole 25 are simultaneously formed by patterning the interlayer film 23 (step S6).
Next, a metal material such as aluminum is deposited on the interlayer film 23 by sputtering or vapor deposition (step S7). Thereby, the source pad 5, the gate pad 7, and the gate finger 8 are formed. Through the above steps, the semiconductor device 1 shown in FIG. 1 is obtained.
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することも可能である。
たとえば、前述の半導体装置１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
As mentioned above, although embodiment of this invention was described, this invention can also be implemented with another form.
For example, a configuration in which the conductivity type of each semiconductor portion of the semiconductor device 1 described above is inverted may be employed. For example, in the semiconductor device 1, the p-type portion may be n-type and the n-type portion may be p-type.
また、半導体装置１に採用される半導体は、ＳｉＣに限らず、たとえば、Ｓｉ、ＧａＮ、ダイヤモンド等であってもよい。
また、オーバーラップ部１７は、外周領域４に限らず、アクティブ領域３に形成されていてもよい。たとえば、各単位セル１０の上面が隠れない程度にアクティブトレンチ９１の開口端の周囲のみを覆うことによって、アクティブ領域３にもオーバーラップ部１７を形成してもよい。この場合、アクティブトレンチ９１にもオーバーハング部２７を形成しておけば、前述と同様の耐圧向上効果を得ることができる。すなわち、ゲートフィンガー８の直下の構造は、本発明のオーバーハング部２７による耐圧向上の効果を示す一例に過ぎず、同様の効果を得ることができる構造であれば、ゲートフィンガー部だけに限らない。
The semiconductor employed in the semiconductor device 1 is not limited to SiC, and may be Si, GaN, diamond, or the like, for example.
Further, the overlap portion 17 is not limited to the outer peripheral region 4 and may be formed in the active region 3. For example, the overlap portion 17 may be formed also in the active region 3 by covering only the periphery of the open end of the active trench 91 so that the upper surface of each unit cell 10 is not hidden. In this case, if the overhang portion 27 is formed also in the active trench 91, the same breakdown voltage improvement effect as described above can be obtained. That is, the structure directly under the gate finger 8 is only an example showing the effect of improving the breakdown voltage by the overhang portion 27 of the present invention, and is not limited to the gate finger portion as long as the same effect can be obtained. .
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。 In addition, various design changes can be made within the scope of matters described in the claims.
１ 半導体装置
２ ＳｉＣ基板
２１ 表面
３ アクティブ領域
４ 外周領域
８ ゲートフィンガー
９ ゲートトレンチ
９１ アクティブトレンチ
９２ コンタクトトレンチ
１２ ｎ＋型ソース層
１４ ｐ型チャネル層
１５ ゲート電極
１６ ゲート絶縁膜
１７ オーバーラップ部
１８ 側面絶縁膜
１９ 底面絶縁膜
２０ 平面絶縁膜
２２ ｐ型ピラー層
２３ 層間膜
２６ 上部エッジ
２７ オーバーハング部
２８ 円形面
２９ 傾斜面
３０ 円形面
３１ ｐ型層
３２ ｎ＋型層
３３ 底部ｐ型層
３４ 犠牲酸化膜
DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 SiC substrate 21 Surface 3 Active region 4 Peripheral region 8 Gate finger 9 Gate trench 91 Active trench 92 Contact trench 12 n + type source layer 14 p type channel layer 15 Gate electrode 16 Gate insulating film 17 Overlap part 18 Side surface Insulating film 19 Bottom insulating film 20 Planar insulating film 22 P-type pillar layer 23 Interlayer film 26 Upper edge 27 Overhang portion 28 Circular surface 29 Inclined surface 30 Circular surface 31 P-type layer 32 n + -type layer 33 Bottom p-type layer 34 Sacrificial Oxide film
Claims (15)
前記ゲートトレンチの側面および底面に形成されたゲート絶縁膜と、
前記ゲートトレンチに埋め込まれたゲート電極と、
前記ゲート電極の少なくとも一部を覆うように前記半導体層の表面に形成された層間膜とを含み、
前記非アクティブ領域において、前記ゲート電極は、前記ゲートトレンチの開口端に形成された上部エッジにおいて前記半導体層の表面に、前記ゲート絶縁膜の一部であり、前記半導体層の表面に形成されている平面絶縁膜を介して重なるオーバーラップ部を選択的に有しており、
前記非アクティブ領域において、前記ゲート絶縁膜は、前記ゲートトレンチの側面上の側面絶縁膜および前記ゲートトレンチの底面上の底面絶縁膜を一体的に含み、前記側面絶縁膜は、前記上部エッジにおいて前記ゲートトレンチの内方のみに突出するように、当該側面絶縁膜の他の部分に比べて選択的に厚くなったオーバーハング部を含む、半導体装置。 A semiconductor layer made of a SiC substrate, including an active region in which a trench gate type MIS transistor is formed, and an inactive region surrounding the active region, and including a gate trench;
A gate insulating film formed on side and bottom surfaces of the gate trench;
A gate electrode embedded in the gate trench;
An interlayer film formed on the surface of the semiconductor layer so as to cover at least a part of the gate electrode,
In the inactive region, the gate electrode is formed on the surface of the semiconductor layer on the surface of the semiconductor layer at the upper edge formed at the opening end of the gate trench, and is formed on the surface of the semiconductor layer. Selectively has an overlapped portion through a planar insulating film,
In the inactive region, the gate insulating film integrally includes a side surface insulating film on a side surface of the gate trench and a bottom surface insulating film on a bottom surface of the gate trench, and the side surface insulating film is formed at the upper edge. A semiconductor device including an overhang portion that is selectively thicker than other portions of the side surface insulating film so as to protrude only inward of the gate trench.
前記平面絶縁膜は、前記側面絶縁膜の前記上部エッジを除く部分に比べて厚い、請求項１〜４のいずれか一項に記載の半導体装置。 The gate insulating film further includes a planar insulating film formed on the surface of the semiconductor layer,
The semiconductor device according to claim 1, wherein the planar insulating film is thicker than a portion excluding the upper edge of the side surface insulating film.
前記半導体層の前記表面側に露出するように形成され、前記ゲートトレンチの前記側面の一部を形成する第１導電型のソース層と、
前記ソース層に対して前記半導体層の裏面側に前記ソース層に接するように形成され、前記ゲートトレンチの前記側面の一部を形成する第２導電型のチャネル層と、
前記チャネル層に対して前記半導体層の前記裏面側に前記チャネル層に接するように形成され、前記ゲートトレンチの前記底面を形成する第１導電型のドリフト層とを含み、
前記非アクティブ領域において前記半導体層は、
前記チャネル層と同じ深さ位置に形成された第２導電型層を含む、請求項１〜６のいずれか一項に記載の半導体装置。 In the active region, the semiconductor layer is
A source layer of a first conductivity type formed to be exposed on the surface side of the semiconductor layer and forming a part of the side surface of the gate trench;
A channel layer of a second conductivity type formed so as to be in contact with the source layer on the back side of the semiconductor layer with respect to the source layer, and forming a part of the side surface of the gate trench;
A drift layer of a first conductivity type formed on the back side of the semiconductor layer with respect to the channel layer so as to be in contact with the channel layer and forming the bottom surface of the gate trench;
In the inactive region, the semiconductor layer is
The semiconductor device according to claim 1, comprising a second conductivity type layer formed at the same depth as the channel layer.
前記ソース層と同じ深さ位置に形成された第１導電型層をさらに含む、請求項７に記載の半導体装置。 In the inactive region, the semiconductor layer is
The semiconductor device according to claim 7, further comprising a first conductivity type layer formed at the same depth as the source layer.
前記チャネル層に連なるように前記ドリフト層内に形成され、前記チャネル層から前記半導体層の前記裏面に向かって延びた第２導電型のピラー層をさらに含み、
前記非アクティブ領域において前記半導体層は、
前記第２導電型層に連なるように前記ピラー層と同じ深さ位置に形成され、前記ゲートトレンチの前記底面を形成する底部第２導電型層をさらに含む、請求項７〜９のいずれか一項に記載の半導体装置。 In the active region, the semiconductor layer is
A pillar layer of a second conductivity type formed in the drift layer so as to be continuous with the channel layer and extending from the channel layer toward the back surface of the semiconductor layer;
In the inactive region, the semiconductor layer is
10. The semiconductor device according to claim 7, further comprising a bottom second conductivity type layer formed at the same depth as the pillar layer so as to be continuous with the second conductivity type layer and forming the bottom surface of the gate trench. The semiconductor device according to item.
前記半導体装置は、前記外周領域に沿って前記アクティブ領域を取り囲むように配置され、前記ゲート電極の前記オーバーラップ部に電気的に接続されたゲートフィンガーを含む、請求項１〜１０のいずれか一項に記載の半導体装置。 The inactive area includes an outer peripheral area surrounding the active area,
The said semiconductor device is arrange | positioned so that the said active region may be enclosed along the said outer periphery area | region, The gate finger electrically connected to the said overlap part of the said gate electrode is included. The semiconductor device according to item.
前記ゲートフィンガーは、前記ストライプ状のトレンチを横切る方向に沿って敷設されている、請求項１１に記載の半導体装置。 The gate trench is formed in a lattice shape in the active region, and is formed in a stripe shape drawn from the end of the lattice trench in the outer peripheral region,
The semiconductor device according to claim 11, wherein the gate finger is laid along a direction crossing the stripe-shaped trench.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018000803A JP2018085531A (en) | 2018-01-05 | 2018-01-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018000803A JP2018085531A (en) | 2018-01-05 | 2018-01-05 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016159257A Division JP6273329B2 (en) | 2016-08-15 | 2016-08-15 | Semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020068906A Division JP7048659B2 (en) | 2020-04-07 | 2020-04-07 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018085531A true JP2018085531A (en) | 2018-05-31 |
Family
ID=62237401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018000803A Pending JP2018085531A (en) | 2018-01-05 | 2018-01-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018085531A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020127023A (en) * | 2020-04-07 | 2020-08-20 | ローム株式会社 | Semiconductor device |
| US20220231142A1 (en) * | 2019-08-05 | 2022-07-21 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and manufacturing method thereof |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326755A (en) * | 1994-04-06 | 1995-12-12 | Nippondenso Co Ltd | Semiconductor device and manufacture thereof |
| JPH10270683A (en) * | 1997-03-25 | 1998-10-09 | Toshiba Corp | Semiconductor device and its manufacture |
| JP2000269499A (en) * | 1999-03-19 | 2000-09-29 | Toshiba Corp | Insulated gate type of transistor, and its manufacture |
| JP2000312003A (en) * | 1999-02-23 | 2000-11-07 | Matsushita Electric Ind Co Ltd | Insulated gate type semiconductor element and manufacture thereof |
| JP2001127284A (en) * | 1999-10-26 | 2001-05-11 | Hitachi Ltd | Method of manufacturing semiconductor device |
| JP2006066438A (en) * | 2004-08-24 | 2006-03-09 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| US7071513B1 (en) * | 2004-05-28 | 2006-07-04 | National Semiconductor Corporation | Layout optimization of integrated trench VDMOS arrays |
| JP2006351697A (en) * | 2005-06-14 | 2006-12-28 | Denso Corp | Insulated-gate bipolar transistor and its manufacturing method |
| JP2008294204A (en) * | 2007-05-24 | 2008-12-04 | Denso Corp | Manufacturing method of silicon carbide semiconductor device |
| JP2009016482A (en) * | 2007-07-03 | 2009-01-22 | Renesas Technology Corp | Semiconductor device, and manufacturing method thereof |
| JP2009260253A (en) * | 2008-03-26 | 2009-11-05 | Rohm Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2010021175A (en) * | 2008-07-08 | 2010-01-28 | Denso Corp | Silicon carbide semiconductor device and method for manufacturing the same |
| JP2010062477A (en) * | 2008-09-05 | 2010-03-18 | Rohm Co Ltd | Trench type semiconductor device and its manufacturing method |
| JP2010182857A (en) * | 2009-02-05 | 2010-08-19 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
| WO2010119789A1 (en) * | 2009-04-13 | 2010-10-21 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
| JP2012054347A (en) * | 2010-08-31 | 2012-03-15 | Denso Corp | Method for manufacturing silicon carbide semiconductor device |
| JP2012064658A (en) * | 2010-09-14 | 2012-03-29 | Denso Corp | Silicon carbide semiconductor device and manufacturing method thereof |
-
2018
- 2018-01-05 JP JP2018000803A patent/JP2018085531A/en active Pending
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326755A (en) * | 1994-04-06 | 1995-12-12 | Nippondenso Co Ltd | Semiconductor device and manufacture thereof |
| JPH10270683A (en) * | 1997-03-25 | 1998-10-09 | Toshiba Corp | Semiconductor device and its manufacture |
| JP2000312003A (en) * | 1999-02-23 | 2000-11-07 | Matsushita Electric Ind Co Ltd | Insulated gate type semiconductor element and manufacture thereof |
| JP2000269499A (en) * | 1999-03-19 | 2000-09-29 | Toshiba Corp | Insulated gate type of transistor, and its manufacture |
| JP2001127284A (en) * | 1999-10-26 | 2001-05-11 | Hitachi Ltd | Method of manufacturing semiconductor device |
| US7071513B1 (en) * | 2004-05-28 | 2006-07-04 | National Semiconductor Corporation | Layout optimization of integrated trench VDMOS arrays |
| JP2006066438A (en) * | 2004-08-24 | 2006-03-09 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP2006351697A (en) * | 2005-06-14 | 2006-12-28 | Denso Corp | Insulated-gate bipolar transistor and its manufacturing method |
| JP2008294204A (en) * | 2007-05-24 | 2008-12-04 | Denso Corp | Manufacturing method of silicon carbide semiconductor device |
| JP2009016482A (en) * | 2007-07-03 | 2009-01-22 | Renesas Technology Corp | Semiconductor device, and manufacturing method thereof |
| JP2009260253A (en) * | 2008-03-26 | 2009-11-05 | Rohm Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2010021175A (en) * | 2008-07-08 | 2010-01-28 | Denso Corp | Silicon carbide semiconductor device and method for manufacturing the same |
| JP2010062477A (en) * | 2008-09-05 | 2010-03-18 | Rohm Co Ltd | Trench type semiconductor device and its manufacturing method |
| JP2010182857A (en) * | 2009-02-05 | 2010-08-19 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
| WO2010119789A1 (en) * | 2009-04-13 | 2010-10-21 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
| JP2012054347A (en) * | 2010-08-31 | 2012-03-15 | Denso Corp | Method for manufacturing silicon carbide semiconductor device |
| JP2012064658A (en) * | 2010-09-14 | 2012-03-29 | Denso Corp | Silicon carbide semiconductor device and manufacturing method thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220231142A1 (en) * | 2019-08-05 | 2022-07-21 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and manufacturing method thereof |
| JP2020127023A (en) * | 2020-04-07 | 2020-08-20 | ローム株式会社 | Semiconductor device |
| JP7048659B2 (en) | 2020-04-07 | 2022-04-05 | ローム株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2013161753A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US20240105836A1 (en) | Semiconductor device | |
| JP7423853B2 (en) | semiconductor equipment | |
| JP6164604B2 (en) | Semiconductor device | |
| CN111834448A (en) | Silicon carbide semiconductor device | |
| JP2023165988A (en) | Semiconductor device | |
| JP6273329B2 (en) | Semiconductor device | |
| JP2018085531A (en) | Semiconductor device | |
| JP7147510B2 (en) | switching element | |
| JP4632797B2 (en) | Semiconductor device and method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190807 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200109 |