JP2018041827A - 部品内蔵基板及び電子装置 - Google Patents
部品内蔵基板及び電子装置 Download PDFInfo
- Publication number
- JP2018041827A JP2018041827A JP2016174521A JP2016174521A JP2018041827A JP 2018041827 A JP2018041827 A JP 2018041827A JP 2016174521 A JP2016174521 A JP 2016174521A JP 2016174521 A JP2016174521 A JP 2016174521A JP 2018041827 A JP2018041827 A JP 2018041827A
- Authority
- JP
- Japan
- Prior art keywords
- component
- insulating layer
- electrode
- embedded
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】各種の電子部品や貫通電極等にダメージを与えることなく容易に着脱が可能な信頼性の高い部品内蔵基板及び電子装置を実現する。【解決手段】電子部品１１〜１３と、電子部品１１〜１３を封止する第１絶縁層１４と、第１絶縁層１４を貫通する電極１６と、第１絶縁層１４よりも伸縮性及び弾力性の高い材料からなり、第１絶縁層内１４で電極１６の側面を覆う第２絶縁層１７とを備えた複数の部品内蔵基板１０が積層されてなり、上下で隣接する２つの部品内蔵基板１０は、電極同士が接触して導通している。【選択図】図１
Description
本発明は、部品内蔵基板及び電子装置に関するものである。
近年、スマートフォンやウェアラブル端末等の半導体応用製品では、小型化、薄型化、軽量化などの要求が顕著であり、それに伴い、それらの製品に搭載される電子部品をモジュール化した基板についても小型化や高密度化が急激に進んでいる。また、ウェアラブル端末においては、各種センサーを搭載することで部品数も増大する。この電子部品の高密度実装を実現するために、従来、基板上に実装していた電子部品を基板の内部に埋め込む技術、即ち、部品内蔵基板が用いられている。
上述の部品内蔵基板上に他の部品内蔵基板を積層してなる、いわゆるＰｏＰ（パッケージ オン パッケージ）基板の開発が進められている。この場合、両基板の接続にはハンダボールが用られており、当該部品内蔵基板から他の部品内蔵基板を着脱することは困難である。
しかしながら、上述したウェアラブル機器等に使用される半導体パッケージが機能別にモジュール化されており、用途等に合わせてそのモジュールを組み合わせて接続することが要求されている。そのモジュール同士、即ち部品内蔵基板同士を接続する際に、ハンダ材料を用いる場合では、高い温度でハンダ材料を溶融させて接続させる必要がある。また、一度接続された部品内蔵基板を外すには、再度高い温度に晒さなければならず、部品内蔵基板に深刻なダメージを与える虞がある。部品内蔵基板同士を更に接続する際には、部品内蔵基板を一度洗浄した後に、また高い温度でハンダ材料を溶融させる必要がある。
そこで本発明は、各種の電子部品や貫通電極等にダメージを与えることなく容易に着脱が可能な信頼性の高い部品内蔵基板及び電子装置を提供することを目的とする。
１つの態様では、部品内蔵基板であって、電子部品と、前記電子部品を封止する第１絶縁層と、前記第１絶縁層を貫通する電極と、前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記第１絶縁層内で前記電極の側面を覆う第２絶縁層とを含む。
１つの態様では、電子装置であって、電子部品と、前記電子部品を封止する第１絶縁層と、前記第１絶縁層を貫通する電極と、前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記第１絶縁層内で前記電極の側面を覆う第２絶縁層とを備えた複数の部品内蔵基板が積層されてなり、上下で隣接する２つの前記部品内蔵基板は、前記電極同士が接触して導通している。
１つの側面として、各種の電子部品や貫通電極等にダメージを与えることなく容易に着脱が可能な信頼性の高い部品内蔵基板及び電子装置が実現する。
以下、部品内蔵基板、電子装置及びその製造方法の実施形態について、図面を参照して詳細に説明する。
なお、図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
なお、図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
［部品内蔵基板の構成］
図１は、本実施形態による部品内蔵基板の主要構成を示す概略断面図である。図２は、本実施形態による部品内蔵基板の主要構成を示す概略平面図である。
部品内蔵基板１０は、電子部品として例えばＩＣのベアチップ１１、半導体パッケージ部品１２、及び抵抗体やキャパシタ、インダクタ等のチップ部品１３が第１絶縁層であるモールド樹脂１４で封止されている。モールド樹脂１４の少なくとも一方の主面に配線層１５が設けられ、部品内蔵基板１０が構成されている。
図１は、本実施形態による部品内蔵基板の主要構成を示す概略断面図である。図２は、本実施形態による部品内蔵基板の主要構成を示す概略平面図である。
部品内蔵基板１０は、電子部品として例えばＩＣのベアチップ１１、半導体パッケージ部品１２、及び抵抗体やキャパシタ、インダクタ等のチップ部品１３が第１絶縁層であるモールド樹脂１４で封止されている。モールド樹脂１４の少なくとも一方の主面に配線層１５が設けられ、部品内蔵基板１０が構成されている。
モールド樹脂１４には、当該モールド樹脂１４に埋め込み形成されたＴＭＶ（Through Mold Via）である貫通電極１６及びその側面を覆う第２絶縁層である側面絶縁層１７が形成されている。側面絶縁層１７は、モールド樹脂１４よりも伸縮性及び弾力性の高い材料、例えばゴム成分又はPEEK材等を含有する絶縁材料からなり、モールド樹脂１４内で貫通電極１６の側面を覆っている。
配線層１５は、上記の電子部品間を電気的に接続する配線１５ａと、貫通電極１６の一端と接続された当該貫通電極１６のパッド部１５ｂと、配線１５ａ及びパッド部１５ｂを埋め込む第３絶縁層である絶縁層１５ｃとを有して構成されている。配線１５ａ及びパッド部１５ｂは、伸縮性の高い導電材料からなる。絶縁層１５ｃは、モールド樹脂１４よりも伸縮性及び弾力性の高い絶縁材料からなる。パッド部１５ｂは、図示のように、その表面が絶縁層１５ｃの主面から若干突出している。
部品内蔵基板１０では、モールド樹脂１４の表面に貫通電極１６の先端及び側面絶縁層１７の先端が露出しており、モールド樹脂１４の表面と、貫通電極１６及び側面絶縁層１７の各先端とは平坦とされている。
［電子装置の構成］
図３は、本実施形態による電子装置の主要構成を示す概略断面図である。図４は、本実施形態による電子装置の貫通電極近傍を拡大して示す概略断面図であり、（ａ）は複数の部品内蔵基板が積層された状態を、（ｂ）は複数の部品内蔵基板が固定された状態をそれぞれ示している。
図３は、本実施形態による電子装置の主要構成を示す概略断面図である。図４は、本実施形態による電子装置の貫通電極近傍を拡大して示す概略断面図であり、（ａ）は複数の部品内蔵基板が積層された状態を、（ｂ）は複数の部品内蔵基板が固定された状態をそれぞれ示している。
この電子装置は、図１（図２）の部品内蔵基板１０が複数（ここでは２種）積層されており、積層された部品内蔵基板１０が固定治具１８により固定されている。なお、各部品内蔵基板１０は、内蔵された電子部品が相異なるものを用いても良い。
固定治具１８は、積層された部品内蔵基板１０をその周縁部で把持し、積層された部品内蔵基板１０に上方に圧力を印加した状態で、部品内蔵基板１０を着脱自在に固定するものである。部品内蔵基板１０は、積層前の状態では、図３の円Ｃ２内（図４（ａ））のように、モールド樹脂１４の表面と、貫通電極１６及び側面絶縁層１７の各先端とは平坦とされている。
積層された部品内蔵基板１０が固定治具１８により把持固定されると、各部品内蔵基板１０には膜厚方向に圧力が印加される。このとき、側面絶縁層１７及び絶縁層１５ｃ（更には配線１５ａ）の高い伸縮性及び弾力性に起因して、貫通電極１６及び側面絶縁層１７の各一端がモールド樹脂１４の表面から突出した状態となる。当該状態を図３の円Ｃ１，Ｃ２内（円Ｃ１内は図３の上方、円Ｃ２内は図４（ｂ））に示す。これにより、下部の部品内蔵基板１０で突出した貫通電極１６の先端と、上部の部品内蔵基板１０のパッド部１５ｂとが密着して、上下の部品内蔵基板１０間で導通する。この場合、下部の部品内蔵基板１０の表面と上部の部品内蔵基板１０の裏面との間に例えば若干の凹凸が存する場合でも、上記した貫通電極１６の突出により、上下の部品内蔵基板１０間で確実な導通が実現する。
部品内蔵基板１０間では、ハンダ等を用いた接着は不要であり、上記のように貫通電極１６間の接触のみで導通が得られる。そのため、固定治具１８を積層された部品内蔵基板１０から外すことにより、各部品内蔵基板１０間の電気的接続が容易に外される。このように、本実施形態の電子装置では、各部品内蔵基板１０に何等のダメージを与えることなく、各種の部品内蔵基板１０を着脱自在に組み換えて積層して様々な電子装置を得ることができる。
本実施形態による電子装置の他の例について説明する。図５は、本実施形態による電子装置の他の例を示す概略平面図である。
この電子装置は、部品内蔵基板１０の周縁部に複数の貫通ネジ孔１９ａが形成されており、複数の部品内蔵基板１０が積層された状態で各部品内蔵基板１０の貫通ネジ孔１９ａにネジ１９ｂが挿通されて固定され、構成されている。
この電子装置は、部品内蔵基板１０の周縁部に複数の貫通ネジ孔１９ａが形成されており、複数の部品内蔵基板１０が積層された状態で各部品内蔵基板１０の貫通ネジ孔１９ａにネジ１９ｂが挿通されて固定され、構成されている。
積層された部品内蔵基板１０がネジ固定されると、各部品内蔵基板１０には膜厚方向に圧力が印加される。このとき、側面絶縁層１７及び絶縁層１５ｃ（更には配線１５ａ）の高い伸縮性及び弾力性に起因して、貫通電極１６及び側面絶縁層１７の各一端がモールド樹脂１４の表面から突出した状態となる。これにより、下部の部品内蔵基板１０で突出した貫通電極１６の一端と、上部の部品内蔵基板１０のパッド部１５ｂとが密着して、上下の部品内蔵基板１０間で導通する。この場合、下部の部品内蔵基板１０の表面と上部の部品内蔵基板１０の裏面との間に例えば若干の凹凸が存する場合でも、上記した貫通電極１６の突出により、上下の部品内蔵基板１０間で確実な導通が実現する。
部品内蔵基板１０間では、ハンダ等を用いた接着は不要であり、上記のように貫通電極１６間の接触のみで導通が得られる。そのため、ネジ１９ｂを積層された部品内蔵基板１０の貫通ネジ孔１９ａから外すことにより、各部品内蔵基板１０間の電気的接続が容易に外される。このように、本実施形態の電子装置では、各部品内蔵基板１０に何等のダメージを与えることなく、各種の部品内蔵基板１０を着脱自在に組み換えて積層して様々な電子装置を得ることができる。
（電子装置の製造方法）
図６〜図８は、本実施形態による電子装置の製造方法を工程順に示す概略断面図である。図１〜図４と同じ構成部材等については、同符号を付して詳しい説明を省略する。本実施形態では、疑似ＳｏＣ技術等に用いられる再配線技術を用いる。
図６〜図８は、本実施形態による電子装置の製造方法を工程順に示す概略断面図である。図１〜図４と同じ構成部材等については、同符号を付して詳しい説明を省略する。本実施形態では、疑似ＳｏＣ技術等に用いられる再配線技術を用いる。
先ず、図６（ａ）に示すように、表面に粘着層２２を有する支持基板２１を用意する。
支持基板２１は、金属製又はガラス製等の基板である。粘着層２２は、熱の印加又は紫外線の照射等により剥離されるものである。
支持基板２１は、金属製又はガラス製等の基板である。粘着層２２は、熱の印加又は紫外線の照射等により剥離されるものである。
続いて、図６（ｂ）に示すように、各種の電子部品及び貫通電極１６等を貼付する。
詳細には、粘着層２２の表面に、各種の電子部品、例えばＩＣのベアチップ１１、半導体パッケージ部品１２、及びチップ部品１３を貼付する。更に、粘着層２２の表面に、側面を側面絶縁層１７で覆われた、貫通電極１６となる金属柱（ピン）を立設する。側面絶縁層１７は、モールド樹脂１４よりも伸縮性及び弾力性の高い材料、例えばゴム成分又はPEEK材等を含有する絶縁材料からなる。
詳細には、粘着層２２の表面に、各種の電子部品、例えばＩＣのベアチップ１１、半導体パッケージ部品１２、及びチップ部品１３を貼付する。更に、粘着層２２の表面に、側面を側面絶縁層１７で覆われた、貫通電極１６となる金属柱（ピン）を立設する。側面絶縁層１７は、モールド樹脂１４よりも伸縮性及び弾力性の高い材料、例えばゴム成分又はPEEK材等を含有する絶縁材料からなる。
続いて、図６（ｃ）に示すように、モールド樹脂１４を形成する。
詳細には、各種の電子部品及び側面を側面絶縁層１７で覆われた貫通電極１６となるピンを埋め込むようにモールド樹脂１４を形成し、これらを封止する。モールド樹脂１４としては、例えばシリカフィラーを含有するエポキシ樹脂等が用いられる。
詳細には、各種の電子部品及び側面を側面絶縁層１７で覆われた貫通電極１６となるピンを埋め込むようにモールド樹脂１４を形成し、これらを封止する。モールド樹脂１４としては、例えばシリカフィラーを含有するエポキシ樹脂等が用いられる。
続いて、図６（ｄ）に示すように、熱の印加又は紫外線の照射等により、各種の電子部品、貫通電極１６及び側面絶縁層１７を封止したモールド樹脂１４を粘着層２２から剥離する。粘着層２２及び支持基板２１の剥離により、モールド樹脂１４の裏面には、各種の電子部品、貫通電極１６及び側面絶縁層１７の一端が露出する。
続いて、図７（ａ）に示すように、樹脂層２３を形成する。
詳細には、モールド樹脂１４の一方の主面に感光性樹脂を塗布する。この感光性樹脂としては、モールド樹脂１４よりも伸縮性及び弾力性の高い絶縁材料であるものを用いる。感光性樹脂をフォトリソグラフィにより加工する。以上により、開口２３ａ，２３ｂ，２３ｃ，２３ｄを有する樹脂層２３が形成される。開口２３ａは、ベアチップ１１の表面の一部を露出する。開口２３ｂは、半導体パッケージ部品１２の表面の一部を露出する。開口２３ｃは、及びチップ部品１３の表面の一部を露出する。開口２３ｄは、貫通電極１６の表面の一部を露出する。
詳細には、モールド樹脂１４の一方の主面に感光性樹脂を塗布する。この感光性樹脂としては、モールド樹脂１４よりも伸縮性及び弾力性の高い絶縁材料であるものを用いる。感光性樹脂をフォトリソグラフィにより加工する。以上により、開口２３ａ，２３ｂ，２３ｃ，２３ｄを有する樹脂層２３が形成される。開口２３ａは、ベアチップ１１の表面の一部を露出する。開口２３ｂは、半導体パッケージ部品１２の表面の一部を露出する。開口２３ｃは、及びチップ部品１３の表面の一部を露出する。開口２３ｄは、貫通電極１６の表面の一部を露出する。
続いて、図７（ｂ）に示すように、配線１５ａを形成する。
詳細には、先ず、開口２３ａ〜２３ｄの内壁面を含む樹脂層２３上に、例えばスパッタ法によりＴｉ及びＣｕを順次成膜し、メッキシード層を形成する。
次に、メッキシード層上にレジストを塗布し、レジストを露光及び現像する。以上により、所定の開口を有するレジストパターンが形成される。
次に、メッキシード層を給電層とする電解メッキにより、開口２３ａ〜２３ｄを埋め込むようにＣｕを堆積する。以上により、配線１５ａが形成される。
詳細には、先ず、開口２３ａ〜２３ｄの内壁面を含む樹脂層２３上に、例えばスパッタ法によりＴｉ及びＣｕを順次成膜し、メッキシード層を形成する。
次に、メッキシード層上にレジストを塗布し、レジストを露光及び現像する。以上により、所定の開口を有するレジストパターンが形成される。
次に、メッキシード層を給電層とする電解メッキにより、開口２３ａ〜２３ｄを埋め込むようにＣｕを堆積する。以上により、配線１５ａが形成される。
その後、レジストパターンをアセトン等を用いて除去する。次に、レジストパターンが除去されて露出するメッキシード層のＣｕ層を、例えば硫酸カリウムをエッチング液とするウェットエッチングで除去する。次に、Ｃｕ層が除去されて露出するメッキシード層のＴｉ層を、例えばＣＦ4（四フッ化炭素）及びＯ2（酸素）の混合ガスを用いたドライエッチングで除去する。
続いて、図７（ｃ）に示すように、樹脂層２４を形成する。
詳細には、樹脂層２３上に配線１５ａを覆うように感光性樹脂を塗布する。この感光性樹脂としては、モールド樹脂１４よりも伸縮性及び弾力性の高い絶縁材料であるものを用いる。感光性樹脂をフォトリソグラフィにより加工する。以上により、配線１５ａの表面の一部を露出する開口２４ａを有する樹脂層２４が形成される。
詳細には、樹脂層２３上に配線１５ａを覆うように感光性樹脂を塗布する。この感光性樹脂としては、モールド樹脂１４よりも伸縮性及び弾力性の高い絶縁材料であるものを用いる。感光性樹脂をフォトリソグラフィにより加工する。以上により、配線１５ａの表面の一部を露出する開口２４ａを有する樹脂層２４が形成される。
続いて、図７（ｄ）に示すように、パッド部１５ｂを形成する。
詳細には、先ず、開口２４ａの内壁面を含む樹脂層２４上に、例えばスパッタ法によりＴｉ及びＣｕを順次成膜し、メッキシード層を形成する。
次に、メッキシード層上にレジストを塗布し、レジストを露光及び現像する。以上により、所定の開口を有するレジストパターンが形成される。
次に、メッキシード層を給電層とする電解メッキにより、開口２４ａを埋め込むようにＣｕを堆積する。以上により、パッド部１５ｂが形成される。樹脂層２３，２４により、配線１５ａを埋め込む絶縁層１５ｃが構成される。パッド部１５ｂは、貫通電極１６の一部として導通する。配線１５ａ、パッド部１５ｂ、及びこれらを埋め込む絶縁層１５ｃにより、配線層１５が構成される。
詳細には、先ず、開口２４ａの内壁面を含む樹脂層２４上に、例えばスパッタ法によりＴｉ及びＣｕを順次成膜し、メッキシード層を形成する。
次に、メッキシード層上にレジストを塗布し、レジストを露光及び現像する。以上により、所定の開口を有するレジストパターンが形成される。
次に、メッキシード層を給電層とする電解メッキにより、開口２４ａを埋め込むようにＣｕを堆積する。以上により、パッド部１５ｂが形成される。樹脂層２３，２４により、配線１５ａを埋め込む絶縁層１５ｃが構成される。パッド部１５ｂは、貫通電極１６の一部として導通する。配線１５ａ、パッド部１５ｂ、及びこれらを埋め込む絶縁層１５ｃにより、配線層１５が構成される。
その後、レジストパターンをアセトン等を用いて除去する。次に、レジストパターンが除去されて露出するメッキシード層のＣｕ層を、例えば硫酸カリウムをエッチング液とするウェットエッチングで除去する。次に、Ｃｕ層が除去されて露出するメッキシード層のＴｉ層を、例えばＣＦ4（四フッ化炭素）及びＯ2（酸素）の混合ガスを用いたドライエッチングで除去する。
続いて、図８（ａ）に示すように、モールド樹脂１４の他方の主面を研磨する。
詳細には、バックグラインド加工等を用いてモールド樹脂１４の他方の主面を研磨し、当該主面から側面絶縁層１７で側面を覆われた貫通電極１６の他端を露出させる。
以上により、部品内蔵基板１０が形成される。
詳細には、バックグラインド加工等を用いてモールド樹脂１４の他方の主面を研磨し、当該主面から側面絶縁層１７で側面を覆われた貫通電極１６の他端を露出させる。
以上により、部品内蔵基板１０が形成される。
続いて、図８（ｂ）に示すように、部品内蔵基板１０を積層する。
詳細には、複数（ここでは２種）の部品内蔵基板１０を、下方の部品内蔵基板１０の他方の主面から露出する貫通電極１６の先端と、上方の部品内蔵基板１０のパッド部１５ｂとが当接するように積層する。
詳細には、複数（ここでは２種）の部品内蔵基板１０を、下方の部品内蔵基板１０の他方の主面から露出する貫通電極１６の先端と、上方の部品内蔵基板１０のパッド部１５ｂとが当接するように積層する。
しかる後、図４（ｂ）と同様に、積層された部品内蔵基板１０を固定治具に嵌め込んで固定する。
以上により、本実施形態による電子装置が構成される。
以上により、本実施形態による電子装置が構成される。
この固定治具は、積層された部品内蔵基板１０をその周縁部で把持し、積層された部品内蔵基板１０に上方に圧力を印加した状態で、部品内蔵基板１０を着脱自在に固定する。積層された部品内蔵基板１０が固定治具により把持固定されると、各部品内蔵基板１０には膜厚方向に圧力が印加される。このとき、側面絶縁層１７及び絶縁層１５ｃ（更には配線１５ａ）の高い伸縮性及び弾力性に起因して、貫通電極１６及び側面絶縁層１７の各一端がモールド樹脂１４の表面から突出した状態となる。これにより、下部の部品内蔵基板１０で突出した貫通電極１６の先端と、上部の部品内蔵基板１０のパッド部１５ｂとが密着して、上下の部品内蔵基板１０間で導通する。この場合、下部の部品内蔵基板１０の表面と上部の部品内蔵基板１０の裏面との間に例えば若干の凹凸が存する場合でも、上記した貫通電極１６の突出により、上下の部品内蔵基板１０間で確実な導通が実現する。
なお、貫通電極及び側面絶縁層については、上記の形成方法に替わって、例えば以下のように形成することもできる。
図６（ａ）のように各種の電子部品のみを粘着層上に貼付し、図６（ｃ）のように各種の電子部品を覆うモールド樹脂を形成した後、モールド樹脂の貫通電極形成予定部位にレーザを用いて貫通孔を形成する。そして、貫通孔に、側面を上記の側面絶縁層で覆われた貫通電極となる金属柱を埋め込む。
図６（ａ）のように各種の電子部品のみを粘着層上に貼付し、図６（ｃ）のように各種の電子部品を覆うモールド樹脂を形成した後、モールド樹脂の貫通電極形成予定部位にレーザを用いて貫通孔を形成する。そして、貫通孔に、側面を上記の側面絶縁層で覆われた貫通電極となる金属柱を埋め込む。
または、図６（ａ）のように各種の電子部品と共に側面絶縁層となる絶縁材料を粘着層上に立設し、図６（ｃ）のように各種の電子部品及び絶縁材料を覆うモールド樹脂を形成する。その後、絶縁材料にレーザ加工で貫通孔を形成し、貫通孔に導電性ペーストを充填させて、側面を側面絶縁層で覆われた貫通電極を形成する。
また、配線層の配線については、伸縮性の高い材料であるＣｕを用いて電解メッキにより形成する場合を例示したが、この形成方法に替わって、例えばＣｕペースト又はＡｇペーストを用いて配線を形成するようにしても良い。
以上説明したように、本実施形態によれば、各種の電子部品や貫通電極１６、配線層１５等にダメージを与えることなく容易に着脱が可能な信頼性の高い部品内蔵基板１０及びこれを用いた電子装置が実現する。
以下、部品内蔵基板、電子装置及びその製造方法の諸態様を付記としてまとめて記載する。
（付記１）電子部品と、
前記電子部品を封止する第１絶縁層と、
前記第１絶縁層を貫通する電極と、
前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記第１絶縁層内で前記電極の側面を覆う第２絶縁層と
を含むことを特徴とする部品内蔵基板。
前記電子部品を封止する第１絶縁層と、
前記第１絶縁層を貫通する電極と、
前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記第１絶縁層内で前記電極の側面を覆う第２絶縁層と
を含むことを特徴とする部品内蔵基板。
（付記２）少なくとも一方の主面に形成された配線層を更に含み、
前記配線層は、前記電子部品間を接続する配線と、前記電極と接続された当該電極のパッド部と、前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記配線及び前記パッド部を覆う第３絶縁層とを有することを特徴とする付記１に記載の部品内蔵基板。
前記配線層は、前記電子部品間を接続する配線と、前記電極と接続された当該電極のパッド部と、前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記配線及び前記パッド部を覆う第３絶縁層とを有することを特徴とする付記１に記載の部品内蔵基板。
（付記３）電子部品と、
前記電子部品を封止する第１絶縁層と、
前記第１絶縁層を貫通する電極と、
前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記第１絶縁層内で前記電極の側面を覆う第２絶縁層と
を備えた複数の部品内蔵基板が積層されてなり、
上下で隣接する２つの前記部品内蔵基板は、前記電極同士が接触して導通していることを特徴とする電子装置。
前記電子部品を封止する第１絶縁層と、
前記第１絶縁層を貫通する電極と、
前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記第１絶縁層内で前記電極の側面を覆う第２絶縁層と
を備えた複数の部品内蔵基板が積層されてなり、
上下で隣接する２つの前記部品内蔵基板は、前記電極同士が接触して導通していることを特徴とする電子装置。
（付記４）前記部品内蔵基板は、膜厚方向に押圧を受けて前記電極の先端が前記第１絶縁層の表面から突出していることを特徴とする付記３に記載の電子装置。
（付記５）前記部品内蔵基板は、少なくとも一方の主面に配線層が形成されており、
前記配線層は、前記電子部品間を接続する配線と、前記電極と接続された当該電極のパッド部と、前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記配線及び前記パッド部を覆う第３絶縁層とを有することを特徴とする付記３又は４に記載の電子装置。
前記配線層は、前記電子部品間を接続する配線と、前記電極と接続された当該電極のパッド部と、前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記配線及び前記パッド部を覆う第３絶縁層とを有することを特徴とする付記３又は４に記載の電子装置。
（付記６）前記複数の前記部品内蔵基板は、積層状態で治具により固定されていることを特徴とする付記３〜５のいずれか１項に記載の電子装置。
（付記７）前記部品内蔵基板に貫通孔が形成されており、
前記複数の前記基板は、積層状態で前記貫通孔にネジが挿通されて固定されていることを特徴とする付記３〜５のいずれか１項に記載の電子装置。
前記複数の前記基板は、積層状態で前記貫通孔にネジが挿通されて固定されていることを特徴とする付記３〜５のいずれか１項に記載の電子装置。
（付記８）第１絶縁層により、電子部品と、前記第１絶縁層を貫通する電極と、前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記第１絶縁層内で前記電極の側面を覆う第２絶縁層とを覆って部品内蔵基板を形成する工程と、
複数の前記部品内蔵基板を前記電極同士が接触するように積層する工程と、
積層された前記複数の前記部品内蔵基板を押圧して固定し、前記電極同士間で導通させる工程と
を含むことを特徴とする電子装置の製造方法。
複数の前記部品内蔵基板を前記電極同士が接触するように積層する工程と、
積層された前記複数の前記部品内蔵基板を押圧して固定し、前記電極同士間で導通させる工程と
を含むことを特徴とする電子装置の製造方法。
（付記９）前記部品内蔵基板について、前記押圧により前記電極の先端を前記第１絶縁層の表面から突出させることを特徴とする付記８に記載の電子装置の製造方法。
（付記１０）前記部品内蔵基板の少なくとも一方の主面に配線層を形成する工程を更に含み、
前記配線層は、前記電子部品間を接続する配線と、前記電極と接続された当該電極のパッド部と、前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記配線及び前記パッド部を覆う第３絶縁層とを有することを特徴とする付記８又は９に記載の電子装置の製造方法。
前記配線層は、前記電子部品間を接続する配線と、前記電極と接続された当該電極のパッド部と、前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記配線及び前記パッド部を覆う第３絶縁層とを有することを特徴とする付記８又は９に記載の電子装置の製造方法。
（付記１１）前記複数の前記部品内蔵基板を、積層状態で治具により固定し、前記押圧を与えることを特徴とする付記８〜１０のいずれか１項に記載の電子装置の製造方法。
（付記１２）前記部品内蔵基板に貫通孔を形成し、
前記複数の前記部品内蔵基板を、積層状態で前記貫通孔にネジを挿通して固定し、前記押圧を与えることを特徴とする付記８〜１０のいずれか１項に記載の電子装置の製造方法。
前記複数の前記部品内蔵基板を、積層状態で前記貫通孔にネジを挿通して固定し、前記押圧を与えることを特徴とする付記８〜１０のいずれか１項に記載の電子装置の製造方法。
１０ 部品内蔵基板
１１ ベアチップ
１２ 半導体パッケージ部品
１３ チップ部品
１４ モールド樹脂
１５ 配線層
１５ａ 配線
１５ｂ パッド部
１５ｃ 絶縁層
１６ 貫通電極
１７ 側面絶縁層
１８ 固定治具
１９ａ 貫通ネジ孔
１９ｂ ネジ
２１ 支持基板
２２ 粘着層
２３，２４ 樹脂層
２３ａ，２３ｂ，２３ｃ，２３ｄ，２４ａ 開口
１１ ベアチップ
１２ 半導体パッケージ部品
１３ チップ部品
１４ モールド樹脂
１５ 配線層
１５ａ 配線
１５ｂ パッド部
１５ｃ 絶縁層
１６ 貫通電極
１７ 側面絶縁層
１８ 固定治具
１９ａ 貫通ネジ孔
１９ｂ ネジ
２１ 支持基板
２２ 粘着層
２３，２４ 樹脂層
２３ａ，２３ｂ，２３ｃ，２３ｄ，２４ａ 開口
Claims (7)
- 電子部品と、
前記電子部品を封止する第１絶縁層と、
前記第１絶縁層を貫通する電極と、
前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記第１絶縁層内で前記電極の側面を覆う第２絶縁層と
を含むことを特徴とする部品内蔵基板。 - 少なくとも一方の主面に形成された配線層を更に含み、
前記配線層は、前記電子部品間を接続する配線と、前記電極と接続された当該電極のパッド部と、前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記配線及び前記パッド部を覆う第３絶縁層とを有することを特徴とする請求項１に記載の部品内蔵基板。 - 電子部品と、
前記電子部品を封止する第１絶縁層と、
前記第１絶縁層を貫通する電極と、
前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記第１絶縁層内で前記電極の側面を覆う第２絶縁層と
を備えた複数の部品内蔵基板が積層されてなり、
上下で隣接する２つの前記部品内蔵基板は、前記電極同士が接触して導通していることを特徴とする電子装置。 - 前記部品内蔵基板は、膜厚方向に押圧を受けて前記電極の先端が前記第１絶縁層の表面から突出していることを特徴とする請求項３に記載の電子装置。
- 前記部品内蔵基板は、少なくとも一方の主面に配線層が形成されており、
前記配線層は、前記電子部品間を接続する配線と、前記電極と接続された当該電極のパッド部と、前記第１絶縁層よりも伸縮性及び弾力性の高い材料からなり、前記配線及び前記パッド部を覆う第３絶縁層とを有することを特徴とする請求項３又は４に記載の電子装置。 - 前記複数の前記部品内蔵基板は、積層状態で治具により固定されていることを特徴とする請求項３〜５のいずれか１項に記載の電子装置。
- 前記部品内蔵基板に貫通孔が形成されており、
前記複数の前記基板は、積層状態で前記貫通孔にネジが挿通されて固定されていることを特徴とする請求項３〜５のいずれか１項に記載の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016174521A JP2018041827A (ja) | 2016-09-07 | 2016-09-07 | 部品内蔵基板及び電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016174521A JP2018041827A (ja) | 2016-09-07 | 2016-09-07 | 部品内蔵基板及び電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018041827A true JP2018041827A (ja) | 2018-03-15 |
Family
ID=61623964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016174521A Withdrawn JP2018041827A (ja) | 2016-09-07 | 2016-09-07 | 部品内蔵基板及び電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018041827A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110877485A (zh) * | 2018-09-05 | 2020-03-13 | 佳能株式会社 | 液体喷射头 |
| JP7512594B2 (ja) | 2020-01-10 | 2024-07-09 | Ｔｏｐｐａｎホールディングス株式会社 | 回路基板 |
-
2016
- 2016-09-07 JP JP2016174521A patent/JP2018041827A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110877485A (zh) * | 2018-09-05 | 2020-03-13 | 佳能株式会社 | 液体喷射头 |
| CN110877485B (zh) * | 2018-09-05 | 2021-09-17 | 佳能株式会社 | 液体喷射头 |
| JP7512594B2 (ja) | 2020-01-10 | 2024-07-09 | Ｔｏｐｐａｎホールディングス株式会社 | 回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20130014379A (ko) | 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법 | |
| TWI454199B (zh) | 印刷電路板之製造方法 | |
| JPWO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
| TWI582861B (zh) | 嵌埋元件之封裝結構及其製法 | |
| US9099450B2 (en) | Package structure and method for manufacturing same | |
| JP2010171414A (ja) | 部品内蔵配線基板の製造方法 | |
| JP2010199129A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
| JP2010219121A (ja) | 半導体装置及び電子装置 | |
| JP2015106671A (ja) | 半導体装置、半導体装置の製造方法、基板及び基板の製造方法 | |
| CN107195555B (zh) | 一种芯片封装方法 | |
| TW201531177A (zh) | 配線基板及其製造方法 | |
| KR20150026901A (ko) | 배선 기판의 제조 방법 | |
| KR101043328B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| JP6467775B2 (ja) | 部品内蔵基板の製造方法 | |
| JP2018041827A (ja) | 部品内蔵基板及び電子装置 | |
| JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
| KR20160012091A (ko) | 반도체 장치 및 그의 제조방법 | |
| JP2009260165A (ja) | 半導体装置 | |
| CN109686669B (zh) | 一种集成电路封装方法及封装结构 | |
| KR102235811B1 (ko) | 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법 | |
| JP4870501B2 (ja) | 電子部品内蔵基板の製造方法 | |
| JP2009043858A (ja) | 半導体装置およびその製造方法 | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| US9443830B1 (en) | Printed circuits with embedded semiconductor dies | |
| JP2009135279A (ja) | セラミックチップ部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190611 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20200221 |