JP2017526169A - 半導体デバイス及びその製造方法 - Google Patents
半導体デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP2017526169A JP2017526169A JP2017500047A JP2017500047A JP2017526169A JP 2017526169 A JP2017526169 A JP 2017526169A JP 2017500047 A JP2017500047 A JP 2017500047A JP 2017500047 A JP2017500047 A JP 2017500047A JP 2017526169 A JP2017526169 A JP 2017526169A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- active region
- interconnect metal
- source
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 230
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 61
- 239000002184 metal Substances 0.000 claims description 61
- 229910002601 GaN Inorganic materials 0.000 claims description 31
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical group [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 3
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 19
- 238000009826 distribution Methods 0.000 abstract description 9
- 238000005520 cutting process Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H01L29/41758—
-
- H01L29/0696—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H01L29/0847—
-
- H01L29/42316—
-
- H01L29/778—
-
- H01L29/16—
-
- H01L29/1602—
-
- H01L29/1608—
-
- H01L29/20—
-
- H01L29/2003—
-
- H01L29/24—
-
- H01L29/4175—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
前記半導体デバイスは、前記ソース相互接続金属と前記グランド電極との間に位置する、前記半導体デバイスを貫く第1貫通孔、及び/又は前記ソースと前記グランド電極との間に位置する、前記半導体デバイスを貫く第2貫通孔をさらに備え、
各前記ソースは、前記ソース相互接続金属及び前記第1貫通孔を介して前記グランド電極に電気接続され、あるいは
前記ソースは、前記第2貫通孔を介して前記グランド電極に電気接続され、
あるいは前記ソースは、エアブリッジ及びソース相互接続金属を介してお互いに接続され、前記エアブリッジは、前記ゲート相互接続金属の上方を横架され、前記ソースは、前記エアブリッジ、前記ソース相互接続金属及び前記第1貫通孔を介して前記グランド電極に電気接続される。
前記半導体デバイスの表面における受動領域内に、ドレイン相互接続金属、ゲート相互接続金属及び/又はソース相互接続金属を形成することとをさらに備える。
図3A〜3Dは、本発明の第1実施例による半導体デバイスの平面模式図を示す。図3A〜3Dに示すように、前記半導体デバイスD1は、活性領域aと、受動領域bとを備える。前記活性領域aは、複数の活性領域ユニット(例えば、a1とa2)を備える。前記複数の活性領域ユニットは、前記半導体デバイスの長手方向に互い違いに配設され、前記複数の活性領域ユニットは、前記半導体デバイスの幅方向に互い違いに配設される。
図4は、本発明の第2実施例による半導体デバイスの平面模式図を示す。図4に示すように、前記半導体デバイスD2は、活性領域と、受動領域bとを備える。前記活性領域以外の領域は、受動領域bである。前記活性領域は、複数の活性領域ユニット(例えば、a1、a2、a3とa4)を備える。前記複数の活性領域ユニットは、前記半導体デバイスの長手方向に互い違いに配設され、前記複数の活性領域ユニットは、前記半導体デバイスの幅方向に互い違いに配設される。
図6A〜6Eは、本発明の第3実施例による半導体デバイスの平面模式図を示す。本発明の第3実施例は、上述の実施例に基づいて、以下図6A〜6Eを参照しながら本発明の第3実施例について説明する。
図7は、本発明の第4実施例による半導体デバイスの製造方法のフローチャートを示す。当該半導体デバイスの製造方法は、本発明の実施例による前記半導体デバイスを製造することに用いられる。以下、前記半導体デバイスの製造方法について詳しく説明する。
Claims (10)
- 半導体デバイスであって、
前記半導体デバイスは、活性領域と、受動領域とを備え、
前記活性領域は、複数の活性領域ユニットを備え、
前記複数の活性領域ユニットは、前記半導体デバイスの長手方向に互い違いに配設され、前記複数の活性領域ユニットは、前記半導体デバイスの幅方向に互い違いに配設される、ことを特徴とする半導体デバイス。 - 任意の隣接する2つの活性領域ユニットは、前記半導体デバイスの長手方向に重なっているか又は重ならなく、
任意の隣接する2つの活性領域ユニットは、前記半導体デバイスの幅方向に重なっているか又は重ならない、ことを特徴とする請求項1に記載の半導体デバイス。 - 前記半導体デバイスの表面は、活性領域内に位置するソース、ゲート及びドレインを備え、
前記活性領域におけるソース、ゲート及びドレインは、前記活性領域の活性領域ユニット内に分布し、
受動領域内に位置するドレイン相互接続金属、ゲート相互接続金属及び/又はソース相互接続金属をさらに備える、ことを特徴とする請求項1又は2に記載の半導体デバイス。 - 前記活性領域におけるドレインは、前記受動領域内に位置するドレイン相互接続金属を介してお互いに接続し、
前記活性領域におけるゲートは、前記受動領域内に位置するゲート相互接続金属を介してお互いに接続する、ことを特徴とする請求項3に記載の半導体デバイス。 - 前記半導体デバイスの背面には、グランド電極が設けられ、
前記半導体デバイスは、前記ソース相互接続金属と前記グランド電極との間に位置する、前記半導体デバイスを貫く第1貫通孔、及び/又は前記ソースと前記グランド電極との間に位置する、前記半導体デバイスを貫く第2貫通孔をさらに備え、
各前記ソースは、前記ソース相互接続金属及び前記第1貫通孔を介して前記グランド電極に電気接続し、あるいは
前記ソースは、前記第2貫通孔を介して前記グランド電極に電気接続し、あるいは
前記ソースは、エアブリッジ及びソース相互接続金属を介してお互いに接続し、
前記エアブリッジは、前記ゲート相互接続金属の上方を横架し、
前記ソースは、前記エアブリッジ、前記ソース相互接続金属及び前記第1貫通孔を介して前記グランド電極に電気接続する、ことを特徴とする請求項3に記載の半導体デバイス。 - 前記半導体デバイスの材料は、窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウム、窒化アルミニウムインジウムガリウム、ヒ化ガリウム、炭化珪、ダイヤモンド、サファイア又はシリコンの1つの材料又は複数の材料の任意の組み合わせである、ことを特徴とする請求項1に記載の半導体デバイス。
- 半導体デバイスの製造方法であって、
活性領域と受動領域とを形成することを含み、
前記活性領域は、複数の活性領域ユニットを備え、
前記複数の活性領域ユニットは、前記半導体デバイスの長手方向に互い違いに配設され、前記複数の活性領域ユニットは、前記半導体デバイスの幅方向に互い違いに配設される、ことを特徴とする半導体デバイスの製造方法。 - 前記半導体デバイスの表面における活性領域内に、ソース、ゲート及びドレインを形成し、前記活性領域の活性領域ユニット内に、前記活性領域内のソース、ゲート及びドレインを分布することと、
前記半導体デバイスの表面における受動領域内に、ドレイン相互接続金属、ゲート相互接続金属及び/又はソース相互接続金属を形成することと
を含む、ことを特徴とする請求項7に記載の半導体デバイスの製造方法。 - 前記活性領域におけるドレインは、前記受動領域内に位置するドレイン相互接続金属を介してお互いに接続し、
前記活性領域におけるゲートは、前記受動領域内に位置するゲート相互接続金属を介してお互いに接続する、ことを特徴とする請求項8に記載の半導体デバイスの製造方法。 - メサエッチ工程、イオン注入工程及び/又は酸化分離工程を利用して前記半導体デバイスの活性領域及び受動領域を形成する、ことを特徴とする請求項8に記載の半導体デバイスの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410619182.0 | 2014-11-06 | ||
CN201410619182.0A CN104617092B (zh) | 2014-11-06 | 2014-11-06 | 一种半导体器件及其制作方法 |
PCT/CN2014/091422 WO2016070463A1 (zh) | 2014-11-06 | 2014-11-18 | 一种半导体器件及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017526169A true JP2017526169A (ja) | 2017-09-07 |
JP6434609B2 JP6434609B2 (ja) | 2018-12-05 |
Family
ID=53151465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017500047A Active JP6434609B2 (ja) | 2014-11-06 | 2014-11-18 | 半導体デバイス及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10361271B2 (ja) |
JP (1) | JP6434609B2 (ja) |
CN (1) | CN104617092B (ja) |
WO (1) | WO2016070463A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105895684B (zh) * | 2015-10-16 | 2018-12-28 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制造方法 |
CN106252310B (zh) * | 2016-06-02 | 2020-05-05 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
US10134658B2 (en) | 2016-08-10 | 2018-11-20 | Macom Technology Solutions Holdings, Inc. | High power transistors |
US10199470B2 (en) | 2016-11-08 | 2019-02-05 | Raytheon Company | Field effect transistor having staggered field effect transistor cells |
JP6880884B2 (ja) | 2017-03-22 | 2021-06-02 | 日本電気株式会社 | 車載装置、荷役機、制御回路、制御方法、及びプログラム |
CN109671773B (zh) * | 2017-10-16 | 2020-05-05 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
CN110416296B (zh) * | 2018-04-26 | 2021-03-26 | 苏州能讯高能半导体有限公司 | 半导体器件、半导体芯片及半导体器件制作方法 |
US11430749B2 (en) * | 2018-10-31 | 2022-08-30 | Infineon Technologies Ag | ESD protection in an electronic device |
US20240128368A1 (en) * | 2022-10-13 | 2024-04-18 | Microwave Technology Inc. | RF Power Transistor Having Off-Axis Layout |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH061780B2 (ja) * | 1986-11-14 | 1994-01-05 | バー・ブラウン・コーポレーション | 上面n+ゲッタリング技術を用いた雑音低減方法、低雑音半導体素子及び低雑音集積回路 |
JPH1117124A (ja) * | 1997-06-24 | 1999-01-22 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH11251584A (ja) * | 1998-03-03 | 1999-09-17 | Matsushita Electron Corp | トランジスタおよびそれを用いた高周波増幅器 |
JP2001028425A (ja) * | 1999-07-15 | 2001-01-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US7135747B2 (en) * | 2004-02-25 | 2006-11-14 | Cree, Inc. | Semiconductor devices having thermal spacers |
JP2008034406A (ja) * | 2006-06-30 | 2008-02-14 | Sony Corp | スイッチ半導体集積回路装置 |
JP2008141055A (ja) * | 2006-12-04 | 2008-06-19 | Toshiba Corp | 半導体装置 |
US20090095989A1 (en) * | 2007-10-10 | 2009-04-16 | Samsung Electronics Co., Ltd. | Multi-finger transistors including partially enclosing conductive lines |
JP2009111016A (ja) * | 2007-10-26 | 2009-05-21 | Toshiba Corp | 半導体装置 |
WO2011111500A1 (ja) * | 2010-03-09 | 2011-09-15 | 富士電機システムズ株式会社 | 半導体装置 |
JP2013098274A (ja) * | 2011-10-31 | 2013-05-20 | Toshiba Corp | 半導体装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3496752B2 (ja) * | 1998-02-19 | 2004-02-16 | シャープ株式会社 | マイクロ波・ミリ波装置 |
JP3472738B2 (ja) * | 1999-12-24 | 2003-12-02 | Necエレクトロニクス株式会社 | 回路製造方法、半導体装置 |
US6396096B1 (en) * | 2000-06-21 | 2002-05-28 | International Business Machines Corporation | Design layout for a dense memory cell structure |
JP2002015565A (ja) * | 2000-06-29 | 2002-01-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3461494B2 (ja) * | 2001-02-13 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置、半導体装置の生成方法、半導体装置の製造方法および半導体装置の生成装置。 |
US6624515B1 (en) * | 2002-03-11 | 2003-09-23 | Micron Technology, Inc. | Microelectronic die including low RC under-layer interconnects |
KR100496887B1 (ko) * | 2003-03-05 | 2005-06-23 | 삼성전자주식회사 | 강유전체 기억 소자 및 그 제조 방법 |
US7178126B2 (en) * | 2004-01-21 | 2007-02-13 | Oki Electric Industry Co., Ltd. | Method of protecting a semiconductor integrated circuit from plasma damage |
JP2007013011A (ja) * | 2005-07-01 | 2007-01-18 | Seiko Epson Corp | 強誘電体メモリ装置及び表示用駆動ic |
US20080102278A1 (en) * | 2006-10-27 | 2008-05-01 | Franz Kreupl | Carbon filament memory and method for fabrication |
US7700994B2 (en) * | 2006-12-07 | 2010-04-20 | Tower Semiconductor Ltd. | Single poly CMOS logic memory cell for RFID application and its programming and erasing method |
JP6096109B2 (ja) * | 2010-04-13 | 2017-03-15 | ジーエーエヌ システムズ インコーポレイテッド | アイランドトポロジを用いる高密度窒化ガリウム装置 |
JP5285103B2 (ja) * | 2011-03-10 | 2013-09-11 | 株式会社東芝 | 窒化物半導体装置 |
US8970998B2 (en) * | 2012-12-31 | 2015-03-03 | Win Semiconductors Corp. | Compound semiconductor ESD protection devices |
CN103633046B (zh) * | 2013-12-13 | 2017-03-15 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
-
2014
- 2014-11-06 CN CN201410619182.0A patent/CN104617092B/zh active Active
- 2014-11-18 JP JP2017500047A patent/JP6434609B2/ja active Active
- 2014-11-18 WO PCT/CN2014/091422 patent/WO2016070463A1/zh active Application Filing
-
2016
- 2016-12-22 US US15/388,817 patent/US10361271B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH061780B2 (ja) * | 1986-11-14 | 1994-01-05 | バー・ブラウン・コーポレーション | 上面n+ゲッタリング技術を用いた雑音低減方法、低雑音半導体素子及び低雑音集積回路 |
JPH1117124A (ja) * | 1997-06-24 | 1999-01-22 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH11251584A (ja) * | 1998-03-03 | 1999-09-17 | Matsushita Electron Corp | トランジスタおよびそれを用いた高周波増幅器 |
JP2001028425A (ja) * | 1999-07-15 | 2001-01-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US7135747B2 (en) * | 2004-02-25 | 2006-11-14 | Cree, Inc. | Semiconductor devices having thermal spacers |
JP2008034406A (ja) * | 2006-06-30 | 2008-02-14 | Sony Corp | スイッチ半導体集積回路装置 |
JP2008141055A (ja) * | 2006-12-04 | 2008-06-19 | Toshiba Corp | 半導体装置 |
US20090095989A1 (en) * | 2007-10-10 | 2009-04-16 | Samsung Electronics Co., Ltd. | Multi-finger transistors including partially enclosing conductive lines |
JP2009111016A (ja) * | 2007-10-26 | 2009-05-21 | Toshiba Corp | 半導体装置 |
WO2011111500A1 (ja) * | 2010-03-09 | 2011-09-15 | 富士電機システムズ株式会社 | 半導体装置 |
JP2013098274A (ja) * | 2011-10-31 | 2013-05-20 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2016070463A1 (zh) | 2016-05-12 |
US20170104063A1 (en) | 2017-04-13 |
US10361271B2 (en) | 2019-07-23 |
CN104617092B (zh) | 2018-06-22 |
CN104617092A (zh) | 2015-05-13 |
JP6434609B2 (ja) | 2018-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6434609B2 (ja) | 半導体デバイス及びその製造方法 | |
JP6338679B2 (ja) | 半導体デバイス及びその製造方法 | |
JP5985393B2 (ja) | アイランドマトリックス化窒化ガリウムマイクロ波トランジスタおよびパワースイッチングトランジスタ | |
JP2011091086A (ja) | 半導体装置 | |
JP2014187141A (ja) | 半導体装置 | |
US20220262709A1 (en) | High power transistors | |
JP2008244295A (ja) | 半導体装置 | |
WO2016039070A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013182905A (ja) | 半導体装置 | |
KR102420539B1 (ko) | 반도체 장치 | |
US9666598B2 (en) | Semiconductor device with an integrated heat sink array | |
JP2014090096A (ja) | 半導体装置 | |
US20190189609A1 (en) | Semiconductor device having fin structure | |
US11728419B2 (en) | High electron mobility transistor | |
US9508693B2 (en) | Semiconductor device with heat sinks | |
CN109427762A (zh) | 静电放电晶体管阵列装置 | |
JP2013232561A (ja) | 半導体装置 | |
JP5876008B2 (ja) | 半導体装置 | |
US20150364585A1 (en) | Power semiconductor device | |
US9059283B1 (en) | Semiconductor structure | |
TWI655746B (zh) | 二極體與二極體串電路 | |
JP2015153760A (ja) | 半導体装置 | |
CN105895684A (zh) | 一种半导体器件及其制造方法 | |
JP2015084444A (ja) | 半導体装置 | |
JP6327747B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6434609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |