[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2017526169A - 半導体デバイス及びその製造方法 - Google Patents

半導体デバイス及びその製造方法 Download PDF

Info

Publication number
JP2017526169A
JP2017526169A JP2017500047A JP2017500047A JP2017526169A JP 2017526169 A JP2017526169 A JP 2017526169A JP 2017500047 A JP2017500047 A JP 2017500047A JP 2017500047 A JP2017500047 A JP 2017500047A JP 2017526169 A JP2017526169 A JP 2017526169A
Authority
JP
Japan
Prior art keywords
semiconductor device
active region
interconnect metal
source
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017500047A
Other languages
English (en)
Other versions
JP6434609B2 (ja
Inventor
乃千 張
乃千 張
飛航 劉
飛航 劉
軼 裴
軼 裴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gpower Semiconductor Inc
Original Assignee
Gpower Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gpower Semiconductor Inc filed Critical Gpower Semiconductor Inc
Publication of JP2017526169A publication Critical patent/JP2017526169A/ja
Application granted granted Critical
Publication of JP6434609B2 publication Critical patent/JP6434609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H01L29/41758
    • H01L29/0696
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • H01L29/0847
    • H01L29/42316
    • H01L29/778
    • H01L29/16
    • H01L29/1602
    • H01L29/1608
    • H01L29/20
    • H01L29/2003
    • H01L29/24
    • H01L29/4175
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本発明は、半導体デバイス及びその製造方法を提供する。前記半導体デバイスは、活性領域と、受動領域とを備え、前記活性領域は、複数の活性領域ユニットを備え、前記複数の活性領域ユニットは、前記半導体デバイスの長手方向に互い違いに配設され、前記複数の活性領域ユニットは、前記半導体デバイスの幅方向に互い違いに配設される。本発明は、半導体デバイス全体の長さを増加し、半導体デバイスの放熱面積を増大し、放熱を速めて、半導体デバイスの内部温度分布を均一にし、半導体デバイスのアスペクト比を減少し、デバイス性能に対してアスペクト比の影響を低減して、次の工程の難度を低下する。

Description

本出願は、「蘇州捷芯威半導体有限公司」を出願人とする、「半導体デバイス及びその製造方法」と題する、2014年11月6日に出願された中国特許出願第2014106191820号の優先権を主張し、当該出願の内容は参照により本明細書に組み込まれる。
本発明は、半導体の技術分野に関し、特に半導体デバイス及びその製造方法に関する。
窒化ガリウム半導体デバイスは、大きなバンドギャップ、高電子移動度、高耐圧及び高耐熱などの顕著な利点を有し、高温、高圧、高周波及びハイパワーの電子デバイスの製造に適合し、広い応用前景を有する。
図1に示すように、図1は、先行技術の窒化ガリウム半導体デバイスの平面模式図を示す。示された窒化ガリウム半導体デバイスは、活性領域aと受動領域bとを備える。活性領域aは閉鎖領域であり、活性領域a以外の領域は、受動領域bである。活性領域aに位置するソース11、ドレイン12及びゲート13は、デバイスの幅方向に重複配設されて活性領域全体に指状挿入構造を形成する。半導体デバイス全体は長方形を呈する。重複配設された複数のドレイン12は、受動領域内に位置するドレイン相互接続金属14を介してお互いに接続される。重複配設された複数のゲート13は、ゲート相互接続金属131を介してお互いに接続される。半導体デバイスは、リードパッド15を介して外部信号を受信する。しかし、窒化ガリウム半導体デバイスのパワー密度が非常に高いので、熱密度も高く、したがって、窒化ガリウム半導体デバイスは動作時に生じる熱が非常に高い。迅速に放熱できなければ、窒化ガリウム半導体デバイスの内部温度を高め、デバイスの安定性と信頼性に影響を与え、同時に窒化ガリウム半導体デバイスの出力パワーの更なる向上を制限する。なお、先行技術において窒化ガリウム半導体デバイスの大部分の領域は、活性領域aである。窒化ガリウム半導体デバイスの中心領域の熱は横方向経路によって迅速に外に伝導できず、且つ縦方向経路の熱伝導能力が飽和に達する。最終的に、窒化ガリウム半導体デバイスの中心領域の温度が高くなり、縁部温度が比較的に低くなり、つまり温度分布が不均一になり、窒化ガリウム半導体デバイスの性能が退化し信頼性が低くなる。
図2に示すように、図2は、先行技術において放熱面積が増加された窒化ガリウム半導体デバイスの平面模式図を示す。図2に示された窒化ガリウム半導体デバイスは、ゲート13の間の距離(Gate to gate space)を増加させ、窒化ガリウム半導体デバイス全体の幅を拡大することで放熱面積を増加し、放熱を改善する。しかし、このようにすると、窒化ガリウム半導体デバイス全体の幅は広くなり、窒化ガリウム半導体デバイスのアスペクト比が大きくなり、次の工程(例えば、切断やパッケージなど)の難度を増大させ、デバイスの歩留まりを低減させ、性能を低下させる(ゲート抵抗が増大し、又は無線周波数信号の位相が非同期である)。また、このような窒化ガリウム半導体デバイスの中心領域の熱は、迅速に放熱されることができず、中心温度は依然として高く、縁部温度は低く、温度分布も依然として不均一である。
このため、本発明は、半導体デバイス及びその製造方法を提供する。活性領域として複数の活性領域ユニットを設置し、前記複数の活性領域ユニットを半導体デバイスの長手方向に互い違いに配設し、前記複数の活性領域ユニットを半導体デバイスの幅方向に互い違いに配設する。各活性領域ユニットの生じる熱が少なく且つ周囲の受動領域により迅速に放熱されるために、半導体デバイスの内部温度を低下させ、半導体デバイスの内部温度分布を均一にし、半導体デバイスの信頼性が向上する。
第1実施形態において、本発明の実施例は、半導体デバイスを提供する。前記半導体デバイスは、活性領域と、受動領域とを備え、前記活性領域は、複数の活性領域ユニットを備え、前記複数の活性領域ユニットは、前記半導体デバイスの長手方向に互い違いに配設され、前記複数の活性領域ユニットは、前記半導体デバイスの幅方向に互い違いに配設される。
さらに、任意の隣接する2つの活性領域ユニットは、前記半導体デバイスの長手方向に重なっているか又は重ならなくて、任意の隣接する2つの活性領域ユニットは、前記半導体デバイスの幅方向に重なっているか又は重ならない。
さらに、前記半導体デバイスの表面は、活性領域内に位置するソース、ゲート及びドレインを備え、前記活性領域におけるソース、ゲート及びドレインは、前記活性領域の活性領域ユニット内に分布し、前記半導体デバイスの表面は、受動領域内に位置するドレイン相互接続金属、ゲート相互接続金属及び/又はソース相互接続金属をさらに備える。
さらに、前記活性領域におけるドレインは、前記受動領域内に位置するドレイン相互接続金属を介してお互いに接続され、前記活性領域におけるゲートは、前記受動領域内に位置するゲート相互接続金属を介してお互いに接続される。
さらに、前記半導体デバイスの背面には、グランド電極が設けられ、
前記半導体デバイスは、前記ソース相互接続金属と前記グランド電極との間に位置する、前記半導体デバイスを貫く第1貫通孔、及び/又は前記ソースと前記グランド電極との間に位置する、前記半導体デバイスを貫く第2貫通孔をさらに備え、
各前記ソースは、前記ソース相互接続金属及び前記第1貫通孔を介して前記グランド電極に電気接続され、あるいは
前記ソースは、前記第2貫通孔を介して前記グランド電極に電気接続され、
あるいは前記ソースは、エアブリッジ及びソース相互接続金属を介してお互いに接続され、前記エアブリッジは、前記ゲート相互接続金属の上方を横架され、前記ソースは、前記エアブリッジ、前記ソース相互接続金属及び前記第1貫通孔を介して前記グランド電極に電気接続される。
前記半導体デバイスの材料は、窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウム、窒化アルミニウムインジウムガリウム、ヒ化ガリウム、炭化珪、ダイヤモンド、サファイア又はシリコンの1つの材料又は複数の材料の任意の組み合わせである。
第2実施形態において、本発明の実施例は、半導体デバイスの製造方法を提供する。
前記方法は、活性領域と受動領域とを形成することを備え、前記活性領域は、複数の活性領域ユニットを備え、前記複数の活性領域ユニットは、前記半導体デバイスの長手方向に互い違いに配設され、前記複数の活性領域ユニットは、前記半導体デバイスの幅方向に互い違いに配設される。
さらに、前記方法は、前記半導体デバイスの表面における活性領域内に、ソース、ゲート及びドレインを形成し、前記活性領域の活性領域ユニット内に、前記活性領域内のソース、ゲート及びドレインを分布することと、
前記半導体デバイスの表面における受動領域内に、ドレイン相互接続金属、ゲート相互接続金属及び/又はソース相互接続金属を形成することとをさらに備える。
さらに、前記活性領域におけるドレインを、前記受動領域内に位置するドレイン相互接続金属を介してお互いに接続し、前記活性領域におけるゲートを、前記受動領域内に位置するゲート相互接続金属を介してお互いに接続する。
メサエッチ工程、イオン注入工程及び/又は酸化分離工程を利用して前記半導体デバイスの活性領域及び受動領域を形成する。
本発明によれば、活性領域として複数の活性領域ユニットを設置し、前記複数の活性領域ユニットを前記半導体デバイスの長手方向に互い違いに配設し、前記複数の活性領域ユニットを前記半導体デバイスの幅方向に互い違いに配設する。本発明によれば、一方で、半導体デバイス全体の長さを増加させ、半導体デバイスの放熱面積を増大し、個々の活性領域ユニットの生じた熱が少なく且つ周囲の受動領域により迅速に放熱されるため、放熱を速め、半導体デバイスの内部温度を低下させ、半導体デバイスの内部温度分布を均一にし、他方で、半導体デバイス全体の長さが増加されるが、半導体デバイスの幅が増加されないため、半導体デバイス全体のアスペクト比が減少し、次の工程(例えば、切断やパッケージなど)の難度を低下させ、デバイスの歩留まりが向上し、デバイス性能に対してアスペクト比の影響を改善する。
当業者は、具体的な実施形態を読み、添付の図面を見ると、追加の特徴および利点を認識するであろう。
以下、図面を参照しながら実施例について説明する。図面は、基本原理を説明するものであり、基本原理の理解に必要な点のみを示す。図面は、必ずしも一定の比率の縮尺で描かれてはいない。図面では、同一の符号で類似の特徴を表す。
図1は、先行技術の窒化ガリウム半導体デバイスの平面模式図を示す。 図2は、先行技術において放熱面積が増加された窒化ガリウム半導体デバイスの平面模式図を示す。 図3A〜3Dは、本発明の第1実施例による半導体デバイスの平面模式図を示す。 図4は、本発明の第2施例による半導体デバイスの平面模式図を示す。 図5A〜5Cは、本発明の第2施例による半導体デバイスの平面模式図を示す。 図6A〜6Eは、本発明の第3実施例による半導体デバイスの平面模式図を示す。 図7は、本発明の第4実施例による半導体デバイスの製造方法を示すフローチャートである。
以下、図面及び具体的な実施形態を参照しながら、本発明の技術案についてさらに説明する。「下面」や「下方」、「〜下」、「より低い」、「上方」、「〜上」、「より高い」などの空間関係用語は、説明の都合上、一方の要素が他方の要素に対する位置を説明するが、これらの用語は、図面に示された配向と異なる配向も表し、デバイスの異なる配向を含むことが意図される。なお、例えば、「一方の要素が他方の要素の上/下に位置する」は、この2つの要素が直接接触してもよく、2つの要素の間に介在された他の要素があってもよいことを意味する。なお、「第1」や「第2」などの用語は、個々の要素、領域又は部分などを説明するために使用されるが、これらを限定するように使用されるべきではない。明細書を通して同様の要素は同様の用語で示される。
<第1実施例>
図3A〜3Dは、本発明の第1実施例による半導体デバイスの平面模式図を示す。図3A〜3Dに示すように、前記半導体デバイスD1は、活性領域aと、受動領域bとを備える。前記活性領域aは、複数の活性領域ユニット(例えば、a1とa2)を備える。前記複数の活性領域ユニットは、前記半導体デバイスの長手方向に互い違いに配設され、前記複数の活性領域ユニットは、前記半導体デバイスの幅方向に互い違いに配設される。
本実施例では、前記半導体デバイスD1の長手方向は、X方向として指定され、前記半導体デバイスD1の幅方向は、Y方向として指定される。X方向は、Y方向に対して垂直である。
前記活性領域a以外の領域は、受動領域である。前記活性領域aの下方には、二次元電子ガス、電子又はホールが存在し、半導体デバイスの動作領域である。前記受動領域bの下方は、メサエッチ工程(MESA etch)、イオン注入工程及び/又は酸化分離工程によって、下方の二次元電子ガス、電子又はホールが除去又は分離され、半導体デバイスの内部動作領域ではない。活性領域aにおける複数の活性領域ユニットのソース、ゲート又はドレインを接続して1つの大きい半導体デバイスを形成するように、受動領域bにおいていくつかの回路線を配置してもよい。
さらに、前記複数の活性領域ユニット(例えば、a1とa2)における任意の隣接する2つの活性領域ユニットは、前記半導体デバイスD1の長手方向にお互いに重ねられ(例えば、図3A)又はお互いに重ねられなく(例えば、図3B、図3Cと図3D)、さらに、任意の隣接する2つの活性領域ユニットは、前記半導体デバイスD1の幅方向にお互いに重ねられ(例えば、図3A)又はお互いに重ねられない(例えば、図3B、図3Cと図3D)。
前記半導体デバイスD1の材料は、窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウム、窒化アルミニウムインジウムガリウム、ヒ化ガリウム、炭化珪、ダイヤモンド、サファイア又はシリコンの1つの材料又は複数の材料の任意の組み合わせであってもよい。炭化珪材料の熱伝導率は高いので、炭化珪材料が好ましい。このようにして、前記半導体デバイスの活性領域a内に生じた熱を、発熱源のない周囲受動領域bへ迅速に横方向伝導することができる。したがって、放熱を速め、デバイスの内部温度を低める。
なお、本実施例は、前記半導体デバイスを例示的に説明するものに過ぎない。前記半導体デバイスの活性領域における各活性領域ユニットの構造は、複数の種類を有してもよい。例えば、各活性領域ユニットは、ソース、ゲート及び/又はドレインを含んでよく、1つのゲート、ソース及びゲートのみを含んでよく、重複配設された、指状挿入などの形状で分布する複数のゲート、ソース及びゲートを含んでもよい。したがって、本実施例は、本発明の半導体構造を限定するものではない。
上記の半導体デバイスは本発明を解釈するだけのために提供されており、本発明を限定することを意味していないことが理解されるべきである。図3A〜3Dは、前記活性領域aにおける2つの活性領域ユニットを例示的に示すが、前記半導体デバイスの前記活性領域は、必ずしも2つの活性領域ユニット(a1とa2)を含まなくてもよい。本実施例は、単なる好ましい実施例であり、前記活性領域における活性領域ユニットの数を限定することには用いられない。したがって、図3A〜3Dに示された半導体デバイスの例示的な構造は、本発明の実施例を限定するものではない。
本発明の実施例による半導体デバイスには、複数の活性領域ユニットが前記半導体デバイスの長手方向に互い違いに配設され、複数の活性領域ユニットが前記半導体デバイスの幅方向に互い違いに配設される。一方で、半導体デバイスの放熱面積を増大させ、活性領域における放熱を速めて、半導体デバイスの内部温度を低下させ、半導体デバイスの内部温度分布を均一にする。他方で、半導体デバイスのアスペクト比を改善し、半導体デバイスの歩留まりを向上することができる。
<第2実施例>
図4は、本発明の第2実施例による半導体デバイスの平面模式図を示す。図4に示すように、前記半導体デバイスD2は、活性領域と、受動領域bとを備える。前記活性領域以外の領域は、受動領域bである。前記活性領域は、複数の活性領域ユニット(例えば、a1、a2、a3とa4)を備える。前記複数の活性領域ユニットは、前記半導体デバイスの長手方向に互い違いに配設され、前記複数の活性領域ユニットは、前記半導体デバイスの幅方向に互い違いに配設される。
前記半導体デバイスD2の活性領域は、複数の活性領域ユニット(例えば、a1、a2、a3とa4)を備える。半導体デバイスの幅方向には、複数の活性領域ユニット(例えば、a1、a2、a3とa4)が互い違いに配設される。また、隣接する2つの活性領域ユニット(例えば、a1とa2、a2とa3、a3とa4)は、半導体デバイスの幅方向に互い違いに配設される。半導体デバイスの長手方向には、前記複数の活性領域ユニット(例えば、a1、a2、a3とa4)が互い違いに配設され、つまり、複数の活性領域ユニットが半導体デバイスの長手方向に少なくとも2つの列に分けられる(例えば、a1とa2は半導体デバイスの長手方向に異なる2列に位置する)。また、隣接する2つの活性領域は半導体デバイスの長手方向に互い違いに配設される。したがって、半導体の長さが増加されるが、半導体デバイスの幅は変わらない。
好ましくは、前記半導体デバイスD2の表面は、前記活性領域に位置するソース11、ドレイン12及びゲート13と、前記受動領域に位置するドレイン相互接続金属14及びゲート相互接続金属131とをさらに備え、前記活性領域におけるソース11、ゲート13及びドレイン12は、前記活性領域ユニットにおいて分布される。
前記ソース11及びドレイン12はオーム接触電極である。さらに、ドレイン相互接続金属14を介して活性領域におけるドレイン12がお互いに接続され、ゲート相互接続金属131を介して活性領域におけるゲート13がお互いに接続されることで、全体として大型サイズである1つのデバイスを形成し、半導体デバイスが大きなパワーを出力することができる。
本実施例では、前記ドレイン相互接続金属14及び前記ゲート相互接続金属131には、リードパッド(PAD)15をさらに含んでもよく、リードPAD15を介して外部信号を前記半導体デバイスD2に伝送する。リードPAD15の材料は、金属であってもよい。前記リードPAD15は、ゲート13又はドレイン12と電気接続する長さが等しいことが好ましく、つまり、ゲート13又はドレイン12に転送された信号は、同位相であることが好ましい。
好ましくは、本実施例では、前記半導体デバイスD2のソースは、異なる相互接続方式で接続されてもよい。詳細について図5A〜図5Cを参照し、図5A〜図5Cは本発明の第2実施例による半導体デバイスの平面図である。
図5Aに示すように、前記受動領域b内には、ドレイン相互接続金属14、ゲート相互接続金属131及びソース相互接続金属111が設けられる。前記半導体デバイスD2の背面には、グランド電極(図示せず)が設けられる。前記半導体デバイスD2は、前記ソース相互接続金属111と前記グランド電極との間に位置する、前記半導体デバイスD2を貫く第1貫通孔16をさらに備える。各ソース11は、ソース相互接続金属111及び前記第1貫通孔16を介して前記グランド電極に電気接続される。
図5Bに示すように、前記半導体デバイスの背面には、グランド電極(図示せず)が設けられる。前記半導体デバイスD2は、前記ソース11と前記グランド電極との間に位置する、前記半導体デバイスD2を貫く第2貫通孔17をさらに備える。前記ソース11は、前記第2貫通孔17を介して前記グランド電極に電気接続される。
図5Cに示すように、前記半導体デバイスD2のソース11は、エアブリッジ112を介してソース相互接続金属111に接続される。前記エアブリッジ112は、前記ゲート相互接続金属131の上方を横架する。ソース相互接続金属111は、前記エアブリッジ112、前記ソース相互接続金属111及び第1貫通孔16を介して前記グランド電極に電気接続される。
上述された半導体デバイスは、本発明を説明するためのものであり、本発明を限定するものではないことが理解されるべきである。全ての半導体デバイスの活性領域ユニット内には、3つのソース11と、4つのゲート13と、2つのドレイン12とが含まれるが、これらに限られない。同様に、前記半導体デバイス内には、4つの活性領域ユニットが含まれてもよいが、これらに限られない。本実施例は、1つの好ましい実施例に過ぎず、各活性領域ユニットにおけるソース11、ゲート13及びドレイン12の数量及び活性領域に含まれる活性領域ユニットの数量を限定することに用いられる。あるいは、図4及び図5A〜5Cは半導体デバイスの構造と配線の一種類のみを示すが、この構造に限定されることを意味するものではない。したがって、図4及び図5A〜5Cによる半導体デバイスの例示的な構造で本発明の実施例を限定するものではない。
本発明の実施例の半導体デバイスによれば、一方で、半導体デバイスの放熱面積を増加することで、放熱を速め、半導体デバイスの内部温度を低下し、半導体デバイスの内部温度分布の均一性を向上することができ、他方で、半導体デバイスのアスペクト比を改善し、次の工程(例えば、切断やパッケージなど)の難度を低下し、半導体デバイスの歩留まりを向上することができる。また、半導体デバイスの性能と信頼性を確保することができれば、デバイスサイズをさらに増大し、出力パワーを向上させることができる。
<第3実施例>
図6A〜6Eは、本発明の第3実施例による半導体デバイスの平面模式図を示す。本発明の第3実施例は、上述の実施例に基づいて、以下図6A〜6Eを参照しながら本発明の第3実施例について説明する。
図6Aに示すように、図6Aでは、前記半導体デバイスD3の活性領域は、複数の活性領域ユニット(例えば、a1、a2、a3とa4)を備える。各活性領域ユニット内には、ソース11と、ゲート13と、ドレイン12とが含まれる。前記ソース11、ゲート13及びドレイン12は、前記活性領域ユニットにおいて局部的に指状挿入構造を形成する。任意の隣接する2つの活性領域ユニットは、半導体デバイスの長手方向及び幅方向のいずれにも重ならない。具体的には、任意の隣接する2つの活性領域ユニットは、半導体デバイスの長手方向に完全にずらされており、前記半導体デバイスの幅方向に部分的にずらされている(例えば、a1とa2)。このようにする利点は以下のとおりである。半導体デバイスの幅方向に隣の2つの活性領域ユニットの距離を短縮することができ、したがって、半導体デバイスから生じる熱が大きすぎない場合、受動領域bの面積を少し小さくしてもよい。これによって、半導体デバイスの活性領域の面積が受動領域bの面積よりも大きくなり、半導体デバイス全体の面積を節約し、ウェハ材料全体の生産量を向上する。
図6Bに示すように、図6Bでは、前記半導体デバイスD3の活性領域において、任意の隣接する2つの活性領域ユニットは、前記半導体デバイスの長手方向に重なっており、任意の隣接する2つの活性領域ユニットは、前記半導体デバイスの幅方向に重なっている(例えば、a1とa2)。一方の活性領域ユニットのソース11及び他方の活性領域ユニットのソース11は、対応して重なっている。図6Bによっても、半導体デバイスの受動領域bの面積を減少することができ、ウェハ材料の生産量を向上することができる。
図6Cに示すように、図6Cでは、前記半導体デバイスD3の活性領域は、任意の隣接する2つの活性領域ユニットは、前記半導体デバイスの幅方向及び長手方向のいずれにも重ならない。具体的には、任意の隣接する2つの活性領域ユニットは、半導体デバイスの幅方向に完全にずらされており、前記半導体デバイスの長手方向に部分的にずらされている(例えば、a1とa2)。
図6Dに示すように、図6Dでは、前記半導体デバイスD3の活性領域は、任意の隣接する2つの活性領域ユニットは、前記半導体デバイスの幅方向及び長手方向のいずれにも重ならない。具体的には、任意の隣接する2つの活性領域ユニットは、半導体デバイスの幅方向に完全にずらされており、前記半導体デバイスの長手方向にも完全にずらされている(例えば、a1とa2)。このようにして、半導体デバイスの受動領域bの面積は、活性領域よりも大きくなる。半導体デバイスから生じる熱が大きすぎる場合、受動領域bの面積をさらに増大してもよい。このようにして、前記半導体デバイスの活性領域a内に生じた熱を、発熱源のない周囲受動領域bへ迅速に横方向伝導することができる。したがって、放熱を速め、半導体デバイスの内部温度を低める。
なお、前記半導体デバイスの複数の活性領域ユニットは、上述の図6A〜6Dに示した半導体デバイスの隣接する2つ活性領域ユニットの任意の組み合わせであってもよい。本実施例は、単なる好ましい実施例であり、本発明を限定するものではない。
なお、本発明の実施例において、半導体デバイスの長手方向及び幅方向における活性領域ユニットの数量は限定されない。例えば、図6Eに示すように、複数の活性領域ユニット(a1、a2、a3、a4とa5)は半導体デバイスD3の幅方向に互い違いに配設され、複数の活性領域ユニットは前記半導体デバイスD3の長手方向に互い違いに配設され、複数の活性領域ユニットは3列に分けられて配設される。このようにして、前記半導体デバイスD3がより長くなり、半導体デバイスD3の長手方向における受動領域bの面積がより大きくなり、放熱効果がより良くなり、半導体デバイスの内部温度の均一性をさらに向上させ、半導体デバイスのアスペクト比がさらに減少する。
本発明の実施例による半導体デバイスは、半導体デバイスの長手方向及び幅方向に複数の活性領域ユニットを互い違いに配設する方式をそれぞれ変更することで、活性領域の面積及び受動領域の面積を柔軟に変更することができ、半導体デバイスのアスペクト比を柔軟に変更することができる。
<第4実施例>
図7は、本発明の第4実施例による半導体デバイスの製造方法のフローチャートを示す。当該半導体デバイスの製造方法は、本発明の実施例による前記半導体デバイスを製造することに用いられる。以下、前記半導体デバイスの製造方法について詳しく説明する。
ステップS1において、活性領域及び受動領域を形成する。前記活性領域は、複数の活性領域ユニットを備える。前記複数の活性領域ユニットは、前記半導体デバイスの長手方向に互い違いに配設され、前記複数の活性領域ユニットは、前記半導体デバイスの幅方向に互い違いに配設される。
前記活性領域の下方には、二次元電子ガス、電子又はホールが存在し、半導体デバイスの動作領域である。前記受動領域の下方は、メサエッチ工程(MESA etch)、イオン注入工程及び/又は酸化分離工程によって、下方の二次元電子ガス、電子又はホールが除去され、半導体デバイスの内部動作領域ではない。活性領域の要素を接続して1つの大きい半導体デバイスを形成するように、受動領域においていくつかの回路線を配置してもよい。
前記活性領域の面積は、前記受動領域の面積に等しくてもよく、前記活性領域の面積は、前記受動領域の面積よりも小さくてもよく、前記活性領域の面積は、前記受動領域の面積よりも大きくてもよい。
メサエッチ工程、イオン注入工程及び/又は酸化分離工程を利用して前記半導体デバイスの活性領域及び受動領域を形成することができる。
好ましくは、前記半導体デバイスの製造方法は、ステップS2〜S3をさらに含んでもよい。
ステップS2において、前記半導体デバイスの表面における活性領域内に、ソース、ゲート及びドレインを形成し、前記活性領域の活性領域ユニット内に、前記活性領域内のソース、ゲート及びドレインを分布する。
ステップS3において、前記半導体デバイスの表面における受動領域内に、ドレイン相互接続金属、ゲート相互接続金属及び/又はソース相互接続金属を形成する。
このステップにおいて、受動領域内に位置するドレイン相互接続金属を介して、前記活性領域内のドレインをお互いに接続し、受動領域内に位置するゲート相互接続金属を介して、前記活性領域内のゲートをお互いに接続する。
さらに、前記ドレイン相互接続金属上又は前記ゲート相互接続金属上にリードPADを形成してもよく、前記リードPADを介して信号を前記半導体デバイスに出力する。
さらに、前記半導体デバイスの背面にグランド電極を形成してもよい。
さらに、受動領域内にソース相互接続金属を形成し、ソース相互接続金属を介して各ソースを受動領域に接続し、前記ソース相互接続金属と前記グランド電極との間に前記半導体デバイスを貫く第1貫通孔を形成し、前記ソース相互接続金属及び前記第1貫通孔を介して各前記ソースを前記グランド電極に電気接続する。
あるいは、前記半導体デバイスの活性領域におけるソースと、前記グランド電極との間に、前記半導体デバイスを貫く第2貫通孔を形成してもよく、前記第2貫通孔を介して前記ソースを前記グランド電極に電気接続する。
あるいは、受動領域内にエアブリッジを形成してもよく、前記エアブリッジは前記ゲート相互接続金属の上方を横架し、前記エアブリッジと前記ソース相互接続金属と前記第1貫通孔を介して前記ソースを前記グランド電極に電気接続する。
本発明の実施例による半導体デバイスの製造方法は、半導体デバイスに活性領域及び受動領域を形成し、前記活性領域は複数の活性領域ユニットを備え、前記複数の活性領域ユニットを前記半導体デバイスの長手方向及び幅方向に互い違いに配設する。一方で、半導体デバイス全体の長さを増加させ、半導体デバイスの放熱面積を増大させ、個々の局部活性領域ユニットの生じた熱が少なく且つ周囲の受動領域により迅速に放熱されできるため、放熱を速め、半導体デバイスの内部温度を低下させ、半導体デバイスの内部温度分布を均一にする。他方で、半導体デバイス全体の長さが増加するが、半導体デバイスの幅は増加しないために、半導体デバイス全体のアスペクト比を減少し、次の工程(例えば、切断とパッケージなど)の難度を低下させ、デバイスの歩留まりを向上させ、デバイス性能に対してアスペクト比の影響を改善する。
本発明は、上述の例示した実施例の詳細に限定されるものではなく、本発明の趣旨又は基本的な特徴を逸脱しない範囲で他の具体的な形態により実現されることができることは、当業者には明らかであろう。したがって、どの視点から見ても、上述の実施例は、例示的なものに過ぎず、本発明を制限するものではない。本発明の範囲は、明細書ではなく、請求の範囲により決定される。したがって、請求項の均等物の意味及び範囲に入る全ての変更は、本発明の範囲に含まれることが意図されている。請求項における参照符号は、請求項を限定するものと解釈されるべきではない。
なお、本明細書が実施形態により説明されたが、各実施形態が1つの独立の技術案のみを含むことではないことは理解されるべきである。当業者は、明確にするために上述の方式で明細書を説明したが、明細書を全体として、各実施例の技術案が組み合わせられることで他の実施形態を形成することと理解すべきである。
本発明は、半導体デバイス及びその製造方法を開示されている。前記半導体デバイスは、活性領域と、受動領域とを備え、前記活性領域は、複数の活性領域ユニットを備え、前記複数の活性領域ユニットは、前記半導体デバイスの長手方向に互い違いに配設され、前記複数の活性領域ユニットは、前記半導体デバイスの幅方向に互い違いに配設される。本発明は、半導体デバイス全体の長さを増加し、半導体デバイスの放熱面積を増大し、放熱を速めて、半導体デバイスの内部温度分布を均一にし、半導体デバイスのアスペクト比を減少し、デバイス性能に対してアスペクト比の影響を低減して、次の工程の難度を低下する。

Claims (10)

  1. 半導体デバイスであって、
    前記半導体デバイスは、活性領域と、受動領域とを備え、
    前記活性領域は、複数の活性領域ユニットを備え、
    前記複数の活性領域ユニットは、前記半導体デバイスの長手方向に互い違いに配設され、前記複数の活性領域ユニットは、前記半導体デバイスの幅方向に互い違いに配設される、ことを特徴とする半導体デバイス。
  2. 任意の隣接する2つの活性領域ユニットは、前記半導体デバイスの長手方向に重なっているか又は重ならなく、
    任意の隣接する2つの活性領域ユニットは、前記半導体デバイスの幅方向に重なっているか又は重ならない、ことを特徴とする請求項1に記載の半導体デバイス。
  3. 前記半導体デバイスの表面は、活性領域内に位置するソース、ゲート及びドレインを備え、
    前記活性領域におけるソース、ゲート及びドレインは、前記活性領域の活性領域ユニット内に分布し、
    受動領域内に位置するドレイン相互接続金属、ゲート相互接続金属及び/又はソース相互接続金属をさらに備える、ことを特徴とする請求項1又は2に記載の半導体デバイス。
  4. 前記活性領域におけるドレインは、前記受動領域内に位置するドレイン相互接続金属を介してお互いに接続し、
    前記活性領域におけるゲートは、前記受動領域内に位置するゲート相互接続金属を介してお互いに接続する、ことを特徴とする請求項3に記載の半導体デバイス。
  5. 前記半導体デバイスの背面には、グランド電極が設けられ、
    前記半導体デバイスは、前記ソース相互接続金属と前記グランド電極との間に位置する、前記半導体デバイスを貫く第1貫通孔、及び/又は前記ソースと前記グランド電極との間に位置する、前記半導体デバイスを貫く第2貫通孔をさらに備え、
    各前記ソースは、前記ソース相互接続金属及び前記第1貫通孔を介して前記グランド電極に電気接続し、あるいは
    前記ソースは、前記第2貫通孔を介して前記グランド電極に電気接続し、あるいは
    前記ソースは、エアブリッジ及びソース相互接続金属を介してお互いに接続し、
    前記エアブリッジは、前記ゲート相互接続金属の上方を横架し、
    前記ソースは、前記エアブリッジ、前記ソース相互接続金属及び前記第1貫通孔を介して前記グランド電極に電気接続する、ことを特徴とする請求項3に記載の半導体デバイス。
  6. 前記半導体デバイスの材料は、窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウム、窒化アルミニウムインジウムガリウム、ヒ化ガリウム、炭化珪、ダイヤモンド、サファイア又はシリコンの1つの材料又は複数の材料の任意の組み合わせである、ことを特徴とする請求項1に記載の半導体デバイス。
  7. 半導体デバイスの製造方法であって、
    活性領域と受動領域とを形成することを含み、
    前記活性領域は、複数の活性領域ユニットを備え、
    前記複数の活性領域ユニットは、前記半導体デバイスの長手方向に互い違いに配設され、前記複数の活性領域ユニットは、前記半導体デバイスの幅方向に互い違いに配設される、ことを特徴とする半導体デバイスの製造方法。
  8. 前記半導体デバイスの表面における活性領域内に、ソース、ゲート及びドレインを形成し、前記活性領域の活性領域ユニット内に、前記活性領域内のソース、ゲート及びドレインを分布することと、
    前記半導体デバイスの表面における受動領域内に、ドレイン相互接続金属、ゲート相互接続金属及び/又はソース相互接続金属を形成することと
    を含む、ことを特徴とする請求項7に記載の半導体デバイスの製造方法。
  9. 前記活性領域におけるドレインは、前記受動領域内に位置するドレイン相互接続金属を介してお互いに接続し、
    前記活性領域におけるゲートは、前記受動領域内に位置するゲート相互接続金属を介してお互いに接続する、ことを特徴とする請求項8に記載の半導体デバイスの製造方法。
  10. メサエッチ工程、イオン注入工程及び/又は酸化分離工程を利用して前記半導体デバイスの活性領域及び受動領域を形成する、ことを特徴とする請求項8に記載の半導体デバイスの製造方法。
JP2017500047A 2014-11-06 2014-11-18 半導体デバイス及びその製造方法 Active JP6434609B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410619182.0 2014-11-06
CN201410619182.0A CN104617092B (zh) 2014-11-06 2014-11-06 一种半导体器件及其制作方法
PCT/CN2014/091422 WO2016070463A1 (zh) 2014-11-06 2014-11-18 一种半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
JP2017526169A true JP2017526169A (ja) 2017-09-07
JP6434609B2 JP6434609B2 (ja) 2018-12-05

Family

ID=53151465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017500047A Active JP6434609B2 (ja) 2014-11-06 2014-11-18 半導体デバイス及びその製造方法

Country Status (4)

Country Link
US (1) US10361271B2 (ja)
JP (1) JP6434609B2 (ja)
CN (1) CN104617092B (ja)
WO (1) WO2016070463A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895684B (zh) * 2015-10-16 2018-12-28 苏州能讯高能半导体有限公司 一种半导体器件及其制造方法
CN106252310B (zh) * 2016-06-02 2020-05-05 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
US10199470B2 (en) 2016-11-08 2019-02-05 Raytheon Company Field effect transistor having staggered field effect transistor cells
JP6880884B2 (ja) 2017-03-22 2021-06-02 日本電気株式会社 車載装置、荷役機、制御回路、制御方法、及びプログラム
CN109671773B (zh) * 2017-10-16 2020-05-05 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN110416296B (zh) * 2018-04-26 2021-03-26 苏州能讯高能半导体有限公司 半导体器件、半导体芯片及半导体器件制作方法
US11430749B2 (en) * 2018-10-31 2022-08-30 Infineon Technologies Ag ESD protection in an electronic device
US20240128368A1 (en) * 2022-10-13 2024-04-18 Microwave Technology Inc. RF Power Transistor Having Off-Axis Layout

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061780B2 (ja) * 1986-11-14 1994-01-05 バー・ブラウン・コーポレーション 上面n+ゲッタリング技術を用いた雑音低減方法、低雑音半導体素子及び低雑音集積回路
JPH1117124A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置およびその製造方法
JPH11251584A (ja) * 1998-03-03 1999-09-17 Matsushita Electron Corp トランジスタおよびそれを用いた高周波増幅器
JP2001028425A (ja) * 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7135747B2 (en) * 2004-02-25 2006-11-14 Cree, Inc. Semiconductor devices having thermal spacers
JP2008034406A (ja) * 2006-06-30 2008-02-14 Sony Corp スイッチ半導体集積回路装置
JP2008141055A (ja) * 2006-12-04 2008-06-19 Toshiba Corp 半導体装置
US20090095989A1 (en) * 2007-10-10 2009-04-16 Samsung Electronics Co., Ltd. Multi-finger transistors including partially enclosing conductive lines
JP2009111016A (ja) * 2007-10-26 2009-05-21 Toshiba Corp 半導体装置
WO2011111500A1 (ja) * 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
JP2013098274A (ja) * 2011-10-31 2013-05-20 Toshiba Corp 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3496752B2 (ja) * 1998-02-19 2004-02-16 シャープ株式会社 マイクロ波・ミリ波装置
JP3472738B2 (ja) * 1999-12-24 2003-12-02 Necエレクトロニクス株式会社 回路製造方法、半導体装置
US6396096B1 (en) * 2000-06-21 2002-05-28 International Business Machines Corporation Design layout for a dense memory cell structure
JP2002015565A (ja) * 2000-06-29 2002-01-18 Mitsubishi Electric Corp 半導体記憶装置
JP3461494B2 (ja) * 2001-02-13 2003-10-27 松下電器産業株式会社 半導体装置、半導体装置の生成方法、半導体装置の製造方法および半導体装置の生成装置。
US6624515B1 (en) * 2002-03-11 2003-09-23 Micron Technology, Inc. Microelectronic die including low RC under-layer interconnects
KR100496887B1 (ko) * 2003-03-05 2005-06-23 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
US7178126B2 (en) * 2004-01-21 2007-02-13 Oki Electric Industry Co., Ltd. Method of protecting a semiconductor integrated circuit from plasma damage
JP2007013011A (ja) * 2005-07-01 2007-01-18 Seiko Epson Corp 強誘電体メモリ装置及び表示用駆動ic
US20080102278A1 (en) * 2006-10-27 2008-05-01 Franz Kreupl Carbon filament memory and method for fabrication
US7700994B2 (en) * 2006-12-07 2010-04-20 Tower Semiconductor Ltd. Single poly CMOS logic memory cell for RFID application and its programming and erasing method
JP6096109B2 (ja) * 2010-04-13 2017-03-15 ジーエーエヌ システムズ インコーポレイテッド アイランドトポロジを用いる高密度窒化ガリウム装置
JP5285103B2 (ja) * 2011-03-10 2013-09-11 株式会社東芝 窒化物半導体装置
US8970998B2 (en) * 2012-12-31 2015-03-03 Win Semiconductors Corp. Compound semiconductor ESD protection devices
CN103633046B (zh) * 2013-12-13 2017-03-15 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061780B2 (ja) * 1986-11-14 1994-01-05 バー・ブラウン・コーポレーション 上面n+ゲッタリング技術を用いた雑音低減方法、低雑音半導体素子及び低雑音集積回路
JPH1117124A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置およびその製造方法
JPH11251584A (ja) * 1998-03-03 1999-09-17 Matsushita Electron Corp トランジスタおよびそれを用いた高周波増幅器
JP2001028425A (ja) * 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7135747B2 (en) * 2004-02-25 2006-11-14 Cree, Inc. Semiconductor devices having thermal spacers
JP2008034406A (ja) * 2006-06-30 2008-02-14 Sony Corp スイッチ半導体集積回路装置
JP2008141055A (ja) * 2006-12-04 2008-06-19 Toshiba Corp 半導体装置
US20090095989A1 (en) * 2007-10-10 2009-04-16 Samsung Electronics Co., Ltd. Multi-finger transistors including partially enclosing conductive lines
JP2009111016A (ja) * 2007-10-26 2009-05-21 Toshiba Corp 半導体装置
WO2011111500A1 (ja) * 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
JP2013098274A (ja) * 2011-10-31 2013-05-20 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
WO2016070463A1 (zh) 2016-05-12
US20170104063A1 (en) 2017-04-13
US10361271B2 (en) 2019-07-23
CN104617092B (zh) 2018-06-22
CN104617092A (zh) 2015-05-13
JP6434609B2 (ja) 2018-12-05

Similar Documents

Publication Publication Date Title
JP6434609B2 (ja) 半導体デバイス及びその製造方法
JP6338679B2 (ja) 半導体デバイス及びその製造方法
JP5985393B2 (ja) アイランドマトリックス化窒化ガリウムマイクロ波トランジスタおよびパワースイッチングトランジスタ
JP2011091086A (ja) 半導体装置
JP2014187141A (ja) 半導体装置
US20220262709A1 (en) High power transistors
JP2008244295A (ja) 半導体装置
WO2016039070A1 (ja) 半導体装置および半導体装置の製造方法
JP2013182905A (ja) 半導体装置
KR102420539B1 (ko) 반도체 장치
US9666598B2 (en) Semiconductor device with an integrated heat sink array
JP2014090096A (ja) 半導体装置
US20190189609A1 (en) Semiconductor device having fin structure
US11728419B2 (en) High electron mobility transistor
US9508693B2 (en) Semiconductor device with heat sinks
CN109427762A (zh) 静电放电晶体管阵列装置
JP2013232561A (ja) 半導体装置
JP5876008B2 (ja) 半導体装置
US20150364585A1 (en) Power semiconductor device
US9059283B1 (en) Semiconductor structure
TWI655746B (zh) 二極體與二極體串電路
JP2015153760A (ja) 半導体装置
CN105895684A (zh) 一种半导体器件及其制造方法
JP2015084444A (ja) 半導体装置
JP6327747B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181108

R150 Certificate of patent or registration of utility model

Ref document number: 6434609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250