[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2017228325A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP2017228325A
JP2017228325A JP2016121359A JP2016121359A JP2017228325A JP 2017228325 A JP2017228325 A JP 2017228325A JP 2016121359 A JP2016121359 A JP 2016121359A JP 2016121359 A JP2016121359 A JP 2016121359A JP 2017228325 A JP2017228325 A JP 2017228325A
Authority
JP
Japan
Prior art keywords
voltage
circuit
transistor
word line
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016121359A
Other languages
English (en)
Inventor
村上　洋樹
Hiroki Murakami
洋樹 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to JP2016121359A priority Critical patent/JP2017228325A/ja
Priority to TW106109551A priority patent/TWI637400B/zh
Priority to CN201710238959.2A priority patent/CN107527654B/zh
Priority to KR1020170069215A priority patent/KR102046073B1/ko
Priority to US15/613,285 priority patent/US10269409B2/en
Publication of JP2017228325A publication Critical patent/JP2017228325A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】 省スペース化、省電力化を図る不揮発性半導体記憶装置を提供する。
【解決手段】 本発明のフラッシュメモリは、複数のブロックを含むメモリセルアレイと、行アドレス情報に基づきメモリセルアレイのブロックを選択するブロック選択部２００とを含む。ブロック選択部２００は、ブロックの各ワード線に接続されたブロック選択トランジスタ２３０と、ブロック選択トランジスタ２３０の各ゲートに接続されたノードＮ２に電圧を供給するレベルシフタ２１０と、ノードＮ２の電位を昇圧する昇圧回路２２０と、ブロック選択トランジスタの一方の端子に動作電圧を供給する電圧供給部とを有する。ノードＮ２は、電圧供給部からの動作電圧によって第１のブーストが行われた後、昇圧回路２２０によって第２のブーストが行われる。
【選択図】 図４

Description

本発明は、フラッシュメモリ等の不揮発性半導体記憶装置のワード線駆動方式に関する。
ＮＡＮＤ型やＮＯＲ型フラッシュメモリ等では、データの読出し、プログラム、消去動作時に高電圧を必要とする。通常、フラッシュメモリでは、外部から低い電源電圧が供給され、供給された電圧をチャージポンプにより昇圧し、昇圧された電圧を利用してプログラム電圧や消去電圧を生成している。ワード線デコーダがチャージポンプを備えると、キャパシタの専有面積によりワード線デコーダが大きくなる。そこで、特許文献１は、チャージポンプを省略し、レイアウト面積を小さくしたワード線デコーダを開示している。このワード線デコーダは、ワード線をイネーブルするためのワード線イネーブル信号をセルフブーストすることで、ワード線の駆動電圧が降下するのを抑制している。
特開２００２−１９７８８２号公報
フラッシュメモリにおける読出しやプログラムは、通常、ページ単位で行われる。ワード線選択回路は、行アドレスをデコードすることでメモリセルアレイの中からブロックを選択し、選択されたブロック内のワード線を選択する。図１は、ワード線選択回路のブロック選択の動作を示している。チャージポンプ回路１０により昇圧された電圧Vppがレベルシフタ２０に供給され、レベルシフタ２０は、行アドレスのデコード結果であるブロック選択信号BLKSELに応答して出力信号BDRVを出力する。レベルシフタ２０の出力信号BDRVは、ブロック選択トランジスタ３０のゲートに共通に接続され、ブロック選択トランジスタ３０は、出力信号BDRVに応答して、電圧供給部４０から供給された電圧を選択ブロック５０の各ワード線WL0〜WL31、選択ゲート線SGD、SGSに供給する。
例えば、プログラム動作が行われるとき、電圧供給部４０は、選択ブロックの各ワード線に中間電圧（例えば、１０Ｖ）を供給し、次いで選択ワード線にプログラム電圧（例えば、２５Ｖ）を供給し、非選択ワード線に中間電圧（例えば、１０Ｖ）を供給し、選択ゲート線SGDに駆動電圧（例えば、Ｖｃｃ電圧または５Ｖなど）を供給し、選択ゲート線SGSに０Ｖを供給する。また、ページバッファセンス回路によって、「０」または「１」のデータに応じた電位がビット線GBLに供給される。一方、レベルシフタ２０は、ブロック選択トランジスタ３０のしきい値分の電圧降下、およびブロック選択トランジスタ３０が導通したときのソースからのバックゲートバイアス効果を考慮し、プログラム電圧が低下しないように、出力信号BDRVの電圧をプログラム電圧よりも高い電圧（例えば、３１Ｖ）の出力信号BDRVを供給しなければならない。このため、チャージポンプ回路１０は、少なくとも３１Ｖの昇圧電圧Vppを生成しなければならない。
チャージポンプ回路１０により高電圧（例えば、３１Ｖ）を生成するためには、チャージポンプの段数を増加させなければならない。特に、メモリチップへ供給される外部電源が低電圧になれば、それだけ段数も増加する。しかしながら、チャージポンプ回路１０の段数が増加すると、昇圧効率が低下するため、消費電力が大きくなるという課題と、チャージポンプ回路１０の占有面積が大きくなるという課題が生じてしまう。
本発明は、このような従来の課題を解決するものであり、省スペース化、省電力化を図る不揮発性半導体記憶装置を提供することを目的とする。
本発明に係る不揮発性半導体記憶装置は、複数のブロックを含むメモリセルアレイと、行アドレス情報に基づき前記メモリセルアレイのブロックを選択するブロック選択手段とを含み、前記ブロック選択手段は、ブロックの各ワード線に接続された複数の選択トランジスタと、前記複数の選択トランジスタの各ゲートに接続された接続ノードを充電する第１の回路と、第１の回路に接続され、前記接続ノードの電圧を昇圧する第２の回路と、前記複数の選択トランジスタの一方の端子に動作電圧を供給する供給手段とを有し、前記接続ノードは、前記供給手段により供給された動作電圧によって第１のブーストが行われた後、第２の回路によって第２のブーストが行われる。
好ましくは第２の回路は、前記接続ノードに接続されたキャパシタを含み、第２の回路は、第１の回路から出力される電圧を前記キャパシタに供給する。好ましくは第２の回路は、第１の回路との間に接続された第１のトランジスタを含み、第１のトランジスタが導通状態にされたとき、第１の回路から出力される電圧が第１のトランジスタを介して前記キャパシタに供給される。好ましくは第２の回路は、第１の回路との間に接続された第２のトランジスタを含み、第２のトランジスタが導通状態にされたとき、第１の回路から出力される電圧が第２のトランジスタを介して前記接続ノードに充電される。好ましくは第１の回路は、チャージポンプ回路から供給された高電圧に基づき第１の電圧を出力するレベルシフタとを含む。好ましくは前記メモリセルアレイは、ｍ行×ｎ列のブロックを含み（ｍ、ｎは、２以上の整数）、前記第１の回路は、１つの行のブロックに共通である。好ましくは前記複数のブロックの各々が第２の回路を含む。好ましくは第１のブーストがされるときの前記動作電圧は、ＮＡＮＤストリングを導通可能にするための中間電圧である。好ましくは前記供給手段は、前記中間電圧の供給後に選択ワード線にプログラム電圧を供給し、プログラム電圧は、第２のブーストされた選択トランジスタを介して選択ワード線に供給される。
本発明に係る不揮発性半導体記憶装置におけるワード線の駆動方法は、行アドレス情報に応答して、メモリセルアレイのブロックを選択するための複数のブロック選択トランジスタの各ゲートに第１の電圧を充電し、前記複数のブロック選択トランジスタの一方の端子に各ワード線に要求される動作電圧を供給することで前記各ゲートの第１の電圧を第２の電圧に昇圧し、前記各ゲートに接続されたキャパシタに電圧を供給することにより前記キャパシタを介して第２の電圧を第３の電圧に昇圧するステップを含む。
好ましくは前記キャパシタに供給される電圧は、前記第１の電圧である。好ましくは前記動作電圧は、ＮＡＮＤストリングを導通可能にするための中間電圧である。好ましくは第１の電圧は、チャージポンプ回路から高電圧を供給されたレベルシフタにより充電され、第２の電圧から第３の電圧への昇圧は、前記レベルシフタから出力される電圧を利用する昇圧回路によって行われる。
本発明によれば、ワード線に接続された選択トランジスタのゲート電圧を２段階で昇圧するようにしたので、選択トランジスタのゲートを充電する電圧を低くすることができる。その結果、チャージポンプ等の昇圧回路により生成される高電圧を従来と比較して小さくすることができ、昇圧回路の専有面積および消費電力の削減を図ることができる。
従来のワード線選択回路の動作を説明する図である。 本発明の第１の実施例に係るフラッシュメモリの構成を示す図である。 本発明の第１の実施例に係るメモリセルアレイのＮＡＮＤストリングの構成を示す回路図である。 本発明の第１の実施例に係るワード線選択回路の構成を示す図である。 本発明の第１の実施例に係るワード線選択回路の動作を説明する波形図である。 本発明の第１の実施例に係るメモリセルアレイのブロックとブロック選択部との関係を示すレイアウト図である。 本発明の第２の実施例に係るメモリセルアレイのブロックとレベルシフタとの関係を示すレイアウト図である。 本発明の第２の実施例に係る選択されたブロックのワード線の駆動方法を説明する図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。好ましい形態では、本発明は、フラッシュメモリにおいて実施される。
本発明の第１の実施例に係るフラッシュメモリの構成を図２に示す。同図に示すようにフラッシュメモリ１００は、複数のメモリセルが行列状に配列されたメモリアレイ１１０と、外部入出力端子Ｉ／Ｏに接続され入出力データを保持する入出力バッファ１２０と、入出力バッファ１２０からのアドレスデータを受け取るアドレスレジスタ１３０と、入出力バッファ１２０からのコマンドデータや外部からの制御信号を受け取り、各部を制御する制御部１４０と、アドレスレジスタ１３０から行アドレス情報Ａｘを受け取り、行アドレス情報Ａｘのデコード結果に基づきブロックの選択およびワード線の選択等を行うワード線選択回路１５０と、ワード線選択回路１５０によって選択されたページから読み出されたデータを保持したり、選択されたページへの書込みデータを保持するページバッファ／センス回路１６０と、アドレスレジスタ１３０から列アドレス情報Ａｙを受け取り、列アドレス情報Ａｙのデコード結果に基づきページバッファ／センス回路１６０内のデータの選択等を行う列選択回路１７０と、データの読出し、プログラムおよび消去等のために必要な種々の電圧（書込み電圧Vpgm、パス電圧Vpass、読出しパス電圧Vread、消去電圧Versなど）を生成する内部電圧発生回路１８０とを含んで構成される。
メモリアレイ１１０は、列方向に配置されたｍ個のメモリブロックBLK(0)、BLK(1)、・・・、BLK(m-1)を有する。ブロックBLK(0)に近接して、ページバッファ／センス回路１６０が配置される。１つのメモリブロックには、例えば、図３に示すように、複数のメモリセルを直列に接続したＮＡＮＤストリングユニットＮＵが複数形成され、１つのメモリブロック内にｎ＋１個のストリングユニットＮＵが行方向に配列されている。セルユニットＮＵは、直列に接続された複数のメモリセルMCi(i=０、１、・・・、３１)と、一方の端部であるメモリセルMC31のドレイン側に接続されたビット線側選択トランジスタTDと、他方の端部であるメモリセルMC0のソース側に接続されたソース線側選択トランジスタTSとを含み、ビット線側選択トランジスタTDのドレインは、対応する１つのビット線GBLに接続され、選択トランジスタTSのソースは、共通のソース線SLに接続される。図３は、典型的なセルユニットを示しているが、セルユニットは、ＮＡＮＤストリング内に１つまたは複数のダミーセルを包含するものであってもよいし、３次元構成であってもよい。
メモリセルは、典型的に、Ｐウエル内に形成されたＮ型の拡散領域であるソース／ドレインと、ソース／ドレイン間のチャンネル上に形成されたトンネル酸化膜と、トンネル酸化膜上に形成されたフローティングゲート（電荷蓄積層）と、フローティングゲート上に誘電体膜を介して形成されたコントロールゲートとを含むＭＯＳ構造を有する。メモリセルは、１ビット（２値データ）を記憶するＳＬＣタイプでもよいし、多ビットを記憶するＭＬＣタイプであってもよい。
メモリセルMCiのコントロールゲートは、ワード線WLiに接続され、選択トランジスタTD、TSのゲートは、ワード線WLと並行する選択ゲート線SGD、SGSに接続される。ワード線選択回路１５０は、行アドレスＡｘに基づきブロックを選択するとき、読出し動作、プログラム動作、消去動作等に応じて、ブロックの選択ゲート信号SGS、SGDを介して選択トランジスタTD、TSを選択的に駆動し、かつワード線WL0〜WL31を介して選択ワード線、非選択ワード線を選択的に駆動する。
フラッシュメモリ１００において、読出し動作では、ビット線に或る正の電圧を印加し、選択ワード線に或る電圧（例えば０Ｖ）を印加し、非選択ワード線にパス電圧Vpass（例えば４．５Ｖ）を印加し、選択ゲート線SGD、SGSに正の電圧（例えば４．５Ｖ）を印加し、ビット線側選択トランジスタTD、ソース線側選択トランジスタTSをオンし、共通ソース線に０Ｖを印加する。プログラム（書込み）動作では、選択ワード線に高電圧のプログラム電圧Vpgm（１５〜２５Ｖ）を印加し、非選択ワード線に中間電位（例えば１０Ｖ）を印加し、ビット線側選択トランジスタTDをオンさせ、ソース線側選択トランジスタTSをオフさせ、「０」または「１」のデータに応じた電位をビット線GBLに供給する。消去動作では、ブロック内の選択ワード線に０Ｖを印加し、Ｐウエルに高電圧（例えば２０Ｖ）を印加し、フローティングゲートの電子を基板に引き抜くことで、ブロック単位でデータを消去する。
次に、本実施例のワード線選択回路１５０の詳細について図４を参照して説明する。ワード線選択回路１５０は、メモリセルアレイ１１０のブロックを選択するブロック選択部２００を含む。ブロック選択部２００は、行アドレスＡｘのデコード結果に基づきブロックを選択し、選択されたブロックのワード線を駆動する。第１の実施例では、１つのブロックに１つのブロック選択部２００が用意される。例えば、メモリセルアレイ１１０が、列方向に１０２８のブロックを有するとき、ブロック選択部２００は、１０２８個用意される。
ブロック選択部２００は、レベルシフタ２１０を含み、レベルシフタ２１０は、チャージポンプ回路によって昇圧された高電圧Vppを入力し、ブロック選択信号BLKSELに応じて電圧ＰＳＶをノードＮ１に出力する。つまり、レベルシフタ２１０は、行アドレスのデコード結果であるブロック選択信号BLKSELに応答し、ブロック選択信号BLKSELがＨレベルのとき、電圧ＰＳＶを出力し、ブロック選択信号BLKSELがＬレベルのとき、電圧ＰＳＶを出力しない。また、レベルシフタ２１０には、図示しないチャージポンプ回路から高電圧Vppが供給されるが、好ましくは、本実施例のチャージポンプ回路は、例えば、２５Ｖの高電圧Vppをレベルシフタ２１０に供給し、この高電圧Vppは、従来の図１に示すチャージポンプ回路１０の高電圧Vpp（例えば、３１Ｖ）よりも小さい。
ブロック選択部２００はさらに、ブロック選択トランジスタ２３０のゲートに接続されたノードＮ２の電圧PASSVOLTを昇圧するための昇圧回路２２０を含む。昇圧回路２２０は、高耐圧のＮＭＯＳの４つのトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４と、ブースト用のキャパシタＣｂとを含む。トランジスタＱ１は、レベルシフタ２１０に接続されたノードＮ１とノードＮ２との間に接続され、そのゲートには、ローカルクランプ信号ＸＴが供給される。トランジスタＱ２は、ノードＮ２とＧＮＤとの間に接続され、そのゲートには、ローカルクランプ信号ＸＴの反転した信号（／ＸＴ）が供給される。トランジスタＱ１がオンし、トランジスタＱ２がオフするとき、ノードＮ２にはトランジスタＱ１を介してノードＮ１の高電圧ＰＳＶが充電される。一方、トランジスタＱ１がオフし、トランジスタＱ２がオンするとき、ノードＮ２の電荷がトランジスタＱ２を介してＧＮＤに放電される。
トランジスタＱ３は、ノードＮ１とノードｂｓｔとの間に接続され、そのゲートには、ローカルブースト信号ＸＢが供給される。トランジスタＱ４は、ノードｂｓｔとＧＮＤとの間に接続され、そのゲートには、ローカルブースト信号ＸＢを反転した信号（／ＸＢ）が供給される。トランジスタＱ３がオンし、トランジスタＱ４がオフするとき、ノードｂｓｔには、ノードＮ１の高電圧ＰＳＶが印加される。一方、トランジスタＱ３がオフし、トランジスタＱ４がオンするとき、ノードｂｓｔの電荷がトランジスタＱ４を介してＧＮＤに放電される。キャパシタＣｂは、ノードｂｓｔとノードＮ２との間に接続され、ノードｂｓｔとノードＮ２とを容量的に結合する。キャパシタＣｂのサイズは、ノードＮ２により駆動するブロック選択トランジスタの負荷、必要な電圧等に応じて適宜選択される。
昇圧回路２２０は、好ましくは、選択ワード線の駆動に高電圧が要求される場合に動作される。例えば、プログラム動作時、ローカルクランプ信号ＸＴ、／ＸＴおよびローカルブースト信号ＸＢ、／ＸＢが選択的に駆動され、ノードＮ２の電圧PASSVOLTをキャパシタＣｂを利用して昇圧し、ブロック選択トランジスタ２３０により選択ワード線に供給される動作電圧が低下しないようにする。好ましくは、ローカルクランプ信号ＸＴ、／ＸＴおよびローカルブースト信号ＸＢ、／ＸＢがＨレベルに駆動されるとき、それらの電圧レベルは、電圧ＰＳＶと同じレベルであることができる。
昇圧回路２２０のノードＮ２は、ブロック選択トランジスタ２３０のゲートに接続される。図４には、１つのブロック選択トランジスタ２３０しか例示されていないが、実際には、図１に示したように、ブロック選択トランジスタの一方の端子(ソース電極)は、ノードＮ３を介してブロック内のＮＡＮＤストリングのワード線WL0〜WL31、選択ゲート線SGD、SGSにそれぞれ接続される。また、ブロック選択トランジスタ２３０の他方の端子（ドレイン電極）は、ノードＮ４を介して、プログラム、読出し、消去等の動作電圧を供給する電圧供給部に接続される（図１を参照）。これらブロック選択トランジスタ２３０は、高耐圧のＮＭＯＳトランジスタから構成される。
次に、本実施例のブロック選択部２００の動作について、図５を参照して説明する。時刻ｔ１において、ローカルクランプ信号ＸＴがＬレベル、／ＸＴがＨレベルにあり、トランジスタＱ１がオフ状態、トランジスタＱ２がオン状態となり、ノードＮ２は、トランジスタＱ２を介してＧＮＤに電気的に接続された状態にある。また、ローカルブースト信号ＸＢがＬレベル、／ＸＢがＨレベルにあり、トランジスタＱ３がオフ状態、トランジスタＱ４がオン状態となり、ノードｂｓｔがＧＮＤレベルに電気的に接続された状態にある。
時刻ｔ２において、ブロック選択部２００は、ローカルクランプ信号ＸＴをＨレベル、／ＸＴをＬレベルに駆動する。これにより、トランジスタＱ１がオン状態、トランジスタＱ２がオフ状態となり、ノードＮ２がＧＮＤから遮断される。
時刻ｔ３において、ブロック選択信号BLKSELがＨレベルに遷移する。これに応答して、レベルシフタ２１０は、チャージポンプ回路からの高電圧Vppに基づきノードＮ１に電圧ＰＳＶ（例えば、２５Ｖ）を出力する。トランジスタＱ１がオン状態であるため、ノードＮ２は電圧ＰＳＶによって充電され、電圧PASSVOLTは、ＰＳＶ−Ｖｔｈレベルになる（Ｖｔｈは、トランジスタＱ１のしきい値である）。こうして、ブロック選択トランジスタ２３０の各ゲートに電圧PASSVOLTが供給され、ブロック選択トランジスタ２３０がオン状態となり、ブロックの選択が行われる。なお、時刻ｔ３の動作は、時刻ｔ２の動作より先行されるようにしてもよい。
時刻ｔ４において、電圧供給部は、選択ブロックの全ワード線に中間電圧（例えば、１０Ｖ）を、ノードＮ４を介してブロック選択トランジスタ２３０に供給する。このとき、中間電圧が供給された全てのブロック選択トランジスタ２３０では、ゲート／ドレイン間の容量結合Ｃ１により電圧PASSVOLTが自己ブーストされる。さらに、ブロック選択トランジスタ２３０が導通したとき、ゲート／ソース間の容量結合Ｃ２により電圧PASSVOLTがさらに自己ブーストされる。全てのブロック選択トランジスタ２３０が自己ブーストされることで、選択ブロックの全ワード線に電圧降下が抑制された中間電圧が供給される。
時刻ｔ５において、ブロック選択部２００は、ローカルブースト信号ＸＢをＨレベル、／ＸＢをＬレベルに駆動する。これにより、トランジスタＱ３がオンし、トランジスタＱ４がオフし、ノードＮ１の電圧ＰＳＶがトランジスタＱ３を介してノードｂｓｔに印加される。ノードｂｓｔは、ＧＮＤレベルからＰＳＶ−Ｖｔｈレベルまで上昇する（Ｖｔｈは、トランジスタＱ３のしきい値である）。キャパシタＣｂの一方の電極であるノードｂｓｔの電圧が上昇したことにより、キャパシタＣｂの他方の電極であるノードＮ２の電圧PASSVOLTがキャパシタＣｂの容量結合によって昇圧される。従って、自己ブーストされたブロック選択トランジスタ２３０のゲート電圧PASSVOLTがさらに昇圧される（例えば、３１Ｖ）。
次に、時刻ｔ６において、電圧供給部は、選択ワード線にプログラム電圧（例えば、２５Ｖ）を供給する。このとき、ブロック選択トランジスタ２３０のゲート電圧PASSVOLTはプログラム電圧以上に高く昇圧されているため、プログラム電圧は、ブロック選択トランジスタ２３０によって電圧降下されることなく選択ワード線に印加される。
次に、時刻ｔ７において、電圧供給部からのプログラム電圧（選択ワード線）および中間電圧（非選択ワード線）の供給が停止され、電圧PASSVOLTの電位が徐々に降下し、時刻ｔ８においてブロック選択信号BLKSEL、ローカルクランプ信号ＸＴ、ローカルブースト信号ＸＢがＬレベルに駆動される。
このように本実施例によれば、ブロック選択トランジスタ２３０のゲートに印加される電圧PASSVOLTを２段階で昇圧するようにしたので、チャージポンプ回路の段数を追加せずに、ターゲットの電圧PASSVOLT（選択ワード線電圧＋ブロック選択トランジスタのＶｔ＋バックゲートバイアス＜PASSVOLT）を発生することができる。それ故、従来のチャージポンプ回路と比較して段数を減らすことができ、レイアウト面積と電流消費も削減することができる。
また、本実施例では、ノードＮ１とノードＮ２との間にトランジスタＱ１を介在させることで、トランジスタＱ１のソースが電圧ＰＳＶ、ゲートがＸＴ（ＸＴ＝ＰＳＶ）であり、ソースとゲートとが同電位となるためトランジスタＱ１がカットオフ状態となり、電圧PASSVOLTがさらに昇圧されても、その電圧は、トランジスタＱ１を介してリークすることなくクランプされる。
上記実施例では、ノードｂｓｔに電圧ＰＳＶを１回充電することで電圧PASSVOLTの昇圧を行ったが、これに限らず、複数回の充電により断続的に電圧PASSVOLTを昇圧させるようにしてもよい。この場合、ローカルブースト信号ＸＢ、／ＸＢにより複数のパルスを供給することで、トランジスタＱ３、Ｑ４を複数回スイッチングし、ノードｂｓｔの充放電（ＧＮＤ、ＰＳＶ−Ｖｔｈ、ＧＮＤ、ＰＳＶ−Ｖｔｈ）を繰り返すことで、電圧PASSVOUTの昇圧を複数回繰り返し、より大きなブースト電圧を得ることができる。さらに、このような複数回の昇圧により、長時間の動作中にキャパシタＣｂのリークにより昇圧電圧が降下しても再び充電することができる。
さらに電圧PASSVOLTを監視し、電圧PASSVOLTと所望のターゲット電圧とを比較し、その比較結果に基づきローカルブースト信号ＸＢ、／ＸＢをトランジスタＱ３、Ｑ４に印加して昇圧を行うようにしてもよい。つまり、電圧PASSVOLTがターゲット電圧未満であれば、ローカルブースト信号ＸＢ、／ＸＢにより昇圧を行い、ターゲット電圧以上でれば、昇圧を行わないようにしてもよい。
また、ノードＮ２に接続されるキャパシタＣｂは、好ましくはＭＯＳキャパシタにより形成することができる。キャパシタＣｂにより昇圧回路２２０の寄生容量が大きくなると、高速動作の障害になり得るので、例えば、キャパシタＣｂとノードＮ２との間にダイオードまたはトランジスタ（昇圧するときにオンする）を接続し、ノードＮ２側からキャパシタＣｂの容量が見えないようにしてもよい。
さらに上記実施例では、トランジスタＱ４のソースがＧＮＤに接続されているが、ソースがＧＮＤレベルであると、トランジスタＱ４のリークが大きくなるので、トランジスタＱ４とＧＮＤとの間にインバータを接続し、インバータの入力にローカルブースト信号／ＸＢを供給したり、あるいはトランジスタＱ４のソースをＶｃｃ等の電圧もしくはローカルブースト信号ＸＢに接続するようにしてもよい。この場合、後者（ローカルブースト信号ＸＢを直接接続）の方がより大きな効果を得ることができる。このことは、トランジスタＱ２についても同様であり、トランジスタＱ２とＧＮＤとの間にインバータを接続し、インバータの入力にローカルクランプ信号／ＸＴを供給したり、あるいはトランジスタＱ２のソースをＶｃｃ等の電圧もしくはローカルクランプ信号ＸＴに接続するようにしてもよい。
次に、本発明の第２の実施例について説明する。図４に示すブロック選択部２００は、メモリセルアレイの各ブロック毎に配置することが可能である。例えば、図６に示すように、列方向に１０２４個のブロック＿０〜ブロック＿１０２３が配置されるとき、１０２４個のブロック選択部２００＿０〜２００＿１０２３が列方向に配置される。このようなレイアウトの場合、ブロック選択部２００は、図４に示すようにレベルシフタ２１０を含むため、１０２４個のレベルシフタ２１０が配置されることになる。
レベルシフタ２１０は、チャージポンプ回路から出力された高電圧Vppを、Vcc電圧レベルのブロック選択信号BLKSELに応じて出力するため、両者の電位差を緩和するために高耐圧の低しきい値のデプリーションタイプのＮＭＯＳトランジスタを使用する。このデプリーショントランジスタは、長いチャンネル長を必要とするため大きな面積を要する。図６に示すように、１０２４個のレベルシフタを配置すると、その占有面積が大きくなり、メモリチップの小型化の支障になり得る。そこで、第２の実施例では、ブロック選択部を幾つかのブロックで共有することを可能にする。
図７は、本発明の第２の実施例のブロック選択部の配置例を示す図である。同図に示すように、ブロックが１０２４個あるとき、水平方向８×垂直方向１２８にブロックが配置され、１つのレベルシフタが水平方向の８つのブロックにより共有される。つまり、レベルシフタ２１０＿０〜２１０＿１２７のいずれか１つによって、選択された水平方向の８つのブロックに電圧ＰＳＶに供給される。また、水平方向の８つのブロックのいずれかの選択は、８本のローカルクランプ信号ＸＴ０〜ＸＴ７（／ＸＴ０〜／ＸＴ７）と、８本のローカルバースト信号ＸＢ０〜ＸＢ７（／ＸＢ０〜／ＸＢ７）をデコードすることによって行われる。例えば、ローカルクランプ信号ＸＴ０、ローカルバースト信号ＸＢ０とが選択されれば、ブロック０が選択され、ローカルクランプ信号ＸＴ５、ローカルバースト信号ＸＢ５が選択されれば、水平方向の８つのブロックのブロック５が選択される。
図８に、水平方向に配置された８つのブロックを選択するためのブロック選択部の詳細を示す。８つのブロックに共用される１つのレベルシフタ２１０は、行アドレスに基づき当該水平方向の８つのブロックが選択されたとき、Ｈレベルのブロック選択信号BLKSELに応答して電圧ＰＳＶを各ブロックの昇圧回路２２０＿７〜２２０＿１に共通に出力する。昇圧回路２２０＿７〜２２０＿０は、上記したように、対応するローカルクランプ信号ＸＴおよびローカルブースト信号ＸＢによって選択的に動作される。また、昇圧回路２２０＿７〜２２０＿０の出力電圧PASSVOLTは、対応するブロック選択トランジスタ２３０＿７〜２３０＿０にそれぞれ出力される。電圧供給部３００は、各ブロック選択トランジスタ２３０＿７〜２３０＿０に個別にグローバル信号線G_SGD、G_WL31〜G_WL0、G_SGSを出力する。すなわち、電圧供給部３００は、８つのブロック数に応じたグローバル信号線（本例では、８×G_SGD、８×G_WL31〜８×G_WL0、８×G_SGS）を出力することに留意すべきである。
例えば、レベルシフタ２１０＿１が選択され、その水平方向のブロック＿０に対してプログラムが行われるものとする。ローカルクランプ信号ＸＴ０がＨレベルに遷移され、昇圧回路２２０＿０がオン状態となり、レベルシフタ２１０がブロック選択信号BLKSELに応答して電圧ＰＳＶを昇圧回路２２０＿７〜２２０＿０に出力する。昇圧回路２２０＿０のトランジスタＱ１はオンであるため、電圧ＰＳＶが昇圧回路２２０＿０内に取り込まれ、電圧PASSVOUTが電圧ＰＳＶによってＰＳＶ−Ｖｔｈにプリチャージされる。他方、昇圧回路２２０＿７〜２２０＿１のトランジスタＱ１はオフであるため、電圧ＰＳＶは、昇圧回路内に取り込まれない。
次に、電圧供給部３００は、グローバルワード線G_WLに要求される動作電圧を供給する。すなわち、電圧供給部３００は、選択ワード線にプログラム電圧を供給し、非選択ワード線に中間電圧を供給する。このとき、昇圧回路２２０＿０のノードＮ２の電圧PASSVOLTは、ＰＳＶ−Ｖｔｈに充電されており、ブロック選択トランジスタ２３０＿０のゲートは、プログラム電圧が供給されたことにより自己ブーストされ、その昇圧されたゲート電圧でブロック選択トランジスタ２３０＿０がオンする。一方、昇圧回路２２０＿７〜２２０＿１の電圧PASSVOLTは０Ｖであるため、それらのブロック選択トランジスタ２３０＿７〜２３０＿１はオフである。
その後、ローカルブースト信号ＸＢ０がアサートされると、昇圧回路２２０＿０のノードｂｓｔがＧＮＤレベルからＰＳＶ−Ｖｔｈレベルに上昇し、ノードＮ２は、キャパシタＣｂを介して昇圧される。つまり、電圧PASSVOLTは、２段階のブースト後に、動作電圧＋Ｖｔｈ＋バックバイアス以上に昇圧される。
このように本実施例では、デプリーションタイプの面積の大きなレベルシフタを使用する場合であっても、水平方向のブロックの各々に僅かなデバイス（４トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、キャパシタＣｂ）を配置するだけで、レベルシフタを複数の水平方向のブロックにおいて共有し、レベルシフタによる占有面積を削減することが可能になる。図６の構成では、１０２４の水平ブロックをデコードするためにレベルシフタ×１０２４を必要とする。本実施例のように、８個の水平ブロックが共有される場合、１０２４水平ブロックをデコードするために、レベルシフタ×１２８（ユニットブロック選択）＋１６（ＸＴ／ＸＢデコーダ）＝１４４を必要とする。これのより、Ｘデコーダの大幅な占有面積の削減が可能になる。
本実施例において、レベルシフタからのＰＳＶ電圧を共有する昇圧回路数の増加は、ローカルクランプ信号ＸＴがアサートされたとき、選択された水平ブロックにおいて、ノードＮ１とノードＮ２間の電荷共有を抑制するように働く。また、ローカルブースト信号／ＸＢが印加されるトランジスタＱ４のソース電圧をＶｓｓからローカルブースト信号ＸＢに置換し、ノードｂｓｔからのリークを抑制するようにしてもよい。非選択状態のトランジスタＱ２、Ｑ４は、ゲート電圧にＶｃｃを使用することができ、ＸＴ、ＸＢデコーダからの作成が容易である。一番高いPASSVOLT電圧がジャンクションＢＶによってクランプされ、自動的にＢＶｏｘを保護する。
上記実施例では、１つのブロック選択部が水平方向の８つのブロックによって共用される例を示したが、これは一例であり、１つのブロック選択部が水平方向の複数のブロックによって共用されるようにしてもよい。
以上のように本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１００：フラッシュメモリ
１１０：メモリセルアレイ
１２０：入出力バッファ
１３０：アドレスレジスタ
１４０：制御部
１５０：ワード線選択回路
１６０：ページバッファ／センス回路
１７０：列選択回路
１８０：内部電圧発生回路
２００：ブロック選択部
２１０：レベルシフタ
２２０：昇圧回路
２３０：ブロック選択トランジスタ

Claims (14)

  1. 複数のブロックを含むメモリセルアレイと、
    行アドレス情報に基づき前記メモリセルアレイのブロックを選択するブロック選択手段とを含み、
    前記ブロック選択手段は、ブロックの各ワード線に接続された複数の選択トランジスタと、
    前記複数の選択トランジスタの各ゲートに接続された接続ノードを充電する第１の回路と、
    第１の回路に接続され、前記接続ノードの電圧を昇圧する第２の回路と、
    前記複数の選択トランジスタの一方の端子に動作電圧を供給する供給手段とを有し、
    前記接続ノードは、前記供給手段により供給された動作電圧によって第１のブーストが行われた後、第２の回路によって第２のブーストが行われる、不揮発性半導体記憶装置。
  2. 第２の回路は、前記接続ノードに接続されたキャパシタを含み、第２の回路は、第１の回路から出力される電圧を前記キャパシタに供給する、請求項１に記載の不揮発性半導体記憶装置。
  3. 第２の回路は、第１の回路との間に接続された第１のトランジスタを含み、第１のトランジスタが導通状態にされたとき、第１の回路から出力される電圧が第１のトランジスタを介して前記キャパシタの一方の電極に供給される、請求項２に記載の不揮発性半導体記憶装置。
  4. 第１のトランジスタのオン／オフをスイッチングを複数回行うことで、前記キャパシタの一方の電極の充放電を複数回繰り返すことで、前記接続ノードの昇圧を複数回行う、請求項３に記載の不揮発性半導体記憶装置。
  5. 第２の回路は、第１の回路との間に接続された第２のトランジスタを含み、第２のトランジスタが導通状態にされたとき、第１の回路から出力される電圧が第２のトランジスタを介して前記接続ノードに充電される、請求項１ないし４いずれか１つに記載の不揮発性半導体記憶装置。
  6. 第１の回路は、チャージポンプ回路から供給された高電圧に基づき第１の電圧を出力するレベルシフタとを含む、請求項１ないし５いずれか１つに記載の不揮発性半導体記憶装置。
  7. 前記メモリセルアレイは、ｍ行×ｎ列のブロックを含み（ｍ、ｎは、２以上の整数）、前記第１の回路は、１つの行のブロックに共通である、請求項１ないし６いずれか１つに記載の不揮発性半導体記憶装置。
  8. 前記複数のブロックの各々が第２の回路を含む、請求項１ないし７いずれか１つに不揮発性半導体記憶装置。
  9. 第１のブーストがされるときの前記動作電圧は、ＮＡＮＤストリングを導通可能にするための中間電圧である、請求項１ないし８いずれか１つに記載の不揮発性半導体記憶装置。
  10. 前記供給手段は、前記中間電圧の供給後に選択ワード線にプログラム電圧を供給し、プログラム電圧は、第２のブーストされた選択トランジスタを介して選択ワード線に供給される、請求項１ないし９いずれか１つに記載の不揮発性半導体記憶装置。
  11. 不揮発性半導体記憶装置におけるワード線の駆動方法であって、
    行アドレス情報に応答して、メモリセルアレイのブロックを選択するための複数のブロック選択トランジスタの各ゲートに第１の電圧を充電し、
    前記複数のブロック選択トランジスタの一方の端子に各ワード線に要求される動作電圧を供給することで前記各ゲートの第１の電圧を第２の電圧に昇圧し、
    前記各ゲートに接続されたキャパシタに電圧を供給することにより前記キャパシタを介して第２の電圧を第３の電圧に昇圧するステップを含む、ワード線の駆動方法。
  12. 前記キャパシタに供給される電圧は、前記第１の電圧である、請求項１１に記載のワード線の駆動方法。
  13. 前記動作電圧は、ＮＡＮＤストリングを導通可能にするための中間電圧である、請求項１１または１２に記載のワード線の駆動方法。
  14. 第１の電圧は、チャージポンプ回路から高電圧を供給されたレベルシフタにより充電され、
    第２の電圧から第３の電圧への昇圧は、前記レベルシフタから出力される電圧を利用する昇圧回路によって行われる、請求項１１に記載のワード線の駆動方法。
JP2016121359A 2016-06-20 2016-06-20 不揮発性半導体記憶装置 Pending JP2017228325A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016121359A JP2017228325A (ja) 2016-06-20 2016-06-20 不揮発性半導体記憶装置
TW106109551A TWI637400B (zh) 2016-06-20 2017-03-22 非揮發性半導體儲存裝置及其字元線的驅動方法
CN201710238959.2A CN107527654B (zh) 2016-06-20 2017-04-13 非易失性半导体存储装置及其字线的驱动方法
KR1020170069215A KR102046073B1 (ko) 2016-06-20 2017-06-02 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법
US15/613,285 US10269409B2 (en) 2016-06-20 2017-06-05 Non-volatile semiconductor memory device and driving method for block selection by boosting thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016121359A JP2017228325A (ja) 2016-06-20 2016-06-20 不揮発性半導体記憶装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018136535A Division JP6744893B2 (ja) 2018-07-20 2018-07-20 不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2017228325A true JP2017228325A (ja) 2017-12-28

Family

ID=60660384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016121359A Pending JP2017228325A (ja) 2016-06-20 2016-06-20 不揮発性半導体記憶装置

Country Status (5)

Country Link
US (1) US10269409B2 (ja)
JP (1) JP2017228325A (ja)
KR (1) KR102046073B1 (ja)
CN (1) CN107527654B (ja)
TW (1) TWI637400B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019107240A1 (ja) 2017-11-28 2019-06-06 京セラ株式会社 燃料電池システム及び設備管理方法
KR20190103008A (ko) 2018-02-26 2019-09-04 윈본드 일렉트로닉스 코포레이션 레벨 시프터 및 반도체 장치
KR20190124139A (ko) 2018-04-25 2019-11-04 윈본드 일렉트로닉스 코포레이션 반도체 기억 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6170596B1 (ja) * 2016-06-15 2017-07-26 ウィンボンド エレクトロニクス コーポレーション 半導体装置
KR102665270B1 (ko) * 2016-11-09 2024-05-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
IT201600121631A1 (it) * 2016-11-30 2018-05-30 St Microelectronics Srl Dispositivo di memoria a cambiamento di fase con un circuito di pilotaggio di linea di parola a elevata velocita'
JP6501325B1 (ja) * 2018-01-30 2019-04-17 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11270746B2 (en) * 2019-08-22 2022-03-08 Micron Technology, Inc. Word line driver circuitry, and associated methods, devices, and systems
JP2021044041A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体記憶装置
KR20210093607A (ko) 2020-01-20 2021-07-28 삼성전자주식회사 메모리 장치의 워드라인 구동 회로 및 그것의 동작 방법
CN113724766B (zh) * 2020-05-26 2023-12-29 华邦电子股份有限公司 半导体存储装置及快闪存储器的运行方法
KR20230146929A (ko) 2022-04-13 2023-10-20 에스케이하이닉스 주식회사 내부전압생성회로

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000113691A (ja) * 1998-10-05 2000-04-21 Nec Corp 半導体記憶装置のブースト回路と該回路を用いたＲｏｗデコーダ電源電位の昇圧方法
JP2002197882A (ja) * 2000-11-18 2002-07-12 Samsung Electronics Co Ltd メモリセルデコーダ、これを備える半導体メモリ装置および不揮発性半導体メモリ装置の高電圧供給方法
JP2003141885A (ja) * 2001-11-01 2003-05-16 Toshiba Corp 半導体装置
JP2004227736A (ja) * 2003-01-27 2004-08-12 Renesas Technology Corp 不揮発性半導体記憶装置
JP2008186498A (ja) * 2007-01-29 2008-08-14 Sanyo Electric Co Ltd スイッチ駆動回路及びワード線駆動回路
US20130077413A1 (en) * 2011-09-28 2013-03-28 Masaru Yano Semiconductor memory device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208561B1 (en) 2000-06-13 2001-03-27 Advanced Micro Devices, Inc. Method to reduce capacitive loading in flash memory X-decoder for accurate voltage control at wordlines and select lines
KR100432884B1 (ko) * 2001-08-28 2004-05-22 삼성전자주식회사 공유된 행 선택 구조를 갖는 불 휘발성 반도체 메모리 장치
JP3702229B2 (ja) * 2002-01-16 2005-10-05 株式会社東芝 半導体記憶装置
KR100535650B1 (ko) * 2002-07-15 2005-12-08 주식회사 하이닉스반도체 플래쉬 메모리 장치의 블럭 선택 회로
KR100559715B1 (ko) * 2004-02-25 2006-03-10 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 소거 방법
KR100609576B1 (ko) * 2004-10-05 2006-08-09 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자의 블럭 스위치
KR100624302B1 (ko) * 2004-10-07 2006-09-19 주식회사 하이닉스반도체 난드 플래시 메모리의 로우 디코더 회로 및 이를 이용한동작 전압 공급 방법
US7126862B2 (en) 2005-03-08 2006-10-24 Spansion Llc Decoder for memory device
KR100699852B1 (ko) * 2005-07-14 2007-03-27 삼성전자주식회사 Ｈｐｍｏｓ를 이용한 불휘발성 메모리 장치의 워드라인디코더
US20070170979A1 (en) * 2005-11-25 2007-07-26 Giovanni Campardo Charge pump systems and methods
JP4976764B2 (ja) * 2006-07-05 2012-07-18 株式会社東芝 半導体記憶装置
US7719919B2 (en) * 2007-03-20 2010-05-18 Kabushiki Kaisha Toshiba Semiconductor memory device in which word lines are driven from either side of memory cell array
KR100885785B1 (ko) * 2007-09-10 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
US8068365B2 (en) * 2008-02-04 2011-11-29 Mosaid Technologies Incorporated Non-volatile memory device having configurable page size
JP2011044222A (ja) * 2009-07-22 2011-03-03 Toshiba Corp Ｎａｎｄ型フラッシュメモリ
US8625358B2 (en) * 2011-09-26 2014-01-07 Stefano Sivero Row driver circuit for NAND memories including a decoupling inverter
KR20130037065A (ko) * 2011-10-05 2013-04-15 에스케이하이닉스 주식회사 반도체 장치
US8958244B2 (en) * 2012-10-16 2015-02-17 Conversant Intellectual Property Management Inc. Split block decoder for a nonvolatile memory device
KR102012903B1 (ko) * 2012-10-30 2019-08-21 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법
KR102103544B1 (ko) * 2013-01-22 2020-04-23 삼성전자주식회사 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
KR20140139265A (ko) * 2013-05-27 2014-12-05 에스케이하이닉스 주식회사 블록 선택 회로 및 이를 포함하는 반도체 장치
TW201535397A (zh) * 2014-03-10 2015-09-16 Toshiba Kk 半導體記憶裝置及漏電流檢測方法
KR102302591B1 (ko) 2015-09-22 2021-09-15 삼성전자주식회사 사이즈를 감소시킨 로우 디코더 및 이를 포함하는 메모리 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000113691A (ja) * 1998-10-05 2000-04-21 Nec Corp 半導体記憶装置のブースト回路と該回路を用いたＲｏｗデコーダ電源電位の昇圧方法
US6137733A (en) * 1998-10-05 2000-10-24 Nec Corporation Boosting circuit using 2-step boosting operation
JP2002197882A (ja) * 2000-11-18 2002-07-12 Samsung Electronics Co Ltd メモリセルデコーダ、これを備える半導体メモリ装置および不揮発性半導体メモリ装置の高電圧供給方法
JP2003141885A (ja) * 2001-11-01 2003-05-16 Toshiba Corp 半導体装置
JP2004227736A (ja) * 2003-01-27 2004-08-12 Renesas Technology Corp 不揮発性半導体記憶装置
JP2008186498A (ja) * 2007-01-29 2008-08-14 Sanyo Electric Co Ltd スイッチ駆動回路及びワード線駆動回路
US20130077413A1 (en) * 2011-09-28 2013-03-28 Masaru Yano Semiconductor memory device
JP2013073657A (ja) * 2011-09-28 2013-04-22 Winbond Electronics Corp 半導体記憶装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019107240A1 (ja) 2017-11-28 2019-06-06 京セラ株式会社 燃料電池システム及び設備管理方法
KR20190103008A (ko) 2018-02-26 2019-09-04 윈본드 일렉트로닉스 코포레이션 레벨 시프터 및 반도체 장치
US10659050B2 (en) 2018-02-26 2020-05-19 Winbond Electronics Corp. Level shifter and semiconductor device
KR20190124139A (ko) 2018-04-25 2019-11-04 윈본드 일렉트로닉스 코포레이션 반도체 기억 장치
US11056154B2 (en) 2018-04-25 2021-07-06 Winbond Electronics Corp. Semiconductor memory device

Also Published As

Publication number Publication date
US10269409B2 (en) 2019-04-23
TW201801075A (zh) 2018-01-01
KR102046073B1 (ko) 2019-11-18
CN107527654B (zh) 2021-04-20
KR20170142881A (ko) 2017-12-28
US20170365325A1 (en) 2017-12-21
CN107527654A (zh) 2017-12-29
TWI637400B (zh) 2018-10-01

Similar Documents

Publication Publication Date Title
KR102046073B1 (ko) 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법
US6587375B2 (en) Row decoder for a nonvolatile memory device
US7212439B2 (en) NAND flash memory device and method of programming the same
US8994440B2 (en) Voltage select circuit and intergrated circuit including the same
JP5249394B2 (ja) 半導体記憶装置
JP6313244B2 (ja) 半導体記憶装置
US9922715B2 (en) Non-volatile split gate memory device and a method of operating same
JP2008140488A (ja) 半導体記憶装置
JP2014038693A (ja) Ｎａｎｄフラッシュメモリにおける階層的な共通ソース線構造
JP5883494B1 (ja) 不揮発性半導体記憶装置
JP2010073246A (ja) 不揮発性半導体記憶装置
KR102302591B1 (ko) 사이즈를 감소시킨 로우 디코더 및 이를 포함하는 메모리 장치
US9865358B2 (en) Flash memory device and erase method thereof capable of reducing power consumption
JP2011060377A (ja) 半導体記憶装置及びその書き込み制御方法
US10083755B2 (en) Discharge circuit and semiconductor memory device
JP2017091595A (ja) 不揮発性半導体記憶装置
US8867273B2 (en) Non-volatile semiconductor memory device and method of writing data therein
US20100232233A1 (en) Nonvolatile semiconductor memory device
JP2007323782A (ja) 不揮発性半導体記憶装置
JP6437421B2 (ja) 不揮発性半導体記憶装置
JP6744893B2 (ja) 不揮発性半導体記憶装置
TWI727809B (zh) 半導體存儲裝置及預充電方法
JP2013198308A (ja) 電圧生成回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180327