JP2017225227A - 電源装置及びコンピュータプログラム - Google Patents

Abstract

【課題】多相構成の電圧変換回路における各相の温度差を低減することが可能な電源装置及びコンピュータプログラムを提供する。【解決手段】電源装置は、インダクタＬ１，Ｌ２及び該インダクタＬ１，Ｌ２夫々に流れる電流をスイッチングするトランジスタＱ１，Ｑ２を有する電圧変換回路１ａ，１ａと、トランジスタＱ１，Ｑ２を異なる位相でオン／オフする制御部１０ａとを備え、電圧変換回路１ａ，１ａの出力を並列に接続してある。電圧変換回路１ａ，１ａは、夫々のトランジスタＱ１，Ｑ２の温度又は周囲温度を検出する温度センサＴｓ１，Ｔｓ２を有し、前記制御部１０ａは、温度センサＴｓ１，Ｔｓ２の時系列的な検出結果に基づいて、夫々の温度センサＴｓ１，Ｔｓ２に対応するトランジスタＱ１，Ｑ２をオン／オフするデューティ比を補正する補正量を算出する。【選択図】図１

Description

本発明は、直流電圧又は交流電圧をスイッチング素子でスイッチングして電圧変換する電圧変換回路を複数並列に接続した電源装置及びコンピュータプログラムに関する。

直流電圧又は交流電圧を昇降圧して所望の電圧に変換するコンバータ又はインバータ（以下、インバータを含めてコンバータという）が様々な分野で使用されている。コンバータは、インダクタに流れる電流をスイッチング素子で周期的にスイッチングすることによって所要の電圧を出力する。出力電流を大きくすると共に出力電流のリップルを小さくし、且つ装置の小型化を図るために、複数のコンバータを互いに異なる位相で作動させて並列に接続したマルチフェーズ（多相）コンバータが利用されている。

例えば特許文献１には、回路素子の特性のばらつき及び温度による特性の変化により、個々のＤＣ／ＤＣコンバータの電流制限のバランスが崩れても、各ＤＣ／ＤＣコンバータの個別出力電流を加算して所定の電流総量を超えないように、各ＤＣ／ＤＣコンバータの出力電流を制限するマルチフェーズ（多相）型ＤＣ／ＤＣコンバータが開示されている。また、特許文献２には、複数のコンバータ回路をそれぞれ出力位相が異なるように並列接続し、これらのコンバータ回路を駆動すると共に、各出力を足し合わせて１つの出力とするマルチフェーズコンバータが開示されている。

特許文献１又は２に記載された多相ＤＣ／ＤＣコンバータでは、例えば各コンバータに対する制御に一時的な変動があって特定のＤＣ／ＤＣコンバータに電流が集中した場合、特定のスイッチング素子における熱損失が増大して信頼性が低下したり劣化又は焼損に至ったりする虞がある。

これに対し、特許文献３に記載された多相コンバータは、電流制御指令及び一のサブ回路（１つのコンバータ）の相電流値に基づいてｎ個のサブ回路に共通する制御信号を出力する電流制御器と、各相のサブ回路の相電流値及び電流制御器からの制御信号に基づいて各相のサブ回路に対する制御信号のデューティ比を制御するバランス制御器とを備えている。これにより、例えば出力電圧が一定の場合に各相の電流の平衡が保たれて、夫々の相のコンバータにおける熱損失の偏りが防止される。

特開２００３−２８４３３３号公報 特開２００８−１４１８０２号公報 特開２０１５−２２０９７６号公報

しかしながら、特許文献３に開示された技術によれば、各コンバータでの熱損失が一定であっても夫々のコンバータが有する放熱部材等の熱抵抗が必ずしも一定ではないため、各相のコンバータの温度にばらつきが生じて、特定のコンバータが他のコンバータより高温になることがあるという問題があった。

本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、多相構成の電圧変換回路における各相の温度差を低減することが可能な電源装置及びコンピュータプログラムを提供することにある。

本発明の一態様に係る電源装置は、インダクタ及び該インダクタに流れる電流をスイッチングするスイッチング素子を有する複数の電圧変換回路と、各スイッチング素子を異なる位相でオン／オフする制御部とを備え、各電圧変換回路の出力を並列に接続してある電源装置であって、各電圧変換回路は、夫々のスイッチング素子の温度又は周囲温度を検出する温度センサを有し、前記制御部は、各温度センサの時系列的な検出結果に基づいて、夫々の温度センサに対応するスイッチング素子をオン／オフするデューティ比を補正する補正量を算出する。

本発明の一態様に係るコンピュータプログラムは、インダクタと、該インダクタに流れる電流をスイッチングするスイッチング素子と、該スイッチング素子の温度又は周囲温度を検出する温度センサとを有する複数の電圧変換回路、及び各スイッチング素子を異なる位相でオン／オフする制御部を備え、各電圧変換回路の出力を並列に接続してある電源装置における前記制御部で実行可能なコンピュータプログラムであって、前記制御部に、各温度センサの検出結果を時系列的に取得するステップと、取得した各検出結果に基づいて、夫々の温度センサに対応するスイッチング素子をオン／オフするデューティ比を補正する補正量を算出するステップと、算出した補正量に基づいて、前記デューティ比を補正するステップとを実行させる。

なお、本願は、このような特徴的な処理部を備える電源装置を実現したり、かかる特徴的な処理部に対応するステップを制御部に実行させるためのコンピュータプログラムとして実現したりすることができるだけでなく、かかるステップを含む電圧変換回路の駆動方法として実現したりすることができる。また電源装置の一部又は全部を半導体集積回路として実現したり、電源装置を含むその他のシステムとして実現したりすることができる。

上記によれば、多相構成の電圧変換回路における各相の温度差を低減することが可能となる。

実施形態１に係る電源装置の構成例を示すブロック図である。 出力電圧をフィードバック制御する制御部の機能構成を示すブロック図である。 第１相のトランジスタに係る温度をフィードバック制御する制御部の機能構成を示すブロック図である。 実施形態１に係る電源装置で各相のデューティ比の補正量を算出してＰＷＭ信号をオン／オフする位相を算出するＣＰＵの処理手順を示すフローチャートである。 実施形態２に係る電源装置の構成例を示すブロック図である。 実施形態３に係る電源装置の構成例を示すブロック図である。 実施形態４に係る電源装置の構成例を示すブロック図である。 実施形態４に係る電源装置で各相のデューティ比の補正量を算出してＰＷＭ信号をオン／オフする位相を算出するＣＰＵの処理手順を示すフローチャートである。

［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本発明の一態様に係る電源装置は、インダクタ及び該インダクタに流れる電流をスイッチングするスイッチング素子を有する複数の電圧変換回路と、各スイッチング素子を異なる位相でオン／オフする制御部とを備え、各電圧変換回路の出力を並列に接続してある電源装置であって、各電圧変換回路は、夫々のスイッチング素子の温度又は周囲温度を検出する温度センサを有し、前記制御部は、各温度センサの時系列的な検出結果に基づいて、夫々の温度センサに対応するスイッチング素子をオン／オフするデューティ比を補正する補正量を算出する。

本態様にあっては、制御部が、複数の電圧変換回路夫々のスイッチング素子を異なる位相でオン／オフし、夫々のインダクタに流れる電流をスイッチング素子でスイッチングすることにより、各電圧変換回路に入力された電圧が変換されて並列に出力される。制御部は更に、各スイッチング素子の温度又は周囲温度（以下、スイッチング素子に係る温度という）について夫々の温度センサで時系列的に検出した温度に基づいて、夫々のスイッチング素子をオン／オフするデューティ比を補正するための補正量を各別に算出する。
これにより、比較的温度が高い（又は低い）スイッチング素子をオン／オフするデューティ比が小さく（又は大きく）なるように補正される。

（２）前記制御部は、各温度センサの検出結果の代表値に対する夫々の温度センサの検出結果の偏差に基づいて前記補正量を算出することが好ましい。

本態様にあっては、各スイッチング素子に係る温度の検出結果の代表値を算出し、算出した代表値に対する夫々のスイッチング素子に係る温度の検出結果の偏差を更に算出し、算出した各偏差に基づいて夫々のスイッチング素子をオン／オフするデューティ比を補正するための補正量を算出する。
これにより、温度の検出結果の代表値に対して温度の検出結果の偏差が負（又は正）であるスイッチング素子をオン／オフするデューティ比が、偏差の絶対値に応じて小さく（又は大きく）なるように補正される。

（３）前記制御部は、各スイッチング素子の温度又は周囲温度を制御量とし前記代表値を目標値とするＰＩ制御又はＰＩＤ制御によって前記補正量を算出することが好ましい。

本態様にあっては、各スイッチング素子に係る温度を制御量とし、各スイッチング素子に係る温度の検出結果の代表値を目標値とするＰＩ制御又はＰＩＤ制御を、電圧変換回路の数、即ちスイッチング素子の数だけ並列的に行うことにより、夫々のスイッチング素子に対する操作量としてデューティ比の補正量を算出する。
これにより、各スイッチング素子に係る温度に生じるオフセットが低減される。

（４）各電圧変換回路は、夫々のインダクタに流れる電流を検出する電流センサを更に備え、前記制御部は、各電流センサの検出結果が所定の閾値より大きいか否かを判定し、大きいと判定した電流センサに対応するスイッチング素子をオン／オフするデューティ比を低減することが好ましい。

本態様にあっては、複数のインダクタ夫々に流れる電流が閾値より大きい場合に、閾値より大きい電流が検出されたインダクタに対応するスイッチング素子をオン／オフするデューティ比を低減する。
これにより、スイッチング素子が高温で劣化又は損傷することが防止される。

（５）本発明の一態様に係るコンピュータプログラムは、インダクタと、該インダクタに流れる電流をスイッチングするスイッチング素子と、該スイッチング素子の温度又は周囲温度を検出する温度センサとを有する複数の電圧変換回路、及び各スイッチング素子を異なる位相でオン／オフする制御部を備え、各電圧変換回路の出力を並列に接続してある電源装置における前記制御部で実行可能なコンピュータプログラムであって、前記制御部に、各温度センサの検出結果を時系列的に取得するステップと、取得した各検出結果に基づいて、夫々の温度センサに対応するスイッチング素子をオン／オフするデューティ比を補正する補正量を算出するステップと、算出した補正量に基づいて、前記デューティ比を補正するステップとを実行させる。

本態様にあっては、制御部でコンピュータプログラムを実行するコンピュータに、各温度センサの検出結果を時系列的に取得するステップと、取得した各検出結果に基づいて、夫々対応するスイッチング素子をオン／オフするデューティ比を補正する補正量を算出するステップと、算出した各補正量に基づいて、夫々対応するデューティ比を補正するステップとを実行させる。
これにより、比較的温度が高い（又は低い）スイッチング素子をオン／オフするデューティ比が小さく（又は大きく）なるように補正される。

［本発明の実施形態の詳細］
本発明の実施形態に係る電源装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。

（実施形態１）
図１は、実施形態１に係る電源装置の構成例を示すブロック図である。図中１ａは外部の電源２からの電圧を昇圧して外部の負荷３に供給する電圧変換回路であり、電源装置は、電圧変換回路１ａ，１ａと、該電圧変換回路１ａ，１ａによる電圧の変換を制御する制御部１０ａとを備える。電圧変換回路１ａの数は２つ以上であればよく、２つに限定されない。

電圧変換回路１ａは、インダクタＬ１（又はＬ２）と、電源２からインダクタＬ１（又はＬ２）に流れる電流をスイッチングするスイッチング素子であるＮチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：以下、トランジスタという）Ｑ１（又はＱ２）と、トランジスタＱ１（又はＱ２）の温度又は周囲温度（以下、トランジスタＱｉ（ｉは自然数）に係る温度ともいう）を検出する温度センサＴｓ１（又はＴｓ２）とを有する。トランジスタＱ１及びＱ２はＭＯＳＦＥＴに限定されず、バイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の他のスイッチング素子であってもよい。

インダクタＬ１及びＬ２夫々とトランジスタＱ１及びＱ２のドレインとの接続点は、ダイオードＤ１及びＤ２のアノードに接続されている。トランジスタＱ１及びＱ２のソースは接地電位に接続されている。電圧変換回路１ａ，１ａで変換された電圧は、ダイオードＤ１及びＤ２のカソードから並列に出力されてコンデンサＣ１で平滑されており、抵抗器Ｒ１及びＲ２の分圧回路で分圧されて制御部１０ａに与えられる。

温度センサＴｓ１及びＴｓ２は、例えばサーミスタ又は熱電対であるが、温度を検出して検出電圧を出力できるものであれば他のセンサで置き換えてもよい。温度センサＴｓ１及びＴｓ２夫々は、トランジスタＱ１及びＱ２のケース又は放熱板に密着させてチャネル温度にできるだけ近い温度を検出することが好ましいが、トランジスタＱ１及びＱ２からの熱で上昇する周囲の温度を検出してもよい。

制御部１０ａは、トランジスタＱ１及びＱ２の制御における中枢となるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１と、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ ＥＰＲＯＭ：登録商標）等の不揮発性メモリを用いたＲＯＭ１２と、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の書き換え可能なメモリを用いたＲＡＭ１３と、時間を計時するタイマ１４とを備える。ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３及びタイマ１４は、相互にバス接続されている。

制御部１０ａは、更に、トランジスタＱ１及びＱ２夫々をオン／オフする駆動信号を生成してゲートに印加する駆動回路１５，１５と、温度センサＴｓ１及びＴｓ２の検出電圧、並びに抵抗器Ｒ１及びＲ２で分圧された分圧電圧をＡ／Ｄ変換するＡ／Ｄ変換器１９とを備えており、これらは何れもＣＰＵ１１とバス接続されている。上記駆動信号は例えばＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号であるが、オン／オフのトータル時間に対するオン時間の比、即ちデューティ比が定義される信号であれば、他の信号であってもよい。

ＣＰＵ１１は、予めＲＯＭ１２に記憶された制御プログラムに従い、バス接続された各部の動作を制御すると共に演算等の処理を行い、駆動回路１５，１５によってトランジスタＱ１及びＱ２を異なる位相でオン／オフする。ＲＡＭ１３は、ＣＰＵ１１による処理により発生した情報を一時的に記憶する。ＣＰＵ１１による各処理の手順を定めたコンピュータプログラムを、不図示の手段を用いて予めＲＡＭ１３にロードし、コンピュータプログラムをＣＰＵ１１で実行するようにしてもよいし、ＣＰＵ１１を含む制御部１０ａをマイクロコンピュータや専用のハードウェア回路で構成してもよい。

次に、制御部１０ａの機能構成について説明する。以下では、電源装置が電圧変換回路１ａをＮ個（Ｎは２以上の自然数）備えるものとして説明する。Ｎ個の電圧変換回路１ａ，１ａ，・・１ａ夫々に係るブロックを第１相，第２相，・・第Ｎ相と称して識別する。
図２は、出力電圧をフィードバック制御する制御部１０ａの機能構成を示すブロック図であり、図３は、第１相のトランジスタＱ１に係る温度をフィードバック制御する制御部１０ａの機能構成を示すブロック図である。図２及び図３に破線で示す枠内は制御部１０ａであり、枠内のブロックのうち、符号が付されていないものはＣＰＵ１１によって実現されるブロックである。また、円内に「Σ」の記号で表したブロックは、加算器である。

図２において、Ｎ個の駆動回路１５，１５，・・１５の夫々は、異なる電圧変換回路１ａに接続されている。駆動回路１５，１５，・・１５が出力する信号は、上述のとおりＰＷＭ信号である。電圧変換回路１ａ，１ａ，・・１ａからの出力電圧が、ここでのフィードバック制御の制御量である。出力電圧は抵抗器Ｒ１及びＲ２からなる分圧回路で分圧され、Ａ／Ｄ変換器１９でデジタル値に変換されてフィードバック電圧となる。

ＣＰＵ１１は、不図示の外部インタフェースから取得した目標電圧又は自らの処理によって設定した目標電圧を目標値とし、目標値に対する上記フィードバック電圧の偏差に基づいて目標値に追従するＰＩ（（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｉｎｔｅｇｒａｌ））制御を行う。ＰＩ制御は、ＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｉｎｔｅｇｒａｌ Ｄｅｒｉｖａｔｉｖｅ）制御等の他のフィードバック制御であってもよい。こここでのＰＩ制御により生成された操作量は、駆動回路１５，１５，・・１５に対する代表的なデューティ比となる。

生成された代表的なデューティ比は、Ｎ個の加算器に並列的に与えられる。このＮ個の加算器は、第１相から第Ｎ相までの各相に対応しており、代表的なデューティ比と、後述する第１相から第Ｎ相までの補正量とを各別に加算する。加算により生成されたＮ個のデューティ比の夫々は異なる駆動回路１５に与えられる。駆動回路１５，１５，・・１５夫々が生成するＰＷＭ信号は、位相が２π／Ｎずつ異なっている。

図３に移って、Ｎ個の電圧変換回路１ａ，１ａ，・・１ａの夫々は、異なる温度センサＴｓｊ（ｊは１からＮの何れか）を有する。各Ｔｓｊの夫々は、図３では不図示のトランジスタＱｊに係る温度を検出する。温度センサＴｓ１，Ｔｓ２，・・ＴｓＮの検出電圧は、Ａ／Ｄ変換器１９で変換されて加算器で加算され、加算値に１／Ｎが乗算されて全Ｎ相の平均的な温度となる。ここまでは、第１相，第２相，・・第Ｎ相について共通の処理である。温度センサＴｓ１の検出電圧がＡ／Ｄ変換器１９で変換された検出結果は、第１相のフィードバック温度となる。

ＣＰＵ１１は、この平均的な温度を目標値とし、目標値に対する上記フィードバック温度の偏差に基づいて目標値に追従するＰＩ制御を行う。ＰＩ制御は、ＰＩＤ制御等の他のフィードバック制御であってもよい。ここでのＰＩ制御により生成された操作量は、上述の代表的なデューティ比に対する第１相の補正量である。第２相，第３相，・・第Ｎ相夫々のトランジスタＱ２，Ｑ３，・・・ＱＮに係る温度のフィードバック制御を行う制御部１０ａの機能構成についても、図３に示すものと同様である。

仮に、図２に示す機能ブロックで第１相から第Ｎ相までの補正量がゼロであって、全ての電圧変換回路１ａが代表的なデューティ比のＰＷＭ信号で駆動された場合、各トランジスタＱｉのオン抵抗の違い、放熱に係る熱抵抗の違い等の差異により、トランジスタＱ１，Ｑ２，・・ＱＮの温度は必ずしも均等にはならない。そこで、本実施形態１では、図３に示す機能ブロックにより、温度センサＴｓ１，Ｔｓ２，・・ＴｓＮ夫々にて検出したトランジスタＱ１，Ｑ２，・・ＱＮに係る温度に基づいて、トランジスタＱ１，Ｑ２，・・ＱＮをオン／オフするデューティ比を補正するための補正量を算出する。

例えば、温度センサＴｓ１，Ｔｓ２，・・ＴｓＮ夫々の検出電圧をＡ／Ｄ変換した検出結果をＴ１，Ｔ２，・・ＴＮとし、Ｔ１，Ｔ２，・・ＴＮの平均値で表される平均的な温度をＴａｖとする。ＴａＶはＴ１，Ｔ２，・・ＴＮの平均値に限定されず、例えば中央値等の統計的な値、又はＴ１，Ｔ２，・・ＴＮを代表する代表値であってもよい。

第１相のトランジスタＱ１に係る温度の検出結果Ｔ１がＴａｖより大きい（又は小さい）場合、図３に示す偏差の符号が負（又は正）となり、ＰＩ制御によって偏差を０に近づけるべく符号が負（又は正）の補正量が算出される。その結果、第１相のデューティ比が代表的なデューティ比より小さく（又は大きく）なり、トランジスタＱ１に係る温度が低く（又は高く）なるように制御される。この場合、上記偏差の絶対値が大きいほど、補正量の絶対値が大きくなり、トランジスタＱ１に係る温度がより低く（又は高く）なるように制御される。第１相以外の各相についても同様である。

以下では、上述した制御部１０ａの動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ１２に予め格納されている制御プログラムに従って、ＣＰＵ１１により実行される。
図４は、実施形態１に係る電源装置で各相のデューティ比の補正量を算出してＰＷＭ信号をオン／オフする位相を算出するＣＰＵ１１の処理手順を示すフローチャートである。図４に手順を示す処理は、ＰＷＭ制御の制御周期毎に実行される。図４で用いられるループカウンタｋは、ＲＡＭ１３に記憶される。目標電圧は予め取得又は設定されているものとする。

図４に示す処理が起動された場合、ＣＰＵ１１は、抵抗器Ｒ１及びＲ２の分圧回路で分圧された出力電圧をＡ／Ｄ変換器１９で変換して出力電圧の検出結果を取り込み（Ｓ１１）、目標電圧に対する検出結果の偏差を算出する（Ｓ１２）。次いで、ＣＰＵ１１は、算出した偏差に応じて目標電圧に追従するＰＩ制御を実行することにより、各相について代表的なデューティ比を算出する（Ｓ１３）。

その後、ＣＰＵ１１は、Ａ／Ｄ変換器１９を用いて温度センサＴｓ１，Ｔｓ２，・・ＴｓＮの検出結果を取り込み（Ｓ１４）、取り込んだ検出結果の合計値に１／Ｎを乗算することによって、全Ｎ相の平均的な温度を算出する（Ｓ１５）。算出された平均的な温度は目標温度である。次いで、ＣＰＵ１１は、第１のループ処理に入る前にループカウンタｋを１に設定する（Ｓ１６）。

第１のループ処理の先頭にて、ＣＰＵ１１は、算出した平均的な温度に対する第ｋ相の温度（即ち第ｋ相の温度センサＴｓｋの検出結果）の偏差を算出する（Ｓ１７）。次いで、ＣＰＵ１１は、算出した偏差に応じて目標温度に追従するＰＩ制御を実行することによって第ｋ相のデューティ比の補正量を算出し（Ｓ１８）、算出した補正量を代表的なデューティ比に加算して第ｋ相のデューティ比を補正する（Ｓ１９）。

その後、ＣＰＵ１１は、ループカウンタｋを１だけインクリメントし（Ｓ２３）、ｋがＮ＋１であるか否かを判定する（Ｓ２４）。ｋがＮ＋１ではない場合（Ｓ２４：ＮＯ）、ＣＰＵ１１は、ステップＳ１７に処理を移して第１のループ処理を継続する。

ｋがＮ＋１である場合（Ｓ２４：ＹＥＳ）、ＣＰＵ１１は、第１のループ処理を抜けて第１相のＰＷＭ信号をオフにするオフ位相を算出する（Ｓ３１）。第１相のＰＷＭ信号をオンにするオン位相は、位相０であるものとする。次いで、ＣＰＵ１１は、第２のループ処理に入る前にループカウンタｋを１に設定する（Ｓ３２）。

第２のループ処理の先頭にて、ＣＰＵ１１は、第ｋ相のＰＷＭ信号をオンにするオン位相を２πｋ／Ｎだけシフトして、第ｋ＋１相のＰＷＭ信号のオン位相を算出する（Ｓ３３）と共に、先に算出した第ｋ＋１相のデューティ比に応じて第ｋ＋１相のＰＷＭ信号をオフにするオフ位相を算出する（Ｓ３４）。

その後、ＣＰＵ１１は、ループカウンタｋを１だけインクリメントし（Ｓ３５）、ｋがＮであるか否かを判定する（Ｓ３６）。ｋがＮではない場合（Ｓ３６：ＮＯ）、ＣＰＵ１１は、ステップＳ３２に処理を移して第２のループ処理を継続する。一方、ｋがＮである場合（Ｓ３６：ＹＥＳ）、ＣＰＵ１１は、図４に示す処理を終了する。

以上のように本実施形態１によれば、制御部１０ａが、Ｎ個の電圧変換回路１ａ，１ａ，・・夫々のトランジスタＱ１，Ｑ２，・・を２π／Ｎずつ異なる位相でオン／オフし、夫々のインダクタＬ１，Ｌ２，・・に流れる電流をトランジスタＱ１，Ｑ２，・・でスイッチングすることにより、電圧変換回路１ａ，１ａ，・・に入力された電圧が昇圧されて並列に出力される。制御部１０ａは更に、トランジスタＱ１，Ｑ２，・・に係る温度について夫々の温度センサＴｓ１，Ｔｓ２，・・で時系列的に検出した温度に基づいて、夫々のトランジスタＱ１，Ｑ２，・・をオン／オフするデューティ比を補正するための補正量を各別に算出する。これにより、比較的温度が高い（又は低い）トランジスタをオン／オフするデューティ比が小さく（又は大きく）なるように補正される。
従って、多相構成の電圧変換回路１ａ，１ａ，・・における各相の温度差を低減することが可能となる。

また、実施形態１によれば、トランジスタＱ１，Ｑ２，・・に係る温度の検出結果の平均値Ｔａｖを算出し、算出した平均値Ｔａｖに対する夫々のトランジスタＱ１，Ｑ２，・・に係る温度の検出結果の偏差を更に算出し、算出した各偏差に基づいて夫々のトランジスタＱ１，Ｑ２，・・をオン／オフするデューティ比を補正するための補正量を算出する。
従って、温度の検出結果の平均値（代表値に相当）Ｔａｖに対して温度の検出結果の偏差が負（又は正）であるトランジスタをオン／オフするデューティ比が、偏差の絶対値に応じて小さく（又は大きく）なるように補正することが可能となる。

更に、実施形態１によれば、トランジスタＱ１，Ｑ２，・・に係る温度を制御量とし、トランジスタＱ１，Ｑ２，・・に係る温度の検出結果の平均値（代表値）Ｔａｖを目標値とするＰＩ制御又はＰＩＤ制御を、電圧変換回路１ａの数Ｎ、即ちトランジスタＱ１，Ｑ２，・・の数だけ並列的に行うことにより、夫々のトランジスタＱ１，Ｑ２，・・に対する操作量としてデューティ比の補正量を算出する。
従って、トランジスタＱ１，Ｑ２，・・に係る温度に生じるオフセットを低減することが可能となる。

（実施形態２）
実施形態１が、入力された電圧を昇圧する電圧変換回路１ａを多相に構成した形態であるのに対し、実施形態２は、入力された電圧を降圧する電圧変換回路を多相に構成した形態である。

図５は、実施形態２に係る電源装置の構成例を示すブロック図である。図中１ｂは外部の電源２からの電圧を降圧して外部の負荷３に供給する電圧変換回路であり、電源装置は、電圧変換回路１ｂ，１ｂと、該電圧変換回路１ｂ，１ｂによる電圧の変換を制御する制御部１０ｂとを備える。電圧変換回路１ｂの数は２つに限定されない。

電圧変換回路１ｂは、インダクタＬ１（又はＬ２）と、電源２からインダクタＬ１（又はＬ２）に流れる電流をスイッチングするトランジスタＱ１（又はＱ２）と、トランジスタＱ１（又はＱ２）に係る温度を検出する温度センサＴｓ１（又はＴｓ２）とを有する。

インダクタＬ１及びＬ２夫々の一端とトランジスタＱ１及びＱ２のソースとの接続点は、同期整流用のトランジスタＱｓ１及びＱｓ２のドレインに接続されている。トランジスタＱ１及びＱ２のドレインは電源２に接続されている。トランジスタＱｓ１及びＱｓ２のソースは接地電位に接続されている。電圧変換回路１ｂ，１ｂで変換された電圧は、インダクタＬ１，Ｌ２の他端から並列に出力されてコンデンサＣ１で平滑されており、抵抗器Ｒ１及びＲ２の分圧回路で分圧されて制御部１０ｂに与えられる。

制御部１０ｂは、ＣＰＵ１１と、ＲＯＭ１２と、ＲＡＭ１３と、タイマ１４と、トランジスタＱ１及びＱ２夫々をオン／オフする駆動信号を生成してゲートに印加する駆動回路１６，１６と、トランジスタＱｓ１及びＱｓ２夫々をオン／オフする駆動信号を生成してゲートに印加する駆動回路１７，１７と、温度センサＴｓ１及びＴｓ２の検出電圧、並びに抵抗器Ｒ１及びＲ２で分圧された分圧電圧をＡ／Ｄ変換するＡ／Ｄ変換器１９とを備える。ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、タイマ１４、駆動回路１６，１６，１７，１７及びＡ／Ｄ変換器１９は、相互にバス接続されている。

駆動回路１６は、実施形態１における駆動回路１５と比較して、ゲートに印加する駆動電圧に直流的な電圧を重畳させるブートストラップ回路が追加されている。駆動回路１７，１７がトランジスタＱｓ１，Ｑｓ２夫々に印加する駆動電圧は、駆動回路１６，１６がトランジスタＱ１，Ｑ２夫々に印加する駆動電圧と比較して位相がπだけ異なっている。

その他、実施形態１に対応する箇所には同様の符号を付してその説明を省略する。また、出力電圧のフィードバック制御を行う制御部１０ｂの機能構成を示すブロック図、及び第１相のトランジスタＱ１に係る温度のフィードバック制御を行う制御部１０ｂの機能構成を示すブロック図夫々についても、実施形態１の図２及び３に示すものと同様であるため、図示を省略する。以下では、電源装置が電圧変換回路１ｂをＮ個（Ｎは２以上の自然数）備えるものとして説明する。

本実施形態２では、ＣＰＵ１１が、不図示の外部インタフェースから取得した目標電圧又は自らの処理によって設定した目標電圧を目標値とし、目標値に対する出力電圧のフィードバック電圧の偏差に基づいて目標値に追従するＰＩ制御を行う。ＰＩ制御により生成された操作量は、駆動回路１６，１６，・・１６に対する代表的なデューティ比となる。

生成された代表的なデューティ比は、Ｎ個の加算器にて第１相から第Ｎ相までの補正量と各別に加算される。加算により生成されたＮ個のデューティ比の夫々は異なる駆動回路１６に与えられる。駆動回路１６，１６，・・１６夫々が生成するＰＷＭ信号は、位相が２π／Ｎずつ異なっている。

一方、Ｎ個の電圧変換回路１ｂ，１ｂ，・・１ｂの夫々が有する異なる温度センサＴｓｊ（ｊは１からＮの何れか）は、トランジスタＱｊに係る温度を検出する。温度センサＴｓ１，Ｔｓ２，・・ＴｓＮの検出結果は、加算器で加算され、加算値に１／Ｎが乗算されて全Ｎ相の平均的な温度Ｔａｖとなる。ＣＰＵ１１は、この平均的な温度Ｔａｖを目標値とし、目標値に対する各相のフィードバック温度の偏差に基づいて目標値に追従するＰＩ制御を各別に行う。ＰＩ制御により生成された操作量は、各相の代表的なデューティ比に対する第１相，第２相，・・第Ｎ相の補正量となる。

ここで、第ｊ相のトランジスタＱｊに係る温度の検出結果ＴｊがＴａｖより大きい（又は小さい）場合、温度のＰＩ制御における偏差の符号が負（又は正）となり、ＰＩ制御によって偏差を０に近づけるべく符号が負（又は正）の補正量が算出される。その結果、第ｊ相のデューティ比が代表的なデューティ比より小さく（又は大きく）なり、トランジスタＱｊに係る温度が低く（又は高く）なるように制御される。この場合、上記偏差の絶対値が大きいほど、補正量の絶対値が大きくなり、トランジスタＱｊに係る温度がより低く（又は高く）なるように制御される。

上述した制御部１０ｂの動作を示すフローチャートは、実施形態１の図４に示すものと同様であるため、図示及び説明を省略する。

以上のように本実施形態２によれば、制御部１０ｂが、Ｎ個の電圧変換回路１ｂ，１ｂ，・・夫々のトランジスタＱ１，Ｑ２，・・を２π／Ｎずつ異なる位相でオン／オフし、夫々のインダクタＬ１，Ｌ２，・・に流れる電流をトランジスタＱ１，Ｑ２，・・でスイッチングすることにより、電圧変換回路１ｂ，１ｂ，・・に入力された電圧が降圧されて並列に出力される。制御部１０ｂは更に、トランジスタＱ１，Ｑ２，・・に係る温度について夫々の温度センサＴｓ１，Ｔｓ２，・・で時系列的に検出した温度に基づいて、夫々のトランジスタＱ１，Ｑ２，・・をオン／オフするデューティ比を補正するための補正量を各別に算出する。これにより、比較的温度が高い（又は低い）トランジスタをオン／オフするデューティ比が小さく（又は大きく）なるように補正される。
従って、多相構成の電圧変換回路１ｂ，１ｂ，・・における各相の温度差を低減することが可能となる。

（実施形態３）
実施形態１及び２夫々が、入力された直流電圧を昇圧及び降圧した電圧を出力する形態であるのに対し、実施形態３は、入力された交流電圧を変換して直流電圧を出力する形態である。

図６は、実施形態３に係る電源装置の構成例を示すブロック図である。図中１ｃは外部の交流電源４からの交流電圧を変換して外部の負荷３に直流電圧を供給する電圧変換回路であり、電源装置は、電圧変換回路１ｃ，１ｃと、該電圧変換回路１ｃ，１ｃによる電圧の変換を制御する制御部１０ｃとを備える。本実施形態３に係る電源装置は、所謂セミブリッジレス型のＰＦＣ回路で構成される。

電源装置は、更に、交流電源４の一端及び他端夫々にアノードが接続されたダイオードＤ３及びＤ４と、ダイオードＤ３及びＤ４のカソードと接地電位との間に接続された抵抗器Ｒ３及びＲ４の直列回路と、交流電源４の一端及び他端夫々にカソードが接続されたダイオードＤ５及びＤ６とを備える。ダイオードＤ５及びＤ６のアノードは接地電位に接続されている。ダイオードＤ３及びＤ４と抵抗器Ｒ３及びＲ４の直列回路とは、交流電源４の電圧を検出するためのものである。ダイオードＤ５及びＤ６は、交流電源４の交流電圧の電位と接地電位とをリンクさせるためのものである。

電圧変換回路１ｃは、インダクタＬ１（又はＬ２）と、交流電源４の一端（又は他端）からインダクタＬ１（又はＬ２）に流れる電流をスイッチングするトランジスタＱ１（又はＱ２）と、トランジスタＱ１（又はＱ２）に係る温度を検出する温度センサＴｓ１（又はＴｓ２）とを有する。

インダクタＬ１及びＬ２夫々とトランジスタＱ１及びＱ２のドレインとの接続点は、ダイオードＤ１及びＤ２のアノードに接続されている。トランジスタＱ１及びＱ２夫々のソースは、ドレイン電流を検出する抵抗器Ｒ５及びＲ６を介して接地電位に接続されている。電圧変換回路１ｃ，１ｃで変換された電圧は、ダイオードＤ１及びＤ２のカソードから並列に出力されてコンデンサＣ１で平滑されており、抵抗器Ｒ１及びＲ２の分圧回路で分圧されて制御部１０ｃに与えられる。

制御部１０ｃは、ＣＰＵ１１と、ＲＯＭ１２と、ＲＡＭ１３と、タイマ１４と、トランジスタＱ１及びＱ２夫々をオン／オフする駆動信号を生成してゲートに印加する駆動回路１８，１８と、温度センサＴｓ１及びＴｓ２の検出電圧、抵抗器Ｒ１及びＲ２で分圧された分圧電圧、抵抗器Ｒ３及びＲ４で分圧された分圧電圧、並びに抵抗器Ｒ５及びＲ６の検出電圧をＡ／Ｄ変換するＡ／Ｄ変換器１９とを備える。ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、タイマ１４、駆動回路１８，１８及びＡ／Ｄ変換器１９は、相互にバス接続されている。

本実施形態３では、ＣＰＵ１１が、交流電源４からの交流電圧の各半サイクル中に、インダクタＬ１（又はＬ２）に流れる電流をトランジスタＱ１（又はＱ２）で複数回スイッチングすることによってＰＦＣ制御を行う。例えば電流連続モードでは、交流電源４からの交流電流の移動平均値が交流電圧に比例するように、トランジスタＱ１（又はＱ２）のオン／オフが制御される。この場合、トランジスタＱ１（又はＱ２）をオン／オフするデューティ比は、交流電圧の各周期における位相０（又はπ）で最大となり、位相π／２（又は３π／２）で最小となる。一方、電流臨界モードでは、トランジスタＱ１（又はＱ２）をオン／オフするデューティ比は一定であり、スイッチングの周期を交流電圧に応じて変化させることによって交流電流が調整される。

以下では、交流電源４の他端に対する一端の電圧が正及び負夫々である場合に、交流電源４の電圧が正及び負であると言う。交流電源４の電圧が正である場合、トランジスタＱ１がオンしたときに、交流電源４の一端からインダクタＬ１、トランジスタＱ１、トランジスタＱ２の寄生ダイオード、及びインダクタＬ２を介して電流が流入する。この場合の電流は、インダクタＬ１，Ｌ２の誘導性リアクタンスにより、正の交流電圧に略比例する増加速度で直線的に増加する。一方、トランジスタＱ１がオフしたときは、交流電源４の一端からインダクタＬ１、ダイオードＤ１、コンデンサＣ１及び負荷３、並びにインダクタＬ２を介して電流が還流しつつ、電流が時間の経過と共に減少する。

交流電源４の電圧が負である場合、トランジスタＱ２がオンしたときに、交流電源４の他端からインダクタＬ２、トランジスタＱ２、トランジスタＱ１の寄生ダイオード、及びインダクタＬ１を介して電流が流入する。この場合の電流は、インダクタＬ２，Ｌ１の誘導性リアクタンスにより、負の交流電圧に略比例する増加速度で直線的に増加する。一方、トランジスタＱ２がオフしたときは、交流電源４の他端からインダクタＬ２、ダイオードＤ２、コンデンサＣ１及び負荷３、並びにインダクタＬ１を介して電流が還流しつつ、電流が時間の経過と共に減少する。

ＣＰＵ１１は、また、トランジスタＱ１及びＱ２夫々に係る温度のフィードバック制御を行う。ＣＰＵ１１は、温度センサＴｓ１及びＴｓ２の検出結果に基づいてトランジスタＱ１及びＱ２夫々に係る温度の平均的な温度Ｔａｖを算出する。ＣＰＵ１１は、この平均的な温度Ｔａｖを目標値とし、目標値に対するトランジスタＱ１及びＱ２夫々に係る温度の偏差に基づいて目標値に追従するＰＩ制御を各別に行う。ＰＩ制御により生成された操作量は、トランジスタＱ１及びＱ２夫々をオン／オフするデューティ比に対する補正量となる。

ここで、トランジスタＱ１に係る温度の検出結果がＴａｖより大きい（又は小さい）場合、温度のＰＩ制御における偏差の符号が負（又は正）となり、ＰＩ制御によって偏差を０に近づけるべく符号が負（又は正）の補正量が算出される。その結果、トランジスタＱ１をオン／オフするデューティ比が小さく（又は大きく）なり、トランジスタＱ１に係る温度が低く（又は高く）なるように制御される。この場合、上記偏差の絶対値が大きいほど、補正量の絶対値が大きくなり、トランジスタＱ１に係る温度がより低く（又は高く）なるように制御される。トランジスタＱ２に係る温度の制御についても同様である。

以上のように本実施形態３によれば、制御部１０ｃが、電圧変換回路１ｃ，１ｃ夫々のトランジスタＱ１及びＱ２を異なる位相でオン／オフし、夫々のインダクタＬ１及びＬ２に流れる電流をトランジスタＱ１及びＱ２でスイッチングすることにより、電圧変換回路１ｃ，１ｃに入力された電圧が変換されて並列に出力される。制御部１０ｃは更に、トランジスタＱ１及びＱ２夫々に係る温度について温度センサＴｓ１及びＴｓ２で時系列的に検出した温度に基づいて、夫々のトランジスタＱ１及びＱ２をオン／オフするデューティ比を補正するための補正量を各別に算出する。これにより、比較的温度が高い（又は低い）トランジスタをオン／オフするデューティ比が小さく（又は大きく）なるように補正される。
従って、多相構成の電圧変換回路１ｃ，１ｃにおける各相の温度差を低減することが可能となる。

（実施形態４）
実施形態１が、インダクタＬ１，Ｌ２，・・に流れる電流を検出しない形態であるのに対し、実施形態４は、インダクタＬ１，Ｌ２，・・に流れる電流を検出し、閾値より多い電流が流れるインダクタに対応するトランジスタをオン／オフするデューティ比を低減する形態である。

図７は、実施形態４に係る電源装置の構成例を示すブロック図である。図中１ｄは電圧変換回路であり、電源装置は、電圧変換回路１ｄ，１ｄと、該電圧変換回路１ｄ，１ｄによる電圧の変換を制御する制御部１０ｄとを備える。電圧変換回路１ｄの数は２つに限定されない。電圧変換回路１ｄ，１ｄと実施形態１に係る電源装置が備える電圧変換回路１ａ，１ａとの違いは、電圧変換回路１ｄ，１ｄ夫々がインダクタＬ１及びＬ２に流れる電流を検出する電流センサＣｓ１及びＣｓ２を有する点にある。電流センサＣｓ１及びＣｓ２による検出電圧はＡ／Ｄ変換器１９で変換されて電流の検出結果として参照される。

その他、実施形態１に対応する箇所には同様の符号を付してその説明を省略する。また、出力電圧のフィードバック制御を行う制御部１０ｄの機能構成を示すブロック図、及び第１相のトランジスタＱ１に係る温度のフィードバック制御を行う制御部１０ｄの機能構成を示すブロック図夫々についても、実施形態１の図２及び３に示すものと同様であるため、図示及びその内容の説明を省略する。

以下では、上述した制御部１０ｄの動作を、それを示すフローチャートを用いて説明する。電源装置は、電圧変換回路１ｄをＮ個（Ｎは２以上の自然数）備えるものとする。
図８は、実施形態４に係る電源装置で各相のデューティ比の補正量を算出してＰＷＭ信号をオン／オフする位相を算出するＣＰＵ１１の処理手順を示すフローチャートである。図８に示す処理のうち、ステップＳ４１からＳ４９まで、及びステップＳ６１からＳ６６までの処理は、実施形態１の図４に示すステップＳ１１からＳ１９まで、及びステップＳ３１からＳ３６までの処理と同一内容であるため、その説明の大部分を省略する。

図８に示す処理が起動されてステップＳ４１からＳ４９までの処理を終えた場合、ＣＰＵ１１は、第１のループ処理内で第ｋ相の電流センサＣｓｋの検出結果を取り込み（Ｓ５０）、検出結果が所定の閾値より大きいか否かを判定する（Ｓ５１）。電流センサＣｓｋの検出結果は、ＰＷＭ信号の制御周期にわたって平均化又はピークホールドされることが好ましい。図８に示す処理とは異なる処理にて電流センサＣｓｋの検出結果の平均値又はピーク値が取得されるようにしてもよい。

電流センサＣｓｋの検出結果が所定の閾値より大きい場合（Ｓ５１：ＹＥＳ）、ＣＰＵ１１は、第ｋ相のデューティ比を低減する（Ｓ５２）。この低減は、一定の低減率で低減してもよいし、所定のデューディ比だけ低減してもよい。ステップＳ５２の処理を終えた場合、又はステップＳ５１で電流センサＣｓｋの検出結果が所定の閾値より大きくない場合（Ｓ５１：ＮＯ）、ＣＰＵ１１は、ループカウンタｋを１だけインクリメントして（Ｓ５３）ｋがＮ＋１であるか否かを判定する（Ｓ５４）。以下の処理は実施の形態１の図４に示すものと同様であるため、その説明を省略する。

以上のように本実施形態４によれば、Ｎ個のインダクタＬ１，Ｌ２，・・夫々に流れる電流が閾値より大きい場合に、閾値より大きい電流が検出されたインダクタに対応するトランジスタをオン／オフするデューティ比を低減する。
従って、トランジスタＱ１，Ｑ２，・・が高温で劣化又は損傷するのを防止することが可能となる。

また、実施形態１（又は４）によれば、制御部１０ａでコンピュータプログラムを実行するＣＰＵ１１に、トランジスタＱ１，Ｑ２，・・に係る温度について夫々の温度センサＴｓ１，Ｔｓ２，・・の検出結果を時系列的に取得するステップＳ１４（又はＳ４４）と、取得した各検出結果に基づいて、夫々対応するトランジスタＱ１，Ｑ２，・・をオン／オフするデューティ比を補正する補正量を算出するステップＳ１８（又はＳ４８）と、算出した各補正量に基づいて、夫々対応するデューティ比を補正するステップＳ１９（又はＳ４９）とを実行させる。これにより、比較的温度が高い（又は低い）トランジスタをオン／オフするデューティ比が小さく（又は大きく）なるように補正される。
従って、多相構成の電圧変換回路１ａ，１ａ，・・における各相の温度差を低減することが可能となる。

１ａ、１ｂ、１ｃ、１ｄ 電圧変換回路
１０ａ、１０ｂ、１０ｃ 制御部
１１ ＣＰＵ
１２ ＲＯＭ
１３ ＲＡＭ
１４ タイマ
１５、１６、１７、１８ 駆動回路
１９ Ａ／Ｄ変換器
Ｌ１、Ｌ２ インダクタ
Ｑ１、Ｑ２、Ｑｓ１、Ｑｓ２ トランジスタ
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６ ダイオード
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６ 抵抗器
Ｃ１、Ｃ２ コンデンサ
Ｔｓ１，Ｔｓ２ 温度センサ
２ 電源
３ 負荷
４ 交流電源

Claims (5)

1. インダクタ及び該インダクタに流れる電流をスイッチングするスイッチング素子を有する複数の電圧変換回路と、各スイッチング素子を異なる位相でオン／オフする制御部とを備え、各電圧変換回路の出力を並列に接続してある電源装置であって、
   各電圧変換回路は、夫々のスイッチング素子の温度又は周囲温度を検出する温度センサを有し、
   前記制御部は、各温度センサの時系列的な検出結果に基づいて、夫々の温度センサに対応するスイッチング素子をオン／オフするデューティ比を補正する補正量を算出する電源装置。
2. 前記制御部は、各温度センサの検出結果の代表値に対する夫々の温度センサの検出結果の偏差に基づいて前記補正量を算出する請求項１に記載の電源装置。
3. 前記制御部は、各スイッチング素子の温度又は周囲温度を制御量とし前記代表値を目標値とするＰＩ制御又はＰＩＤ制御によって前記補正量を算出する請求項２に記載の電源装置。
4. 各電圧変換回路は、夫々のインダクタに流れる電流を検出する電流センサを更に備え、
   前記制御部は、各電流センサの検出結果が所定の閾値より大きいか否かを判定し、大きいと判定した電流センサに対応するスイッチング素子をオン／オフするデューティ比を低減する
   請求項１から３の何れか１項に記載の電源装置。
5. インダクタと、該インダクタに流れる電流をスイッチングするスイッチング素子と、該スイッチング素子の温度又は周囲温度を検出する温度センサとを有する複数の電圧変換回路、及び各スイッチング素子を異なる位相でオン／オフする制御部を備え、各電圧変換回路の出力を並列に接続してある電源装置における前記制御部で実行可能なコンピュータプログラムであって、
   前記制御部に、
   各温度センサの検出結果を時系列的に取得するステップと、
   取得した各検出結果に基づいて、夫々の温度センサに対応するスイッチング素子をオン／オフするデューティ比を補正する補正量を算出するステップと、
   算出した補正量に基づいて、前記デューティ比を補正するステップと
   を実行させるコンピュータプログラム。

Images