JP2017216327A - 多層プリント配線板およびその製造方法 - Google Patents
多層プリント配線板およびその製造方法 Download PDFInfo
- Publication number
- JP2017216327A JP2017216327A JP2016108438A JP2016108438A JP2017216327A JP 2017216327 A JP2017216327 A JP 2017216327A JP 2016108438 A JP2016108438 A JP 2016108438A JP 2016108438 A JP2016108438 A JP 2016108438A JP 2017216327 A JP2017216327 A JP 2017216327A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- signal
- layer
- speed signal
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004020 conductor Substances 0.000 claims abstract description 64
- 239000012212 insulator Substances 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 143
- 239000002344 surface layer Substances 0.000 claims description 24
- 238000005476 soldering Methods 0.000 claims description 18
- 230000000149 penetrating effect Effects 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract description 11
- 239000007787 solid Substances 0.000 description 35
- 238000005553 drilling Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 9
- 238000012805 post-processing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000004088 simulation Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】信号スルーホールが高密度に配置されている多層プリント配線板において、信号スルーホールと信号配線層の信号配線とのインピーダンス不整合を抑制し、高品質な伝送路特性を得る。【解決手段】ドリル13により高速信号スルーホール1の除去部14が削りとられてドリル加工穴12が形成されることによって、高速信号スルーホール1の内壁のうち、高速信号配線9,11を電気的に接続する部分にはスルーホール用導体1aが配置され、それ以外の部分には絶縁層の絶縁体4が露出した絶縁体露出部1bが配置される。スルーホール用導体1aの面積が小さくなることで高速信号スルーホール1の特性インピーダンスが高くなり、高速信号スルーホール1と高速信号配線9,11とのインピーダンス不整合が抑制される。【選択図】図2
Description
この発明は、多層プリント配線板およびその製造方法に関するものである。
信号の高速伝送化が進むにつれ、多層プリント配線板には高品質で高速伝送可能な伝送路特性が求められている。また、多層プリント配線板に搭載されるLSI(Large Scale Integration)を高集積するため、LSIパッケージの多ピン化と狭ピッチ化が進んでおり、多層プリント配線板にも高密度および高多層の配線が必要となってきている。多層プリント配線板上で高品質な伝送路特性と、高密度および高多層の配線とを両立するには、特に信号配線層と高速信号スルーホールとの間の特性インピーダンスを整合することが重要となる。
そこで、例えば特許文献1では、多層プリント配線板のグランド層または電源ベタ層と高速信号スルーホールとの間に形成されるクリアランスホールの形状を工夫することにより、特性インピーダンスを整合させる技術が提案されている。一般的に、高速信号スルーホールの特性インピーダンスは、信号配線層の特性インピーダンスより低い。そこで、特許文献1では、クリアランスホールを大きくすることによって高速信号スルーホールとグランド層または電源ベタ層との結合量を小さくすることで、高速信号スルーホールの特性インピーダンスを高くし、信号配線層の特性インピーダンスに整合させる。
ここで、図6A、図6Bおよび図6Cに、従来の多層プリント配線板の構成例を示す。図6Aは従来の多層プリント配線板の表層である信号配線層、図6Bは従来の多層プリント配線板の内層であるグランドベタ層、図6Cは従来の多層プリント配線板の内層である信号配線層を示す平面図である。この多層プリント配線板の表層には、はんだ付けパッド5が形成されており、表面実装部品であるBGA(Ball Grid Array)パッケージのバンプがはんだ付けパッド5にはんだ付けされる。複数のはんだ付けパッド5のうちの1つのはんだ付けパッド5が高速信号スルーホール1に接続されており、4つのはんだ付けパッド5がグランドスルーホール2に接続されており、4つのはんだ付けパッド5が他信号スルーホール3に接続されている。高速信号スルーホール1は、信号配線層の高速信号配線9に接続されている。グランドスルーホール2は、グランドベタ層のベタ導体6に接続されている。他信号スルーホール3は、高速信号スルーホール1の周囲に高密度に配置されており、信号配線層の他信号配線10に接続されている。各層の間には、絶縁体4による絶縁層が形成されている。
図6Bのグランドベタ層において、高速信号スルーホール1のまわりにクリアランスホール8が形成され、他信号スルーホール3のまわりにクリアランスホール7が形成されている。クリアランスホール7,8内部にも絶縁体4が存在し、ベタ導体6と高速信号スルーホール1および他信号スルーホール3との導通を防止している。図6Bにおいて、他信号スルーホール3に対するクリアランスホール7を小さくし、その分高速信号スルーホール1に対するクリアランスホール8を大きくできるように見えるが、他信号スルーホール3に対するクリアランスホール7は、多層プリント配線板の絶縁信頼性確保のために必要な最小クリアランスである。そのため、クリアランスホール7を小さくしてクリアランスホール8を大きくすることはできず、高速信号スルーホール1と高速信号配線9のインピーダンス不整合を抑制することができない。
このように、従来の多層プリント配線板において信号スルーホールが高密度に配置される場合、グランドベタ層のクリアランスホールをインピーダンス整合に必要な大きさにすることが困難であるという課題があった。
この発明は、上記のような課題を解決するためになされたもので、信号スルーホールが高密度に配置されている多層プリント配線板において、信号スルーホールと信号配線層の信号配線とのインピーダンス不整合を抑制し、高品質な伝送路特性を得ることを目的とする。
この発明に係る多層プリント配線板は、信号配線を有する信号配線層と、導体を有する導体層と、信号配線層および導体層を貫通し、信号配線層間の信号配線を電気的に接続している信号スルーホールと、信号配線層と導体層との間、および導体層の導体と信号スルーホールとの間を絶縁している絶縁層とを備えた多層プリント配線板であって、信号スルーホールの内壁のうち、信号配線層間の信号配線を電気的に接続する部分にスルーホール用導体が配置され、それ以外の部分には絶縁層の絶縁体が露出した状態であり、かつ、前記絶縁体の露出部は前記信号スルーホールの内壁において前記多層プリント配線板の表層から裏層まで切れ目なく続いているようにしたものである。
この発明によれば、信号スルーホールの内壁のうち、信号配線層間の信号配線を電気的に接続する部分にスルーホール用導体が配置され、それ以外の部分には絶縁層の絶縁体が露出した状態であるので、スルーホール用導体の面積が小さくなることで信号スルーホールの特性インピーダンスが高くなる。これにより、信号スルーホールが高密度に配置されている多層プリント配線板において、信号スルーホールと信号配線層の信号配線とのインピーダンス不整合を抑制でき、高品質な伝送路特性を得ることができる。
実施の形態1.
図1A、図1Bおよび図1Cに、この発明の実施の形態1に係る多層プリント配線板の構成例を示す。図1Aは実施の形態1に係る多層プリント配線板の表層である信号配線層、図1Bは実施の形態1に係る多層プリント配線板の内層であるグランドベタ層、図1Cは実施の形態1に係る多層プリント配線板の内層である信号配線層を示す平面図である。実施の形態1および後述する実施の形態2,3では、導体を有する導体層の一例としてグランドベタ層を示すが、電源ベタ層であってもよい。図2Aおよび図2Bは、実施の形態1に係る多層プリント配線板を図1のAA線に沿って切断した断面図である。図2Aはドリル加工前、図2Bはドリル加工後の状態を示す。
図1A、図1Bおよび図1Cに、この発明の実施の形態1に係る多層プリント配線板の構成例を示す。図1Aは実施の形態1に係る多層プリント配線板の表層である信号配線層、図1Bは実施の形態1に係る多層プリント配線板の内層であるグランドベタ層、図1Cは実施の形態1に係る多層プリント配線板の内層である信号配線層を示す平面図である。実施の形態1および後述する実施の形態2,3では、導体を有する導体層の一例としてグランドベタ層を示すが、電源ベタ層であってもよい。図2Aおよび図2Bは、実施の形態1に係る多層プリント配線板を図1のAA線に沿って切断した断面図である。図2Aはドリル加工前、図2Bはドリル加工後の状態を示す。
実施の形態1に係る多層プリント配線板は、BGA等の表面実装部品が実装されるものであり、表層の信号配線層には、表面実装部品のバンプをはんだ付けするためのはんだ付けパッド5が形成されている。信号配線層は、高速信号配線9,11または他信号配線10等の信号配線を有している。グランドベタ層は、ベタ導体6を有している。信号配線層とグランドベタ層との間には絶縁体4が配置され、この絶縁体4が信号配線層とグランドベタ層との間を絶縁する絶縁層を構成している。
高速信号スルーホール1または他信号スルーホール3等の信号スルーホールは、信号配線層およびグランドベタ層を貫通し、信号配線層間の信号配線を電気的に接続している。高速信号スルーホール1は、図1Aに示す表層の信号配線層のはんだ付けパッド5と高速信号配線11と、図1Cに示す内層の信号配線層の高速信号配線9とを接続している。他信号スルーホール3は、図1Aに示すはんだ付けパッド5と信号配線と、図1Cに示す他信号配線10とを接続している。他信号スルーホール3とは、例えば、高速信号スルーホール1よりも伝送速度が遅い信号用のスルーホールである。グランドスルーホール2は、信号配線層およびグランドベタ層を貫通し、グランドベタ層のベタ導体6に電気的に接続されている。
図1Bに示すように、グランドベタ層において、高速信号スルーホール1のまわりにクリアランスホール8が形成され、他信号スルーホール3のまわりにクリアランスホール7が形成されている。絶縁層を構成している絶縁体4は、クリアランスホール7,8にも存在し、ベタ導体6と高速信号スルーホール1との間、およびベタ導体6と他信号スルーホール3との間を絶縁している。高速信号スルーホール1の周囲に多数の他信号スルーホール3を高密度に配置するために、他信号スルーホール3に対するクリアランスホール7は、多層プリント配線板の絶縁信頼性確保のために必要な最小クリアランスになっている。そのため、クリアランスホール7を小さくしてクリアランスホール8を大きくすることはできない。
図1Aおよび図1C等に示すように、表層の信号配線層において高速信号スルーホール1から高速信号配線11が引き出された方向と、内層の信号配線層において高速信号スルーホール1から高速信号配線9が引き出された方向とは、同じである。
次に、実施の形態1に係る多層プリント配線板の製造方法を説明する。
実施の形態1に係る多層プリント配線板は、一般的な製造方法により外層パターンまで形成され、図2Aに示す状態となる。その後、図2Aに示すように、ドリル13が高速信号スルーホール1の縁を表層から裏層まで削りとることで、図2Bに示すドリル加工穴12が形成される。具体的には、ドリル13を用いた後加工により、高速信号スルーホール1の内壁に配置されたスルーホール用導体のうち、高速信号配線9,11を電気的に接続する部分であるスルーホール用導体1aを残し、それ以外の除去部14を削りとって絶縁体4を露出させて絶縁体露出部1bにする。図1A、図1Bおよび図1Cに示すように、実施の形態1では、1つの高速信号スルーホール1に対して2つのドリル加工穴12が形成されている。
実施の形態1に係る多層プリント配線板は、一般的な製造方法により外層パターンまで形成され、図2Aに示す状態となる。その後、図2Aに示すように、ドリル13が高速信号スルーホール1の縁を表層から裏層まで削りとることで、図2Bに示すドリル加工穴12が形成される。具体的には、ドリル13を用いた後加工により、高速信号スルーホール1の内壁に配置されたスルーホール用導体のうち、高速信号配線9,11を電気的に接続する部分であるスルーホール用導体1aを残し、それ以外の除去部14を削りとって絶縁体4を露出させて絶縁体露出部1bにする。図1A、図1Bおよび図1Cに示すように、実施の形態1では、1つの高速信号スルーホール1に対して2つのドリル加工穴12が形成されている。
これにより、図2Bに示すように、高速信号スルーホール1の内壁のうち、高速信号配線9,11を電気的に接続する部分には、スルーホール用導体1aが配置されることになる。高速信号スルーホール1の内壁のうち、スルーホール用導体1a以外の部分には、絶縁層の絶縁体4が露出した絶縁体露出部1bが配置されることになる。また、ドリル13が多層プリント配線板の表層から裏層まで削りとるため、絶縁体露出部1bは、多層プリント配線板の表層から裏層まで切れ目なく続いている。ここで、高速信号スルーホール1のスルーホール用導体1aとベタグランド層のベタ導体6との間の距離を、絶縁距離8a,8bと呼ぶ。
高速信号スルーホール1をドリル13により削りとるため、導電性の加工バリの発生が懸念されるが、一般的な多層プリント配線板の後工程であるソルダレジスト形成工程または表面処理工程内にある高圧洗浄、バフ研磨またはソフトエッチ等の処理でバリを除去することが可能である。
多層プリント配線板において、伝送路特性を満たす高速信号伝送を可能とするには、高速信号スルーホール1と高速信号配線9,11との特性インピーダンス不整合を抑制する必要がある。特性インピーダンスZは、伝送線路が無損失の場合、以下の式(1)であらわされる。式(1)においてLはインダクタンス、Cはキャパシタンスである。
一般的に、高速信号配線9,11の特性インピーダンスに比べ、高速信号スルーホール1の特性インピーダンスの方が低い。そのため、式(1)のインダクタンスLを大きくし、キャパシタンスCを小さくすることで、特性インピーダンスZを高くする効果がある。実施の形態1では、高速信号スルーホール1の除去部14を削りとることにより、高速信号が通るスルーホール用導体1aの面積が小さくなり、インダクタンスLが大きくなる。また、高速信号スルーホール1の除去部14を削りとることにより、高速信号スルーホール1のスルーホール用導体1aとベタグランド層のベタ導体6との間の絶縁距離8aが、絶縁距離8bに広がり、キャパシタンスCが小さくなる。従って、ドリル加工穴12が無い高速信号スルーホール1の特性インピーダンスに比べ、ドリル加工穴12を形成した高速信号スルーホール1の特性インピーダンスの方が高くなり、高速信号配線9,11の特性インピーダンスとの不整合が抑制される。また、クリアランスホール8を大きくする必要がないので、高速信号スルーホール1の周囲に他信号スルーホール3を高密度に配置することができる。
図3は、高速信号スルーホール1の特性インピーダンスを時間領域で示したシミュレーション結果のグラフである。Zaは、ドリル加工穴12を後加工する前の図2Aに示す高速信号スルーホール1の特性インピーダンスである。Zbは、ドリル加工穴12を後加工した図2Bに示す高速信号スルーホール1の特性インピーダンスである。特性インピーダンスは、50Ωに安定していることが理想である。ドリル加工穴12が無い高速信号スルーホール1の特性インピーダンスZaは、42.5Ωまで低下してしまっている。一方、ドリル加工穴12を形成した高速信号スルーホール1の特性インピーダンスZbは、50Ωで整合しており、伝送路特性を満たす高速信号伝送が可能となる。
なお、図3のシミュレーションで使用した多層プリント配線板は、図2Aおよび図2Bで示した構成とは異なるものである。図3のシミュレーションで使用した各種パラメータとして、高速信号スルーホール1の直径は0.25mm、絶縁距離8aは0.225mm、ドリル加工穴12の直径は0.25mm、多層プリント配線板の板厚は2.0mm、層数は16層、グランドベタ層は16層のうちの8層分、絶縁体4はガラスエポキシ樹脂とした。
実施の形態1では、2つ分のドリル加工穴12に相当する削り量で、高速信号スルーホール1の特性インピーダンスを整合させたが、削り量は、上述した各種パラメータに応じて変化する。つまり、後加工であるドリル加工穴12の直径、穴位置および穴数を調整することによって削り量を変更することで、高速信号スルーホール1の特性インピーダンスを整合させることができる。その際、多層プリント配線板の製造上、後加工であるドリル加工穴12の位置ずれを±0.1mm程度とした場合、その加工精度を考慮してドリル加工穴12の直径、穴位置および穴数を設定することが望ましい。
また、高速信号配線9の特性インピーダンスは、高速信号配線9の直上および直下に配置されているグランドベタ層にて整合されているが、図2Bの絶縁距離8aを大きくすると高速信号配線9の特性インピーダンス不整合領域が増加してしまう。例えば、先立って説明した特許文献1のようにクリアランスホール8を大きくすると、絶縁距離8aが大きくなる。
これに対し、実施の形態1では、クリアランスホール8を大きくせずとも、高速信号スルーホール1の特性インピーダンスを調整できるため、この効果により高速信号配線9の特性インピーダンス不整合領域を小さくできるという効果もある。
これに対し、実施の形態1では、クリアランスホール8を大きくせずとも、高速信号スルーホール1の特性インピーダンスを調整できるため、この効果により高速信号配線9の特性インピーダンス不整合領域を小さくできるという効果もある。
以上のように、実施の形態1に係る多層プリント配線板は、高速信号配線9,11を有する信号配線層と、ベタ導体6を有する導体層と、信号配線層および導体層を貫通し、信号配線層間の高速信号配線9,11を電気的に接続している高速信号スルーホール1と、信号配線層と導体層との間および導体層のベタ導体6と高速信号スルーホール1との間を絶縁している絶縁層とを備える構成である。そして、高速信号スルーホール1の内壁のうち、高速信号配線9,11を電気的に接続する部分にはスルーホール用導体1aが配置され、それ以外の部分には絶縁層の絶縁体4が露出した状態であり、かつ、絶縁体露出部1bは高速信号スルーホール1の内壁において多層プリント配線板の表面から裏面まで切れ目なく続いている構成である。この構成により、高速信号スルーホール1の周囲に他信号スルーホール3が高密度に配置されている多層プリント配線板において、高速信号スルーホール1と高速信号配線9,11とのインピーダンス不整合を抑制し、高品質な伝送路特性を得ることができる。
また、実施の形態1に係る多層プリント配線板の製造方法は、高速信号スルーホール1の内壁に配置されたスルーホール用導体のうち、信号配線層間の高速信号配線9,11を電気的に接続する部分をスルーホール用導体1aとして残し、それ以外の部分をドリル13により削りとって絶縁層の絶縁体4を露出させて絶縁体露出部1bとし、かつ、絶縁体露出部1bが高速信号スルーホール1の内壁において多層プリント配線板の表層から裏層まで切れ目なく続くようにするというものである。ドリル13を用いた後加工によりドリル加工穴12を形成する工程は、一般的な多層プリント配線板の製造方法に対して容易に追加が可能である。
当然、他の方法によりドリル加工穴12と同等の構造を形成してもよく、その場合でも実施の形態1と同じ効果を得ることができる。
当然、他の方法によりドリル加工穴12と同等の構造を形成してもよく、その場合でも実施の形態1と同じ効果を得ることができる。
実施の形態2.
図4A、図4Bおよび図4Cに、この発明の実施の形態2に係る多層プリント配線板の構成例を示す。図4Aは実施の形態2に係る多層プリント配線板の表層である信号配線層、図4Bは実施の形態2に係る多層プリント配線板の内層であるグランドベタ層、図4Cは実施の形態2に係る多層プリント配線板の内層である信号配線層を示す平面図である。
実施の形態2に係る多層プリント配線板は、実施の形態1に対し、高速信号配線9が引き出された方向の変更、高速信号スルーホール1に後加工されたドリル加工穴12の直径および位置の変更がなされている。それ以外の構成は、実施の形態1と同様であるため、図4A、図4Bおよび図4Cにおいて図1A、図1Bおよび図1Cと同一または相当する部分は、同一の符号を付し説明を省略する。
図4A、図4Bおよび図4Cに、この発明の実施の形態2に係る多層プリント配線板の構成例を示す。図4Aは実施の形態2に係る多層プリント配線板の表層である信号配線層、図4Bは実施の形態2に係る多層プリント配線板の内層であるグランドベタ層、図4Cは実施の形態2に係る多層プリント配線板の内層である信号配線層を示す平面図である。
実施の形態2に係る多層プリント配線板は、実施の形態1に対し、高速信号配線9が引き出された方向の変更、高速信号スルーホール1に後加工されたドリル加工穴12の直径および位置の変更がなされている。それ以外の構成は、実施の形態1と同様であるため、図4A、図4Bおよび図4Cにおいて図1A、図1Bおよび図1Cと同一または相当する部分は、同一の符号を付し説明を省略する。
実施の形態1では、はんだ付けパッド5と高速信号スルーホール1のランドとを接続する表層の高速信号配線11と、内層の高速信号配線9とが同じ方向に引き出されていた。つまり、高速信号配線11と高速信号配線9とが0度の角度で交差していた。
これに対し、実施の形態2では、高速信号配線11が引き出された方向と、高速信号配線9が引き出された方向とが異なり、高速信号配線11と高速信号配線9とが180度の角度で交差している。この場合でも、ドリル加工穴12の位置を変更することにより、実施の形態1と同様の効果を得ることができる。
これに対し、実施の形態2では、高速信号配線11が引き出された方向と、高速信号配線9が引き出された方向とが異なり、高速信号配線11と高速信号配線9とが180度の角度で交差している。この場合でも、ドリル加工穴12の位置を変更することにより、実施の形態1と同様の効果を得ることができる。
なお、図4Aに示すように、後加工によりドリル加工穴12を形成する際、表層における高速信号スルーホール1のランドが2つのドリル加工穴12によって分断されないように、ドリル加工穴12の直径および位置を調整する。同様に、図4Cに示すように、内層における高速信号スルーホール1のランドが2つのドリル加工穴12によって分断されないように、ドリル加工穴12の直径および位置を調整する。これにより、図4Bに示すように高速信号スルーホール1の内壁においてスルーホール用導体1aが2か所に分断していたとしても、高速信号スルーホール1のランドを経由して、180度の角度で交差している高速信号配線9,11が電気的に接続される。
図4Aおよび図4Cでは、表層と内層のランド径が同一であるため、ランドがドリル加工穴12によって分断されないよう考慮する必要があった。他方、表層と内層とでランド径を変える設計手法の場合、表層のランドまたは内層のランドのどちらかが分断されたとしても、高速信号配線9,11は電気的に接続されるため、上述のような考慮は不要である。
図4Aおよび図4Cでは、表層と内層のランド径が同一であるため、ランドがドリル加工穴12によって分断されないよう考慮する必要があった。他方、表層と内層とでランド径を変える設計手法の場合、表層のランドまたは内層のランドのどちらかが分断されたとしても、高速信号配線9,11は電気的に接続されるため、上述のような考慮は不要である。
図4A、図4Bおよび図4Cでは、高速信号配線9,11を180度の角度で交差させているが、任意の角度で交差させた場合、高速信号配線9,11の引き出し方向を考慮してドリル加工穴12の直径、穴位置および穴数を調整することにより、実施の形態1と同様の効果を得ることができる。
実施の形態3.
図5A、図5Bおよび図5Cに、この発明の実施の形態3に係る多層プリント配線板の構成例を示す。図5Aは実施の形態3に係る多層プリント配線板の表層である信号配線層、図5Bは実施の形態3に係る多層プリント配線板の内層であるグランドベタ層、図5Cは実施の形態3に係る多層プリント配線板の内層である信号配線層を示す平面図である。
実施の形態3に係る多層プリント配線板は、バンプを有する表面実装部品ではなく、プレスフィットピン20を有するプレスフィットタイプ部品が実装されるものである。図5A、図5Bおよび図5Cには、高速信号スルーホール1に圧入されたプレスフィットピン20の切断面が示されている。それ以外の構成は、実施の形態1と同様であるため、図5A、図5Bおよび図5Cにおいて図1A、図1Bおよび図1Cと同一または相当する部分は、同一の符号を付し説明を省略する。
図5A、図5Bおよび図5Cに、この発明の実施の形態3に係る多層プリント配線板の構成例を示す。図5Aは実施の形態3に係る多層プリント配線板の表層である信号配線層、図5Bは実施の形態3に係る多層プリント配線板の内層であるグランドベタ層、図5Cは実施の形態3に係る多層プリント配線板の内層である信号配線層を示す平面図である。
実施の形態3に係る多層プリント配線板は、バンプを有する表面実装部品ではなく、プレスフィットピン20を有するプレスフィットタイプ部品が実装されるものである。図5A、図5Bおよび図5Cには、高速信号スルーホール1に圧入されたプレスフィットピン20の切断面が示されている。それ以外の構成は、実施の形態1と同様であるため、図5A、図5Bおよび図5Cにおいて図1A、図1Bおよび図1Cと同一または相当する部分は、同一の符号を付し説明を省略する。
高速信号スルーホール1、グランドスルーホール2および他信号スルーホール3には、プレスフィットタイプ部品のプレスフィットピン20が圧入される。そのため、後加工により高速信号スルーホール1にドリル加工穴12を形成する際、高速信号スルーホール1の内壁のうち、高速信号配線9,11を接続する部分に加えて、プレスフィットピン20が圧入され接触される部分にもスルーホール用導体1aを残す。
図示は省略するが、プレスフィットタイプ部品のプレスフィットピン20を挿入する高速信号スルーホール1だけでなく、はんだ付けタイプ部品のはんだ付けピンを挿入する高速信号スルーホール1に対してもドリル加工穴12を形成することが可能である。後加工により、高速信号スルーホール1にドリル加工穴12を形成する際、高速信号スルーホール1の内壁のうち、高速信号配線9,11を接続する部分にスルーホール用導体1aを残すことにより、このスルーホール用導体1aとはんだ付けピンとがはんだにより電気的に接続される。
ただし、高速信号スルーホール1とはんだ付けピンとの隙間のすべてにはんだが埋まった場合、高速信号スルーホール1のスルーホール用導体1aとベタグランド層のベタ導体6との間の絶縁距離8a,8bが短くなるため、特性インピーダンス不整合の抑制効果が低い。そのため、実施の形態3では、高速信号スルーホール1において除去部14を削りとった後に残ったスルーホール用導体1aとはんだ付けピンとの間でのみはんだ付けされ、除去部14を削りとった部分は、絶縁体露出部1bとなり、はんだをはじく構成を想定している。例えば、図1A〜図1Cのようなドリル加工穴12が形成され、高速信号スルーホール1の片側、つまりスルーホール用導体1aのみはんだ付けするタイプを想定している。
ただし、高速信号スルーホール1とはんだ付けピンとの隙間のすべてにはんだが埋まった場合、高速信号スルーホール1のスルーホール用導体1aとベタグランド層のベタ導体6との間の絶縁距離8a,8bが短くなるため、特性インピーダンス不整合の抑制効果が低い。そのため、実施の形態3では、高速信号スルーホール1において除去部14を削りとった後に残ったスルーホール用導体1aとはんだ付けピンとの間でのみはんだ付けされ、除去部14を削りとった部分は、絶縁体露出部1bとなり、はんだをはじく構成を想定している。例えば、図1A〜図1Cのようなドリル加工穴12が形成され、高速信号スルーホール1の片側、つまりスルーホール用導体1aのみはんだ付けするタイプを想定している。
このように、プレスフィットピン20挿入用の高速信号スルーホール1またははんだ付けピン挿入用の高速信号スルーホール1において、内壁のうち、高速信号配線9,11を電気的に接続する部分にはスルーホール用導体1aが配置され、それ以外の部分には絶縁層の絶縁体4が露出した絶縁体露出部1bが配置された構成にすることで、高速信号スルーホール1の周囲に他信号スルーホール3が高密度に配置されている多層プリント配線板において、高速信号スルーホール1と高速信号配線9,11とのインピーダンス不整合を抑制し、高品質な伝送路特性を得ることができる。
なお、実施の形態3においても、実施の形態2と同様に、高速信号配線9,11は任意の方向に引き出すことが可能である。
また、実施の形態1〜3に係る多層プリント配線板の製造方法に対してバックドリル工法を組み合わせることも可能である。例えば、高速信号スルーホール1のスルーホール用導体1aのうち、図2Bの紙面下側の裏層に形成されている高速信号スルーホール1のランド等、高速信号配線9,11の接続に必要ない部分をバックドリル加工により削りとって、絶縁体4を露出させる。この場合にも、スルーホール用導体1aの面積変更が可能であり、高速信号スルーホール1の特性インピーダンスを高速信号配線9,11の特性インピーダンスに整合させることができる。
また、実施の形態1〜3では複数の他信号スルーホール3に囲まれた1つの高速信号スルーホール1に対してドリル加工穴12を形成する構成を示したが、例えば、複数の高速信号スルーホールが高密度に配置された多層プリント配線板の場合、複数の高速信号スルーホールのそれぞれに対してドリル加工穴12を形成してもよい。
上記以外にも、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。
1 高速信号スルーホール、1a スルーホール用導体、1b 絶縁体露出部、2 グランドスルーホール、3 他信号スルーホール、4 絶縁体、5 はんだ付けパッド、6 ベタ導体、7,8 クリアランスホール、8a,8b 絶縁距離、9,11 高速信号配線、10 他信号配線、12 ドリル加工穴、13 ドリル、14 除去部、20 プレスフィットピン。
Claims (5)
- 信号配線を有する信号配線層と、
導体を有する導体層と、
前記信号配線層および前記導体層を貫通し、前記信号配線層間の信号配線を電気的に接続している信号スルーホールと、
前記信号配線層と前記導体層との間、および前記導体層の導体と前記信号スルーホールとの間を絶縁している絶縁層とを備えた多層プリント配線板であって、
前記信号スルーホールの内壁のうち、前記信号配線層間の信号配線を電気的に接続する部分にスルーホール用導体が配置され、それ以外の部分には前記絶縁層の絶縁体が露出した状態であり、かつ、前記絶縁体の露出部は前記信号スルーホールの内壁において前記多層プリント配線板の表層から裏層まで切れ目なく続いていることを特徴とする多層プリント配線板。 - 前記多層プリント配線板の表層である信号配線層において前記信号スルーホールから信号配線が引き出された方向と、前記多層プリント配線板の内層である信号配線層において前記信号スルーホールから信号配線が引き出された方向とが同じであることを特徴とする請求項1記載の多層プリント配線板。
- 前記多層プリント配線板の表層である信号配線層において前記信号スルーホールから信号配線が引き出された方向と、前記多層プリント配線板の内層である信号配線層において前記信号スルーホールから信号配線が引き出された方向とが異なることを特徴とする請求項1記載の多層プリント配線板。
- 前記信号スルーホールは、プレスフィットピン挿入用またははんだ付けピン挿入用のスルーホールであることを特徴とする請求項1から請求項3のうちのいずれか1項記載の多層プリント配線板。
- 信号配線を有する信号配線層と、
導体を有する導体層と、
前記信号配線層および前記導体層を貫通し、前記信号配線層間の信号配線を電気的に接続している信号スルーホールと、
前記信号配線層と前記導体層との間、および前記導体層の導体と前記信号スルーホールとの間を絶縁している絶縁層とを備えた多層プリント配線板の製造方法であって、
前記信号スルーホールの内壁に配置されたスルーホール用導体のうち、前記信号配線層間の信号配線を電気的に接続する部分を残し、それ以外の部分を削りとって前記絶縁層の絶縁体を露出させ、かつ、前記絶縁体の露出部が前記信号スルーホールの内壁において前記多層プリント配線板の表層から裏層まで切れ目なく続くようにすることを特徴とする多層プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016108438A JP2017216327A (ja) | 2016-05-31 | 2016-05-31 | 多層プリント配線板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016108438A JP2017216327A (ja) | 2016-05-31 | 2016-05-31 | 多層プリント配線板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017216327A true JP2017216327A (ja) | 2017-12-07 |
Family
ID=60577283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016108438A Pending JP2017216327A (ja) | 2016-05-31 | 2016-05-31 | 多層プリント配線板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017216327A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021200820A1 (ja) * | 2020-03-30 | 2021-10-07 | 京セラ株式会社 | 印刷配線板およびその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027368A (ja) * | 2005-07-15 | 2007-02-01 | Aisin Aw Co Ltd | 多層配線基板 |
JP2008210974A (ja) * | 2007-02-26 | 2008-09-11 | Hitachi Ltd | プレスフィットピン及び基板構造 |
JP2010027654A (ja) * | 2008-07-15 | 2010-02-04 | Nec Corp | 配線基板、配線基板のビア形成方法、及び配線基板の製造方法 |
JP2013143461A (ja) * | 2012-01-11 | 2013-07-22 | Nec Corp | 多層プリント基板及びそれに用いる製造方法 |
JP2014135317A (ja) * | 2013-01-08 | 2014-07-24 | Nec Corp | 層間接続穴を備えたプリント基板、および、配置方法 |
-
2016
- 2016-05-31 JP JP2016108438A patent/JP2017216327A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027368A (ja) * | 2005-07-15 | 2007-02-01 | Aisin Aw Co Ltd | 多層配線基板 |
JP2008210974A (ja) * | 2007-02-26 | 2008-09-11 | Hitachi Ltd | プレスフィットピン及び基板構造 |
JP2010027654A (ja) * | 2008-07-15 | 2010-02-04 | Nec Corp | 配線基板、配線基板のビア形成方法、及び配線基板の製造方法 |
JP2013143461A (ja) * | 2012-01-11 | 2013-07-22 | Nec Corp | 多層プリント基板及びそれに用いる製造方法 |
JP2014135317A (ja) * | 2013-01-08 | 2014-07-24 | Nec Corp | 層間接続穴を備えたプリント基板、および、配置方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021200820A1 (ja) * | 2020-03-30 | 2021-10-07 | 京セラ株式会社 | 印刷配線板およびその製造方法 |
JPWO2021200820A1 (ja) * | 2020-03-30 | 2021-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7750249B2 (en) | Multilayer printed circuit board and method of manufacturing same | |
US8404981B2 (en) | Process for making stubless printed circuit boards | |
US20120234587A1 (en) | Printed wiring board, printed circuit board unit, electronic apparatus and method for manufacturing printed wiring board | |
US20180020547A1 (en) | Underlying recessed component placement | |
TWI528871B (zh) | 用於印刷電路板中以改良信號完整性之同軸通孔走線的方法及結構 | |
KR101420543B1 (ko) | 다층기판 | |
US8507807B2 (en) | Wiring board | |
US6844505B1 (en) | Reducing noise effects in circuit boards | |
US20060185890A1 (en) | Air void via tuning | |
US20090122498A1 (en) | Circuit board and conductive through hole structure thereof | |
JP2005183649A (ja) | 多層配線基板 | |
WO2011046484A1 (en) | Printed circuit board | |
JP2008130976A (ja) | プリント配線基板 | |
JP2015225960A (ja) | プリント基板、電子装置およびプリント基板の製造方法 | |
WO2014034443A1 (ja) | 配線基板及び配線基板の製造方法 | |
TW201528884A (zh) | 線路板及電子總成 | |
JP6379453B2 (ja) | 配線基板及び電子装置 | |
JP5257177B2 (ja) | プリント配線基板の改造方法および改造済プリント配線基板 | |
JP2009170561A (ja) | 配線基板およびその製造方法 | |
JP2009135147A (ja) | 配線基板及び電子素子の接続構造及び電子装置 | |
JP2017216327A (ja) | 多層プリント配線板およびその製造方法 | |
JP4749966B2 (ja) | プリント配線板の製造方法 | |
JP4617900B2 (ja) | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 | |
US20120106105A1 (en) | Wiring board having a plurality of vias | |
JP2013041991A (ja) | 多層回路基板、その製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200512 |