[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2017208534A - 凹状フィーチャ内の膜のボトムアップ形成方法 - Google Patents

凹状フィーチャ内の膜のボトムアップ形成方法 Download PDF

Info

Publication number
JP2017208534A
JP2017208534A JP2017079207A JP2017079207A JP2017208534A JP 2017208534 A JP2017208534 A JP 2017208534A JP 2017079207 A JP2017079207 A JP 2017079207A JP 2017079207 A JP2017079207 A JP 2017079207A JP 2017208534 A JP2017208534 A JP 2017208534A
Authority
JP
Japan
Prior art keywords
layer
film
substrate
concave
concave feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017079207A
Other languages
English (en)
Other versions
JP6466498B2 (ja
Inventor
エル．オメーラ デイビッド
L O'meara David
エル．オメーラ デイビッド
エヌ．タピリー カンダバラ
N Tapily Kandabara
エヌ．タピリー カンダバラ
モハンティ ニハール
Mohanty Nihar
モハンティ ニハール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2017208534A publication Critical patent/JP2017208534A/ja
Application granted granted Critical
Publication of JP6466498B2 publication Critical patent/JP6466498B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】凹状フィーチャ内の膜のボトムアップを形成するための基板処理方法を提供する。
【解決手段】基板処理方法は、第１層２２０及び第１層上の第２層２０２を含む基板２００を提供するステップを有する第２層は、第２層を貫通して延在する凹状フィーチャ２０４を有する。また、基板上に非コンフォーマルマスク層２０８を堆積させるステップを有する。マスク層は凹状フィーチャの開口部にオーバーハングを有する。方法はさらに、前記オーバーハングの少なくとも一部を維持しながら、凹状フィーチャの底部２０３からマスク層を除去するステップと、凹状フィーチャの底部に膜２１２を選択的に堆積させるステップと、基板からマスク層のオーバーハングを除去するステップと、を含む。堆積させるステップは、膜が凹状フィーチャ内で所望の厚さを有するまで、少なくとも１回繰り返される。
【選択図】図２Ｄ

Description

関連出願とのクロスリファレンス
この出願は、２０１６年４月１２日に出願された米国仮特許出願第６２／３２１，４８１号に関連し、その優先権を主張するものであり、その全内容は、参照によりここに組み込まれる。
本発明は、半導体製造及び半導体デバイスの分野に関し、より詳細には、凹状フィーチャ内の膜のボトムアップ形成方法に関する。
より小さいトランジスタが製造されるにつれて、パターン化されたフィーチャのクリティカルディメンジョン（ＣＤ）又は解像度は、生産がより困難になってきている。自己整合パターニングは、極紫外線リソグラフィ（ＥＵＶ）導入後でもコスト効率の高いスケーリングを継続できるように、オーバーレイ駆動パターニングを置き換える必要がある。パターニングは、バラツキを低減し、スケーリングを拡張し、ＣＤ及びプロセス制御を拡張するというオプションをもたらす。薄膜の選択的形成は、高度にスケーリングされた技術ノードにおいて、パターニングにおける重要なステップである。
一実施形態によれば、基板処理方法が開示される。この方法は、ａ）第１層及び該第１層上の第２層を含む基板を提供するステップであって、前記第２層は、該第２層を貫通して延在する凹状フィーチャを有するステップと、ｂ）前記基板上に非コンフォーマルマスク層を堆積させるステップであって、前記マスク層は前記凹状フィーチャの開口部にオーバーハングを有するステップと、を含む。この方法はさらに、ｃ）前記開口部に前記オーバーハングの少なくとも一部を維持しながら、前記凹状フィーチャの底部から前記マスク層を除去するステップと、ｄ）前記凹状フィーチャの前記底部に膜を選択的に堆積させるステップと、ｅ）前記基板から前記マスク層のオーバーハングを除去するステップと、を含む。一実施例では、方法はさらに、前記膜が前記凹状フィーチャ内で所望の厚さを有するまで、ステップｂ）〜ｅ）を少なくとも１回繰り返すステップを、含む。一実施例では、前記凹状フィーチャは、前記膜で少なくとも実質的に満たされていてもよい。
別の実施形態によれば、基板処理方法は、ａ）第１層及び該第１層上の第２層を含む基板を提供するステップであって、前記第２層は、該第２層を貫通して延在する凹状フィーチャを有するステップと、ｂ）前記凹状フィーチャの側壁部及び底部に膜をコンフォーマルに堆積させるステップと、ｃ）前記底部上の前記膜を形成するために前記部から前記膜を選択的に除去するステップと、を含む。一例では、本方法は、前記膜が前記凹状フィーチャ内で所望の厚さを有するまで、ステップｂ）及びｃ）を少なくとも１回繰り返すステップを、さらに含む。一例では、前記凹状フィーチャが前記膜で少なくとも実質的に満たされてもよい。
別の実施形態によれば、基板処理方法は、ａ）第１層及び該第１層上の第２層を含む基板を提供するステップであって、前記第２層は、該第２層を貫通して延在する凹状フィーチャを有するステップと、ｂ）膜で前記凹状フィーチャを満たすステップと、ｃ）前記凹状フィーチャの底部上の前記膜を形成するために側壁部から前記膜を選択的に除去するステップと、を含む。一例では、本方法は、前記膜が前記凹状フィーチャ内で所望の厚さを有するまで、ステップｂ）及びｃ）を少なくとも１回繰り返すステップを、さらに含む。一例では、前記凹状フィーチャが前記膜で少なくとも実質的に満たされてもよい。
本発明のより完全な応用及びその多くの付随する利点は、添付の図面との関連を考慮して、以下の詳細な説明を参照することにより、より理解されるものとして容易に与えられるであろう。
本発明の一実施形態による基板処理のためのプロセスフローチャートを示す図である。 図２Ａ乃至２Ｆは、本発明の一実施形態による基板処理方法を断面によって概略的に示す図である。 本発明の一実施形態による基板処理のためのプロセスフローチャートを示す図である。 図４Ａ乃至４Ｄは、本発明の一実施形態による基板処理方法を断面によって概略的に示す図である。 本発明の一実施形態による基板処理のためのプロセスフローチャートを示す図である。 図６Ａ乃至６Ｄは、本発明の一実施形態による基板処理方法を断面によって概略的に示す図である。
本発明の実施形態は、凹状フィーチャに膜をボトムアップ堆積させる方法を提供する。
図１は、本発明の一実施形態による基板処理のためのプロセスフローチャートであり、図２Ａ〜図２Ｆは、本発明の一実施形態による基板処理方法を断面によって概略的に示す図である。プロセスフロー１は、１００において、第１層２２０と、第１層２２０上の第２層２０２とを含む基板２００を提供するステップを含む。第２層２０２は、フィールド領域２１１及び第２層２０２を貫通して延在する凹状フィーチャ２０４を有する。凹状フィーチャ２０４は、開口部２０６、底部２０３、及び、側壁部２０１を有する。例えば、凹状フィーチャ２０４は、２００ｎｍ未満、１００ｎｍ未満、５０ｎｍ未満、２５ｎｍ未満、２０ｎｍ未満、又は、１０ｎｍ未満の幅２０７を有する。他の例では、凹状フィーチャ２０４は、５ｎｍと１０ｎｍの間、１０ｎｍと２０ｎｍとの間、２０ｎｍと５０ｎｍとの間、５０ｎｍと１００ｎｍとの間、１００ｎｍと２００ｎｍとの間、１０ｎｍと５０ｎｍの間、又は、１０ｎｍと１００ｎｍとの間の幅２０７を有する。幅２０７は、クリティカルディメンジョン（ＣＤ）とも呼ばれる。凹状フィーチャ２０４は、例えば、２５ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍ、又は、２００ｎｍを超える深さを有することができる。凹状フィーチャ２０４は、周知のリソグラフィ及びエッチングプロセスを使用して形成することもできる。
一実施形態によれば、第１層２２０及び第２層２０２は同じ材料を含むことができる。従って、底部２０３及び側壁部２０１は同じ材料を含むことができる。図２Ａには示されていないが、一実施例では、基板２００は単一の材料を含むことができ、凹状フィーチャ２０４はその単一の材料内でエッチングされてもよい。別の実施形態によれば、第１層２２０及び第２層２０２は、異なる材料を含むことができる。例えば、底部２０３及び側壁部２０１は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、高比誘電率材料、低比誘電率材料、及び超低比誘電率材料からなる群から選択されてもよい。一実施例では、高比誘電率材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及び、Ａｌ２Ｏ３からなる群から選択されてもよい。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
プロセスフロー１はさらに、１０２において、基板２００上に非コンフォーマルなマスク層２０８を堆積させるステップを含み、マスク層２０８は、不均一な厚さを有し、凹状フィーチャ２０４の開口部２０６にオーバーハング２１０を有する。これは、図２Ｂに模式的に示されている。マスク層２０８は、例えば、フォトレジスト、ハードマスク、ＳｉＯ２、ＳｉＮ、又は、自己組織化単分子膜（ＳＡＭ）として知られている種類の材料を含むスピンオンポリマーを含むことができるが、これに限定されない。いくつかの実施形態によれば、マスク層２０８は、物理蒸着（ＰＶＤ）又はスパッタリングによって堆積されてもよい。非コンフォーマルマスク層２０８を形成する非コンフォーマル堆積特性は、堆積前駆体の表面移動度を低下させる表面処理によって向上させることができる。さらに、基板温度、ガス圧力、及び、プラズマ出力などの堆積条件は、堆積前駆体の表面移動度を制御し、最適な非コンフォーマル性を達成するように選択することができる。堆積材料の表面移動度を減少させることで、凹状フィーチャ２０４の底部２０３の近くの堆積速度が、フィールド領域２１１と比較して低減され、側壁部２０１の上部は、堆積材料又は堆積条件の設計によって達成され得る。堆積材料は、前駆体設計又は反応ガス化学によって、下地材料に対して高い付着係数（sticking coefficient）を有する。基板２００にわたる速いガス流又は堆積材料のより低い分圧により、堆積材料の滞留時間を減少させる堆積条件は、凹状フィーチャ２０４の底部２０３付近の堆積速度を、フィールド領域２１１及び側壁部２０１の上部と比較して低下させることができる。付着係数を高める堆積化学物質の反応性の増大は、プラズマ活性化又は触媒物質の添加などの方法による化学的性質（chemistry）のプロセス操作によって達成することができる。
プロセスフロー１は、１０４において、開口部２０６にオーバーハングの少なくとも一部を維持しつつ、エッチングプロセスにおいて、凹状フィーチャ２０３の側部２０３からマスク層２０８を取り除くステップをさらに含む。図２Ｃに示すように、均一エッチングプロセスは、フィールド領域２１１及び側壁部２０１上のマスク層２０８を薄くし、マスク層２０８が最も薄い底部２０３からマスク層２０８を完全に除去する。エッチングプロセスはまた、底部２０３の近くの側壁部２０１からマスク層２０８を完全に除去してもよい。マスク層２０８は、フィールド領域２１１及びオーバーハング２１０と比較して、底部２０３付近で密度が低くてもよく、それにより、マスク層２０８を、フィールド領域２１１及びオーバーハング２１０からと比較して、底部２０３からより速くエッチングすることが可能になる。いくつかの実施形態によれば、マスク層２０８は、プラズマエッチングによってエッチングすることができる。エッチングガス及びエッチング条件は、マスク層２０８を底部２０３から効率的に除去する観点から選択することができる。
プロセスフロー１は、さらに、１０６において、凹状フィーチャ２０４の底部２０３上に膜２１２を選択的に堆積するステップを含む。これは、図２Ｄに概略的に示されている。 選択的な堆積は、マスク層２０８の材料に対して、底部２０３において、材料で異なる堆積速度及び異なるインキュベーション時間によって促進されうる。例えば、膜２１２の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料を含む群から選択される。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、高比誘電率材料、低比誘電率材料、及び、超低比誘電率材料からなる群から選択されてもよい。一例では、高比誘電率材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択されてもよい。別の実施形態によれば、膜２１２は、金属酸化膜、金属窒化膜、金属酸窒化膜、金属シリケート膜、及び、それらの組み合わせからなる群から選択されてもよい。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
一例では、膜２１２は、膜は金属酸化物膜を含み、金属酸化物は、原子層堆積（ＡＬＤ）を用いて、ａ）基板を含むプロセスチャンバ内に金属含有前駆体をパルシングするステップと、ｂ）プロセスチャンバを不活性ガスでパージするステップと、ｃ）プロセスチャンバ内に酸素含有前駆体をパルシングするステップと、ｄ）プロセスチャンバを不活性ガスでパージするステップと、ｅ）ステップａ）〜ｄ）を少なくとも１回繰り返すステップと、によって堆積される。
いくつかの例では、膜２１２の厚さは、１０ｎｍ以下、５ｎｍ以下、４ｎｍ以下、１ｎｍ〜２ｎｍの間、２ｎｍ〜４ｎｍの間、４ｎｍ〜６ｎｍの間、６ｎｍ〜８ｎｍの間、２ｎｍ〜６ｎｍの間でありうる。
プロセスフロー１は、１０８において、マスク層オーバーハング２１０を除去するステップをさらに含む。オーバーハング２１０の除去は、膜２１２に対してマスク層２０８を選択的にエッチングすることによって実行され得る。図２Ｅに示すように、結果として得られる基板２００は、凹状フィーチャ２０４の底部２０３上の膜２１２を含む。
本発明の一実施形態によれば、プロセス矢印１１０によって示されるように、膜２１２が凹状フィーチャ２０４内で所望の厚さを有するまでス、テップ１０２〜１０８を繰り返すことができる。一実施例では、図２Ｆに示すように、凹状フィーチャ２０４は少なくとも実質的に膜２１２で満たされる。プロセスが繰り返され、凹状フィーチャ２０４が下から上に順に充填されるにつれて、図２Ｂに示された非コンフォーマルマスク層２０８が、より浅い凹部に対応するように調整されうる。この調整は、全体的な厚さを減少させることにより、又は、凹状フィーチャ２０４の上部における厚さを底部２０３より増大させることにより行われうる。
図３は、本発明の一実施形態による基板を処理するためのプロセスフローチャートであり、図４Ａ〜図４Ｄは、本発明の一実施形態による基板を処理する方法を断面により概略的に示す。
プロセスフロー３は、３００において、第１層４２０及び第１層４２０上の第２層４０２を含む基板４００を提供するステップを含む。第２層４０２は、第１層４２０を貫通して延在する凹状フィーチャ４０４を有する。凹状フィーチャ４０４は、開口部４０６、底部４０３、及び、側壁部４０１を有する。例えば、凹状フィーチャ４０４は、例えば、２００ｎｍ未満、１００ｎｍ未満、５０ｎｍ未満、２５ｎｍ未満、２０ｎｍ未満、１０ｎｍ未満の幅４０７を有することができる。他の実施例では、凹状フィーチャ４０４は、５ｎｍと１０ｎｍの間、１０ｎｍと２０ｎｍの間、２０ｎｍと５０ｎｍとの間、５０ｎｍと１００ｎｍとの間、１００ｎｍと２００ｎｍとの間、１０ｎｍと５０ｎｍの間、又は、１０ｎｍと１００ｎｍとの間の幅４０７を有することができる。幅２０７は、クリティカルディメンジョンとも呼ばれる。凹状フィーチャ４０４は、例えば、２５ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍ、又は、２００ｎｍを超える深さを有することができる。凹状フィーチャ４０４は、周知のリソグラフィ及びエッチングプロセスを使用して形成することができる。
一実施形態によれば、第１層４２０及び第２層４０２は同じ材料を含むことができる。従って、底部４０３及び側壁部４０１は同じ材料を含むことができる。別の実施形態によれば、第１層４２０及び第２層４０２は、異なる材料を含むことができる。例えば、底部４０３及び側壁部４０１は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、高比誘電率材料、低比誘電率材料、及び、超低比誘電率材料からなる群から選択されてもよい。一実施例では、高比誘電率材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及び、Ａｌ２Ｏ３からなる群から選択されてもよい。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
プロセスフロー３はさらに、３０２において、凹状フィーチャ４０４の側壁部４０１及び底部４０３に膜４０８をコンフォーマルに堆積させるステップを含む。これは図４Ｂに概略的に示される。コンフォーマル膜４０８は、例えば、化学蒸着（ＣＶＤ）又は原子層堆積（ＡＬＤ）によって堆積させることができ、底部４０３、側壁部４０１及びフィールド領域４１１上に少なくとも実質的に均一な厚さを有することができる。
例えば、膜４０８の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、高比誘電率材料、低比誘電率材料、及び、超低比誘電率材料からなる群から選択されてもよい。一例では、高比誘電率材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択されてもよい。別の実施形態によれば、膜４１２は、金属酸化膜、金属窒化膜、金属酸窒化膜、金属シリケート膜、及び、これらの組み合わせからなる群から選択されてもよい。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
一実施例では、膜４０８は、原子層堆積（ＡＬＤ）を使用して堆積される金属酸化物膜を含み、金属酸化物膜は、ａ）基板を含むプロセスチャンバ内に金属含有前駆体をパルシングするステップと、ｂ）プロセスチャンバを不活性ガスでパージするステップと、ｃ）プロセスチャンバ内に酸素含有前駆体をパルシングするステップと、ｄ）プロセスチャンバを不活性ガスでパージするステップと、ｅ）ステップａ）〜ｄ）を少なくとも１回繰り返すステップと、によって堆積される。ＡＬＤプロセス条件及び化学物質は、堆積表面１層だけを飽和する堆積材料用に設計されており、典型的には、表面上のすべての利用可能なサイト（available sites）の完全なアタッチメント（attachment）によって制限されている。その後、化学反応物の後続の曝露が続いて行われ、アタッチメント・ブロッキング・サイトが除去され、蒸着材料曝露の次の自己制限層のために表面がリフレッシュされる。このメカニズムは、曝露時間が、堆積及び反応物質の完全な表面飽和を確実にするために、少なくとも十分長ければ、すべての曝露表面のコンフォーマル堆積のために設計されている。
いくつかの実施例では、膜４０８の厚さは、１０ｎｍ以下、５ｎｍ以下、４ｎｍ以下、１ｎｍ〜２ｎｍの間、２ｎｍ〜４ｎｍの間、４ｎｍ〜６ｎｍの間、６ｎｍ〜８ｎｍの間、又は、２ｎｍ〜６ｎｍの間である。
プロセスフロー３はさらに、３０４において、底部４０３に膜４０８を形成するために、側壁部４０１及びフィールド領域４１１から膜４０８を選択的に除去するステップを含む。これは、図４Ｃに模式的に示されている。いくつかの実施形態によれば、膜４０８は、エッチングによって、例えばプラズマエッチングによって除去することができる。エッチングガス及びエッチング条件は、側壁部４０１及びフィールド領域４１１からの膜４０８の効率的な除去を提供する観点から選択することができる。いくつかの実施例では、エッチング条件は、フィールド領域４１１上及び側壁部４０１上の膜４０８と比較して、底部４０３上の膜４０８により少ないエッチング種を提供するために、適合されることができる。
本発明のいくつかの実施形態によれば、プロセス矢印３０６によって示されるように、ステップ３０２及び３０４は、膜４０８が凹状フィーチャ４０４内で所望の厚さを有するまで、少なくとも１回繰り返されてもよい。一実施例では、図４Ｄに示すように、凹状フィーチャ４０４は、少なくとも実質的に膜４０８で充填されてもよい。
図５は、本発明の一実施形態により基板を処理するためのプロセスフローチャートであり、図６Ａ〜図６Ｄは、本発明の一実施形態による基板の処理方法を断面図によって概略的に示す。
プロセスフロー５は、５００において、第１層６２０及び第１層６２０上の第２層６０２を含む基板６００を提供するステップを含む。第２層６０２は、第１層６２０を貫通して延在する凹状フィーチャ６０４を有する。凹状フィーチャ６０４は、開口部６０６、底部６０３、及び、側壁部６０１を有する。凹状フィーチャ６０４は、例えば、２００ｎｍ未満、１００ｎｍ未満、５０ｎｍ未満、２５ｎｍ未満、２０ｎｍ未満、１０ｎｍ未満の幅６０７を有することができる。他の実施例では、凹状フィーチャ６０４は、５ｎｍと１０ｎｍの間、１０ｎｍと２０ｎｍとの間、２０ｎｍと５０ｎｍとの間、５０ｎｍと１００ｎｍとの間、１００ｎｍと２００ｎｍとの間、１０ｎｍと５０ｎｍの間、又は、１０ｎｍと１００ｎｍとの間の幅６０７を有することができる。幅６０７は、クリティカルディメンジョンとも呼ばれる。凹状フィーチャ６０４は、例えば、２５ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍ、又は、２００ｎｍを超える深さを有することができる。凹状フィーチャ６０４は、周知のリソグラフィ及びエッチングプロセスを用いて形成することができる。
一実施形態によれば、第１層６２０及び第２層６０２は同じ材料を含むことができる。従って、底部６０３及び側壁部６０１は同じ材料を含むことができる。別の実施形態によれば、第１層６２０及び第２層６０２は、異なる材料を含むことができる。例えば、底部６０３及び側壁部６０１は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、高比誘電率材料、低比誘電率材料、及び、超低比誘電率材料からなる群から選択されてもよい。一実施例では、高比誘電率材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及びＡｌ２Ｏ３からなる群から選択されてもよい。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
プロセスフロー５は、５０２において、凹状フィーチャ６０４を膜６０８で充填するステップをさらに含む。これを図６Ｂに概略的に示す。充填するステップはさらに、フィールド領域６１１上に膜６０８を堆積させる。例えば、膜６０８の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択できる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、高比誘電率材料、低比誘電率材料、及び、超低比誘電率材料からなる群から選択されてもよい。一実施例では、高比誘電率材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、及び、Ａｌ２Ｏ３からなる群から選択されてもよい。別の実施形態によれば、膜４０８は、金属酸化膜、金属窒化膜、金属酸窒化膜、金属シリケート膜、及び、それらの組み合わせからなる群から選択されてもよい。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。いくつかの実施例では、膜６０８は、ＰＶＤ、スパッタリング、又は、ＣＶＤによって堆積させることができる。基板温度、ガス圧力、及びプラズマ出力などの堆積条件は、堆積前駆体の表面移動度を制御し、最適な非コンフォーマル性を達成するように選択することができる。
一実施例では、膜６０８は、膜は金属酸化物膜を含み、この金属酸化物は、原子層堆積（ＡＬＤ）を用いて、ａ）基板を含むプロセスチャンバ内に金属含有前駆体をパルシングするステップと、ｂ）プロセスチャンバを不活性ガスでパージするステップと、ｃ）プロセスチャンバ内に酸素含有前駆体をパルシングするステップと、ｄ）プロセスチャンバを不活性ガスでパージするステップと、ｅ）ステップａ）〜ｄ）を少なくとも１回繰り返すステップと、によって堆積される。
典型的には、凹状部を充填するためにＡＬＤプロセスを使用すると、充填された凹状部の垂直中央において、凹状部壁の両側に堆積するＡＬＤ層が接触し、望ましくない継ぎ目が生じる。この継ぎ目は、膜密度の低い領域である。ＡＬＤ成長表面の集中は、反応物質の最終曝露がさらなる成長を制限するリガンドの除去を防ぐからである。ＡＬＤがほぼ凹状部を充填するにもかかわらず、継ぎ目は、ほとんどの場合、ＡＬＤプロセスが許容可能な充填をそれ自体で提供することを防止する。
プロセスフロー５はさらに、５０４において、凹状フィーチャ６０４の底部上の膜６０８を形成するために、凹状フィーチャ６０４の側壁部及びフィールド領域６１１から膜６０８を選択的に除去するステップをさらに含む。これは図６Ｃに概略的に示される。膜６０８は、等方性ドライエッチングプロセスを用いてエッチングされることができる。
本発明のいくつかの実施形態によれば、プロセス矢印５０６によって示されるように、ステップ５０２及び５０４は、膜６０８が凹状フィーチャ６０４内で所望の厚さを有するまで、少なくとも１回繰り返されてもよい。図６Ｄに示すように、凹状フィーチャ６０４は、膜６０８で充填されてもよい。
凹状フィーチャ内で膜をボトムアップで又は下から上に形成するための複数の実施形態が説明されている。本発明の実施形態の前述の説明は、例示及び説明のために提示されたものである。これは、包括的であることを意図するものではなく、開示された詳細な形態に本発明を限定することを意図するものではない。本明細書及び特許請求の範囲は、説明の目的のためだけに用いられ、限定するものとして解釈されるべきではない用語を含む。当業者は、上記教示に照らして、多くの変更及び変形が可能であることを理解することができる。従って、本発明の範囲は、この詳細な説明によってではなく、添付の特許請求の範囲によって限定されることが意図される。

Claims (20)

  1. 基板処理方法であって、
    ａ）第１層及び該第１層の上の第２層を含む基板を提供するステップであって、前記第２層は、該第２層を貫通して延在する凹状フィーチャを有するステップと、
    ｂ）前記基板の上に非コンフォーマルなマスク層を堆積させるステップであって、前記マスク層は前記凹状フィーチャの開口部にオーバーハングを有するステップと、
    ｃ）前記開口部に前記オーバーハングの少なくとも一部を維持しながら、前記凹状フィーチャの底部から前記マスク層を除去するステップと、
    ｄ）前記凹状フィーチャの前記底部に膜を選択的に堆積させるステップと、
    ｅ）前記基板から前記マスク層のオーバーハングを除去するステップと、
    を含む方法。
  2. 前記膜が前記凹状フィーチャ内で所望の厚さを有するまで、ステップｂ）〜ｅ）を少なくとも１回繰り返すステップを、さらに含む請求項１に記載の方法。
  3. 前記凹状フィーチャが前記膜で少なくとも実質的に満たされるまで、ステップｂ）〜ｅ）を繰り返すステップを、さらに含む請求項１に記載の方法。
  4. 前記第１層及び第２層が同じ材料を含む、請求項１に記載の方法。
  5. 前記第１層及び第２層が異なる材料を含む、請求項１に記載の方法。
  6. 前記非コンフォーマルなマスク層は、物理蒸着（ＰＶＤ）又はスパッタリングによって堆積される、請求項１に記載の方法。
  7. 前記膜が、原子層堆積（ＡＬＤ）を使用して堆積される、請求項１に記載の方法。
  8. 前記膜は金属酸化物の膜を含み、
    前記金属酸化物は、原子層堆積（ＡＬＤ）を用いて、
    １）前記基板を含むプロセスチャンバ内に金属含有前駆体をパルシングするステップと、
    ２）前記プロセスチャンバを不活性ガスでパージするステップと、
    ３）前記プロセスチャンバ内に酸素含有前駆体をパルシングするステップと、
    ４）前記プロセスチャンバを不活性ガスでパージするステップと、
    ５）ステップ１）〜４）を少なくとも１回繰り返すステップと、
    によって堆積される、請求項１に記載の方法。
  9. 基板処理方法であって、
    ａ）第１層及び該第１層の上の第２層を含む基板を提供するステップであって、前記第２層は、該第２層を貫通して延在する凹状フィーチャを有するステップと、
    ｂ）前記凹状フィーチャの側壁部及び底部に膜をコンフォーマルに堆積させるステップと、
    ｃ）前記底部の上の前記膜を形成するために前記側壁部から前記膜を選択的に除去するステップと、
    を備える方法。
  10. 前記膜が前記凹状フィーチャ内で所望の厚さを有するまで、ステップｂ）及びｃ）を少なくとも１回繰り返すステップを、さらに含む請求項１に記載の方法。
  11. 前記凹状フィーチャが前記膜で少なくとも実質的に満たされるまで、ステップｂ）及びｃ）を繰り返すステップを、さらに含む請求項９に記載の方法。
  12. 前記第１層及び第２層が同じ材料を含む、請求項９に記載の方法。
  13. 前記第１層及び第２層が異なる材料を含む、請求項９に記載の方法。
  14. 前記膜が、化学蒸着（ＣＶＤ）又は原子層堆積（ＡＬＤ）によって堆積される、請求項９に記載の方法。
  15. 基板処理方法であって、
    ａ）第１層及び該第１層の上の第２層を含む基板を提供するステップであって、前記第２層は、該第２層を貫通して延在する凹状フィーチャを有するステップと、
    ｂ）膜で前記凹状フィーチャを満たすステップと、
    ｃ）前記凹状フィーチャの底部上の前記膜を形成するために側壁部から前記膜を選択的に除去するステップと、
    を備える方法。
  16. 前記膜が前記凹状フィーチャ内で所望の厚さを有するまで、ステップｂ）及びｃ）を少なくとも１回繰り返すステップを、さらに含む請求項１５に記載の方法。
  17. 前記凹状フィーチャが前記膜で少なくとも実質的に満たされるまで、ステップｂ）及びｃ）を少なくとも１回繰り返すステップを、さらに含む請求項１５に記載の方法。
  18. 前記第１層及び第２層が同じ材料を含む、請求項１５に記載の方法。
  19. 前記第１層及び第２層が異なる材料を含む、請求項１５に記載の方法。
  20. 前記膜は、物理蒸着（ＰＶＤ）、スパッタリング、又は、化学蒸着（ＣＶＤ）によって堆積される、請求項１５に記載の方法。
JP2017079207A 2016-04-12 2017-04-12 凹状フィーチャ内の膜のボトムアップ形成方法 Active JP6466498B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662321481P 2016-04-12 2016-04-12
US62/321,481 2016-04-12

Publications (2)

Publication Number Publication Date
JP2017208534A true JP2017208534A (ja) 2017-11-24
JP6466498B2 JP6466498B2 (ja) 2019-02-06

Family

ID=59998825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017079207A Active JP6466498B2 (ja) 2016-04-12 2017-04-12 凹状フィーチャ内の膜のボトムアップ形成方法

Country Status (3)

Country Link
US (1) US10580650B2 (ja)
JP (1) JP6466498B2 (ja)
KR (1) KR102025981B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192793A (ja) * 2018-04-25 2019-10-31 東京エレクトロン株式会社 成膜装置、及び成膜方法
JP2019220656A (ja) * 2018-06-22 2019-12-26 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2020027926A (ja) * 2018-08-17 2020-02-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2020027925A (ja) * 2018-08-17 2020-02-20 東京エレクトロン株式会社 成膜方法及び成膜装置
CN112779520A (zh) * 2019-11-05 2021-05-11 有进科技材料股份有限公司 利用表面保护物质的薄膜形成方法
JP7563908B2 (ja) 2019-07-19 2024-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー トポロジー制御無定形炭素ポリマー膜を形成する方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102654856B1 (ko) * 2017-07-12 2024-04-03 어플라이드 머티어리얼스, 인코포레이티드 Si 갭충전을 위한 순환 컨포멀 증착/어닐링/에칭
US10741442B2 (en) * 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
US20200135464A1 (en) * 2018-10-30 2020-04-30 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
WO2024137313A1 (en) * 2022-12-19 2024-06-27 Lam Research Corporation Bottom-up gap fill using a liner

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273742A (ja) * 2003-03-07 2004-09-30 Fuji Electric Holdings Co Ltd 半導体ウエハの製造方法
US7482247B1 (en) * 2004-12-30 2009-01-27 Novellus Systems, Inc. Conformal nanolaminate dielectric deposition and etch bag gap fill process
JP2011255436A (ja) * 2010-06-07 2011-12-22 Toyota Motor Corp 貫通電極及びこれを用いた微小構造体、並びにそれらの製造方法
JP2012109537A (ja) * 2010-10-29 2012-06-07 Tokyo Electron Ltd 成膜装置
JP2015126161A (ja) * 2013-12-27 2015-07-06 東京エレクトロン株式会社 凹部を充填する方法及び処理装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128074A (ja) * 2002-09-30 2004-04-22 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100467023B1 (ko) * 2002-10-31 2005-01-24 삼성전자주식회사 자기 정렬 접촉 구조 및 그 형성 방법
US20040127014A1 (en) * 2002-12-30 2004-07-01 Cheng-Lin Huang Method of improving a barrier layer in a via or contact opening
TWI316282B (en) * 2003-07-23 2009-10-21 Nanya Technology Corp A method of fabricating a trench isolation with high aspect ratio
US7700474B2 (en) * 2006-04-07 2010-04-20 Tokyo Electron Limited Barrier deposition using ionized physical vapor deposition (iPVD)
DE102004020834B4 (de) 2004-04-28 2010-07-15 Qimonda Ag Herstellungsverfahren für eine Halbleiterstruktur
US7863179B2 (en) * 2006-10-31 2011-01-04 Lam Research Corporation Methods of fabricating a barrier layer with varying composition for copper metallization
US7262127B2 (en) * 2005-01-21 2007-08-28 Sony Corporation Method for Cu metallization of highly reliable dual damascene structures
KR100948078B1 (ko) * 2008-05-21 2010-03-16 주식회사 하이닉스반도체 반도체 장치의 제조방법
DE102010001403B4 (de) * 2010-01-29 2012-04-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Austauschgateverfahren auf der Grundlage eines Umkehrabstandhalters, der vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
KR101202690B1 (ko) * 2010-12-09 2012-11-19 에스케이하이닉스 주식회사 반도체장치의 측벽콘택 형성 방법
JP5893864B2 (ja) * 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
US9947666B2 (en) * 2012-01-20 2018-04-17 Micron Technology, Inc. Semiconductor device structures including buried digit lines and related methods
US9136278B2 (en) * 2013-11-18 2015-09-15 Micron Technology, Inc. Methods of forming vertically-stacked memory cells
US9449921B1 (en) * 2015-12-15 2016-09-20 International Business Machines Corporation Voidless contact metal structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273742A (ja) * 2003-03-07 2004-09-30 Fuji Electric Holdings Co Ltd 半導体ウエハの製造方法
US7482247B1 (en) * 2004-12-30 2009-01-27 Novellus Systems, Inc. Conformal nanolaminate dielectric deposition and etch bag gap fill process
JP2011255436A (ja) * 2010-06-07 2011-12-22 Toyota Motor Corp 貫通電極及びこれを用いた微小構造体、並びにそれらの製造方法
JP2012109537A (ja) * 2010-10-29 2012-06-07 Tokyo Electron Ltd 成膜装置
JP2015126161A (ja) * 2013-12-27 2015-07-06 東京エレクトロン株式会社 凹部を充填する方法及び処理装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7040257B2 (ja) 2018-04-25 2022-03-23 東京エレクトロン株式会社 成膜装置、及び成膜方法
JP2019192793A (ja) * 2018-04-25 2019-10-31 東京エレクトロン株式会社 成膜装置、及び成膜方法
JP2019220656A (ja) * 2018-06-22 2019-12-26 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20200000351A (ko) * 2018-06-22 2020-01-02 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US11965246B2 (en) 2018-06-22 2024-04-23 Tokyo Electron Limited Deposition method and deposition apparatus
KR102456827B1 (ko) * 2018-06-22 2022-10-19 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP7048433B2 (ja) 2018-06-22 2022-04-05 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2020027926A (ja) * 2018-08-17 2020-02-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7018849B2 (ja) 2018-08-17 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7065728B2 (ja) 2018-08-17 2022-05-12 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2020027925A (ja) * 2018-08-17 2020-02-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7563908B2 (ja) 2019-07-19 2024-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー トポロジー制御無定形炭素ポリマー膜を形成する方法
JP7036353B2 (ja) 2019-11-05 2022-03-15 イージーティーエム カンパニー リミテッド 表面保護物質を用いた薄膜形成方法
JP2021077860A (ja) * 2019-11-05 2021-05-20 ユージーンテック マテリアルズ カンパニー リミテッド 表面保護物質を用いた薄膜形成方法
CN112779520A (zh) * 2019-11-05 2021-05-11 有进科技材料股份有限公司 利用表面保护物质的薄膜形成方法

Also Published As

Publication number Publication date
US10580650B2 (en) 2020-03-03
US20170294312A1 (en) 2017-10-12
JP6466498B2 (ja) 2019-02-06
KR20170116985A (ko) 2017-10-20
KR102025981B1 (ko) 2019-09-26

Similar Documents

Publication Publication Date Title
JP6466498B2 (ja) 凹状フィーチャ内の膜のボトムアップ形成方法
JP6337165B2 (ja) 堆積プロセス及びエッチングプロセスを使用する凸状フィーチャ及び凹状フィーチャのための選択的膜形成
CN110678981B (zh) 3d-nand器件中用于字线分离的方法
US7176090B2 (en) Method for making a semiconductor device that includes a metal gate electrode
EP2378543A2 (en) Method of forming semiconductor patterns
TWI815325B (zh) 3d nand蝕刻
JP6386133B2 (ja) ラップアラウンド接点集積方式
TWI656580B (zh) 凹入特徵部中之膜的由下而上沉積方法
JP6946463B2 (ja) ワードライン抵抗を低下させる方法
US11170992B2 (en) Area selective deposition for cap layer formation in advanced contacts
TWI329340B (en) Method for manufacturing semiconductor device
TWI846930B (zh) 沉積製程
TW202301437A (zh) 利用烷氧化鋁氧化劑的半導體裝置用鋁氧化物膜之原子層沉積

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190109

R150 Certificate of patent or registration of utility model

Ref document number: 6466498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250