[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2017139461A - 湿気に対して保護されたハイブリッド電子デバイス及び湿気に対してハイブリッド電子デバイスを保護する方法 - Google Patents

湿気に対して保護されたハイブリッド電子デバイス及び湿気に対してハイブリッド電子デバイスを保護する方法 Download PDF

Info

Publication number
JP2017139461A
JP2017139461A JP2017013825A JP2017013825A JP2017139461A JP 2017139461 A JP2017139461 A JP 2017139461A JP 2017013825 A JP2017013825 A JP 2017013825A JP 2017013825 A JP2017013825 A JP 2017013825A JP 2017139461 A JP2017139461 A JP 2017139461A
Authority
JP
Japan
Prior art keywords
layer
inorganic material
electronic component
interconnect
against humidity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017013825A
Other languages
English (en)
Other versions
JP7160518B2 (ja
Inventor
フランソワ・マリオン
Francois Marion
トニー・メンドロン
Maindron Tony
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Thales SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Thales SA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2017139461A publication Critical patent/JP2017139461A/ja
Application granted granted Critical
Publication of JP7160518B2 publication Critical patent/JP7160518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Chemical Vapour Deposition (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】従来の封止材料単独では気候ストレスに良好な耐性を提供しない。
【解決手段】湿気に対して保護されたハイブリッド電子デバイス及び湿気に対してハイブリッド電子デバイスを保護する方法。
本方法はそれぞれ二つの対向する表面を有する第一電子部品及び第二電子部品を含むデバイスの湿気に対する保護に関し、上記表面は：
−１０マイクロメートル未満のゼロでない距離で分離され；
−１００ｍｍ２超の領域を有し；
−物質がない空間によって互いに離間された電気的相互接続要素の組立てによって接続されている。
本方法は、少なくとも上記相互接続要素を覆う無機材料の層を形成するためにデバイス上へと薄い原子層の堆積物を適用するステップを含み、無機材料の層は１０−３ｇ／ｍ２／日以下の水蒸気透過性を有する。
【選択図】図６

Description

本発明は、二つの組み立てられた部品間の接続の信頼性の向上に関する。
本発明はより詳細には、二つの部品間の垂直相互接続を形成する、所謂「フリップチップ」技術に係る二つの電子部品の組立てにおける用途を見出す。従って本発明は、所謂「チップオンチップ」、「チップオンウェハ」、及び「ウェハオンウェハ」の組立てにおける特定の用途を見出す。
本発明は、非常に小さなピッチを有する金属パターン用の、特に、例えば多量の接続を備える大きな異種検出アレイ、コールドハイブリダイズされた温度感受性検出アレイ、または機械的応力に敏感な検出アレイも等の非常に寸法が大きく、非常に小さなピッチを有する撮像装置の製造用の相互接続を必要とするデバイスに有利に当てはまる。本発明は、異なる材料からなる回路の積層体を備え、従って熱応力に敏感な、所謂「３Ｄ」構造にも有利に当てはまる。本発明は、少数の光子、特に単一の光子を検出可能な高感度検出器に特に当てはまる。
本発明は部品のコールドハイブリダイゼーションにも当てはまる。
所謂「フリップチップ」技術による、例えば熱圧着による二つの電子部品の組立ては、通常、所定の接続パターンに従って第一電子部品の表面上と、第二部品の表面上に導電性ソルダーボールを形成するステップを備える。第一部品はそれから、それらの各ソルダーボールを整列させるように第二部品上に配置され、その後、組立体は押圧され、加熱される。ボールは接触するように配置され、それから変形し、溶解して、一般的に薄切りの形態である電子部品の主平面に垂直な電気的相互接続を形成する。
１マイクロメートルから１０マイクロメートルの範囲の距離で分離され、１００ｍｍ２超の相互に対向する領域を有する（例えば、互いに対向する１０ミリメートルの辺の長さを有する二つの正方形の表面）二つの電子部品を備えるデバイスが、従って一般的に得られる。通常、相互接続の表面密度は１０１０／ｍ２〜１０１２／ｍ２の範囲内である。
このタイプの組立ての問題は、ハイブリダイゼーションによって得られた垂直相互接続は熱応力に敏感であり、そしてこれは第一及び第二部品が異なる材料からなるので尚更である。本当に、部品はほとんどの場合異なる熱膨張係数を有し、そのために温度変化の効果の下で、相互接続は、それらを脆化させ、それらを破壊するせん断へと提出される。
ハイブリッドされた組立体の熱機械的信頼性を高め、環境に対する相互接続の保護を提供するために、「アンダーフィル（ｕｎｄｅｒｆｉｌｌ）」として知られる樹脂層で二つの部品を分離する空間を充填することが一般に提供され、この空間を充填する行為は「アンダーフィリング（ｕｎｄｅｒｆｉｌｌｉｎｇ）」として知られている。従ってこのせん断力は二つのハイブリダイズされた部品を分離する層全体にわたって分配され、もはや相互接続上だけではなく、従って後者は効果的に保護される。それから「封止されたフリップチップ」が言及される。例えば、「Ｕｎｄｅｒｆｉｌｌ ｍａｔｅｒｉａｌ ｓｅｌｅｃｔｉｏｎ ｆｏｒ ｆｌｉｐ ｃｈｉｐ ｔｅｃｈｎｏｌｏｇｙ」、Ｄｉａｎａ Ｃ．Ｃｈｉａｎｇ著、論文（修士）、マサチューセッツ工科大学、材料科学及び工学専攻、１９９８年の文書が参照され得る。
ソルダーボールでハイブリダイズされた二つの部品を分離する容積を充填するための二つの技術が知られている：第一は「高速フロー」として知られており、第二は「フローなし」として知られている。そのような技術は、例えば、「Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ａ Ｎｏ−Ｆｌｏｗ Ｕｎｄｅｒｆｉｌｌ Ｅｎｃａｐｓｕｌａｎｔ Ｄｕｒｉｎｇ ｔｈｅ Ｓｏｌｄｅｒ Ｒｅｆｌｏｗ Ｐｒｏｃｅｓｓ」、Ｃ．Ｐ．Ｗｏｎｇ著、電子部品及び技術カンファレンスのプロシーディング、１９９８年、１２５３−１２５９頁の文書中に記述されている。
「フリップチップ」組立てに続く「高速フロー」技術によるアンダーフィルがここで図１〜４との関係で記述される。
第一ステップ（図１）で、その表面の一つ１４ａ上にソルダーボール１２ａが提供された第一電子部品１０ａが、その表面の一つ１４ｂ上にソルダーボール１２ｂがやはり提供された第二電子部品１０ｂと整列される。それから金属形成ボール１２ａ、１２ｂの融点以上の温度に組立体の温度を更に上げることによって、描写された矢印によって示されたように第二部品に圧力が印加される。それからボール１２ａ、１２ｂは熱圧着によって互いに結合して相互接続１６を形成する（図２）。次のステップの間（図３）に、通常、相互接続１６を洗浄するための脱酸素フローの適用に続いて、電気絶縁性液状樹脂１８が第一部品１０ａの表面１４ａ上にディスペンサ２０によって堆積される。それから樹脂１８は平行表面１４ａ、１４ｂの対向領域を分離する容積２０へと毛細管現象によって移動し、この容積２０を完全に充填して終了し、従って電気的相互接続１６を取り囲む（図４）。それから、通常、熱処理の適用または「硬化（ｃｕｒｉｎｇ）」によって樹脂１８は固化される。それからハイブリダイズされたデバイスを外部の要素（示されていない）に接続する最後のステップが、例えば、この目的のために第一部品１０ａ上に提供された接続領域２２をワイヤ２４と接続することによって実行される（図５）（所謂「ワイヤボンディング」接続）。
知られている通り、樹脂は、例えばエポキシ接着剤等の主成分としての接着剤と、樹脂の粘度を調整可能にし、樹脂の熱処理中に気化する溶媒との混合物である。この混合物は、硬化剤、特に重合剤、例えば触媒、光開始剤若しくは熱開始剤、及び／又は樹脂と接触する部品の表面上の樹脂の結合性及び濡れ性を高める表面材、例えばシラン、及び／又は通常「フィラー」と呼ばれる、樹脂の熱膨張係数を調整するための粒子を含んでもよい。
「封止されたフリップチップ」技術によって提示された第一の問題は、充填樹脂中のポリマーの存在である。現在、ポリマーは本質的に「タイトでない」、つまりポリマーは湿気に対する長期のバリアを形成することができない。更に、デバイスが著しい熱暴走に提出されたときに、湿気に対する能力は大きく低下する。より詳細には、吸着された湿気の存在下で相互接続１６の腐食を観測することができる。実際に、相互接続は一般的に金属材料（はんだ、金属間化合物、結合金属、はんだ拡散バリア金属等）の複雑な積層体から形成され、それによってそのような構造は湿気の存在下で加速した腐食に有利に働く化学ポテンシャルを有する。
更に、湿気は、湿気が吸収された後の封止樹脂の膨潤を暗示し、それは部品を分離する傾向にある機械的応力を誘発し、結果として早期に相互接続１６を破壊する。
「Ｕｎｄｅｒｆｉｌｌ ｍａｔｅｒｉａｌ ｓｅｌｅｃｔｉｏｎ ｆｏｒ ｆｌｉｐ ｃｈｉｐ ｔｅｃｈｎｏｌｏｇｙ」、Ｄｉａｎａ Ｃ．Ｃｈｉａｎｇ著、論文（修士）、マサチューセッツ工科大学、材料科学及び工学専攻、１９９８年 「Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ａ Ｎｏ−Ｆｌｏｗ Ｕｎｄｅｒｆｉｌｌ Ｅｎｃａｐｓｕｌａｎｔ Ｄｕｒｉｎｇ ｔｈｅ Ｓｏｌｄｅｒ Ｒｅｆｌｏｗ Ｐｒｏｃｅｓｓ」、Ｃ．Ｐ．Ｗｏｎｇ著、電子部品及び技術カンファレンスのプロシーディング、１９９８年、１２５３−１２５９頁
従って、従来の封止材料単独では気候ストレスに良好な耐性を提供しない。
本発明は、特に「フリップチップ」タイプのハイブリダイゼーションの文脈において、互いの上に配置された二つの部品を接続する相互接続の湿気に対する高まった耐性を提供することを目的とする。
この目的のために、本発明はそれぞれ二つの対向する表面を有する第一及び第二電子部品を備えるデバイスを湿気に対して保護する方法であって、前記表面は：
−１０マイクロメートル未満のゼロでない距離で分離され、
−１００ｍｍ２超の領域を有し、
−物質がない空間によって互いに離間した電気的相互接続要素の組立てによって接続される、方法を目的とする。
本発明によると、本方法は、少なくとも前記相互接続要素を覆う無機材料の一層を形成するためにデバイス上へと薄い原子層の堆積物を適用するステップを備え、無機材料の層は１０−３ｇ／ｍ２／日以下の水蒸気透過率を有する。
無機材料は、本発明の意味において、イオン結合または共有結合を有する無機材料又はセラミック材料を意味し、特に、その機械抵抗及び耐熱性を特徴とし（例えば耐火材料）、水蒸気バリアとしてのその優れた品質を特徴とする無機材料を意味する。電気的相互接続を防水処理するのに用いられる無機材料の中で、誘電体酸化物及び／又は窒化物、特にＴｉＯ２、ＺｒＯ２、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘＮｙ、ＺｎＳｅ、ＺｎＯ、Ｓｂ２Ｏ３の式を有するもの、アルミニウム酸化物（例えばＡｌ２Ｏ３）、並びに透明導電酸化物（または「ＴＣＯ」、例えば、インジウム−スズ酸化物（「ＩＴＯ」）、又はアルミニウム亜鉛酸化物（「ＡＺＯ」）に言及することができる。
換言すれば、本発明は、例えば「フリップチップ」技術によって組み立てられた二つの部品の相互接続を防水処理するステップを備え、そのような防水処理は、ハイブリダイゼーション後ではあるが樹脂による封止の前に行われる。従って相互接続の表面は無機材料、従って、水中で腐食できず、且つ効率的な水バリアを形成する材料で覆われる。更に、防水処理材料は金属に強い付着力を有する。最終的に、相互接続は腐食されないので、従って相互接続は湿気によって誘発された樹脂膨潤に対してより良好な耐性を有する。
従来の気相堆積技術（例えば、ＰＶＤ、ＣＶＤ、またＡＬＤも）は、非常に大きなアスペクト比を持つ容積内に配置された相互接続を封止するのに適合されていないことが更に考慮される。実際に、相互接続は非常に高い表面密度を有するので、ハイブリダイズされたデバイスの端、即ち二つの部品の間の容積への蒸気の入口からデバイスの中央に収容された相互接続の「直接」のパスは存在しない。特に、これらの相互接続のそれぞれについて、それを気相からマスクする大量の相互接続が存在する。加えて、アンダーフィルは二つの部品の間を前進するために毛細管現象を用いて、常に液相で実施されることに注意されたい。特に、従来技術では、そのような技術は数十マイクロメートルの材料の厚さを堆積することができ、従って、二つのハイブリダイズされた部品間の通常の距離（１μｍから１０μｍ）よりもずっと大きな厚さであるにもかかわらず、アンダーフィルのために気相堆積技術を用いることが提供されていない。これは特に、大量の相互接続によって横断されている二つの部品間の容積は毛細管現象によってのみアクセス可能であると考えられていることを意味し、気相堆積は反対に気相のために空洞の壁への直接パスを提供する、物質がない空洞を堆積又は充填するために使用される。
ここで、本発明は、相互接続の表面密度が１０１０／ｍ２超であり、１０３以上のアスペクト比（この値は例えば１０ミリメートルの辺の長さを有し、１０マイクロメートル離間された正方形である対向する表面に対応する）を有する容積中に収容された相互接続上に無機材料の一層を堆積することに成功した。
特定の実施形態によると、無機材料の層は１０ナノメートルから１００ナノメートルの範囲の厚さを有し、特にアルミナ（Ａｌ２Ｏ３）からなる無機材料についてである。１０ナノメートルの厚さによって相互接続の良好な防水処理が可能である。１００ナノメートルを超えると、防水処理の観点で重大な利益は得られないことを更に観察することができる。
ある実施形態によると、
−薄い原子層の堆積物の適用は、チャンバー内に構造物を配置するステップと、無機材料の層の形成のための反応ガスを前記チャンバー内へと注入するステップとを備え、
−反応ガスの注入はチャンバー内でポンピングすることなく実行される。
換言すると、堆積中、チャンバーは、従来のＡＬＤの場合のようにＡＬＤで使用される前駆体の連続的なフローによって横断されない。実際に、この従来のポンピング動作モードでは、種（ｓｐｅｃｉｅｓ）は、部品と相互接続との間の容積によってつくられた凸凹内へと全領域に拡散する時間がないかもしれない。そのような凸凹によって妨げられたガスフローが更に存在するかもしれず（例えば渦の生成）、不均一な堆積層または被覆されていない部分さえも生じてしまう。ポンピングを停止することによって、ガスのかく乱を起こすことなく種は拡散する時間を有する。
ある実施形態によると、本方法は二つの部品の対向する表面を分離する物質がない空間を完全に充填する充填材料を堆積するステップを備え、充填材料の堆積は相互接続要素上に無機材料の層を堆積した後で実行される。
本発明は、それぞれ二つの対向する表面を有する第一電子部品及び第二電子部品を備えるデバイスであって、前記表面が
−１０マイクロメートル未満のゼロでない距離によって分離されており、
−１００ｍｍ２超の領域を有し、
−１セットの異なる電気的相互接続要素によって接続されている、デバイスも目的としている。
本発明によると、デバイスは前記相互接続要素を少なくとも覆う無機材料の層を備え、無機材料の層は１０−３ｇ／ｍ２／日以下の水蒸気透過性を有する。
そのようなデバイスはこれらの相互接続の腐食に対して信頼性がずっと高く、従って寿命が延びる。
ある実施形態によると、無機材料はＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘＮｙ、ＺｎＳｅ、ＺｎＯ、Ｓｂ２Ｏ３の式を有する化合物、アルミニウム酸化物、並びに透明導電酸化物（ＴＣＯ）を含む群から選択される。
ある実施形態によると、無機材料の層は１０〜１００ナノメートルの範囲の厚さを有する。
ある実施形態によると、デバイスは二つの部品の対向する表面を分離する空間を完全に充填する充填材料を備える。
本発明は添付図面と関連してほんの一例として提供される以下の記述を読むことで、よりよく理解されるだろう。ここで同じ参照番号は同じ又は同様の要素を示す。
上で議論されたような従来技術に係る「フリップチップ」技術でハイブリダイズされたデバイスを製造する方法を描写する簡略化された断面図である。 上で議論されたような従来技術に係る「フリップチップ」技術でハイブリダイズされたデバイスを製造する方法を描写する簡略化された断面図である。 上で議論されたような従来技術に係る「フリップチップ」技術でハイブリダイズされたデバイスを製造する方法を描写する簡略化された断面図である。 上で議論されたような従来技術に係る「フリップチップ」技術でハイブリダイズされたデバイスを製造する方法を描写する簡略化された断面図である。 上で議論されたような従来技術に係る「フリップチップ」技術でハイブリダイズされたデバイスを製造する方法を描写する簡略化された断面図である。 電気的相互接続を防水処理するステップを備える、本発明に係る「フリップチップ」技術でハイブリダイズされたデバイスを製造する方法を描写する簡略化された断面図である。 電気的相互接続を防水処理するステップを備える、本発明に係る「フリップチップ」技術でハイブリダイズされたデバイスを製造する方法を描写する簡略化された断面図である。 電気的相互接続を防水処理するステップを備える、本発明に係る「フリップチップ」技術でハイブリダイズされたデバイスを製造する方法を描写する簡略化された断面図である。
図６〜８を参照すると、電気的相互接続１６を備える二つのハイブリダイズされた電子部品１０ａ、１０ｂを備えるデバイス３０を製造する方法は、例えば図１及び２との関係で記述されたような従来技術と同様に開始する。このデバイスは、例えば１マイクロメートルから１０マイクロメートルの範囲の距離によって分離され、１００ｍｍ２よりも広い相互に対向する領域（例えば互いに対向する１０ミリメートルの辺の長さを有する二つの正方形の表面）を有し、１０１０／ｍ２〜１０１２／ｍ２の範囲の相互接続の表面密度を有する、二つの電子部品を備える。
ハイブリダイゼーションが終わると、封止材料１８を適用する前に、無機層で電気的相互接続１６を防水処理するステップが「ＡＬＤ」を用いて実行される。
知られている通り、ＡＬＤは超薄層を得るために、チャンバーまたは「反応チャンバー」内に配置された表面を異なる化学前駆体に連続的に曝すステップを備える原子層堆積技術である。原子層の堆積は通常４ステップで生じる：
ａ）チャンバー内に第一ガス前駆体を注入して、化学吸着種と他の物理吸着種とからなる単層の形成を表面上で起こさせるステップ；
ｂ）未反応の任意の種と、生じ得る反応副産物とを除去するために、例えば超高純度窒素を伴う一掃によって反応チャンバーをパージするステップ；
ｃ）チャンバー内に第二ガス前駆体を注入して、表面上に所望の材料の層の形成を起こさせるステップ；
ｄ）未反応の種と生じ得る反応副産物とを除去するためにチャンバーをパージするステップ。従来、チャンバーのポンピングは、前駆体の注入中にチャンバー内でそのフローを起こすために実行される。
有利に、デバイス３０はチャンバー内、特に支持３２上に配置され、ガスのかく乱を起こすことなく部品１０ａ、１０ｂ間の容積２０中を全体的に拡散する前駆体中にデバイスが包まれるように、ポンピングなしで前駆体の注入が実施される。従って、デバイス３０の全ての露出された表面にわたってと、従って相互接続１６上に堆積された層３４が得られる（図６）。
ＡＬＤによって堆積された無機材料の層は有利には電気絶縁層であり、特にＴｉＯ２、ＺｒＯ２、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘＮｙ、ＺｎＳｅ、ＺｎＯ、Ｓｂ２Ｏ３の式の材料、アルミニウム酸化物（例えばＡｌ２Ｏ３）、及び透明導電酸化物（または「ＴＣＯ」、例えばインジウムスズ酸化物（「ＩＴＯ」）またはアルミニウム亜鉛酸化物（「ＡＺＯ」））の層であり、特に１０ナノメートルから１００ナノメートルの範囲の厚さを有する。このように１０−３ｇ／ｍ２／日以下の水蒸気透過性を有する層が得られる。
有利には、Ａｌ２Ｏ３、ＴｉＯ２、またはＺｒＯ２の層が堆積される。これらの材料は、その防水性に加えて、現在充填用に用いられている樹脂と良好な濡れ性を有し、これによって毛細管現象による樹脂の前進を助ける。
第一変形例において、層３４は単一材料からなる。
第二変形例において、層３４はナノラミネートと呼ばれる異なる無機材料の多層であり、異なる透過性を組み合わせること、または異なる材料の層を堆積することによって層内のガス拡散パス妨げることを可能にする。有利に、層３４はＡｌ２Ｏ３／ＴｉＯ２の二層またはＡｌ２Ｏ３／ＺｒＯ２の二層である。二層は特に相互接続と接触している層（例えばＡｌ２Ｏ３）を湿度に安定な材料で不動態化することを可能にする。
防水層３４の絶縁特性によって、デバイスの接続領域２２は電気接続に、特にワイヤボンディングによってアクセス可能ではない。従ってこの方法は、有利には図７の矢印によって描写されたようなデバイスの主平面に垂直な方向で等方性エッチングを実施することによる、接続領域２２の少なくとも一つの露出を伴って続行する。そのような等方性エッチングの結果、第二部品１０ｂの上面の防水層の部分と、第二部品１０ｂに対向しない第一部品１０ａの防水層３４の部分とを除去し、従って、接続領域２２を覆う層３４の部分を除去する。等方性エッチングは例えばイオン加工（一方向イオンによる衝突）、等方性プラズマエッチング等である。必要な場合、例えば等方性エッチング中にデバイス３０を傾斜させることによって、相互接続１６に到達するまでエッチングするのを防ぎつつ、デバイスの側縁３６もまた露出される。
相互接続１６が防水加工されると、本製造方法は、従来通り、例えば図３〜５との関係で記述された、部品間の容積２０の樹脂１８による充填と領域２２の接続とを伴って続行する。このように、防水層３４で封止されたその相互接続を有し、樹脂１８で充填された電子部品１０ａ、１０ｂ間のその容積２０を有する、ハイブリダイズされたデバイスが得られる（図８）。
数値例として、本防水処理方法は、金の層で被覆され、それぞれピクセルアレイのインジウムボールへと挿入されたマイクロチューブが提供されたＣＭＯＳ制御アレイ上でハイブリダイズされた、１０マイクロメートルピッチの１７４６×１０００ピクセルのアレイ（そして従って同数の相互接続）を備えるプロジェクタのディスプレイで試験され、従って相互接続はボールへと挿入されたマイクロチューブから形成された。アクティブアレイの寸法は１７．４６ｍｍ×１０ｍｍであり、ピクセルアレイは５マイクロメートルの距離だけ制御アレイから離間された。そのようなハイブリダイゼーションは例えば文書ＷＯ２００９／１１５６８６及びＵＳ２０１１／００９４７８９に記述されている。本発明によって、各相互接続上にＡＬＤで２５ナノメートルのＡｌ２Ｏ３層が堆積され、本方法は最後に、例えば米国のＥｐｏｘｙ Ｔｅｃｈｎｏｌｏｇｙ社の「Ｅｐｏｔｅｋ ３５３ＮＤ」等の樹脂を用いて、毛細管現象によってアンダーフィルする。
上記に照らして、本発明は任意のタイプの「フリップチップ」ハイブリダイゼーション（ボールの熱圧着、雌要素への雄要素の挿入、比較的低延性のボールへの中実要素または中空要素の挿入、室温又は室温でない温度での挿入等）に当てはまることが理解されるべきである。
同様に、本発明は、相互接続が電気的であってもなくても、デバイスが「フリップチップ」ハイブリダイゼーションによって得られてもそうでなくても、相互接続によって接続された二つの対向する部品を備える任意のデバイスに当てはまる。
同様に、最後のアンダーフィルステップが記述されたものの、本発明はそのような封止が提供されないデバイスも含む。
１０ 電子部品
１２ ボール
１４ 表面
１６ 電気的相互接続
１８ 樹脂
２２ 接続領域
２４ ワイヤ
３０ デバイス

Claims (9)

  1. それぞれ二つの対向する表面を有する第一電子部品及び第二電子部品（１０ａ、１０ｂ）を備えるデバイスを湿気に対して保護する方法であって、前記表面が：
    −１０マイクロメートル未満のゼロではない距離で分離され；
    −１００ｍｍ２超の領域を有し；
    −物質がない空間によって互いに離間された電気的相互接続要素（１６）の組立てによって接続され、
    少なくとも前記相互接続要素を覆う無機材料の層（３４）を形成するためにデバイス上に薄い原子層の堆積物を適用するステップを備え、前記無機材料の層は１０−３ｇ／ｍ２／日以下の水蒸気透過性を有する、方法。
  2. 前記無機材料は、ＴｉＯ２、ＺｒＯ２、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘＮｙ、ＺｎＳｅ、ＺｎＯ、Ｓｂ２Ｏ３の式の化合物、アルミニウム酸化物、及び透明導電酸化物（ＴＣＯ）を含む群から選択される、請求項１に記載の方法。
  3. 前記無機材料の層は１０ナノメートルから１００ナノメートルの範囲の厚さを有する、請求項１または２に記載の方法。
  4. −薄い原子層の堆積物の適用が、チャンバー内に構造物を配置するステップと、無機材料の層の形成のために前記チャンバー内へと反応ガスを注入するステップとを備え、
    −反応ガスの注入はチャンバー内でポンピングすることなく実行される、請求項１から３のいずれか一項に記載の方法。
  5. 二つの部品の対向する表面を分離する物質がない空間を完全に充填する充填材料を堆積するステップを備え、前記充填材料の堆積が、相互接続要素上での無機材料の層の堆積後に実行される、請求項１から４のいずれか一項に記載の方法。
  6. それぞれ二つの対向する表面を有する第一電子部品及び第二電子部品を備えるデバイスであって、前記表面は：
    −１０マイクロメートル未満のゼロでない距離で分離され；
    −１００ｍｍ２超の領域を有し；
    −異なる電気的相互接続要素のセットによって接続されており、
    前記デバイスは前記相互接続要素を少なくとも覆う無機材料の層を備え、無機材料の層は１０−３ｇ／ｍ２／日以下の水蒸気透過性を有する、デバイス。
  7. 前記無機材料が、ＴｉＯ２、ＺｒＯ２、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘＮｙ、ＺｎＳｅ、ＺｎＯ、Ｓｂ２Ｏ３の式の化合物、アルミニウム酸化物、及び透明導電酸化物（ＴＣＯ）を含む群から選択される、請求項６に記載のデバイス。
  8. 前記無機材料の層が１０ナノメートルから１００ナノメートルの範囲の厚さを有する、請求項６又は７に記載のデバイス。
  9. 二つの部品の対向する表面を分離する空間を完全に充填する充填材料を備える、請求項６から８のいずれか一項に記載のデバイス。
JP2017013825A 2016-02-04 2017-01-30 湿気に対して保護されたハイブリッド電子デバイス及び湿気に対してハイブリッド電子デバイスを保護する方法 Active JP7160518B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1650873 2016-02-04
FR1650873A FR3047604B1 (fr) 2016-02-04 2016-02-04 Dispositif electronique hybride protege contre l'humidite et procede de protection contre l'humidite d'un dispositif electronique hybride

Publications (2)

Publication Number Publication Date
JP2017139461A true JP2017139461A (ja) 2017-08-10
JP7160518B2 JP7160518B2 (ja) 2022-10-25

Family

ID=55759811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017013825A Active JP7160518B2 (ja) 2016-02-04 2017-01-30 湿気に対して保護されたハイブリッド電子デバイス及び湿気に対してハイブリッド電子デバイスを保護する方法

Country Status (5)

Country Link
US (1) US9793141B2 (ja)
EP (1) EP3203511B1 (ja)
JP (1) JP7160518B2 (ja)
KR (1) KR102608794B1 (ja)
FR (1) FR3047604B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
FR3094561B1 (fr) 2019-03-25 2022-08-26 Commissariat Energie Atomique Procédé de fabrication d’une structure
EP4097758A1 (en) * 2020-01-28 2022-12-07 TDK Electronics AG Method of manufacturing and passivating a die
US20230084360A1 (en) * 2021-09-10 2023-03-16 Innolux Corporation Electronic device and manufacturing method thereof
EP4213199A1 (en) * 2022-01-14 2023-07-19 Nexperia B.V. Chip-scale packaged vertical semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137062A1 (en) * 1996-09-20 2003-07-24 Salman Akram Use of nitrides for flip-chip encapsulation
JP2007173386A (ja) * 2005-12-20 2007-07-05 Fujitsu Ltd 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2007250572A (ja) * 2006-03-13 2007-09-27 Seiko Epson Corp 圧電素子
JP2008042104A (ja) * 2006-08-10 2008-02-21 Sony Corp 電子装置及びその製造方法
JP2008113045A (ja) * 2008-02-04 2008-05-15 Texas Instr Japan Ltd 半導体装置の製造方法
WO2008114413A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited 半導体装置の製造方法
JP2009111280A (ja) * 2007-10-31 2009-05-21 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2011086705A (ja) * 2009-10-14 2011-04-28 Renesas Electronics Corp 半導体装置及びその製造方法
JP2013143559A (ja) * 2012-01-13 2013-07-22 Nichia Chem Ind Ltd 発光装置及び照明装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050103264A1 (en) * 2003-11-13 2005-05-19 Frank Jansen Atomic layer deposition process and apparatus
US7164520B2 (en) * 2004-05-12 2007-01-16 Idc, Llc Packaging for an interferometric modulator
WO2007052543A1 (ja) * 2005-11-04 2007-05-10 Unitika Ltd. 生分解性樹脂発泡シート、生分解性樹脂発泡体および生分解性樹脂成形容器
JP2009016383A (ja) * 2007-06-29 2009-01-22 Fujitsu Ltd パッケージドデバイスおよびパッケージドデバイス製造方法
US7781260B2 (en) * 2007-09-11 2010-08-24 Intel Corporation Methods of forming nano-coatings for improved adhesion between first level interconnects and epoxy under-fills in microelectronic packages and structures formed thereby
FR2928033B1 (fr) 2008-02-22 2010-07-30 Commissariat Energie Atomique Composant de connexion muni d'inserts creux.
JP5210663B2 (ja) * 2008-02-29 2013-06-12 旭化成株式会社 有機ｅｌ素子
EP2476784A1 (en) * 2011-01-18 2012-07-18 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method for manufacturing an electronic device by electrodeposition from an ionic liquid
US9220183B1 (en) * 2014-07-16 2015-12-22 International Business Machines Corporation Devices employing semiconductor die having hydrophobic coatings, and related cooling methods

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137062A1 (en) * 1996-09-20 2003-07-24 Salman Akram Use of nitrides for flip-chip encapsulation
JP2007173386A (ja) * 2005-12-20 2007-07-05 Fujitsu Ltd 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2007250572A (ja) * 2006-03-13 2007-09-27 Seiko Epson Corp 圧電素子
JP2008042104A (ja) * 2006-08-10 2008-02-21 Sony Corp 電子装置及びその製造方法
WO2008114413A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited 半導体装置の製造方法
JP2009111280A (ja) * 2007-10-31 2009-05-21 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2008113045A (ja) * 2008-02-04 2008-05-15 Texas Instr Japan Ltd 半導体装置の製造方法
JP2011086705A (ja) * 2009-10-14 2011-04-28 Renesas Electronics Corp 半導体装置及びその製造方法
JP2013143559A (ja) * 2012-01-13 2013-07-22 Nichia Chem Ind Ltd 発光装置及び照明装置

Also Published As

Publication number Publication date
EP3203511B1 (fr) 2020-01-29
FR3047604B1 (fr) 2018-02-02
JP7160518B2 (ja) 2022-10-25
US9793141B2 (en) 2017-10-17
US20170229321A1 (en) 2017-08-10
KR102608794B1 (ko) 2023-12-01
FR3047604A1 (fr) 2017-08-11
KR20170093069A (ko) 2017-08-14
EP3203511A1 (fr) 2017-08-09

Similar Documents

Publication Publication Date Title
JP7160518B2 (ja) 湿気に対して保護されたハイブリッド電子デバイス及び湿気に対してハイブリッド電子デバイスを保護する方法
US20230420313A1 (en) Seal for microelectronic assembly
CN101770958B (zh) 在芯片封装中的保护薄膜涂层
TWI343117B (en) Stacked chip semiconductor device and method for manufacturing the same
CN104465418B (zh) 一种扇出晶圆级封装方法
KR101191229B1 (ko) 적층형 집적회로들의 부식 제어
CN102969305B (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
JP2003258189A (ja) 半導体装置及びその製造方法
CN111433907A (zh) 具有多层囊封剂的半导体装置及相关联系统、装置与方法
TW201528427A (zh) 與互補式金屬氧化物半導體相容的晶圓接合層及製程
JP2018129475A (ja) 半導体装置及びその製造方法
US20220108970A1 (en) Semiconductor die with capillary flow structures for direct chip attachment
TWI375310B (en) Semiconductor chip having bumps on chip backside, its manufacturing method and its applications
CN101617387A (zh) 局部结合的方法和设备
US7239027B2 (en) Bonding structure of device packaging
CN102593070A (zh) 半导体芯片和用于制造半导体芯片的方法
CN105575917B (zh) 封装结构及其制法
TW202034466A (zh) 混合型半導體封裝結構及其製法
WO2011148445A1 (ja) 半導体装置及びその製造方法
WO2023133977A1 (zh) 一种半导体结构及一种半导体结构的制作方法
KR101573602B1 (ko) Oled 봉지구조 및 그 제작방법
TW201039414A (en) Package substrate structure and flip-chip package structure and methods of fabricating the same
TW200832629A (en) Multi-chip stack device with no need of spacer disposition and its application
KR20140067764A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211105

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220216

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220221

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220408

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220418

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220516

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220815

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220822

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220920

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221013

R150 Certificate of patent or registration of utility model

Ref document number: 7160518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150