JP2017199705A - 半導体素子内蔵基板 - Google Patents
半導体素子内蔵基板 Download PDFInfo
- Publication number
- JP2017199705A JP2017199705A JP2016086673A JP2016086673A JP2017199705A JP 2017199705 A JP2017199705 A JP 2017199705A JP 2016086673 A JP2016086673 A JP 2016086673A JP 2016086673 A JP2016086673 A JP 2016086673A JP 2017199705 A JP2017199705 A JP 2017199705A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- main surface
- sealing body
- insulating layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体素子から生じる熱を効率的に放熱することで、半導体素子が安定的に作動する半導体素子内蔵基板を提供することを課題とする。【解決手段】互いに対向する平坦な第１の主面１１ａおよび第２の主面１１ｂを有する樹脂封止体１１と、電極端子１０ａが複数形成された電極端子形成面１０ｂを有しており、第１の主面１１ａに電極端子形成面１０ｂが露出するように樹脂封止体１１に埋設された半導体素子１０と、電極端子形成面１０ｂおよび第１の主面１１ａを被覆するように積層された絶縁層１２と、絶縁層１２に複数形成されており電極端子１０ａを底面とするビアホール１５と、絶縁層１２表面および内部、ならびにビアホール１５内に形成された配線導体１３と、を備える半導体素子内蔵基板Ａであって、樹脂封止体１１の第２の主面１１ｂ表面に、放熱用の金属層１４を具備している。【選択図】図１
Description
本発明は、半導体素子を内蔵する半導体素子内蔵基板に関するものである。
図３に、従来の半導体素子内蔵基板Ｃの概略断面図を示す。
従来の半導体素子内蔵基板Ｃは、例えば半導体素子２０と、樹脂封止体２１と、樹脂保護層２２と、絶縁層２３と、配線導体２４と、を有している。
従来の半導体素子内蔵基板Ｃは、例えば半導体素子２０と、樹脂封止体２１と、樹脂保護層２２と、絶縁層２３と、配線導体２４と、を有している。
半導体素子２０の側面は、樹脂封止体２１に埋設されている。また、半導体素子２０の上面は、厚みが１０〜２０μｍ程度の樹脂保護層２２に被覆されている。樹脂保護層２２は、半導体素子２０を外部環境から保護するとともに、半導体素子内蔵基板Ｃに生じる反りを抑制している。
絶縁層２３は、半導体素子２０の下面および樹脂封止体２１の下面を覆うように形成されている。絶縁層２３は、上層の絶縁層２３ａおよび下層の絶縁層２３ｂで構成されており、各絶縁層２３ａ、２３ｂには複数のビアホール２５が形成されている。各絶縁層２３ａ、２３ｂの表面およびビアホール２５の内部には、配線導体２４が形成されている。ビアホール２５の内部に形成された配線導体２４は、ビア導体２６として機能し各絶縁層２３ａ、２３ｂに形成された配線導体２４間の導通をとっている。上層の絶縁層２３ａに形成されたビア導体２６は、半導体素子２０の電極端子２０ａと接続されている。
また、下層の絶縁層２３ｂに形成された配線導体２４の一部は、回路基板接続パッド２７を形成している。回路基板接続パッド２７には、この半導体素子内蔵基板Ｃが搭載される回路基板の電極が半田を介して接続される。
そして、半導体素子２０と回路基板との間で配線導体２４を介して電気信号の伝送をすることで半導体素子２０が作動する。
絶縁層２３は、半導体素子２０の下面および樹脂封止体２１の下面を覆うように形成されている。絶縁層２３は、上層の絶縁層２３ａおよび下層の絶縁層２３ｂで構成されており、各絶縁層２３ａ、２３ｂには複数のビアホール２５が形成されている。各絶縁層２３ａ、２３ｂの表面およびビアホール２５の内部には、配線導体２４が形成されている。ビアホール２５の内部に形成された配線導体２４は、ビア導体２６として機能し各絶縁層２３ａ、２３ｂに形成された配線導体２４間の導通をとっている。上層の絶縁層２３ａに形成されたビア導体２６は、半導体素子２０の電極端子２０ａと接続されている。
また、下層の絶縁層２３ｂに形成された配線導体２４の一部は、回路基板接続パッド２７を形成している。回路基板接続パッド２７には、この半導体素子内蔵基板Ｃが搭載される回路基板の電極が半田を介して接続される。
そして、半導体素子２０と回路基板との間で配線導体２４を介して電気信号の伝送をすることで半導体素子２０が作動する。
しかしながら、従来の半導体素子内蔵基板Ｃにおいては、半導体素子２０の側面および上面が樹脂封止体２１および樹脂保護層２２によって被覆されており、熱伝導性に優れた部材が存在しないため、半導体素子２０の作動によって生じる熱を効率よく放熱することができない。そのため、半導体素子２０が高温になり安定的に作動することができないという問題がある。
本発明は、半導体素子から生じる熱を効率的に放熱することによって、半導体素子が高温になることを防いで安定的に作動することができる半導体素子内蔵基板を提供することを課題とする。
本発明における半導体素子内蔵基板は、互いに対向する平坦な第１の主面および第２の主面を有する樹脂封止体と、電極端子が複数形成された電極端子形成面を有しており、第１の主面に電極端子形成面が露出するように樹脂封止体に埋設された半導体素子と、電極端子形成面および第１の主面を被覆するように積層された絶縁層と、絶縁層に複数形成されており電極端子を底面とするビアホールと、絶縁層表面およびビアホール内に形成された配線導体とを備える半導体素子内蔵基板であって、樹脂封止体の第２の主面表面に、放熱用の金属層を具備していることを特徴とするものである。
本発明に係る半導体素子内蔵基板によれば、半導体素子を埋設する樹脂封止体の第２の主面表面に放熱用の金属層が形成されている。
このため、半導体素子から生じる熱を放熱用の金属層を介して外部に効率よく放熱することができる。これにより、半導体素子が高温になることを防いで安定的に作動することが可能な半導体素子内蔵基板を提供することができる。
このため、半導体素子から生じる熱を放熱用の金属層を介して外部に効率よく放熱することができる。これにより、半導体素子が高温になることを防いで安定的に作動することが可能な半導体素子内蔵基板を提供することができる。
まず、本発明に係る半導体素子内蔵基板の一例を、図１を基にして説明する。
図１に示すように、本発明に係る半導体素子内蔵基板Ａは、例えば半導体素子１０と、樹脂封止体１１と、絶縁層１２と、配線導体１３と、放熱用の金属層１４とを有している。
半導体素子１０は、例えばマイクロプロセッサや半導体メモリ等があげられ、シリコンやゲルマニウムから成る。半導体素子１０は、複数の電極端子１０ａが形成された電極端子形成面１０ｂを有している。
樹脂封止体１１は、例えばエポキシ樹脂やポリウレタン樹脂等の熱硬化性樹脂から成る。樹脂封止体１１は、互いに対向する平坦な第１の主面１１ａおよび第２の主面１１ｂとを有している。半導体素子１０は、主面１１ａに電極端子形成面１０ｂが露出する状態で樹脂封止体１１内に埋設されている。樹脂封止体１１は、半導体素子１０を外部環境から保護している。
なお、半導体素子１０の上方に被覆される樹脂封止体１１の厚みは、２〜５μｍ程度であることが好ましい。樹脂封止体１１の厚みが５μｍよりも厚いと、半導体素子１０から生じる熱を放熱用の金属層１４に効率良く伝えることができなくなり放熱性が悪くなる。また、樹脂封止体１１の厚みが２μｍよりも薄いと、放熱用の金属層１４と樹脂封止体１１との接着代が少なくなるため両者の接着強度が悪くなる。
なお、半導体素子１０の上方に被覆される樹脂封止体１１の厚みは、２〜５μｍ程度であることが好ましい。樹脂封止体１１の厚みが５μｍよりも厚いと、半導体素子１０から生じる熱を放熱用の金属層１４に効率良く伝えることができなくなり放熱性が悪くなる。また、樹脂封止体１１の厚みが２μｍよりも薄いと、放熱用の金属層１４と樹脂封止体１１との接着代が少なくなるため両者の接着強度が悪くなる。
絶縁層１２は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。絶縁層１２は、電極端子形成面１０ｂの表面および第１の主面１１ａを被覆するように形成されている。絶縁層１２は、上下に積層された第１の絶縁層１２ａおよび第２の絶縁層１２ｂで構成されている。
第１および第２の絶縁層１２ａ，１２ｂには、複数のビアホール１５が形成されている。第１および第２の絶縁層１２ａ，１２ｂの表面およびビアホール１５内には、配線導体１３が形成されている。
絶縁層１２の形成は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂組成物の未硬化物に無機絶縁性フィラーを分散して形成されたフィルムを、被形成面上に真空状態で被覆した状態で熱圧着することで行われる。
ビアホール１５は、例えばレーザー加工やブラスト加工により形成される。
第１および第２の絶縁層１２ａ，１２ｂには、複数のビアホール１５が形成されている。第１および第２の絶縁層１２ａ，１２ｂの表面およびビアホール１５内には、配線導体１３が形成されている。
絶縁層１２の形成は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂組成物の未硬化物に無機絶縁性フィラーを分散して形成されたフィルムを、被形成面上に真空状態で被覆した状態で熱圧着することで行われる。
ビアホール１５は、例えばレーザー加工やブラスト加工により形成される。
配線導体１３は、例えば周知のセミアディティブ法を用いて無電解銅めっきおよび電解銅めっき等の良導電性金属により絶縁層１２の表面および内部、ならびにビアホール１５内に形成されている。ビアホール１５内に形成された配線導体１３は、ビア導体１６として機能し電極端子１０ａと配線導体１３との間、あるいは異層の配線導体１３同士の間の導通をとっている。
絶縁層１２の最表層には、配線導体１３の一部から成る回路基板接続パッド１７が形成されている。回路基板接続パッド１７には、この半導体素子内蔵基板Ａが搭載される回路基板（不図示）の電極が半田を介して接続される。
そして、半導体素子１０と回路基板との間で配線導体１３を介して電気信号の伝送をすることで半導体素子１０が作動する。
絶縁層１２の最表層には、配線導体１３の一部から成る回路基板接続パッド１７が形成されている。回路基板接続パッド１７には、この半導体素子内蔵基板Ａが搭載される回路基板（不図示）の電極が半田を介して接続される。
そして、半導体素子１０と回路基板との間で配線導体１３を介して電気信号の伝送をすることで半導体素子１０が作動する。
放熱用の金属層１４は、例えば銅箔やアルミ箔等の良熱伝導性金属により樹脂封止体１１の第２の主面１１ｂ表面全体に形成されている。
放熱用の金属層１４を樹脂封止体１１の表面に形成するには、例えば成形用の下金型内に銅箔および樹脂封止体１１用の熱硬化性樹脂の順に装填するとともに、上金型内に半導体素子１０を装填して半導体素子１０を熱硬化性樹脂内に埋設するように押圧しながら加熱することで形成される。また、例えば樹脂封止体１１を成形した後に、その表面に熱伝導性に優れた接着剤を介して銅箔を接着しても構わない。
なお、放熱用の金属層１４の表側を、例えばフィン状にパターン形成して表面積を増やしておくと放熱性を向上させることができる。
さらに、放熱用の金属層１４の表面を、例えばエッチング処理や研磨処理を施すことで粗面化を行い表面積を増やすことでも放熱性を向上させることが可能になる。
なお、半導体素子１０上の樹脂封止体１１の厚みは、２〜５μｍ程度であることが好ましい。樹脂封止体１１の厚みが５μｍよりも厚いと、半導体素子１０から生じる熱を放熱用の金属層１４に効率良く伝えることができなくなり放熱性が悪くなる。また、樹脂封止体１１の厚みが２μｍよりも薄いと、放熱用の金属層１４と樹脂封止体１１との接着代が少なくなるため両者の接着強度が悪くなる。
放熱用の金属層１４を樹脂封止体１１の表面に形成するには、例えば成形用の下金型内に銅箔および樹脂封止体１１用の熱硬化性樹脂の順に装填するとともに、上金型内に半導体素子１０を装填して半導体素子１０を熱硬化性樹脂内に埋設するように押圧しながら加熱することで形成される。また、例えば樹脂封止体１１を成形した後に、その表面に熱伝導性に優れた接着剤を介して銅箔を接着しても構わない。
なお、放熱用の金属層１４の表側を、例えばフィン状にパターン形成して表面積を増やしておくと放熱性を向上させることができる。
さらに、放熱用の金属層１４の表面を、例えばエッチング処理や研磨処理を施すことで粗面化を行い表面積を増やすことでも放熱性を向上させることが可能になる。
なお、半導体素子１０上の樹脂封止体１１の厚みは、２〜５μｍ程度であることが好ましい。樹脂封止体１１の厚みが５μｍよりも厚いと、半導体素子１０から生じる熱を放熱用の金属層１４に効率良く伝えることができなくなり放熱性が悪くなる。また、樹脂封止体１１の厚みが２μｍよりも薄いと、放熱用の金属層１４と樹脂封止体１１との接着代が少なくなるため両者の接着強度が悪くなる。
このように、本発明に係る半導体素子内蔵基板Ａによれば、半導体素子１０を埋設する樹脂封止体１１の第２の主面１１ｂ表面全面に放熱用の金属層１４が形成されている。
このため、半導体素子１０から生じる熱を放熱用の金属層１４を介して外部に効率よく放熱することができる。これにより、半導体素子１０が高温になることを防いで安定的に作動することが可能な半導体素子内蔵基板Ａを提供することができる。
このため、半導体素子１０から生じる熱を放熱用の金属層１４を介して外部に効率よく放熱することができる。これにより、半導体素子１０が高温になることを防いで安定的に作動することが可能な半導体素子内蔵基板Ａを提供することができる。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施の形態の一例では、放熱用の金属層１４が最外層に形成されている例を示したが、図２に示すように、放熱用の金属層１４の表面に、反り抑制用の樹脂層１８を形成しても構わない。最上層に反り抑制用の樹脂層１８を形成して、最下層に形成されている絶縁層１２との熱伸縮差を小さくすることで反りを抑制する。
また、例えば上述の実施の形態の一例では、絶縁層１２の最表層面にソルダーレジスト層が被着されていない場合を示したが、ソルダーレジスト層が被着されていても構わない。
さらに、例えば上述の実施の形態の一例では、金属層１４が第２の主面１１ｂ表面全面に形成されている場合を示したが、発熱体である半導体素子１０の上方付近にのみ形成しても構わない。
また、例えば上述の実施の形態の一例では、絶縁層１２の最表層面にソルダーレジスト層が被着されていない場合を示したが、ソルダーレジスト層が被着されていても構わない。
さらに、例えば上述の実施の形態の一例では、金属層１４が第２の主面１１ｂ表面全面に形成されている場合を示したが、発熱体である半導体素子１０の上方付近にのみ形成しても構わない。
１０ 半導体素子
１０ａ 電極端子
１０ｂ 電極端子形成面
１１ 樹脂封止体
１１ａ 第１の主面
１１ｂ 第２の主面
１２ 絶縁層
１３ 配線導体
１４ 放熱用の金属層
１５ ビアホール
Ａ 半導体素子内蔵基板
１０ａ 電極端子
１０ｂ 電極端子形成面
１１ 樹脂封止体
１１ａ 第１の主面
１１ｂ 第２の主面
１２ 絶縁層
１３ 配線導体
１４ 放熱用の金属層
１５ ビアホール
Ａ 半導体素子内蔵基板
Claims (1)
- 互いに対向する平坦な第１の主面および第２の主面を有する樹脂封止体と、
電極端子が複数形成された電極端子形成面を有しており、前記第１の主面に前記電極端子形成面が露出するように前記樹脂封止体に埋設された半導体素子と、
前記電極端子形成面および前記第１の主面を被覆するように積層された絶縁層と、
前記絶縁層に複数形成されており前記電極端子を底面とするビアホールと、
前記絶縁層表面および前記ビアホール内に形成された配線導体と、
を備える半導体素子内蔵基板であって、
前記樹脂封止体の第２の主面表面に、放熱用の金属層を具備していることを特徴とする半導体素子内蔵基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016086673A JP2017199705A (ja) | 2016-04-25 | 2016-04-25 | 半導体素子内蔵基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016086673A JP2017199705A (ja) | 2016-04-25 | 2016-04-25 | 半導体素子内蔵基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017199705A true JP2017199705A (ja) | 2017-11-02 |
Family
ID=60238114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016086673A Pending JP2017199705A (ja) | 2016-04-25 | 2016-04-25 | 半導体素子内蔵基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017199705A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7574632B2 (ja) | 2020-12-10 | 2024-10-29 | Ｔｏｐｐａｎホールディングス株式会社 | 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法 |
-
2016
- 2016-04-25 JP JP2016086673A patent/JP2017199705A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7574632B2 (ja) | 2020-12-10 | 2024-10-29 | Ｔｏｐｐａｎホールディングス株式会社 | 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5296894B2 (ja) | パッケージキャリアおよびその製造方法 | |
| US7839649B2 (en) | Circuit board structure having embedded semiconductor element and fabrication method thereof | |
| JPWO2016080333A1 (ja) | モジュール | |
| KR20140021910A (ko) | 코어기판 및 이를 이용한 인쇄회로기판 | |
| JP2010080572A (ja) | 電子装置 | |
| US11183447B2 (en) | Flip-chip package substrate and method for fabricating the same | |
| JP2013243263A (ja) | ３次元積層パッケージにおける電力供給と放熱（冷却）との両立 | |
| WO2019116828A1 (ja) | 電子制御装置 | |
| CN106847781A (zh) | 功率模块封装及其制造方法 | |
| KR102216506B1 (ko) | 방열부재 및 이를 구비한 인쇄회로기판 | |
| US20200388564A1 (en) | Semiconductor package substrate, method for fabricating the same, and electronic package having the same | |
| TW201712816A (zh) | 封裝載板及其製作方法 | |
| TWI523587B (zh) | 封裝基板與電子組裝體 | |
| JP6031642B2 (ja) | パワーモジュールとその製造方法 | |
| JP2015228480A (ja) | パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法 | |
| US20120181066A1 (en) | Package carrier | |
| JP2017199705A (ja) | 半導体素子内蔵基板 | |
| US9258879B2 (en) | Heat radiating substrate and method of manufacturing the same | |
| JP5609037B2 (ja) | 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 | |
| US10264681B2 (en) | Electronic component built-in substrate and electronic component device | |
| JP5197562B2 (ja) | 発光素子パッケージ及びその製造方法 | |
| JP5411174B2 (ja) | 回路板およびその製造方法 | |
| TW201927084A (zh) | 軟性線路板結構 | |
| TWI791648B (zh) | 封裝結構 | |
| KR102373809B1 (ko) | 패키지 구조체 및 그 제조 방법 |